Objetivo

Disear una mquina de Moore que maneja un sistema de llenado de una tina,
mediante una secuencia de estados para determinar que se realizara, haciendo un
uso de Flip Flops.
Se aplicar la metodologa para disear un sistema secuencial sncrono y se
implementar por medio de captura esquemtica o un lenguaje de descripcin de
hardware en un dispositivo lgico programable.

Metodologa del diseo secuencial

1.
2.
3.
4.

5.
6.
7.
8.

Especificar el sistema (diagrama de transicin).

Determinar la cantidad de Flip Flops.
Asignar los valores a los estados.
Determinar las entradas y salidas.
a) Entrada de sincrona reloj
b) Entradas combinacionales
c) Salidas combinacionales
d) Salidas registradas (FF)
Construir una tabla de estados.
Minimizar.
Obtener diagrama esquemtico.
Realizar la implementacin.

Mquina de Moore: En sta la salida slo depende del estado presente.

Prctica.
Disee un sistema secuencial que controle el llenado de un tanque con las siguientes
caractersticas:
a) El sistema consta de dos bombas llamadas A y B.
b) Un sensor de nivel H que indica con H = 1 tanque lleno y H = 0 tanque vaco.
c) Partiendo de que el tanque se encuentra vaco (H = 0), el llenado deber iniciarse
encendiendo la bomba A hasta llenar el tanque (H = 1), para posteriormente
apagarse.
d) Si de nuevo se vaca el tanque (H = 0), el llenado deber hacerse encendiendo
ahora la bomba B, hasta llenar el tanque (H = 1) para que finalmente se apague.
Si nuevamente se vaca el tanque, el llenado deber hacerse con la bomba A, y
as sucesivamente, de tal forma que las bombas alternen en su funcionamiento.

Procedimiento
1. Especifique el sistema.

2. Determine la cantidad de Flip Flops.

Con cuatro estados es necesario utilizar dos Flip Flops.
3. Asigne valores a los estados.

E0
E1
E2
E3

ESTADOS
Tanque Vaco
Tanque Lleno
Tanque Vaco
Tanque Lleno

4. Determine las entradas y salidas.

H Entrada del nivel.

Clk Entrada de sincrona.
Q1, Q2 Salidas de los Flip Flops.
A y B Salidas de las bombas.

Salidas FF
Q1 Q0
00
01
10
11

5. Construya una tabla de estados.

Entrada
M
0
1
2
3
4
5
6
7

H
0
0
0
0
1
1
1
1

Estados
Presentes
Q1
Q0
0
0
0
1
1
0
1
1
0
0
0
1
1
0
1
1

6. Minimice

7. Elabore el diagrama esquemtico.

Estados
Prximos
Q1+1
Qn+1
0
0
1
0
1
0
0
0
0
1
0
1
1
1
1
1

Entradas de
Control
T1
T0
0
0
1
1
0
0
1
1
0
1
0
0
0
1
0
0

8. Realice la implementacin.

Simulacin (Diagrama de tiempos)

Generacin de pulso de reloj CK usando un dispositivo lgico programable

Implementacin en tablilla de conexiones

Tabla de Estados

E0
E1
E2
E3

ESTADOS
Tanque Vaco
Tanque Lleno
Tanque Vaco
Tanque Lleno

Salidas FF
Q1 Q0
00
01
10
11

A
1
0
0
0

B
0
0
1
0

Conclusiones
Para la realizacin del reloj se puede utilizar un GAL en lugar de gastar en
un timer.
Las realizaciones de estos circuitos son semejantes o cercanos a los que
se utilizan en la vida real a los sistemas de llenado ordinario.
Los FF facilitan la demostracin, ya que su procedimiento ayuda a realizar
algunos pasos que en otras ocasiones se hacan manualmente.
Referencias

GARZA GARZA, JUAN NGEL

Sistemas digitales y electrnica digital,
prcticas de laboratorio. Primera edicin
PEARSON EDUCACIN, Mxico, 2006
ISBN: 970-26-0719-1
rea: Bachillerato
Formato: 18.5 23.5 cm

Pginas: 352