Universidad Central de Venezuela

Facultad de Ciencias
Escuela de Fsica
Asignatura: Electrnica.
Richert J. M. Bompart R
C.I: 24.462.443

que

el

sistema

est

cerrado.

Proyecto Final del curso: Cerradura electrnica.

Resumen: El principio de operacin de esta cerradura

digital consiste en comparar un patrn de informacin
de 4 bits el cual llamaremos contrasea con todas las
combinaciones posibles de 4 bit; siendo especifico 16
combinaciones posibles, que sern almacenadas en una
unidad de memoria que llamaremos registro.
Usando como teclado o medio para emitir la
informacin que ser almacenada, unos switches. Para
almacenar la informacin se usaron flip-flops TTL tipo
D (SN74LS74N) disparados por flanco positivo y unos
LEDs para visualizar los estados Q del flip-flop, para
asegurarnos de ver que esta almacenando.
Para poder programar la cerradura, se necesita colocar
la contrasea en los switches antes de encender el
sistema y la contrasea ser almacenada en el 1er
registro mientras que el 2do empieza por defecto con
todas las salidas en 1. Para realizar cambios en los
registros se usa una seal de reloj la cual se coloca a
conveniencia con un botn que vara de VCC a
GROUND.
Al coincidir la informacin del registro 2 con la del
registro 1 el sistema responde mandando un 1 lgico
que se interpreta como que la cerradura esta,
vulgarmente hablando Abierta. El cual encender un
LED verde para anunciar el desarme de la cerradura y
con un negador a esa misma salida a la que responde el
sistema para poder colocar un LED rojo el cual indica

Figura 1: 1ra parte del circuito de la cerradura digital.

Los cuadrados de arriba en la Figura 1 son los flipflop para el 1er registro y los del medio de la imagen
son los flip-flop del 2do registro (Ciertos trminos
llamados de manera popular como por ejemplo, los
cuadrados; son para que se entienda claramente que
eso es un flip-flop tipoD, por ahora se habla sin hacer
mucho nfasis en la implementacin del circuito.
Al estar la seal de salida de los comparadores de los
registros en 1, esta seal va en el K de un flip-flop tipo
JK, que est conectado para funcionar como un flip-flop
tipo T donde a partir de all sus salidas Q van
conectadas al CLEAR de cada flip-flop del 1er o 2do
registro para as poder decidir si queremos borrar la
informacin en el registro 1 o 2.
Marco terico:
Reset
Registro 1
Switches
Registro 2
Reset

1
Comparador con
estado 0000
0 Registro 1 ya no
puede cambiar
Comparador de 1 Cerradura
estados iguales
abierta
0

Figura 2: Esquema lgico de la Cerradura.

Circuitos integrados usados

NOT (7404)

Flip-flop tipo D (7474)

AND (7408)

NAND (7400)

Flip-flop JK disparado por flanco positivo (7476)

La tecnologa TTL: Es una tecnologa de construccin de

circuitos electrnicos digitales. En los componentes
fabricados con tecnologa TTLRS los elementos de
entrada y salida del dispositivo son transistores
bipolares.
Su tensin de alimentacin caracterstica se halla
comprendida entre los 4,75V y los 5,25V (como se ve,
un rango muy estrecho). Normalmente TTL trabaja con
5V.
Los niveles lgicos vienen definidos por el rango de
tensin comprendida entre 0,0V y 0,8V para el estado L
(bajo) y los 2,2V y Vcc para el estado H (alto).
La velocidad de transmisin entre los estados lgicos es
su mejor base, si bien esta caracterstica le hace
aumentar su consumo siendo su mayor enemigo.
Motivo por el cual han aparecido diferentes versiones
de TTL como FAST, LS, S, etc y ltimamente los CMOS:

HC, HCT y HCTLS. En algunos casos puede alcanzar poco

ms de los 400 MHz.

Figura 3: 1ra parte del circuito de la cerradura.

Las seales de salida TTL se degradan rpidamente si no

se transmiten a travs de circuitos adicionales de
transmisin (no pueden viajar ms de 2 m por cable sin
graves prdidas).

Figura 4: 2da parte del circuito de la cerradura.

Implementacin: Como fuente se us una fuente DC a
5V, los switch fueron conectados al aire y a tierra,
ya que una pata al aire TTL lo interpreta como un 1
lgico (porque son alrededor de 2V o menos), si se
hubieran conectados los switch de aire a VCC cada
vez que se cambiara la posicin del switch, las
compuertas y los flip-flop no podran detectar ese
cambio.
Para realizar los comparadores (hay que aclarar que
estos comparadores solo detectaran si 2 entradas son
iguales o distintas, iguales = 1, diferentes = 0) se
implementaron 4 compuertas EQUAL (N-XOR XNOR)
con compuertas NOT, AND y NAND.

A
B
A
B
Figura 5: Implementacin de 1 compuerta EQUAL.

En la figura 4 se observa cmo se implement los

comparadores los cuales estn hechos por 4
compuertas EQUAL interconectadas en sus salidas con
compuertas AND para poder convertir los 4 bit en
paralelo en 1 bit.

La seal de reloj se implement con un botn el cual

poda dar salidas lgicas de GROUND cuando no se
presiona el botn y 5V cuando se presiona el botn, la
seal de reloj se va conectada directamente a las
entradas de reloj del 2 Registro que aparece en la
figura 3 y esta va a una compuerta OR, que la salida
de la misma es la que controla la seal de reloj del
primer registro junto con la salida negada del
comparador del registro 1 y el estado 0000 que
aparece en la parte superior de la figura 4.
Las entradas CLEAR de ambos registros estn
conectadas en las salidas Q de los flip-flops tipo T el
cual fueron implementados con flip-flops JK con todas
las entradas conectadas a VCC menos la seal de reloj a
la cual est conectado un switch para variar esta seal y
la entrada K la cual va conectada a la salida del 2do
comparador (que compara las salidas Q del primer y
segundo registro) el cual aparece en la parte inferior de
la figura 4. Al conectar el flip flop tipo T de esta
manera cuando la cerradura este Cerrada siempre
mandara en su salida Q un 1 y al estar la cerradura
Abierta este flip-flop estar tanto J como K en alto y
por lo tanto entrar en estado de basculacin en el flipflop obteniendo en Q a Qo negado para decirlo ms
fcil el estado anterior (esto se puede comprobar en el
marco terico donde aparece la tabla de excitacin este
flip-flop, destacando que Qo es el estado anterior del
flip-flop) Por lo que al variar la seal de reloj en este
flip-flop se cambiara de su estado inicial 1 a 0 y as
poniendo en alto la seal del RESET o CLEAR(ya que
tiene esta entrada negada) como se le quiera llamar y
de esta manera borrando el registro que se haya
decidido borrar, Observando en la parte inferior de la
figura 3 se pueden observar los flip-flop los cuales el
de la izquierda va al primer registro y el de la derecha al
segundo registro (tambin se ve que tienen un
indicador para ver en qu estado se encuentra la salida
Q de este flip-flop ya que no solo con poner 0 en la
entrada de los CLEAR bastar, ya que efectivamente los
registros sern borrados, pero no tendrn la capacidad
de memorizar otra nueva combinacin, ya que
constantemente el flip-flop tipo D estar forzado a
dar una seal 0 as que necesitamos poner la salida
Q del flip-flop tipo T otra vez en 1 para que
pueda memorizar nuevamente.

Al estar el circuito cerrado iluminaba un LED rojo para

indicar que estaba bloqueada la cerradura el cual usaba
la seal 0 de la salida del segundo comparador
negada y cuando estaba desbloqueada encenda un
LED verde usando la seal 1 de la salida del segundo
flip-flop.
Conclusin: El circuito se comport en su mayora como
se esperaba, la nica complicacin fue que al momento
de realizar el circuito y probarlo los flip-flop tipo T
bascularon en ciertas ocasiones de manera errnea,
cmo as?, pues cada flip-flop tiene un switch para
bascular un registro en especfico, pues el problema es
este, al bascular el registro 1 se borraba el registro 2 y
no el registro 1 y pocas veces en viceversa. Su causa?
No tuve la oportunidad de probar con otro flip-flop JK,
as que supongo que este flip-flop estaba un poco
defectuoso ya que todo este circuito se simul en
MULTISIM 12 y simulaba a la perfeccin.

Hay una fuerza motriz ms poderosa que el vapor, la

electricidad y la energa atmica La voluntad
Albert Einstein.