MTODOS ALGEBRAICOS PARA EL ANLISIS Y

SNTESIS DE CIRCUITOS LGICOS

Profesor Jorge Gianotti Hidalgo

Departamento de Ingeniera Elctrica
Universidad de Antofagasta
2007
Sistemas Digitales

Fundamentos de Algebra Booleana (1)

Postulados Bsicos
Postulado 1 (Definicin): Un lgebra booleana es un sistema
algebraico cerrado formado por un conjunto K de dos o ms
elementos y los dos operadores y +.
Postulado 2 (Existencia de los elementos 1 y 0):
(a) a + 0 = a
(identidad para +)
(b) a 1 = a
(identidad para )
Postulado 3 (Commutatividad):
(a) a + b = b + a,
(b) a b = b a
Postulado 4 (Associatividad):
(a) a + (b + c) = (a + b) + c
(b) a (bc) = (ab) c
Postulado 5 (Distributividad):
(a) a + (bc) = (a + b) (a + c)
(b) a (b + c) = ab + ac
Postulado 6 (Existencia del complemento):
(a) a + a = 1
(b) a a = 0
Normalmente es omitido
Sistemas Digitales

Fundamentos de Algebra Booleana (2)

Teoremas Fundamentales del Algebra Booleana
Teorema 1 (Idempotencia):
(a) a + a = a
(b) aa = a
Teorema 2 (Elementos neutros para operadores + y .):
(a) a + 1 = 1
(b) a0 = 0
Teorema 3 (Involucion)

a = a

Propiedades de los 0 y 1
Tabla 2.1
OR
a+0=a
a+1=1
Sistemas Digitales

AND
a0 = 0
a1 = a

Complemento
0' = 1
1' = 0
3

Fundamentos de Algebra Booleana (3)

Teorema 4 (Absorcin)
(a) a + ab = a

(b) a(a + b) = a

Ejemplos:
(X + Y) + (X + Y)Z = X + Y
AB'(AB' + B'C) = AB'
Teorema 5
(a) a + a'b = a + b

(b) a(a' + b) = ab

Ejemplos:
B + AB'C'D = B + AC'D
(X + Y)((X + Y)' + Z) = (X + Y)Z

Sistemas Digitales

[T4(a)]
[T4(b)]

[T5(a)]
[T5(b)]

Fundamentos de Algebra Booleana (4)

Teorema 6
(a) ab + ab' = a

(b) (a + b)(a + b') = a

Ejemplos:
Simplificar : ABC + AB'C = AC

[T6(a)]

Simplificar : (W' + X' + Y' + Z')(W' + X' + Y' + Z)

(W' + X' + Y + Z')(W' + X' + Y + Z)
=
=
=

(W'
(W'
(W'

Sistemas Digitales

+
+
+

X' + Y')(W' + X' + Y + Z')(W' + X' + Y + Z)

X' + Y')(W' + X' + Y)
X')

[T6(b)]
[T6(b)]
[T6(b)]

Fundamentos de Algebra Booleana (5)

Teorema 7
(a) ab + ab'c = ab + ac
(b) (a + b)(a + b' + c) = (a + b)(a + c)
Ejemplos:
wy' + wx'y + wxyz + wxz' =
=
=
=

wy' + wx'y + wxy + wxz'

wy' + wy + wxz'
w + wxz
w

(x'y' + z)(w + x'y' + z') = (x'y' + z)(w + x'y')

Sistemas Digitales

[T7(a)]
[T6(a)]
[T6(a)]
[T4(a)]
[T7(b)]

Fundamentos de Algebra Booleana (6)

Teorema 8 (Teorema de DeMorgan)
(a) (a + b)' = a'b'
(b) (ab)' = a' + b'
Teorema Generalizado de DeMorgan
(a) (a + b + z)' = a'b' z'
(b) (ab z)' = a' + b' + z'
Ejemplos:
(a + bc)'
=
=
=
=

(a + (bc))'
a'(bc)'
a'(b' + c')
a'b' + a'c'

Nota: (a + bc)' a'b' + c'

Sistemas Digitales

Fundamentos de Algebra Booleana (7)

Ejemplos del teorema de DeMorgan
(a(b + z(x + a')))'

(a(b + c) + a'b)'

Sistemas Digitales

=
=
=
=
=
=

a'
a'
a'
a'
a'
a'

+
+
+
+
+
+

(b + z(x + a'))'
b' (z(x + a'))'
b' (z' + (x + a')')
b' (z' + x'(a')')
b' (z' + x'a)
b' (z' + x')

= (ab + ac + a'b)'
= (b + ac)'
= b'(ac)'
= b'(a' + c')

[T8(b)]
[T8(a)]
[T8(b)]
[T8(a)]
[T3]
[T5(a)]

[T6(a)]
[T8(a)]
[T8(b)]

Fundamentos de Algebra Booleana (8)

Teorema 9 (Consenso)
(a) ab + a'c + bc = ab + a'c
(b) (a + b)(a' + c)(b + c) = (a + b)(a' + c)
Examples:
AB + A'CD + BCD = AB + A'CD

[T9(a)]

(a + b')(a' + c)(b' + c) = (a + b')(a' + c)

ABC + A'D + B'D + CD

Sistemas Digitales

=
=
=
=
=

ABC
ABC
ABC
ABC
ABC

+
+
+
+
+

(A' + B')D + CD
(AB)'D + CD
(AB)'D
(A' + B')D
A' D + B ' D

[T9(b)]

[T8(b)]
[T9(a)]
[T8(b)]

Formas algebraicas de funciones de conmutacin (1)

Literal: Una variable, complementada o sin complementar.
Trmino Producto: Un literal o literales unidos por una operacin
AND.
Trmino Suma: Un literal o literales unidos por una operacin OR

SOP (Suma de Productos):

OR de trminos producto
f(A, B, C) = ABC + A'C + B'C

POS (Producto of Sumas)

AND de trminos suma
f (A, B, C) = (A' + B' + C')(A + C')(B + C')

Sistemas Digitales

10

Formas algebraicas de funciones de conmutacin (2)

Un Mintrminos (minterm) es un trmino producto en que todas
las variables aparecen exactamente una vez ya sea complementadas
o sin complementar.
Suma Cannica de Productos (canonica SOP):
Representada como una suma de solo Mintrminos.
Ejemplo : f1(A,B,C) = A'BC' + ABC' + A'BC + ABC
(2.1)
Mintrminos de tres variables:
Mintrminos
A'B'C'
A'B'C
A'BC'
A'BC
AB'C'
AB'C
ABC'
A BC
Sistemas Digitales

Cdigo
Mintrmimos
000
001
010
011
100
101
110
111

Nmero de
Mintrminos
m0
m1
m2
m3
m4
m5
m6
m7
11

Formas algebraicas de funciones de conmutacin (3)

Forma compacta de una forma cannica SOP:

f1(A,B,C) = m2 + m3 + m6 + m7
Una manera ms simplificada de la forma es:
f1(A,B,C) = m (2,3,6,7) (forma de lista de mintrminos)
El orden de las variables en la notacin de la funcin notation es importante.
Deduciendo la table de verdad de f1(A,B,C) desde la lista de mintrminos:

(2.2)
(2.3)

Fila N Entradas
Salidas
Complemento
( i)
ABC
f1(A,B,C)= m(2,3,6,7) f1'(A,B,C)= m(0,1,4,5)
0
000
0
m0
1
1
001
0
m1
1
2
010
0
m2
1
3
011
0
m3
1
4
100
0
m4
1
5
101
0
m5
1
6
110
0
m6
1
7
111
0
1
m7
Sistemas Digitales

12

Formas algebraicas de funciones de conmutacin (4)

Ejemplo:
Dado f(A,B,Q,Z) = A'B'Q'Z' + A'B'Q'Z + A'BQZ' + A'BQZ, expresar las funciones
f(A,B,Q,Z) and f '(A,B,Q,Z) en forma de lista de mintrminos.
f(A,B,Q,Z)

= A'B'Q'Z' + A'B'Q'Z + A'BQZ' + A'BQZ

= m 0 + m1 + m6 + m7
= m(0, 1, 6, 7)

f '(A,B,Q,Z)

= m2 + m3 + m4 + m5 + m8 + m9 + m10 + m11 + m12

+ m13 + m14 + m15
= m(2, 3, 4, 5, 8, 9, 10, 11, 12, 13, 14, 15)
2 n 1

i =0

=1

(2.6)

AB + (AB)' = 1 y AB + A' + B' = 1, mientras que AB + A'B' 1.

La suma (OR) de todos los mintrminos de n variables es igual a 1.
Sistemas Digitales

13

Formas algebraicas de funciones de conmutacin (5)

Un maxtrmino es una suma de trminos en el cual todas las variables aparecen

exactamente una vez ya sea complementas o sin complemento.
Forma Cannica de Productos de Sumas (cannicas POS):
Representada slo como un producto of maxtrminos.
Ejemplo:
f2(A,B,C) = (A+B+C)(A+B+C')(A'+B+C)(A'+B+C')
(2.7)
Maxtrminos de tres variables:
variables
Maxtrmino
A+B+C
A+B+C'
A+B'+C
A+B'+C'
A'+B+C
A'+B+C'
A'+B'+C
A'+B'+C'
Sistemas Digitales

Cdigo del
Maxtrmino
000
001
010
011
100
101
110
111

Lista de
Maxtrmino
M0
M1
M2
M3
M4
M5
M6
M7
14

Formas algebraicas de funciones de conmutacin (6)

f2(A,B,C) = M0M1M4M5
= M(0,1,4,5) (forma de lista de maxtrminos)

La tabla de verdad para f(A,B,C):

(2.8)
(2.9)

Fila N Entradas
M0
M1
M4
M5
Salidas
(i)
ABC
A+B+C A+B+C' A'+B+C A'+B+C' f2 (A,B,C)
0
000
0
1
1
1
0
1
001
1
0
1
1
0
2
010
1
1
1
1
1
3
011
1
1
1
1
1
4
100
1
1
0
1
0
5
101
1
1
1
0
0
6
110
1
1
1
1
1
7
111
1
1
1
1
1

Sistemas Digitales

15

Formas algebraicas de funciones de conmutacin (9)

Ejemplo: Determinar la relacin entre los maxtrminos para la funcin y su

complemento.
Para f(A,B,C) = ( A+B+C ')(A+B'+C ')(A'+B+C ')(A'+B'+C ')
La tabla de verdad es:

Fila N
( i)
0
1
2
3
4
5
6
7
Sistemas Digitales

Entradas
AB C
000
001
010
011
100
101
110
111

Salidas
f (A,B,C)
1
0
1
0
1
0
1
0

Salidas
f '(A,B,C)= M(0,2,4,6)
0

M0
1
0

M2
1
0
M4

1
0

M6
1
16

Funciones con especificacin incompleta

Con frecuencia ocurre que la funcin de conmutacin no tiene especificacin

completa.

Algunos mintrminos o maxtrminos son omitidos y son llamados

mintrminos o maxtrminos prescindibles (dont care).

Prescindibles significa que:

Ciertas combinaciones de entradas nunca ocurren.
Se necesitan que las salida sea 1 o o para ciertas combinaciones.

Mintrminos prescindibles: di

Sistemas Digitales

Maxtrminos prescindibles: Di

17

Funciones con especificacin incompleta

Ejemplo:
Sea f(A,B,C) una funcin con mintrminos m0, m3, y m7 y condiciones prescindibles
d4 and d5. Expresar la funcin y su complemento con mintrminos y con
maxtrminos; reducir despus la funcin a su forma ms sencilla.
Solucin:
La forma de lista de Mintrminos para esta funcin es:
f(A,B,C) = m(0,3,7) + d(4,5)
y la lista de Maxtrminos es:
(A,B,C) = M(1,2,6)D(4,5)
Observe que los maxtrminos prescindibles Di son sencillamente los mintrminos
prescindibles, ya que los trminos pueden ser 1 o 0. De aqu que:
f '(A,B,C) = m(1,2,6) + d(4,5) = M(0,3,7)D(4,5)
Para simplificar la expresin f(A,B,C), enumeramos los trminos como:
f (A,B,C)= A'B'C ' + A'BC + ABC + d(AB'C ' + AB'C)
Ahora bien mediante los teoremas del lgebra boolena y considerando que los
trminos prescindibles pueden ser utilizados u omitidos, segn ayuden o no en la
simplificacin. En este caso se omite el uso de d5 y el resultado se convierte en:
f(A,B,C) = B'C ' + BC
Sistemas Digitales

18

Circuitos de Conmutacin
Compuertas Lgicas Electrnicas (1)

Seales elctricas y valores lgicos

Seal
Elctrica
Voltaje Alto(H)
Voltaje Bajo (L)

Valor Lgico
Lgica Posit iva
Lgica Negativa
1
0
0
1

Una seal puesta a valor lgico 1, se dice que es activa o verdadera.

Una seal alta activa se afirma cuando es alta (en lgica positiva).
Una seal baja activa se afirma cuando es baja (en lgica negativa).

Sistemas Digitales

19

Compuertas Lgicas Electrnicas (2)

AND
OR

a
b
a
b

NOT a
NAND
NOR

a
b
a
b

a
EXCLUSIVE
OR
b

f(a, b) =ab
f(a, b) =a + b
f(a) =a
f(a, b) =ab
f(a, b) =a + b
f(a, b) =a b

Symbol set 1

Sistemas Digitales

AND
OR
NOT
NAND
NOR

a
b
a

&

f(a, b) =ab

f(a, b) =a + b

f(a) =a

&

f(a, b) =ab

f(a, b) =a + b

b
a
b
a
b
a
b

a
EXCLUSIVE
OR
b

=1

f(a, b) =a b

Symbol set 2
(ANSI/IEEE Standard 91-1984)

20

Compuertas Lgicas Electrnicas (3)

Vcc
14

4B
13

4A
12

4Y
11

3B
10

3A
9

3Y
8

Vcc
14

4Y
13

4B
12

4A
11

3Y
10

3B
9

3A
8

1
1A

2
1B

3
1Y

4
2A

5
2B

6
2Y

7
GND

1
1Y

2
1A

3
1B

4
2Y

5
2A

6
2B

7
GND

7400:Y = AB
Quadruple two-input NAND gates

7402:Y = A + B
Quadruple two-input NOR gates

Vcc
14

6A
13

6Y
12

5A
11

5Y
10

4A
9

4Y
8

Vcc
14

4B
13

4A
12

4Y
11

3B
10

3A
9

3Y
8

1
1A

2
1Y

3
2A

4
2Y

5
3A

6
3Y

7
GND

1
1A

2
1B

3
1Y

4
2A

5
2B

6
2Y

7
GND

7404:Y = A
Hex inverters

Sistemas Digitales

7408:Y = AB
Quadruple two-input AND gates

21

Compuertas Lgicas Electrnicas (4)

Vcc

1C

1Y

3C

3B

3A

3Y

Vcc

2D

2C

NC

2B

2A

2Y

14

13

12

11

10

14

13

12

11

10

1A

1B

2A

2B

2C

2Y

GND

1A

1B

NC

1C

1D

1Y

GND

7410:Y = ABC
Triple three-input NAND gates

Sistemas Digitales

7420:Y = ABCD
Dual four-input NAND gates

22

Compuertas Lgicas Electrnicas (5)

Vcc

NC

NC

NC

Vcc

4B

4A

4Y

3B

3A

3Y

14

13

12

11

10

14

13

12

11

10

GND

1A

1B

1Y

2A

2B

2Y

GND

7430:Y = ABCDEFGH
8-input NAND gate

7432:Y = A + B
Quadruple two-input OR gates

Vcc

4B

4A

4Y

3B

3A

3Y

14

13

12

11

10

1A

1B

1Y

2A

2B

2Y

GND

7486:Y = A B
Quadruple two-input exclusive-OR gates

Sistemas Digitales

23

Componentes funcionales bsicos (1)

AND

a b
0
0
1
1

0
1
0
1

fAND(a, b) =ab
0
0
0
1
(a)

A B Y
L L
L H
HL
HH
(b)

L
L
L
H

A
B

Y
(c)

A
B

&

(d)

(a) Funcin lgica AND.

(b) Compuerta AND electrnica.
(c) Smbolo estndar.
(d) Bloque estndar IEEE.
Sistemas Digitales

24

Componentes funcionales bsicos (2)

OR

a b fOR(a, b) =a + b

A B Y

0
0
1
1

L L
L H
HL
HH

0
1
0
1

0
1
1
1
(a)

(b)

L
H
H
H

A
B

Y
(c)

A
B

(d)

(a) Funcin lgica OR.

(b) Compuerta OR electrnica.
(c) Smbolo estndar.
(d) Bloque estndar IEEE.
Sistemas Digitales

25

Componentes funcionales bsicos (4)

NOT

A
a

fNOT(a) =a

0
1

1
0
(a)

(c)

A Y
L H
H L
(b)

(d)

(a) Funcin lgica NOT.

(b) Compuerta NOT electrnica.
(c) Smbolo estndar.
(d) Bloque estndar IEEE.

Sistemas Digitales

26

Componentes funcionales bsicos (5)

Lgica Positiva Versus Negativa

1 se representa con
0 se representa con

Sistemas Digitales

Lgica Posit iva

Voltaje Alto
Voltaje Bajo

Lgica Negat iva

Voltaje Bajo
Voltaje Alto

27

Componentes funcionales bsicos (15)

OR exclusivo (XOR)
fXOR(a, b) = a b =

ab
00
01
10
11

a b + ab

(2.24)

fXOR(a, b) = a b
0
1
1
0

AB
LL
LH
HL
HH

Y
L
H
H
L

(a) XOR logic function (b) Electronic XOR gate

A
B

(c) Standard symbol

Sistemas Digitales

A
B

=1

(d) IEEE block symbol

28

Componentes funcionales bsicos (16)

POS de XOR
a b = a b + ab

= a a + a b + ab + bb
= a ( a + b) + b ( a + b)
= (a + b )(a + b)

Algunas relaciones tiles

aa=0
a a =1
a0=a
a1=a
a b = ab
ab=ba
a (b c) = (a b) c

Sistemas Digitales

(2.25)
(2.26)
(2.27)
(2.28)
(2.29)
(2.30)
(2.31)

29

Componentes funcionales bsicos (18)

NOR exclusivo (XNOR)

fXNOR(a, b) = a b = a

(2.32)

a b fXNOR(a, b) =a b

AB Y

0
0
1
1

LL H
LH L
HL L
HH H
(b)

0
1
0
1

1
0
0
1
(a)

A
B

Y
(c)

A
B

=1

(d)

(a) Funcin lgica NOR exclusivo (XNOR).

(b) Compuerta XNOR electrnica.
(c) Smbolo estndar.
(d) Bloque estndar IEEE.
Sistemas Digitales

30

Anlisis de circuitos combinatorios (1)

Diseo de Circuitos Digitales:

Descripcion verbal de una funcin
Conjunto de ecuaciones de conmutacin
Realizacin del hardware (compuertas, dispositivos lgicos programables
PLD, etc.)

Anlisis de Circuitos Digitales:

Realizacin del hardware
Expresiones de conmutacin, tablas de verdad, diagramas de tiempo, etc.

El anlisis se usa para:

Determinar la conducta del circuito
Verificar que el circuito cumpla con las especificaciones
Apoyo para convertir el circuito a una forma diferente ya sea mediante una
minimizacin del nmero de compuertas o su realizacin con diferentes
elementos.

Sistemas Digitales

31

Anlisis de circuitos combinatorios (4)

Ejemplo : Determinar una expresin de conmutacin y un circuito simplificado para

la red de la siguiente figura:

a
b
b
c
a
b
a
c

b
(a

b)(b c)

f (a, b, c)

a +b

a +b +a +c
a +c
Given circuit

Sistemas Digitales

32

Anlisis de circuitos combinatorios (5)

Determine la expresin de salida:

f(a,b,c)
=
=
=
=
=
=
=
=
=
=

( a b)(b c) (a + b + a + c)
( a b)(b c) + a + b + a + c)
(a b)(b c) + (a + b )(a + c)
(ab + a b)(bc + b c) + (a + b )(a + c)
ab bc + ab b c + a bbc + a bb c + a a + a c + ab + b c
a b c + a bc + a c + ab + b c
a bc + a c + ab + b c
a bc + a c + ab
a b + a c + ab
ac + a b

a
c

f (a, b, c)

a
b
Simplified
circuit
Circuito
Simplificado

Sistemas Digitales

33

Anlisis de circuitos combinatorios (7)

Anlisis de diagramas de tiempos.

Diagrama de Tiempos es una representacin grfica de las relaciones entre
las seales de entrada y salida de una red de conmutacin relativas a la
dimensin del tiempo.
tiempo

Los Diagramas de Tiempos muestran con freceuncia, seales intermedias,

como los retardos de propagacin introducidos por las compuertas y otros
elementos del circuito.

Sistemas Digitales

34

Anlisis de circuitos combinatorios (8)

Ejemplo : Determinar la tabla de verdad a partir del Diagrama de Tiempos del

circuito.
A
A
B

Y = fa (A, B, C)

C
Inputs
Outputs
Z = fb (A, B, C) Y = fa (A, B, C)
Z = fb (A, B, C)

t0

(a)

t1

t2

t3

t4

t5

t6

t7

(b)

Inputs

Outputs

Time

ABC

fa(A, B, C)

fb(A, B, C)

t0

000

t1

001

t2

010

t3

011

t4

100

t5

101

t6

110

t7

111

(c)

Sistemas Digitales

35

Anlisis de circuitos combinatorios (9)

Retardo por Propagacin

Se deben considerar las caractersticas fsicas del circuito lgico, tales como:
Retardos por Propagacin.
Restricciones de fan-in y fan-out de las compuertas.
Consumo de energa.
Tamao y peso.
Retardos por Propagacin : Retardo entre el instante de cambio de la entrada y el
cambio correspondiente en la salida.
Parmetros tpicos del retardo de propagacin:

tPLH = tiempo de retardo por propagacin, con salida de nivel bajo a alto.
tPHL = tiempo de retardo por propagacin, con salida de nivel alto a bajo.
Aproximacin del tiempo de retardo por propagacin:

t PD
Sistemas Digitales

t PLH + t PHL
=
2
36

Anlisis de circuitos combinatorios (10)

Retardo por propagacin a travs de una compuerta lgica.

a
b

a
b

(a) Two-input AND gate

(b) Ideal (zero) delay

c
tPD

tPD

(c)tPD = tPLH= tPHL

Sistemas Digitales

tPLH

tPHL

(d)tPLH< tPHL

37

Anlisis de circuitos combinatorios (11)

Disipacin de potencia y retardo por propagacin para varias familias lgicas.

Familia
lgica
7400
74H 00
74L00
74LS00
74S 00
74ALS00

Ret. por Propag.

tPD(ns)
10
6
33
9. 5
3
3. 5

Disipaci n de Pot.
x co mpuerta (mW)
10
22
1
2
19
1. 3

74AS00
74HC00

3
8

8
0. 17

Sistemas Digitales

Tecno loga
Standard TTL
High-speed TTL
Low-power TTL
Low-power Schottky TTL
Schottky TTL
Advanced low-power
Schottky TTL
Advanced Schottky TTL
High-speed CMOS

38

Anlisis de circuitos combinatorios (12)

Retardo por propagacin de compuertas primitivas de la serie 74LS

Chip
74LS04
74LS00
74LS02
74LS08
74LS32

Funct ion
NOT
NAND
NOR
AND
OR

tPLH (nseg)
Typical
Maximum
9
15
9
15
10
15
8
15
14
22

tPHL (nseg)
T ypical Maximum
10
15
10
15
10
15
10
20
14
22

22

Sistemas Digitales

39

Sntesis de circuitos lgicos combinatorios (10)

Ejemplo : deducir las ecuaciones lgicas para un circuito que sume los dos nmeros
binarios de 2 bits (A1A0)2 y (B1B0)2, y produzca los bits de suma (S1S0)2 y el bit de
acarreo de salida C1; es decir,

A1 A0
B1B0
C1 S1 S0

Solucin:
Se tiene cuatro entradas A1, A0, B1 y B0 y tres salidas C1, S1 y S0, la tabla de verdad
es entonces la que se muestra a continuacin:

Sistemas Digitales

40

Sntesis de circuitos lgicos combinatorios (11)

A1
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1

Tabla de Verdad
A0 B1 B0
C1
0
0
0
0
0
0
1
0
0
1
0
0
0
1
1
0
1
0
0
0
1
0
1
0
1
1
0
0
1
1
1
1
0
0
0
0
0
0
1
0
0
1
0
1
0
1
1
1
1
0
0
0
1
0
1
1
1
1
0
1
1
1
1
1

Sistemas Digitales

S1
0
0
1
1
0
1
1
0
1
1
0
0
1
0
0
1

S0
0
1
0
1
1
0
1
0
0
1
0
1
1
0
1
0

Ecuaciones lgicas
S0 = A1 A0 B1B0 + A1 A0 B1B0 + A1 A0 B1B0

+ A1 A0 B1B0 + A1 A0 B1B0 + A1 A0 B1B0

+ A1 A0 B1B0 + A1 A0 B1B0
S1 = A1 A0 B1B0 + A1 A0 B1B0 + A1 A0 B1B0

+ A1 A0 B1B0 + A1 A0 B1B0 + A1 A0 B1B0

+ A1 A0 B1B0 + A1 A0 B1B0
C1 = A1 A0 B1B0 + A1 A0 B1B0 + A1 A0 B1B0

+ A1 A0 B1B0 + A1 A0 B1B0 + A1 A0 B1B0

41

Sntesis de circuitos lgicos combinatorios (12)

Ecuaciones reducidas :

S0 = A0 B0 + A0 + B0
S1 = A1 A0 B1 + A1 B1 B0 + A1 A0 B1 B0 + A1 A0 B1 B0 + A1 B1 B0 + A1 A0 B1
C1 = A0 B1B0 + A1 A0 B0 + A1B1

Sistemas Digitales

42

Sntesis de circuitos lgicos combinatorios (13)

Modelo de comportamiento de un circuito Sumador Completo (Full Adder).

(a) Diagrama de bloque, (b) Table de verdad, (c) Ecuaciones lgicas

cin

Full_adder

cout

(a)
Sistemas Digitales

a b

cin cout

0
0
0
0
1
1
1
1

0
1
0
1
0
1
0
1

0
1
1
0
1
0
0
1

0
0
1
1
0
0
1
1

0
0
0
1
0
1
1
1

s =a

cin

cout= ab+ acin + bcin

(c)

(b)
43

Sntesis de circuitos lgicos combinatorios (14)

Modelo de modo mixto para el circuito de Sumador Completo.

Mdulo de bits Suma (S) y de Acarreo Cout).
(a) Diagrama en bloque del Sumador Completo, (b) Circuito para la funcin
Suma y Acarreo, (c) Tabla de Verdad.
a b

a
b

cin

Sum
module

Carry
module

cout

0
0
0
0
1
1
1
1

0
0
1
1
0
0
1
1

cin

cout

0
1
0
1
0
1
0
1

0
0
0
1
0
1
1
1

(c)

(a)
a
b

cin

(b)
Sistemas Digitales

44

Sntesis de circuitos lgicos combinatorios (18)

Deteccin de un Riesgo Esttico va simulacin.

Un error (glitch) puede ser detectado en la salida g en el tiempo t3 desde las
formas de onda o diagrama de tiempo.
Esto ocurre, porque e y f llegan a ser 0 momentaneamente entre los instantes de
tiempo t2 y t3.
a
b
c
d
e

f
a
b

g
g

d
c

f
(a)

Sistemas Digitales

Time

t
t1

t
t2

t
t3

t4

(b)
45

Sntesis de circuitos lgicos combinatorios (19)

Modelos de retardo de dispositivos primitivos

Cada compuerta primitiva lgica tiene un retardo intrnsico.
Una compuerta puede ser modelada como una compuerta idea (retardo nulo) y un
elemento de retardo por transporte.

a
b

c*
Ideal
gate

Time
delay

Modelos de retardo ms comunes son:

Retardo unitario/nominal
Retardo por ascenso/descenso
Retardo Ambiguo o Min/Max

Sistemas Digitales

46

Sntesis de circuitos lgicos combinatorios (20)

Retardo Unitario/Nominal
Retardo unitario: se asigna a cada circuito de una compuerta el mismo retardo
unitario.
Retardo nominal: son retardos por transporte determinados individualmente para
cada tipo de compuerta (por ejemplo una unidad de tiempo de retardo para una
compuerta NOR y dos para una compuerta XOR).
a
b
c
t

Sistemas Digitales

47

Sntesis de circuitos lgicos combinatorios (21)

Retardo por ascenso/descenso

Retardo diferentes para transiciones de 0 to 1 y para transiciones de 1 to 0.
tPLH (tiempo de ascenso): retardo de propagacin de estado bajo (L) a estado
alto (H).
tPHL (tiempo de descenso): retardo de propagacin de estado alto (H) a estado
bajo (L).

a
b
c
tPLH

(rise time)
Sistemas Digitales

tPHL

(fall time)
48

Sntesis de circuitos lgicos combinatorios (22)

Retardo Ambiguo o Min/Max.

Algunas veces es imposible predecir el exacto instante de tiempo en que una
seal puede ascender o descender.
Para el peor de los casos se especifica un rango de tiempo en que este puede
ocurrir {tmin, tmax}.
a
b
c
tmin
tmax

Sistemas Digitales

49