DEPARTAMENTO DE CIENCIAS DE ELCTRICA Y ELECTRNICA

CARRERA DE INGENIERIA MECATRNICA

ASIGNATURA: Sistemas Digitales NRC: 2694

INFORME
No. 01

PROFESOR: Ing. Miroslava Zapata

NOMBRE:
-

Esteban Santiago Prez Bez

20 de junio del 2016 - Sangolqu

CONTENIDO
1.

TEMA................................................................................................................... 1

2.

OBJETIVOS........................................................................................................... 1
2.1.

Objetivo General............................................................................................... 1

2.2.

Objetivos Especficos.......................................................................................... 1

3.

DIAGRAMA CONCEPTUAL.................................................................................... 2

4.

DISEO Y DIAGRAMA DE BLOQUES......................................................................4

4.1.

ANALIZAR LA ARITMTICA BINARIA.............................................................4

4.2.

IDENTIFICAR LOS ELEMENTOS......................................................................5

4.3.

DIAGRAMA DE BLOQUES................................................................................5

4.4.
APORTE AL DISEO DE CIRCUITOS RESTADORES PARA ALCANZAR EL
OBJETIVO................................................................................................................ 5
4.5.

DISEO DEL CIRCUITO UTILIZANDO TODOS LOS ELEMENTOS......................6

5.

SIMULACIN........................................................................................................ 6

6.

TABLAS................................................................................................................ 7

7.

DIFICULTADES PRESENTADAS..............................................................................8

8.

SOLUCIONES ENCONTRADAS............................................................................... 8

9.

CONCLUSIONES.................................................................................................... 9

10.

RECOMENDACIONES....................................................................................... 10

11.

BIBLIOGRAFA................................................................................................ 10

12.

ANEXOS:.......................................................................................................... 11

1. TEMA
Diseo y montaje de un Circuito restador de nmeros binarios de 3 Bits con la utilizacin de
compuertas Lgicas
2. OBJETIVOS

2.1. Objetivo General

- Montar un circuito que realice la operacin de sustraccin entre dos nmeros
binarios de 3 Bits con el uso de compuertas lgicas

2.2. Objetivos Especficos

- Definir a los circuitos aritmticos y establecer diferencias fundamentales entre el
-

semirestador y el restador completo

Introducir los conceptos de circuitos restadores en el diseo requerido, analizarlos y
editarlos a conveniencia para alcanzar el objetivo general.

3. DIAGRAMA CONCEPTUAL
CIRCUITOS
ARITMTICO
S
DEFINICIN:
Son dispositivos MSI
que pueden realizar
operaciones aritmticas:
suma, resta,
multiplicacin y divisin,
con nmeros binarios
LAS PRINCIPALES
OPERACIONES
ARITMTICAS QUE
REALIZAN SON:
SUMA, RESTA,
PRODUCTO Y
DIVISIN.

CIRCUITOS
RESTADOR
ES
Semiestador
(Half-substractor)
El semisumador es
un circuito
combinacional
lgico que es usado
para la subtraccin
de un bit a un bit
(2bits)
Tiene dos entradas que son los
bits a restar y dos salidas.
- La diferencia
- El prestamo (Que es la
cantidad tomada de una
siguiente cifra en caso de
existir, y que se comportara
como entrada para una resta
de numeros mas grande)

EN ESTE
DOCUMENTO,
SOLO
TRATAREMOS
LOS CIRCUITOS
RESTADORES SIN
EL USO DE
COMPLEMENTOS.

Restador
Completo
(FullSubstractor)
El restador completo es un circuito
combinacional que se usa para
mejorar al semirestador y realizar
una resta de un minuendo y dos
sustraendos. (3bits), siendo uno de
estos el prestamo si de el
minuendo correspondiente se tom
en una resta en cadena para restas
de nmeros binarios de mas de un
bit ambos
Tiene 3 entradas:
- El minuendo
- El sustraendo
- El prestamo anterior
Y 2 salidas:
- La diferencia
- El prstamo actual

CIRCUITO SEMIRESTADOR (HS)

CIRCUITO RESTADOR COMPLETO (FS)

4. DISEO Y DIAGRAMA DE BLOQUES

Para el diseo se tom en cuenta los siguientes pasos
4.1. ANALIZAR LA ARITMTICA BINARIA
De una resta binaria con nmeros de 3 bits y el proceso normal (Sin Complementos)

NUMERO 1
NUMERO 2
PRESTAMO
S
DIFERENCI
AS

1 0 0
0 1 1

1 1 X
0 0 1

Se procede a analizar la siguiente resta, con el procedimiento normal,

Como primer paso se tienen dos entradas A0 y B0, se realiza la operacin A0-B0, se identifica si
la resta es realizable, en este caso se necesita un prstamo de una base (2 por ser binario), lo que
representa un 1 de la siguiente cifra. Este nmero lo podemos ver ubicado en la segunda columna
desde la derecha, definido como prstamo Bi1, mismo que ser restado junto con B1 de A1, lo
que quiere decir que en la siguiente columna se tiene una resta de 3 bits de la siguiente manera
A1-B1-Bi1, es decir 3 entradas y como salidas tenemos una vez ms la diferencia, identificada
como D2 y el prstamo Bi2 que ser entrada de la siguiente columna para repetir el proceso.
NOTA: Este tipo de sustraccin se puede realizar nicamente si el minuendo es mayor que
el sustraendo, caso contrario, se obtienen respuestas errneas

NMERO 1

A A A
2 1 0
1 0 0

NMERO 2

B B B
2 1 0
0 1 1
Bi Bi
2 1
4

PRSTAMO
S

1 X

D D D
3 2 1
DIFERENCI
AS

4.2.

4.3. IDENTIFICAR LOS ELEMENTOS

En nuestro caso (Para resta de dos nmeros de 3 bits) se necesitan, para la resta de la
columna del extremo izquierdo un half-substractor, para la columna intermedia un full
substractor, y para la columna del extremo izquierdo, un full substractor que tenga
nicamente la salida de la diferencia y no la del prstamo
4.4. DIAGRAMA DE BLOQUES
4.5. APORTE AL DISEO DE CIRCUITOS RESTADORES PARA ALCANZAR EL
OBJETIVO
Se elimin el circuito del segundo restador completo, para que como salida tenga
nicamente la diferencia y ya no el prstamo

4.6. DISEO DEL CIRCUITO UTILIZANDO TODOS LOS ELEMENTOS

5. SIMULACIN
Se adjunta un CD anexo con el archivo de simulacin
RESTADOR DE 3 BITS E PEREZ.pdsprj
6. TABLAS

1
2
3
4
5

A2
0
0
0
0
0

ENTRADAS
SALIDAS
B B B D D D B B
A1 A0 2
1
0
3
2
1
1
2
0
0
0
0
0
0
0
0
0
0
0
0
0
0
1
0
0
0
1
0
0
0
0
1
1
0
0
1
0
0

6
7
8
9
1
0
1
1
1
2
1
3
1
4
1
5
1
6
1
7
1
8
1
9
2
0
2
1
2
2
2
3
2
4
2
5
2
6
2
7
2
8
2
9
3
0
3
1
3
2

0
0
0
0

0
0
0
0

0
0
0
1

1
1
1
0

0
1
1
0

1
0
1
0

3
3
3
4
3
5
3
6
3
7
3
8
3
9
4
0
4
1
4
2
4
3

4
4
4
5
4
6
4
7
4
8
4
9
5
0
5
1
5
2
5
3
5
4
5
5
5

0
1
0
ENTRADAS
B
A2 A1 A0
2

B
1

B
0

D
3

1
1
0
SALIDAS
D D B
2
1
1

B
2

1
1

1
1

0
0

1
1

1
1

0
1

6
5
7
5
8
5
9
6
0
6
1
6
2
6
3
6
4

7. DIFICULTADES PRESENTADAS
7.1. Se present como principal dificultad en el momento de realizar la tabla, que las restas
que tengan un resultado negativo no son posibles de realizar con esta metodologa
7.2. Mientras el circuito sea ms largo en la simulacin, ms difcil es montarlo en la
prctica, se presentaron dificultades por la extensin del montaje
7.3. Confusin visual, por desorden de cables y falta de sealizacin de los elementos
principales
8. SOLUCIONES ENCONTRADAS
8.1. Como solucin a la dificultad 7.1, se resolvi no tomar en cuenta las combinaciones que
produzcan resultados negativos, por esto la tabla presenta las secciones en amarillo no
tomadas en cuenta
8.2. Se dio solucin a la dificultad 7.2 reduciendo e circuito a la menos cantidad de
elementos posibles. Se logr hacer un recorte del segundo restador completo (FS)
ubicando nicamente el circuito que tiene como salida la diferencia y no la parte del
prstamo
8.3. Otra solucin a la dificultad 7.2 y tambin a la 7.3 fue utilizar cables que se recortaron a
la distancia justa para alcanzar las conexiones, lo que evit sobre montajes y confusiones
visuales

8.4. Como indicadores del sistema, en el circuito armado, se representaron con 3 leds el
primer nmero, con 3 leds el segundo nmero, con un led cada prstamo (2 leds Bi1,
Bi2) y con un banco de leds la respuesta, dando as solucin a la dificultad 7.3 por
completo.
9. CONCLUSIONES
9.1. El uso de los restadores puros imposibilita la operacin con minuendos menores que
sustraendos, por lo que se concluye que un circuito implementado con el mtodo de
sustraccin por complemento a 2 sera ms eficiente
9.2. El uso de compuertas lgicas para operaciones aritmticas se da solo para el sistema
binario, pues solo existen dos estados lgicos como dgitos en este sistema. Operar en
otro sistema, sera imposible con un circuito de este tipo
9.3. Se necesit nicamente los circuitos principales de la sustraccin (HS y FS) para realizar
una resta completa de nmeros binarios de 3 bits, se pudo notar adems que se podra
utilizar en cadena este sistema hasta la cantidad de cifras deseada

10. RECOMENDACIONES
10.1.
Es recomendable realizar el anlisis de los principios bsicos de la operacin a
realizarse separando cada elemento involucrado y anotando detalles, como en el tem 4
de este documento, para facilitar el diseo del circuito aritmtico
10.2.
El uso de un software de simulacin para comprobar borradores y secciones por
separado del circuito, es de gran ayuda para evitar errores y acarrear los mismos
10.3.
De igual manera, es recomendable utilizar leds de prueba para cada estacin del
circuito en el momento del montaje del hardware, esto facilita la identificacin de
errores y evita el acarreo de los mismos
11. BIBLIOGRAFA
- LPEZ, R. Circuitos Aritmticos. 1998 p.01 Obtenido de:
http://www.uhu.es/rafael.lopezahumada/Cursos_anteriores/fund97_98/aritmeticos.pdf

ANAND, A. FUNDAMENTALS OF DIGITAL CIRCUITS, 2014, Obtenido de:

https://books.google.com.ec/books?
id=hJZHBQAAQBAJ&pg=PA399&dq=full+subtractor&hl=en&sa=X&ved=0ahUK
EwiCu7rk9LTNAhVJmR4KHXISAmkQ6AEIGjAA#v=onepage&q=full
%20subtractor&f=false

12. ANEXOS:
Circuito Armado