Академический Документы
Профессиональный Документы
Культура Документы
"RISC" vuelve a dirigir aqu. Para otras aplicaciones, vea RISC (desambiguacin) .
Contenido
[ Ocultar ]
1Historia y desarrollo
2.2Formato de instruccin
5Vase tambin
6Referencias
7Enlaces externos
Michael J. Flynn considera que el primer sistema RISC como el IBM 801 diseo que se
inici en 1975 por John Cocke , y se termin en 1980. [2] El 801 fue producido con el tiempo
en una forma de un solo chip como ROMP en 1981, que se mantuvo para "la investigacin
OPD Procesador [Productos de oficina Divisin] Micro". [9] Como su nombre lo indica, esta
CPU fue diseada para "mini" tareas, y tambin fue utilizado en el IBM RT-PC en 1986,
que result ser un comercial fracaso. [10] Sin embargo, el 801 inspir varios proyectos de
investigacin, incluyendo otros nuevos en IBM que eventualmente llevaran a
la arquitectura del conjunto de instrucciones IBM POWER . [11] [12]
Los diseos ms comunes RISC, sin embargo, fueron los resultados de los programas de
investigacin universitarios ejecutar con fondos de la DARPA programa VLSI . El Programa
de VLSI, prcticamente desconocido hoy, dio lugar a un gran nmero de avances en el
diseo de chips, fabricacin, e incluso los grficos por ordenador. El Berkeley
RISC proyecto se inici en 1980 bajo la direccin de David Patterson y Carlo H.
Sequin . [6] [13] [14]
Berkeley RISC se basa en la obtencin de rendimiento mediante el uso de la
canalizacin y un agresivo uso de una tcnica conocida como ventanas registro . [13] [14] En
una CPU tradicional, hay un pequeo nmero de registros, y un programa puede utilizar
cualquier registro en cualquier momento. En una CPU con ventanas de registro, hay un
gran nmero de registros, por ejemplo 128, pero los programas slo pueden utilizar un
pequeo nmero de ellos, por ejemplo, ocho, en un momento dado. Un programa que se
limita a ocho registros por procedimiento se puede hacer muy rpido procedimiento llama :.
La llamada simplemente mueve la ventana "hacia abajo", de ocho, para el conjunto de los
ocho registros utilizados por dicho procedimiento, y el retorno se mueve la ventana de
atrs [15 ] el proyecto de Berkeley RISC entregado el procesador RISC-I en 1982. Consta de
slo 44.420 transistores (en comparacin con un promedio de alrededor de 100.000 en
nuevas CISC diseos de la poca) RISC-I slo tena 32 instrucciones, y sin embargo
completamente superado a cualquier otro de un solo el diseo de chips. Siguieron a esto
con el transistor de 40.760, 39 de instrucciones RISC-II en 1983, que pas por encima de
tres veces ms rpido que RISC-I. [14]
La arquitectura MIPS surgi de un curso de postgrado por John L. Hennessy en la
Universidad de Stanford en 1981, dio lugar a un sistema en funcionamiento en 1983, y
podra ejecutar programas sencillos de 1984. [16] El enfoque MIPS hizo hincapi en un ciclo
de reloj agresivo y el uso de la tubera, asegurndose de que se pueda ejecutar como
"completa" como sea posible. [16] el sistema MIPS fue seguido por el MIPS-X y en 1984
Hennessy y sus colegas formaron MIPS Computer Systems . [16] [17] el comercial venture dio
como resultado el microprocesador R2000 en 1985, y fue seguido por el R3000 en 1988. [17]
"
- Joseph Henry Condon , los Laboratorios Bell [18]
tales funciones se llevan a cabo mejor por secuencias de instrucciones simples si esto
podra producir implementaciones suficientemente pequeo como para dejar espacio para
muchos registros, lo que reduce el nmero de accesos a memoria lenta. En estos diseos
simples, la mayora de las instrucciones son de longitud uniforme y estructura similares,
operaciones aritmticas se limitan a registros de la CPU y slo separados de
carga y almacenar instrucciones de acceso a la memoria. Estas propiedades permiten un
mejor equilibrio de las etapas de canalizacin que antes, por lo que las tuberas RISC
significativamente ms eficiente y permitiendo mayores frecuencias de reloj .
En los primeros das de la industria de la computacin, la programacin se realiza
en lenguaje ensamblador o cdigo de mquina , lo que alent las instrucciones potentes y
fciles de usar. Por lo tanto, los diseadores de CPU trataron de hacer que las
instrucciones que hacer tanto trabajo como sea posible. Con la llegada de lenguajes de
alto nivel , arquitectos informticos tambin comenzaron a crear instrucciones dedicadas
para aplicar directamente determinados mecanismos centrales de dichas lenguas. Otro
objetivo general era proporcionar cada posible modo de direccionamiento para cada
instruccin, conocido como ortogonalidad , para facilitar la aplicacin del compilador. Las
operaciones aritmticas podran, por tanto, a menudo tienen resultados, as como
operandos directamente en la memoria (adems de registrar o inmediatos).
La actitud en ese momento era que el diseo del hardware era ms maduro que el diseo
de compiladores , as que era en s mismo tambin es una razn para implementar partes
de la funcionalidad de hardware o microcdigo en lugar de en un compilador limitaciones
de memoria (o su cdigo generado) por s sola. Despus de la llegada de RISC, esta
filosofa se hizo con carcter retroactivo conocido como complejo de cmputo conjunto de
instrucciones , o CISC.
CPUs tambin tena relativamente pocos registros, por varias razones:
Una complejidad importante fomentar la fuerza fue principales recuerdos muy limitada (del
orden de kilobytes). Era por lo tanto ventajoso para la densidad de cdigo densidad -el de
la informacin contenida en el ordenador los programas a ser alta, dando lugar a
caractersticas tales como, instrucciones de longitud variable altamente codificados,
haciendo la carga de datos, as como de clculo (como se mencion anteriormente). Estas
cuestiones eran de mayor prioridad que la facilidad de decodificacin de dichas
instrucciones.
Una razn igualmente importante fue que los principales recuerdos eran bastante lento (un
tipo comn de ferrita era la memoria de base ); mediante el uso de empaquetamiento
denso informacin, se podra reducir la frecuencia con la que la CPU tuvo que acceder a
este recurso lento. Las computadoras modernas se enfrentan a factores limitantes
similares: memorias principales son lentos en comparacin con la CPU y las memorias
cach rpidas empleadas para superar este son de tamao limitado. Esto puede explicar
en parte por qu los juegos de instrucciones altamente codificados han demostrado ser tan
til como los diseos RISC en las computadoras modernas.
RISC se desarroll como una alternativa a lo que ahora se conoce como CISC . A travs
de los aos, otras estrategias se han implementado como alternativas a RISC y
CISC. Algunos ejemplos son VLIW , MISC , OISC , procesamiento paralelo masivo , matriz
sistlica , computacin reconfigurable , y la arquitectura de flujo de datos .
partes pasaron y lo que queda por hacer. Con una mquina de carga / almacenamiento, el
contador de programa es suficiente para describir el estado de la mquina.
La principal caracterstica distintiva de RISC es que el conjunto de instrucciones est
optimizado para una muy regular tubera de instruccin de flujo. [21] Todas las dems
caractersticas asociadas con ranuras de retardo RISC-rama, la instruccin separada y
cachs de datos, carga / almacenamiento arquitectura, conjunto de registros grande , etc.,
que puede parecer ser una mezcla aleatoria de las funciones no relacionadas, pero cada
uno de ellos es til para mantener un flujo regular de tubera que completa una instruccin
cada ciclo de reloj.
Algunas CPU han sido diseados especficamente para tener un pequeo conjunto de
instrucciones - pero estos diseos son muy diferentes de los diseos clsicos RISC, por lo
que se han dado otros nombres, como mnimo de instruccin conjunto de equipos(MISC),
o el transporte provocado la arquitectura (TTA) , etc.
A pesar de muchos xitos, RISC ha hecho algunas incursiones en los mercados de
servidores de PC de escritorio y de materias primas, donde Intel 's x86 plataforma sigue
siendo la arquitectura del procesador dominante. Hay tres razones principales para ello:
1. Existe una importante base de propietarios aplicaciones de PC estn escritas para
x86 o compilado en cdigo mquina x86, mientras que hay una plataforma RISC
tiene una base instalada similares; por lo tanto, los usuarios de PC
fueron encerrados en la x86.
2. Aunque RISC fue hecho capaz de escalar en el rendimiento bastante rpida y
barata, Intel aprovech su gran mercado por el gasto de grandes cantidades de
dinero en el desarrollo del procesador. Intel podra pasar muchas veces ms que
cualquier fabricante RISC en la mejora de diseo de bajo nivel y la fabricacin. Lo
mismo no puede decirse de las empresas ms pequeas, como Cyrix y NexGen ,
pero se dieron cuenta de que podan aplicar (fuertemente) pipelined prcticas de
diseo tambin para la arquitectura x86, al igual que en el 486 y Pentium. La serie
6x86 y MII hizo exactamente esto, pero era ms
avanzada; implement superescalar ejecucin especulativa a travs de cambio de
nombre de registro , directamente en el nivel de 86-semntica.Otros, como
el Nx586 y AMD K5 hizo lo mismo, pero indirectamente , a travs de dinmicas de
microcdigo bfer y semi-independiente programacin superescalar y la
instruccin de despacho en el micro-operacin de nivel (mayor o un simple
diseos 'CISC' se suelen ejecutar directamente las secuencias de micro-operacin
rgidos ). La primera disposicin de chips despliegue de tales tcnicas de
amortiguacin y programacin dinmica fue la NexGen Nx586, publicado en
1994; el AMD K5 fue severamente retrasado y puesto en libertad en 1995.
3. Ms tarde, los procesadores ms potentes, tales como Intel P6 , AMD K6 , AMD
K7 , y Pentium 4 , emplean principios tampn dinmica y programacin similares e
implementados superescalar de acoplamiento flexible (y especulativo) la ejecucin
de secuencias de micro-operacin generada a partir de varias etapas de
decodificacin x86 paralelo . Hoy en da, estas ideas se han refinado an ms
(algunos x 86 pares de bases en cambio se fusionan en un ms complejo microoperacin , por ejemplo) y todava son utilizados por los procesadores x86
modernos tales como Intel Core 2 y AMD K8 .
Atmel AVR utiliza en una variedad de productos que van desde Xbox controladores
de mano de BMW coches.
RISC-V , el cdigo abierto quinta Berkeley RISC ISA, con el espacio de 32 bits
direccin de un conjunto pequeo ncleo entero de instruccin, un ISA experimental
"Comprimido" para la densidad de cdigo y diseada para las extensiones de uso
estndar y especiales.
MIPS , por Silicon Graphics (dej de hacer que los sistemas basados en MIPS en
2006).
SPARC , por Oracle (anteriormente Sun Microsystems ) y Fujitsu .
RISC-V , el cdigo abierto quinta Berkeley RISC ISA, con espacios de direcciones
de 64 o 128 bits, y el ncleo entero ampliado con punto flotante, atmica y el
procesamiento de vectores , y diseado para ser ampliado con instrucciones para la
creacin de redes, IO, procesamiento de datos, etc. . Un diseo superescalar de 64
bits, "Rocket", est disponible para su descarga.