UNIVERSIDAD NACIONAL MAYOR DE SAN MARCOS

FACULTAD DE INGENIERA ELECTRNICA,

ELCTRICA Y TELECOMUNICACIONES

CURSO:
MICROELECTRNICA (LABORATORIO)
PROFESOR:
DR. RUBN ALARCN MATUTTI
HORARIO:
MARTES 02:00 04:00 pm.
TEMA:
INFORME PREVIO 1
ALUMNO:
PREZ BREA DIEGO ENRIQUE
09190141

201

INFORME PREVIO
1)Presentar en laboratorio el LAYOUT realizado del inversor. Considerar
para el layout el esquema de la Fig. A y la Fig. B del diagrama de
barras (STICK). Tratar de conseguir un layout de dimensiones
mnimas. Mostrar y describir las vistas de corte 2D y 3D.

Vista en Microwind2 del Layout del inversor, realizado con las dimensiones
mnimas posibles permitidas por el programa (se comprob continuamente con la
herramienta DesignRulerChecker

VISTA 2D:

).

VISTA 3D:

2) Para el LAYOUT del inversor (muestre el procedimiento empleado):

-Hallar la frecuencia MXIMA de operacin.

f=

1
1
=
=40 GHz
retardomximo 25 ps

-El rea ocupada del layout.

rEA DEL LAYOUT
rea del Layout = 21 x 50 = 10502
rea del Layout = 16.406(m)2

3)Para el LAYOUT del inversor, extraer la descripcin CIR (Spice) y la

descripcin CIF (Caltech Intermediate Form) del inversor. En cada
caso, establecer las reglas principales de sintaxis y escribir sus
contenidos. Buscar en Internet la informacin necesaria.
-En base al archivo (*.cir) y sobre la vista del layout del inversor, mediante lneas
punteadas, indique las dimensiones de L, W, identifique las capacidades parasitas y
sus valores respectivos.
-En base al archivo (*.cif) y sobre la vista del layout del inversor, mediante lneas
punteadas, identifique los valores de las coordenadas que definen las capas de
polisilicio, difusiones, contactos y metal.
Dimensiones (W/L) de los transistores:

Para el NMOS 1:

W 0.50 m
=
=2
L 0.25 m
Para el PMOS 1:

W 0.50 m
=
=2
L 0.25 m

Archivos CIR
Ficheros con extensin .CIR: Son los que contienen la descripcin de los
circuitos, es decir el listado de los componentes con sus conexiones, as como
las sentencias de definicin de los anlisis a realizar en el circuito. Estos ficheros
han de tener formato ASCII, y son los que crea el propio usuario con cualquier
editor de textos, o con los incluidos en el Control Shell.
Reglas generales:
- La primera lnea del cdigo (el ttulo o un comentario sobre el circuito) es
ignorada por Spice.
- La ltima lnea ser la sentencia .end (de final).
- Pueden aadirse comentarios empezando la lnea con un asterisco (*).
- Una lnea no puede contener ms de 80 caracteres. Se puede completar una
sentencia en varias lneas comenzando las lneas adicionales con el signo +.
- Todas las instrucciones en minscula.
- Para separar los distintos parmetros de una sentencia podemos utilizar
indistintamente espacios o comas.
Descripcin CIR (Spice):

CIRCUIT C:\Users\DIEGO\Desktop\CMOSinversor.MSK
*
* IC Technology: ST 0.25m - 6 Metal
*
VDD 1 0 DC 2.50
VVin 6 0 PULSE(0.00 2.50 0.50N 0.05N 0.05N 0.50N 1.10N)
*
* List of nodes
* "Vout" corresponds to n3
* "Vin" corresponds to n6
*
* MOS devices
MN1 3 6 0 0 TN W= 0.50U L= 0.25U
MP1 1 6 3 1 TP W= 0.50U L= 0.25U
*
C2 1 0 1.983fF
C3 3 0 1.390fF
C4 1 0 0.698fF
C6 6 0 0.129fF
*
* n-MOS Model 3 :
*
.MODEL TN NMOS LEVEL=3 VTO=0.45 KP=300.000E-6
+LD =0.020U THETA=0.300 GAMMA=0.400

+PHI=0.200 KAPPA=0.010 VMAX=130.00K

+CGSO= 0.0p CGDO= 0.0p
*
* p-MOS Model 3:
*
.MODEL TP PMOS LEVEL=3 VTO=-0.45 KP=120.000E-6
+LD =0.020U THETA=0.300 GAMMA=0.400
+PHI=0.200 KAPPA=0.010 VMAX=100.00K
+CGSO= 0.0p CGDO= 0.0p
*
* Transient analysis
*
.TEMP 27.0
.TRAN 0.80PS 2.00N
.PROBE
.END

Archivos CIF:
Los archivos CIF (CaltechIntermediateForm) proporcionan informacin sobre los
componentes del diseo que grficamente se realizan en base a figuras
geomtricas como polgonos y lneas de los cuales se definen las coordenadas
de cada uno de sus vrtices.
Las reglas establecen que:
La lnea que contiene DS muestra si hay una escala a tener en cuenta, esto
permite procesar dimensiones inferiores a las micras.
Siempre que se haya especificado muestra el tpocell.
Los polgonos (P) deben tener al menos tres puntos. Un polgono cualquiera de
ms puntos es aceptado.
Las lneas (L) deben tener al menos un punto.
Pueden introducirse comentarios, pero son ignorados.
La letra final E indica el final del archivo.

( File : "C:\Users\DIEGO\Desktop\CMOSinversor.CIF")
( Conversion from Microwind 2b - 17.01.2000 to CIF)
( Version 12/04/2016,12:53:21 p.m.)
DS 1 1 1;
9 topcell;
L 1;
P 0,0 3500,0 3500,2375 0,2375;
L 19;
P 2225,1100 2525,1100 2525,1400 2225,1400;
P 2225,1100 2525,1100 2525,1400 2225,1400;
P 225,225 525,225 525,525 225,525;
P 5725,1100 6025,1100 6025,1400 5725,1400;
P 4475,1100 4775,1100 4775,1400 4475,1400;
P 975,1100 1275,1100 1275,1400 975,1400;
L 13;
P 3625,250 4000,250 4000,375 3625,375;
P 1875,375 5125,375 5125,625 1875,625;
P 1625,375 1875,375 1875,1875 1625,1875;
P 5125,375 5375,375 5375,1875 5125,1875;

L 23;
P 0,0 750,0 750,750 0,750;
P 2000,875 2750,875 2750,1625 2000,1625;
P 6125,875 6250,875 6250,1625 6125,1625;
P 5500,875 5625,875 5625,1625 5500,1625;
P 5625,875 6125,875 6125,2625 5625,2625;
P 750,875 875,875 875,1625 750,1625;
P 875,875 1375,875 1375,2625 875,2625;
P 1375,875 1500,875 1500,1625 1375,1625;
P 4250,875 5000,875 5000,1625 4250,1625;
P 3625,1625 4125,1625 4125,2625 3625,2625;
P 2750,1125 4250,1125 4250,1625 2750,1625;
L 2;
P 5500,875 6250,875 6250,1000 5500,1000;
P 5375,1000 6250,1000 6250,1500 5375,1500;
P 5000,1000 5125,1000 5125,1500 5000,1500;
P 4250,875 5000,875 5000,1625 4250,1625;
P 0,0 750,0 750,750 0,750;
P 5125,1000 5375,1000 5375,1500 5125,1500;
P 5500,1500 6250,1500 6250,1625 5500,1625;
P 2000,1500 2750,1500 2750,1625 2000,1625;
P 2000,875 2750,875 2750,1000 2000,1000;
P 1875,1000 2750,1000 2750,1500 1875,1500;
P 1500,1000 1625,1000 1625,1500 1500,1500;
P 750,875 1500,875 1500,1625 750,1625;
P 1625,1000 1875,1000 1875,1500 1625,1500;
L 16;
P 5250,625 6500,625 6500,1250 5250,1250;
P 5125,750 6500,750 6500,1750 5125,1750;
P 4750,750 5375,750 5375,1750 4750,1750;
P 4000,625 5250,625 5250,1875 4000,1875;
P -250,-250 1000,-250 1000,1000 -250,1000;
P 4875,750 5625,750 5625,1750 4875,1750;
P 5250,1250 6500,1250 6500,1875 5250,1875;
L 17;
P 1750,1250 3000,1250 3000,1875 1750,1875;
P 1750,625 3000,625 3000,1250 1750,1250;
P 1625,750 3000,750 3000,1750 1625,1750;
P 1250,750 1875,750 1875,1750 1250,1750;
P 500,625 1750,625 1750,1875 500,1875;
P 1375,750 2125,750 2125,1750 1375,1750;
L 60;
94 Vout 3875,2500;
94 Vdd 1125,2500;
94 Vss 5875,2500;
94 Vin 3750,375;
94 Vdd 375,375;
DF;
C 1;
E

4) Para circuitos digitales CMOS mostrados en las Figuras 1, 2,3. Analizar y

determinar la funcin lgica de salida de los circuitos. Presentar el LAYOUT
(manual) como mnimo de DOS de ellos y corroborar su funcin lgica
mediante simulacin.
Medir el REA del layout y hallar la frecuencia MXIMA de operacin.
FIG 1:

In1

In2

0
0
0
0
1
1
1
1

1
1
1
1
0
0
0
0

0
0
1
1
0
0
1
1

0
1
0
1
0
1
0
1

1
0
1
0
1
1
0
0

FUNCIN LGICA DE SALIDA:

F= I n 1 . S+ I n 2 . S

LAYOUT en MicroWind v 2.0

REA DEL LAYOUT

rea del Layout = 60 x 44 = 2 6402

rea del Layout = 41.25(m)2

DIMENSIONES (W/L) DE LOS TRANSISTORES

Las Dimensiones W/L las podemos extraer del archivo SPICE

Para el NMOS 1, 2, 3:
W 0.5 m
=
=2
L 0.25 m
Para el PMOS 1, 2, 3:
W 0.5 m
=
=2
L 0.25 m
Simulacin de la figura 1 en MicroWind 2.0

FRECUENCIA MXIMA DE OPERACIN:

f=

1
1
=
=26.316 GHz
retardomximo 38 ps

FIG 2:

LAYOUT en MicroWind v 3.0

REA DEL LAYOUT

rea del Layout = 6.125 x 9.500 =58.1875(m)2

DIMENSIONES (W/L) DE LOS TRANSISTORES
Las Dimensiones W/L las podemos extraer del archivo SPICE

Para los NMOS 1, 2, 3:

W 0.5 m
=
=2
L 0.25 m
Para los PMOS 1, 2, 3:
W 0.5 m
=
=2
L 0.25 m

La Simulacin del LAYOUT en MicroWind 3.0

FRECUENCIA MXIMA DE OPERACIN:

f=

1
1
=
=16.667 GHz
retardomximo 60 ps

FIG 3:

FIG 3 interpretacin simblica:

X
0
0
1
1

Y
0
1
0
1

Salida
Z4
Z3
Z2
Z1

FUNCIN LGICA DE SALIDA:

F= X . Y . Z 4+ X .Y . Z 3 + X . Y . Z 2+ X .Y . Z 1

LAYOUT en MicroWind v 2.0

REA DEL LAYOUT

rea del Layout = 37 x 54 = 1 9982

rea del Layout = 31.218(m)2
DIMENSIONES (W/L) DE LOS TRANSISTORES
Las Dimensiones W/L las podemos extraer del archivo SPICE

Para los NMOS 1, 2, 3, 4, 5, 6, 7 y 8:

W 0.5 m
=
=2
L 0.25 m
Para los PMOS 1, 2, 3, 4, 5, 6, 7 y 8:
W 0.5 m
=
=2
L 0.25 m

La Simulacin del LAYOUT en MicroWind 2.0

FRECUENCIA MXIMA DE OPERACIN:

f=

1
1
=
=111.11 GHz
retardomximo 9 ps