RESOLUCI

N DEL
EXAMEN
PARCIAL
MAQUINA DE ESTADOS: DETECTOR
DE DE CDIGO

INTEGRANTES:
. Pisfil Fuentes Francisco Jess
. Hoyos Chamochumby Gary Hanz
. Tafur Gutirrez lvaro Franco
. Len Rafael Fran

CURSO:

Laboratorio de Circuitos Digitales II

PROFESOR: Ing. Vivar Recarte Amador Humberto

CICLO:

III (2015 I)

I) OBJETIVOS:
- Disear un circuito que permita detectar dos cdigos: 1011 y 0101
-Obtener el diagrama de estados de dicho circuito.
-Obtener la respectiva tabla de estados.
-Implementar el circuito en Proteus y en Protoboard

II) MATERIALES:
2 CI 4027 (JK flip flop)
1 CI 555 (Clock)
1 CI 4070 (XOR 2-input)
1 CI 40106 (Schmitt Trigger)
1 CI 4071 (OR 2-input)
1 CI 4082 (AND 4-input)
2 CI 4073 (AND 3-input)
2 CI 4081 (AND 2-input)
1 CI 4075 (OR 3-input)
1 condensador de 100 uF
1 condensador de 220 uF
1 condensador de 15 nF

1 potencimetro de 100 K
1 fuente regulable

III) DISEO:
Se desea implementar el siguiente circuito:

S0

S1
La salida S0 debe activarse cuando entra el cdigo 1011.
La salida S1 debe activarse cuando entra el cdigo 0101.

a) Diagrama de estados:

b) Taba de estados:
Q3 Q2 Q1 Q0 X Q3I Q2I Q1I Q0I
0
0
0
0
0 0
1
0
1
0
0
0
0
1 0
0
0
1
0
0
0
1
0 0
0
1
0
0
0
0
1
1 0
0
0
0
0
0
1
0
0 0
0
0
0
0
0
1
0
1 0
0
1
1
0
0
1
1
0 0
0
0
0
0
0
1
1
1 0
1
0
0
0
1
0
0
0 0
1
0
1
0
1
0
0
1 0
0
0
1
0
1
0
1
0 0
0
0
0
0
1
0
1
1 0
1
1
0
0
1
1
0
0 0
1
1
1
0
1
1
0
1 0
0
0
0
0
1
1
1
0 0
0
0
0
0
1
1
1
1 1
0
0
0
1
0
0
0
0 0
1
0
1
1
0
0
0
1 0
0
0
1
De acuerdo a la lgica de nuestro diagrama
estados para el detector de cdigo.

S0 S1 J3
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
1
0
0
1
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
1
1
0
0
X
0
1
X
de estados se

K3 J2
X 1
X 0
X 0
X 0
X 0
X 0
X 0
X 1
X X
X X
X X
X X
X X
X X
X X
X X
1
1
1
0
presenta

K2 J1 K1 J0
X 0 X 1
X 0 X 1
X 1 X X
X 0 X X
X X 1
0
X X 0
1
X X 1
X
X X 1
X
0
0 X 1
1
0 X 1
1
0 X X
0
1 X X
0
X 0
1
1
X 1
0
1
X 1
X
1
X 1
X
X 0 X 1
X 0 X 1
la siguiente tabla

C) Ecuaciones de excitacin:

J3 = Q2.Q1.Q0.X
K3 = 1
J2 = Q1.Q0.X + Q1.Q0.X
K2 = (Q0X) + Q1.Q0
J1 = Q2.Q0.X + Q2.Q0.X
K1 = Q2.X + Q2.X + Q0
J0 = (Q2X) + Q1
K0 = 1
S0 = Q2.Q1.Q0
S1 = Q3

K0
X
X
1
1
X
X
1
1
X
X
1
1
X
X
1
1
X
X
de

d) Prototipo:
Antes de llegar al correcto diseo del circuito se planteo un diagrama de estados, el cual
se presenta aqu:
Q3
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
1
1

Q2
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
0
0

Q1
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1
0
0

Q0
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0
0

X
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1

Q3I
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
1
0
0

Q2I
1
0
0
0
0
0
0
1
1
0
0
1
1
0
0
0
1
0

Q1I
0
0
1
0
0
1
0
0
0
0
0
1
1
0
0
0
0
0

Q0I
1
1
0
0
0
1
0
0
1
1
0
0
1
0
0
0
1
1

S0
0
0
0
0
0
0
0
1
0
0
0
0
0
0
0
0
0
0

S1
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
1
0
0

J3
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
1
X
X

K3
X
X
X
X
X
X
X
X
X
X
X
X
X
X
X
X
1
1

J2
1
0
0
0
0
0
0
1
X
X
X
X
X
X
X
X
1
0

K2
X
X
X
X
X
X
X
X
0
1
1
0
0
1
1
1
X
X

J1
0
0
1
0
X
X
X
X
0
0
0
1
X
X
X
X
0
0

K1
X
X
X
X
1
0
1
1
X
X
X
X
0
1
1
1
X
X

J0
1
1
X
X
0
1
X
X
1
1
X
X
1
0
X
X
1
1

K0
X
X
1
1
X
X
1
1
X
X
1
1
X
X
1
1
X
X

e) Implementacin:
Se adjunta las imgenes de la implementacin del circuito tanto en prteus como en
proboard:

i) Proteus:

ii) Protoboard:

IV) CONCLUSIONES:
. De acuerdo a la lgica del circuito se usa la entrada X y un pulsador para
poder ingresar la secuencia que queremos.

. Para construir el diseo lgico del detector de cdigo, tendremos que

desarrollar mapas de Karnaugh de 5 variables para poder obtener las
ecuaciones de excitacin de los flip fops.
. Concluimos que para disear el circuito del detector de cdigo se tiene que
incluir 1 estado ms , esto es de acuerdo al diagrama de tiempos. Es decir, S 0
= 1011 y S1 = 0101, en total el nmero de estados es 8+ 1 = 9.