UNIVERSIDAD NACIONAL EXPERIMENTAL POLITECNICA

ANTONIO JOSE DE SUCRE

VICERRECTORADO: LUIS CABALLERO MEJIAS
NUCLEO: CHARALLAVE
ASIGNATURA: DISEO LOGICO

INFORME DE LABORATORIO
(MONTAJE DE CIRCUITOS LOGICOS)

Autor:
Mario Hernndez. 2013247037

Charallave, Junio del 2016

Objetivo General

Disear y montar, un conjunto de circuitos lgicos mediante la

utilizacin de compuertas lgicas y el programa de simulacin Isis
Proteus, para el correcto funcionamiento de estos.

Objetivos especficos

Construir la Tabla de verdad de cada circuito lgico.

Disear el esquema lgico de cada circuito.
Simular el circuito de control en el programa de simulacin Proteus.
Montar el circuito Lgico en una placa de pruebas Protoboard.

Fundamentos Tericos

Seal Digital

Las seales digitales, en contraste con las seales analgicas,

no varan en forma continua, sino que cambian en pasos o en
incrementos discretos. La mayora de las seales digitales utilizan cdigos
binarios o de dos estados. Por ejemplo, el interruptor de la luz slo puede
tomar dos valores o estados: abierto o cerrado, o la misma lmpara:
encendida o apagada. Esto no significa que la seal fsicamente sea
discreta ya que los campos electromagnticos suelen ser continuos, sino
que en general existe una forma de discretizarla unvocamente

Compuertas Lgicas

Las compuertas son dispositivos que operan con aquellos estados

lgicos los cuales son 0 nivel bajo y 1 nivel alto.
Pueden asimilarse a una calculadora, por un lado ingresas los
datos, la compuerta realiza la operacin lgica correspondiente a su tipo,
y finalmente, muestra el resultado en algn display. Cada compuerta
lgica realiza una operacin aritmtica o lgica diferente, que se
representa mediante un smbolo de circuito. La operacin que realiza
(Operacin lgica) tiene correspondencia con una determinada tabla,
llamada Tabla de Verdad.
Tipos de Compuertas Lgicas

Compuerta AND

Una compuerta AND tiene dos entradas como mnimo y su operacin

lgica es un producto de ambas entradas. El lector no se debe confundir porque
las operaciones lgicas pueden no concordar con las aritmticas, aunque en este
caso particular coincidan. Su salida ser alta si sus dos entradas estn a nivel alto.

Compuerta OR

Al igual que la anterior posee dos entradas como mnimo y la operacin

lgica, ser una suma entre ambas. Aqu podemos ver que la operacin aritmtica no
coincide con la lgica ya que la ltima condicin de la tabla de verdad es 1+1=1 y en la
operacin aritmtica seria 1+1=2. La operacin lgica O es inclusiva; es decir que la
salida es alta si una sola de las entradas es alta o inclusive si ambas lo son. Es decir, basta
que una de las entradas sea 1 para que su salida tambin lo sea. Deben ser altas A o B
o ambas al mismo tiempo, para que la salida sea alta.

Compuerta Not

Esta compuerta presenta en su salida un valor que es el

opuesto del que est presente en su nica entrada. En efecto, su funcin
es la negacin, y el crculo en la salida significa que proporciona el estado
opuesto. Se utiliza cuando es necesario tener disponible un valor lgico
opuesto a uno dado. La figura muestra el smbolo utilizado en los
esquemas de circuitos para representar esta compuerta, y su tabla de
verdad. A menudo se le conoce como inversor.

Compuerta EXOR (OR EXCLUSIVE)

La compuerta Or exclusiva realiza la operacin lgica
correspondiente a comparacin, es decir, una de las entradas deben estar en 1 y
la otra en 0 para que la salida sea 1. En caso de que ambas entradas estn al
mismo nivel lgico la salida pasar a 0. Ntese que en la expresin booleana el
signo + est rodeado por un circulo.

Compuerta Nand

Cualquier compuerta lgica se puede negar, esto es, invertir

el estado de su salida, simplemente agregando una compuerta NOT que
realice esa tarea. Debido a que es una situacin muy comn, se fabrican
compuertas que ya estn negadas internamente. La compuerta NAND es
simplemente la negacin de la compuerta AND vista anteriormente. Esto
modifica su tabla de verdad, de hecho la invierte (se dice que la niega)
quedando que la salida solo ser un 0 cuando todas sus entradas estn
en 1. El pequeo crculo en su salida es el que simboliza la negacin. El
nmero de entradas debe ser como mnimo de dos, pero no es raro
encontrar NAND de 3 o ms entradas.

Compuerta Nor

Una compuerta Nor es la negacin de una compuerta Or,

obtenida agregando una etapa Not en su salida. Si se observa su tabla de
verdad, la salida de una compuerta Nor es 1 solamente cuando todas sus
entradas son 0. La negacin se expresa en los esquemas mediante un
crculo en la salida. El nmero de entradas tambin puede ser mayor a
dos.

Compuerta Exnor

Una compuerta Exnor (XNOR) no es ms que una Exor con su

salida negada, por lo que su salida estar en estado alto solamente
cuando sus entradas son iguales, es decir tengan el mismo nivel lgico y
la salida estar en estado bajo para cuando las entradas estn a diferente
nivel lgico.

EQUIPOS Y MATERIALES A UTILIZAR

Entre los equipos y materiales utilizados para este laboratorio se tiene:

Pinzas de laboratorio
Piqueta
Herramienta de corte Exacto
Cable Unifilar UTP
Cable USB
Placa de Pruebas Protoboard
Caimanes medianos
Fuente de Alimentacin de 5v
Lista de Componentes Electrnicos utilizados:

10 Diodos LED , 5mm Rojos

Display Ctodo Comn
Resistencias electrnicas watts, diferentes valores
Dip Swicht de 4 entradas
Pulsadores
Compuertas Lgicas:
74LS 08 (AND)
74LS 32 (OR)
74LS 04 (NOT)
74LS 86 (OR EXCLUSIVE)

Software de Simulacion:

Isis Proteus ( Windows )

Live Wire ( Windows )
Every circuit ( Android )

Marco Experimental

En este Laboratorio se pretende medir la variable discreta, que

representan los circuitos Lgicos, la cual se refiere a los valores lgicos que son
capaces de tomar. Y se representan por medio de un 0 cuando es un valor bajo
se dice que es un cero lgico, y para un valor alto se dice que es un 1 uno
Lgico.
Estas variables se pueden medir y cuantificar por medio de una
herramienta conocida como la sonda lgica, la cual permite medir los valores
alto y bajo mediante la utilizacin de un circuito lgico muy sencillo, en el cual se
muestra una H cuando es alto (HIGH) y una L (LOW) para un valor bajo, mediante
un display de siete segmentos.

El Trabajo experimental que se pretende realizar, es mediante el

montaje y simulacin de los circuitos planteados en la norma de trabajo, en el
cual lo que se busca es el estudio de la variable , que en este caso, es el estado
lgico del circuito de control , utilizando para ello un procedimiento cientfico
que permita realizar las mediciones y comparar los resultados calculados y
simulados con los resultados obtenidos en la prctica, con la finalidad de
detectar los posibles errores y corregirlos con futuras recomendaciones.

Procedimientos y Registro de Datos

En esta parte de la investigacin se procede a registrar todos los datos

obtenidos tras las distintas comparaciones hechas a cada circuito lgico
analizado, en el proceso de diseo, resolucin y simulacin.
Para esto se tiene que lo primero en este proceso, fue la fase de diseo
en la cual se construy la tabla de verdad del circuito en donde se ajustaron
todas las condiciones de funcionamiento del circuito lgico haciendo relacin
entre el nmero de entradas y el nmero de salidas. Una vez realizado esto se

procedi a escribir la funcin de salida, la cual se obtuvo mediante los distintos

mtodos como por ejemplo la utilizacin del algebra de Boole y el mapa de
Karnaugh para simplificacin de funciones binarias. Utilizando tambin el
mtodo de reduccin de Quine Mc-Cluskey, en el cual se obtiene tambin una
simplificacin ms ptima de las funciones de salida.
Se procedi luego de esto a la construccin del esquema lgico de la
funcin de salida utilizando para ello un nmero de compuertas lgicas, las
cuales fueron explicadas en anteriores pginas. Cada compuerta registra una
funcin especfica, multiplicacin, suma y negacin. Adems de las funciones
combinadas. Todo esto fue obtenido mediante los postulados del Algebra de
Boole y los teoremas de DeMorgan.
Finalizada esta fase de diseo, se entra a la etapa de simulacin del
circuito lgico en software de simulacin electrnico. Entre los cuales se utiliz
el Isis Proteus y el Everycircuit, para la comprobacin de la tabla de verdad del
sistema uniendo a todas las funciones de salida en un solo circuito Digital.
Luego de salir de la fase de simulacin se entra en la fase del Montaje del
circuito lgico en una placa de pruebas Protoboard, utilizando las compuertas
lgicas y componentes adecuados con los materiales ya descritos con
anterioridad, en este proceso se utilizan los instrumentos de medicin de
laboratorio tales como el multitester, voltmetro para medicin de valores
hmicos, voltaje y corriente. Adems de la utilizacin de la sonda lgica, para
medir valores discretos como alto y bajo. Estos datos se registraran en tablas y
diagramas.

Anlisis de los datos y resultados experimentales

Se presentan los procedimientos correspondientes del trabajo de laboratorio.

PROCEDIMIENTO N 1.
i) Considere la funcin algebraica siguiente F1 = ( A.B.C ) + B.C( C + 1 ) + A.B.C ( A + A )

Utilizando los postulados y teoremas del Algebra de Boole, y el mtodo de

Quine- McCluskey minimice la funcin F1.
ii) Complemente y simplifique la siguiente funcin algebraica:
F2 = A + B + C + D, siendo A = x.y.z, B = x.y.z, C = x.y.z, y D = x.y.z

Obtenga en cada caso, el Diagrama de Tiempo y la respectiva Tabla de Verdad.

) + ( + 1)+
( + )
F=(

) + +
F=(

+ + +
)()
F=(
F=( + + )( + )+++
F=( + + )( + ) + + +
F= + + + + + + + +
F= + + + + + + + + + 1
F=1

PROCEDIMIENTO N 2.

El funcionamiento de un Motor elctrico est controlado por cuatro

interruptores A, B, C y D. Cuando tres interruptores estn activados, el motor
funciona correctamente. Si se activan dos interruptores, el motor tambin
funciona, pero se enciende una alarma indicando un mal funcionamiento del
motor. El motor deja de funcionar cuando los cuatro interruptores estn
activados o desactivados, pero se enciende una lmpara roja indicando que el
motor esta apagado. Disee tericamente el circuito lgico que permite
controlar adecuadamente el funcionamiento del Motor. Obtenga la funcin
optimizada mediante el Mtodo grfico de Karnaugh. . Monte el circuito en un
Protoboard y compruebe se funcionamiento.
Construccin de la tabla de la verdad:
A
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1

B
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1

C
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1

D
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1

Motor Alarma Lmpara

0
0
1
0
0
1
0
0
1
1
1
0
0
0
1
1
1
0
1
1
0
1
0
0
0
0
1
1
1
0
1
1
0
1
0
0
1
1
0
1
0
0
1
0
0
0
0
1

RESOLUCION DEL PROBLEMA MEDIANTE LOS MAPAS

Diagrama 1, Funcin Motor
CD
AB
00

00

01

11

10

01

11

10

FMOTOR= A. B. C + B. C. D + A. B. D + A. C. D + A. B. C + A. C. D
) + D (A+B )
= B (A + A ) + C (D + A
= B (A + C) +C (A + D) +D (A+B )

Diagrama 2, Funcion Alarma

CD
AB
00

00

01

11

10

01

11

10

FALAMA= + + + + +
+ ( + ) + +
( + )
=
+ ( + ) + +
( + )
=
+ + ( + )( + )
=

Diagrama tres, Funcin Lmpara

CD
AB
00

00

01

11

10

01

11

10

+
+ +
+
FLAMPARA=
( + ) + ( +
) +
=

PROCEDIMIENTO N 3.

Considere la siguiente Tabla de Verdad mostrada. Obtenga la funcin de salida

optimizada mediante el Mapa de Karnaugh y el Mtodo de Quine-McCluskey.
Realice el diagrama del circuito lgico que permite realizar la operacin
contenida en la tabla.

ABC
DEF

000 001 011 010 110 111 101 100

000 1

001 0

011 1

010 1

110 0

111 0

101 0

100 1

RESOLUCION DEL PROBLEMA MEDIANTE LOS MAPAS DE KARNAUGH

ABC
DEF

000 001 011 010 110 111 101 100

000 1

001 0

011 1

010 1

110 0

111 0

101 0

100 1

+
+ + + +
+
+
F= +
+B + + +
+

( + ) + ( + +
F=( + ) + ( ) +A ( + ) +
( + ) +

) +
( + ) + [( + ) + ] +
F= + ( ) + A ( + ) +
[( + ) + ]

PROCEDIMIENTO N 4.

Se dispone de un teclado hexadecimal y un Display ctodo comn. Se

desea disear un Circuito Lgico que permita visualizar en el Displays el carcter
alfanumrico pulsado en el teclado.

TABLA DE VERDAD DEL PROBLEMA:

D
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1

C
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1

B
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1

Funciones:

A
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1

N
0
1
2
3
4
5
6
7
8
9
A
b
C
d
E
F

a
0
1
0
0
1
0
0
0
0
0
0
1
0
1
0
0

b
0
0
0
0
0
1
1
0
0
0
0
1
1
0
1
1

c
0
0
1
0
0
0
0
0
0
1
0
0
1
0
1
1

d
0
1
0
0
1
0
0
1
0
1
1
0
0
0
0
1

e
0
1
0
1
1
1
0
1
0
0
0
0
0
0
0
0

f
0
1
1
1
0
0
0
1
0
0
0
0
0
1
0
0

g
1
1
0
0
0
0
0
0
0
0
0
0
1
0
0
0

Se resuelve utilizando los Minterms

Primer Diagrama segmento a

AB
CD
00

00

01

11

10

01

11

10

+ +

+
( + )
( + ) +

Segundo Diagrama segmento b

AB
CD
00

00

01

11

10

01

11

10

CD + +

ABD + A
C(B + D) + A(BD + B
CD
)
A
Tercer Diagrama Segmento c
AB
CD
00

00

01

11

10

01

11

10

CD + BCD + AB
BCD
CD + A

A
+ ) + ( +
)
CD(A
Cuarto Diagrama: Segmento d
AB
CD
00

00

01

11

10

01

11

10

BCD + A
B
C + ABC + A
C

AB

(BCD + B
CD
) + AB
C + ABC
A
Quinto Diagrama: Segmento e
AB
CD
00

00

01

11

10

01

11

10

( + )

Sexto Diagrama segmento f

AB
CD
00

00

01

11

10

01

11

10

+ ACD
+ ABD
+ AB
CD
BCD
(C + A) + (
+ )
BD
Sptimo Diagrama segmento g
AB
CD
00

00

01

11

10

01

11

10

+
B
+
(

PROCEDIMIENTO N 6. : ROBOT SIGUE LINEA

Disear un circuito digital, capaz gobernar un Microbot, haciendo

que ste siga una lnea negra pintada sobre un fondo blanco.
Sensores: El microbot est dotado de dos sensores digitales capaces de
diferenciar el color negro del blanco. La salida de estos sensores es 0 cuando
leen blanco y 1 cuando leen negro. Denominaremos a este bit como C. Sensor
C: Color Blanco 0 y Color Negro 1.
Motores: Dos motores de corriente continua que son controlados cada uno
mediante dos bits, denominados S y P, descritos mediante la siguiente tabla de
verdad:
P
0
0
1
1

S
0
1
0
1

MOTOR
Parado
Parado
Giro Izquierda
Giro Derecha

El bit P, es el bit de Power. Indica si el motor est conectado o no. El

bit S, es el del sentido de giro. Segn su valor el motor girar a la derecha o
a la izquierda
(siempre que el motor est activado, con P = 1). Una vez
diseado el circuito lgico de control. Monte el circuito y compruebe su
funcionamiento.

ANALISIS DEL PROBLEMA:

El movimiento del robot seguidor se analizara de acuerdo a lo siguiente:
Cuando el sensor de la derecha C1 detecte el color blanco y el de la izquierda C2
detecte el color negro, el robot girar a la izquierda pero si esto no es as y
ocurre el caso contrario el robot girar hacia el otro lado. Si ambos sensores leen
blanco permanecer parado al igual que si ambos sensores detectan negro el
robot se mover en lnea recta.

Se ha diseado un esquema que permita visualizar

La posicin de los sensores y los motores, los cuales deben
Ser dos, el de la izquierda y el de la derecha.

RESOLUCION DEL PROBLEMA POR MEDIO DEL USO DE LOS MAPAS DE

KARNAUGH

La tabla de la verdad se construye de la siguiente manera.

C1C2 P1 S1 P2 S2
00
0 X 0 X
01
0 X 1 0
10
1 1 0 X
11
0 X 0 X
Mediante los mapas de Karnaugh
Para P1 el mapa de karnaugh:
C2
C1
0

FP1= 1. 2
Para S1 el mapa de karnaugh:
C2
C1
0

FS1=C1
Para P2 el mapa de karnaugh:
C2
C1
0

FP2=1.C2
Para S2 el mapa de karnaugh:

FS2=C1

C2
C1
0

Simulacin en Proteus

PROCEDIMIENTO N 7.: SISTEMA DE VOTACIN.

Un sistema sencillo de votacin secreta utiliza un circuito

combinacional, cuyas entradas estn controladas por interruptores que puedan
accionar los miembros del jurado. La salida del circuito ser 0 o 1 , en
funcin de cmo hayan puesto los interruptores la mayora de los miembros del
jurado. El sistema debe contener dos tribunales X e Y. El tribunal X tiene cuatro
miembros (A, B, C y D) y el tribunal Y tiene tres miembros ( E, F y G ). El veredicto
deber ser:
-

El del tribunal X en caso de que en este no se produzcan empate

Si se produce empate en el tribunal X, el veredicto ser el del tribunal Y.

El diagrama en bloques muestra la configuracin del sistema de votacin.

ANALISIS DEL PROBLEMA

Se asumirn las siguientes condiciones para el problema en cuestin :

Cuando tres o ms voten 1 entonces X1=1 y X2=0

Cuando menos que dos votan 1 tenemos que X1=0 y X2=0
En caso de un empate X1=1 Y X2=1

Para el primer circuito lgico X1 se tienen 4 variables de entrada (A, B, C, D) y 2

Funciones de salida (X1, X2).

A
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1

B
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1

C
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1

D
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1

X1
0
0
0
1
0
1
1
1
0
1
1
1
1
1
1
1

X2
0
0
0
1
0
1
1
0
0
1
1
0
1
0
0
0

Para X1 el mapa de Karnaugh

CD
AB
00

00

01

11

10

01

11

10

X1=AB+CD+BD+AD+AC+BC
X1=D(A+B)+C(A+B)+AB+CD
X1=(A+B)(C+D)+AB+CD

MAPA DE LA FUNCION DE SALIDA X2

CD
AB
00

00

01

11

10

01

11

10

X2=ABD+ABC+BCD+ACD
X2=AB(C+D)+CD(A+B)

Ahora para el circuito Y en caso que haya empate tenemos 3 entradas (E,F,G) y una
salida Y, por tanto se tiene la siguiente tabla de verdad.
E
0
0
0
0
1
1
1
1

F
0
0
1
1
0
0
1
1

G
0
1
0
1
0
1
0
1

Y
0
0
0
1
0
1
1
1

Para Y:
FG
E
0

00

01

11

10

Y=EG+EF+FG
Y=E(G+F)+FG

Ahora que ya estn las salidas (X1, X2, Y) podremos funcionar el circuito Z

Y
0
0
0
0
1
1
1
1

X1
0
0
1
1
0
0
1
1

X2
0
1
0
1
0
1
0
1

Z
0
0
0
1
0
1
1
1

Para Z tenemos que:

X 1X 2

00

01

11

10

Z=YX2+YX1+X1X2
Z=Y(X1+X2)+X1.X2

Conclusiones y Recomendaciones

En esta fase final de la investigacin, se procede a dar un anlisis final

de lo ya realizado, y dando a discusin de los obstculos presentados en la
realizacin de este laboratorio.
Las dificultades que se han presentado en esta etapa fueron, la
insuficiencia de componentes que se tenan disponibles al momento de realizar
el laboratorio, y esto no permiti un montaje simplificado de algunos circuitos
digitales, ya que se produjeron funciones muy extensas.
Otra de las problemticas en este proceso fue al momento de montar el
circuito en donde se observ que no se cumpla la tabla de verdad, y se encontr
que se era debido al mal funcionamiento de las compuertas lgicas, debido a
esto se recomienda siempre probarlas en un montaje sencillo donde pueda
observarse el cumplimiento de la tabla de verdad, Para despus proseguir con lo
dems.
Se recomienda tambin, que al momento de realizar futuros
laboratorios se tenga a la mano siempre todos los componentes necesarios y
herramientas y equipos de medicin, para no generar retrasos en la entrega de
los laboratorios.