Plano de Aula

Sistemas Digitais
Circuitos Combinacionais
e Sequenciais

Francisco Gabriel Capuano

So Paulo
2014 - Editora rica Ltda.
1

Aula

Tema a ser abordado

Captulos do livro

Funes e portas lgicas

Captulo 1 - Funes e Portas Lgicas Circuitos Lgicos

Expresses Booleanas obtidas de circuitos lgicos

Captulo 1 - Funes e Portas Lgicas Circuitos Lgicos

Circuitos lgicos obtidos de expresses Booleanas

Captulo 1 - Funes e Portas Lgicas Circuitos Lgicos

Tabelas-verdade obtidas de expresses Booleanas

Captulo 1 - Funes e Portas Lgicas Circuitos Lgicos

Expresses Booleanas obtidas de tabelas-verdade

Captulo 1 - Funes e Portas Lgicas Circuitos Lgicos

Blocos lgicos OU Exclusivo e Coincidncia

Captulo 1 - Funes e Portas Lgicas Circuitos Lgicos

lgebra de Boole: Postulados - Propriedades

Captulo 2 - lgebra de Boole e Simplificao de Circuitos

Lgicos

lgebra de Boole: Teoremas - Identidades

Captulo 2 - lgebra de Boole e Simplificao de Circuitos

Lgicos

8 a 10

Simplificao de expresses utilizando a lgebra de

Boole

Captulo 2 - lgebra de Boole e Simplificao de Circuitos

Lgicos

11 a 14

Simplificao de expresses utilizando os Mapas de

Karnaugh

Captulo 2 - lgebra de Boole e Simplificao de Circuitos

Lgicos

15

Cdigos Codificador Decimal/Binrio

Captulo 3 - Circuitos Combinacionais

16

Decodificador Binrio/Decimal

Captulo 3 - Circuitos Combinacionais

17 e 18

Decodificador para display de 7 segmentos

Captulo 3 - Circuitos Combinacionais

19 e 20

Circuitos aritmticos

Captulo 3 - Circuitos Combinacionais

21 a 23

Flip-Flops

Captulo 4 - Circuitos Sequenciais

24 e 25

Contadores Assncronos

Captulo 4 - Circuitos Sequenciais

26 a 28

Contadores Sncronos

Captulo 4 - Circuitos Sequenciais

29 e 30

Registradores de Deslocamento

Captulo 4 - Circuitos Sequenciais

31

Projetos de sistemas sequenciais

Captulo 4 - Circuitos Sequenciais

32 e 33

Memrias: Classificao - Estrutura - Organizao

Captulo 5 - Memrias

34 e 35

Memrias: ROM - PROM - EEPROM

Captulo 5 - Memrias

36 e 37

Memrias: Flash - RAM

Captulo 5 - Memrias

38 e 39

Estrutura Geral e Organizao de um Computador

Captulo 6 - Introduo aos Computadores Digitais

Software dos computadores

Captulo 6 - Introduo aos Computadores Digitais

40

Sistemas Digitais - Circuitos Combinacionais e Sequenciais

Respostas
dos Exerccios

Sistemas Digitais
Circuitos Combinacionais
e Sequenciais

Francisco Gabriel Capuano

So Paulo
2014 - Editora rica Ltda.
1

Captulo 1
1)
R
E

CH A
CH B

R
S

(a) NE

CH B

CH A

(b) NOU

2) a) S = [(A + B) (AC) + (B + D)]

b) S = [(BD + A)(BD + CD)][C + (A + C)(BD)]
c) S = B D + C [(A C D) + (A + B + C)] + [(A + B + C)D]
3) a)
A

b)
A

Sistemas Digitais - Circuitos Combinacionais e Sequenciais Digitais

4)

a)

b)
ABC

ABCD

0 0 0

0 0 0 0

0 0 1

0 0 0 1

0 1 0

0 0 1 0

0 1 1

0 0 1 1

1 0 0

0 1 0 0

1 0 1

0 1 0 1

1 1 0

0 1 1 0

1 1 1

0 1 1 1

1 0 0 0

1 0 0 1

1 0 1 0

1 0 1 1

1 1 0 0

1 1 0 1

1 1 1 0

1 1 1 1

5) S = [(AB) + (CD)]
6)
A

7) S = A B C + A B C + A B C + A B C

Respostas dos Exerccios

8)
A

9)

10)
AB

00

01

10

11

11)

AB

00

01

10

11

Sistemas Digitais - Circuitos Combinacionais e Sequenciais Digitais

12)
ABC

0 0 0

0 0 1

0 1 0

0 1 1

1 0 0

1 0 1

1 1 0

1 1 1

Captulo 2 - lgebra de Boole e Simplificao

de Circuitos Lgicos
1) a) S = AC + B

b) S = A B + C D

2) S = C + A B
3) S = C D + A B + A D + AC
4) S = A D + A B C + A B D
5)

B
C
D

6) S1 = A + B S2 = A
7) S1 = BC + AC + AB S3 = BC + AC
S2 = B + C S4 = ABC + AC + AB + BC
8) S1 = B + CD + CD

S3 = ABD + BCD + BCD

S2 = AD + BD + ABC S4 = ABC + ACD + ABC + ACD

9) a) S = AB + AC + AB

b) S = BCD + ACD + BCD + ABC

c) S = A + B
10) S1 = A + B

S2 = AB + AC

11) S1 = B + D S3 = B D + A B C + ABC + A B CD
S2 = BD + AC + BD S4 = BC + AD + CD + AB

Respostas dos Exerccios

Captulo 3 - Circuitos Combinacionais

1)
0

3
A
B

2)

S0
S1
S2
S3

3)

S0
S1
S2
S3
S4
S5
S6
S7

Sistemas Digitais - Circuitos Combinacionais e Sequenciais Digitais

4) a = B + AC
e = BC
5) a = C
e = ABC

b = A + C

c = B + C

d = B + AC

f = A

g=A+B

b = ABC + BC + AB

c = AC + B

f = ABC + ABC

g = ABC + ABC

d = ABC + ABC + ABC

6) O Somador Completo apresenta entrada (TE) para o bit proveniente da coluna anterior.
7) Aplicando o terceiro nmero ao terminal TE.
8)
A1

B1

TE

S2

B0

B
Meio
somador

Somador
completo
TS

A0

TS

S1

S0

9)
A3

B3

TE

Subtrator
completo
TS

S4

S3

A2

B2

TE

Subtrator
completo
TS

A1

B1

TE

S2

B0

Meio
subtrator

Subtrator
completo
TS

A0

TS

S1

S0

Captulo 4 - Circuitos Sequenciais

1)
S

Respostas dos Exerccios

Qf

0 0
0 1

CK

S R

1 0

1 1

Qa

CK

Qf

RS bsico

Qa

2)
Clock

Preset

Clear

Qa

Qf

10

10

10

10

01

01

3)
Q3
Q2
Q1
Q0

4) Q3 = 0, Q2 = 0, Q1 = 0 e Q0 = 1
5) O nvel 1 de Q0 seria novamente aplicado entrada ES e com as sucessivas descidas de
pulso passaria de sada em sada, permanecendo em loop no sistema.
6)
Q0

1
T0

Q0

Q2

Q1

T1

Q1

T2

Q2

Q3

T3

Q3

CK
CLR Q0

CLR Q1

CLR Q2

CLR Q3

Sistemas Digitais - Circuitos Combinacionais e Sequenciais Digitais

7)
Q0

1
T0

Q0

Q2

Q1
T1

Q1

T2

Q2

Q3

T3

Q3

CK
CLR Q1

CLR Q0

CLR Q2

CLR Q3

CLR

8)
Q0

1
T0

Q0

Q2

Q1
T1

Q1

Q2

T2

Q3

T3

Q3

CK
CLR Q1

CLR Q0

CLR Q2

CLR Q3

CLR

9)
Q1

Q0(LSB)
1

J0

Q0

CLR Q0

J1

Q1

K0CLR Q1

Q3

Q2
J2

Q2

K1CLR Q2

J3

Q3

K0CLR Q3

CLR
CK

Respostas dos Exerccios

10)
Q0

1
T0

CK
(E)

Q0

Q1
Q1

T1

CLR Q0

Q2
T2

CLR Q1

Q2

Q3
T3

Q4
T4

Q3

CLR Q4

CLR Q3

CLR Q2

Q4

Q5(S)
T5

Q5

CLR Q5

11)
Q0(LSB)
J0

Q0

K0

Q0

Q2

Q1

Q3

J1

Q1

J2

Q2

J3

Q3

K1

Q1

K2

Q2

K3

Q3

CK

12) J3 = Q2 Q1 Q0 K3 = Q0
J2 = Q3Q0 K2 = Q1 Q0
J1 = Q3Q0 + Q2Q0 K1 = Q0
J0 = 1

K0 = 1

13)
X
H

J0

Q0

J1

Q1

K0

Q0

K1

Q1

Ck
Q0(LSB)

Q1

14) A mquina de estado do exerccio resolvido, segue o modelo de Mealy, pois a sada S
acionada pela entrada X, atuando independentemente do clock. No exerccio anterior o
modelo obedecido o de Moore, pois as mudanas de todas as sadas se processam aps a
descida de clock.

10

Sistemas Digitais - Circuitos Combinacionais e Sequenciais Digitais

Captulo 5 Memrias
15) a) Capacidade 2048 bits, endereo: 00016 a 1FF16
b) Capacidade 32768 bits, endereo: 00016 a FFF16
c) Capacidade 1M bits, endereo: 0000016 a 1FFFF16
d) Capacidade 32M bits, endereo: 00000016 a 1FFFFF16
16)
Endereo

Dados

A2

A1

A0

Hex

D7

D6

D5

D4

D3

D2

D1

D0

01

3F

23

4B

56

88

9C

ED

17)
ENDEREAMENTO

DADOS

BINRIO

HEXADECIMAL

A3 A2

A 1 A0

D6 D 5 D 4 D 3 D 2 D 1 D 0
a

b c d e f g

Memria 16x7 (112 bits)

Respostas dos Exerccios

11

18)
R/W
SEL

19)
A1

A1

A0 (LSB)

R/W

CS

12

SEL
R/W

SEL
R/W

SEL
R/W

SEL
R/W

SEL
R/W

SEL
R/W

SEL
R/W

SEL
R/W

Sistemas Digitais - Circuitos Combinacionais e Sequenciais Digitais

20)
Memria

Acesso

Volatilidade

Troca de dados

Armazenamento

ROM

aleatrio

no voltil

apenas de leitura

esttico

PROM

aleatrio

no voltil

apenas de leitura programvel

esttico

aleatrio

no voltil

apenas de leitura
programvel e apagvel

esttico

E2PROM

aleatrio

no voltil

escrita/leitura

esttico

FLASH

aleatrio

no voltil

escrita/leitura

esttico

aleatrio

voltil

escrita/leitura

esttico (SRAM)
dinnico (DRAM)

EPROM

RAM

Captulo 6 - Introduo aos Computadores Digitais

1) Os barramentos so de controle, endereo e dados.
O barramento de controle (control bus) utilizado pela CPU para fornecer ou receber
sinais controladores necessrios funcionalidade do sistema.
O barramento de endereos (address bus) utilizado para a CPU enderear uma localidade (endereo) de um determinado bloco habilitado.
O barramento de dados (data bus) utilizado pela CPU para trocar dados com o bloco
selecionado.
2) Em razo do tri-state (desativao, fazendo as sadas dos blocos comportarem-se como
circuito aberto), a CPU pode, atravs do barramento de controle habilitar um bloco selecionado, utilizando o terminal CS (chip select) ou chip enable (CE), presente em cada bloco, trocar dados com um dispositivo por vez.
3) A CPU possui internamente uma Unidade Lgica e Aritmtica (ULA), um Decodificador
de Instrues, uma Unidade de Controle e Registradores.
A funo da ULA a de realizar todas as operaes aritmticas contidas nas instrues
(adio, subtrao, multiplicao e diviso), operaes lgicas convencionais (E, OU,
NO e OU Exclusivo) e outras operaes, tais como incremento, decremento e de deslocamento de bits.
O decodificador de instrues tem com atribuio receber cada instruo, na ordem do
programa armazenado na memria e decodific-las (interpret-las), possibilitando o acionamento da unidade de controle para o processamento e demais operaes a serem executadas pela unidade lgica e aritmtica.
A unidade de controle estabelece os sinais de controle necessrios para a movimentao
de dados no sistema a partir do sinal de clock.

Respostas dos Exerccios

13

Os registradores so utilizados para registro temporrio de endereos e dados utilizados

no processamento das instrues dos programas.
4) a) 
BIOS o sistema bsico, que atua assim que o computador ligado, contendo as instrues de inicializao do sistema que so o autoteste e o carregamento do sistema
operacional que est no HD. Outra funo do BIOS o controle do armazenamento
dos endereos das rotinas que controlam a participao de unidades perifricas, onde
a execuo de um programa principal retida, por uma interrupo.
b) HD o disco rgido (Hard-Disk), onde esto armazenados o sistema operacional do
computador, os programas aplicativos e dados.
c) Memria cache uma subseco de RAMs estticas (SRAM) dentro da CPU, para
esta ter acesso mais rpido a dados.
5) Um microcontrolador difere do microprocessador, por j incorporar no circuito integrado dispositivos de E/S (I/O Ports) e outros elementos, sendo mais apropriado para aplicaes dedicadas.
6) Interfaces padronizadas so dispositivos de entradas e sadas, com conectores, onde so
ligados perifricos, tais como o teclado, mouse e monitor.
7) Existem dois tipos de conexo via interfaces padronizadas, por barramento paralelo,
cuja entrada/sada dos sinais feita de maneira paralela, e por barramento serial, onde as
entradas/sadas so feitas em modo serial.
8) Esta entrada/sada presente nos diversos sistemas computadorizados tem como vantagens:

A conexo de perifricos de maneira prtica, com um timo desempenho no aspecto

referente velocidade de transmisso/recepo.

O conector de fcil acoplamento e a tomada ou porta pode ser instalada em diversos pontos dos gabinetes dos equipamentos, permitindo a ligao de vrios dispositivos perifricos.

O dispositivo tem tambm uma sada de alimentao (5V), permitindo o fornecimento de energia a um elemento conectado.

9) Multitarefa denominao da caracterstica de um sistema, que permite a execuo de

vrios programas ao mesmo tempo.
10) Uma linguagem de alto nvel caracterizada por estar escrita (compilada) um nvel acima,
em relao ao hardware, da linguagem que a mquina entende (linguagem de mquina).
A linguagem de baixo nvel aquela que escrita muito prxima linguagem de mquina
ou ao hardware. Como exemplo de linguagens de alto nvel, temos a C e a C++. De baixo
nvel temos a linguagem Assembly.
11) Compilador o programa que converte a linguagem de alto nvel para a linguagem de
mquina e assemblador o que converte a linguagem assembly para a linguagem de
mquina.
14

Sistemas Digitais - Circuitos Combinacionais e Sequenciais Digitais

12) O programa em linguagem de alto nvel ou Assembly denominado de programa fonte e

o convertido em linguagem de mquina denominado de programa objeto.
13) Sequencia de operao interna do computador na inicializao:

O BIOS que est armazenado na ROM realiza o autoteste e carrega a parte aplicativa
do sistema operacional na RAM.

Os programas aplicativos, quando abertos, so carregados na RAM.

14) No disco rgido (HD).

Respostas dos Exerccios

15