Вы находитесь на странице: 1из 1

Travail individuel rendre le 23/10/2013

CPLD-FPGA

1- Intgration dun circuit simple dans un FPGA Cyclone II :


Soit le LE (logic Element) du composant FPGA CYCLONE 2.

Pour chaque application donne, donner la faon dutiliser la ou les cellules de ce type.
1- Le systme de vote la majorit avec dix votants et une sortie sur registre DQ.
2- Le systme dfinit par les quations logiques suivantes :
S1 = not (A and B or C )
S2 = (S1 and A) or (not(S1) and B)
S3 = C xor A
Les trois sorties sont sur registre DQ.
3- Un registre dcalage quatre bits a une entre A et une sortie S, son fonctionnement
est comme suit : D1 <= A ; D2 <= Q1 ; D3 <= Q2 ; D4 <= Q3 ; S=Q4 ;
2- Question:
Quels types de mmoire, peuvent tre implments dans un FPGA?