LEON

[NOMBRE DE LA EMPRESA]

RELOJ DIGITAL EN

INTEGRANTES:
Tafur Gutirrez
Alvaro
Len Rafael Fran
Pisfil Fuentes Jess

INDICE:
CAPITULO 1: ANTECEDENTES Y PROPSITOS

1.1. Introduccin

1.2.
Objetivos
1.2.1. Objetivo principal

1.2.2. Objetivos secundarios

1.3. Metodologa

CAPITULO 2: DESARROLLO TERICO

2.1. Elementos del reloj digital

2
2
2

3
5

2.1.1. Codificadores, decodificadores

2.1.2. Contadores

2.1.3. Generador de pulsos (multivibrador-astable)

11

2.3. Descripcin de Hardware

2.3.1. VHDL

13
13

i) Elementos Bsicos VHDL

14

ii) Estructura Bsica de un archivo fuente en

VHDL

16

CAPITULO 3: MECANISMO DE DISEO

21

3.1. SS: Segundos

21

3.2. MM: Minutos

22

3.3. HH:
Horas
3.4. Ajuste de hora

23

3.5. Descripcin VHDL

26

24

Capitulo 4: SIMULACIONES Y PRUEBAS

32
4.1. Simulacin plano circuital usando Proteus
33
4.2 . Simulacin VHDL usando Quatus2

Capitulo 5 : conclusiones y observaciones

34

37

CAPITULO 1: INTRODUCCION
En los tiempos actuales es masiva la utilizacin de
Sistemas Digitales ya que proporcionan una serie de
ventajas con respecto a la electrnica analgica, y ha sido
utilizada incluso en dispositivos pequeos como un reloj,
el cual ha pasado del uso de las manecillas para la
indicacin de la hora a proporcionar una visualizacin
numrica de la misma gracias a la electrnica digital.
El reloj digital es un proyecto ampliamente conocido
y realizado en cursos bsicos de sistemas digitales, con
este proyecto se pretende demostrar todo lo aprendido
en dicho curso.
La bibliografa que se puede encontrar sobre este
tema es extensa, el aadido de este trabajo es que aparte
de disear el reloj con circuitos integrados comunes, se
utiliza la descripcin de hardware para describir nuestro
reloj digital.

1.1.

OBJETIVOS
1.1.1.

OBJETIVO PRINCIPAL

Diseo e implementacin de un
utilizando
componentes
digitales
descripcin de este, utilizando VHDL.
1.1.2.

Reloj digital
bsicos
y

OBJETIVOS SECUNDARIOS

Descripcin de diferentes contadores digitales para

la utilizacin en segundero, minutero y horas.
Manejo de decodificadores de binario a 7 segmentos
(display).
Descripcin en un solo modulo, para representar el
reloj.

1.2.

METODOLOGA

La elaboracin de este proyecto tiene dos etapas

importantes: hardware y el software
En la parte de hardware nos enfocaremos en el diseo
utilizando diferentes circuitos integrados bsicos,
conectados de tal forma que emulen el funcionamiento
de un tpico reloj digital.
Y cuando nos referimos a software utilizaremos el
paquete informtico Quatus-2, para realizar la
descripcin de hardware utilizando el lenguaje vhdl, para
describir nuestro circuito reloj digital. Adems para
correcciones si se lo amerita se empleara el software
Proteus, para la simulacin de nuestro circuito a montar
en laboratorio.

CAPITULO 2: DESARROLLO TERICO

Se denomina reloj a un instrumento que permite medir el
tiempo. Existen diversos tipos, que se adecuan segn el
propsito:
Conocer la hora actual (reloj de pulsera (automtico
o 'de cuerda'), reloj de bolsillo, reloj de saln o pared,
cronmetro)
Medir la duracin de un suceso (crongrafo, reloj de
arena)
Sealar las horas por sonidos parecidos a
campanadas o pitidos (reloj de pndulo, reloj de
pulso con bip a cada hora)
Activar una alarma en cierta hora especfica (reloj
despertador)
Los relojes se utilizan desde la antigedad. A medida que
ha ido evolucionando la ciencia y la tecnologa de su
fabricacin, han ido apareciendo nuevos modelos con
mayor precisin, mejor prestancia y menor costo de
fabricacin. Es quiz uno de los instrumentos ms
populares que existen actualmente y casi todas las
personas disponen de uno o varios relojes personales de
pulsera. Mucha gente, adems de la utilidad que los
caracteriza, los ostenta como smbolo de distincin y
estatus social.
La mayor precisin conseguida hasta ahora es la del ltimo
reloj atmico desarrollado por la Oficina Nacional de
Normalizacin (NIST) de los EE.UU., el NIST-F1, puesto en
marcha en 1999, es tan exacto que tiene un margen de
error de solo un segundo cada 20 millones de aos. A pesar
de ello, los fsicos continan experimentando con nuevas
variaciones, como los msers de hidrgeno (Townes), los de
bombeo ptico de rubidio (Kasler) o los recientemente

propuestos de mercurio, que permitiran alcanzar mayor

precisin.
En agosto de 2004 del NIST hicieron la primera
demostracin de un reloj atmico del tamao de un circuito
integrado. Esto representa un reloj cien veces menor que
cualquier otro construido hasta la fecha y con un consumo
de slo 0,079 vatios.
Un reloj digital es un tipo de reloj que basa su
funcionamiento en la electrnica digital para marcar el
tiempo. La invencin, en 1956, del reloj digital supuso una
gran revolucin en el campo de la relojera porque se
consigui fabricar relojes mucho ms baratos y precisos
que los de funcionamiento mecnico.

2.1.

ELEMENTOS DEL RELOJ DIGITAL

Un reloj electrnico es un reloj en el que la base de tiempos

es electrnica o electromecnica y la divisin de frecuencia,
tambin.
La exactitud del reloj depende de la base de tiempos, que
puede consistir en un oscilador o en un adaptador que, a
partir de una referencia, genera una seal peridica. El
divisor de frecuencia es un circuito digital formado por una
sucesin de contadores hasta obtener una frecuencia de 1
Hz, que permite mostrar segundos. Si se quiere mostrar
dcimas, la divisin se detiene al llegar a los 10 Hz. Esta
frecuencia pasa al mdulo de presentacin, que puede ser
electrnico o mecnico, donde otros divisores van
separando los segundos, minutos y horas para presentarlas
mediante algn tipo de display.

2.1.1. CODIFICADORES, DECODIFICADORES

Decodificador:
Se trata de un dispositivo con n entradas y 2n
salidas donde en funcin de la combinacin binaria de
sus entradas, una y slo una de las salidas se activa. Es
decir, convierte un cdigo binario de entrada en cdigo
"1-entre-n. Su smbolo para el caso DEC 2:4 con

habilitacin y salidas activa en alta, su tabla de verdad y

sus ecuaciones de cada salida se muestran a
continuacin:

Decodificador binario 4bits a display 7

segmentos nodo comn:
La cuenta de nmeros se lo realizara en binario 4
bits, no obstante este nmero de base 2 no representa
los nmeros decimales 0 a 9 mostrados por un tpico
reloj, por tal motivo se utilizara decodificadores de 4
bits a 7 segmentos.
Los displays de nodo comn son activos en nivel
bajo y tienen un punto comn que es la alimentacin de
este. Para mostrar nmeros decimales en los displays,
los 7 bits deben de obedecer la siguiente tabla:

B
20

B
10

B
0
0

B
3
0

Display
7
segmentos
b
c d e f

0 0

0 1

1 0

Decim
al

Binario
4bits

0 0

0 1

0 0

0 0

0 1

0 0

0 0

10

X X

11

X X

12

X X

13

X X

14

X X

15

X X

De la tabla, los elementos marcados con X, no sern

utilizados por que tan solo necesitamos los nmeros 0 al 9,
el circuito integrado que realiza la decodificacin de binario
a display nodo comn es el 7447.

Diagrama de Pines CI 7447

2.1.2.

CONTADORES

Los contadores son circuitos que tienen la

propiedad de incrementar su contenido (ascendentes),
decrementarlo (descendentes) o ambas (reversibles). Un
contador mdulo-K cuenta K valores de forma cclica,
normalmente entre 0 y el K-1. Adems, estos dispositivos
pueden tener operaciones que permitan cargar un
estado inicial de cuenta, (carga o load) y restablecer el
estado inicial de cuenta, ya sea el cero para contadores
ascendentes (clear) o todos los bits a 1 (estado 2 n-1)
para los descendentes (preset).
Existe gran diversidad de contadores dependiendo
del tipo de operaciones que realizan y del tamao del
contador. El tamao se especifica por el mdulo (p.ej.:
mdulo 10) o por el nmero de bits en caso de mdulos
2n. Por ejemplo, en la siguiente figura se muestra el
esquema de un contador sncrono ascendente de mdulo
8 (3 bits) con las operaciones de cuenta arriba, carga,
puesta a 0 e inhibicin.

En la siguiente figura aparece la secuencia de

salidas de un contador mdulo 8 ascendente. Como se
observa, el periodo de las seales de salida va
duplicndose, lo que motiva que a los contadores se
les denomine, tambin, divisores de frecuencia.

Diagrama de Tiempos Contador Flanco

descendente

Al momento de definir nuestro reloj requeriremos

de dos contadores modulo-60 para el segundero y el
minutero, adems de un contador modulo-24 para las
horas si nuestras horas son en ese sistema.
Hay dos formas de realizar contadores: 1) los de

rizado (ripple-counter) o contadores asncronos; y 2) los

sncronos. En los contadores de rizado la salida de cada
biestable se utiliza como seal de reloj del siguiente.

El circuito integrado 7490 nos brinda un contador

BCD de modulo-10. Con la interconexin de varios
podemos realizar contadores de mdulos mayores.

Secuencia de Cuenta de CI 7490

Note A: Salida QA tiene que estar conectada a la
entrada B para la cuenta BCD.

Tabla de verdad de CI 7490

2.1.3. GENERADOR DE PULSOS

(MULTIVIBRADOR-ASTABLE)
Los contadores digitales anteriormente vistos,
utilizar una seal de clock que no es otra cosa ms que
un tren de pulsos con una frecuencia dada. La precisin
del reloj depende de esta frecuencia de clock.
En electrnica, un astable es un multivibrador
que no tiene ningn estado estable, lo que significa que
posee dos estados "cuasi-estables" entre los que
conmuta, permaneciendo en cada uno de ellos un tiempo
determinado. La frecuencia de conmutacin depende, en
general, de la carga y descarga de condensadores.

Multivibrador astable con

transistores

Tambin podemos obtener un multivibrador

utilizando el CI 555, que un circuito integrado
ampliamente conocido con mucha informacin.

555 MODO ASTABLE:

Multivibrador Astable con CI 555

Este tipo de funcionamiento se caracteriza por una salida
con forma de onda cuadrada (o rectangular) continua de
ancho predefinido por el diseador del circuito. El esquema

de conexin es el que se muestra. La seal de salida tiene

un nivel alto por un tiempo t1 y un nivel bajo por un tiempo
t2. La duracin de estos tiempos depende de los valores de
R1, R2 y C, segn las frmulas siguientes:
t1 ln 2 R1 R2 C
t2 ln2 R2 C

t1 0.693 R1 R2 C
t2 0.693 R2 C

La frecuencia con que la seal de salida oscila est dada

por la frmula:

1
f
0.693 C R1 2R2

2.3.

DESCRIPCIN DE HARDWARE

Con la creciente complejidad de los diseos

digitales ha aparecido una necesidad de describir un
circuito de la forma ms eficiente y prctica posible. Un
lenguaje de programacin ofrece la posibilidad de un
alto nivel de abstraccin y es la solucin adecuada
para dicha tarea.
Los lenguajes de descripcin hardware son
lenguajes de alto nivel con una sintaxis similar a los de
programacin (C, ADA, Pascal, Modula, etc.) y una
semntica que permite el modelado y simulacin de los
dispositivos hardware a diferentes niveles de
abstraccin. Los primeros lenguajes de este tipo slo
pretendan servir de vehculo de comunicacin del
diseo. Los actuales lenguajes han adquirido un alto
grado de estandarizacin y han adoptado los nuevos

conceptos de la ingeniera de software, permitiendo la

verificacin de la especificacin del diseo mediante
simulacin.

2.3.1. VHDL
VHDL es un lenguaje de descripcin de circuitos
electrnicos digitales que utiliza distintos niveles de
abstraccin. El significado por sus siglas VHDL es
VHSIC (Very High Speed Integrated Circuits) Hardware
Description Language. Esto significa que VHDL permite
acelerar el proceso de diseo.
VHDL no es un lenguaje de programacin, por ello
conocer su sintaxis no implica necesariamente saber
disear con l. VHDL es un lenguaje de descripcin de
hardware genrico, que permite describir circuitos
sncronos y asncronos. Para realizar esto debemos:
Pensar en puertas y biestables, no
variables ni funciones.
Evitar
bucles
condicionados.

combinacionales

en

relojes

Saber qu parte del circuito es combinacional y

cul secuencial.
Los circuitos descritos en VHDL pueden ser simulados
utilizando herramientas de simulacin para reproducir
el funcionamiento del circuito. Adems utilizando
herramientas de sntesis se puede implementar dicho
circuito en un dispositivo lgico programable o en un
circuito integrado.

i)

ELEMENTOS BSICOS VHDL

VHDL es un lenguaje y como tal, posee sus tipos de

datos y operadores. Los datos se almacenan en objetos

que contienen valores de un tipo dado.

IDENTIFICADORES.
CONSTANT. Los objetos de esta clase tienen un valor
inicial que es asignado de forma previa a la
simulacin y que no puede ser modificado durante
sta.
o constant identificador: tipo:= valor;
VARIABLE. Los objetos de esta clase contienen un
nico valor que puede ser cambiado durante la
simulacin con una sentencia de asignacin. Las
variables generalmente se utilizan como ndices,
principalmente en instrucciones de bucle, o para
tomar valores que permitan modelar componentes.
Las variables NO representan conexiones o estados
de memoria.
o variable identificador: tipo [:= valor];
SIGNAL. Los objetos de esta clase contienen una
lista de valores que incluye el valor actual y un
conjunto
de
valores
futuros.
Las
seales
representan elementos de memoria o conexiones y
si pueden ser sintetizadas.
Los puertos de una entidad son implcitamente
declarados como seales en el momento de la
declaracin, ya que estos representan conexiones.
Tambin pueden ser declaradas en la arquitectura
antes del BEGIN, lo cual nos permite realizar
conexiones entre diferentes mdulos.
o signal identificador: tipo;
VHDL permite utilizar tipos predefinidos, as como otros
definidos por el usuario.
BIT 0, 1
BIT_VECTOR (range*)
BOOLEAN TRUE, FALSE

CHARACTER {ascii}
STRING {ascii}
SEVERITY_LEVEL {WARNING, ERROR, FALURE}
INTEGER range*
NATURAL range*
POSITIVE range*
REAL range*
TIME
*(range: n_min TO n_max; n_max DOWNTO n_min)

STD_LOGIC. Tipo predefinido en el estndar IEEE

1164. Este tipo representa una lgica multivaluada de 9
valores. Adems del 0 lgico y el 1 lgico, posee alta
impedancia Z, desconocido X sin inicializar U entre
otros. Igual que se permite crear un vector de bits se
puede crear un vector de std_logic, STD_LOGIC_VECTOR.
Para poder utilizar el tipo std_logic hay que aadir la
librera que lo soporta.

Para poder utilizar el tipo:

use ieee.std_logic_1164.all.
Para poder utilizar las funciones
aritmeticolgicas
definidas
(suma,
resta
multiplicacin).
use ieee.std_logic_arith.all.
Si los vectores estn en representacin binaria
pura.
use ieee.std_logic_unsigned.all.
Los vectores estn en C2
use ieee.std_logic_unsigned.all.

TIPO ENUMERADO Es un tipo de dato con un grupo

de posibles valores asignados por el usuario. Los tipos
enumerados se utilizan principalmente en el diseo de
mquinas de estados
1

type nombre is (valor1, valor2, );

Los tipos enumerados se ordenan de acuerdo a sus
valores. Los programas de sntesis automticamente
codifican binariamente los valores del tipo enumerado
para que estos puedan ser sintetizados. Algunos
programas lo hacen mediante una secuencia binaria
ascendente, otros buscan cual es la codificacin que
mejor conviene para tratar de minimizar el circuito o
para incrementar la velocidad del mismo una vez que la
descripcin ha sido sintetizada. Tambin es posible
asignar el tipo de codificacin mediante directivas
propias de la herramienta de sntesis.

TIPOS COMPUESTOS un tipo compuesto es un tipo

de dato formado con elementos de otros tipos, existen
dos formas de tipos compuestos, arrays y records.

UN ARRAY es un objeto de datos que consiste en una

coleccin de elementos del mismo tipo.
type nombre is array (rango) of
tipo;

UN RECORD es un objeto de datos que consiste en

una coleccin de elementos de distintos tipos.
type nombre is record
elemento1: tipo_de_dato1;
elemento2: tipo_de_dato2;
end record;

OPERADORES.
Un operador nos permite construir diferentes tipos

de expresiones mediante los cuales podemos calcular

datos utilizando diferentes objetos de datos con el tipo
de dato que maneja dicho objeto. En VHDL existen
distintos operadores de asignacin con lo que se
transfieren valores de un objeto de datos a otro, y
operadores de asociacin que relacionan un objeto de
datos con otro, lo cual no existe en ningn lenguaje de
programacin de alto nivel.
abs
*, /, mod, rem
+ (sig.), - (sig)
+, -, &
and, or, nand, nor, xor
:= asignacin de valores a constantes
variables.
<= asignacin de valores a seales.

ii)

ESTRUCTURA BSICA DE UN ARCHIVO

FUENTE EN VHDL

El archivo VHDL contiene la descripcin del circuito que se

quiere implementar.

ENTIDADES (ENTITY)
Una entidad es la abstraccin de un circuito, ya
sea desde un complejo sistema electrnico hasta una
simple compuerta lgica. La entidad nicamente
describe la forma externa del circuito, aqu se
enumeran las entradas y las salidas del diseo.
Una entidad es anloga a un smbolo esquemtico
de los diagramas electrnicos, el cual describe las
conexiones del dispositivo hacia el resto del diseo. Lo
siguiente muestra un ejemplo de su contenido:
Define externamente al circuito o subcircuito.
Nombre y nmero de puertos, tipos de datos de
entrada y salida.
2

 Tienes toda la informacin necesaria para conectar

tu circuito a otros circuitos.

Ejemplo de Entity

entity F is
port (A, B: in bit; Y out bit);
end F;

Los puertos pueden ser para seales de

entrada in, salida out, entrada-salida o un buffer;
que utilizar el modo in/out. Adems, la entidad
puede definir un valor genrico (GENERIC) que se
utilizar para declarar las propiedades y constantes
del circuito, independientemente de cul sea la
arquitectura.

entity nombre is
generic (cte1: tipo := valor1; cte2: tipo:= valor
2; );
port (entrada1, entrada2, : in tipo;
salida1, salida2, : out tipo;
puertoi : modo tipo);
end nombre;

ARQUITECTURA (ARCHITECTURE).
Los pares de entidades y arquitecturas se utilizan
para representar la descripcin completa de un diseo.
Una arquitectura describe el funcionamiento de la
entidad a la que hace referencia. Si una entidad la
asociamos con una caja en la que se enumeran las
interfaces de conexin hacia el exterior, entonces la
arquitectura representa la estructura interna de esa caja.
Sus principales funciones son:
1.
Define internamente el circuito.
2.
Seales internas, funciones, procedimientos,
constantes
3.
La descripcin de la arquitectura puede ser
estructural o por comportamiento.
Lo siguiente muestra un ejemplo de su contenido:
architecture arch_name of entity_name is

declaraciones de la arquitectura
tipos
seales
components

begin
cdigo de descripcin
instrucciones concurrentes
ecuaciones booleanes
process begin
cdigo de descripcin
end process;
end arch_name;
2

PROCESS: Cuando en VHDL se escribe un process,

dentro de l aparece la parte secuencial del circuito.
La simulacin no entra en el process hasta que no
haya variado alguna de las seales o variables de su
lista de sensibilidad independientemente de lo que
este contenido dentro del process. Por otro lado
nicamente dentro de un process pueden aparecer las
sentencias de tipo if y else y nunca puede aparecer
una sentencia del tipo wait.
Sentencias de descripcin
WAIT esta instruccin es utilizada en procesos que
no tienen lista de sensibilidad:
wait on signal_list;
wait for time_expression;
wait until condition;
Eventos sobre las seales (EVENT) nos indican
cuando ocurre un cambio en la seal
signal'event
signal'last_event
signal'last_value
IF THEN ELSE solo son aplicables dentro de un
process
if condicin then
... instrucciones secuenciales
elsif otra_condicin then
... instrucciones secuenciales
else
... instrucciones secuenciales
end if;
CASE WHEN solo son aplicables dentro de un
process

case expresin is
when alternativa_l => ... instrucciones
secuenciales
when alternativa_n => ... -- instrucciones
secuenciales
when others => ... -- instrucciones
secuenciales
end case;
FOR LOOP solo son aplicables dentro de un
process
for loop_var in range loop
... -- instrucciones secuenciales
end loop;
WHILE LOOP solo son aplicables dentro de un
process
while condicin loop
... -- instrucciones secuenciales
end loop;
WHEN ELSE
Signal_name <= valor_1 when condicin1 else
valor_2 when condicin2 else
...
valor_i when condicini else
otro_valor;
WITH SELECT WHEN
with identificador select
Signal_name <= valor_1 when
valor_identificador1,
valor_2 when valor_identificador2,
...
valor_i when valor_identificadori,
otro_valor when others;

CAPITULO 3: MECANISMO DE DISEO

Describiremos el proyecto a implementarse en mediante
componentes bsicos ya vistos en el anterior capitulo.
Ademas mostraremos cada bloque controlador por
separado, para que pueda observarse en plenitud el
diseo utilizado para el reloj digital.

3.1.

SS: SEGUNDOS

El bloque del segundero se lo implemento con un

contador modulo-60 utilizando 2 circuitos integrados
7490 que son contadores BCD, segn el siguiente
diagrama de bloques:

Al primer contador se conecta el clock de 1Hz,

diseado previamente con un multivibrador astable,
como es un contador BCD este cuenta de 0 al 9 una vez
concluida esta cuenta vuelve a comenzar en 0. El
segundo contador cuenta del 0 hasta el 5 y cuando es 6
esta habilita mediante el and los resets de ambos
contadores comenzando la cuenta en 0 otra vez. El clock
del segundo contador ser el bit de mayor peso
posicional de del primer contador, que cuando cambie
de 1 a 0 (flanco de bajada) har como un pulso de
clock.
La cuenta realizada por los contadores BCD es de binario
(0000 - 1001) del 0 al 9, este cdigo binario ser
decodificado a 7 segmentos para un display anodo comn.

Cuando se menciona nodo comn es que el segmento

se enciende con un 0 lgico, porque el punto comn
est conectado a la alimentacin o 1 lgico.

3.2.

MM: MINUTOS

De igual manera que el segundero se disea un

contador modulo 60 para el minutero, con la diferencia
que el clock del primer contador ya no es 1Hz sino que
es un impulso dado por el reset del bloque del
segundero.

Y similar al segundero cada salida del contador se conecta

a un decodificador de 4bits a 7 segmentos, para mostrar los
2 dgitos del minutero.

3.3.

HH: HORAS

De igual manera que los anteriores elementos

descritos, las horas ser un contador mudulo-24 que
contara las horas, el clock el primer contador ser el
impulso reset del minutero que se realiza cada que se
cumple los 60 minutos. Cada contador a la salid se
conectara un decodificador de 4 bits a 7 segmentos para
observar los 2 dgitos de este. El reset ser utilizando
ambos contadores segn el diagrama siguiente:

3.4.

AJUSTE DE HORA

Para el ajuste de hora se aprovechara los

impulsos realizados por el bloque del segundero y del
minutero,
para
modificar
minutos
y
horas
respectivamente, ya que estos son los clock de
entrada de los bloques de minutero y horero.

Se pondr 2 botones conectados a la

alimentacin, que nos emularan estos pulsos (clock de
los bloques minutero y horero) en cualquier momento
que el usuario requiera modificar la hora a una
cualquiera.
Cuando se presione un botn reseteara el modulo
inmediatamente inferior, asi que se tendr que
modificar horas, luego minutos en ese orden.

3.5.

DESCRIPCIN VHDL

Mediante el uso de lenguaje de descripcin de

hardware se proceder a describir el reloj digital, con
todas
las
caractersticas
del
diseo
circuital
anteriormente descrito:
Un bloque segundero contador modulo-60,
utilizamos una seal de este para habilitar el
bloque minutero cada 60 segundos.
Un bloque minutero contador modulo-60,
utilizamos una seal
de este para
habilitar el bloque horero cada 60 minutos.
Un bloque de horas contador modulo-24.

Adems de mostrar la hora esta se debe modificar

en cualquier momento que el usuario requiera
mediante 2 botones para modificar horas y minutos.
Ya que no tenemos limitaciones econmicas, ni de CI
al momento de realizar la descripcin en vhdl, se aadir
un selector que cuando este en 1 se pueda modificar la
hora y cuando este en 0 no se pueda. Adems de un
Reset para reiniciar nuestro sistema.

Capitulo 4: simulaciones
4.1 Anlisis diagrama de tiempos de los clock del circuito

U1 es la seal de clock de 1hz.

U6 es la generacin de impulsos por el reset del modulo
del Segundero (cada 60 segundos). Que sirve como clock
para el bloque del minutero
U3 es la generacin de impulsos por el reset del modulo
del Minutero (cada 60 minutos). Que sirve como clock
para el bloque del Horario

cada 60 Pulsos de 1Hz, se enva un Impulso (clock

delminutero)

cada 60 impulsos del minutero, se enva un Impulso (clock

del horero)

SIMULACION EN PROTEUS

4.2.Simulacin VHDL usando Quatus2

A continuacin se presenta la simulacin del diagrama de
tiempos simulado en quartus2, cabe mencionar que se establecieron
seales de prueba de reset y modificar hora, en cualquier instante de
Display
Numero decimal
7 segmentos
mostrado en
Decima
la
simulacin de
l
a b c d
e f g
0
0 0
1
1 0
2
0 0
3
0 0
4
1 0
5
0 1
6
1 1
7
0 0
8
0 0
9
0 0
cuenta de nuestro reloj

0 0
0 1
1 0
0 0
0 1
0 0
0 0
0 1
0 0
0 0
digital.

0
1
0
1
1
1
0
1
0
1

0
1
1
1
0
0
0
1
0
0

1
1
0
0
0
0
0
1
0
0

1
79
18
6
76
36
96
15
0
4

Las seales de salida de los displays de 7 segmentos se los

muestra en su equivalente decimal del numero de 7 bits que
representa, segn la siguiente tabla:

El Anlisis diagrama de tiempos en quatus2 se presenta a continuacin:

Clk0 representa la seal de 1Hz.

Reset representa la entrada de reset que pulsaremos en cualquier
momento.

Ajuste: cuando este en 1 logico, se podr ajustar la hora (ajuste_hh)

y minutos(ajuste_mm), caso contrario no.
Hex0: primer digito segundero, unidades segundero.
Hex1: segundo digito segundero, decenas segundero.

Hex2:
Hex3:
Hex4:
Hex5:

primer digito minutero, unidades minutero.

segundo digito minutero, decenas minutero.
primer digito horero, unidades horero.
segundo digito horero, decenas horero.

SEGMENT DE CUENTA SEGUNDERO Y

RESET

SEGMENTO , AJUSTANDO
HORAS Y MINUTOS

CAPITULO 5: CONCLUSIONES y observaciones

 Se diseo y simulo satisfactoriamente el reloj digital

utilizando componentes digitales bsicos.
Se describi en lenguaje VHDL el comportamiento de
nuestro circuito pudiendo afirmar que que realizara lo
mismo que nuestro circuito armado
Al no contar con una tarejeta para verter la
programacion , que realizamos , se pasara en base a
nuestro digrama de estados en memorias eprom ,para
poder ver la representacion fisica de este proyecto
Como se puede ver en los graficos , ha sido un poco
engorroso poder hallar las frecuencias exactas entre las
horas y minutos ,pero aun asi se a podido obtener el
resutado deseado , lo cual esperamos tener tambien en
nuestra maqueta fisica .