ESTRUCRURA DE INTERCONEXION

QPI
QuickPath Interconnect
*conexin punto a punto para competir con HyperTransport (AMD)
Habilitado para Imtel Core de segunda generacion y Xeon.
*Remplazo el FrontSide Bus y fue lanzado en el 2008 en los procesadores i7 (nahalem, tukwila y
Sandy bridge)
*Proporciona un alto ancho de banda y baja latencia, lo que garantiza la interconexion y alto
rendimiento. (6.4 gt/s hasta 12.8 gt/s)
*Quickpath interconnect asume que el procesador tiene un controlador de memoria integrado,
obligando asi a los micropocesadores a usar una arquitectura NUMA
Tiene cinco capas:
1. Fisica: Unidad de transferencia 1 phit <physical unit >(20 bits)
2. Enlace: Transmision fiable y control de flujo. 80 bits
3. Enrutamiento: dirige paquetes
4. Transporte: enrutamiento avanzado
5. Protocolo: interccambio de paquetes de datos.

front side bus

Front Side
Bus

Dual
Independe
nt Buses
DIB, Circa
2005

Dedicated
Higspeed
Interconn
ect DHSI

QPI

NUMA: Non Uniform Memory Acces.

Diseno de memoria utilizado en multiprocesamiento donde la memoria se accede en posiciones
relativas de otro proceso o memoria compartida entre procesos.
Un procesador puede acceder a su propia memoria local de forma mas rapida que a la memoria no
local ( memoria local de otro procesador o memoria compartida entre procesadores).
NUMA ofrece una memoria distribuida para cada procesador, evitando asi que afecte el rendimiento
del sistema operativo cuando varios procesadores intentan acceder a la misma memoria.
HT: tecnologa de comunicaciones bidireccional que funciona tanto como en serie, como en paralelo.
Ofrece un gran ancho de banda en conexiones punto a punto de baja latencia. Es una conexin
universal que esta disenada para reducir el numero de buses dentro de un sistema, suministrando un
enlace de alto rendimiento a las aplicaciones incorporadas y facilitando sistemas de multiprocesamiento
altamente escalables
Latencia: numero de ciclos de reloj (retardos) que tarda la RAM en recoger los datos que le pide el
procesador. Estos retardos influyen en el tiempo de acceso de la memoria por parte del CPU

PCI Express (Peripheral Component Interconnect)

Bus History

ISA 64 Mbps

Periferical
Communic
ation
Interface
PCI

PCI Express

*Mucho mas rapido que PCI

*Conexion punto a punto FULL Duplex (envia y recibe mensajes de forma simultanea) en serie
* Bus Serial
*Usa una conexin bidireccional y es capaz de recibir y enviar informacion a la vez.
*Hasta 80 Gbps
*Introducido en 2004
PCIe 1> 250 Mbps en cada direccion
PCIe 2> 500 Mbps
PCIe 3> 1 Gbps en cada direccion
Baja latencia
comunicacin punto a punto
comando lspci tv (tree view )
Chipset
South Bridge: I/O y memoria, conecta esto al CPU mediante el northbridge, ie no tiene conexin
directa con el CPU.
North Bridge: procesador, y video (tarjeta grafica)

MEMORIA CACHE
Es la memoria de acceso rpido que que guarda temporalmente las ultimas
informaciones procesadas
*Es un bufer especial de memoria de tamao pequeo y de acceso ms rpido.
*Es usada por el microprocesador para reducir el tiempo de acceso a datos
ubicados en la memoria principal.
*Se sita entre el CPU y la memoria principal. (RAM)
La cach L1 se encuentra en el ncleo del microprocesador y la L2 se encuentra
en una tajerta de circuito impreso junto al microprocesador.
Los datos de la memoria cach se alojan en distintos niveles segn la frecuencia
de uso que tengan, estos son:
*L1 (tambin llamada memoria interna), se encuentra en el ncleo. Es
utilizada para almacenar datos de uso frecuente e importantes. El nivel de
respuesta es mucho menor que el L2. Su capacidad de es de hasta 128 kb. Tiene
dos niveles
Level 1. Data Cach: Datos
Level 2. Instructions Cache: Instructions
*L2 (Se encarga de almacenar datos de uso frecuente)
ms lenta que L1.
Se encuentra en el procesador.
Capacidad de hasta 1 mb.
Cach exclusivo: Los datos solicitados se borran de L2
Cach inclusivo: Los datos solicitados se quedan L2.
*L3: Se encuentra en algunos procesaadores modernos. Genera una copia
de L2. Ms lenta que L2. En esta memoria se agiliza el acceso a datos queno
fueron encontrados en L1 o L2. Generalmente es de tamao mayor y ayuda a que
el sistema guarde gran cantidad de informacin agilizando las tareas del
procesador.
Politicas de ubicacin:
Directa: Cada bloque de memria principal tiene una referencia en el cach. Solo
pueden ocupar ese bloque aunque otros estn vacos
Asociativa: Los bloques se pueden alojar en cualquie bloque. El incoveniente es
que se realizan demasiadas comparaciones.
Asociativa por conjuntos: Similar a la anterios, solo que los bloque estn en
conjuntos y de esta forma no se tiene que realizar muchas comparaciones
Polticas de extraccion
-Por demanda: Un bloque se trae de memoria cach cuando ha sido referenciado
y no se encuentra en memoria cach.
-Con prebsqueda: Cuando se referencia al bloque isimo de la memoria principa,
tambin se trae al isimo ms uno.
Polticas de remplazo
1. Aleatoria.

2. FIFO (Poco eficiente)

3. LRU (Least Recently Used): sustituye el que no ha sido usado en ms
tiempo.
4. LFU (Least Frequently Used): sustituye al que ha usado con menos
frecuencia
MEMORIA
Es la memoria de la computadora donde se almacenan temporalmente los datos y
programas que el CPU est o va a procesar, se comunica con l a travs del bus
de datos y el bus de direcciones.
Es volatil, ya que al cortar la energa, se borra toda la informacin que hay
contenida en ella.
Posee una menor capacidad de almacenamiento que la memoria secundaria.
Existen dos tipos de memoria:
*ROM: contiene el POST
*Memoria de Lectura y escritura.
Memoria Secundaria: Disco magnticos, discos duros, cd, dvd, ssd,
*Gran capacidad, conservan la informacin, baja velocidad de transimisin
de datos

Arquitectura CISC
*Complex Instruction Set Computer
*conjunto de instrucciones amplio
*permite operaciones complejas entre operandos situados en la memoria o los
registros internos
*dificulta el paralelismo entre instrucciones
*la mayora de los sistemas CISC implementan un sistema que convierte las
instrucciones complejas en instrucciones simples al estilo RISC, llamadas
microinstrucciones.
Conjunto de Instrucciones: Son las instrucciones que el CPU puede entender y
ejecutar. Incluye los tipos de datos nativo, instrucciones, registros, la arquitectura
de memoria y las interrupciones.
Microarquitectura: Elementos y tcnicas que emplean para implementar el
conjunto de instrucciones
ISA: Instruction Set Architecture. Incluye los tipos de datos que maneja un
procesador, los registros y sus tamaos, los buffers e incluso los erros que es
capaz de manejar.
El conjunto de instrucciones se engloba en tres categoras:
*operaciones de memoria
*operaciones aritmticas
*operaciones de control con el cpu.
MMX: Multimedia Extension / Multiple Math / Matrix Math
Agrega 8 nuevos registros : MM0 al MM7
SSE: Streaming SIMD Extension. Extension del grupo de instrucciones MMX.
Especial para decodificar MPGE2, procesamiento de grficos 3d y reconocimiento
de voz. A su salida al mercado, se le agregaron 70 nuevas instrucciones a x86 y
ocho registros nuevos. Habiltacin de la unidad de coma flotante.
SSE2:
Streaming SIMD Extensions 2, utilizada en pentium 4 en 2001.
Diseadas para 3d, codificacin y decodificacin de video , internet
Paquetes de 128 bits
SSE3: 2004. Pentium 4. Capacidad de trabajar horizonalmente en un registro. Se
ocupa en procesamiento digital de seales y 3d.
SSE4: 2006. Intel Core 2
AVX: Advanced Vector Extension. 2011. Juego de instrucciones de 256 bits,
creado por intel como una extensin al x86.
*Operaciones de punto flotante intensivo.
*Manejo de paquetes de datos vectoriales ms grandes.

PARALELISMO
Tipos de Paralelismo:
-Shared Memory
*Ocupa hilos
*Cons: Ancho de bus para comunicar los diferentes procesos.
-Distributed Memory
*Ocupa procesos
Cons: Solo operan sobre datos locales, esto debido a que cada
procesador tienes su
propia memoria local.}
-Hibryd: Shared/Distributed
SIMD: Single Instruction Multiple Data: Tcnica para obtener paralelismo a nivel
de datos.
Taxonoma de Flynn: clasificacin de arquitectura de computadoras.
Una instruccin

Multiples instrucciones

Un dato

SISD
*no paralelismo
*monoprocesador

MISD
*paralelismo redundante,
como por ejemplo en
navegacin area

Multiples datos

SIMD
MIMD
*paralelismo, por ejemplo: *sistemas distribuidos
procesador vectorial

SPMD: Single Process, Multiple Data

MPMD: Multiple Process, Multiple Data

HyperThreading
*Tecnologa de intel para el Multithreading simultneo. Procesa mltiples hilos en
paralelo dentro de un nico procesador.
*Consiste en simular dos procesadores lgicos dentro de un procesador fsico.
*Mantiene a las unidades de clculo ocupadas durante un porcentaje mayor de
tiempo
SMP: Multiprocesamiento Simtrico. Dos o ms procesdaores comparten una
nica memoria central.
Tambin es conocida como arquitectura UMA
Los diferentes procesadores se comunican a travs de un bus compartido.
Precisamente este
es el inconveniente de esta arquitectura.

VIRTUALIZACIN
Es una metodologa para dividir los recursos de una computadora en multiples
ambientes de ejecucin, aplicando uno o ms tecnologas como particionamiento
de hardware y software, tiempo compartido, simulacin de mquina parcial o
completa, emuacin, calidad de servicio.
Virtual Machine: Una representacin de una maquina real usando software que
provee un ambiente operativo el cual puede ejecutar o albergar un sistema
operativo. Son manejadas por monitores.
Hipervisor: capa delgada de software que proporciona capacidades de
particionamiento virtual, el cual corre directamente en hardware, pero debajo de
la capa ms alta de de los servicios de virtualizacin.
Caractersticas de ls virtualizacin:
Flexibilidad
Disponibilidad
Escalable
Utilizacin de hardaware
Seguridad
Dos tipos de virtualizacin:
De acuerdo al tipo de VMM
Hosted: When a VM runs in a operating system
Bare Metal: VMM runs on top of the hardware directly.
Emulacion: la maquina virtual simula las necesidades de hardware para
ejecutar guests sin modificar, en una arquitectura diferente. Usado para crear
nuevos sistemas operativos que estan en fase de diseo. Por ejemplo, Bonch o
QEMU.
Full Virtualizartion:
*Virtualizacion nativa.
*el software simula un hardware suficiente para permitir un huesped
sin modificar.
*Diseada para simular el hardware subyacente
Ej. Virtual PC o VM Ware
Paravirtualizacion
*Xen, Denali, Vmware ESX, user Mode Linux
*el hipervisor exporta una version modificacda de la capa fisica subyacente
de hardware.
*proporciona mejor performance que full virtualizacin
Virtualizacion a nivel de S.O.
*No requiere de monitor

*maneja a los invitados en diferente contendores isolados.

*no soporta ejecutar diferentes tipos de s.o.
*ej. virtuozzo, linux vservers y openvz.
Anillos de ejecucion x86
ring 0: mayor privilegio, usado por el kernel.
Ring 1: device drivers
ring 2: device drivers
ring 3: aplicaciones
en las maquinas virtuales, se le hace creer al s.o invitado que se est ejecutando
en el anillo 0.
en las computadoras recientes, se ocupa un anillo privilegiado, llmado anillo -1 ,
especial para la mquina virtual, con el cual ya no se necista engaar a la
maquina virtual
traduccion binaria: en este modelo, el juego de instrucciones virtual se traduce
al juego de instrucciones fisico del hardware subyacente, normalmente de forma
dinmica. Cuando se va a ejecutar cdigo, solo se traduce una porcin
los procesadores con teconologa de virtualizacion tienen un un set de
instrucciones extra: VMX.
Solamente el Virtual Machine Monitor VMM se ejceuta como root
Linux Containers: LXC. Tecnologia de virtualizacion a nivel de s.o. LXC no provee
de una mquina virtual , ms bien provee de un entorno virtual que tiene su
propio espacio de procesos yt redes
Se basa en la funcionalidad de cgroups