Projeto Inversores - Ivo Barbi

PROJETOSDE
INVERSORES
Prof.IvoBarbi
Estedocumentorenerelatriosescritospelosatuaisprofessores,
TellesB.Lazzarin
RomeuHausmann
HugoS.Larico
GlaysonLuizPiazza
quando cursaram a disciplina Projetos de Inversores que ministrei no

ProgramadePsgraduaoemEngenhariaEltricadaUFSC,nosanosde
2007e2008.
Departamento de Engenharia Eltrica

Centro Tecnolgico
UNIVERSIDADE FEDERAL DE SANTA CATARINA
PROJETO DE INVERSOR MONOFSICO
Acadmicos:
Hugo Estofanero
Romeu Hausmann
Telles B. Lazzarin
Professor: Ivo Barbi
Maio/2007
Instituto de Eletrnica de Potncia
Projetos de Inversores Monofsicos

_______________________________________________________________
ndice
1. Introduo ................................................................................................................................... 5
2. Estudo do Inversor de Tenso Monofsico ................................................................................ 7
2.1. Inversor de Tenso Monofsico .......................................................................................... 7
2.2. Estratgias de Modulao .................................................................................................... 8
2.3. Etapas de operao .............................................................................................................. 9
2.4. Projeto do filtro LC ........................................................................................................... 12
2.4.1. Clculo do Indutor Lf ................................................................................................. 12
2.4.2. Clculo da Capacitncia Cf ........................................................................................ 16
2.5. Simulao de um Inversor Monofsico de 10kVA ........................................................... 17
3. Modelo Matemtico do Inversor para a Malha de Tenso ....................................................... 21
3.1. Projeto do compensador .................................................................................................... 26
3.2. Simulao com o Compensador de Tenso ....................................................................... 31
4. Restrio da Derivada do Sinal de Controle............................................................................. 40
4.1. Simulao para a Restrio da Derivada do Sinal de Controle ......................................... 46
5. Inversor Monofsico Alimentando uma Carga No Linear ..................................................... 48
5.1. Resultados de Simulao com Carga No-Linear ............................................................. 53
5.1.1. Carga no-linear retificador com fonte de tenso.................................................... 53
5.1.2. Carga no-linear retificador com filtro capacitivo .................................................. 56
5.1.3. Carga no-linear com alterao de Lo (35H) ........................................................... 58
5.1.4. Carga no-linear com alterao de Lo (15H) ........................................................... 60
6. Estudo de Perdas....................................................................................................................... 65
6.1. Estudo das Perdas nos Semicondutores............................................................................. 65
6.1.1. Perdas por Conduo. ................................................................................................. 65
6.1.2. Perdas por Comutao ................................................................................................ 67
6.1.3. Perdas Totais nos Semicondutores do Estgio de Potncia de um Inversor
Monofsico .................................................................................................................................... 72
6.2. Dimensionamento Trmico Exemplo de Projeto ........................................................... 73
7. Introduo ao Estudo do Paralelismo de Inversores................................................................. 76
7.1. Problema da operao em paralelo de inversores.............................................................. 76

_______________________________________________________________
7.2. Estudo Matemtico do Paralelismo de Inversores............................................................. 78
7.3. Principais Tcnicas para o Paralelismo de Inversores Citadas na Literatura .................... 79
7.4. Controle com Conexo ...................................................................................................... 80
7.4.1. Central Limit Control ................................................................................................. 80
7.4.2. Master-Slave Control.................................................................................................. 81
7.4.3. Circular Chain Control ............................................................................................... 82
7.4.4. Distributed Logic Control .......................................................................................... 83
7.5. Controle sem Conexo ...................................................................................................... 84
7.6. Tcnicas Proposta para o Paralelismo de Inversores ......................................................... 86
7.6.1. Primeira Proposta ....................................................................................................... 87
7.6.2. Segunda Proposta ....................................................................................................... 89
7.6.3. Terceira Proposta ........................................................................................................ 90
7.7. Simulao das Tcnicas Propostas .................................................................................... 92
7.7.1. Estudo da Primeira Tcnica ........................................................................................ 94
7.7.2. Estudo da Segunda Tcnica ........................................................................................ 96
7.7.3. Estudo da Terceira Tcnica ........................................................................................ 97
7.8. Implementao do Clculo das Potncias Reativa e da Potncia Ativa dos Inversores .... 99
8. Concluso ............................................................................................................................... 103
9. Anexos .................................................................................................................................... 105
9.1. Anexo A........................................................................................................................... 105
9.1.1. Clculo do fluxo de potncia entre um inversor e uma carga .................................. 105
9.1.2. Clculo do fluxo de potncia entre dois inversores .................................................. 106
9.1.3. Clculo do fluxo de potncia de dois inversores alimentando uma carga................ 108
10. Referncia Bibliogrfica ....................................................................................................... 110

_______________________________________________________________
Simbologia
Smbolos Adotados nos Equacionamentos
Smbolo
vo()
Vop
io()
ICM
d
Vi
vce
VCEN
ICN
VCO
iC
Ei
tScon
TS
t
Pi
d/dt
PScon
M
tDcon
PDcon
VFO
VFN
IFN
ESon
tr
trN
IRR
IRR
trr
trrN
QrrN
fs
fr
pSon
PTSon
ESoff
tf
tfN
pSoff
PSoff
Significado
Valor instantneo da tenso na sada do inversor
ngulo da tenso de sada
Valor de pico da tenso de sada di inversor
Valor instantneo da corrente na sada do inversor
Valor de pico da corrente de sada do inversor
Razo cclica do sinal de comando dos interruptores
Tenso contnua na entrada do inversor
Queda de tenso entre coletor emissor do IGBT
Queda de tenso entre coletor emissor nominal na corrente nominal do IGBT
Corrente nominal de coletor do IGBT
Tenso threshold do IGBT
Valor instantneo de coletor do iGBT
variao
Energia mdia instantnea perdida na etapa de conduo do IGBT por
perodo de comutao
Tempo de conduo do IGBT por perodo de comutao
Perodo de comutao
Tempo
Potncia mdia instantnea perdida na etapa de conduo do IGBT por
perodo de comutao
Operador diferencial
Potncia mdia perdida por conduo do IGBT
ndice de modulao
Tempo de conduo do diodo por perodo de comutao
Potncia mdia perdida por conduo do diodo
Tenso threshold do diodo
Queda de tenso nominal no diodo na corrente nominal
Corrente nominal do diodo
Energia produzida na entrada em conduo do IGBT
Tempo de subida da corrente no IGBT
Tempo nominal de subida da corrente no IGBT (valor de catlogo)
Corrente de recuperao reversa do diodo
Corrente nominal de recuperao reversa do diodo (valor de catlogo)
Tempo de recuperao reversa do diodo
Tempo nominal de recuperao reversa do diodo (valor de catlogo)
Carga nominal de recuperao reversa do diodo (valor de catlogo)
Freqncia de comutao dos interruptores
Freqncia fundamental da tenso de sada do inversor
Potncia produzida na entrada em conduo do IGBT
Potncia mdia produzida na entrada em conduo do IGBT
Energia produzida no bloqueio do IGBT
Tempo de descida da corrente no IGBT
Tempo nominal de descida da corrente nominal no IGBT
Potncia produzida no bloqueio do IGBT
Potncia mdia produzida no bloqueio do IGBT
Unidade
V
rad/s
V
A
A
V
V
V
A
V
A
J
s
s
s
W
W
s
W
V
V
V
J
s
s
A
A
s
s
C
Hz
Hz
W
W
J
s
s
W
W

_______________________________________________________________
PDoff
PS
PD
Ptotal
Tcigbt
Tjigbt
Tcdiodo
Tjdiodo
Tc
Td
Ta
Rjcigbt
Rjcdiodo
Rcd
Rda
Rca
PTigbt
PTdiodo
Potncia mdia produzida no bloqueio do diodo

Potncia total produzida no IGBT
Potncia total produzida no diodo
Potncia total produzida nos semicondutores do estgio de potncia do
inversor
Temperatura de cpsula do IGBT
Temperatura de juno do IGBT
Temperatura de cpsula do diodo
Temperatura de juno do diodo
Temperatura de cpsula do mdulo
Temperatura do dissipador
Temperatura ambiente
Resistncia trmica juno-cpsula do IGBT
Resistncia trmica juno-cpsula do diodo
Resistncia trmica cpsula-dissipador
Resistncia trmica dissipador-ambiente
Resistncia trmica cpsula-ambiente
Potncia produzida pelo IGBT
Potncia produzida pelo diodo
W
W
W
W
o
C
C
o
C
o
C
o
C
o
C
o
C
o
C/W
o
C/W
o
C/W
o
C/W
o
C/W
W
W
o

_______________________________________________________________
1. Introduo
Inversores de tenso monofsicos tem sido objeto de pesquisa ao longo dos anos e dispem
de vasta bibliografia, entretanto as abordagens adotadas no permitem desenvolver projetos completos.
A motivao para este trabalho reside na elaborao de material bibliogrfico que permita o estudo e
entendimento dos fenmenos mais importantes para o desenvolvimento de projetos otimizados de
inversores de tenso monofsicos. O resultado ser de grande valia para futuros projetos e permitir
evolues ainda mais consistentes no desenvolvimento destas estruturas.
O estudo est focado em inversores com a estrutura em ponte completa por ser a mais
utilizada e adequada para potncias elevadas e possuir caractersticas interessantes em relao a
esforos de corrente e tenso, dentre outros fatores. A modulao adotada SPWM de trs nveis por
ser a mais adequada e difundida comercialmente em inversores monofsicos. O captulo 2 aborda o
estudo das etapas de operao e da modulao, apresentando as formas de onda mais significativas
para o entendimento da estrutura.
Os Inversores de tenso senoidais devem fornecer como sugere o nome - uma tenso
senoidal em sua sada. Entretanto, a operao dos interruptores em alta freqncia produz harmnicos
indesejveis na sada do inversor. Para tanto, usualmente empregado um filtro do tipo L-C na sada
do estgio inversor para que o contedo harmnico seja filtrado e somente a parcela referente
freqncia fundamental esteja disponvel na sada. O filtro de sada abordado no captulo 2 deste
documento, onde apresentado o dimensionamento dos elementos do filtro e simulao.
No captulo 3 ser abordado a metodologia para obter um modelo matemtico que represente
o inversor para a malha de tenso. Com este modelo possvel estudar formas de controlar essa malha
com o objetivo de obter uma tenso senoidal e com baixa distoro harmnica na sada do inversor.
Na continuidade do estudo apresentada uma estrutura de controlador com uma metodologia de
projeto, que ser a proposta do trabalho para o projeto do compensador de tenso para a malha de
tenso do inversor.
No captulo 4 apresentada a anlise terica da restrio da derivada do sinal de controle.
Esta anlise fundamental para prevenir o aparecimento de pulsos mltiplos no sinal de comando dos
interruptores. O aparecimento de pulsos mltiplos indesejvel, pois alm de gerar distoro

_______________________________________________________________
harmnica da tenso de sada pode ocasionar a queima do inversor. Seu aparecimento est relacionado
combinao paramtrica dos elementos que compem o filtro de sada e o compensador de tenso.
Do ponto de vista da carga, inversores de tenso devem atender todas as possibilidades de carga,
desta forma na sua anlise deve-se considerar o emprego de cargas lineares e no lineares. O captulo
5 trata do estudo do comportamento do inversor monofsico alimentado carga no-linear. Do ponto de
vista da distoro harmnica da tenso na sada, a carga no-linear a mais crtica. Isto pode induzir a
iniciar a anlise a partir de cargas no-lineares, mas devido a sua complexidade optou-se pela anlise
do inversor alimentando carga linear. A anlise do inversor alimentando carga no-linear ser
abordada como uma restrio ao modelo obtido com carga linear. Considerando o inversor de tenso
alimentando carga no-linear as principais restries a serem consideradas so a mxima derivada do
sinal de controle, a derivada da corrente de carga e a capacidade de mxima derivada da corrente da
planta. Cabe ressaltar que a mxima derivada do sinal de controle crtica tambm quando o inversor
alimenta cargas lineares e no apenas cargas no-lineares. Com a utilizao de carga no-linear devese conhecer o comportamento da corrente e sua derivada mxima para que se possa verificar se o
inversor possui a dinmica necessria para alimentar essa carga com uma tenso de sada com
distoro harmnica dentro de limites aceitveis.
No captulo 6 apresentado um estudo de perdas para o dimensionamento trmico do inversor
de tenso monofsico, onde apresentado o equacionamento para a obteno das perdas nos
semicondutores, considerando a modulao senoidal.
Por fim, no captulo 7 apresentado um estudo do uso de inversores de tenso operando em
paralelo. O paralelismo de inversores uma opo que est se tornando interessante para a indstria
devido a algumas vantagens apresentadas por essa arquitetura, como redundncia, aumento da
potncia instalada e confiabilidade. Nesse captulo so apresentados os resultados de um estudo sobre
a ligao de inversores em paralelo, das principais tcnicas usadas na literatura so mostrados alguns
resultados de simulao de uma tcnica proposta para esta aplicao.

_______________________________________________________________
2. Estudo do Inversor de Tenso Monofsico
2.1. Inversor de Tenso Monofsico
Quando se trata de inversores de tenso monofsicos, vrias estruturas so apresentadas na
literatura especializada. A escolha da estrutura mais adequada depende de diversos fatores como custo,
potncia, esforos nos semicondutores, etc.
Para aplicaes em potncias superiores 1KVA o inversor de tenso monofsico em ponte
completa aparece como a topologia natural pela versatilidade e caractersticas como baixos esforos
de tenso e corrente nos interruptores. Em contrapartida, algumas caractersticas como o emprego de
quatro interruptores controlados e a necessidade de isolao galvnica no comando destes
interruptores aparecem como desvantagens desta topologia.
A figura a seguir apresenta o circuito de potncia deste inversor, composta pelos quatro
interruptores controlados, filtro de sada e o transformador que deve ser empregado para prover
isolamento galvnico da carga e/ou adequar o nvel de tenso.
S1
a
Vi
Lf
S2
b
1:n
S3
Cf
S4
Figura 2.1 Inversor em ponte completa
Os interruptores S1, S2, S3 e S4 so acionados de acordo com uma estratgia de modulao, de

modo que a nica restrio consiste na conduo simultnea dos interruptores S1 e S3 ou S2 e S4.
O indutor e o capacitor do filtro de sada so representados por Lf e Cf respectivamente. O
transformador se situa entre o bloco inversor e o filtro, sendo n sua relao de transformao, Vi
representa a tenso CC de entrada e a carga representada pelo elemento genrico Z.

_______________________________________________________________
2.2. Estratgias de Modulao
O princpio de funcionamento do inversor de tenso est intimamente ligado a
uma estratgia de modulao. Diversas so as estratgias de modulao propostas, entre as quais
se podem citar a modulao por pulso nico, por largura de pulsos mltiplos e iguais entre si, por
largura de pulsos otimizada (PWM otimizada) e por largura de pulso senoidal (SPWM).
A modulao PWM varia a razo cclica aplicada aos interruptores em uma alta freqncia de
comutao com o intuito de suprir uma determinada tenso ou corrente na sada em baixa freqncia.
Deseja-se criar uma seqncia de pulsos que devem ter o mesmo valor fundamental de uma referncia
definida. Todavia, nesta seqncia de pulsos existem componentes harmnicos indesejados que devem
ser minimizados.
Como pontos positivos desta modulao destacam-se a operao em freqncia fixa e o
contedo harmnico deslocado para altas freqncias utilizando-se uma portadora. O emprego de
freqncia fixa aperfeioa o projeto dos componentes magnticos, tendo em vista que em aplicaes
onde a freqncia varivel os componentes magnticos devem ser projetados para toda a faixa de
freqncia utilizada. Quando o contedo harmnico se concentra nas altas freqncias tem-se uma
diminuio de dimenso, peso e custo dos componentes do filtro.
A modulao por largura de pulso senoidal de trs nveis, ou SPWM unipolar, visa deslocar o
contedo harmnico para as altas freqncias.
O sinal de referncia Vref comparado com um sinal triangular Vtri na freqncia de comutao
de modo a se obter os pulsos de comando para os interruptores de um brao do inversor, S1 e S3, por
exemplo. J os pulsos de comando para o outro brao so obtidos atravs da comparao do sinal de
referncia com uma outra portadora triangular Vtri2, complementar a Vtri. Embora se utilize a portadora
triangular, pode-se aplicar uma portadora do tipo dente-de-serra, entretanto os resultados apresentados
com relao ao espectro harmnico da tenso Vab so inferiores.

_______________________________________________________________
Figura 2.2 Detalhe da modulao SPWM 3 nveis.
2.3. Etapas de operao

Empregando a modulao unipolar o inversor apresenta oito etapas de operao, sendo quatro
referentes ao semiciclo positivo da tenso de sada e quatro ao semiciclo negativo.
Na seqncia so apresentadas as quatro etapas de operao referentes ao semiciclo positivo da
tenso de sada. Nestas etapas no h inverso da corrente na carga. As quatro etapas referentes ao
semiciclo negativo da tenso de sada so anlogas s do semiciclo positivo da tenso de sada,
havendo inverso no sentido da corrente de carga.
Para a representao das etapas de operao sero adotadas algumas simplificaes como o no
emprego do transformador e a substituio da carga por uma fonte de corrente.
A primeira etapa de operao ocorre de 0 at To e se caracteriza pela conduo simultnea dos
interruptores S1 e S4, nesta etapa h transferncia de energia da fonte Vi para a carga. Os interruptores
S2 e S3 devem estar bloqueados nesta etapa de operao. A figura a seguir representa esta etapa de
operao.
10

_______________________________________________________________
D1
S1
Vi
D3
S3
D2
S2
D4
S4
Figura 2.3 - Primeira etapa de operao.
Na segunda etapa de operao no h transferncia de energia da fonte Vi para a carga, sendo

que a corrente circula em roda livre atravs do interruptor S1 e o diodo D2. O diodo D2 habilitado a
conduzir devido ao bloqueio de S4 que ocorre em T1 figura 6. Pode-se notar que devido ao sentido
da corrente da carga, o interruptor S2 no chega a conduzir, mesmo comandado em T2. A Figura 2.4
apresenta a segunda etapa de operao.
D1
S1
Vi
S3
D2
S2
D3
S4
D4
Figura 2.4 Segunda etapa de operao.
A terceira etapa de operao idntica a primeira e inicia em T4 com a entrada em conduo

do interruptor S4. Pode ser observado na figura 7 que S2 bloqueado em T3 para que no ocorra
conduo simultnea de interruptores do mesmo brao, o que certamente ocasionaria a queima destes.
A Figura 2.5 mostra a terceira etapa de operao.
11

_______________________________________________________________
D1
S1
Vi
D3
S3
D2
S2
D4
S4
Figura 2.5 - Terceira etapa de operao.
Na quarta etapa de operao o interruptor S1 bloqueado em T5 e o diodo D3 entra em

conduo assumindo a corrente de carga. O interruptor S3, apesar de comandado em T6, no chega a
conduzir devido ao sentido da corrente. Esta etapa apresentada na Figura 2.6.
D1
S1
Vi
S3
D2
S2
D3
S4
Figura 2.6 Quarta etapa de operao.
D4
12

_______________________________________________________________
Vab
Vi
S1
t
S2
t
S3
S4
t
T1 T2
T3 T4
T5 T6
T7 T8
Figura 2.7 Forma de onda da tenso Vab e comando dos interruptores.
2.4. Projeto do filtro LC

Equation Section 2Equation Chapter (Next) Section 2
2.4.1. Clculo do Indutor Lf
No inversor com modulao SPWM unipolar a freqncia de operao do filtro de sada o
dobro da freqncia de comutao dos interruptores (ver Figura 2.8), portanto, o projeto do filtro de
sada deve levar em considerao este fato.
13

_______________________________________________________________
nVi-Vopsen( rt)
VL(t)
Ts*
t1
t2
Ts
Vopsen( rt)
iL(t)
q
IL
Ts*/2
vC(t)
Vc
Figura 2.8 Principais formas de onda no filtro de sada.
Na Figura 2.8 mostrada a tenso no indutor VL na sada do inversor, na mesma figura tambm
apresentada, a ondulao de corrente devido comutao dos interruptores. Da figura percebe-se que a
operao do filtro o dobro da freqncia de comutao, isto , o perodo de operao do filtro Ts* de
sada ser a metade do perodo de comutao Ts.
Ts
(2.1)
2
Considerando a freqncia de comutao muito maior que a freqncia da tenso de sada, podeTs *
se considerar a Eq.(2.2) verdadeira.

t1 t2
(2.2)
Logo, pode-se definir a razo cclica d(t)* para um perodo Ts* de operao do filtro, como
mostra a Eq.(2.3).
d (t )*
t1
Ts *
(2.3)
14

_______________________________________________________________
A tenso no indutor para os interruptores fechados dada pela Eq.(2.4).
diLf (t )
n Vi Vop sen(r t )
(2.4)
dt
A ondulao de corrente para o semiciclo positivo da tenso de sada ser obtida atravs da
Lf
Eq.(2.5), onde t1 o tempo em que os interruptores permanecem fechados durante um perodo de

operao da freqncia na entrada do filtro.
iLf (t )
n Vi Vop sen(r t )
(2.5)
t1
Lf
A partir da Eq.(2.3) obtm-se o valor do tempo em funo da razo cclica d(t)*, logo,
substituindo esta relao na Eq.(2.5), tem-se:
iLf (t )
n Vi Vop sen(r t )
(2.6)
Ts * d (t ) *
Lf
Seja a freqncia de comutao maior a freqncia da tenso de sada, a razo cclica d(t)* para
a freqncia de operao do filtro dada pela Eq. (2.7).
d (t )*
Vop sen(r t )
(2.7)
n Vi
Substituindo a Eq(2.7). na Eq(2.6)., obtm-se a Eq.(2.8), que relaciona a ondulao da corrente
com a tenso de sada.
TsVop
Vop sen 2 (r t )
sen
(
t
)
r
2 L f
n Vi
Logo, a ondulao de corrente parametrizada expressa atravs da Eq. (2.9).

iLf (r t )
(2.8)
Vop
Vop sen 2 (r t )
(2.9)
sen(r t )
Ts n Vi n Vi
n Vi
Na Figura 2.9 foram traadas curvas da ondulao de corrente parametrizada em funo do

PiLf (n Vi , Vop , r t ) iLf (r t )
2L f
ngulo da tenso de sada, para diferentes tenses de sada, considerando a tenso de entrada
constante.
15

_______________________________________________________________
Figura 2.9 Ondulao da corrente no indutor em funo do ngulo da tenso de sada.
Da Figura 2.9 percebe-se que a mxima ondulao de corrente se encontra em funo do ngulo
da tenso de sada. Logo, o ngulo para o mximo valor pode ser calculado a partir da derivada da
Eq.(2.9). Assim:
dPiLf (t )
cos(r t )
2Vop sen(r t ) cos(r t )
d r t
As solues da Eq. (2.10), so:
r t1
n Vi
2
n Vi
r t2 sen 1
2V
op
(2.10)
(2.11)
(2.12)
n Vi
(2.13)
2V
op
Logo, a mxima ondulao de corrente parametrizada dada pela seguinte expresso:
r t3 sen 1
n Vi
1
4 ;Vop 2
PI L
V
V
op 1 op ;Vop n Vi
n Vi n Vi
2
A ondulao de corrente em funo da indutncia mostrada na Eq.(2.15).
(2.14)
16

_______________________________________________________________
n Vi
8 f L
s f
I L
Vop
2 fs Lf
;Vop
n Vi
2
Vop
1
n Vi
n Vi
;Vop
2
(2.15)
Finalmente, a Eq.(2.16) mostra a indutncia necessria no filtro LC para uma determinada

ondulao de corrente.
n Vi
n Vi
8 f I ;Vop 2
s L
Lf
Vop 1 Vop ;V n Vi
2 f s I L n Vi op
2
2.4.2. Clculo da Capacitncia Cf
(2.16)
A capacitncia Cf do filtro LC calculada em funo da mxima ondulao de tenso associada

ondulao de corrente na freqncia de operao do filtro. A ondulao de tenso correspondente ao
formato da corrente mostrada na Fig. 3.1. Assumindo que toda a componente alternada da corrente
na alta freqncia circula pelo capacitor, pode-se calcular a variao da tenso a partir da variao da
carga, como mostrado na Eq. (2.17).
q
(2.17)
Cf
VCf
A variao de carga q no capacitor Cf pode ser calculada atravs da Eq.(2.18) .
1 I L Ts *
(2.18)
2 2 2
Substituindo a Eq.(2.18) em Eq.(2.17), obtm-se a expresso da ondulao de tenso em funo
q
da capacitncia.
I LTs *
(2.19)
8C f
A mxima ondulao de tenso no filtro capacitivo de sada pode ser calculada a partir da
VCf
mxima ondulao de corrente no capacitor. Logo, Substituindo a Eq.(2.16) em Eq.(2.19), obtm-se a

Eq.(2.20) que relaciona a ondulao de tenso em funo de parmetros conhecidos.
17

_______________________________________________________________
n Vi
n Vi
128 f 2 L C ;Vop 2
s
f
f
VCf
Vop
V
n Vi
1 op ;Vop
2
16 f s L f C f n Vi
2
(2.20)
A partir da Eq.(2.20) pode-se obter a expresso que permita o clculo da capacitncia em funo
da mxima ondulao de tenso na alta freqncia. Assim:
n Vi
n Vi
128 f 2 L V ;Vop 2
s
f
Cf
Cf
Vop
V
n Vi
1 op ;Vop
2
16 f s L f VCf n Vi
2
(2.21)
2.5. Simulao de um Inversor Monofsico de 10kVA

Todo desenvolvimento do projeto para a realizao das simulaes foi feito numa planilha no
software MathCad . A Tabela 2.1 apresenta a especificao do inversor monofsico utilizado em todas
as simulaes deste documento.
Tabela 2.1 Especificao do inversor monofsico.
Tenso CC de alimentao
400V
Tenso de sada do inversor
220Vef
Potencia de sada
10kW
20 kHz
Freqncia de sada
60Hz
Variao de corrente no indutor
30% Inominal
Variao da tenso de sada
1% Vnominal
Este captulo apresenta os resultados de simulao do inversor monofsico de 10kW, usando o

filtro LC. Para esta tarefa foi usado o software PSIM 6.0.
O circuito para gerar a modulao SPWM 3 nveis (Unipolar) apresentado na Figura 2.10 e o
circuito de potncia do inversor apresentado na Figura 2.11. A carga de 10kW representada pelo
resistor Ro.
18

_______________________________________________________________
Figura 2.10.Circuito da modulao SPWM 3 nveis.
Figura 2.11 Circuito da potncia do inversor.
A Figura 2.12 mostra com detalhes a modulao SPWM 3 nveis, onde percebe-se as duas
portadoras triangulares defasadas de 180 graus, a comparao com a referencia senoidal e a gerao
dos pulsos dos interruptores S1, e S4. Nesse tipo de modulao os interruptores S2 e S3 so
comandados com sinais complementares aos comandos S4 e S1 respectivamente. Na Figura 2.13
apresentado o sinal da tenso de referncia e a tenso de sada do inversor (Vo). possvel concluir
que a tenso de sada est seguindo a tenso de referencia, em fase e amplitude, comprovando a
implementao da modulao SPWM.
19

_______________________________________________________________
Figura 2.12 Sinais da modulao SPWM 3 nveis e os pulsos de comando dos interruptores.
Figura 2.13 Sinal de referencia e tenso de sada do inversor.
A tenso na sada do inversor, ou entrada do filtro LC, denominada de VAB, mostrada na

Figura 2.16. Essa figura tambm mostra a tenso de sada do filtro LC. Nota-se que a tenso VAB de
sada do inversor apresenta pulsos positivos no semiciclo positivo da tenso de referncia e pulsos
negativos no semiciclo negativo da tenso de referncia. Alm disso, a tenso VAB possui um
componente na freqncia fundamental e uma componente no dobro da freqncia de comutao
(40kHz). Essas caractersticas so devido modulao SPWM 3 nveis. O filtro LC atenua toda
20

_______________________________________________________________
componente em alta freqncia da tenso VAB e a tenso de sada Vo composta apenas pela
componente fundamental, em 60Hz.
Para carga nominal de 10 kW, so apresentados na Figura 3.1 o comportamento das correntes no
indutor Lf, do capacitor Cf e na carga. A corrente no indutor est de acordo com o projeto, toda
componente de alta freqncia circula pelo ramo do capacitor Cf e a corrente de carga possui apenas a
componente fundamental da corrente total fornecida pelo inversor. A Figura 3.2 mostra com detalhe a
ondulao de corrente no indutor, que menor que os 9,6A especificado. Essa figura tambm mostra a
ondulao da tenso de sada que menor que os 3,1V especificados.
Os resultados apresentados nesse captulo consolidaram os estudos do inversor, da modulao
SPWM 3 nveis e principalmente validaram a metodologia e o projeto do filtro LC.
Figura 2.14 Tenso VAB e tenso de sada do inversor.
21

_______________________________________________________________
Figura 2.15 Correntes ILF, Io e ICF.
Figura 2.16 - Ondulao de corrente em ILF e ondulao da tenso Vo.
3. Modelo Matemtico do Inversor para a Malha de Tenso

No projeto de um inversor a tenso de sada geralmente uma das variveis especificada, em
que sua amplitude, freqncia e taxa de distoro harmnica devem seguir adequadamente a exigncia
do projeto. Diante desta necessidade o sistema precisa possuir uma malha de controle responsvel por
garantir essa exigncia. Para projetar adequadamente o compensador de tenso deve-se obter um
modelo matemtico que represente o comportamento do inversor em relao tenso de sada. A
22

_______________________________________________________________
varivel de controle do inversor a razo cclica dos interruptores e a varivel que se deseja controlar
a tenso de sada. Por isso, busca-se definir uma funo envolvendo a tenso de sada em relao
tenso de controle, considerando o modulador e a funo de modulao. O equacionamento do modelo
matemtico do inversor em ponte completa depende da modulao imposta aos seus interruptores.
O esquema simplificado do circuito do inversor de tenso est mostrado na Figura 3.1, em que
Vc a tenso de controle aplicada ao modulador SPWM e este aplica os pulsos de comando (C1, C2,
C3 e C4) nos interruptores do inversor. Vo a tenso de sada do inversor, Tv o transdutor de tenso e
Vref a tenso de referncia.
Figura 3.1 Circuito do inversor de tenso com o diagrama do circuito de controle da malha de tenso.
A razo cclica dos interruptores definida como a razo entre o tempo em que um determinado
interruptor conduz e o seu respectivo perodo de comutao [4]. Portanto tem-se como valor mnimo
zero e valor mximo 1.
Na modulao SPWM 3 nveis, a forma de onda da tenso nos terminais de entrada do filtro
(VAB), no semiciclo positivo da tenso de sada do filtro, apresenta o formato mostrado na Figura 3.2.
Atravs da forma de onda da tenso VAB possvel determinar a tenso mdia quase instantnea
VABmed expressa na equao (3.1).
23

_______________________________________________________________
VAB
Vi
VABmed
Ts-T
Ts
Figura 3.2 Tenso VAB na entrada do filtro durante o semiclico positivo da tenso Vo.
Equation Chapter 3 Section 3 VABmed
T
Vi
Ts
(3.1)
Conforme a Figura 3.2, T refere-se conduo simultnea de S1 e S4 enquanto TS T refere-se

conduo simultnea dos interruptores S1 e S2 ou S3 e S4. Portanto, estas relaes no podem ser
confundidas com a razo cclica dos interruptores, apesar de estarem diretamente relacionadas. A
equao (3.2) apresenta uma relao, considerando as etapas de funcionamento no semiciclo positivo,
para d2(t), que a razo cclica dos interruptores S2 e S3. Deve-se ressaltar que a razo cclica
calculada utilizando-se dois perodos de comutao em decorrncia da modulao unipolar
empregada. A razo cclica dos interruptores S1 e S4, definida como d1 e dada pela equao (3.3).
Ts T
d 2 (t)
2 Ts
Ts T
d1 (t)
2 Ts
Manipulando a equao (3.2), tem-se a equao (3.4):
(3.2)
(3.3)
(3.4)
T Ts 1 2 d 2 (t)
Substituindo a equao (3.4) na equao (3.1) se obtm a equao (3.5), que a tenso VAB
mdia quase instantnea na entrada do filtro definida em funo do tempo de conduo dos
interruptores.
VABmed (t) 1 2 d 2 (t) Vi
(3.5)
A razo cclica aplicada aos interruptores do inversor (d1(t) e d2(t)) varia de acordo com uma
funo de modulao. No caso da SPWM de trs nveis, a funo de modulao de cada conjunto de
24

_______________________________________________________________
interruptores e suas respectivas razes cclicas esto relacionadas segundo as equaes (3.6) e (3.7).
Para que esta relao seja vlida, a freqncia de comutao dos interruptores deve ser alta a ponto
que a funo de modulao e a razo cclica dos interruptores poderem ser consideradas constantes no
equacionamento [5]. A funo de modulao neste caso varia de -1 a 1. Quando fm=1 tem-se d1 =1 e
d2 =0 , ou seja, razo cclica mxima nos interruptores S1 e S4 e mnima em S2 e S3. Quando fm=-1
corre o contrrio. A partir de uma funo de modulao especfica como, por exemplo, uma senide
ou o sinal de sada de um compensador, pode-se variar a razo cclica dos interruptores de modo a se
obter uma tenso desejada na sua sada.
1
1 f m (t)
(3.6)
2
1
d 2 (t) 1 f m (t)
(3.7)
2
Substituindo a equao (3.7) em (3.5) tem-se a equao (3.8), que representa a relao entre a
d1 (t)
tenso mdia quase instantnea na entrada do filtro do inversor em relao funo de modulao. No
semiciclo negativo tem-se o mesmo resultado.
(3.8)
VABmed (t) f m (t) Vi
A equao (3.8) mostra que a tenso mdia instantnea Vab segue a funo de modulao
imposta com um ganho de Vi. Este resultado muito importante, pois pode-se representar o a tenso
de entrada do filtro do inversor pela funo de modulao do circuito multiplicado pelo ganho da
tenso de entrada do inversor (Vi). Esta representao muito til para este e outros estudos sobre
inversores de freqncia.
A modulao SPWM dois nvel apresenta o mesmo resultados obtido na equao (3.8).
Aplicando a transformada de Laplace na equao (3.8) e considerando a tenso de entrada Vi
constante determina-se a funo de transferncia entre a tenso de entrada do filtro e a funo de
modulao, definida na equao (3.9).
VABmed (s)
(3.9)
Vi
f m (s)
Baseado na equao (3.8) possvel definir um circuito equivalente do inversor mostrado na
Figura 3.3. A funo de transferncia da sada do inversor em funo da funo de modulao obtida
pelo equacionamento do circuito equivalente. No circuito rLf representa a resistncia do indutor de
25

_______________________________________________________________
filtragem, Lf o indutor, Cf o capacitor do filtro do inversor, RSE a resistncia interna do capacitor Cf e
Ro a resistncia de carga. A tenso VABmed modelada como uma fonte de tenso controlada pela
varivel fm(t).
Figura 3.3 Circuito equivalente do inversor.
Escrevendo as equaes de malha e de ns do circuito da Figura 3.3 obtm-se:

f m (t) Vi Lf
di Lf (t)
rLf i Lf (t) Vo (t)

dt
i Lf (t) i Cf (t) i o (t)
(3.10)
(3.11)
dVo (t)
(3.12)
dt
A resistncia srie equivalente do capacitor foi desprezada no modelo tendo em vista que so
i Cf (t) Cf
utilizados capacitores de polipropileno que se caracterizam por possuir uma resistncia srie
equivalente muito baixa.
Aplicando-se a transformada de Laplace nas equaes (3.10), (3.11) e (3.12) e manipulando-as,
determina-se a funo de transferncia entre a tenso de sada Vo e a funo de modulao,
representada pela equao (3.13).
Vo (t)
f m (t)
Vi
(3.13)
Lf

rf
s L f Cf s
rf 1
Ro
Ro
No sistema de controle proposto a tenso proveniente do controlador inserida no modulador,
2
que responsvel por transformar a funo de modulao nos pulsos adequados de comando para os
interruptores.. A portadora utilizada no modulador do tipo triangular com amplitude fixa e opera na
freqncia de comutao dos interruptores. Conforme [6], o comportamento da tenso de sada do
modulador definido pela equao (3.14), onde Vp representa a tenso de pico da onda triangular
(portadora) e Vc(t) a tenso proveniente do compensador.
26

_______________________________________________________________
f m (s)
Vc (s)
Vp
(3.14)
Substituindo a equao (3.14) na equao (3.13) obtm-se a funo de transferncia da tenso de

sada em funo do sinal de controle, definida na equao (3.15):
Vo (t) 1
Vc (t) Vp
Vi
(3.15)
Lf

rf
s L f Cf s
rf 1
R
o
Ro
A pior situao para o sistema de controle quando o inversor est operando a vazio, ou seja,
2
considerando Ro infinito, por isso o compensador deve ser ajustado nessa condio. Fazendo Ro
infinito (inversor operando a vazio) e considerando rf muito pequeno, pode-se reescrever as equao
(3.15) como:
Vo (t) 1
Vi
2
Vc (t) Vp s Lf Cf 1
(3.16)
A funo de transferncia da equao (3.16) representa o modelo matemtico do inversor usado

para projetar o compensador de tenso.
3.1. Projeto do compensador

Nesse captulo ser apresentada uma metodologia para o projeto do compensador da malha de
tenso. A Figura 3.4 mostra um diagrama de blocos da malha de controle em estudo. O controlador de
tenso Cv(s) responsvel pelo sinal de modulao observa a tenso Vo (obtida por meio de sensor de
ganho Tv) sobre o capacitor de sada, comparando-a com a desejada (Vref), a fim de gerar a ao de
controle. Este sinal de controle comparado com uma forma de onda triangular para gerar os pulsos
de gatilho para os interruptores. Os pulsos de comando passam por um circuito de comando para
gerao das tenses apropriadas para o comando dos interruptores e gerao do tempo morto. O
controlador deve estar projetado para manter uma tenso senoidal com baixa distoro harmnica na
sada do filtro L-C.
1
s L f Cf 1
2
Figura 3.4 Diagrama de blocos da malha de controle.
27

_______________________________________________________________
A planta a ser controlado um circuito de segunda ordem com pouco amortecimento. A equao
(3.17) apresenta a funo de transferncia da planta considerando o conversor a vazio, e desprezando a
resistncia do indutor e a RSE do capacitor. A equao (3.18) define a freqncia de ressonncia, onde
esto alocados os dois plos da planta. A Figura 3.5 mostra um exemplo da resposta em freqncia
(diagrama de bode) deste tipo de sistema. A abordagem clssica para controlar este tipo de planta
projetar o controlador de tal forma que a dinmica do sistema compensado seja de um integrador com
um determinado ganho. A caracterstica integradora garante erro nulo na sada, ou seja, garante o valor
especificado na tenso de sada do inversor e o ganho ajusta a velocidade de resposta, estabilidade e
atenuao na freqncia de comutao.
Vo (t) 1
Vi
2
Vc (t) Vp s Lf Cf 1
fo
(3.17)
1
2 L f Cf
100
(3.18)
fo
fc
[ dB ]
50
GdBi
0
50
100
10
100
1 10
1 10
1 10
1 10
fi
[ Hz ]
Figura 3.5 Mdulo do diagrama de Bode da planta da malha de tenso.
O controlador clssico utilizado do tipo PID (proporcional-integral-derivativo) e tem sua

funo de transferncia mostrada na equao (3.19). Este controlador possui um integrador (plo na
origem), um plo (pv) e dois zeros (zv), alm do ganho kv. O integrador deve ser usado nesta funo de
transferncia para que a dinmica resultante do sistema possa tender a um integrador com ganho. Os
dois zeros do compensador so dispostos sobre a freqncia de ressonncia do filtro de modo a
eliminar o efeito do duplo plo da planta (equao (3.20)). O outro plo encontrado no controlador
28

_______________________________________________________________
usado porque no possvel a implementao fsica de sistemas com um nmero de zeros maior do
que o de plos. Alm disso, este plo evita uma amplificao de sinais de alta freqncia que passam
pelo controlador. normalmente alocado em quarenta vezes [3] a freqncia de ressonncia do filtro
L-C (equao (3.21).) por ser uma freqncia maior do que a de comutao, fazendo com que o
mesmo no influencie na dinmica e nem na margem de fase do sistema.
O ganho do compensador Kv ajustado de maneira a atender a especificao da freqncia de
corte. Esta freqncia ajustada no mximo em um quarto da freqncia de comutao e tem ligao
direta com a velocidade de resposta do controlador. Quanto maior a freqncia de cruzamento melhor
a dinmica do compensador. Quando se utiliza a modulao SPWM unipolar, em que a freqncia de
ondulao da tenso de sada se encontra em torno de duas vezes a freqncia de comutao, pode-se
ajustar fc como sendo a metade da freqncia de comutao, desde que as restries de derivada no
modulador sejam respeitadas. Na freqncia de cruzamento deseja-se que o ganho do sistema em
malha aberta seja 0 dB. Sendo assim, o ganho do compensador determinado para atender essa
especificao, fazendo seu valor igual, mas em sinal oposto ao ganho da planta na freqncia de
cruzamento. A Figura 3.6 mostra um exemplo da resposta em freqncia de um compensador ajustado
seguindo essas instrues e a Figura 3.7 apresenta um exemplo da resposta em freqncia de lao
aberto de uma planta compensada, que tem a caracterstica integradora desejada.
(s z v ) (s z v )
s (s p v )
1
Zv
Lf Cf
C v (s) k v
pv
40
Lf Cf
(3.19)
(3.20)
(3.21)
29

_______________________________________________________________
[ dB ]
50
HdBi
0
10
100
1 10
1 10
1 10
fi
[ Hz ]
Figura 3.6 - Mdulo do diagrama de Bode do compensador PID da malha de tenso.
fc
fVA B
[ dB ]
50
GH dBi
0
50
10
100
1 10
1 10
1 10
fi
[ Hz ]
Figura 3.7 Mdulo do diagrama de Bode da funo de transferncia de lao aberto da malha de tenso.
A implementao do controlador proposto feita utilizando um circuito bastante difundido na

literatura, que pode ser observado na Figura 3.8 [7]. Este circuito, alm de implementar a funo de
transferncia do controlador PID, tambm executa a subtrao do sinal de referncia pelo sinal
proveniente do sensor de tenso.
A funo de transferncia deste circuito est representada na equao (3.22). A partir desta
funo so determinados os valores apropriados para os componentes. Inicialmente, arbitra-se um
valor inicial para o resistor Riz, e usando as equaes (3.23) a (3.29) determina-se os outros
componentes.
30

_______________________________________________________________
Ci
Rip
Cf
Riz
-
Vo
Rfz
Vc
Vref
+
Rref
Figura 3.8 Circuito eltrico do compensador PID.
1 R iz Ci s 1 R fz Cf s
Vc (s)
C v (s)
Vomedido (s)
R ip R iz
Cf s R ip R iz 1 Ci s
R iz R ip
1
2 R iz f zv
A1
R ip R iz
A 2 A1
Sendo A2 o ganho em alta freqncia do compensador definido como:
Ci
A2 10
H2
20
(3.22)
(3.23)
(3.24)
(3.25)
e H2:
f
(3.26)
H 2 A 20 log pv
fc
O ganho A o valor de ganho que o compensador ir adicionar ao sistema na freqncia de
corte, ou seja, o ganho da planta na freqncia de corte multiplicado por (-1).
A1 o ganho definido pela relao:
H1
A1 10 20
(3.27)
e H1:
f pv
H1 H 2 20 log
fo
Por fim, Cfz definido pela relao da equao (3.29):
(3.28)
R iz
(3.29)
R fz
Seguindo esses procedimentos possvel projetar o compensador de tenso para a malha de
Cfz Ci
controle de Vo de um inversor de freqncia. Essa uma metodologia clssica, que apresenta bons
resultados para cargas resistivas, capacitivas e indutivas.
31

_______________________________________________________________
3.2. Simulao com o Compensador de Tenso

Para validar a metodologia do projeto do compensador foram realizadas simulaes para
diversas situaes. Nestas simulaes pretende-se apresentar o comportamento do inversor operando
em malha fechada sob diversas situaes de carga.
A especificao e o circuito utilizados para realizar as simulaes apresentado na Tabela
3.1 e na Figura 3.9.
Tabela 3.1 Especificao do inversor monofsico com o compensador.
Tenso CC de alimentao
400V
Tenso de sada do inversor
220Vef
Potencia de sada
10kW
20 kHz
Freqncia de sada
60Hz
Variao de corrente no indutor
30% Inominal
Variao da tenso de sada
1% Vnominal
Freqncia do primeiro zero do controlador
3,175 kHz
Freqncia do segundo zero do controlador
3,175 kHz
Freqncia do primeiro plo do controlador
0 Hz
Freqncia do segundo plo do controlador
79,4 kHz
Posio do segundo plo em relao a
25*fc
freqncia de cruzamento
Ganho do compensador
3,24
32

_______________________________________________________________
Figura 3.9 Circuito simulado.
Inicialmente apresentada na Figura 3.10 a forma de onda da tenso na sada do inversor

operando sem carga. Pode-se observar que no h distoro na forma de onda e o valor da tenso de
sada est de acordo com a especificao de projeto, que neste caso de 220 V.
33

_______________________________________________________________
Tenso de sada - Vo
400
300
Tenso [V]
200
100
0
100
200
300
400
0.0063
0.0125
0.0188
0.025
0.0313
0.0375
0.0438
0.05
Tempo [s]
Figura 3.10 Tenso de sada Vo sem carga.
Na Figura 3.11 apresentada a forma de onda na sada do compensador da malha de tenso

tambm com o inversor operando a vazio.
Tenso na sada do controlador - Vc
6
4.5
Tenso [V]
3
1.5
0
1.5
3
4.5
6
0.0063
0.0125
0.0188
0.025
0.0313
0.0375
0.0438
0.05
Tempo [s]
Figura 3.11 Tenso na sada do compensador Vc sem carga.
34

_______________________________________________________________
Na seqncia so mostradas as Figura 3.12 e Figura 3.13 que apresentam as formas de onda
da tenso de sada do inversor e sada do compensador de tenso respectivamente, para a situao onde
aplicado 100% de carga na sada do inversor de tenso. Pode-se observar que a tenso mantm seu
valor nominal de projeto. importante salientar que a carga puramente resistiva.
Tenso de sada - Vo
400
300
Tenso [V]
200
100
0
100
200
300
400
0.0063
0.0125
0.0188
0.025
0.0313
0.0375
0.0438
0.05
Tempo [s]
Figura 3.12 Tenso de sada Vo 100% de carga.

6
4.5
Tenso [V]
3
1.5
0
1.5
3
4.5
6
0.0063
0.0125
0.0188
0.025
0.0313
0.0375
0.0438
0.05
Tempo [s]
Figura 3.13 Tenso na sada do compensador Vc 100% de carga.
35

_______________________________________________________________
A Figura 3.14 apresenta os sinais empregados para obter o comando dos interruptores. Pode
se observar na figura a forma de onda triangular portadora -, e o sinal de sada do controlador que
quando comparados geram o sinal de comando do interruptor S1.
Vtri 1
Com S1
8
Vc
Sinais do modulador
Tenso [V]
4
2
0
2
4
6
8
0.006
0.006025 0.00605 0.006075 0.0061 0.006125 0.00615 0.006175 0.0062
Tempo [s]
Figura 3.14 Tenso na sada do compensador Vc 100% de carga.
O comportamento da tenso de sada do inversor mediante um degrau de 100% de carga

apresentado na Figura 3.15. Pode-se observar uma distoro na forma de onda que aparece na forma
de sobre tenso. Novamente ressalta-se que a carga empregada puramente resistiva.
36

_______________________________________________________________
Tenso de sada - Vo
400
300
Tenso [V]
200
100
0
100
200
300
400
0.0063
0.0125
0.0188
0.025
0.0313
0.0375
0.0438
0.05
Tempo [s]
Figura 3.15 Tenso de sada Vo com degrau de carga: 50% 100%.
Na Figura 3.16 pode ser observada a forma de onda na sada do compensador da malha de
tenso, verifica-se uma perturbao do sinal quando da ocorrncia do degrau na carga.

12
9.88
Tenso [V]
7.75
5.63
3.5
1.38
0.75
2.88
5
0.0063
0.0125
0.0188
0.025
0.0313
0.0375
0.0438
0.05
Tempo [s]
Figura 3.16 Tenso na sada do compensador Vc com degrau de carga: 50% 100%.
37

_______________________________________________________________
A Figura 3.17 apresenta em detalhe a perturbao causada pelo degrau de carga, tanto na
sada do inversor como na sada do compensador da malha de tenso.
Detalhe das tenses Vo e Vc
400
20
Vo
Vc
Tenso [V]
300
17.5
200
15
100
12.5
10
100
7.5
200
300
2.5
400
0.019
0.0195
0.02
0.0205
0.021
0.0215
0.022
0.0225
0
0.023
Tempo [s]
Figura 3.17 Detalhe das tenses Vo e Vc mediante o degrau de carga: 50% 100%.
Na seqncia so apresentadas as figuras das formas de onda da tenso de sada, sada do

controlador e detalhe da perturbao mediante degrau de carga variando desde 100% at 50% da
carga.
Tenso de sada - Vo
400
300
Tenso [V]
200
100
0
100
200
300
400
0.0063
0.0125
0.0188
0.025
0.0313
0.0375
0.0438
0.05
Tempo [s]
Figura 3.18 Tenso de sada Vo com degrau de carga: 100% 50%.
38

_______________________________________________________________
6
4.5
3
Tenso [V]
1.5
0
1.5
3
4.5
6
0.0063
0.0125
0.0188
0.025
0.0313
0.0375
0.0438
0.05
Tempo [s]
Figura 3.19 Tenso na sada do compensador Vc com degrau de carga: 100% 50%.
Detalhe das tenses Vo e Vc

10
400
Vo
Vc
Tenso [V]
350
8.13
300
6.25
250
4.38
200
2.5
150
0.63
100
1.25
50
3.13
0
0.019
0.0195
0.02
0.0205
0.021
0.0215
0.022
0.0225
5
0.023
Tempo [s]
Figura 3.20 Detalhe das tenses Vo e Vc mediante o degrau de carga 100%50%.
Nas Figura 3.21 e Figura 3.22 pode-se observar o comportamento da tenso na sada do
inversor e do compensador quando se conecta ao inversor uma carga no-linear, aqui representada por
39

_______________________________________________________________
um retificador em ponte completa com filtro capacitivo. Os valores da resistncia de carga do
retificador e do capacitor so de R=10 e C=3mF.
Tenso de sada - Vo
400
300
Tenso [V]
200
100
0
100
200
300
400
0.0166
0.0208
0.025
0.0291
0.0333
0.0375
0.0417
0.0458
0.05
Tempo [s]
Figura 3.21 Tenso de sada Vo carga no-linear.

12
9
Tenso [V]
6
3
0
3
6
9
12
0.0166
0.0208
0.025
0.0291
0.0333
0.0375
0.0417
0.0458
0.05
Tempo [s]
Figura 3.22 Tenso na sada do compensador Vc carga no-linear.
40

_______________________________________________________________
4. Restrio da Derivada do Sinal de Controle
O filtro LC responsvel pelo bloqueio dos harmnicos da tenso de sada do inversor. O seu
projeto parte de uma especificao que aceita determinados nveis de ondulao de tenso e corrente
na sada, ou seja, o papel do filtro atenuar os harmnicos, mas ainda haver uma pequena parcela dos
harmnicos mais significativos em alta freqncia na tenso de sada do inversor. Isso se reflete
principalmente na ondulao da tenso de sada. A freqncia de ressonncia do filtro delimita a sua
banda passante. Sabe-se que para freqncias maiores que esta o sistema apresenta atenuao de 40 dB
por dcada. A freqncia de corte do filtro usualmente escolhida em funo da freqncia de
comutao, onde geralmente utilizada a freqncia de corte do filtro no mnimo em uma dcada
abaixo da freqncia do primeiro harmnico. Esta escolha garante uma boa atenuao dos harmnicos
de tenso sobre a carga e minimiza o volume e peso do filtro.
Mesmo assim, esta aproximao pode em alguns casos no atenuar suficientemente os
harmnicos da tenso de sada. Em termos de sinais de controle, essa ondulao estar presente na
sada do sensor de tenso, que a atenuar, passar pelo subtrator da referncia, pelo compensador,
onde pode ser amplificado e por fim aplicado no modulador. Se a componente em alta freqncia
chegar a este ponto do circuito de controle com uma parcela muito significativa, que se refletir numa
variao muito acentuada do sinal de controle, que tambm pode ser designada de uma derivada muito
alta, ele pode provocar mltiplos pulsos indesejveis nos comandos do inversor.
Como pode ser observado na Figura 4.1, quando a ondulao de tenso na entrada do
modulador, proveniente da ondulao da tenso de sada, apresenta uma derivada relevante, o valor
encontrado na sada do mesmo muito diferente do valor esperado e adotado na modelagem do
inversor. Em certos casos podero acontecer pulsos mltiplos que sero enviados para os interruptores
aumentando as perdas por comutao, podendo afetar a forma de onda previamente desejada.
41

_______________________________________________________________
Figura 4.1 Sinais do modulador por largura de pulso e sinais de comando com derivada adequada e no adequada [3].
Como pode ser observado na Figura 4.1 para evitar os problemas no modulador a mxima
derivada da tenso de controle deve ser menor que a derivada da onda triangular. Como a derivada do
sinal de controle uma conseqncia da derivada da variao da tenso de sada, pretende-se
determinar a mxima derivada aceitvel nesse sinal, com o objetivo de evitar mltiplos pulsos.
Para se estimar o valor da derivada mxima da tenso de entrada do modulador sero feitas
algumas simplificaes. Inicialmente, pode-se supor que a forma de onda da ondulao de tenso em
alta freqncia na sada do inversor uma senide conforme a equao (4.1). Est considerando-se
42

_______________________________________________________________
como referncia a tenso de sada V0(t). A variao de tenso est defasada de 180 graus de V0(t).
Equation Chapter (Next) Section 4
VCf (1 t)
sen(2 s t )
(4.1)
2
O comportamento da amplitude da componente de tenso em alta freqncia foi desenvolvido no
VCf (t)
Captulo 2.4 e reproduzido na equao (4.2).

VCf (s t)
(Vi Vop ) sen(1 t) (Vop ) sen(1 t)
(4.2)
32 fs2 L f Cf Vi
Substituindo a equao (4.2) em (4.1), tem-se:
(Vi Vop ) sen(1 t) (Vop ) sen(1 t)
sen(2 s t )
(4.3)
64 f s2 Lf Cf Vi
O instante em que houver a mxima variao na tenso de Cf coincide com o instante da mxima
VCf (t)
derivada do sinal de controle. Isso pode ser comprovado analisando os grficos das Figura 4.2 e Figura
4.3, que representam o comportamento da variao da tenso Cf e a derivada da variao da tenso Cf
em um semiciclo da tenso de sada do inversor. visvel que ambos os sinais possuem os pontos de
maiores variaes nos mesmos instantes (ngulos). Estes grficos foram traados com os parmetros
do projeto exemplo da planilha em anexo.
2
VCf ( t ) 0
0.005
0.01
0.015
Figura 4.2 Comportamento da variao da tenso de Cf em um semiciclo da tenso de sada do inversor.
43

_______________________________________________________________
d
dt
4 10
2 10
VCf ( t )
2 10
4 10
0.005
0.01
0.015
Figura 4.3 Comportamento da derivada da variao da tenso de Cf em um semiciclo da tenso de sada do inversor.
A mxima variao da ondulao em Cf definida no captulo 2.4 como:

Vi
(4.4)
128 f Lf Cf
Substituindo (4.4) em (4.1), obtm-se a expresso para VCf (t) no instante de maior variao da
VCf max
2
s
tenso do capacitor Cf:

Vi
(4.5)
sen(2 s t )
128 f Lf Cf
A mxima derivada do sinal de controle calculada para o instante de maior variao da tenso
VCf max (t)
2
s
do capacitor Cf, isso permite usar a equao (4.5). A variao do sinal de controle definida pela
equao (4.6). O transdutor de tenso comporta-se apenas como ganho (ATv) para toda a faixa de
freqncia. O compensador CV(s) contribui com o ganho kCv e uma fase Cv na freqncia de
ondulao do sinal de controle. O ganho e a fase do compensador so definidos nas equaes (4.7) e
(4.8).
VCmax (t)
Vi
A Tv k Cv sen(2 s t Cv )
128 f L f Cf
2
s
k Cv C V (s) s 2 j
(4.6)
(4.7)
44

_______________________________________________________________
Cv C V (s)s 2 j
(4.8)
A partir da equao (4.6) possvel calcular a derivada da mxima variao do sinal de controle,
definido na equao (4.9).
Vi
d
(4.9)
VC max (t)
A Tv k Cv cos(2 s t Cv )
dt
32 f s Lf Cf
A mxima derivada da mxima variao do sinal de controle, definida na equao (4.10),
ocorrer no instante que o cos(2 s t Cv ) for igual a um.
d
Vi
(4.10)
VC max (t)
A Tv k Cv
dt
32 f s Lf Cf
Para no haver possibilidade de haver pulsos mltiplos a derivada do sinal de controle deve ser
menor que a derivada do sinal modulador, que nesse caso uma onda triangular. A derivada da onda
triangular definida na equao (4.11).
4 Vp
d
(4.11)
Vtri
4 Vp f s
dt
Ts
A condio da equao (4.12) deve ser atendida para no haver possibilidade de pulsos mltiplos
no inversor:
Vi
(4.12)
A Tv k Cv 4 Vp f s
32 f s Lf Cf
Como pode ser observada na equao (4.10), a derivada mxima na entrada do modulador
depende dos parmetros do filtro e do compensador. Quando houver a necessidade de diminuir a
derivada na entrada do modulador pode-se alterar uma srie de variveis. Normalmente o ajuste feito
no capacitor do filtro de sada, e quanto maior o valor da capacitncia menor a ondulao de tenso, ou
aumentando a atenuao do compensador na freqncia de ondulao. A mudana no valor do
capacitor altera a funo de transferncia da planta e, conseqentemente, tambm a funo de
transferncia do controlador. A mudana no ganho do compensador diminui a freqncia de corte,
consequentemente a banda passante do sistema compensador e isso podem provocar outros
inconvenientes. A soluo deste problema pode ser feita por meio de iteraes, alterando parmetros
da planta e/ou do controlador em busca de bons resultados.
Na planilha em anexo so desenvolvidos dois grficos em funo dos parmetros da planta e do
compensador que mostram o quo distante a derivada mxima do sinal de controle est do limiar de
45

_______________________________________________________________
tornar a equao (4.12) falsa. Estes grficos so apresentados nas Figura 4.4 e Figura 4.5 para o
exemplo de projeto da planilha. A Figura 4.4 apresenta o valor das derivadas do sinal de controle e da
triangular em funo da alterao do valor da capacitncia de Cf. Esta figura mostra a possibilidade de
alterao no valor de Cf para a restrio da derivada do sinal de controle. A Figura 4.5 mostra o
comportamento das derivadas em funo da freqncia de cruzamento, que altera o ganho do
compensador na freqncia dos sinais analisados. Estes grficos auxiliam o projetista a verificar a
sensibilidade do projeto e a margem de ajuste que ele pode ter.
importante salientar que o no cumprimento da equao (4.12) acarreta na possibilidade de
haver mltiplos pulsos, mas no necessariamente ir acontecer. A defasagem na variao do sinal de
controle introduzido pelo compensador Cv , definida na equao (4.8), pode evitar o aparecimento dos
pulsos mltiplos mesmo quando a equao (4.12) torna-se falsa. Como o objetivo garantir o no
aparecimento do problema dos pulsos mltiplos e deixar o sistema o mais robusto possvel, optou-se
em fazer a restrio do sinal de controle analisando apenas o mdulo dos sinais, e a fase, que neste
caso somente ajuda na soluo do problema, fica como margem de segurana.
1 10
7.53 10
DVc( Cf2 fc fs )
5
5.05 10
DVtri
2.58 10
1 10
7
1 10
1 10
1 10
1 10
Cf2
Figura 4.4 Derivada do sinal de controle e derivada do sinal modulador em funo da variao de Cf.
46

_______________________________________________________________
1 10
7.53 10
fc
DVc( Cf fc2 fs )
5
5.05 10
DVtri
2.58 10
1 10
3
1 10
1 10
1 10
fc2
Figura 4.5 Derivada do sinal de controle e derivada do sinal modulador em funo da freqncia de cruzamento do
compensador.
4.1. Simulao para a Restrio da Derivada do Sinal de Controle
Segundo o captulo 4 o projeto-exemplo atende a restrio da mxima derivada. Esse resultado

foi conferido por simulao e apresentado na Figura 4.6, que mostra o sinal de controle, a onda
triangular da portadora e os sinais de pulsos do interruptor S1, para o perodo de maior variao da
tenso de sada do inversor. possvel verificar que a derivada do sinal de controle menor que a da
onda triangular e que no est havendo mltiplos pulsos.
A Figura 4.7 apresenta um exemplo de um projeto em que a restrio da mxima derivada do
sinal de controle no atendida. possvel verificar o sinal de controle cruzando vrias vezes a onda
triangular no mesmo perodo, ocasionando mltiplos pulsos, que so aplicados nos interruptores e
causando o mau funcionamento do inversor. Essa situao indesejada pode acontecer se o projeto no
for bem executado.
47

_______________________________________________________________
Figura 4.6 Sinal de controle Vc, sinal triangular Vtr1 e sinal de comando do interruptor S1.
Figura 4.7 Sinal de controle Vc, sinal triangular Vtr1 e sinal de comando do interruptor S1 para um caso com mltiplos
pulsos do sinal de controle.
48

_______________________________________________________________
5. Inversor Monofsico Alimentando uma Carga No Linear
Para a anlise do inversor alimentando carga no-linear foi empregado como carga um circuito
retificador em ponte com filtro capacitivo conforme Figura 5.1.
Figura 5.1 Carga no linear.
49

_______________________________________________________________
O formato da corrente iLo para diversos valores de indutncia do indutor Lo apresentado na
Figura 5.2.
Figura 5.2 Tenso na sada do inversor e corrente de carga.
O projeto de inversores para alimentar cargas no-lineares deve prever a menor distoro
harmnica possvel na tenso de sada deste, ou limit-la a valores aceitveis comercialmente.
A varivel mais significativa na introduo de distoro harmnica na tenso a derivada da
corrente de carga, pois exigir respostas rpidas tanto do compensador de tenso como da planta.
imperativo portanto conhecer estas derivadas: da corrente de carga, da planta e do compensador.
Para limitar os valores de derivada da corrente de carga e com isso possibilitar menor distoro
harmnica da tenso de sada, introduzido um indutor entre a sada do inversor e a carga no-linear.
Para determinar o valor desta indutncia parte-se de grandezas que podem ser determinadas a
partir de especificaes do projeto, como o fator de crista da corrente e a corrente eficaz na sada do
inversor.
50

_______________________________________________________________
Conforme apresentado no Captulo 2.4, a corrente no indutor do retificador de onda completa
pode ser expressa pela equao (5.1). Equation Chapter (Next) Section 5
iLo t
Vop cos t cos 1 Vcc 1 t
Lo
(5.1)
Onde;
Vcc
V
op
1 sin 1
(5.2)
A mxima corrente de carga ocorre em 2, conforme a expresso (5.3).
2 1
(5.3)
Substituindo a equao (5.3) em (5.1), obtm-se (5.4).

IpLo 2
2 cos 1 Vop Vcc 21
Lo
(5.4)
A partir da potncia aparente que fornecida pelo inversor especificao de projeto pode-se
determinar a corrente eficaz de carga, para isso necessrio conhecer a tenso eficaz na sada do
inversor. A equao (5.5) mostra como determinar o valor da corrente eficaz na sada do inversor.
S ret
Vef op
Seja o fator de crista definido pela expresso:
Ief Lo
fc
IpLo
Ief LO
(5.5)
(5.6)
A indutncia de entrada necessria para um dado fator de crista :
fc Ief Lo
2 cos 1 Vop Vcc 21
Lo
(5.7)
51

_______________________________________________________________
Lo
2 cos 1 Vop Vcc 21
fc Ief Lo
(5.8)
Avaliando-se o comportamento da corrente no indutor do filtro de sada -Lf pode-se determinar

a mxima derivada de corrente que pode ser fornecida pelo inversor na subida da corrente de carga. A
equao (5.9) mostra a capacidade que o inversor possui em fornecer derivada de corrente de carga,
trata-se, portanto de um limite.
diLf
nVi Vop sin r t
(5.9)
dt
Lf
Avaliando a mxima derivada de corrente solicitada pela carga no-linear na subida da corrente
de carga, obtm-se expresso (5.10).
diLo Vop sin r t Vcc
dt
Lo
(5.10)
De maneira anloga o comportamento da corrente no indutor do filtro de sada -Lf deve ser
avaliado tambm na descida da corrente de carga. A equao (5.11) apresenta a capacidade que o
inversor possui em fornecer derivada de corrente de carga.
diLf
nVi Vop sin r t
(5.11)
dt
Lf
Avaliando tambm a mxima derivada de corrente solicitada pela carga no-linear na descida da
corrente de carga, obtm-se expresso (5.12).
diLo Vcc Vop sin r t

(5.12)
dt
Lo
importante salientar que a capacidade de fornecer derivada na derivada na subida da corrente
de carga diferente da capacidade de fornecer derivada na descida da corrente de carga, como
demonstram as expresses (5.9) e (5.11). O mesmo raciocnio pode ser estendido s derivadas da
corrente da carga no-linear, conforme as equaes (5.10) e (5.12).
O comportamento da tenso na sada do inversor, da corrente de carga, da derivada mxima de
corrente que o inversor pode fornecer e da derivada da corrente de carga mostrado na Figura 5.3. As
curvas foram traadas com as equaes deduzidas acima.
52

_______________________________________________________________
Figura 5.3 Tenso na sada do inversor e corrente de carga.
A partir da anlise da Figura 5.3 possvel verificar que a mxima derivada na subida da
corrente de carga ocorre em
, conforme apresentado na equao (5.13).
r tmx
(5.13)
2
Substituindo a expresso (5.13) nas equaes (5.9) e (5.10), obtm-se as expresses (5.14) e
(5.15), que indicam o ngulo em que a capacidade de fornecer a derivada de corrente na sada do
inversor deve ser comparada com a derivada da corrente de carga.
diLf
dt
mx
nVi Vop
Lf
(5.14)
53

_______________________________________________________________
V V
diLo
(5.15)
mx op cc
dt
Lo
Para que haja distoro harmnica na tenso de sada do inversor em virtude da saturao do
compensador de tenso deve-se obedecer a condio estabelecida na equao (5.16). Esta restrio se
aplica para a subida da corrente de carga.
di
diLo
mx Lf mx
dt
dt
(5.16)
Manipulando a equao (5.16) pode-se definir a relao da equao (5.17).

Lo Vop Vcc
L f nVi Vop
(5.17)
5.1. Resultados de Simulao com Carga No-Linear
Para validar a metodologia empregada na anlise terica foram realizadas simulaes do

inversor operando em malha fechada e alimentando carga no-linear. A carga no-linear adotada para
todas as simulaes um retificador monofsico em ponte com filtro capacitivo. Esta estrutura foi
adotada pois representa certamente a maioria das situaes de carga no-linear a que o inversor estar
sujeito em aplicaes comerciais.
5.1.1. Carga no-linear retificador com fonte de tenso
Para a primeira situao simulada o filtro capacitivo do retificador foi substitudo por uma fonte
de tenso conforme apresentado na Figura 5.4, obedecendo desta forma a simplificao tambm
adotada na anlise terica. O valor da fonte de tenso [V] empregada na simulao de 300 Vdc e Lo
= 75 H.
As especificaes para o inversor de tenso so idnticas para todas as condies de carga:
Tenso de entrada do inversor Vi = 400V;
Indutor do filtro do inversor Lf = 260H;
Capacitor do filtro do inversor Cf = 9,7F;
Freqncia de comutao dos interruptores do inversor fs = 20KHz;
Potncia aparente na sada do inversor Po = 10KVA;
54

_______________________________________________________________
Tenso eficaz na sada do inversor Vo = 220V.
Figura 5.4 Estrutura simplificada empregada na simulao.
Na Figura 5.5 so apresentadas as formas de onda da tenso na sada do inversor e a corrente na

entrada do retificador. A caracterstica no-linear da corrente de carga pode ser observada, como
tambm perceptvel pequena distoro na forma de onda da tenso.
Figura 5.5 Tenso na sada do inversor e corrente na carga do mesmo.
55

_______________________________________________________________
O fator de crista da forma de onda da corrente de carga de 3 e a distoro harmnica total da
tenso na sada do inversor menor que 1%.
As figuras a seguir apresentam a potncia aparente na sada do inversor e o fator de potncia,
respectivamente.
Figura 5.6 Potncia aparente e fator de potncia na sada do inversor.
O espectro harmnico da tenso na sada do inversor apresentado na Figura 5.7 . possvel
Amplitude
observar o baixo contedo harmnico presente na tenso de sada do inversor - DHT=0,977%.
0.005
0
0
5000
1 10
1.5 10
2 10
2.5 10
3 10
3.5 10
4 10
Frequncia
Figura 5.7 - Espectro harmnico presente na tenso de sada do inversor.
4.5 10
5 10
56

_______________________________________________________________
5.1.2. Carga no-linear retificador com filtro capacitivo

O circuito empregado para simulao onde no se adota a simplificao anterior apresentado
na figura a seguir. Verifica-se que a fonte de tenso foi substituda pelo capacitor [C] e o resistor [R]
de valores 7mF e 16,5, respectivamente. Os demais valores permanecem inalterados.
Figura 5.8 Estrutura empregada na simulao.
Na Figura 5.9 so apresentados as formas de onda da tenso na sada do inversor e a corrente na

entrada do retificador com filtro capacitivo.
O fator de crista da corrente na sada do inversor 3 e a distoro harmnica total na tenso de
sada aproximadamente 1%.
57

_______________________________________________________________
Figura 5.9 Tenso na sada do inversor e corrente na carga do mesmo.
Na seqncia apresentada na Figura 5.10 a potncia absorvida pela carga do inversor e seu
fator de potncia.
Figura 5.10 Potncia aparente e fator de potncia na sada do inversor.
58

_______________________________________________________________
A distoro harmnica total e o contedo harmnico da tenso de sada do inversor apresentam
pouca alterao se comparados aos resultados obtidos na simulao anterior. Isto demonstra a validade
Amplitude
do modelo simplificado apresentado na anlise terica.
0.005
0
0
5000
1 10
1.5 10
2 10
2.5 10
3 10
3.5 10
4 10
4.5 10
5 10
Frequncia
Figura 5.11 Espectro harmnico presente na tenso de sada do inversor DHT=1,004%.
5.1.3. Carga no-linear com alterao de Lo (35H)

Nas simulaes anteriores pode-se verificar a boa resposta do inversor quando este alimenta
carga no-linear, desde que respeitadas algumas restries de projeto. Na anlise terica foi
demonstrado que uma restrio importante a da derivada de corrente de carga ser menor que a
derivada que a planta pode fornecer, principalmente para que no haja gerao de mltiplos pulsos no
comando dos interruptores.
Um dos elementos importantes na limitao da derivada da corrente de carga o indutor Lo.
Nesta etapa da simulao ser mostrado o impacto sobre a distoro harmnica da tenso de sada do
inversor quando o indutor Lo reduzido a valores que permitam derivadas muito prximas s da
capacidade da planta.
Na Figura 5.12 mostrado o comportamento da derivada da corrente de carga, derivada mxima
de corrente da planta quando houver possibilidade de regenerao de energia e derivada mxima de
corrente da planta quando no houver possibilidade de regenerao de energia.
Pode-se verificar que a derivada de corrente da planta ainda ligeiramente superior da
derivada da corrente de carga. Isto significa que se a dinmica do compensador de tenso estiver
corretamente ajustado, o inversor fornecer tenso na sada com pequena distoro harmnica.
59

_______________________________________________________________
5 10
5 10
diLom( )
1 10
diLf ( )
diLfa( )
1.5 10
2 10
2.5 10
3 10
0.5
1.5
2.5
3.5
Derivada da corrente de carga

Derivada da planta - com regenerao instantnea
Derivada da planta - sem regenerao instantnea
Figura 5.12 Comportamento das derivadas de corrente de carga e da planta.
A Figura 5.13 mostra a tenso na sada do inversor e a corrente absorvida pela carga. Com a
reduo do valor do indutor Lo de 75H para 35 H possvel perceber pequeno aumento na
distoro harmnica da tenso de sada. Esta distoro no guarda relao com a derivada da corrente
de carga, mas est relacionada ao aumento da derivada quando a corrente de carga se anula. Este fato
pode ser verificado tambm a partir da anlise do comportamento do sinal de controle Vc que no
possui distoro nos pontos de derivada mxima de subida e de descida da corrente de carga e sim na
extino da corrente de carga.
60

_______________________________________________________________
Figura 5.13 Tenso na sada do inversor, corrente na carga e sinal de controle.
A Figura 5.14 mostra o contedo harmnico presente na tenso de sada do inversor quando este
alimenta um retificador em ponte. Pode ser observado um ligeiro aumento da distoro harmnica
Amplitude
total causada pela reduo do valor de Lo.
0.005
0
0
5000
1 10
1.5 10
2 10
2.5 10
3 10
3.5 10
4 10
4.5 10
5 10
Frequncia
Figura 5.14 Contedo harmnico na tenso de sada do inversor DHT=1,85%.
5.1.4. Carga no-linear com alterao de Lo (15H)

Reduzindo ainda mais o valor do indutor Lo, pode-se observar pela Figura 5.15 que a derivada
da corrente de carga maior do que a mxima derivada que a planta pode fornecer.
61

_______________________________________________________________
6
1 10
5 10
0
5
diLom( )
diLf ( )
5 10
1 10
diLfa( )
6
1.5 10
2 10
2.5 10
3 10
0.5
1.5
2.5
3.5
Derivada da corrente de carga

Derivada da planta - com regenerao instantnea
Derivada da planta - sem regenerao instantnea
Figura 5.15 - Comportamento das derivadas de corrente de carga e da planta.
Na Figura 5.16 possvel observar o comportamento da corrente de carga e da tenso de sada

do inversor. Nota-se significativo aumento do valor de pico da corrente de carga, isto introduz
distoro ao sinal de controle Vc o que acarreta maior distoro harmnica da tenso na sada do
inversor.
62

_______________________________________________________________
Figura 5.16 Tenso de sada do inversor, corrente de carga e tenso de controle.
Figura 5.17 Detalhe da tenso de sada com distoro.
A Figura 5.18 apresenta a tenso de controle e a tenso na entrada do filtro do inversor (tenso
Vab). possvel verificar a saturao do sinal de controle nos pontos de mxima derivada da corrente
de carga A mxima derivada da corrente de carga coincide com o pico da tenso senoidal na sada do
63

_______________________________________________________________
inversor. Observa-se ainda a inverso dos pulsos da tenso Vab durante a derivada negativa da
corrente de carga. A Figura 5.19 mostra com detalhe a inverso dos pulsos da tenso VAB durante a
derivada negativa da corrente de carga. Nessa figura tambm mostrado a corrente de entrada do
inversor, que negativa durante a inverso dos pulsos da tenso VAB, ou seja, est havendo
regenerao instantnea de potncia nesses perodos.
Figura 5.18 Tenso de controle Vc e tenso na entrada do filtro.
64

_______________________________________________________________
Figura 5.19 Corrente na entrada do inversor e tenso na entrada do filtro.
A figura a seguir mostra o contedo harmnico presente na tenso de sada do inversor. A
Amplitude
distoro harmnica total de 3,6%.
0.005
0
0
5000
1 10
1.5 10
2 10
2.5 10
3 10
3.5 10
Frequncia
Figura 5.20 Contedo harmnico da tenso de sada.
4 10
4.5 10
5 10
65

_______________________________________________________________
Equation Chapter 6 Section 6
6. Estudo de Perdas
Para tornar um projeto factvel necessrio que todos os componentes sejam adequadamente
dimensionados, e no caso dos semicondutores do estgio de potncia deve-se dimensionar tambm o
dissipador de calor.
Nesta seo ser realizado o estudo das perdas nos semicondutores do estgio de potncia para
que seja possvel determinar a potncia perdida na conduo e nas comutaes dos interruptores
durante a operao do inversor. Estes clculos so fundamentais para o correto dimensionamento do(s)
dissipador(es) de calor.
6.1. Estudo das Perdas nos Semicondutores

Escolhidos os semicondutores a serem empregados no inversor, o passo seguinte determinar o
clculo de suas perdas, para poder dimensionar o dissipador adequado com o objetivo de manter a
temperatura dos interruptores dentro de seus limites de operao.
As perdas nos semicondutores podem ser divididas em dois tipos, perdas por conduo e perdas
por comutao. Para determinar as perdas necessrio conhecer a corrente que circula atravs dos
interruptores. Neste trabalho ser feito o clculo de perdas considerando carga puramente resistiva na
sada do inversor.
6.1.1. Perdas por Conduo.
1.a) Perdas no IGBT

Considerando o inversor operando em malha fechada, a tenso de sada dada pela seguinte
expresso:
(6.1)
vo Vop sin
A corrente de sada do inversor para uma carga puramente resistiva pode ser expressa atravs de:
io I CM sin
Para a mesma carga a razo cclica dada pela seguinte expresso:
(6.2)
66

_______________________________________________________________
d
Vop
sin
(6.3)
Vi
A queda de tenso no IGBT determinada em funo da corrente do coletor [8] e [9].
VCEN VCO
iC VCO
(6.4)
I CN
A energia mdia instantnea por perodo de comutao pode ser calculada atravs da seguinte
vce
expresso:
(6.5)
Ei vce iC tScon
Onde tScon o tempo de conduo do interruptor em um perodo de comutao.
t Scon 1 d
Ts
2
Substituindo a expresso (6.6) em (6.5), obtm-se:
(6.6)
Ei vce iC 1 d
Ts
(6.7)
2
Para uma freqncia de comutao muito maior que a freqncia da rede (fs>>fr), tem-se:
Ei
1
vce iC 1 d
t
2
(6.8)
t Ts
(6.9)
Onde:
Logo a potncia instantnea ser:
dEi Ei
(6.10)
t
dt
A potncia mdia perdida no interruptor por conduo em cada ciclo da rede ser:
Pi
PScon
1
2
vce iC
1 d d
2
(6.11)
Substituindo:
PScon
1
4
VCEN VCO
Vop
I CM sin VCO I CM sin 1

sin d (6.12)
I CN
Vi
Resolvendo:
1 M VCEN VCO
1 M
VCO I CM
PScon
I CM 2
I CN
8 3
2 8
Onde M o ndice de modulao definido pela equao:
(6.13)
67

_______________________________________________________________
M
Vop
(6.14)
Vi
1.b) Perdas no diodo

Da mesma forma que no caso do interruptor, pode-se determinar as perdas por conduo no
diodo empregando a mesma metodologia.
No caso do diodo o tempo de conduo dele o tempo complementar da conduo do
interruptor num perodo de comutao, assim:
t Dcon Ts t Scon
(6.15)
t Dcon 1 d
(6.16)
Ou;
Ts
2
Logo a potncia mdia num perodo da rede ser:
PDcon
1
2
vce iC
1 d d
2
(6.17)
Resolvendo:
1 M VFN VFO
1 M
PDcon
I CM 2
VFO I CM
8 3 I FN
2 8
importante frisar que IFN igual ICN.
(6.18)
6.1.2. Perdas por Comutao
2a) Perdas no IGBT

No interruptor as perdas por comutao so originadas pela sua entrada em conduo e o
bloqueio. Inicialmente sero analisadas as perdas por entrada em conduo e posteriormente as perdas
devido o bloqueio.
Perdas por entrada em conduo do IGBT
A representao da entrada em conduo de um IGBT pode ser observada na figura a seguir:
68

_______________________________________________________________
Figura 6.1 Detalhe da entrada em conduo do IGBT (Referncia [10]).
Aproximao:
Figura 6.2 Aproximao entrada em conduo do IGBT adotada para o equacionamento.
69

_______________________________________________________________
A potncia mdia no IGBT na entrada em conduo pode ser calculada atravs da energia total
para um ciclo completo da tenso de sada do inversor. Logo, a energia produzida na entrada em
conduo do interruptor dada pela seguinte expresso:
t2
ESon Vi iC t dt
(6.19)
t0
Devido tenso de entrada ser constante tem-se:

t2
t1
(6.20)
ESon Vi iC t dt iC t dt
t
t
1
0
Segundo a Figura 6.2 , a integral da corrente representa a rea descrita pela curva:
ESon Vi A B C
(6.21)
Resolvendo para rea A:
iC tr
2
(6.22)
tr
trN
iC
I CN
(6.23)
iC trN
iC
2 I CN
(6.24)
Onde:
Assim:
A
Resolvendo para rea B:
I rr ta
2
Segundo[8], pode-se utilizar a seguinte aproximao:
(6.25)
ta trr
Conforme [8], trr pode ser descrito pela equao (6.27):
(6.26)
trr 0.8 0.2 C

trrN
I CN
(6.27)
Logo:
iC
I rr
0.8 0.2
trrN
2
I CN
Em [8] define-se a corrente Irr como sendo:
B
(6.28)
70

_______________________________________________________________
i
I rr 0.7 0.3 C
I rrN
I CN
Assim a rea B pode ser escrita como:
i
iC
1
B 0.7 0.3 C
0.8 0.2
trrN I rrN
2
I CN
I CN
2
iC
iC
B 0.28 0.19
0.03
trrN I rrN
I CN
I CN
Resolvendo para rea C:

C iC ta
(6.29)
(6.30)
(6.31)
(6.32)
Pode-se escrever:
i
C iC 0.8 0.2 C
trrN
I CN
Substituindo as equaes (6.24), (6.31) e (6.33) em (6.21), obtm-se:

2
i t
iC
iC
C
rN
0.03
iC 0.28 0.19
Q
rrN
I CN
I
2 I CN
CN
ESon Vi
iC
iC 0.8 0.2
trrN
I CN
Considerando fs>>fr.
dESon ESon
dt
Ts
A potncia instantnea pode ser descrita pela expresso (6.36):
(6.33)
(6.34)
(6.35)
dESon
(6.36)
dt
A potncia mdia pode ser obtida integrando-se a potncia instantnea em um semiciclo da
pSon
tenso de sada do inversor:

1
pSon d
2 0
Substituindo (6.36), (6.35) e (6.34) em (6.37), tem-se:
PSTon
(6.37)
71

_______________________________________________________________
2
i t
iC
iC
C
rN
0.03
iC 0.28 0.19
Q
rrN
I CN
1 Vi 2 I CN
I CN
PSTon
d (6.38)
2 Ts 0
iC
iC 0.8 0.2
trrN
I CN
Resolvendo (6.38):
PSTon
I CM
I CM
trrN
1 Vi trN
2
2
1.6
0.1
I CM QrrN 0.28 0.38
I
t
0.015
CM rrN
CM
2 Ts 4 I CN
I CN
I CN
I CN
(6.39)
Perdas no Bloqueio IGBT

A energia perdida durante o bloqueio do IGBT descrita pela equao (6.40).
Vi iC
tf
2
De acordo com [8], tf pode ser descrito como:
ESoff
2 1 i
tf C
t fN
3 3 I CN
Fazendo a substituio da expresso (6.41) em (6.40) chega-se em (6.42).
ESoff
Vi iC 2 1 iC

t fN
2 3 3 I CN
(6.40)
(6.41)
(6.42)
Considerando fs>>fr:
Vi iC 2 1 iC

t fN
2Ts 3 3 I CN
dt
A potncia instantnea definida como:
dESoff
pSoff
dESoff
dt
Calculando a potncia mdia a partir da potncia instantnea:
(6.43)
(6.44)
1 Vi iC 2 1 iC
(6.45)

t fN
2 0 2Ts 3 3 I CN
Resolvendo a expresso anterior obtm-se potncia perdida no bloqueio do IGBT:
PSoff
PSoff
Vi f s
12
I CM 2 t fN
4 I CM
2 I CN
(6.46)
72

_______________________________________________________________
2b) Perdas no Diodo
No diodo as perdas por comutao so originadas pelo seu bloqueio. Este componente no
apresenta perdas por entrada em conduo.

Perdas no Bloqueio do Diodo
As perdas de bloqueio do diodo so proporcionais a sua caracterstica de recuperao. A rea
B da Figura 6.2 mostra o comportamento da corrente de recuperao do diodo e representa as perdas
perdidas por ele durante o bloqueio. Vale ressaltar que o diodo no apresenta perdas na entrada em
conduo.
Seguindo o mesmo procedimento descrito no item Perdas de comutao do IGBT, onde foram
calculadas as perdas referentes rea B, encontra-se a expresso (6.47) que descreve as perdas de
bloqueio do diodo.
PDoff
I CM
I CM
1 Vi
QrrN 0.28 0.38
0.015

2 Ts
I CN
I CN
(6.47)
6.1.3. Perdas Totais nos Semicondutores do Estgio de Potncia de um Inversor Monofsico

As perdas totais nos semicondutores do estgio de potncia de um inversor monofsico em ponte
completa com sada senoidal modulao senoidal 3 nveis podem ser calculadas multiplicando-se
por quatro as perdas em cada semicondutor. Isto possvel devido simetria existente na estrutura em
ponte completa e em sua operao. A expresso (6.48) representa as perdas totais nos semicondutores.
(6.48)
Ptotal 4 PS 4 PD
Substituindo as equaes (6.13), (6.39), (6.46), (6.18) e (6.47) na equao (6.48), obtm-se a
expresso (6.49).
Ptotal 4 PScon PSTon PSoff 4 PDcon PDoff
(6.49)
73

_______________________________________________________________
6.2. Dimensionamento Trmico Exemplo de Projeto
Tendo-se definidas as perdas nos semicondutores necessrio o dissipador adequado para
manter as temperaturas dos componentes dentro dos nveis adequados.
Optou-se pelo emprego de um nico dissipador para acomodar os dois mdulos. O circuito
trmico equivalente para esta configurao mostrado na Figura 6.3. Como as resistncias trmicas de
juno-cpsula e cpsula-dissipador so fornecidas pelo fabricante do semicondutor, resta calcular a
resistncia trmica dissipador-ambiente necessria para manter a temperatura de juno dos
componentes dentro dos nveis adequados.
No item 6.1 foi escolhido o mdulo de IGBT da International Rectifier cujo cdigo
GA250TS60U, esta escolha uma opo do projetista e deve considerar aspectos tecnolgicos e de
custos. Cada mdulo composto por dois IGBTs e dois diodos de roda livre, formando um brao do
inversor.
RjcIGBT1
Tj1
PTigbt
RjcIGBT2
Tj2
PTigbt
Rcd1
Tc1
RjcDIODO1
Tj3
PTdiodo
2PTdiodo+2PTigbt
RjcDIODO2
Tj4
PTdiodo
Rda
Td
RjcIGBT3
Tamb
Tj5
PTigbt
4PTdiodo+4PTigbt
RjcIGBT4
Tj6
Rcd2
PTigbt
Tc2
RjcDIODO3
Tj7
PTdiodo
2PTdiodo+2PTigbt
RjcDIODO4
Tj8
PTdiodo
Figura 6.3 Circuito trmico equivalente para dois mdulos em um dissipador.
O procedimento para definir a resistncia trmica necessria do dissipador segue a seguir.

A partir da temperatura mxima de juno definida para o IGBT e diodo possvel calcular a
temperatura de cpsula para cada um dos componentes. So conhecidas as resistncias trmicas dos
semicondutores e suas perdas:
74

_______________________________________________________________
Tcigbt Tjigbt R jcigbt PTigbt
(6.50)
Tcdiodo Tjdiodo R jcdiodo PTdiodo
(6.51)
Adota-se a maior temperatura de cpsula entre o IGBT e o diodo como a temperatura de cpsula
do mdulo.
(6.52)
Tc Tcigbt
A partir da temperatura de cpsula do mdulo possvel definir a temperatura do dissipador.
Td Tc R cd 2 PTigbt 2 PTdiodo
(6.53)
Com a temperatura do dissipador, e definida a temperatura ambiente em que o inversor ir

operar, define-se a resistncia trmica necessria para o dissipador:
R da
Td Ta
4 PTigbt 4 PTdiodo
(6.54)
Alguns fabricantes disponibilizam a resistncia trmica de cpsula-ambiente do dissipador, que

definida como:
R ca R cd R da
(6.55)
Com a equao (6.54) ou equao (6.55) possvel definir o dissipador necessrio para o
inversor.
Ao escolher o dissipador, deve-se conferir como sero os valores das temperaturas no dissipador,
na cpsula e na juno. As equaes (6.56), (6.57), (6.58) e (6.59) calculam essas temperaturas
utilizando a resistncia trmica do dissipador escolhido:
Td Ta R da 4 PTigbt 4 PTdiodo
(6.56)
Tc Td R cd 2 PTigbt 2 PTdiodo
(6.57)
Tjigbt Tc R jcigbt PTigbt
(6.58)
Tjdiodo Tc R jcdiodo PTdiodo

Os valores devem estar abaixo dos limites definidos pelo fabricante.
(6.59)
Pode-se adotar outras configuraes para montar o estgio de potncia: emprego de

componentes discretos ou de um nico mdulo com todos os componentes. A Figura 6.4 apresenta o
circuito trmico equivalente para o caso do emprego de componentes discretos e Figura 6.5 mostra o
75

_______________________________________________________________
circuito trmico equivalente ao utilizar um nico mdulo. Para ambas as situaes considerou-se o
emprego de um nico dissipador.
RcdIGBT1
RjcIGBT1
Tc1
Tj1
P1
RjcIGBT2
Tj2
RcdIGBT2
Tc2
P2
RjcIGBT3
RcdIGBT3
Tc3
Tj3
P3
RcdIGBT4
RjcIGBT4
Tc4
Tj4
Rda
P4
RjcDIODO1
Tj5
Td
Tc5
Tamb
RcdDIODO1
4P+4PD
PD1
RjcDIODO2
RcdDIODO2
Tc6
Tj6
PD2
RjcDIODO3
RcdDIODO3
Tc7
Tj7
PD3
RjcDIODO4
RcdDIODO4
Tc8
Tj8
PD4
Figura 6.4 - Circuito trmico equivalente usando componentes discretos em um dissipador.
RjcIGBT1
Tj1
PTigbt
RjcIGBT2
Tj2
PTigbt
RjcDIODO1
Tj3
PTdiodo
RjcDIODO2
Tj4
PTdiodo
Rcd
Rda
Td
Ta
RjcIGBT3
Tj5
4PTdiodo+4PTigbt
PTigbt
RjcIGBT4
Tj6
PTigbt
RjcDIODO3
Tj7
PTdiodo
RjcDIODO4
Tj8
PTdiodo
Figura 6.5 Circuito trmico equivalente para um mdulo em um dissipador.
76

_______________________________________________________________
7. Introduo ao Estudo do Paralelismo de Inversores
Para iniciar o estudo do paralelismo de inversores necessrio verificar qual o problema deste
tipo de configurao, por isso a seguir sero apresentadas algumas simulaes com este objetivo. Aps
esta etapa ser feito um estudo matemtico simplificado do problema.
7.1. Problema da operao em paralelo de inversores

Inversores de tenso operando em paralelo possue o problema que variaes nas tenses de
alimentao de cada unidade, variaes paramtricas dos componentes do inversor e variaes nos
sinais de controle podem desequilibrar a potncia processada por cada unidade. H casos em que um
inversor torna-se carga dos demais.
A Figura 7.1 mostra o resultado de simulao com dois inversores operando em paralelo
alimentado uma carga resistiva. Foi considerado que h uma variao de 7% na tenso CC de
alimentao entre as duas unidades. visvel nos resultados a diferena entre as correntes, inclusive
h uma defasagem entre elas. O inversor 1 est consumindo potncia reativa, que fornecida pelo
inversor 2 e h um desbalano considervel na potncia ativa processada por cada unidade.
A Figura 7.2 apresenta uma simulao do mesmo circuito considerando uma variao de 10% na
indutncia de sada do filtro LC dos inversores. Observando os resultados nota-se uma pequena
variao entre as amplitudes e fases das correntes e na potncia ativa processada fornecida por cada
inversor. Mas h um desbalano considervel nas potncias reativas, em que o inversor 2 est
consumindo potncia reativa do inversor 1.
Estes dois simples casos mostram que necessrio haver um controle eficaz do funcionamento
de inversores operando em paralelo. Como visto, h casos de desequilbrio que um inversor pode se
tornar carga dos outros, sobrecarregando esses e podendo danificar a UPS. Tambm possvel
concluir que os desequilbrios so mais visveis monitorando as variveis de potncias do que as
correntes.
77

_______________________________________________________________
Figura 7.1 - Simulao de dois inversores operando em paralelo com variaes de 7% na tenso de alimentao CC.
Figura 7.2 Simulao de dois inversores operando em paralelo com variaes de 10% na indutncia do filtro LC de sada.
78

_______________________________________________________________
7.2. Estudo Matemtico do Paralelismo de Inversores
Para entender o principio de funcionamento de inversores operando em paralelo pode-se fazer
uma anlise matemtica simplificada.Equation Chapter (Next) Section 7
Inicialmente apresentado na Figura 7.3 um gerador alimentado uma carga atravs de uma linha
de transmisso sem perdas. Analisando este circuito encontram-se facilmente as equaes (7.1) e (7.2),
que mostram que a potncias fornecidas pelo gerador dependem de V1, V0 e L, alm disso, a potncia
ativa depende do seno e a potncia reativa do cosseno do ngulo entre as tenses. Esse resultado pode
ser extrapolado para inversores operando em paralelo, como demonstrado a seguir.
P10
V1 V0 sen(10 )
X L1
(7.1)
V02 V1 V0 cos(10 )
(7.2)
Q10
X L1
O circuito da Figura 7.4 mostra dois inversores ligados em paralelo alimentando uma carga.
Para o estudo da potncia fornecida por cada inversor possvel simplificar os inversores da Figura
7.4 por duas fontes de tenso, como apresentado na Figura 7.5. A pior situao para o paralelismo de
inversores a sua operao a vazio (sem carga), como exemplificado na Figura 7.6. Fazendo a anlise
do fluxo de potncia do circuito da Figura 7.6 encontram-se as equaes (7.3) e (7.4). Essas equaes
demonstram que pode haver fluxo de potncia entre os inversores, que a potncia ativa depende da
diferena das amplitudes e do seno do ngulo entre as tenses V1 e V2 e que a potncia reativa
depende da diferena das amplitudes e do cosseno do ngulo entre as tenses. Para um ngulo teta
muito pequeno (muito prximo de zero), o fluxo de potncia ativa entre os inversores
aproximadamente zero e o fluxo de potncia reativa depende apenas das amplitudes das tenses V1 e
V2. A situao ideal a que no haja fluxo de potncia entre os inversores, consequentemente,
havendo equilbrio de potncias processadas por cada inversor. Para o caso da Figura 7.5, so
encontradas as equaes de fluxo entre cada inversor e a carga e entre os inversores, representadas nas
equaes (7.5), (7.6), (7.7) e (7.8) , alem das equaes (7.3) e (7.4). As anlises dos circuitos das
Figura 7.3, Figura 7.4, Figura 7.5 e Figura 7.6 so apresentadas Anexo A.
P12
V1 V2 sen(12 )
X L1 X L2
(7.3)
Q12
V12 V2 V1 cos(12 )
X L1 X L2
(7.4)
79

_______________________________________________________________
P10
V1 V0 sen(10 )
X L1
(7.5)
Q10
(7.6)
P20
V2 V0 sen(20 )
X L2
V02 V1 V0 cos(10 )
X L1
(7.7)
Q 20
V02 V2 V0 cos(20 )
X L2
(7.8)
No caso dos inversores em paralelo a tenso V0 (tenso da carga) imposta pelo controle, sendo
as variveis livres para a ao de controle V1 e V2. Ao na amplitude e fase dessas variveis pode
provocar desequilbrio de potncia entre os inversores. Por isso, tcnicas que utilizam o
monitoramento de potncia ativa e reativa indicam ser as mais apropriadas para esta aplicao.
Inversor
1
Vi1
Figura 7.3 Gerador alimentado uma

carga.
L1
L2
IL1
IL2
Z V0(t)
Inversor
2
Vi2
Figura 7.4 Dois inversores em paralelo alimentando uma carga.
Figura 7.5 Modelo simplificado de dois geradores

em paralelo alimentando uma carga.
Figura 7.6 Modelo simplificado de dois geradores em paralelo

alimentando uma carga.
7.3. Principais Tcnicas para o Paralelismo de Inversores Citadas na Literatura

Na literatura alguns mtodos de controle da distribuio de potncia so estudados. Estas
estratgicas de controle so divididas em duas categorias principais que so o controle sem
interconexo e controle com conexo das unidades. A seguir apresentado um resumo de algumas
tcnicas usuais.
80

_______________________________________________________________
7.4. Controle com Conexo
A possibilidade de existir comunicao entre as unidades pode facilitar a estratgia de controle,
facilitando o sincronismo e o controle da diviso de potncia. Em desvantagem esse tipo de sistema
diminui a flexibilidade de colocar ou retirar inversores da UPS, e ainda diminui a redundncia do
sistema. Existem diversas alternativas para o controle de inversores na literatura como, Central Limit
Control, Master-Slave Control, Circular Chain Control, Distributed Logic Control dentre outros. O
conceito bsico dos principais mtodos ser abordado a seguir.
7.4.1. Central Limit Control
Este mtodo baseia-se em um controle central que, a partir dos requisitos de carga, determina a
potncia ou corrente a ser fornecida por cada unidade do sistema. O controle central recebe as
informaes das correntes de cada unidade e corrente de total de carga (ou calculada), definindo o
desvio de corrente de cada inversor [12].
A unidade central de controle dos sistemas que determinam a corrente de carga de cada unidade,
envia o desvio de corrente e o sinal de sincronismo para cada inversor. Com essas duas informaes o
controle de cada unidade atua no controle da malha de tenso de sada do inversor. Nessa configurao
a tenso de sada todos os inversores estar em fase e o desvio de corrente compensado atuando na
amplitude da tenso. O controle central de sistemas que determinam a potncia de cada inversor envia
para os controles das unidades individuais o desvio de potncia ativa, desvio de potncia reativa e o
sinal de sincronismo. Essa estratgia permite que o controle de cada inversor atue sobre o ngulo e a
amplitude de sua tenso de sada. Em ambos os casos o controle central responsvel pelo
sincronismo dos inversores. Tambm existem outras configuraes para a tcnica Central Limit
Control.
Nessa estratgia de controle as unidades so idnticas e a unidade central pode colocar ou retirar
uma unidade do sistema conforme a necessidade [11].
As unidades recebem simultaneamente as aes de controle decorrentes das perturbaes de
carga. Assim, tem-se uma dinmica superior ao esquema Mestre-Escravo [14]. O aspecto negativo
deste mtodo a centralizao do controle. Na Figura 7.7 apresentada um exemplo do Central Limit
Control.
81

_______________________________________________________________
V0(t)
Barramento
de potncia
L1
IL1
Vi1
Inversor
1
C1
1 / V 1
IL0
Z
L2
V0
IL2
Unidade Central
de Controle
V0
Vi2
1 / V 1
IL1
2 / V2
IL2
Inversor
2
C2
2 / V 2
n / Vn
ILn
Ln
ILn
Vin
Inversor
n
Cn
n / V n
Figura 7.7 Diagrama de blocos de um mtodo do Central Limit control.
7.4.2. Master-Slave Control

Uma tcnica muito utilizada a arquitetura Master-Slave [13], em que o inversor Master
responsvel em controlar a tenso do barramento e indicar para cada inversor Slave a parcela de
corrente que ele dever fornecer com objetivo de atender a corrente total de carga, sendo estes
conversores controlados por um compensador de corrente. Um circuito lgico define o Master em
funo da resposta lgica mais rpida. Os demais se tornam Slave. Uma linha de status
compartilhada indicando a existncia do Master. Outra linha de comunicao necessria para a
referncia de freqncia. Essa linha garante o sincronismo de freqncia entre as unidades e
controlada pela unidade Master. No caso de uma falha, um Slave assume a funo de Master
instantaneamente, dando continuidade ao fornecimento de energia. Tambm necessria outra linha
de comunicao para o fornecimento da referncia de corrente que gerada pelo Master e distribuda
aos Slaves. Esta tcnica difere da anterior por no necessitar de uma unidade de controle central. Cada
inversor deve possuir seu sistema de controle que permite operar como Master e Slave. A
82

_______________________________________________________________
desvantagem que a desconexo das linhas de comunicao pode comprometer o funcionamento do
sistema. A Figura 7.8 apresenta um mtodo de controle Master-Slave.
Barramento
de potncia
V0(t)
L1
Barramento
de dados
C1
Vi1
Master
Master
Vref M Iref
IL1
Inversor 1
Vref M Iref IL1
IL0
L2
V0
IL2
Inversor 2
Vi2
C2
Slave
Vref M Iref IL2
Ln
ILn
Inversor n
Vin
Slave
Cn
Vref M Iref ILn
Figura 7.8 Digrama de blocos do controle Master Slave.
7.4.3. Circular Chain Control

Na tcnica de Circular Chain Control, o inversor usa a corrente da unidade anterior como
referncia de corrente, sendo que a primeira unidade tem como referncia a corrente da ltima,
formando um anel. O controle de cada unidade inversora possui uma malha interna de corrente e uma
externa de tenso. O anel proposto nesta estrutura implementado na malha interna de corrente,
resultando em um controle de distribuio com elevada dinmica. A confiabilidade deste sistema fica
comprometida devido possibilidade de rompimento do anel [14].
83

_______________________________________________________________
Barramento
de potncia
V0(t)
L1
IL1
Vi1
Inversor 1
Iref1
C1
Iref2 IL1
IL0
Z
L2
V0
IL2
Vi2
Inversor 2
Iref2
C2
Iref3 IL2
Ln
ILn
Vin
Inversor n
Irefn
Iref1
Cn
ILn
Figura 7.9 Diagrama de blocos do controle Circular Chain Control.
7.4.4. Distributed Logic Control

Nas tcnicas anteriormente mencionadas a existncia de um problema na unidade central de
controle ou nas linhas de comunicao causam o mal funcionamento e o desligamento da UPS, que
contradiz com a filosofia de redundncia ao usar inversores em paralelo. Uma opo apresentada na
literatura o mtodo Distributed Logic Control, em que cada inversor do sistema recebe a informao
de freqncia e corrente de todos os outros inversores [12]. A informao da freqncia permite o
sincronismo na freqncia da tenso de sada de todos os inversores e a informao de corrente
garante a distribuio de corrente entre os inversores. Um defeito em um dos inversores, ou
rompimento dos cabos de informao no prejudica o funcionamento das outras unidades, que
continuam operando normalmente. A desvantagem a quantidade de fios de comunicao entre os
inversores. Uma estrutura bsica da filosofia da tcnica Distributed Logic Control mostrado na
Figura 7.10
84

_______________________________________________________________
Figura 7.10 Diagrama de blocos do controle Distributed Logic Control.
7.5. Controle sem Conexo

Este tipo de controle se caracteriza por no necessitar de nenhuma comunicao entre os
inversores da UPS. Essa tcnica tambm conhecida na literatura por Wireless Independent Control e
Frequency and Voltage Droop. Em sistemas tpicos de energia eltrica, em que grandes distncias
entre os geradores tornam o fluxo de informao impraticvel, tcnicas de controle de potncia ativa e
reativa garantem a operao e distribuio das cargas no sistema. No caso de inversores utiliza-se o
mesmo princpio, onde cada inversor possui a capacidade de calcular a sua potncia ativa e reativa
processada. Com essas informaes o sistema de controle atua no ngulo e na fase da tenso de sada
do inversor permitindo o controle da potncia processada.
A operao estvel de um sistema com vrios geradores fornecendo potncia a mesma carga
precisa de um controle da potncia ativa e reativa. As potncias ativa e reativa fluindo em um sistema
de tenso alternada podem ser estudada de maneiras desacoplada entre si para uma melhor
compreenso. Na Figura 7.5 apresentado um esquema simplificado da conexo de dois geradores
85

_______________________________________________________________
conectados a um barramento por linhas de transmisso sem perdas. A potncia ativa depende
predominantemente do ngulo da tenso e a potncia reativa predominantemente da magnitude da
tenso, como pode ser observado pelas equaes (7.5), (7.6), (7.7) e (7.8) {[16], [17]}. Na Figura 7.11
apresentado um esquema simplificado do mtodo de controle sem interconexo.
O controle dinmico da freqncia controla o ngulo da potncia e conseqentemente o fluxo
potncia ativa. O controle dinmico da amplitude da tenso controla o fluxo de potncia reativa. Para
assegurar a distribuio da potncia fornecida a carga pelos inversores e a no circulao de potncia
entre eles, importante garantir que os inversores encontrem um ponto de operao sem comunicao
entre si. Isto alcanado pela introduo de curvas de decaimento para a freqncia (droop frequency)
em funo da potncia ativa e para a amplitude da tenso (droop voltage) em funo da potncia
reativa {[14], [16], [17]}, igual os sistemas utilizados em sistemas eltricos. As curvas de decaimento
e as equaes usadas para encontrar o equilbrio entre os inversores so mostrados nas Figura 7.12 e
Figura 7.13 e nas equaes (7.9) e (7.10). As equaes mostram que as leituras de Q e P so usadas
para determinar o decaimento a tenso e da freqncia de cada inversor. O sistema encontra
naturalmente um ponto de operao. Os valores de P e Q determinam a diferena entre as potncias
processadas por cada inversor. Essas variaes so controladas pelo fator k, que quanto maior seu
valor menor ser a variao de potncia e maior ser o esforo de controle. Nessa estratgia sempre
haver um desequilbrio P e Q entre as potncias processadas por cada inversor.
importante salientar que a troca de informao entre os inversores pode ser usada para
aumentar a performance do sistema, mas no deve ser essencial para a operao do mesmo.
0 k p P
(7.9)
V V0 k q Q
(7.10)
86

_______________________________________________________________
Figura 7.11 - Diagrama de blocos do controle sem conexo.
Figura 7.12 Curva decaimento de freqncia.
Figura 7.13 Curva decaimento de tenso.
7.6. Tcnicas Proposta para o Paralelismo de Inversores

A anlise do problema do paralelismo e o estudo das principais tcnicas exploradas na literatura
deram suporte para buscar uma soluo para o controle de inversores operando em paralelo. O
objetivo obter uma tcnica de controle que garanta equilbrio de potncia processada por cada
inversor e permita a conexo e retirada de uma unidade sem desligar a UPS. O caminho escolhido foi a
87

_______________________________________________________________
utilizao das tcnicas de controle que usam potncia, buscando uma soluo sem conexo entre os
inversores, ou com a menor quantidade de informaes trocadas entre as unidades.
Analisando as equaes (7.3), (7.5) e (7.7), que descrevem o fluxo de potncia ativa entre os
inversores e entre inversor e carga, conclui-se que se um sistema de controle garantir que as tenses de
sada de todos os inversores estiverem em fase, consequentemente, praticamente no haver circulao
de potncia ativa entre os inversores, garantindo o equilbrio de potncia ativa processada. Haver
apenas um pequeno desequilbrio em relao amplitude das tenses, mas que representa uma parcela
aceitvel. Assim, pode-se focar o controle na medio da potncia reativa e na ao sobre a amplitude
da tenso de sada de cada inversor, buscando o equilbrio de potncia reativa processada.
7.6.1. Primeira Proposta
A primeira proposta apresentada na Figura 7.14, em que n inversores podem alimentar a
carga. Para garantir que as tenses de sada de todos os inversores estejam em fase, a tenso de
referncia ser a mesma para todos. Essa tenso est disponibilizada em um barramento de dados que
interliga todos os inversores e pode ser controlada por um sistema externo ou por um dos inversores.
Essa tcnica se caracteriza por medir a potncia reativa do inversor, compar-la com um valor mdio,
aplicar o erro num controlador PI e a ao de controle de potncia reativa multiplicada pela ao de
controle da malha de tenso, com o objetivo de agir na amplitude da tenso de sada do inversor. Cada
inversor possui sua malha de tenso atuando constantemente e no h necessidade de uma impedncia
para conect-lo a carga. O valor de referncia de potncia reativa calculado atravs da mdia das
potncias de todos os inversores. H duas maneiras de calcular a potncia reativa mdia (Qmed), uma
atravs de uma central externa que receberia a informao das potncias reativas de todos os
inversores, calcula a mdia e transmite o resultado. A segunda que todos os inversores
disponibilizem o valor de sua potncia reativa num barramento de dados e cada um faz a leitura da
potncia reativa de todos os outros inversores e calcula o valor mdio de potncia reativa. A Figura
7.14 mostra a primeira opo.
Essa tcnica necessita de um barramento maior de dados, uma unidade central para calcular a
potncia mdia reativa, a tenso de referncia e tem como maior vantagem a implementao de um
controlador PI na malha de potncia reativa que garante erro nulo nessa ao controle, garantindo um
88

_______________________________________________________________
timo balano de potncia reativa processada pelos inversores. importante salientar que a malha de
tenso continua sendo aplicada na maneira tradicional.
Barramento de potncia
Barramento de dados
Vref Q1 Q2 Qmed
V0(t)
L1
IL1
Gerador
Vref
Vref
Q1
Q2
Clculo
de Qmed
Qn
Qmed
Vi1
IL1
Compensador
de V
Vref
C1
Inversor 1
Modulador e
Gate Drive
CV
V0
TV
IL0
Compensador
de Q
Qmed
CQ
Q1
IL1
Clculo Q
V0
L2
IL2
Vi2
IL2
Compensador
de V
Vref
C2
Inversor 2
Modulador e
Gate Drive
CV
TV
V0
V
Compensador
de Q
Qmed
CQ
Q2
IL2
Clculo Q
V0
Inversor n
Figura 7.14 Primeira estratgia de controle proposta para o paralelismo de inversores.
V0
89

_______________________________________________________________
7.6.2. Segunda Proposta
Em busca de diminuir a quantidade de informaes necessria no barramento de dados da
tcnica nmero 1, adotou-se a estratgia das curvas de decaimento de tenso em funo da carga para
controlar a potncia reativa dos inversores, estudadas nas referencias [12], [15] e [16]. Essa tcnica
tambm conhecida como droop voltage. A Figura 7.15 apresenta o diagrama de blocos da segunda
tcnica. Verifica-se que foi utilizada a mesma estratgia para o controle da potncia ativa da primeira
tcnica, usando uma linha do barramneto de dados para transmitir a referncia de tenso para todos os
inversores. A potncia reativa calculada pelo inversor e o resultado aplicado na equao (7.10). O
fator kq controla o decaimento da tenso de sada em funo da carga do inversor. Segundo a
equao (7.10) quanto maior a carga, menor ser valor da amplitude da tenso. Seguindo essa ao de
controle todos os inversores encontraro um ponto de funcionamento, em que o valor do fator kq
garante o equilbrio de potncia reativa fornecida por cada unidade. A ao de controle de potncia
reativa atua na amplitude da referncia de tenso (Vref) {[12], [15] e [16]}, conforme visto na Figura
7.15. Nessa estratgia cada inversor pode ter um valor diferente de referncia de tenso aplicado na
malha de tenso, para evitar instabilidade do sistema necessrio conectar os inversores ao
barramento de potncia atravs de uma reatncia (L1, L2, Ln). Nota-se que a tenso controlada a
tenso de sada do inversor (V01, V02, etc) e no a tenso do barramento de potncia V0.
Essa segunda estratgia possui apenas uma linha de barramento de dados. Em desvantagem tem
a necessidade da conexo do inversor ao barramento de potncia atravs de uma reatncia em baixa
freqncia e o controle de potncia reativa feito atravs de um ganho, aceitando um determinado erro
no sistema, que neste caso se reflete num determinado desbalano de potncia. Conforme pode ser
visto na Figura 7.13, essa estratgia sempre haver uma diferena de Q entre os inversores.
90

_______________________________________________________________
Barramento de dados
Vref
L1
Z1
V0(t)
IL1
Vref
Vi1
Gerador
Vref
Vref1
Vref
V
C1
Inversor 1
IL1
Compensador
de V
Vref
V01
Modulador e
Gate Drive
CV
IL0
Z
V01
TV
V0
kQ
Q1
IL1
Clculo Q
Compensador
de Q
V01
L2
V02
Z2
IL2
Vi2
IL2
Compensador
de V
Vref2
Vref
Vref
C2
Inversor 2
Modulador e
Gate Drive
CV
TV
V02
kQ
Q2
IL2
Clculo Q
V02
Inversor n
Figura 7.15 Segunda estratgia de controle proposta para o paralelismo de inversores.
7.6.3. Terceira Proposta

Ao estudar a tcnica numero dois, percebeu-se que poderiam ser feito algumas modificaes
para melhor-la. A Figura 7.16, mostra a terceira tcnica, em que a principal diferena est no controle
de potncia reativa. Nessa estratgia o controle tambm usa a metodologia do decaimento da tenso de
sada em funo da potncia reativa de sada, s que a ao de controle feita sobre o sinal de controle
da malha de tenso, conforme mostrado na Figura 7.16. Isto garante que a referncia de tenso ser a
mesma as malhas de tenso de todos os inversores, permitindo conectar todos diretamente ao
barramento de potncia.
91

_______________________________________________________________
Barramento de dados
Vref
V0(t)
L1
IL1
Vi1
Vref
C1
Inversor 1
Gerador Vref
(rede eltrica
ou PLL)
IL1
Compensador
de V
Vref
Modulador e
Gate Drive
CV
V0
TV
IL0
Compensador
de Q
V0
kQ
Q1
IL1
Clculo Q
V0
L2
IL2
Vi2
IL2
Compensador
de V
Vref
C2
Inversor 2
Modulador e
Gate Drive
CV
TV
V0
V
Compensador
de Q
kQ
Q2
IL2
Clculo Q
V0
Inversor n
Figura 7.16 Terceira estratgia de controle proposta para o paralelismo de inversores.
As trs tcnicas apresentadas foram estudadas amplamente e apresentaram bons resultados. Nos
prximos captulos sero mostrados resultados de simulao e a metodologia usada para calcular a
potncia reativa.
92

_______________________________________________________________
7.7. Simulao das Tcnicas Propostas
Para testar as trs tcnicas de controle propostas no captulo 0 foram feitas simulaes em um
sistema com trs inversores de 10kVA, alimentando uma carga no linear de 30kVA e fator de crista
trs. Foram consideradas pequenas variaes nas tenses de alimentao e no valor da indutncia do
filtro LC de sada de cada inversor. O circuito de potncia simulado apresentado na Figura 7.17. As
informaes mais relevantes do projeto do inversor so apresentadas na Tabela 7.1.
Figura 7.17 Circuito de potncia de uma UPS de 30kVA.
93

_______________________________________________________________
Tabela 7.1 Dados do inversor de 10 kVA.
Vi
400 Vcc
Vout
311 Vp
Lf
500 H
Cf
60 F
10 kVA
A Figura 7.18 apresenta os comportamentos da tenso V0 (tenso no barramento de potncia), da

corrente de carga IL0 e das correntes de sada dos trs inversores (IL1, IL2 e IL3) para a situao sem
controle de potncia reativa. Os inversores esto operando em malha fechada com as suas malhas de
tenso. A referncia de tenso a mesma para os trs inversores, ou seja, esto sincronizadas.
Na figura possvel observar que quando a carga est exigindo corrente dos inversores h uma
diferena expressiva entre IL1, IL2 e IL3 e, quando no est exigido corrente dos inversores h
circulao de corrente entre eles. Ao verificar a Figura 7.19, que mostra a potncia ativa e reativa dos
trs conversores, possvel perceber que o inversor 3 est consumindo potncia reativa (Q3) dos
outros 2 inversores (Q1 e Q2). Alm disso, verificando W1, W2 e W3, nota-se que h um desbalano
na potncia ativa fornecida por cada unidade.
Figura 7.18 Tenso V0, corrente I0, correntes IL1, IL2 e IL3 sem controle de potncia reativa.
94

_______________________________________________________________
Figura 7.19 Potncias ativas (W1, W2 e W3) e reativas (Q1, Q2 e Q3) sem controle de potncia reativa.
7.7.1. Estudo da Primeira Tcnica

Aplicando a primeira estratgia para o controle de potncias no circuito da Figura 7.17, obtm-se
os resultados apresentados nas Figura 7.20 e Figura 7.21. A tenso V0 e a corrente de carga I0
continuam com os mesmos valores. As correntes IL1, IL2 e IL3 fornecidas por cada inversor se
equilibram, alm de diminuir a circulao de corrente entre os inversores nos instantes que no h
fornecimento de corrente a carga. A Figura 7.21 mostra o equilbrio das potncias ativas e reativas
fornecidas pelos inversores a carga no linear. Esses resultados confirmaram a eficcia da tcnica.
95

_______________________________________________________________
Figura 7.20 Tenso V0, corrente I0, correntes IL1, IL2 e IL3 com a primeira estratgia de controle da potncia reativa.
Figura 7.21 Potncias ativas (W1, W2 e W3) e reativas (Q1, Q2 e Q3) com a primeira estratgia de controle de potncia
reativa.
96

_______________________________________________________________
7.7.2. Estudo da Segunda Tcnica
As Figura 7.22 e Figura 7.23 apresentam os resultados de simulao do circuito da Figura 7.17
usando a segunda tcnica de controle proposta. possvel observar na Figura 7.23 que houve uma
ao de controle buscando equilibrar as potncias reativas Q1, Q2 e Q3. Consequentemente as
correntes IL1, IL2 e IL3 esto mais equilibradas, como pode ser observado na Figura 7.22. Esta proposta
usa a tcnica decamimento de tenso em funo da potncia reativa, em que apenas um ganho usado
para controlar a potncia reativa. Este tipo de controle aceita um determinado erro. Observa-se que
ainda h um desequilbrio nas potncias ativas e a tenso de sada est mais achatada em ralao as
primeiras simulaes. Os resultados indicam que est tcnica possui uma ao de controle que busca o
equilbrio das potncias processadas pelos inversores.
Figura 7.22 Tenso V0, corrente I0, correntes IL1, IL2 e IL3 com a segunda estratgia de controle da potncia reativa.
97

_______________________________________________________________
Figura 7.23 Potncias ativas (W1, W2 e W3) e reativas (Q1, Q2 e Q3) com a segunda estratgia de controle de potncia
reativa.
7.7.3. Estudo da Terceira Tcnica

Aplicando a terceira estratgia de controle proposta no circuito da Figura 7.17, obtm-se os
resultados apresentados nas Figura 7.24 e Figura 7.25. Analisando as correntes IL1, IL2 e IL3 fornecidas
por cada inversor possvel concluir visualmente que elas esto equilibradas. As potncias reativas
Q1, Q2 e Q3 tambm esto equilibradas. Essa estratgia usa a tcnica do decaimento de tenso em
funo da carga, usando apenas um ganho k para encontrar o ponto de equilbrio entre os geradores, o
que aceita um erro em regime permanente, que se reflete numa diferena de valor das potncias
reativas processadas por cada conversor. Tambm houve um equilbrio nas potncias ativas W1, W2 e
W3, como visualizado na Figura 7.25.
Essa tcnica apresentou bons resultados, garantindo o equilbrio de potncias processada, o
equilbrio de corrente e no precisa do acrscimo de uma reatncia para conectar os inversores ao
barramento de potncia.
98

_______________________________________________________________
. .
Figura 7.24 Tenso V0, corrente I0, correntes IL1, IL2 e IL3 com a terceira estratgia de controle da potncia reativa.
Figura 7.25 Potncias ativas (W1, W2 e W3) e reativas (Q1, Q2 e Q3) com a segunda estratgia de controle de potncia
reativa.
99

_______________________________________________________________
Todas as simulaes apresentaram um achatamento na tenso de sada dos inversores. Isso
pode ser melhorado com um projeto otimizado do circuito de potncia e do circuito de controle, mas
este no era o foco principal deste estudo.
7.8. Implementao do Clculo das Potncias Reativa e da Potncia Ativa dos Inversores
As principais tcnicas de controle do paralelismo de inversores atualmente estudadas usam
estratgias de controle de potncia ativa e reativa. Um dos grandes desafios deste tipo de tcnicas a
implementao do clculo da potncia ativa e reativa de cada inversor. A seguir apresentado uma
metodologia prpria para este objetivo, em que possvel implement-la com circuitos analgico ou
digital
O modelo simplificado do inversor apresentado na Figura 7.26. As equaes (7.11) e (7.12)
definem a tenso e a corrente fornecida pelo inversor a carga. V1p a tenso de pico, I1p a corrente de
pico, I1d a corrente de eixo direto e I1q a corrente de eixo em quadratura. Adotou-se a tenso do
inversor v1(t) com referncia. A Figura 7.27 mostra o diagrama fasorial da tenso v1(t) e i1(t).
I1d
V1p
I1q
I1p
Figura 7.26 Modelo simplificado do inversor.

Figura 7.27 Diagrama fasorial de v1(t) e i1(t).
v1 (t) V1p sen( t)
(7.11)
i1 (t) I1p sen( t )
(7.12)
A potncia fornecida pelo inversor a carga definida na equao (5.5):
p(t) v1(t) i1(t) V1p sen( t) I1p sen( t )

Manipulando a equao (5.5) encontra-se a equao (5.5):
(7.13)
1
1
1
p(t) V1p I1p cos( ) V1p I1p cos( ) cos(2 t) V1p I1p sen( ) sen(2 t) (7.14)
2
2
2
100

_______________________________________________________________
A equao (7.14) apresenta as parcelas da potncia ativa mdia, potncia ativa oscilante e
potncia reativa oscilante [18], que so escritas nas equaes (7.15), (7.16) e (7.17) respectivamente.
Pm
1
V1p I1p cos( )
2
(7.15)
1
(7.16)
Posc V1p I1p cos( ) cos(2 t)
2
1
(7.17)
Qosc V1p I1p sen( ) sen(2 t)
2
O objetivo obter o valor de potncia ativa e reativa processada pelo inversor, por isso
necessita-se encontrar uma maneira de calcular Pm e o mdulo de Qosc.
A implementao do clculo da potncia ativa mdia pode ser feito multiplicando v1(t) e i1(t) e
aplicando o resultado num filtro passa-baixa para cortar a parcela oscilante da equao (7.14). De
maneira simplificada, a implementao mostrada no diagrama de blocos da Figura 7.28.
Figura 7.28 Diagrama de blocos da implementao do clculo de Pm.
A corrente de eixo direto definida:
I1d I1p cos( )

Ento, a potncia mdia pode ser representada pela equao (7.19).
(7.18)
1
V1p I1d
(7.19)
2
Multiplicando a equao (7.19) por sen(t) e manipulando a equao (7.20), tem-se o valor
Pm
instantneo da corrente de eixo direto, representada na equao (7.21) e exemplificado na Figura 7.29.
1
V1p I1d sen( t)
2
2 Pm
i1d (t)
sen( t)
V1p
sen( t) Pm
(7.20)
(7.21)
101

_______________________________________________________________
i1(t)
Pm
v1(t)
2
V1p2
I1d(t)
2sen(t)
V1p
Figura 7.29 Diagrama de blocos da implementao do clculo de i1d(t).
Com o valor instantneo da corrente de eixo direto possvel calcular a corrente instantneo de
eixo em quadratura, definida na equao (7.22). A Figura 7.30 mostra o diagrama de blocos para a
implementao do clculo de i1q(t) a partir de i1d(t).
i1q (t) i1 (t) i1d (t)
(7.22)
Figura 7.30 Diagrama de blocos da implementao do clculo de i1q(t).
A potncia reativa instantnea definida pela equao (7.23), em que Q(t) igual a Qosc
mostrada na equao (7.17). Analisando o diagrama fasorial da Figura 7.27 pode-se escrever a
corrente instantnea de eixo em quadratura em funo do referencia adotado, como apresentado na
equao (7.24).
Q(t) v1 (t) i1q (t)
(7.23)
i1q (t) I1q sen t
2
A equao (7.24) pode ser rescrita da seguinte forma:
i1q (t) I1q cos t
(7.24)
(7.25)
A potncia reativa tem somente parcela oscilatria na freqncia de 2 vezes a freqncia da

tenso. O objetivo encontrar uma maneira de calcular o mdulo da potncia reativa. Por isso, adotouse a seguinte metodologia:
Inicialmente, aplicou-se um deslocamento de
radianos na corrente instantnea de eixo em
quadratura, que consiste em derivar a equao (7.25):

d
d
i1q (t) I1q cos t I1q sen t
dt
dt
Dividindo por e multiplicando por v1(t) a equao (7.26) tem-se:
(7.26)
102

_______________________________________________________________
v1 (t) d
i (t)
(7.27)
dt 1q
Substituindo as equaes (7.11) e (7.26) na equao (7.27), tem-se a equao (7.28):
Q '(t)
Q '(t) V1p sen( t) I1q sen t
(7.28)
Manipulando a equao (7.28), obtm-se a equao (7.29):

Q '(t)
V1p I1q
2
V1p I1q
2
cos(2 t)
(7.29)
Para analisar o resultado interessante reescrever na equao (7.30) a equao (7.17) da

potncia reativa oscilante. Substituindo o valor da corrente de eixo em quadratuda (equao (7.31)) na
equao (7.30) tem-se a equao (7.32).
1
Q osc V1p I1p sen( ) sen(2 t)
2
(7.30)
I1q I1p sen( )
(7.31)
Como
1
(7.32)
Qosc V1p I1q sen(2 t)
2
Comparando a equao (7.32) da potncia reativa com a equao (7.29), pode-se concluir que o
valor mdio da equao (7.29) representa o valor de pico da potncia reativa processada pelo inversor.
Isto permite usar essa equao para calcular a potncia reativa. A Figura 7.31 apresenta um diagrama
de blocos para a implamentao do clculo da potncia reativa, usando a metodologia apresentada no
desenvolvimento da equao (7.29).
Figura 7.31 Diagrama de blocos da implamentao do clculo da potncia reativa.
A Figura 7.32 mostra um diagrama de blocos completo da metodologia proposta nesse captulo
para o clculo da potncia ativa e reativa.
103

_______________________________________________________________
Figura 7.32 Diagrama de blocos completo da implementao do clculo de potncia ativa e reativa.
8. Concluso
Este trabalho apresentou uma reviso dos conceitos fundamentais s inversores de tenso
monofsicos utilizando modulao SPWM de trs nveis. Est modulao uma das mais empregadas
por aplicar uma tenso na entrada do filtro LC no dobro da freqncia de comutao dos interruptores.
Essa caracterstica diminui o tamanho e os esforos do filtro. Tambm foi apresentado um estudo
aprofundado de uma metodologia para o clculo do filtro LC do inversor de freqncia, em que os
valores de indutncia e capacitncia so definidos em funo da definio de mxima ondulao de
corrente no indutor e mxima ondulao de tenso na sada. Um projeto timo do filtro LC considera
suas caractersticas eltricas, como mxima ondulao de corrente, mxima ondulao de tenso,
resposta dinmica e potncia reativa circulando pelo filtro. Alm disso, tamanho e preo dos
componentes so de fundamentais importncias. difcil representar todas essas variveis numa nica
equao matemtica. A proposta aqui apresentada de definir os valores de indutncia e capacitncia
analisando a mxima ondulao de corrente no indutor, mxima ondulao de tenso no capacitor,
freqncia de ressonncia, atenuao na freqncia da tenso VAB, potncia reativa consumida pelo
filtro e custo final. Esse um processo iterativo, em que o projetista busca o ponto timo para seus
propsitos analisando grficos e buscando a melhor soluo para seu caso.
No que se refere ao controle do inversor, o modelo matemtico obtido da planta mostrou-se
adequado para a definio da estrutura do compensador da malha de tenso e seu ajuste. Este modelo
revela um sistema de segunda ordem onde as razes esto no eixo imaginrio, visto que todas as
resistncias parasitas so desprezadas. Desta forma a adoo de um controlador que no desloque a
alocao dos plos em malha fechada para o semi-plano esquerdo do lugar das razes no
104

_______________________________________________________________
apropriado. Por esta razo optou-se pela escolha de um controlador PID, o que garante erro nulo e
estabilidade do sistema. Para a definio dos parmetros de ajuste do controlador foi seguida a
metodologia proposta na bibliografia que est baseada na anlise dos diagramas de Bode. Os
resultados obtidos da anlise matemtica foram validados atravs de simulao numrica, e no caso de
carga linear, mostraram-se adequados.
Foi apresentado uma metodologia no captulo 4 para a anlise da derivada do sinal de controle,
com o objetivo de evitar mltiplos pulsos nos interruptores durante um perodo de comutao. Essa
ferramenta permite que projetista possa prever possveis problemas na implementao do seu projeto e
que j faa as correes necessrias. A metodologia apresenta as variveis que podem ser alteradas
para evitar o problema de mltiplos pulsos.
A metodologia de projeto do compensador apresentado no captulo 3 usa ferramentas
considerando cargas lineares. No captulo 5 feito um estudo e apresentado uma metodologia de
projetista que permite verificar se o inversor tem capacidade de atender determinada carga no linear,
sem aumentar a distoro harmnica da tenso de sada. Nessa anlise necessrio conhecer as
caractersticas da carga no linear. Salienta-se que este o tipo de carga que a maioria dos inversores
ir alimentar. Por isso, necessrio fazer essa verificao e adequar o projeto para atender as
caractersticas da carga no-linear. Foi verificado nos estudos que um projeto adequado, verificando a
capacidade de derivada de corrente da planta (inversor) e limitando o fator de crista da carga no linear
possvel projetar um inversor que atenda essa carga com uma tenso de sada com baixa distoro
harmnica.
No captulo 6 foi realizado o equacionamento para a determinao das perdas nos
semicondutores do inversor operando com carga puramente resistiva. Inicialmente foram determinadas
as perdas por conduo e comutao do IGBT e na seqncia a determinao das perdas no diodo
tambm foi apresentada. Dando continuidade, foi calculada a resistncia trmica necessria ao
dissipador para que a temperatura de juno dos semicondutores fosse mantida dentro de limites
previamente estabelecidos..
O estudo do paralelismo de inversores mostrou que necessrio ter uma estratgia de controle
adequada para garantir o equilbrio de potncia processada pelas unidades. Na literatura so
apresentadas diferentes tcnicas de controle aplicadas ao paralelismo de inversores com suas
vantagens e desvantagens. Na aplicao em UPS, busca-se que o sistema tenha um alto grau de
105

_______________________________________________________________
redundncia, por isso tcnicas com controles independentes so mais atraentes. No estudo apresentado
se props trs maneiras diferentes de controlar a distribuio de potncia entre os inversores,
monitorando as potncias ativas e reativas. Os resultados de simulao mostraram a eficincia das
tcnicas apresentadas, em que todas as trs estratgias testadas conseguiram manter o equilbrio de
potncia processada entre todos os inversores.
O objetivo final do trabalho foi apresentar de maneira didtica e organizada um procedimento de
projeto de inversores de tenso. Em paralelo a este documento foi desenvolvida uma planilha de
clculo usando essa metodologia, com intuito de ser uma ferramenta para o projeto de inversores
monofsicos.
9. Anexos
9.1. Anexo A
Equation Chapter (Next) Section 9
9.1.1. Clculo do fluxo de potncia entre um inversor e uma carga
Clculo do fluxo de potncia entre um inversor e uma carga pode ser considerado um problema
de fluxo de potncia entre gerador um carga, devido simplificao feita no modelo do inversor. A
Figura 9.1 apresenta o modelo matemtico simplificado do inversor alimentando uma carga e a seguir
so descritos os procedimentos matemticos para determinar o fluxo de potncia.
Figura 9.1 Modelo simplificado de um inversor alimentando uma carga.
A potncia entregue a carga :

(9.1)
S0 V0 i*0
Onde a referncia o sistema a tenso V0 , ou seja, a tenso V0 tem ngulo zero.

Assim:
106

_______________________________________________________________
Sendo: 10
mdulo de V1 .
(9.2)
V0 V0 cos(0) jV0 sen(0) V0
V1 V1 cos(10 ) jV1 sen(10 )

(9.3)

o ngulo entre as tenses V0 e V1 , V0 o valor de mdulo de V0 e V1 o valor de
A corrente i 0 definida:

V V
0
(9.4)
i0 1
jX L
Substituindo (9.2) e (9.3) em (9.4) tem-se:
V cos( ) jV sen( ) V V sen( ) V cos( ) V
10
1
10
0
10
10
0
(9.5)
i0 1
1
j 1
jX L
XL
XL
Substituindo as equaes (9.2) e (9.5) em (9.1) e fazendo algumas manipulaes:
V V sen( )
V V cos(10 ) V02
10
(9.6)
S0 0 1
j 0 1
XL
XL
Onde a primeira e a segunda parcela da equao (9.6) representam o fluxo de potncia ativa e
reativa entre inversor e carga, respectivamente. Pode-se definir que o fluxo de potncia ativa :
V0 V1 sen(10 )
XL
E definir que o fluxo de potncia reativa :
V V cos(10 ) V02
Q10 0 1
XL
P10
(9.7)
(9.8)
9.1.2. Clculo do fluxo de potncia entre dois inversores

Clculo do fluxo de potncia entre dois inversores tambm pode ser considerado um problema
de fluxo de potncia entre dois geradores. A Figura 9.2 apresenta o modelo matemtico simplificado
de dois inversores conectados e a seguir so descritos os procedimentos matemticos para determinar
o fluxo de potncia entre eles.
Figura 9.2 Modelo simplificado de dois geradores conectados por suas impedncias.
107

_______________________________________________________________
O grande problema quando h fluxo de potncia entre os inversores na situao a vazio, em
eles no fornecem potncia carga. Nessa situao, se um inversor recebe fluxo de potncia de outro,
a somatrio dos fluxos praticamente a potncia recebida. A parcela de potncia reativa recebida
circula pelo inversor e a parcela de potncia ativa recebida entregue ao link CC do inversor, podendo
gerar problemas de sobretenso no barramento CC. Em situaes com carga, mesmo que o inversor
receba fluxo de potncia ativa de outra unidade, a somatria dos fluxos recebido e produzido
geralmente positiva e h apenas desequilbrio entre as potncias processadas por cada inversor.
A potncia aparente entregue pelo inversor 1 (V1(t)) ao inversor 2 (V2(t)) da Figura 9.2 pode ser
definida como:

S2 V2 i*2
(9.9)
Onde a referncia o sistema a tenso V2 , ou seja, pode-se considerar a tenso V2 como de

ngulo zero.
Assim:
Sendo: 12
mdulo de V1 .
(9.10)
(9.11)
V1 V1 cos(12 ) jV1 sen(12 )

o ngulo entre as tenses V2 e V1 , V2 o valor de mdulo de V2 e V1 o valor de
A corrente i L2 definida:

V V
2
i L2 i L1 1
jX L12
(9.12)
Onde:
X L12 X L1 X L2
Substituindo (9.10) e (9.11) em (9.12) tem-se:
(9.13)
V cos( ) jV sen( ) V V sen( ) V cos( ) V

12
1
12
2
12
12
2
(9.14)
1
j 1
i L2 1
jX L12
X L12
X L12
V V sen( )
V V cos(12 ) V22
12
S12 2 1
j 2 1
X L12
X L12
(9.15)
108

_______________________________________________________________
Onde a primeira e a segunda parcela da equao (9.15) representam o fluxo de potncia ativa e
reativa entre inversor 1 e o inversor 2, respectivamente. Pode-se definir que o fluxo de potncia ativa
:
V2 V1 sen(12 )
X L12
E definir que o fluxo de potncia reativa :
V2 V1 cos(12 ) V22
Q12
X L12
P12
(9.16)
(9.17)
9.1.3. Clculo do fluxo de potncia de dois inversores alimentando uma carga

Clculo do fluxo de potncia de dois inversores alimentando uma carga tambm pode ser
considerado um problema de fluxo de potncia entre dois geradores. A Figura 9.2 apresenta o modelo
matemtico simplificado de dois inversores conectados e a seguir so descritos os procedimentos
matemticos para determinar o fluxo de potncia entre eles.
Figura 9.3 Modelo simplificado de dois geradores alimentando uma carga.
A potncia aparente entregue pelos inversores 1 (V1(t)) e 2 (V2(t)) a carga Z, como

demonstrando na Figura 9.2, pode ser definida como:

(9.18)
S0 V0 i*0
Onde a referncia o sistema a tenso V0 , ou seja, a tenso V0 tem ngulo zero.

Assim:
(9.19)
(9.20)
V1 V1 cos(10 ) jV1 sen(10 )
(9.21)
V2 V2 cos( 20 ) jV2 sen( 20 )

Sendo: 10 o ngulo entre as tenses V0 e V1 , 20 o ngulo entre as tenses V0 e V2 , V0, V1, V2

so os mdulos das tenses V0 , V1 e V2 .
109

_______________________________________________________________
A corrente i 0 definida:

i 0 i L1 i L2
(9.22)

V V
0
i L1 1
jX L1
(9.23)

V V
0
(9.24)
i L2 2
jX L2
Substituindo (9.24) e (9.23) em (9.22), tem-se:

V V V V
0
0
(9.25)
i0 1
2
jX L1
jX L2
Substituindo (9.20) e (9.21) em (9.25), obtm-se:
V sen( ) V sen( ) V cos( ) V
V cos( 20 ) V0
10
20
10
0
(9.26)
i0 1
2
j 1
j 2
X L1
X L2
X L2
X L2
V V sen( ) V V sen( )
V0 V1 cos(10 ) V02 V0 V2 cos( 20 ) V02
0
1
10
0
2
20
(9.27)
j
S0
j
X L1
X L2
X L2
X L2
Onde a parcela real da equao (9.27) representa o fluxo de potncia ativa recebida pela carga
dos inversores 1 e 2, e a parcela imaginaria da equao (9.27) representa o fluxo de potncia reativa
recebida pela carga dos inversores inversor 1 e 2. Analisando esta equao pode-se definir que o fluxo
de potncia ativa de cada inversor para a carga :
V0 V1 sen(10 )
X L1
V V sen( 20 )
P20 0 2
X L2
e definir que o fluxo de potncia reativa :
V V cos(10 ) V02
Q10 0 1
X L1
P10
Q 20
V0 V2 cos( 20 ) V02
X L2
(9.28)
(9.29)
(9.30)
(9.31)
110

_______________________________________________________________
10. Referncia Bibliogrfica
[1] DEWAN, S. B.; ZIOGAS, P. D.; 1979. Optimum Filter Design for a Single Phase Solid-State
UPS System. Em IEEE Trans. Ind. Appl., vol. IA-15, no. 6, pg. 664-669.
[2] BARBI, Ivo; MARTINS, Denizar Cruz; 2005. Eletrnica de Potncia - Introduo ao estudo de
conversores CC-CA. Florianpolis; Edio dos Autores.

[3] GERENT, F. H.. Metodologia de Projeto de Inversores Monofsicos de Tenso Para Cargas
No-Lineares. Dissertao (Mestrado em Engenharia Eltrica) INEP, UFSC, Florianpolis,

Santa Catarina. 2005.
[4] ERICKSON, Robert W.; 1997. Fundamentals of Power Electronics. New York; Chapman &
Hall.
[5] KISLOVSKI, Andr S.; REDL, Richard; SOKAL, Nathan O.; 1991. Dynamic Analysis of
Switching-Mode DC/DC Converters. New York; Van Nostrand Reinhold.

[6] LAI, Zheren; SMEDLEY, Keyue Ma; 1998. A General Constant-Frequency Pulsewidth
Modulator and Its Applications. Em IEE Transactions on Circuits and Systems I: Fundamental
Theory and Applications, vol. 45, No 4, pg. 386 396.
[7] BARBI, Ivo; 2001. Eletrnica de Potncia Projetos de Fontes Chaveadas. Florianpolis;
Edio do Autor.
[8] CASANELLAS, F. Losses in PWM inverters using IGBTs. Electric Power Applications IEEE
Proceedings. Volume 141, Issue 5, Sept. 1994 Page(s):235 239.
[9] BASCOP, R. P. T.; PERIN, A. J. O Transistor IGBT Aplicado em Eletrnica de Potncia. Sagra
Luzzato Editores. Porto Alegre. 1997.
[10] Application Note NA-983. IGBT Characteristics International Rectifier. www.irf.com,
acessado em 15/052007.
[11] Barauna, Allan Pierre. Paralelismo de Inversores de Tenso Controlados pelo Valor Mdio
Instantneo da Tenso de Sada. Dissertao (Mestrado em Engenharia Eltrica) INEP, UFSC,

Florianpolis, Santa Catarina. 2003.
111

_______________________________________________________________
[12] Chen, Jiann-Fuh; Yong, Kang. Parallel Operation Control Technique of Voltage Source Inverters
in UPS. PEDS, IEEE, p: 883 -887, Jul. 1999.

[13] Broeck, Heinz van der; Boeke, Ulrich. A Simple Method for Parallel Operation of Inverters.
INTELEC, p: 143 -150, Oct. 1998.
[14] Coelho, Ernane A. A. Tcnicas de Controle Aplicadas ao Paralelismo de Inversores. Tese de
Doutorado. Belo Horizonte, MG, 2000.
[15] Jeong, Byung-Hwan; Park, Jong-Chan; Choe, Gyu-H. Parallel Operation Control of N+1
Redundant Inverter System. Power Electronics Specialists Conference, 2006. PESC '06. 37th
IEEE. Page(s):1 6. June 2006.
[16] Tuladhar, A.; Jin, H.; Unger. T.; Mauch, K. ; Parallel Operation of Single Phase Inverter
Modules With No Control Interconnections. IEEE, p: 94 -1000, Feb. 1997.

[17] Guerreiro, Josep M. ;Vicuna, luis G.; Matas, Jos; Castilla, Miguel; Miret, Jaume.; Output
Impedance Design of Parallel-Connected Ups Inverters With Wireless Load-Sharing Control.

IEEE, p: 1126-1135, Aug. 2005.
[18] Nilsson, James W.; Riedel, Susan A.; Circuitos Eltricos. 5a edio. Editora LTC, 1999.
CENTRO TECNOLGICO
DEPARTAMENTO DE ENGENHARIA ELTRICA
ESTUDO DO INVERSOR MONOFSICO
DISCIPLINA:
EEL.6570 TPICO ORIENTADO INVERSORES

TRIFSICOS
PROFESSOR: IVO BARBI, DR. ING.
ALUNO: GLEYSON LUIZ PIAZZA
13/10/2008
Sumrio
NDICE DE FIGURAS
iii
NDICE DE TABELAS
iv
SIMBOLOGIA E ABREVIATURAS
CAPTULO 1 .................................................................................................................. 1
Introduo Geral ............................................................................................................ 1
CAPTULO 2 .................................................................................................................. 2
Estudo do Inversor de Tenso Monofsico .................................................................. 2
2.1 Introduo ............................................................................................................... 2
2.2 Modulao Trs Nveis SPWM (unipolar) ............................................................. 3
2.3 Etapas de Operao do Inversor de Tenso ............................................................ 5
2.4 Projeto do Filtro LC de Sada ................................................................................. 8
2.4.1 Clculo do Indutor ........................................................................................... 9
2.4.2 Clculo do Capacitor ..................................................................................... 11
CAPTULO 3 ................................................................................................................ 13
Modelo Matemtico do Inversor e Controle de Tenso ............................................ 13
3.1 Funo Transferncia do Inversor de Tenso ....................................................... 14
3.2 Controlador Proposto............................................................................................ 16
3.3 Restrio da Derivada do Sinal de Controle......................................................... 18
CAPTULO 4 ................................................................................................................ 20
Projeto e Simulaes..................................................................................................... 20
4.1 Clculo do Circuito de Potncia ........................................................................... 21
4.2 Clculo do ndice de Modulao .......................................................................... 22
4.3 Funo de Transferncia do Inversor ................................................................... 23
4.4 Funo Transferncia do Controlador de Tenso ................................................. 25
4.5 Funo de Transferncia de Lao Aberto do Inversor ......................................... 28
4.6 Simulaes ............................................................................................................ 29
CAPTULO 5 ................................................................................................................ 34
Consideraes Finais .................................................................................................... 34
REFERNCIAS BIBLIOGRFICAS ....................................................................... 35
ii
ndice de Figuras
Figura 2-1 Inversor de tenso monofsico................................................................................................. 2
Figura 2-2 Impedncia de sada do inversor monofsico de tenso. ......................................................... 2
Figura 2-3 Detalhe da modulao trs nveis aplicada ao inversor de tenso monofsico. ....................... 4
Figura 2-4 Simplificao do inversor monofsico de tenso. .................................................................... 5
Figura 2-5 Primeira etapa de operao do inversor de tenso. .................................................................. 5
Figura 2-6 Segunda etapa de operao do inversor de tenso. .................................................................. 6
Figura 2-7 Terceira etapa de operao do inversor de tenso. ................................................................... 6
Figura 2-8 Quarta etapa de operao do inversor de tenso. ..................................................................... 7
Figura 2-9 Tenso Vab e comando dos interruptores do inversor de tenso. ............................................ 7
Figura 2-10 Tenses e correntes para dimensionamento do filtro de sada do inversor. ........................... 8
Figura 3-1 Diagrama de blocos do inversor monofsico de tenso em malha fechada. .......................... 13
Figura 3-2 Circuito para o modelo matemtico. ...................................................................................... 13
Figura 3-3 Tenso Vab durante o semiciclo positivo de tenso. ............................................................. 14
Figura 3-4 Circuito utilizado para o controle da tenso de sada do inversor. ......................................... 17
Figura 4-1 Circuito de potncia implementado para simulaes. ............................................................ 20
Figura 4-2 Circuito de controle e comando implementado para simulaes. .......................................... 21
Figura 4-3 Forma de onda da tenso de referncia sobreposta s portadoras triangulares. ..................... 23
Figura 4-4 Diagrama de Bode em dB do mdulo da planta simplificada para o inversor monofsico de
tenso.......................................................................................................................................................... 24
Figura 4-5 Diagrama de Bode da fase da planta simplificada para o inversor monofsico de tenso. .... 25
Figura 4-6 Diagrama de Bode em dB do mdulo do controlador utilizado para o inversor. ................... 27
Figura 4-7 Diagrama de Bode da fase para o controlador utilizado para o inversor................................ 28
Figura 4-8 Diagrama de Bode em dB do mdulo da funo transferncia de lao aberto do inversor. ... 28
Figura 4-9 - Diagrama de Bode da fase da funo transferncia de lao aberto do inversor. .................. 29
Figura 4-10 Tenso e corrente de sada para o inversor operando a vazio e com carga. ......................... 29
Figura 4-11 Tenso de sada e sinal de controle sem carga conectada. ................................................... 30
Figura 4-12 Tenso de sada, corrente no indutor e no capacitor sem carga conectada. ......................... 30
Figura 4-13 Detalhe da transio quando se conecta carga 100%. .......................................................... 31
Figura 4-14 Detalhe da transio quando a carga desconectada. .......................................................... 31
Figura 4-15 Correntes de sada, no capacitor e no indutor com carga 100%........................................... 32
Figura 4-16 Tenso de sada e corrente no indutor. ................................................................................. 32
Figura 4-17 Detalhe da transio de 100% para 50 % da tenso de sada e do sinal de controle. ........... 33
Figura 4-18 - Detalhe da transio de 50% para 100 % da tenso de sada e do sinal de controle. ............ 33
iii
ndice de Tabelas
Tabela 4-1 Especificaes para o projeto do inversor monofsico de tenso. ......................................... 20
Tabela 4-2 Especificao dos elementos do circuito de potncia. ........................................................... 22
Tabela 4-3 Dimensionamento dos elementos do controlador. ................................................................. 27
iv
Simbologias e Abreviaturas
Smbolo
Descrio
Unidade
Z0
Impedncia de carga
Lf
Indutor de Filtragem
Cf
Capacitor de Filtragem
R0
Resistncia de carga
Tenso de pico da portadora
Vtri pk
triangular
Vref pk
Tenso de pico da referncia

Relao entre as tenses de
referncia e da portadora
Relao entre os perodos de
Adimensional
Adimensional
fs
Freqncia de comutao
Hz
fr
Freqncia da moduladora
Hz
Ts
Perodo da tenso Vab
Vi
Tenso de entrada
Relao entre espiras
Adimensional
V0 pk
Tenso de pico da sada
iL f
Ondulao de corrente no
vL f
Ondulao de tenso do
indutor de filtragem
capacitor de filtragem
Abreviatura
Significado
PWM
Pulse Width Modulation
SPWM
Sinuidal Pulse Width Modulation
CAPTULO 1
Introduo Geral
Os inversores de tenso tm uma vasta aplicao industrial e comercial,
dispondo de inmeras referncias bibliogrficas como objeto de fonte de pesquisa. O
material a seguir apresentado visa aprimorar alguns conceitos a respeito da anlise do
inversor de tenso monofsico aplicado a modulao trs nveis com carga do tipo
resistiva. A estrutura utilizada em ponte completa aplicada em grande escala para
potncias elevadas e justifica-se sua implementao pelo fato de apresentar nveis
satisfatrios para os esforos de corrente e tenso quando comparado a estrutura meia
ponte.
A idia fundamental dos inversores de tenso proporcionar uma tenso
senoidal na sada do conversor. Para tanto, faz-se uso de um filtro LC na sada do
estgio inversor para que o contedo harmnico provocado pela operao em alta
freqncia dos interruptores seja filtrado e somente a freqncia fundamental seja
evidenciada. Para tal efeito fundamental conhecer o comportamento dinmico do
inversor e a partir da, elaborar uma anlise matemtica do mesmo para tornar possvel
o projeto do filtro de sada e do controlador de tenso para o sistema operando em
malha fechada.
O segundo captulo abordar o tipo de modulao empregada e as etapas de
operao para o inversor de tenso ponte completa. O equacionamento para determinar
o projeto do filtro LC de sada esto apresentados no terceiro captulo.
No quarto captulo proposto um projeto seguindo as devidas especificaes
com o intuito de avaliar todo o equacionamento proposto por meio de simulaes. As
concluses so apresentadas no quinto captulo. Por fim, o quinto captulo trs as
consideraes finais para todo o estudo exercido.
Gleyson Luiz Piazza
CAPTULO 2
Estudo do Inversor de Tenso Monofsico
2.1 Introduo
Este captulo contempla a anlise das etapas de operao do inversor de tenso
monofsico em ponte completa alimentando uma carga resistiva. Primeiramente,
justifica-se a estratgia de modulao empregada em tal estrutura, possibilitando assim
descrever as etapas de operao.
Com base nas etapas de operao do inversor de tenso modulado em trs nveis,
elabora-se uma metodologia de projeto do filtro LC de sada, fundamental para a
filtragem da componente fundamental especificada em projeto.
A Figura 2-1 apresenta a estrutura em ponte completa do inversor de tenso
alimentando uma carga chamada de Z 0 . Esta carga mostrada em detalhes atravs da
Figura 2-2, nota-se que a carga do tipo resistiva acoplada a um filtro passivo, cujas
caractersticas sero especificadas no decorrer deste captulo.
Figura 2-1 Inversor de tenso monofsico.
Lf
Cf
R0
b
Figura 2-2 Impedncia de sada do inversor monofsico de tenso.
Gleyson Luiz Piazza
A partir da determinao das equaes para o dimensionamento dos elementos

passivos ser possvel obter o modelo matemtico do inversor de tenso e com isso
avaliar suas caractersticas em regime permanente e durante transitrios, fonte de estudo
do prximo captulo.
2.2 Modulao Trs Nveis SPWM (unipolar)

Este tpico tem por objetivo apresentar os principais mtodos de modulao
empregados para realizar o acionamento e bloqueio dos interruptores. Diversas so as
tcnicas empregadas, podendo-se citar a modulao por pulso nico, por largura de
pulso nico, por largura de pulsos mltiplos, iguais entre si, largura de pulsos
otimizadas e finalmente por largura de pulso senoidal ( SPWM ).
A modulao empregada neste trabalho a senoidal de trs nveis, tambm
conhecida como SPWM unipolar. A diferena entre a modulao senoidal de dois
nveis (bipolar) e de trs nveis (unipolar) reside no fato de que a tenso aplicada nos
terminais ab do inversor, mostrados na Figura 2-1, apresenta apenas a tenso Vi
positiva ou negativa, enquanto que na modulao de trs nveis a tenso pode ser
positiva, zero ou negativa. Outro fator relevante nesta comparao se d quanto aos
pulsos da tenso Vab , que para trs nveis o dobro quando comparada de dois nveis.
importante apresentar algumas relaes matemticas importantes quando se
trata da modulao do tipo senoidal. Na equao (2.1) a varivel M , refere-se relao
entre a tenso da moduladora, no caso a onda senoidal, e da tenso da moduladora
triangular. Esta relao importante, pois a partir desta que os pulsos de comando so
obtidos para o conversor.
Vref pk
Vtri pk
(2.1)
As equaes (2.2) e (2.3) so relaes entre perodos e freqncias da

moduladora e portadora, respectivamente. Onde f p a freqncia da moduladora,
enquanto que f s a freqncia da portadora.
Ts
2 Tr
(2.2)
Gleyson Luiz Piazza
mf
fr
2 fs
(2.3)
Relacionando (2.2) e (2.3), chega-se a equao (2.4).

N
mf
(2.4)
A Figura 2-3 apresenta a modulao senoidal de trs nveis, cuja moduladora

uma onda senoidal e a portadora uma onda do tipo triangular. Este tipo de modulao
obtido a partir da interseco de duas ondas triangulares, chamadas de portadoras, com
uma onda senoidal ajustada na freqncia de sada desejada, esta onda senoidal
conhecida como moduladora. As tenses Van e Vbn so os pulsos obtidos para as chaves
S1 e S3 e S2 e S4 . A diferena entre estas tenses geram a tenso Vab cuja modulao
trs nveis comprovada.
Vtri1
Vtri2
Vsin
VAN
VBN
VAB
Figura 2-3 Detalhe da modulao trs nveis aplicada ao inversor de tenso monofsico.
Lembrando que a modulao a trs nveis implementada para o inversor em

ponte completa, desta forma, a Figura 2-3 apresenta os pulsos gerados da interseco da
moduladora com a portadora. Para gerar os comandos nos interruptores so necessrios
que as duas ondas triangulares estejam defasadas 180 graus uma da outra.
A grande vantagem da modulao trs nveis quando comparada com a
modulao a dois nveis reside no fato de que o nmero de pulsos por semiperodo
gerado na modulao trs nveis o dobro, em relao de dois nveis, considerando
Gleyson Luiz Piazza
que a freqncia de comutao dos interruptores a mesma. O resultado destes pulsos

na modulao trs nveis implica em harmnicos da tenso de sada duas vezes superior
e conseqentemente o projeto do filtro de sada resulta em volume e peso menores.
2.3 Etapas de Operao do Inversor de Tenso

As etapas de operao do inversor de tenso so apresentadas neste tpico
considerando que a modulao implementada seja a de trs nveis. Para tanto, as etapas
descritas contemplam meio perodo de comutao e para simplificao do circuito ser
sugerido utilizao de uma fonte de corrente que durante este meio perodo no
inverte o sentido de conduo. Esta fonte de corrente substitui a impedncia de carga
Z 0 , que tambm pode ser acoplada a um transformador.
Figura 2-4 Simplificao do inversor monofsico de tenso.
Primeira Etapa de Operao ( t0 ; t1 ):
Na primeira etapa de operao os interruptores S1 e S4 conduzem a corrente de

carga, transferindo potncia para a sada. importante observar que durante este
intervalo de tempo os interruptores S2 e S3 devem permanecer bloqueados para evitar
um funcionamento inadequado do inversor. A Figura 2-5 apresenta a etapa descrita.
Figura 2-5 Primeira etapa de operao do inversor de tenso.
Gleyson Luiz Piazza
Segunda Etapa de Operao ( t1 ; t4 ):
No instante t1 o interruptor S4 bloqueia polarizando o diodo D2 , com isso o

sentido da corrente mantido, representando uma etapa de roda livre, ou seja, sem
transferncia de potncia da entrada para a sada.
No instante t2 S2 habilitado, porm no h conduo do mesmo devido
sentido de corrente, em t3 o interruptor S2 bloqueia. Esta etapa termina no instante t4
quando S4 habilitado. A Figura 2-6 apresenta a segunda etapa de operao.
Figura 2-6 Segunda etapa de operao do inversor de tenso.
Terceira Etapa de Operao ( t4 ; t5 ):
O incio da terceira etapa se d pela conduo simultnea de S1 e S4 , remetendo

a primeira etapa j descrita. A terceira etapa de operao do inversor de tenso est
mostrada na Figura 2-7.
Figura 2-7 Terceira etapa de operao do inversor de tenso.
Quarta Etapa de Operao ( t5 ; t8 ):
Nesta etapa o interruptor S1 bloqueado em t5 , com isso, o diodo D3 entra em

conduo, representando uma etapa de roda livre, como demonstrado na Figura 2-8. Em
t6 , S3 habilitado, mas no conduz devido o sentido de corrente, somente em t7 que
S3 bloqueia. Esta etapa de operao tem seu trmino no instante de tempo t8 .
Gleyson Luiz Piazza
Figura 2-8 Quarta etapa de operao do inversor de tenso.
Na Figura 2-9 apresenta-se de forma simplificada a tenso Vab e os pulsos de

comando para os interruptores do inversor de tenso durante meio perodo de
comutao.
Vab
Vi
S1
S2
S3
S4
t1
t2
t3
t4
t5
t6
t7
t8
Ts
Figura 2-9 Tenso Vab e comando dos interruptores do inversor de tenso.
Gleyson Luiz Piazza
2.4 Projeto do Filtro LC de Sada

Como mencionado anteriormente o projeto do filtro L f C f de sada deve levar
em conta que a freqncia da tenso de sada o dobro da freqncia de comutao dos
interruptores.
O projeto do filtro deve levar em conta a mxima ondulao de corrente para o
indutor e de tenso para o capacitor. A Figura 2-10 apresenta de forma simplificada a
tenso no indutor, a ondulao de corrente em L f e a ondulao de tenso no capacitor
Cf .
VLf
n Vi V0 pk sin(r t )
t1
t2
V0 pk sin(r t )
Ilf
iL f
Vcf
vC f
Ts
Figura 2-10 Tenses e correntes para dimensionamento do filtro de sada do inversor.
Gleyson Luiz Piazza
2.4.1 Clculo do Indutor

A partir da Figura 2-10, determinam-se as equaes para a tenso sobre o
indutor, onde o intervalo de tempo t1 representa a conduo dos interruptores S1 e S4 ,
enquanto que o intervalo de tempo t2 definido pela conduo de S1 com o diodo D2 ,
apesar de S2 estar habilitado. O equacionamento para o projeto do filtro de sada deve
considerar que o perodo da tenso Vab a metade do perodo de comutao, como
sugerido em (2.5).
Ts
Ts
2
(2.5)
A equao (2.6) representa a tenso do indutor durante o intervalo de tempo t1 ,

enquanto que no intervalo de tempo t2 a tenso no indutor definida por (2.7). Nota-se
que o ndice n representa a relao de espiras do transformador, caso o mesmo seja
utilizado.
Lf
Lf
diL f (t )
dt
diL f (t )
dt
(2.6)
V0 pk sin(r t )
(2.7)
Reescrevendo (2.6) e (2.7), obtm-se (2.8).

iL f (t )
Lf
t1
iL f (t )
L f t V0 pk sin(r t )
2
(2.8)
Logo, os intervalos de tempo t1 e t2 so dados respectivamente por (2.9) e

(2.10).
t1
L f iL f (t )
t2
L f iL f (t )
V0 pk sin(r t )
(2.9)
(2.10)
Gleyson Luiz Piazza
10
Sabe-se que:
Ts t1 t2
(2.11)
Portanto, substituindo (2.9) e (2.10) em (2.11) e considerando que Ts a

metade do perodo de comutao, chega-se na equao (2.12).
L f iL f (t )
L f iL f (t )
Ts
2 n Vi V0 pk sin(r t ) V0 pk sin(r t )
(2.12)
Desenvolvendo a equao (2.12) e isolando a ondulao de corrente do indutor,

obtmse (2.13).
iL f (t )
n Vi V0 pk sin(r t ) V0 pk 2 sin 2 (r t )
(2.13)
2 n f s L f Vi
A equao (2.13) parametrizada conforme apresentado em (2.14).
iL f (t )
2 L f iL f (t )
Ts n Vi
V0 pk
V0 pk sin 2 (r t )
sin(r t )
n Vi
n Vi
(2.14)
A mxima ondulao pode ser obtida derivando-se a equao (2.14) e igualando

a zero, como mostra
d iL f
d r t
cos(r t )
2 V0 pk sin(r t ) cos(r t )
n Vi
(2.15)
De (2.15) resulta nas seguintes solues apresentadas em (2.16).

n Vi
1
;V0 pk
d iL f 4
2
V
d r t 0 pk V0 pk
1
n Vi n Vi
(2.16)
n Vi
; V0 pk
2
O que implica na ondulao de corrente do indutor definida em (2.17).
Gleyson Luiz Piazza
n Vi
8 f L
s
f
iL f
V0 pk
2 fs Lf
; V0 pk
11
n Vi
2
V0
1 pk
n V
i
(2.17)
n Vi
; V0 pk
2
Da mesma forma, pode-se evidenciar (2.17) em termos da indutncia L f .

n Vi
8 f i
s
Lf
Lf
V0 pk
2 f i
s
Lf
; V0 pk
n Vi
2
V0
1 pk
n V
i
n Vi
; V0 pk
2
(2.18)
2.4.2 Clculo do Capacitor

A capacitncia do filtro de sada determinada em funo da mxima ondulao
de tenso, que por sua vez, est diretamente ligada mxima ondulao da corrente do
indutor L f . Estas ondulaes de tenso e de corrente esto apresentadas na Figura 2-10.
Assume-se que toda componente alternada de alta freqncia circule atravs do
capacitor C f , pode-se ento calcular a ondulao de tenso do capacitor considerando a
variao de carga do mesmo, como mostra (2.19).
q C f vC f
(2.19)
Mas,
1
q i t
2
(2.20)
Assim, tem-se (2.21).

1 iL T
q f s
2 2
2
(2.21)
Substituindo (2.21) em (2.19), obtm-se (2.22).
1 iL f
C f vC f
8 f s
(2.22)
Gleyson Luiz Piazza
12
Considera-se que a mxima ondulao da tenso do capacitor do filtro

calculada em relao da mxima ondulao de corrente do indutor, como descrito
anteriormente. Assim, substituindo iL f em (2.22) obtm-se (2.23).
vC f
n Vi
n Vi
1
128 f 2 L C ; V0 pk 2
s
f
f
V0 pk
V0 pk
n Vi
1
1
; V0 pk
2
16 f s L f C f n Vi
2
(2.23)
Reescrevendo (2.23) chega-se em (2.24).

n Vi
n Vi
1
128 f 2 L v ; V0 pk 2
s
f
Cf
Cf
V0 pk
V0 pk
n Vi
1
1
; V0 pk
16 f 2 L v n V
2
s
f
Cf
i
(2.24)
Gleyson Luiz Piazza
CAPTULO 3
Modelo Matemtico do Inversor e Controle de Tenso
No projeto de um inversor, a tenso de sada a varivel especificada, cuja
amplitude, freqncia e taxa de distoro harmnica so parmetros que devem ser
atendidos. A proposta deste captulo visa aprimorar os conceitos a respeito do modelo
matemtico do inversor implementado para o projeto do compensador.
Deve-se considerar que o inversor de tenso deve atender a uma tenso de
referncia, portanto fundamental que o sistema quando operado em malha fechada
apresente uma malha de tenso que atenta as especificaes mais crticas para o sistema.
Portanto, necessita-se determinar a funo transferncia entre a tenso de sada e o sinal
de controle.
A Figura 3-1 mostra o diagrama de blocos para o sistema em malha fechada. J a
Figura 3-2 representa o circuito equivalente para determinar a funo transferncia do
inversor de tenso, onde f m (t ) chamada funo de modulao.
Figura 3-1 Diagrama de blocos do inversor monofsico de tenso em malha fechada.
Figura 3-2 Circuito para o modelo matemtico.
Gleyson Luiz Piazza
14
3.1 Funo Transferncia do Inversor de Tenso

Na modulao trs nveis, a forma de onda da tenso nos terminais do filtro
durante o semiciclo positivo de Vab mostrada na Figura 3-3. De acordo com a figura o
intervalo de tempo T representa a conduo de S1 e S4 , enquanto que Ts T referese conduo de S1 e S2 ou S3 e S4 . Portanto, no se podem confundir estes intervalos
com a razo cclica, mesmo que estas estejam diretamente ligadas
Vab
Vi
Ts T
Ts
Figura 3-3 Tenso Vab durante o semiciclo positivo de tenso.
A tenso mdia quase instantnea de Vab dada por (3.1).

Vabmed
T n Vi
Ts
(3.1)
Define-se (3.2) como as razes cclicas para as condues dos interruptores.

importante que estas razes cclicas so calculadas em funo de dois perodos de
comutao devido modulao trs nveis empregadas.
d1 (t )
Ts T
2 Ts
(3.2)
T T
d 2 (t ) s
2 Ts
Onde
T Ts 1 2 d 2 (t )
(3.3)
Assim, pode-se obter com as devidas manipulaes matemticas (3.4).

Vabmed n Vi 1 2 d 2 (t )
(3.4)
Gleyson Luiz Piazza
15
A razo cclica varia de acordo com uma funo de modulao definida na

Figura 3-2 como f m (t ) , o que implica em considerar a relao (3.5).
1
d1 (t ) 1 f m (t )
2
1
d 2 (t ) 1 f m (t )
2
(3.5)
Onde,
f m (t ) 1 2 d 2 (t )
(3.6)
Assim, substituindo (3.6) em (3.4), obtm-se (3.7) e conseqentemente (3.8).

Vabmed Vi f m (t )
Vabmed ( s )
f m (s)
(3.7)
Vi
(3.8)
Equacionando o circuito da Figura 3-2, tem-se (3.9).

f m (t ) Vi vL f (t ) rf iL f (t ) v0 (t )
(3.9)
Onde,
iL f (t ) iC f (t ) iR0 (t )
(3.10)
Mas,
dv0 (t )
dt
v (t )
iR0 (t ) 0
R0
iC f (t ) C f
(3.11)
Substituindo (3.11) em (3.9) e levando em conta (3.10), tem-se (3.12).
f m (t ) Vi L f
d iC f (t ) iR0 (t )
dt
rf iC f (t ) iR0 (t ) v0 (t )
(3.12)
Resolvendo a equao (3.12), obtm-se (3.13).
Gleyson Luiz Piazza
16
dv0 (t ) rf
d 2 v0 (t ) L f
f m (t ) Vi L f C f
C
1 v0 (t )
f
f
2
dt
R0
dt
R0
(3.13)
Aplicando a transformao de Laplace em (3.13), chega-se na equao (3.14).
f m ( s ) Vi L f C f s 2 f rf C f s f 1 V0 ( s )
R0
R0
(3.14)
Implicando na seguinte funo de transferncia para o inversor de tenso

monofsico.
V0 ( s )
Vi
f m ( s)
Lf
2
rf C f s f 1
Lf C f s
R0
R0
(3.15)
Considerando que o comportamento da funo de modulao a relao entre a

tenso de controle e a tenso da portadora, conforme indicado em (3.16).
f m ( s)
Vc ( s )
Vtri pk
(3.16)
Logo,
V0 ( s )
V
1
i
Vc ( s ) Vtri pk
Lf
2
rf C f
Lf C f s
R0
(3.17)
rf
s 1
R0
Considerando que para o inversor, o projeto do controlador dever atender a

situao mais crtica de operao, a qual existe quando o mesmo trabalha a vazio, ou
seja, a carga considerada infinita, resultando na seguinte funo de transferncia
definida em (3.18). As resitncias do indutor e do capacitor so desprezadas.
V0 ( s )
V
1
i
Vc ( s ) Vtri pk L f C f s 2 1
(3.18)
3.2 Controlador Proposto

Obtida a funo transferncia do inversor monofsico de tenso possvel
atravs da equao (3.18) propor a implementao de um controle de tenso com o
objetivo de atender especificaes de projeto que visam preservar a tenso de sada
Gleyson Luiz Piazza
17
independente de qualquer variao de carga ou perturbao que possa de alguma forma

se manifestar.
O circuito proposto para o controle muito parecido com o proporcional integral
derivativo, PID, como pode ser observado na Figura 3-4. Este controle adiciona ao
sistema dois zeros, um plo na origem e um plo deslocado em altas freqncias.
Figura 3-4 Circuito utilizado para o controle da tenso de sada do inversor.
Atravs do circuito da Figura 3-4 determina-se a funo transferncia do

controlador Cv ( s ) apresentada na equao (3.19).
Cv ( s )
sC
fz
R fz 1 sCi Riz 1
sC fz sCi Rip R fz Rip R fz
(3.19)
A qual pode ser reescrita por (3.20).

Cv ( s ) kv
s z1 s z2
s s p1
(3.20)
Onde, o ganho do compensador dado pela equao (3.21).

kv
R fz
Rip
(3.21)
As freqncias dos dois zeros so determinadas pelas equaes (3.22) e (3.23).

f z1
1
2 C fz R fz
(3.22)
f z2
1
2 Ci Riz
(3.23)
Gleyson Luiz Piazza
18
O controlador apresenta ainda dois plos um fixado na origem e outro alocado

conforme a relao (3.24).
f p1
Rip Riz
(3.24)
2 Ci Rip Riz
3.3 Restrio da Derivada do Sinal de Controle

O projeto do filtro de sada do inversor tem por objetivo filtrar as componentes
de freqncias indesejveis, permitindo evidenciar a componente fundamental da
moduladora. No entanto, por mais bem executado o projeto do filtro, sempre haver
uma pequena ondulao de tenso e corrente na sada provocada pelos harmnicos mais
significativos. Esta ondulao da tenso de sada se manifesta no sinal proveniente do
sensor de tenso, este sinal ser atenuado, atuar no compensador e por fim aplicado
ao modulador.
Sabe-se que o sinal originado da ao de controle aplicado diretamente no
modulador, se por ventura a ondulao presente neste sinal apresentar mltiplos
cruzamentos com relao ao sinal da portadora, implicar que os pulsos gerados para os
interruptores sejam diferentes do esperado.
Portanto necessrio avaliar no projeto se a derivada do sinal de controle
maior ou menor que a derivada do sinal da portadora. No caso de ser menor, os pulsos
gerados para os interruptores so adequados, caso contrrio, haver mltiplos
cruzamentos.
A equao (3.25) apresenta o comportamento da amplitude da
componente de tenso em alta freqncia.
vC f (t )
V V sin( t ) V
i
0 pk
0 pk
sin(1t )
64 f s 2 L f C f Vi
sin(2 s t )
(3.25)
A mxima ondulao do sinal de controle obtida considerando a mxima

ondulao da tenso da tenso do capacitor de filtragem, como apresentado na equao
(3.26).
vcmax (t )
Vi K s kv
128 f s 2 L f C f Vi
sin(2 s t cv )
(3.26)
Gleyson Luiz Piazza
19
Onde K s e kv so os ganhos do sensor de tenso e do compensador,

respectivamente. J cv o ngulo do compensador. Derivando a expresso (3.26),
obtm-se (3.27).
d vcmax (t )
dt
K s kv
(3.27)
32 f s L f C f Vi
A mxima derivada da tenso da portadora fica definida por (3.28).

dVtri (t ) 4 Vtri pk
dt
Ts
(3.28)
Portanto, para evitar mltiplos cruzamentos que geram um funcionamento

inadequado ao inversor necessrio que a equao (3.28) seja maior que (3.27).
Gleyson Luiz Piazza
CAPTULO 4
Projeto e Simulaes
Para comprovar os estudos at ento efetuados propem-se atravs das
especificaes apresentadas na Tabela 4-1, um exemplo de projeto para o inversor
operando em malha fechada sem utilizar transformador.
Tabela 4-1 Especificaes para o projeto do inversor monofsico de tenso.
Grandeza
Valor Nominal
Tenso de alimentao
400 V
Tenso eficaz de sada
220 V
Potncia de sada
10 kW
Freqncia de sada
60 Hz z
Freqncia de comutao
20 kHz
Ondulao da corrente do indutor
15%
Ondulao da tenso do capacitor
1%
Tenso de pico da moduladora
3,11V
Os circuitos utilizados para as simulaes esto apresentados na Figura 4-1 e na

Figura 4-2, representando respectivamente o circuito de potncia, de controle e
comando dos interruptores.
Figura 4-1 Circuito de potncia implementado para simulaes.
Gleyson Luiz Piazza
Projeto e Simulaes
21
Figura 4-2 Circuito de controle e comando implementado para simulaes.
4.1 Clculo do Circuito de Potncia

A partir das especificaes da Tabela 4-1 inicia-se o dimensionamento dos
componentes do circuito de potncia.
P0
V0efz 2
R0
(4.1)
Por meio de (4.1), obtm-se a resistncia de carga R0 .

R0 4,84 k
(4.2)
A corrente de sada do inversor e a respectiva ondulao de corrente esto

definidas em (4.4) e (4.7).
I 0efz
V0efz
R0
(4.3)
I 0efz 45, 45 A
(4.4)
I L f 0,15 I 0 pk
(4.5)
VC f 0, 01 V0 pk
(4.6)
I L f 9, 64 A
(4.7)
Onde,
Gleyson Luiz Piazza
Projeto e Simulaes
22
I 0 pk 2 I 0efz
(4.8)
V0 pk 2 V0efz
Com isso, utilizando a mxima ondulao da corrente no indutor obtm-se a

equao (4.10).
Vi
8 f s I L f
(4.9)
L f 259,3 H
(4.10)
Lf
Da mesma forma, se expressa o valor do capacitor de filtragem do inversor

atravs de (4.12).
Cf
Vi
1
2
128 f s L f VC f
(4.11)
C f 9, 69 F
(4.12)
A freqncia de ressonncia fica definida por (4.14).
f0
1
2 L f C f
(4.13)
f 0 3,175 kHz
(4.14)
Desta forma, a Tabela 4-2 apresenta o dimensionamento dos elementos do

circuito de potncia do inversor monofsico de tenso.
Tabela 4-2 Especificao dos elementos do circuito de potncia.
Grandeza
Valor Nominal
Indutor de filtragem
259, 3 H
Capacitor de filtragem
9, 69 F
Resistncia de carga
4,84 k
Freqncia de ressonncia
259,3 H
4.2 Clculo do ndice de Modulao

Sabendo a tenso de entrada e a tenso mxima de sada, obtm-se o ndice de
modulao do sistema, definido em (4.16).
Gleyson Luiz Piazza
Projeto e Simulaes
23
Vi
V0 pk
(4.15)
M 0, 775
(4.16)
Desta forma com o valor especificado para a mxima tenso de referncia

aplicado no sistema em malha fechada, obtm-se a tenso de pico da portadora
triangular como mostra a equao (4.18).
Vtri pk
Vref pk
(4.17)
Vtri pk 4V
(4.18)
A Figura 4-3 apresenta os sinais das portadoras sendo que a moduladora esta
sobreposta a tais sinais. A freqncia da portadora fixada em 20 kHz , enquanto que a
freqncia da moduladora 60 Hz .
Vtri1
Vtri2
Vref
4.00
2.00
0.0
-2.00
-4.00
0.0
0.02
0.04
0.06
0.08
0.10
Time (s)
Figura 4-3 Forma de onda da tenso de referncia sobreposta s portadoras triangulares.
4.3 Funo de Transferncia do Inversor

A funo de transferncia H ( s) representa a planta do inversor P( s) e o ganho
do sensor de tenso K s . A funo P( s) obtida para o caso mais crtico ao qual o
sistema possa ser submetido. O ganho do sensor representado por K s define a relao
entre a tenso de referncia e a tenso de spida do filtro, como apresenta
Gleyson Luiz Piazza
Projeto e Simulaes
Ks
24
Vref
(4.19)
V0 pk
Atravs das especificaes da Tabela 4-1, apresentam-se na Figura 4-4 e na

Figura 4-5, os diagramas de Bode de mdulo (em dB) e fase da funo de transferncia
H ( s ) . Verifica-se no diagrama de mdulo o efeito provocado pelo duplo plo presente

na planta do inversor. Este duplo plo situa-se exatamente na freqncia de ressonncia
do filtro de sada.
com base nestes grficos da Figura 4-4 e da Figura 4-5 que se projeta o
controlador descrito no captulo anterior. Ser necessrio suavizar este duplo plo e
garantir que o sistema em malha fechada possa atender os critrios de margem de fase e
do ganho na freqncia de cruzamento. Desta forma, os zeros do controlador sero
responsveis para atenuar o duplo plo, j o plo na origem garante erro nulo em
regime, enquanto que o segundo plo deslocado para a alta freqncia de forma a
eliminar os efeitos provocados pela comutao ou qualquer interferncia em alta
freqncia.
Figura 4-4 Diagrama de Bode em dB do mdulo da planta simplificada para o inversor

monofsico de tenso.
Gleyson Luiz Piazza
Projeto e Simulaes
25
Figura 4-5 Diagrama de Bode da fase da planta simplificada para o inversor monofsico de
tenso.
Antes de iniciar o projeto do controlador especifica-se que a freqncia de

cruzamento desejada seja definida pela equao (4.20).
fc
fs
2
(4.20)
Esta freqncia quatro vezes menor que a freqncia da tenso aplicada nos
terminais de carga do inversor.
Os diagramas de Bode trazem informaes valiosas para projetar um controlador
adequado ao sistema. Atravs do diagrama de mdulo defini-se que o ganho na
freqncia de cruzamento definido por (4.21).
k1 19, 005 dB
(4.21)
Enquanto que a margem de fase na freqncia de cruzamento dada por (4.22).

MF 180
(4.22)
4.4 Funo Transferncia do Controlador de Tenso

Com base no que foi descrito no tpico anterior propem-se que os dois zeros
sejam alocados exatamente na freqncia de ressonncia, como definido na equao
(4.23).
f z1 f z2 f 0
1
2 L f C f
(4.23)
Gleyson Luiz Piazza
Projeto e Simulaes
26
Logo, com a funo transferncia do controlador e estabelecendo que o valor do

resistor Riz seja dado por
Riz 10 k
(4.24)
Com base em (4.24) e (4.23) determinam-se os valores para os componentes do

controlador responsveis pelos zeros da funo Cv ( s ) .
Ci
1
2 Riz f z1
(4.25)
E
C fz
1
2 R fz f z2
(4.26)
Possibilitando determinar o valor do capacitor Ci como mostra (4.27).

Ci 5, 02 nF
Rip
(4.27)
Riz
2 Ci Riz f p1 1
(4.28)
Sendo que a frequencia do plo 25 vezes maior que a frequencia de

ressonncia. Atravs de (4.28), obtm-se (4.29).
Rip 416, 67
(4.29)
Avaliando somente o ganho do controlador, observa-se que o ganho na

freqncia de corte dado por
k pz 17, 23 dB
(4.30)
Portanto o ganho kv do controlador a soma em mdulo do ganho de H ( s) e do

ganho provocado pelos plos e zeros do controle, assim, tem-se (4.31).
kv 10
H ( f c ) k2
20
(4.31)
Pode-se escrever (4.32).
Gleyson Luiz Piazza
Projeto e Simulaes
27
R fz kv Rip
(4.32)
Obtendo,
R fz 27 k
(4.33)
E desta forma,
C fz 1,86 nF
(4.34)
A Tabela 4-3 apresenta o dimensionamento do circuito de controle do inversor

de tenso.
Tabela 4-3 Dimensionamento dos elementos do controlador.
Grandeza
Valor Nominal
Rip
416, 67
Riz
10 k
Ci
5, 02 nF
R fz
27 k
C fz
1,86 nF
A Figura 4-6 e a Figura 4-7 mostram os diagramas de Bode do controlador de

tenso do inversor, para o mdulo (em dB) e fase, respectivamente.
Figura 4-6 Diagrama de Bode em dB do mdulo do controlador utilizado para o inversor.
Gleyson Luiz Piazza
Projeto e Simulaes
28
Figura 4-7 Diagrama de Bode da fase para o controlador utilizado para o inversor.
4.5 Funo de Transferncia de Lao Aberto do Inversor

A funo de transferncia de lao aberto contempla a planta do inversor, o ganho
do sensor e a funo transferncia do controlador. Multiplicando estes termos obtm-se
os diagramas de Bode de mdulo (em dB) e fase mostrados na Figura 4-8 e na Figura
4-9, respectivamente.
Os grficos apresentados satisfazem os critrios de freqncia de cruzamento e
margem de fase requerida, que para este caso de 52 . Portanto o sistema estvel
permitindo atravs da ao de controle o seguimento da tenso de referncia.
Figura 4-8 Diagrama de Bode em dB do mdulo da funo transferncia de lao aberto do

inversor.
Gleyson Luiz Piazza
Projeto e Simulaes
29
Figura 4-9 - Diagrama de Bode da fase da funo transferncia de lao aberto do inversor.
4.6 Simulaes
A Figura 4-10 apresenta a tenso e a corrente de sada para a transio entre
vazio e carga.
Figura 4-10 Tenso e corrente de sada para o inversor operando a vazio e com carga.
Observa-se que no instante 54,17 ms o sistema passa a atuar com 100% de

carga, da mesma forma no instante 104,17 ms , ocorre novamente transio para o
inversor operando a vazio.
A Figura 4-11 e a Figura 4-12 apresentam a tenso do controlador e as correntes
no indutor e capacitor para o inversor operando a vazio, respectivamente.
Gleyson Luiz Piazza
Projeto e Simulaes
30
Figura 4-11 Tenso de sada e sinal de controle sem carga conectada.
Figura 4-12 Tenso de sada, corrente no indutor e no capacitor sem carga conectada.
Os detalhes da tenso de sada e do sinal do controlador esto apresentados na

Figura 4-13 e na Figura 4-14, representando respectivamente a transio de vazio para
carga e de carga para vazio.
Gleyson Luiz Piazza
Projeto e Simulaes
31
Figura 4-13 Detalhe da transio quando se conecta carga 100%.
Figura 4-14 Detalhe da transio quando a carga desconectada.
As prximas simulaes so efetuadas para o sistema operando com carga sendo

que em determinados instantes de tempo h transio de carga de 100% para 50 % e de
50% para 100%. Os instantes so os mesmos para o caso em que o inversor operava a
vazio e com 100% de carga.
A Figura 4-15 mostra as correntes de sada, do indutor e capacitor de filtragem
para o caso em que o inversor trabalhe com 100% de carga.
Gleyson Luiz Piazza
Projeto e Simulaes
32
Figura 4-15 Correntes de sada, no capacitor e no indutor com carga 100%.
A Figura 4-16 apresenta a tenso e a corrente de sada do inversor monofsico

de tenso durante o transitrio de carga.
Figura 4-16 Tenso de sada e corrente no indutor.
Os detalhes da tenso de sada e do sinal de controle para os transitrios de carga

esto apresentados na Figura 4-17 e Figura 4-18.
Gleyson Luiz Piazza
Projeto e Simulaes
33
Figura 4-17 Detalhe da transio de 100% para 50 % da tenso de sada e do sinal de controle.
Figura 4-18 - Detalhe da transio de 50% para 100 % da tenso de sada e do sinal de controle.
Gleyson Luiz Piazza
CAPTULO 5
Consideraes Finais
Este trabalho possibilitou o estudo das etapas de operao do inversor
monofsico de tenso alimentando carga resistiva e com modulao do tipo senoidal
trs nveis.
Aps a compreenso da modulao aplicada ao inversor monofsico ponte
completa, pode-se avaliar as etapas de operao provocadas por tal modulao. Da
mesma forma, possibilitou-se o projeto do filtro de sada acoplado carga, visando
eliminar os efeitos da alta freqncia provocados pela comutao dos interruptores. O
projeto do filtro pode ser comprovado no segundo captulo e apresentou resultados
satisfatrios quando efetuada a simulao do inversor, comprovando o seguimento da
tenso de referncia.
A partir do projeto do filtro de sada e conhecendo a tenso aplicada nos
terminais de carga obtido um modelo matemtico do inversor de tenso, bem como se
propem a implementao de um controlador, responsvel por permitir adequar as
especificaes de tenso de sada, freqncia e taxa de distoro harmnica. Este estudo
est apresentado no terceiro captulo.
Por fim, com todos os equacionamentos e conhecimentos adquiridos obtm-se
atravs de parmetros pr-determinados um projeto em malha fechada. Os clculos
permitem obter todos os elementos que compem os circuitos de potncia, controle e
comando. As simulaes apresentadas no quarto captulo possibilitam a variao do
inversor operando a vazio e com degrau de carga e os resultados obtidos comprovaram
que os requisitos da tenso de sada foram atendidos em sua plenitude.
Gleyson Luiz Piazza
REFERNCIAS BIBLIOGRFICAS
[1]
F. Gerent, Metodologia de Projeto de Inversores Monofsicos de tenso Para

Cargas No-Lineares, Dissertao De Mestrado, Universidade Federal De Santa
Catarina, 2005;
[2]
K. Ogata, Modern Control Engineering, Prentice-Hall Inc., 1997.
[3]
I. Barbi, D.C. Martins, Introduo ao Estudo dos Conversores CC-CA, Edio

dos autores, Florianpolis, 2005;
Gleyson Luiz Piazza
CENTRO TECNOLGICO
DEPARTAMENTO DE ENGENHARIA ELTRICA
INVERSOR TRIFSICO
DISCIPLINA:
EEL.6570 TPICO ORIENTADO INVERSORES

TRIFSICOS
PROFESSOR: IVO BARBI, DR. ING.
ALUNO: GLEYSON LUIZ PIAZZA
01/12/2008
Sumrio
NDICE DE FIGURAS
iii
NDICE DE TABELAS
iv
SIMBOLOGIA E ABREVIATURAS
CAPTULO 1 .................................................................................................................. 1
Introduo Geral ............................................................................................................ 1
CAPTULO 2 .................................................................................................................. 2
Conceitos do Inversor de Tenso Trifsico .................................................................. 2
2.1 IntroduoEquation Chapter 2 Section 2 ................................................................ 2
2.2 Modulao Senoidal ............................................................................................... 7
2.3 Tenso de Brao e Funo de Razo Cclica .......................................................... 9
2.4 Tenses de Referncia .......................................................................................... 10
CAPTULO 3 ................................................................................................................ 16
Modelo Matemtico do Inversor Trifsico Utilizando Transformada de Clarke ... 16
3.1 IntroduoEquation Chapter 3 Section 3 .............................................................. 16
3.2 Equaes Diferenciais do Inversor Trifsico........................................................ 17
3.2.1 Tenses dos Indutores ................................................................................... 18
3.3 Transformada 0 .............................................................................................. 19
3.4 Projeto do Filtro LC de Sada ............................................................................... 22
3.4.1 Clculo do Indutor ......................................................................................... 23
3.4.2 Clculo do Capacitor ..................................................................................... 26
3.5 Controle das Tenses de Linha Utilizando Transformada de Clarke................... 31
3.5.1 Controlador Proposto..................................................................................... 32

CAPTULO 4 ................................................................................................................ 34
Exemplo de Projeto e Simulaes ............................................................................... 34
4.1 Introduo ............................................................................................................. 34

4.2 Clculo do Circuito de Potncia ........................................................................... 34
4.3 Clculo do ndice de Modulao .......................................................................... 36
4.4 Funo de Transferncia do Inversor ................................................................... 37
4.5 Funo Transferncia do Controlador de Tenso ................................................. 39
4.6 Funo de Transferncia de Lao Aberto do Inversor ......................................... 42
ii
4.7 Descrio dos Circuitos de Simulao ................................................................. 43

4.7.1 Resultados de Simulao ............................................................................... 46
CAPTULO 5 ................................................................................................................ 52
Consideraes Finais .................................................................................................... 52
REFERNCIAS BIBLIOGRFICAS ....................................................................... 53
iii
ndice de Figuras
Figura 2-1 Inversor de tenso trifsico tipo 180 alimentando carga trifsica resistiva conectada em Y .
...................................................................................................................................................................... 2
Figura 2-2 Tenses de fase, linha e pulsos de comando para os interruptores do inversor trifsico. ........ 4
Figura 2-3 . Tenses referenciais para o estudo do inversor trifsico......................................................... 5
Figura 2-4 Inversor trifsico alimentando uma carga resistiva com adio de um filtro de sada. ............ 7
Figura 2-5 Detalhe da modulao senoidal aplicada ao inversor de tenso trifsico. ................................ 8
Figura 2-6 Representao da tenso VA (t ) . ............................................................................................. 9
Figura 2-7 Circuito do inversor trifsico representado pelas tenses de brao........................................ 10
Figura 2-8 Circuito para anlise das tenses de referncia. ..................................................................... 11
Figura 3-1 Circuito do inversor trifsico com filtro e carga balanceada.................................................. 16
Figura 3-2 Circuito simplificado do inversor trifsico com filtro e carga balanceada. ............................ 16
Figura 3-3 Tenses e correntes para dimensionamento do filtro de sada do inversor. ........................... 23
Figura 3-4 Representao da tenso VAB (t ) para o semiciclo positivo da moduladora. ........................ 24
Figura 3-5 Diagrama de blocos do inversor trifsico de tenso em malha fechada. ................................ 32
Figura 3-6 Circuito utilizado para o controle da tenso de sada do inversor. ......................................... 33
Figura 4-1 Diagrama de Bode em dB do mdulo da planta simplificada para o inversor monofsico de
tenso.......................................................................................................................................................... 38
Figura 4-2 Diagrama de Bode da fase da planta simplificada para o inversor monofsico de tenso. .... 38
Figura 4-3 Diagrama de Bode em dB do mdulo do controlador utilizado para o inversor. ................... 42
Figura 4-4 Diagrama de Bode da fase para o controlador utilizado para o inversor................................ 42
Figura 4-5 Diagrama de Bode em dB do mdulo da funo transferncia de lao aberto do inversor. ... 43
Figura 4-6 - Diagrama de Bode da fase da funo transferncia de lao aberto do inversor. .................. 43
Figura 4-7 Circuito de potncia implementado para simulaes. ............................................................ 44
Figura 4-8 Implementao da transformao 0 para as tenses de linha e de referncia................. 45
Figura 4-9 Circuito de controle implementado para simulaes. ............................................................ 45
Figura 4-10 Circuito de comando dos interruptores. ............................................................................... 46
Figura 4-11 Tenses de linha e correntes nos indutores. ......................................................................... 47
Figura 4-12 Detalhe das tenses de linha no instante em que se conecta a carga.................................... 47
Figura 4-13 - Detalhe das tenses de linha no instante em que se desequilibra a fase 1. ........................... 48
Figura 4-14 Tenses de fase para a transio de desequilbrio de carga. ................................................ 48
Figura 4-15 Tenses de referncia e de linha nas coordenadas
0 . ................................................... 49
Figura 4-16 Ao de controle VD 0 VD VD e sinais VD1 VD 2 VD 3 . ................................................. 50

Figura 4-17 Detalhe da ao de controle no instante de desequilbrio de carga. ..................................... 50
Figura 4-18 - Detalhe da ao de controle no instante de conexo da carga. ............................................. 50
Figura 4-19 Tenso VAn e tenses VAB e V12 . ...................................................................................... 51
iv
Figura 4-20 Detalhe da ondulao da corrente do indutor para a carga equilibrada. ............................... 51
ndice de Tabelas
Tabela 4-1 Especificaes para o projeto do inversor monofsico de tenso. ......................................... 34
Tabela 4-2 Especificao dos elementos do circuito de potncia. ........................................................... 36
Tabela 4-3 Dimensionamento dos elementos do controlador. ................................................................. 41
vi
Simbologias e Abreviaturas
Smbolo
Descrio
Unidade
Indutor de Filtragem
Capacitor de Filtragem
Resistncia de carga
Tenso de pico da portadora
Vtri pk
triangular
Vref pk
Tenso de pico da referncia

Relao entre as tenses de
Relao entre os perodos de
Adimensional
Adimensional
fs
Freqncia de comutao
Hz
fr
Freqncia da moduladora
Hz
Ts
Perodo da tenso Vab
Vi
Tenso de entrada
V0 pk
Tenso de pico da sada
iL
Ondulao de corrente no
vL
Ondulao de tenso do
indutor de filtragem
capacitor de filtragem
Abreviatura
Significado
PWM
Pulse Width Modulation
vii
CAPTULO 1
Introduo Geral
Gleyson Luiz Piazza
CAPTULO 2
Inversor de Tenso Trifsico
2.1 IntroduoEquation Chapter 2 Section 2
O objetivo deste tpico apresentar os conceitos bsicos que esto envolvidos
na estrutura do inversor de tenso trifsico. A Figura 2-1 mostra um inversor de tenso
trifsico tipo 180 , alimentando uma carga trifsica balanceada conectada em estrela. A
estrutura possui trs braos inversores em meia ponte, sendo que cada brao representa
uma fase do sistema. Entre dois interruptores de braos distintos h uma defasagem de
120 em relao aos pulsos de comando.
Figura 2-1 Inversor de tenso trifsico tipo 180 alimentando carga trifsica resistiva conectada
em Y .
Como de conhecimento, a corrente de linha circula por cada resistor da carga

trifsica, portanto a corrente de cada fase igual respectiva corrente de linha. Da
mesma forma, sabe-se que a tenso eficaz de linha
3 maior que a tenso de fase.
O inversor do tipo 180 , pois os interruptores de cada brao permanecem

habilitados durante 180 dos 360 correspondentes a um perodo completo de
comutao. Os interruptores de cada brao operam de forma complementar, para que
no ocorra curto circuito de brao.
Gleyson Luiz Piazza
Conceitos do Inversor de Tenso Trifsico
Ser considerado que, S1 , S2 e S3 so os interruptores superiores chamados de

grupo positivo, enquanto que S4 , S5 e S6 so os interruptores inferiores, denominados
de grupo negativo. Como mostra a Figura 2-1, o brao A constitudo dos interruptores
S1 e S4 , o brao B formado por S2 e S5 e por fim, o brao C constitudos por S3 e
S6 .
A Figura 2-2 apresenta as tenses dos braos, as quais so obtidas tendo como
ponto de referncia o ponto 0 , indicado na Figura 2-1. Tambm se observam as tenses
de linha VAB , VBC e VCA , alm dos comandos dos interruptores.
Na Figura 2-3 esto representadas as tenses de braos e as tenses de fase que
so teis para o equacionamento do inversor trifsico de tenso.
Observa-se que durante um perodo completo de funcionamento, o inversor de
tenso apresenta seis seqncias de operao. Em cada seqncia existem trs
interruptores em conduo, sendo que dois so do grupo positivo e um no grupo
inferior, ou de forma complementar. A durao de cada seqncia de 60 . Assim os
comandos dos interruptores so defasados de 60 uns dos outros, para se obter as
tenses trifsicas balanceadas.
As tenses VA0 , VB 0 e VC 0 so formas de onda retangulares com metade da
amplitude da fonte contnua de entrada. Estas variveis podem ser expressas pela srie
de Fourier, como indicado em (2.1).
4 Vi
VA 0
sin t sin 3t sin 5t sin 7t ...

3
5
7
2
VB 0
4 Vi
VC 0
2 1
2 1
2 1
2

sin t
sin 3 t
sin 5 t
sin 7 t
...
3 3
3 5
3 7
3
(2.1)
4 Vi
2 1
2 1
2 1
2
sin t
sin 7 t
...
sin 3 t
sin 5 t
3
3
3
5
3
7
3
Atravs de (2.1), nota-se que as tenses VA0 , VB 0 e VC 0 so funes com

componentes de freqncia mpares.
Sabe-se que:
VAB VA0 VB 0
VBC VB 0 VC 0
V V V
C0
A0
CA
(2.2)
Gleyson Luiz Piazza
Figura 2-2 Tenses de fase, linha e pulsos de comando para os interruptores do inversor trifsico.
Gleyson Luiz Piazza
Figura 2-3 . Tenses referenciais para o estudo do inversor trifsico.
Assim, substituindo (2.1) em (2.2) e fazendo as devidas manipulaes

matemticas, obtm-se as tenses de linha em srie de Fourier apresentadas em (2.3).
Gleyson Luiz Piazza
1 4 Vi
n
cos
sin n(t )
VAB
6
6
n 1,5,7... n
1 4 Vi
n
cos
sin n(t )
VBC
6
2
n 1,5,7... n
1 4 Vi
n
5
cos
sin n(t )
VCA
6
6
n 1,5,7... n
(2.3)
Como mencionado anteriormente, as tenses de linha esto defasadas 30 das

tenses de fase, assim descrito em (2.3). Outro ponto de esclarecimento o fato de que
as componentes de terceira ordem e os seus mltiplos so nulos. Estes harmnicos
presentes nas tenses VA0 , VB 0 e VC 0 quando subtrados, a fim de se obter as tenses de
linha, se anulam, resultando na equao (2.3).
As correntes de linha so iguais as correntes de fase, uma vez que a conexo
do tipo estrela. Desta forma, representam-se as correntes de linha como mostra (2.4)
1 4 Vi
n
cos
sin n(t )
i
AB
6
6
n 1,5,7... n R
1 4 Vi
n
cos
sin n(t )
i
BC
6
2
n 1,5,7... n R
1 4 Vi
n
5
cos
sin n(t )
iCA
6
6
n 1,5,7... n R
(2.4)
A anlise do inversor trifsico alimentando uma carga resistiva pura de

fundamental importncia para esclarecer como esto dispostas as tenses de fase, linha
e as correntes. Com base nestas informaes possvel estender e aprofundar o estudo
do inversor trifsico alimentando uma carga equilibrada, do tipo resistivo, com adio
de um filtro passivo LC , amontante carga.
A incluso do filtro de sada possibilita filtrar as componentes de freqncia
desejadas e desta forma, reduzir os efeitos provocados por harmnicos indesejveis. Por
estes motivos, verifica-se a necessidade de manter em nveis aceitveis, o contedo
harmnico presente na tenso alternada de sada. Estes harmnicos provocam perdas
que afetam consideravelmente a aplicao que a estrutura destinada. A Figura 2-4
apresenta a nova estrutura do inversor trifsico, nota-se que no h conexo com o
neutro, ou seja, o sistema a trs fios.
Gleyson Luiz Piazza
Figura 2-4 Inversor trifsico alimentando uma carga resistiva com adio de um filtro de sada.
2.2 Modulao Senoidal

A modulao empregada neste trabalho a do tipo senoidal, obtida atravs da
comparao de trs moduladoras, definidas como tenses de referncia, com uma
portadora triangular. As tenses de referncia so defasadas 120 umas das outras de
forma a permitir tenses balanceadas nos terminais de carga do inversor.
Cada moduladora comparada individualmente com a forma de onda triangular
e os sinais de tenso resultantes destas aes so aplicados nos interruptores do inversor
trifsico.
Sabe-se que a modulao senoidal aplicada a estruturas trifsicas geram sinais de
dois e trs nveis. A modulao de dois nveis est presente nas tenses de brao
definidas por VAn , VBn e VCn , onde as tenses variam entre
Vi
V
e i . J a modulao
2
2
trs nveis apresenta uma diferena em relao de dois nveis, porque os sinais podem
variar entre Vi , zero e Vi . No inversor trifsico este tipo de modulao pode ser
observado nas tenses de linha VAB , VBC e VCA .
Outro fator relevante nesta comparao se d quanto aos pulsos da tenso Vab ,
que para trs nveis o dobro quando comparada de dois nveis. Conclui-se, portanto,
que na modulao dois nveis a freqncia do sinal igual freqncia de comutao,
enquanto que na modulao trs nveis o dobro. O resultado destes pulsos na
modulao trs nveis implica em harmnicos da tenso de sada duas vezes superior e
conseqentemente, o projeto dos filtros de sada resultam em volume e peso menores.
importante apresentar algumas relaes matemticas importantes quando se
trata da modulao do tipo senoidal. Na equao (2.5), a varivel M refere-se relao
Gleyson Luiz Piazza
entre a tenso da moduladora, no caso a onda senoidal, e da tenso da portadora

triangular. Esta relao importante, pois a partir desta, que os pulsos de comando so
obtidos para o conversor.
Vref pk
(2.5)
Vtri pk
As equaes (2.6) e (2.7) so relaes entre perodos e freqncias da

moduladora e portadora, respectivamente. Onde, f r a freqncia da moduladora,
enquanto que f s a freqncia da portadora.
N
Ts
2 Tr
mf
(2.6)
fr
2 fs
(2.7)
Relacionando (2.6) e (2.7), chega-se a equao (2.8).

N
mf
(2.8)
A Figura 2-5 apresenta a modulao senoidal aplicada no inversor trifsico de

tenso. As tenses so geradas com o intuito de exemplificar o que fora descrito para o
caso de um inversor alimentando uma carga resistiva.
Figura 2-5 Detalhe da modulao senoidal aplicada ao inversor de tenso trifsico.
Gleyson Luiz Piazza
Observam-se nitidamente os efeitos causados pela modulao senoidal. Nota-se

que para a tenso VAn , a modulao presente de dois nveis. J para a tenso de linha
esta modulao de trs nveis.
2.3 Tenso de Brao e Funo de Razo Cclica

Este tpico apresenta uma breve anlise da tenso do brao A , com o intuito de
esclarecer o comportamento e dependncia da funo de razo cclica d A (t ) . Para
simplificao deste estudo, considera-se a representao da tenso VA (t ) , dada pela
Figura 2-6.
Figura 2-6 Representao da tenso VA (t ) .
A partir da Figura 2-6, e considerando os intervalos de tempo mostrados na

figura, chega-se a equao (2.9) em um perodo completo de comutao.
t
t2
V
1 1 Vi
VA (t ) dt i dt
Ts 0 2
2
0
(2.9)
Onde:
t1 d A (t )
t2 1 d A (t )
(2.10)
Resolvendo a equao (2.9), considerando os intervalos de tempo de (2.10),

chega-se a expresso (2.11), que define a tenso do brao A . A mesma anlise pode ser
aplicada para as tenses VB (t ) e VC (t ) .
VA (t ) Vi d A (t )
Vi
2
(2.11)
Gleyson Luiz Piazza
10
O termo d A (t ) presente em (2.11), representa a funo de razo cclica para o

brao A . Assim como, d B (t ) e dC (t ) so as funes de razes cclicas dos braos B e
C , respectivamente. Estas funes so variveis originadas da modulao senoidal e
sero de grande utilidade no modelamento do inversor trifsico de tenso.

A Figura 2-7 apresenta o circuito do inversor trifsico considerando as tenses
de braos. Este circuito uma forma simplificada de representar o inversor.
importante esclarecer que como sero apresentadas nas equaes de modelagem do
inversor, as tenses contnuas de VA (t ) , VB (t ) e VC (t ) se anulam quando se faz a
anlise das malhas. Portanto, o circuito da Figura 2-7 pode ser representado apenas
pelas componentes alternadas.
Figura 2-7 Circuito do inversor trifsico representado pelas tenses de brao.
2.4 Tenses de Referncia

Ao iniciar o estudo do inversor trifsico necessrio esclarecer que o sistema a
trs fios, portanto, sem conexo com o neutro. Como pode ser analisado no circuito da
Figura 2-8 h trs pontos de referncia definidos por n , g1 e g 2 , enquanto que as
tenses de brao do inversor trifsico so definidas por v A (t ) , vB (t ) e vC (t ) ,
respectivamente. Para determinar as tenses vg1n e vg2 n sero consideradas duas cargas
resistivas conectadas em estrela definidas pelos resistores R1 e R2 . Atravs das
equaes de malha do circuito da Figura 2-8 determina-se as tenses vg1n e vg2n e
comprovar-se- que estas so iguais para um sistema operando em equilbrio.
Gleyson Luiz Piazza
11
Figura 2-8 Circuito para anlise das tenses de referncia.
Sabe-se que:
iA1 (t ) iB1 (t ) iC1 (t ) 0
iA2 (t ) iB2 (t ) iC2 (t ) 0
(2.12)
Analisando as malhas da carga definidas na Figura 2-8 pelo resistor R1 , tem-se a

equao (2.13).
v A (t ) R1 iA1 (t ) vg1n 0
vB (t ) R1 iB1 (t ) vg1n 0
vC (t ) R1 iC1 (t ) vg1n 0
(2.13)
A mesma anlise determinada pela equao (2.14) estendida para a carga

definida pelo resistor R2 .
v A (t ) R2 iA2 (t ) vg2 n 0
vB (t ) R2 iB2 (t ) vg2 n 0
vC (t ) R2 iC2 (t ) vg2 n 0
(2.14)
Somando as expresses de (2.13), obtm-se (2.15).
v A (t ) vB (t ) vC (t ) R1 iA1 (t ) iB1 (t ) iC1 (t ) 3 vg1n 0
(2.15)
Somando as expresses de (2.14), tem-se (2.16).

v A (t ) vB (t ) vC (t ) R2 iA2 (t ) iB2 (t ) iC2 (t ) 3 vg2 n 0
(2.16)
Gleyson Luiz Piazza
12
Aplicando (2.12) em (2.15) e (2.16), obtm-se (2.17).

1
vg1n 3 v A (t ) vB (t ) vC (t )
v 1 v (t ) v (t ) v (t )
B
C
g2 n 3 A
(2.17)`
Como podem ser observadas, para um sistema em equilibrio as tenses vg1n e

vg2n so iguais, o que permite equacionar o inversor trifsico com filtro e carga
balanceada considerando os pontos g1 e g 2 na mesma referncia.
2.5 Carga No-Linear

Este trabalho apresenta o estudo para o caso de uma carga do tipo no-linear
conectada ao inversor trifsico. A Figura 2-9 representa o circuito do inversor e da carga
no-linear.
Figura 2-9 Inversor trifsico alimentando uma carga no-linear.
Para simplificao dos estudos que sero realizados no decorrer deste trabalho
necessrio considerar que as tenses v1 (t ) , v2 (t ) e v3 (t ) , obtidas na sada do inversor
so formas de onda senoidais sem a componente de alta freqncia. Representa-se
ento, o circuito simplificado atravs da Figura 2-13 com a incluso de indutores na
entrada do retificador trifsico, denominados por L01 , L02 e L03 , utilizados para atenuar
os efeitos causados pela derivada de carga do retificador com filtro capacitivo.
importante esclarecer que cargas no-lineares se caracterizam por apresentar
uma relao no-linear entre a tenso aplicada nos seus terminais e a corrente por elas
drenada. Este trabalho abordar apenas o retificador com filtro capacitivo. A escolha
desta topologia justificada pelo fato de que este tipo de carga muito comum e
representa um caso crtico para o controle do inversor de tenso.
Gleyson Luiz Piazza
13
A acentuada derivada de corrente provocada pela no-linearidade da carga se

torna evidente nas variveis de controle do inversor trifsico. Por este motivo o projeto
de controle dever ser efetivo quando o sistema for submetido a cargas com
caractersticas no-lineares.
Para melhor exemplificar este caso se apresenta o circuito da Figura 2-10,
representando apenas um retificador trifsico alimentando uma carga com filtro
capacitivo.
Figura 2-10 Retificador trifsico com filtro capacitivo.
Atravs da Figura 2-11 se observam as tenses de linha e a tenso de sada

obtida sobre o capacitor de sada do retificador. O retificador trifsico apresenta seis
etapas de operao em um perodo completo das tenses de alimentao.
Figura 2-11 Tenses de entrada e tenso de sada do retifcador com filtro capacitivo.
Considerando que o capacitor de sada esteja carregado, no momento em que a

tenso da fase 1 for maior que a tenso de sada, os diodos D1 e D5 passam a conduzir
at o momento em que a tenso do capacitor for maior que as tenses aplicadas nos
Gleyson Luiz Piazza
14
diodos D1 e D5 . Neste instante o capacitor passa a fornecer energia para o resistor de

sada. As outras etapas de operao se do atravs dos diodos D2 e D6 e D3 e D4 ,
representando meio perodo em relao a freqncia das tenses de alimentao.
A Figura 2-12 representa a tenso e a corrente em uma das fases do retificador.
Nota-se que devido a caracterstica da carga, a corrente de fase apresenta uma elevada
derivada, o que pode ser atenuado com a incluso de indutores na entrada do retificador,
como mostra o circuito da Figura 2-13.
Figura 2-12 Tenso e corrente na fase 1 para o retificador trifsico com filtro capacitivo.
Figura 2-13 Circuito simplificado da carga no-linear com a incluso dos indutores de entrada.
Simulando o circuito da Figura 2-13 apresentam-se na Figura 2-14 as formas

deonda das tenses de linha e da tenso de sada do retificador trifsico. J a Figura
2-15 representa a tenso e a corrente em uma das fases do retificador, observa-se que o
efeito da derivada de corrente sofreu uma atenuao quando comparadop com a corrente
de fase apresenta na Figura 2-12. Este efeito se deve fundamentalmente pela incluso
dos indutores de entrada que apresentam a diferena de tenso entre a tensa de entrada
Gleyson Luiz Piazza
15
e tenso de sada. Conseqentemente, a corrente que circula no indutor leva em

considerao esta queda de tenso que por sua vez, se torna menos expressiva quando o
retificador no apresenta os indutores de entrada.
Figura 2-14 Tenses de linha e tenso de sada para o retificador trifsico com inculso dos
indutores de entrada..
Figura 2-15 Tenso de linha e corrente na fase 1 para o retificador trifsico com inculso dos
indutores de entrada..
O dimensionsmento dos indutortes de entrada, bem como do capacitor e resistor

de sada sero abordados no terceiro captulo. Onde a partir do dimensionamneto do
inversor trifsico, do sistema de controle das tenses de linha ser possvel elaborar uma
metologia de projeto para a carga no-linear.
Gleyson Luiz Piazza
CAPTULO 3
Modelo Matemtico do Inversor Trifsico Utilizando
Transformada de Clarke
3.1 IntroduoEquation Chapter 3 Section 3
A Figura 3-2 apresenta o circuito para determinao das equaes diferencias
para o inversor trifsico. Como demonstrado anteriormente, para um sistema em
equilbrio g1 e g 2 so iguais.
Figura 3-1 Circuito do inversor trifsico com filtro e carga balanceada.
Figura 3-2 Circuito simplificado do inversor trifsico com filtro e carga balanceada.
Gleyson Luiz Piazza
Modelo Matemtico do Inversor Trifsico Utilizando Transformada de Clarke
17
Para o equacionamento do inversor considera-se que o tipo de carga conectada

seja resistiva pura, embora o modelamento seja realizado com o inversor operando a
vazio. Este tipo de operao caracteriza o caso mais crtico para o sistema de
compensao.
Sabe-se que:
v A (t ) Vi d A (t )
vB (t ) Vi d B (t )
v (t ) V d (t )
i
C
C
(3.1)
A equao (3.1) representa as tenses de brao sem considerar a componente

contnua, uma vez que, na anlise das malhas, estas componentes se anulam.
3.2 Equaes Diferenciais do Inversor Trifsico

Para determinar as equaes diferenciais do inversor trifsico utilizam-se trs
malhas definidas a seguir.
Malha 1:
A equao da primeira malha determinada pela equao (3.2).

v A (t ) vL1 (t ) v1g1 (t ) v2 g1 (t ) vL2 (t ) vB (t )
(3.2)
Mas,
v1g1 (t ) v2 g1 (t ) v1 (t ) vg1 (t ) v2 (t ) vg1 (t )
v1g1 (t ) v2 g1 (t ) v1 (t ) v2 (t )
(3.3)
Reescrevendo (3.2) considerando (3.3), obtm-se (3.4).
vA (t ) vB (t ) vL (t ) vL (t ) v1 (t ) v2 (t )
1
(3.4)
Malha 2:
A segunda malha definida por (3.5).

vB (t ) vL2 (t ) v2 g1 (t ) v3 g1 (t ) vL3 (t ) vC (t )
(3.5)
A equao (3.5) reescrita pela expresso (3.6).
vB (t ) vC (t ) vL (t ) vL (t ) v2 (t ) v3 (t )
2
(3.6)
Gleyson Luiz Piazza
18
Malha 3:
A terceira malha dada pela equao

vC (t ) vL3 (t ) v3 g1 (t ) v1g1 (t ) vL1 (t ) v A (t )
(3.7)
Reagrupando a expresso (3.7), obtm-se (3.8).
vC (t ) vA (t ) vL (t ) vL (t ) v3 (t ) v1 (t )
3
(3.8)
3.2.1 Tenses dos Indutores

Sabendo que:
iL1 (t ) iC1 (t ) iR1 (t )
iL2 (t ) iC2 (t ) iR2 (t )
iL3 (t ) iC3 (t ) iR3 (t )
(3.9)
Desta forma, a diferena entre as tenses do indutor L1 e L2 dada pela equao

(3.10). A anlise da diferena das tenses de L1 e L2 estendida para as tenses de L2
e L3 e L3 e L1 .
vL1 (t ) vL2 (t ) L1
diL1 (t )
dt
L2
diL2 (t )
dt
(3.10)
importante ressaltar, que para o estudo do inversor trifsico a trs fios,

considera-se para simplificao das anlises matemticas a condio dada por (3.11).
L1 L2 L3 L
C1 C2 C3 C
(3.11)
R1 R2 R3 R
Levando em considerao (3.11) e aplicando em (3.10), chega-se em (3.12).
vL1 (t ) vL2 (t ) vL12 (t ) L
d
iL (t ) iL2 (t )
dt 1
(3.12)
Substituindo as correntes dos indutores L1 e L2 na equao (3.12), obtm-se

(3.13).
Gleyson Luiz Piazza

vL12 (t ) L
d
iC (t ) iC2 (t ) iR1 (t ) iR2 (t )
dt 1
19
(3.13)
Onde:
d
iC1 (t ) C1 dt v1 (t )
i (t ) C d v (t )
2
2
C2
dt
(3.14)
E,
v1 (t )
iR1 (t ) R
i (t ) v2 (t )
R2
R2
(3.15)
Assim, reescrevendo a equao (3.13), obtm-se (3.16).

vL12 (t ) L
d d
d
v1 (t ) v2 (t )
C v1 (t ) C v2 (t )
dt dt
dt
R
R
(3.16)
Manipulando a equao (3.16), chega-se em (3.17).

vL12 (t ) L C
d2
L d
v (t ) v12 (t )
2 12
dt
R dt
(3.17)
Portanto, as variveis vL23 (t ) e vL31 (t ) so definidas por (3.18) e (3.19),

respectivamente.
d2
L d
v (t ) v23 (t )
2 23
dt
R dt
(3.18)
d2
L d
vL31 (t ) L C 2 v31 (t ) v31 (t )
dt
R dt
(3.19)
vL23 (t ) L C
3.3 Transformada 0
Para realizar o modelamento do inversor trifsico de tenso consideram-se que
as variveis de monitorao sero as tenses de linha com o sistema operando a vazio.
A partir da determinao das tenses dos indutores, expressam-se as equaes
(3.4), (3.6) e (3.8) atravs de (3.20).
Gleyson Luiz Piazza
d2
L d
v AB (t ) L C dt 2 v12 (t ) R dt v12 (t ) v12 (t )
d2
L d
vBC (t ) L C 2 v23 (t ) v23 (t ) v23 (t )

dt
R dt
d
L d
vCA (t ) L C 2 v31 (t ) v31 (t ) v31 (t )
dt
R dt
20
(3.20)
Onde:
v AB (t ) Vi d AB (t )
vBC (t ) Vi d BC (t )
v (t ) V d (t )
i
CA
CA
(3.21)
Representa-se (3.21) na forma matricial atravs de (3.22) e (3.23)

d AB (t )
1 0 0 v12 (t )
1 0 0 v12 (t ) 1 0 0 v12 (t )
d2
L d

Vi d BC (t ) L C 2 0 1 0 v23 (t ) 0 1 0 v23 (t ) 0 1 0 v23 (t ) (3.22)
dt
R
dt
0 0 1 v (t )
0 0 1 v (t ) 0 0 1 v (t )
d (t )
31
31
31
CA
Vi d ABC
d2
L d
L C 2 v 123 v 123 v 123
dt
R dt
(3.23)
Da definio da transformada 0 , sabe-se que:
X 0 A X 123
1
(3.24)
E,
X 123 A X 0
1
(3.25)
Onde a matriz de transformao est apresentada em (3.26).

1
1
A 1
1
1
3
1
2
3
2
1
2
2
(3.26)
E,
A A
1 T
(3.27)
Gleyson Luiz Piazza
21
Aplicando a condio (3.25) em (3.23), resulta na expresso (3.28).
Vi A d 0
d2
L d
L C 2 A v 0 A v 0 A v 0
dt
R dt
(3.28)
Mas,
d
d
d
dt A v 0 A dt v 0 v 0 dt A
2
d2
d2
d A v
A
v
v
A
0
0
dt 2
dt 2 0
dt 2
(3.29)
Como os termos da matriz da transformada de Clarke so constantes, conclui-se

que a derivada desta matriz nula, portanto, reescreve-se (3.29), resultando na
expresso (3.30).
d
d
dt A v 0 A dt v 0
2
d2
d A v
A
v
0
dt 2
dt 2 0
(3.30)
Substituindo (3.30) em (3.28), tem-se (3.31).
Vi A d 0 L C A
d2
L
d
v
A v 0 A v 0
2 0
dt
R
dt
(3.31)
Multiplicando ambos os termos da equao (3.31) por A , obtm se (3.33).

1
Vi A A d 0 L C A A
1
d2
L
d
1
1
v
A A v 0 A A v 0
2 0
dt
R
dt
(3.32)
Mas,
A A I
1
(3.33)
Ento,
Vi d 0 L C
d2
L d
v
v 0 v 0
2 0
dt
R dt
(3.34)
Onde:
Gleyson Luiz Piazza

d A1 d
123
0
1
v 0 A v 123
22
(3.35)
Aplicando a transformada de Laplace na equao (3.34), chega-se em (3.36).
Vi d 0 s 2 L C v 0 s
v 0
L d
v v 0
R dt 0
(3.36)
Vi d 0
(3.37)
L
2
s L C s 1
R
Considerando a expresso (3.38), o resultado de (3.37) pode ser reescrito por

(3.39).
Z ( s)
(3.38)
L
2
s L C s 1
R
Ento,
v 0
Vi Z ( s ) d 0
(3.39)
Representando as tenses de seqncia zero, alfa e beta por (3.40).
v0 Vi Z ( s ) d 0
v Vi Z ( s ) d
v V Z ( s ) d
(3.40)
A equao (3.40) representa o desacoplamento das variveis do sistema. Assim,

as componentes das tenses de linha podem ser representadas atravs das coordenadas
0 , permitindo elaborar um controle do inversor a partir destas condies.
3.4 Projeto do Filtro LC de Sada

O projeto do filtro deve levar em conta a mxima ondulao de corrente para o
indutor e de tenso para o capacitor. A Figura 3-3 apresenta de forma simplificada a
tenso no indutor, a ondulao de corrente em L e a ondulao de tenso no capacitor
C . O filtro de sada permite reduzir os harmnicos causados pela comutao dos
interruptores que reduz substancialmente o rendimento da estrutura. Com a

Gleyson Luiz Piazza
23
implementao do filtro LC , as tenso aplicadas na carga do inversor, apresentam a

componente fundamental das tenses de referncia.
Como ser demonstrado no projeto do filtro, considera-se para o
dimensionamento o dobro da freqncia de comutao, pois atravs das equaes
diferencias, nota-se que as expresses fazem referncia s variveis de linha. Portanto,
como abordado anteriormente, as componentes de linha apresentam o dobro da
freqncia de comutao, o que ser determinante no projeto do filtro LC .
Figura 3-3 Tenses e correntes para dimensionamento do filtro de sada do inversor.
3.4.1 Clculo do Indutor de Filtragem

Sabe-se que:
Gleyson Luiz Piazza

Ts
Ts
2
24
(3.41)
Retomando a equao diferencial definida por (3.42)

v A (t ) vL1 (t ) vL2 (t ) v1g1 (t ) v2 g1 (t ) vB (t )
(3.42)
Reescrevendo(3.42), tem-se (3.43).

v A (t ) vB (t ) vL (t ) vL (t ) v1 (t ) vg (t ) v2 (t ) vg (t )
1

2
1
1
v AB (t ) vL12 (t ) v12 (t )
(3.43)
A equao (3.43) apresenta a tenso v AB (t ) , a qual representa a tenso de linha

com uma freqncia duas vezes maior que a de comutao. A Figura 3-4 representa de
forma simplificada a tenso v AB (t ) durante um determinado intervalo de tempo
considerando o semiciclo positivo da componente fundamental.
Figura 3-4 Representao da tenso VAB (t ) para o semiciclo positivo da moduladora.
Sabe-se que:
vL L
diL
dt
(3.44)
A equao (3.45) representa a tenso do indutor durante o intervalo de tempo t1 ,

enquanto que no intervalo de tempo t2 a tenso no indutor definida por (3.46).
L
diL12 (t )
dt
Vi V0 pk sin(r t )
(3.45)
Gleyson Luiz Piazza
diL12 (t )
dt
V0 pk sin(r t )
25
(3.46)
Reescrevendo (3.45) e (3.46), obtm-se (3.47).

iL12 (t )
Vi V0 pk sin(r t )
L
t1
L iL12 (t ) V sin( t )
r
0 pk
t2
(3.47)
Logo, os intervalos de tempo t1 e t2 so dados respectivamente por (3.48) e

(3.49).
t1
L iL12 (t )
(3.48)
Vi V0 pk sin(r t )
t2
L iL12 (t )
(3.49)
V0 pk sin(r t )
Sabe-se que:
Ts t1 t2
(3.50)
Portanto, substituindo (3.48) e (3.49) em (3.50) e considerando que Ts a

metade do perodo de comutao, chega-se na equao (3.51).
L iL12 (t )
L iL12 (t )
Ts
2 Vi V0 pk sin(r t ) V0 pk sin(r t )
(3.51)
Desenvolvendo a equao (3.51) e isolando a ondulao de corrente do indutor,

obtmse (3.52).
iL12 (t )
Vi V0 pk sin(r t ) V0 pk 2 sin 2 (r t )
(3.52)
2 f s L Vi
A equao (3.52) parametrizada conforme apresentado em (3.53).
iL f (t )
2 L iL f (t )
Ts Vi
V0 pk
V0 pk sin 2 (r t )
sin(r t )
Vi
Vi
(3.53)
Gleyson Luiz Piazza
26
A mxima ondulao pode ser obtida derivando-se a equao (3.53) e igualando

a zero, como mostra (3.54).
d iL12
dt
cos(r t )
2 V0 pk sin(r t ) cos(r t )
Vi
(3.54)
De (3.54) resulta nas seguintes solues apresentadas em (3.55).
d iL12
dt
Vi
1
4 ;V0 pk 2
V
V
0 pk 1 0 pk
Vi
Vi
(3.55)
Vi
; V0 pk
2
O que implica na ondulao de corrente do indutor definida em (3.56).
iL12
Vi
Vi
8 f L ; V0 pk 2
s
V
V
0 pk 1 0 pk ; V Vi
0 pk
2 fs L
Vi
2
(3.56)
Da mesma forma, pode-se evidenciar (3.56) em termos da indutncia L f .

Vi
8 f i
s
L12
L
V0 pk
2 f s iL12
; V0 pk
V0
1 pk
Vi
Vi
2
Vi
; V0 pk
2
(3.57)
3.4.2 Clculo do Capacitor de Filtragem

A capacitncia do filtro de sada determinada em funo da mxima ondulao
de tenso, que por sua vez, est diretamente ligada mxima ondulao da corrente do
indutor L . Estas ondulaes de tenso e de corrente esto apresentadas na Figura 3-3.
Assume-se que toda componente alternada de alta freqncia circule atravs do
capacitor C , pode-se ento calcular a ondulao de tenso do capacitor considerando a
variao de carga do mesmo, como mostra (3.58).
q C vC
(3.58)
Mas,
Gleyson Luiz Piazza

1
q i t
2
27
(3.59)
Assim, tem-se (3.60).

1 i T
q L s
2 2 2
(3.60)
Substituindo (3.60) em (3.58), obtm-se (3.61).

1 iL12
C vC
8 f s
(3.61)
Considera-se que a mxima ondulao da tenso do capacitor do filtro

calculada em relao da mxima ondulao de corrente do indutor, como descrito
anteriormente. Assim, substituindo iL f em (3.61) obtm-se (3.62).
Vi
Vi
1
128 f 2 L C ; V0 pk 2
s
vC
V0 pk V0 pk
V
1
1
; V0 pk i
16 f s 2 L C
2
Vi
(3.62)
Reescrevendo (3.62) chega-se em (3.63).

Vi
Vi
1
128 f 2 L v ; V0 pk 2
s
C
C
V0 pk
V0 pk
V
1
1
; V0 pk i
2
16 f s L vC
2
Vi
(3.63)
3.5 Clculo do Indutor e do Capacitor para Carga No-Linear

Analisando a malha no momento em que os diodos D1 e D5 conduzem, obtmse a equao (3.64).
v1 (t ) v2 (t ) vL01 (t ) vL02 (t ) V0
(3.64)
Mas,
v1 (t ) v2 (t ) v12 (t )
(3.65)
Logo,
Gleyson Luiz Piazza

v12 (t ) vL012 (t ) V0
28
(3.66)
Onde,
vL012 (t ) vL01 (t ) vL02 (t )
vL012 (t ) L01
diL01 (t )
dt
L02
diL02 (t )
(3.67)
dt
Sabe-se que a corrente que circula pela fase 1 a mesma que circula atravs da
fase 2. Considerando que todos os elementos indutivos da entrada do retificador
trifsico sejam iguais, obtm a expresso .
iL02 (t ) iL01 (t )
(3.68)
L0 L01 L02 L03
(3.69)
vL012 (t ) 2 L0
diL01 (t )
dt
(3.70)
Substitundo (3.70) em (3.66), tm-se

v12 (t ) 2 L0
diL01 (t )
dt
V0
(3.71)
Desta forma, isolando a derivada do inductor, obtm-se

diL01 (t )
dt
1
v12 (t ) V0
2 L0
(3.72)
Atravs da Figura 3-5 se observa que a tenso de sada aproximada por uma
fonte contnua de tenso. No instante em que a tenso de linha for igual a tenso de
sada do retificador os diodos passam a conduzir, este instante define o ngulo de
conduo 1 , como indicado na Figura 3-5.
V0
V pk
1 sin 1
(3.73)
Para simplificar a anlise matemtica, faz-se uma mudana de eixos da tenso

para corrente de carga. Desta forma, reescreve-se a e equao da derivada atravs de
Gleyson Luiz Piazza

diL01 (t ' )
dt
1
V pk sin wr t ' 1 V0
2 L0
29
(3.74)
Definindo que a relao entre a tenso contnua de sada e a tenso de pico na

sada do retificador dada por
k
V0
V pk
(3.75)
Assim, reescreve-se (3.75)

diL01 (t ' )
dt
V pk
2 L0
sin wr t ' 1 k
(3.76)
Sabe-se que:
sin wr t ' 1 sin wr t ' cos 1 sin 1 cos wr t '
(3.77)
Onde, as expresses trigonomtricas so definidas em (3.78).

sin 1 k
2
cos 1 1 k
(3.78)
Substituindo (3.78) em (3.76), obtm-se

diL01 (t ' )
dt
1 k 2 sin wr t ' k cos wr t ' k
2 L0
V pk
(3.79)
Integrando a equao (3.79) determina-se a equao que representa a corrente de

carga dos indutores de entrada do retificador trifsico.
iL01 (t ' )
1 k 2
1 cos wr t ' k sin wr t ' wr t '

2 L0 wr wr
V pk
(3.80)
A partir da expresso (3.80), pode-se obter a indutncia de entrada do

retificador. Para tanto, necessrio especificar a corrente eficaz e o fator de crista,
dados estes, que so fornecidos em projeto. O fator de crista a relao entre a corrente
de pico e a corrente de eficaz de carga. Portanto, utilizando estas consideraes, obtmse a equao (3.81).
Gleyson Luiz Piazza
L0
1 k 2
1 cos wr t ' k sin wr t ' wr t '

2 Fc wr wr
V pk
30
(3.81)
Onde Fc o fator de crista definindo a relao (3.82).
Fc
iL0 pk
(3.82)
iL0 efz
No entanto, para obter a indutncia de entrada do retificador necessrio

considerar o ponto mximo de corrente de carga. Atravs da Figura 3-5 se observa que
este instante determinado por t 1 .
Porm, vale ressaltar que os eixos so definidos por (3.83).
t t ' 1
(3.83)
Assim, considerando a condio de mxima corrente, tem-se (3.84), que

representa o instante em questo para o eixo t ' .
t ' 2 1
(3.84)
Substitundo (3.84) em (3.81), tem-se (3.85).
L0
1 k 2
1 cos 1 k sin 1 1
2 Fc wr wr
V pk
(3.85)
Gleyson Luiz Piazza
31
Figura 3-5 Tenso na sada do inversor, corrente de carga e derivadas de carga e do indutor de
filtragem.
3.6 Controle das Tenses de Linha Utilizando Transformada de Clarke

A proposta deste captulo visa aprimorar os conceitos a respeito do modelo
matemtico do inversor implementado para o projeto do compensador atravs da
transformao 0 . A Figura 3-6 apresenta o diagrama de blocos para o inversor
trifsico de tenso em malha fechada.
As variveis de controle do inversor sero as tenses de linha, uma vez que no
h neutro conectado carga. O sistema de controle do inversor monitora as tenses de
linha ao longo do tempo. Estas tenses sero transformadas em 0 , gerando as
tenses V0 , V e V . A partir das referncias das tenses de linha em 0 obtm-se as
tenses de erro como pode ser observado na Figura 3-6.
Gleyson Luiz Piazza
32
Figura 3-6 Diagrama de blocos do inversor trifsico de tenso em malha fechada.
As tenses de erro so aplicadas nos compensadores de tenso definido na

Figura 3-6 por Cv ( s ) . importante ressaltar que sero implementados trs
compensadores de tenso para as coordenadas 0 . Os sinais de controle agora
definidos pelas variveis Dc 0 , Dc e Dc , so aplicados no bloco 0 1 , responsvel
pela transformada inversa gerando D1 , D2 e D3 .
O resultado desta transformao comparado com a portadora triangular, que
por sua vez definem os pulsos para os braos A , B e C . Os interruptores superiores
S1 , S2 e S3 so comutados atravs dos pulsos D1 , D2 e D3 , respectivamente.
Enquanto os interruptores inferiores S4 , S5 e S6 so comutados pelos sinais

complementares de D1 , D2 e D3 , respectivamente.
3.6.1 Controlador Proposto

Obtida a funo de transferncia do inversor trifsico de tenso, propem-se a
implementao de um controle de tenso com o objetivo de atender especificaes de
projeto que visam preservar a tenso de sada independente de qualquer variao de
carga ou perturbao que possa de alguma forma se manifestar.
O circuito proposto para o controle muito parecido com o proporcional integral
derivativo, PID , como pode ser observado na Figura 3-7. Este controle adiciona ao
sistema dois zeros, um plo na origem e um plo deslocado em altas freqncias.
Gleyson Luiz Piazza
33
Figura 3-7 Circuito utilizado para o controle da tenso de sada do inversor.
Atravs do circuito da Figura 3-7 determina-se a funo transferncia do

controlador Cv ( s ) apresentada na equao (3.86).
Cv ( s )
sC
fz
R fz 1 sCi Riz 1
sC fz sCi Rip R fz Rip R fz
(3.86)
A qual pode ser reescrita por (3.87).
Cv ( s ) kv
s z1 s z2
s s p1
(3.87)
Onde, o ganho do compensador dado pela equao (3.88).

kv
R fz
(3.88)
Rip
As freqncias dos dois zeros so determinadas pelas equaes (3.89) e (3.90).

f z1
1
2 C fz R fz
(3.89)
f z2
1
2 Ci Riz
(3.90)
O controlador apresenta ainda dois plos um fixado na origem e outro alocado

conforme a relao (3.91).
f p1
Rip Riz
2 Ci Rip Riz
(3.91)
Gleyson Luiz Piazza
CAPTULO 4
Exemplo de Projeto e Simulaes
4.1 Introduo
Este captulo apresenta uma metodologia de projeto do circuito de
potncia e dos compensadores de tenso tendo como parmetros os dados fornecidos na
Tabela 4-1. Os resultados de simulao sero obtidos atravs da especificao do filtro
trifsico, carga e compensador. Equation Chapter 4 Section 4
Tabela 4-1 Especificaes para o projeto do inversor monofsico de tenso.
Grandeza
Valor Nominal
Tenso de alimentao
700V
Tenso eficaz de fase do inversor
220 V
Potncia de sada do inversor
12 kW
Freqncia de sada
60 Hz z
Freqncia de comutao
20 kHz
Ondulao da corrente do indutor
30%
Ondulao da tenso do capacitor
1%
Tenso de pico da moduladora
5,38V
Tenso de sada do retificador com
520V
filtro capacitivo
Fator de crista
4.2 Clculo do Circuito de Potncia

A partir das especificaes da Tabela 4-1 inicia-se o dimensionamento dos
resistores de carga, indutor e capacitor de filtragem.
2
P0 V0efz
3
R
(4.1)
Gleyson Luiz Piazza
35
Por meio de (4.1), obtm-se a resistncia de carga R para cada fase do inversor.
R 12,1
(4.2)
A partir da ca expresso (4.3) da definio da corrente de sada do inversor

para o caso deste alimentar uma carga resistiva.
I 0efz
V0efz
R
(4.3)
Encontrando a corrente de pico do indutor, obtida em (4.4), para o caso em que o

inversor alimentar uma carga puramente resistiva.
I 0efz 15,15 A
(4.4)
As equaes (4.5) e (4.6) representam as ondulaes da corrente do indutor de

filtragem e da tenso do capacitor de filtragem, respectivamente.
iL 0,30 I 0 pk
iL 7, 7 A
vC 0, 01 V0 pk
vC 3,11V
(4.5)
(4.6)
Onde,
I 0 pk 2 I 0efz
V0 pk 2 V0efz
(4.7)
Com isso, utilizando a mxima ondulao da corrente no indutor obtm-se a

equao (4.9).
L
Vi
8 f s iL
L 0,5672 mH
(4.8)
(4.9)
Da mesma forma, se expressa o valor do capacitor de filtragem do inversor

atravs de (4.11).
Gleyson Luiz Piazza

C
36
V
1
2 i
128 f s L VC
(4.10)
C 7, 748 F
(4.11)
Para uma representao mais realista, os valores utilizados de indutncia e

capacitncia para a simulao esto apresentado em
L 0,5mH
(4.12)
C 12 F
A freqncia de ressonncia fica definida por (4.14).
f0
1
2 L C
(4.13)
f 0 2, 055 kHz
(4.14)
Desta forma, a Tabela 4-2 apresenta o dimensionamento dos elementos do

circuito de potncia do inversor trifsico de tenso.
Tabela 4-2 Especificao dos elementos do circuito de potncia.
Grandeza
Valor Nominal
Indutor de filtragem
0,5 mH
Capacitor de filtragem
12 F
Resistncia de carga
12,1
Freqncia de ressonncia
2, 055kHz
4.3 Clculo do ndice de Modulao

Sabendo a tenso de entrada e a tenso mxima de sada, obtm-se o ndice de
modulao do sistema, definido em (4.16).
3 V0 pk
Vi
M 0, 775
(4.15)
(4.16)
Desta forma, com o valor especificado para a mxima tenso de referncia

aplicado no sistema em malha fechada, obtm-se a tenso de pico da portadora
triangular como mostra a equao (4.18).
Gleyson Luiz Piazza
Vtri pk
Vref pk
M
Vtri pk 6,98V
37
(4.17)
(4.18)
Portanto, fixa-se a amplitude da onda portadora definida em (4.18) na freqncia

de comutao. Esta portatora ser comparada com os sinais de controle do inversor, que
por sua vez definiro os pulsos de comando dos interruptores.
4.4 Funo de Transferncia do Inversor

A funo de transferncia do inversor gerada para o caso mais crtico ao qual o
sistema possa ser submetido, ou seja, inversor operando a vazio. O ganho do sensor
representado por K s define a relao entre a tenso de referncia e a tenso de sada do
filtro, como apresenta (4.19).
Ks
Vref
3 V0 pk
(4.19)
Atravs das especificaes da Tabela 4-1, apresentam-se na Figura 4-1 e na

Figura 4-2, os diagramas de Bode de mdulo (em dB) e fase da funo de transferncia
do inversor. Verifica-se no diagrama de mdulo o efeito provocado pelo duplo plo
presente na planta do inversor. Este duplo plo situa-se exatamente na freqncia de
ressonncia do filtro de sada.
com base nestes grficos da Figura 4-1 e da Figura 4-2 que se projeta o
controlador descrito no captulo anterior. Ser necessrio suavizar este duplo plo e
garantir que o sistema em malha fechada possa atender os critrios de margem de fase e
do ganho na freqncia de cruzamento. Desta forma, os zeros do controlador sero
responsveis para atenuar o duplo plo, j o plo na origem garante erro nulo em
regime, enquanto que o segundo plo deslocado para a alta freqncia de forma a
eliminar os efeitos provocados pela comutao ou qualquer interferncia em alta
freqncia.
Gleyson Luiz Piazza
38
Figura 4-1 Diagrama de Bode em dB do mdulo da planta simplificada para o inversor

monofsico de tenso.
Figura 4-2 Diagrama de Bode da fase da planta simplificada para o inversor monofsico de
tenso.
Antes de iniciar o projeto do controlador especifica-se que a freqncia de

cruzamento desejada seja definida pela equao (4.20).
fs
fc
5
f c 4 kHz
(4.20)
Os diagramas de Bode trazem informaes valiosas para projetar um controlador

adequado ao sistema. Atravs do diagrama de mdulo defini-se que o ganho na
freqncia de cruzamento definido por (4.21).
Gleyson Luiz Piazza

k1 8,912 dB
39
(4.21)
Enquanto que a margem de fase na freqncia de cruzamento dada por (4.22).
MF 180
(4.22)
4.5 Funo Transferncia do Controlador de Tenso

Com base no que foi descrito no tpico anterior propem-se que os dois zeros
sejam alocados prximos da freqncia de ressonncia, como definido na equao
(4.23), optou-se por fixar estes zeros em 0, 6 de f 0 .
1
f z1 f z2 0, 6 f 0
2 L C
f z f z 1, 233 kHz
2
1
(4.23)
Sabe-se tambm que a partir da margem de fase desejada e a margem de fase

encontradfa pra a freqncia de corete desejada, encontra-se o ngulo necessrio para a
compensao do sistema. Como os dois zeros do compensador so definidos por (4.23)
e h um plo na origem, pode-se facilmente definir o quanto de fase o segundo plo
dever contribuir.
A margem de fase desejada est definida em (4.24) e o ngulo do compensador
dado por (4.25).
MFdes 45
comp MFdes MFf

comp 45
(4.24)
c
(4.25)
Onde a a margem de fase na freqncia desejada determinada atravs da

equao (4.26).
MFfc 180 MF
(4.26)
A expresso (4.27) representa o ngulo necessrio para o segundo plo, este

ngulo obtido da diferena entre as fases dos zeros e do plo de origem e o ngulo
comp .
Gleyson Luiz Piazza
40
p2 z1 z2 p1 comp
p2 10, 741
(4.27)
Assim, a freqncia do segundo plo fica definido atravs de (4.28)`. Esta

freqncia obtida considerando a operao do sistema na freqncia de corte desejada.
fc
f p2 1

tg p2
180
f p2 21,58 kHz
(4.28)
Com as condies expostas tem-se condiio suficiente para o dimensionamento

do compensador de tenso do inversor trifsico.
Logo, com a funo transferncia do controlador e estabelecendo que o valor do
resistor Riz seja dado por
Riz 10 k
(4.29)
Com base em (4.29) e (4.23) determinam-se os valores para os componentes do

controlador responsveis pelos zeros da funo Cv ( s) .
Ci
1
2 Riz f z1
(4.30)
E,
C fz
1
2 R fz f z2
(4.31)
Possibilitando determinar o valor do capacitor Ci como mostra (4.32).

Ci 12,91 nF
Rip
Riz
2 Ci Riz f p1 1
(4.32)
(4.33)
Sendo que a freqncia do plo 25 vezes maior que a freqncia de

ressonncia. Atravs de (4.33), obtm-se (4.34).
Rip 605, 751
(4.34)
Gleyson Luiz Piazza
41
Avaliando somente o ganho do controlador, observa-se que o ganho na

freqncia de corte dado por
k pz 14 dB
(4.35)
Portanto o ganho kv do controlador a soma em mdulo do ganho de H ( s ) e do

ganho provocado pelos plos e zeros do controle, assim, tem-se (4.36).
k1 k pz
kv 10
20
(4.36)
Pode-se escrever (4.37).

R fz kv Rip
(4.37)
Obtendo,
R fz 8, 47 k
(4.38)
E desta forma,
C fz 15, 24 nF
(4.39)
A Tabela 4-3 apresenta o dimensionamento do circuito de controle do inversor

de tenso.
A Figura 4-3 e a Figura 4-4 mostram os diagramas de Bode do controlador de
tenso do inversor, para o mdulo (em dB) e fase, respectivamente.
Tabela 4-3 Dimensionamento dos elementos do controlador.
Grandeza
Valor Nominal
Rip
605, 751
Riz
10 k
Ci
12,91 nF
R fz
8, 47 k
C fz
15, 24 nF
Gleyson Luiz Piazza
42
Figura 4-3 Diagrama de Bode em dB do mdulo do controlador utilizado para o inversor.
Figura 4-4 Diagrama de Bode da fase para o controlador utilizado para o inversor.
4.6 Funo de Transferncia de Lao Aberto do Inversor

A funo de transferncia de lao aberto contempla a planta do inversor, o ganho
do sensor e a funo transferncia do controlador. Multiplicando estes termos, obtm-se
os diagramas de Bode de mdulo (em dB) e fase mostrados na Figura 4-5 e na Figura
4-6, respectivamente.
Os grficos apresentados satisfazem os critrios de freqncia de cruzamento e
margem de fase requerida, que para este caso de 52 . Portanto, o sistema estvel
permitindo atravs da ao de controle o seguimento da tenso de referncia.
Gleyson Luiz Piazza
43
Figura 4-5 Diagrama de Bode em dB do mdulo da funo transferncia de lao aberto do

inversor.
Figura 4-6 - Diagrama de Bode da fase da funo transferncia de lao aberto do inversor.
4.7 Descrio dos Circuitos de Simulao

Para demonstrar que o modelo matemtico do inversor trifsico de tenso
valido, propem-se a simulao da estrutura, tendo como parmetros as especificaes
definidas na Tabela 4-1. O objetivo mostrar que o controle das tenses de linha
utilizando a transformada de Clarke eficaz e condizente com a teoria desenvolvida.
Gleyson Luiz Piazza
44
Para validar o modelo, apresenta-se na Figura 4-7 o circuito de potncia do

inversor trifsico de tenso utilizado nas simulaes numricas efetuadas no software
PSim. Como descrito no decorrer deste trabalho e da clara observabilidade da Figura
4-7, a estrutura no apresenta conexo com o neutro, ou seja, o sistema a trs fios.
Na Figura 4-8 esto representados os circuitos responsveis pela monitorao
das tenses de linha do inversor. Estes sinais so atenuados atravs de um sensor de
tenso, que por sua vez so aplicados em um bloco responsvel pela transformao
destes, nas coordenadas 0 , resultando em V0 , V e V . Da mesma forma, na Figura
4-8, apresenta-se a transformao de Clarke das tenses de referncia, gerando as
tenses Vref 0 , Vref e Vref .
Figura 4-7 Circuito de potncia implementado para simulaes.
Os sinais obtidos das transformaes das tenses de linha e das tenses de

referncias so comparados, resultando nos sinais de erro definidos como Ve 0 , Ve e
Ve , representados no diagrama de blocos da Figura 3-6
Gleyson Luiz Piazza
45
Figura 4-8 Implementao da transformao 0 para as tenses de linha e de referncia.
Figura 4-9 Circuito de controle implementado para simulaes.
Gleyson Luiz Piazza
46
Na Figura 4-9 esto representados os controladores das seqncias 0 . Os trs

controladores so projetados tendo como parmetros, os valores de resistncias e
capacitncias obtidos atravs das especificaes de projeto.
Os trs controladores apresentam os mesmos valores para as resistncias e
capacitncias, uma vez que, a transformao 0 , permite fazer o desacoplamento da
estrutura e projetar um controle adequado do inversor trifsico, seguindo os critrios de
freqncia de corte e margem de fase desejada.
A Figura 4-10 representa o circuito destinado a transformao inversa das
coordenadas 0 . Os sinais obtidos da ao de controle, representados na Figura 4-10,
como Dc 0 , Dc e Dc , so aplicados em um bloco responsvel pela transformao
destas variveis em coordenadas reais. Os resultados deste processo geram os sinais D1 ,
D2 e D3 , os quais so responsveis pelos comandos dos interruptores do grupo superior
( S1 , S2 e S3 ), enquanto que os sinais complementares de D1 , D2 e D3 geram os
comandos para os interruptores do grupo inferior ( S4 , S5 e S6 ). Todo este processo est
detalhado na Figura 4-10.
A partir das explicaes apresentadas dos circuitos constituintes para a
simulao do inversor trifsico de tenso, d-se inicio as representaes das formas de
ondas obtidas no software PSim.
Figura 4-10 Circuito de comando dos interruptores.
4.7.1 Resultados de Simulao

As simulaes da estrutura consiste na aplicao dos trs casos: um primeiro em
que o inversor opera sem carga, aps um determinado tempo, ocorre a conexo com
Gleyson Luiz Piazza
47
uma carga do tipo resistiva balanceada. Por fim, aplica-se um degrau de carga no
inversor trifsico, desbalanceado uma das fases da estrutura.
O objetivo de apresentar tais simulaes consiste em avaliar o comportamento
do controle das tenses de linha do inversor atravs da transformada de Clarke,
verificando os efeitos causados pela operao a vazio e com desbalano de carga.
A Figura 4-11 apresenta as tenses de linha do inversor trifsico e as correntes
dos indutores de filtragem. Observa-se claramente atravs da figura, as perturbaes
provocadas em 37,5ms e 70,83ms , que representam a conexo com a carga resistiva e
o desequilbrio na fase 1, respectivamente.
Figura 4-11 Tenses de linha e correntes nos indutores.
A Figura 4-12 apresenta o detalhe das tenses de linha no momento em que se

conecta a carga resistiva. J a Figura 4-13 representa o detalhe das tenses de linha no
momento em que h um desequilbrio na fase 1, que apresenta a metade da resistncia
R
Figura 4-12 Detalhe das tenses de linha no instante em que se conecta a carga.
Gleyson Luiz Piazza
48
Figura 4-13 - Detalhe das tenses de linha no instante em que se desequilibra a fase 1.
Como pode ser observado na Figura 4-12 e Figura 4-13, a ao de controle se

faz valer estabilizando rapidamente as perturbaes provocadas e, portanto,
estabilizando as tenses de linha.
A Figura 4-14 apresenta as tenses aplicadas na carga resistiva, durante o
intervalo de tempo em que o inversor opera com cargas balanceadas e com cargas
desbalanceadas. Pode-se notar que no momento em que ocorre o desequilbrio de carga,
as tenses de carga so desequilibras, embora as tenses de linha estejam em equilbrio.
Isto se deve ao fato do controle ser efetuado sobre as tenses VAB , VBC e VCA .
Figura 4-14 Tenses de fase para a transio de desequilbrio de carga.
A Figura 4-15 representa as tenses de referncia e as tenses V0 V V nas

coordenadas 0 . importante ressaltar que o controle das tenses de linha para um
sistema a trs fios, permite efetuar o controle apenas das componentes , uma vez
Gleyson Luiz Piazza
49
que, ao se perturbar o sistema, a componente de seqncia zero no evidente, mesmo

com a implementao do controle para tal.
Figura 4-15 Tenses de referncia e de linha nas coordenadas 0 .
Sabe-se que a componente de seqncia zero das tenses de linha dada por
(4.40).
V0
1
v12 (t ) v23 (t ) v31 (t )
2
(4.40)
Onde:
v12 (t ) v23 (t ) v31 (t ) 0
(4.41)
As equaes (4.40) e (4.41) justificam porque mesmo desequilibrando o sistema

a componente de seqncia zero nula. Se o controle fosse feito para as tenses de fase,
no momento em que a carga sofresse um desbalano, a componente de seqncia zero
seria considerada e como o sistema a trs fios o controle no seria til, pois agora esta
componente no circularia pelo inversor, provocando instabilidade.
A Figura 4-16 apresenta a ao de controle das variveis VD 0 , VD e VD , e as
tenses VD1 , VD 2 e VD 3 . Os detalhes da ao de controle durante as perturbaes esto
apresentadas na Figura 4-17 e Figura 4-18, respectivamente.
Gleyson Luiz Piazza
50
Figura 4-16 Ao de controle VD 0 VD VD e sinais VD1 VD 2 VD 3 .
Figura 4-17 Detalhe da ao de controle no instante de desequilbrio de carga.
Figura 4-18 - Detalhe da ao de controle no instante de conexo da carga.
Gleyson Luiz Piazza
51
A tenso de brao VAn e as tenses VAB e V12 esto representadas na Figura 4-19.
Figura 4-19 Tenso VAn e tenses VAB e V12 .
A ondulao da corrente do indutor pode ser visualizada atravs da Figura 4-20.
Figura 4-20 Detalhe da ondulao da corrente do indutor para a carga equilibrada.
Gleyson Luiz Piazza
CAPTULO 5
Consideraes Finais
Os resultados obtidos neste trabalho possibilitaram validar o modelo matemtico
elaborado para o inversor trifsico de tenso. Este modelo a representao das tenses
de linha atravs da transformao 0 , que permite um desacoplamento destas
variveis.
A partir disto, elaborou-se uma metodologia para o controle das tenses de linha
nas coordenadas 0 . As tenses de linha so monitoradas e transformadas nas
componentes 0 , que por sua vez so subtradas das tenses de referncia, resultando
nas tenses de erro, as quais so aplicadas nos controladores.
Os resultados das aes de controle so transformados em variveis reais que
quando comparados com uma onda do tipo triangular geram os pulsos de comandos
para os interruptores do inversor trifsico.
O quarto captulo possibilitou validar os estudos realizados, apresentando
resultados satisfatrios, comprovados atravs das simulaes, no controle das tenses de
linha, mesmo com as perturbaes provocadas.
Gleyson Luiz Piazza
REFERNCIAS BIBLIOGRFICAS
[1]
F. Gerent, Metodologia de Projeto de Inversores Monofsicos de tenso Para

Cargas No-Lineares, Dissertao De Mestrado, Universidade Federal De Santa
Catarina, 2005;
[2]
K. Ogata, Modern Control Engineering, Prentice-Hall Inc., 1997.
[3]
I. Barbi, D.C. Martins, Introduo ao Estudo dos Conversores CC-CA, Edio

dos autores, Florianpolis, 2005;
Gleyson Luiz Piazza

Projeto Inversores - Ivo Barbi

Загружено:

Сведения о документе

Исходное описание:

Авторское право

Доступные форматы

Поделиться этим документом

Поделиться или встроить документ

Параметры публикации

Этот документ был вам полезен?

Это неприемлемый материал?

Авторское право:

Доступные форматы

Projeto Inversores - Ivo Barbi

Загружено:

Авторское право:

Доступные форматы

PROJETOSDE

quando cursaram a disciplina Projetos de Inversores que ministrei no

Departamento de Engenharia Eltrica

PROJETO DE INVERSOR MONOFSICO

Professor: Ivo Barbi

Instituto de Eletrnica de Potncia

Projetos de Inversores Monofsicos

Instituto de Eletrnica de Potncia

Projetos de Inversores Monofsicos

Instituto de Eletrnica de Potncia

Projetos de Inversores Monofsicos

Instituto de Eletrnica de Potncia

Projetos de Inversores Monofsicos

Potncia mdia produzida no bloqueio do diodo

Instituto de Eletrnica de Potncia

Projetos de Inversores Monofsicos

Instituto de Eletrnica de Potncia

Projetos de Inversores Monofsicos

Instituto de Eletrnica de Potncia

Projetos de Inversores Monofsicos

Figura 2.1 Inversor em ponte completa

Os interruptores S1, S2, S3 e S4 so acionados de acordo com uma estratgia de modulao, de

Instituto de Eletrnica de Potncia

Projetos de Inversores Monofsicos

Instituto de Eletrnica de Potncia

Projetos de Inversores Monofsicos

Figura 2.2 Detalhe da modulao SPWM 3 nveis.

2.3. Etapas de operao

Instituto de Eletrnica de Potncia

Projetos de Inversores Monofsicos

Figura 2.3 - Primeira etapa de operao.

Na segunda etapa de operao no h transferncia de energia da fonte Vi para a carga, sendo

Figura 2.4 Segunda etapa de operao.

A terceira etapa de operao idntica a primeira e inicia em T4 com a entrada em conduo

Instituto de Eletrnica de Potncia

Projetos de Inversores Monofsicos

Figura 2.5 - Terceira etapa de operao.

Na quarta etapa de operao o interruptor S1 bloqueado em T5 e o diodo D3 entra em

Figura 2.6 Quarta etapa de operao.

Instituto de Eletrnica de Potncia

Projetos de Inversores Monofsicos

Figura 2.7 Forma de onda da tenso Vab e comando dos interruptores.

2.4. Projeto do filtro LC

Instituto de Eletrnica de Potncia

Projetos de Inversores Monofsicos

Figura 2.8 Principais formas de onda no filtro de sada.

se considerar a Eq.(2.2) verdadeira.

Instituto de Eletrnica de Potncia

Projetos de Inversores Monofsicos

Eq.(2.5), onde t1 o tempo em que os interruptores permanecem fechados durante um perodo de

Logo, a ondulao de corrente parametrizada expressa atravs da Eq. (2.9).

Na Figura 2.9 foram traadas curvas da ondulao de corrente parametrizada em funo do

Instituto de Eletrnica de Potncia

Projetos de Inversores Monofsicos

Figura 2.9 Ondulao da corrente no indutor em funo do ngulo da tenso de sada.

2Vop sen(r t ) cos(r t )

Instituto de Eletrnica de Potncia

Projetos de Inversores Monofsicos

Finalmente, a Eq.(2.16) mostra a indutncia necessria no filtro LC para uma determinada

2.4.2. Clculo da Capacitncia Cf

A capacitncia Cf do filtro LC calculada em funo da mxima ondulao de tenso associada

mxima ondulao de corrente no capacitor. Logo, Substituindo a Eq.(2.16) em Eq.(2.19), obtm-se a

Instituto de Eletrnica de Potncia