Lab 1: Representacin de seales

en System Generator
Introduccin
Este laboratorio guia al asistente a travs de las herramientas System Generator y Simulink para
analizar la representacin de nmeros en System Generator

Objetivos
Despus de completer este laboratorio, el alumno sera capaz de:

Crear un diseo en System Generator y realizar la simulacin en MATLAB

Aprender como System Generator interpreta una seal (nmeros) mediante bloques Gateway InOut
Estar familiarizado con el entorno de desarrollo de Simulink y System Generator

Descripcin del diseo

Crear un modelo en Simulink que permita visualizar como son tratadas las seales en System
Generator. Principalmente se trabajar con bloques tipo Gateways, el diagrama para este modelo se
muestra en la figura A.

Seales reales
(doble precisin)

Gate Ways IN

Gate Ways OUT

Salida:
Representacin
System Generator

Configuracin
de parmetros

Figura A. Diagrama conceptual para probar la representacin de seales en SG

2-1

Procedimiento
En esta seccin el asistente encontrar todos los pasos necesarios para realizar el laboratorio. El procedimiento
incluye los siguientes pasos principales:
1.

Crear un nuevo modelo Simulink

2.

Realizar diagrama esquemtico (colocacin, configuracin e interconexin de bloques )

3.

Simular el diseo usando MATLAB

Cada paso principal del procedimiento es indicado por el cono

. Cada paso a su vez tiene
instrucciones especficas para alcanzar el objetivo final.
Cuando se pida alguna informacin al asistente o que responda ciertas preguntas aparecer el
cono
?

Paso 1. Crear un nuevo modelo Simulink

Abrir Xilinx System Generator mediante MATLAB y crear un nuevo modelo
Simulink.

Abrir System Generator
 Seleccionar en la ventana Current Directory la carpeta de trabajo Work\Lab_user (e.g.
$MATLAB\work\Lab_user) tal y como se muestra en la figura 1-1. Si la carpeta Lab_user no
existe entonces crear una nueva. En la carpeta Lab_user estarn todos los laboratorios hechos por el
usuario.

Figura 1-1. Seleccionando la carpeta de trabajo como Current Directory

 Crear una nueva carpeta llamada Lab1 y convertirla en el current directory (i.e. Current
Directory = $MATLAB\work\Lab_user\Lab1)
 Ir a la ventana de Simulink Library Browser y seleccionar el botn New Model. A
continuacin se abrir una hoja en blanco en donde se captura el modelo Simulink.

Figura 1-2. Crear un nuevo modelo Simulink

2-2

 En la ventana del nuevo modelo ir al men Simulation  Configuration Parameters

Colocar las siguientes configuraciones:
Start time:
0
Type:
Fixed-step
Fixed-step size: 0.01

Final time:
Solver:

10
discrete (no continuous state)

Click <OK>

 Guardar el modelo como lab1.mdl

Paso 2. Realizar diagrama esquemtico

Una vez creado el nuevo modelo el siguiente paso es crear el diseo mediante
bloques de System Generator y Simulink. Este paso incluye la colocacin,
configuracin e interconexin de los bloques.

En la ventana Simulink Library Browser. En la librera Sources, agregar 1 bloque Constant y
1 bloque Sine Wave. En la librera Sinks, agregar 3 bloques Display y 1 bloque Scope (figura 21).

Figura 2-1. Agregando bloques de Simulink

 El siguiente paso es agregar los bloques de System Generator. En la ventana Simulink Library
Browser. Expandir el Xilinx Blockset y dar click en Index, en donde aparecern todos los bloques
de System Generator disponibles para realizar diseos con FPGAs (figura 2-2).

2-3

Figura 2-2. Xilinx Blockset

 Del Xilinx Blockset agregar 1 bloque System Generator, 4 bloques Gateway In y 4 bloques
Gateway Out (figura 2-3).

Figura 2-3. Agregando bloques de Xilinx

 Realizar las interconexiones entre los bloques tal y como se muestra en la figura 2-4. Hasta este
momento se tiene un modelo completo en System Generator.

2-4

Figura 2-4. Agregando las interconexiones

Paso 3. Simular el diseo usando MATLAB

El siguiente paso consiste en verificar el comportamiento del diseo en la
simulacin. Para lograr esto se utilizan las herramientas de simulacin de MATLAB

El siguiente paso es configurar los parmetros de cada uno de los bloques del sistema y verificar
el comportamiento de las seales. La simulacin se logra dando click en el botn Start
Simulation y colocando el tiempo de simulacin en el cuadro de dilogo, que para este caso
siempre ser 10 seg.

1.

Configurar los siguientes bloques y contestar las preguntas:

Constant
Value:
5
Gateway In
Output type:
Number of bits:
Gateway In1
Output type:
Number of bits:
Gateway In2
Output type:
Number of bits:

Boolean
3

Binary point:

Signed
3

Binary point:

Unsigned
3

Binary point:

Justifique los resultados realizando las conversiones correspondientes

2-5

Para el tipo de dato Boolean, Para que valores el resultado es 0 y para cuales el resultado es
1?, realice algunos cambios al bloque constante si es necesario.

2.

Configurar los siguientes bloques y contestar las preguntas:

Gateway In1
Output type:
Number of bits:
Gateway In2
Output type:
Number of bits:

Signed
4

Binary point:

Unsigned
4

Binary point:

Coloque la constante = 1.9, -1.9, -2.4. Justifique los resultados realizando las conversiones
correspondientes

3.

Configurar los siguientes bloques y contestar las preguntas:

Gateway In1
Output type:
Number of bits:
Quantization:
Gateway In2
Output type:
Number of bits:
Quantization:

Signed
4
Round

Binary point:
Overflow:

2
Wrap

Signed
4
Truncate

Binary point:
Overflow:

2
Wrap

Coloque los siguientes valores a la constante = -1.8, -1.6. Justifique los resultados realizando
las conversiones correspondientes

Coloque los siguientes valores a la constante = 1.2, 0.9. Justifique los resultados realizando las
conversiones correspondientes

De acuerdo a lo observado, Qu es lo que hacen las opciones de Round y Truncate en la

cuantizacin?

4.

Configurar los siguientes bloques y contestar las preguntas:

Gateway In1
Output type:
Number of bits:
Quantization:
Gateway In2
Output type:

Signed
4
Truncate

Binary point:
Overflow:

2
Wrap

Signed

2-6

Number of bits:
Quantization:

4
Truncate

Binary point:
Overflow:

2
Saturate

Coloque los siguientes valores a la constante = 2.5, 3.75. Justifique los resultados realizando
las conversiones correspondientes

Coloque los siguientes valores a la constante = -2.5, -3.25. Justifique los resultados realizando
las conversiones correspondientes

De acuerdo a lo observado, Qu es lo que hacen las opciones de Wrap y Saturate en el

sobreflujo?

5.

Configurar los siguientes bloques y contestar las preguntas:

Sine Wave
Sine type:
Amplitude:
Frecuency:
Gateway In3
Output type:
Number of bits:
Quantization:

Time based
1
1 (rad/sec)
Signed
8
Truncate

Bias:

Binary point:
Overflow:

2
Wrap

Analice los valores arrojados por el bloque Scope. Justifique los resultados realizando las
conversiones correspondientes

Si se aumenta el Binary point = 6, Se resuelve el problema de representacin de la seal

senoidal?

Cambiar el Sample period = 0.5 tanto del bloque System Generator como del Gateway In3.
Explique los resultados observados

Cambiar el Sample period = 0.1 tanto del bloque System Generator como del Gateway In3.
Explique los resultados observados

6.

Realizar los cambios necesarios para representar una seal senoidal de 0.5 Hz. Representar la
onda con un formato Fix_6_2. Utilice la frmula Rad = f / 2

2-7