CONTENIDOS DEL TEMA 4

1. Introduccin
2. Lgica TTL. Puerta bsica NAND
3. Parmetros caractersticos
4. Tipos de salida en TTL
4.1 salida totem-pole
4.2 salida en colector abierto
4.3 salida triestado
5. Otras puertas TTL
6. Subfamilias TTL

TEMA 4: TECNOLOGAS DE
CIRCUITOS DIGITALES
INTEGRADOS. FAMILIAS
BIPOLARES

D.I.S.C.A.

UPV

D.I.S.C.A.

1. INTRODUCCIN

BIBLIOGRAFA DEL TEMA 4

TEORA
"Principios y Aplicaciones Digitales". Malvino. Ed. Marcombo. 1988.
Captulos 6 y 7.
"Circuitos Electrnicos" Vol.4 (Digitales II). Merino. E.T.S.I.T.
Madrid. Captulos 5 y 7.
"Diseo Electrnico". Savant. Ed. Addison-Wesley. 1992. Captulo 15.
"Digital Design". Wakerly. Ed. Prentice-Hall. 1994. Captulo 3.
PROBLEMAS
"Problemas resueltos de Electrnica". Benlloch y otros. U.P.Valencia.
Captulo 11.
"Sistemas Digitales. Problemas". Pedro Lpez y J.M. Martnez.
U.P.Valencia. Captulo 2.
D.I.S.C.A.

UPV

UPV

ESCALAS DE INTEGRACIN EN C.I DIGITALES:

SSI (Small Scale Integration): hasta 10 puertas
puertas, biestables
MSI (Medium Scale Integration): 10 a 100 puertas
codificadores, multiplexores, sumadores,
contadores, registros, ...
LSI (Large Scale Integration): 100 a 1000 puertas
VLSI (Very Large Scale Integration): ms de 1000 puertas
memorias y procesadores

D.I.S.C.A.

UPV

1. INTRODUCCIN(2)

Familias lgicas: Estado actual

FAMILIA LGICA:
Conjunto de elementos funcionales ( puertas, biestables, decodificadores,
contadores, ...) con el mismo circuito base y tecnologa de fabricacin.
Compatibilidad elctrica, interconexin directa.

FAMILIAS LGICAS PRINCIPALES:

Bipolares:
Lgica transistor-transistor (TTL, LSTTL, STTL)
Lgica de emisor acoplado (ECL)

CMOS
bsica

MOS:
PMOS, NMOS
CMOS

BiCMOS (Bipolar- CMOS)

D.I.S.C.A.

UPV

D.I.S.C.A.

UPV

Niveles de tensin en familias

lgicas. Grfico comparativo

Evolucin del mercado.

(Millones de unidades vendidas por ao)
Fuente: Texas Instruments

D.I.S.C.A.

UPV

D.I.S.C.A.

UPV

2. Lgica TTL

2. Lgica TTL (2)

Puerta bsica TTL. Funcin lgica NAND

CASO 1: Salida a nivel bajo:

(Baja impedancia de salida en los dos estados lgicos: velocidad de conmutacin alta).

Q1 funciona en activa inversa

(Unin B-C:ON, B-E:OFF)
Q2 y Q3 funcionan en saturacin

Salida
Totem-Pole

Q4 est cortado, debido a la

presencia de D1
VSAL = VCE(sat) = 0.2V =VOL

(5V)
El diodo D impide
que conduzcan
simultneamente
Q3 y Q4,
limitando el
consumo de
potencia.

Transistor multi-emisor
D.I.S.C.A.

UPV

( 0)

D.I.S.C.A.

3. Parmetros caractersticos(1)

2. Lgica TTL (3)

CASO 2: Salida a nivel alto:

10

UPV

Al menos una entrada est a

nivel bajo.

Margen de temperatura

La unin B-E de Q1 conduce, por

lo que la tensin de base de Q1
es de 0.2+0.7=0.9V, insuficiente
para que Q2, Q3 y el diodo B-C de
Q1 conduzcan .

serie comercial (74xx): de 0 a 70C

serie militar (54xx): de -55 a 125C

Tensin de alimentacin

Por tanto, Q2 y Q3 cortados.

74xx: 4.75V - 5.25V (5 5%)

54xx: 4.5V - 5.5V (510%)
Tensin de salida Vs aproximada:
Vs Vcc - VBEQ4 - VD1 = 5 - 1.4 = 3.6V
(Q4 prximo a la saturacin)
D.I.S.C.A.

UPV

11

D.I.S.C.A.

UPV

12

3. Parmetros caractersticos(2)

FAN-OUT: Nmero mximo de cargas (entradas de puertas)

que pueden ser conectadas a la salida de una puerta sin que se
desvirten los mrgenes lgicos.
En TTL estndar, se tiene:
IIL IIH
1

NMH =0.4V
Por defecto, se toma el menor de
los dos, si son distintos

IIL IIH

Puerta
lgica

IOL IOH

13

UPV

tpd(LH)

Disipacin de potencia

tpd(HL)
10%

10%

Factor de mrito:
Producto (Potencia x Retardo) 100pJ

tr

IIHMAX= 40
A

FanOut ( H ) = ( I OHMAX / I IHMAX ) = 10

IH

Salida Totem Pole

90%

VOH-VOL

Aproximadamente 10mW
por puerta TTL.

IOHMAX=-400
A,

Por defecto, se toma el menor de los dos,

si son distintos. Si no es un entero, se
trunca.
14

4. Tipos de salida en TTL(1)

Output

90%

tpd= (tpdLH + tpdHL)/2 10ns

A nivel alto de salida:

IH

IL

IILMAX= -1.6mA

FanOut ( L) = ( I OLMAX / I ILMAX ) = 10

Convenio: Las corrientes entrantes hacia

la puerta se consideran positivas, y
negativas
si sonUPV
salientes
D.I.S.C.A.

3. Parmetros caractersticos(4)
Input

IOLMAX= 16mA,

IH

IL

NML =0.4V

Tiempo de retardo

A nivel bajo de salida:

Puerta
I
lgica
Puerta
lgica
I I
Puerta
lgica
I I
Puerta
lgica

IIL

IIL IIH

VOHMIN=2.4V
VIHMIN=2V
VILMAX=0.8V
VOLMAX=0.4V

D.I.S.C.A.

Mrgenes de ruido (inmunidad

al ruido)
A Nivel alto(H)
NMH= VOHMIN - VIHMIN = 0.4V
A nivel bajo(L)
NML= VILMAX - VOLMAX =0.4V

Caractersticas de
transferencia

3. Parmetros caractersticos(3)

tf

Propagation delay: tpd

Transition time: tr (rise time) or tf (fall time)

No permite la conexin
directa de las salidas de dos
puertas diferentes
Cuando las dos salidas
tienen niveles lgicos
distintos, se establecen
caminos de corriente (I1 I2)
elevada (unos 30mA), que
superan ampliamente la
IOLMAX(16mA) y que pueden
daar los transistores.

Puerta A

Puerta B

+5V

ON
(OFF)

OFF
(ON)

+5V

I1

I2

OFF
(ON)

ON
(OFF)

Voltage swing: V - V
OH
OL
D.I.S.C.A.

UPV

15

D.I.S.C.A.

UPV

16

4. Tipos de salida en TTL(2)

Salida en colector abierto
Permite el cableado lgico directo,
eliminando Q4 y D (AND cableada).
Se requiere una resistencia externa,
denominada de Pull-up, para obtener
el nivel alto.

4. Tipos de salida en TTL(3)

+5V

Salida Tri-estado (tri-state)(1).

Rpull-up

Permite la conexin directa de las salidas, y es tan rpida como la salida totem-pole.
A la salida hay tres estados lgicos: 0, 1, y alta impedancia (H.Z Z*).
La alta impedancia se consigue cortando simultneamente a Q3 y Q4, mediante una
entrada especial, denominada enable(E) disable (/D).

out

Vcc

Rpull-up

D.I.S.C.A.

El valor de Rpu es un compromiso

entre velocidad, disipacin y fan out.
Valores tpicos: unos pocos Kohm.

UPV

17

D.I.S.C.A.

18

UPV

4. Tipos de salida en TTL(y 4)

5. Otras puertas TTL

Puerta AND

Puerta OR

Salida Tri-estado (y 2)
Esta salida permite la conexin directa de varias salidas entre s, en configuracin de
bus, activando slo una de las puertas e inhabilitando las restantes.
Varios dispositivos pueden acceder a un bus bidireccional en un sistema computador.
Slo la informacin de un dispositivo debe aparecer en la salida, mediante la correcta
seleccin del chip (Chip Select)

Puerta NOR

A
B
C
D
D.I.S.C.A.

a
S

dd
00
00
00
11

cc
00
00
11
00

bb
00
11
00
00

Funcionamiento
aa || SS ||
Funcionamiento
Buffers B,C
B,C yy DD desconectados
desconectados
11 || AA || Buffers
Buffers A,C
A,C yy DD desconectados
desconectados
00 || BB || Buffers
Buffers A,B
A,B yy DD desconectados
desconectados
00 || CC || Buffers
Buffers A,B
A,B yy CC desconectados
desconectados
00 || DD || Buffers

c
d

UPV

Puerta no
inversora Buffer

19

D.I.S.C.A.

UPV

20

6. Subfamilias TTL(1)

6. Subfamilias TTL(2)
Subfamilias con transistores Schottky:

Subfamilias no saturadas.
Emplean transistores Schottky, que no se saturan en el estado bajo, debido a
una unin Schottky entre colector y base del transistor.

TRT. Normal:

Diodo Schottky,
Conduce con
slo 0.2V

LSTTL

0.5v

0.7V

0.7V
21

UPV

6. Subfamilias TTL(3)
Retardo de propagacin vs.
Disipacin de potencia en
las subfamilias TTL.

UPV

STTL

0.2V
VCESAT=0.2V

D.I.S.C.A.

STTL: Schottky TTL

LSTTL: Low Power Schottky TTL
ASTTL: Advanced Schottky TTL
ALSTTL: Advanced Low Power Schottky TTL (La ms utilizada en diseos
actuales)

TRT. Schottky (no saturado):

VBC=VBE-VCE=0.5V

D.I.S.C.A.

Evolucin comparativa de las

familias lgicas.
De las bipolares, la ALS es la
ms empleada en diseos
actuales.

23

D.I.S.C.A.

UPV

22