1

DISEO DE UN AMPLIFICADOR DE FUENTE

COMUN (FC) CON JFET UTILIZANDO LA
CARACTERIZACION DEL DISPOSITIVO
Javier Portilla 1161185
Luis Ramrez - 1161452
I.

1.2 OBJETIVOS ESPECFICOS

INTRODUCCIN

El transistor de efecto campo (Field-Effect

Transistor, en ingls) es un transistor que se
basa en el campo elctrico para controlar la
forma y, por lo tanto, la conductividad de un
canal que transporta un solo tipo de portador
de carga, hecho de un material semiconductor,
por lo que tambin suele ser conocido como
transistor unipolar. Posee tres terminales,
denominados puerta (gate), drenaje (drain) y
fuente (source).
La puerta es el terminal equivalente a la base
del BJT (Bipolar Junction Transistor), de cuyo
funcionamiento se diferencia, ya que en el
FET, el voltaje aplicado entre la puerta y la
fuente controla la corriente que circula en el
drenaje. As como los transistores bipolares se
dividen en NPN y PNP, los FET son de los
tipos Canal-N y Canal-P, dependiendo del
material del canal del dispositivo.

Familiarizar al estudiante con el uso de los

manuales de los fabricantes de
transistores
FET
para
identificar
los
parmetros elctricos que definen su
comportamiento y poder manejar sus
especificaciones a la hora del diseo de
amplificadores.
Determinar los parmetros caractersticos
del transistor de manera
experimental utilizando como referente la hoja
de especificaciones del
fabricante (Vp = VGS con ID = 0), (IDSS con
VGS = 0). Con base en estos
parmetros determinar la regin de operacin
del JFET.
Desarrollar en el estudiante una metodologa
para el diseo de amplificadores
JFET utilizando una sola fuente de
polarizacin.
Ampliar el conocimientodel uso de la
herramienta ORCAD PSPICE para la
simulacin del circuito.

OBJETIVOS
1.1 OBJETIVO GENERAL
Disear e implementar un amplificador con
transistor JFET de unin pn
para comprobar las tcnicas de diseo basado
en la caracterizacin de los
parmetros bsicos de activacin del
transistor JFET y la recta de carga.

I. DESARROLLO DE LA PRCTICA
La caracterizacin de los transistores nos arroj los siguientes
datos:
K1= 5.69mA/V2
K2= 5.mA/V2

Vp1= vp2= -1.2

Idss1= 8,2mA
Idss2= 7,2mA
Luego del respectivo anlisis matemtico de las frmulas de
los transistores, el diseo a implementar fue el siguiente:

En anexos podemos encontrar la tabla de comparacin entre

los datos calculados, simulados e implementados junto con las
respectivas graficas en orcad y el circuito implementado en el
laboratorio.
II.CONCLUSIONES
1.

La ganancia se ve directamente afectada por el circuito

de polarizacin, ms especficamente por las
resistencias RD y RS y los parmetros de
caracterizacin el transistor que coorelacionados
proporcionan el valor de la transconductancia.

2.

A medida que ms cerca esta el VDS a la mitad del

VCC el transistor funciona en su zona de confort o
zona q, permitindole mayor eficiencia en la ganancia.

3.

Notamos que a medida que disminuimos la frecuencia

de la seal de entrada la ganancia se vea afectada de
manera directamente proporcional. A mayor frecuencia
mejor se comporta la salida.
REFERENCIAS

[1] Robert L. Boylestad, Louis Nashelsky, Electrnica teora de circuitos,

sexta edicin, Pearson educacion

ANEXOS
CIRCUITO DISEADO

Vin vs Vout

1 ETAPA
Dato Calculado Simulado
VDD 12
12
VDS 6.24
5.89
VGS -0.3459
-0.32
VG
2.333
2.333
Id
4.15mA
4.4m
Gm
9.72m
9.72m
K
5.69m
5.69m
Vp
-1.2
-1.2
Zin
198.32k
198.9k
Zout 509.27
512
Av
-4.47
-4.43

2 ETAPA
Implem. Calculado Simulado
12
12
12
6.14
6.11
5.6
-0.4
-0.35
-0.33
2.28
1.99
1.97
4.2m
3.57m
4m
9.72m
8.45m
8.45m
5.69m
5m
5m
-1.2
1.2
1.2
201k
2k
1.98k
509
594.50
598
-4.4
-4.47
-4.41

TOTAL
Implem. Calculado Simulado
12
-------------------5.45
-------------------0.37
------------------1.988
------------------3.6m
------------------8.45m
------------------5m
------------------1.2
------------------1.99k
198.32k
198.9k
593
-------------------4.48
20
20

Implem.
------------------------------------------------------------------------201k
---------19.8