Академический Документы
Профессиональный Документы
Культура Документы
En abril de 1958, el ingeniero alemn Werner Jacobi1 (Siemens AG) completa la primera solicitud
de patente para circuitos integrados con dispositivos amplificadores de semiconductores. Jacobil
realiz una tpica aplicacin industrial para su patente, la cual no fue registrada.
Ms tarde, la integracin de circuitos fue conceptualizada por el cientfico de radares Geoffrey
Dummer (1909-2002), que estaba trabajando para la Royal Radar Establishment del Ministerio de
Defensa Britnico, a finales de la dcada de 1940 y principios de la dcada de 1950.
El primer circuito integrado fue desarrollado en 1959 por el ingeniero Jack S. Kilby1 (1923-2005)
pocos meses despus de haber sido contratado por la firma Texas Instruments. Se trataba de un
dispositivo de germanio que integraba seis transistores en una misma base semiconductora para
formar un oscilador de rotacin de fase.
En el ao 2000 Kilby fue galardonado con el Premio Nobel de Fsica por la enorme contribucin de
su invento al desarrollo de la tecnologa.
Robert Noyce desarroll su propio circuito integrado, que patent unos seis meses despus. Adems
resolvi algunos problemas prcticos que posea el circuito de Kilby, como el de la interconexin de
todos los componentes; al simplificar la estructura del chip mediante la adicin de metal en una
capa final y la eliminacin de algunas de las conexiones, el circuito integrado se hizo ms adecuado
para su produccin en masa. Adems de ser uno de los pioneros del circuito integrado, Robert
Noyce tambin fue uno de los co-fundadores de Intel Corporation, uno de los mayores fabricantes
de circuitos integrados del mundo.3
Los circuitos integrados se encuentran en todos los aparatos electrnicos modernos, tales como
relojes, automviles, televisores, reproductores MP3, telfonos mviles, computadoras, equipos
mdicos, etc.
El desarrollo de los circuitos integrados fue posible gracias a descubrimientos experimentales que
demostraron que los semiconductores, particularmente los transistores, pueden realizar algunas de
las funciones de las vlvulas de vaco.
La integracin de grandes cantidades de diminutos transistores en pequeos chips fue un enorme
avance sobre el ensamblaje manual de los tubos de vaco (vlvulas) y en la fabricacin de circuitos
electrnicos utilizando componentes discretos.
La capacidad de produccin masiva de circuitos integrados, su confiabilidad y la facilidad de
agregarles complejidad, llev a su estandarizacin, reemplazando circuitos completos con diseos
que utilizaban transistores discretos, y adems, llevando rpidamente a la obsolescencia a las
vlvulas o tubos de vaco.
El REA ocupada por cada puerta, que depende a su vez del tipo y del nmero de
transistores utilizados para realizarla. Cuanto menor sea esta rea mayor ser la capacidad
de integracin a gran escala.
Se corresponde con el rango de tensiones en que la entrada es indeterminada y puede ser tomada
como un uno o un cero. Esta zona no debe ser empleada nunca, ya que la puerta se comporta de
forma incorrecta.
MT = VIH mn - VIL mx.
3. Margen De Transicin
Debido a que dos puertas de la misma familia no suelen tener las mismas caractersticas
debemos emplear los valores extremos que tengamos, utilizando el valor de VIL mx ms
bajo y el valor de VIH mn ms alto.
AL mx: VH mx - VL mn
AL mn: VH mn - VL mx
4. Amplitud Lgica
El ruido es el elemento ms comn que puede hacer que nuestro circuito no funcione
habiendo sido diseado perfectamente. El ruido puede ser inherente al propio circuito
(como consecuencia de proximidad entre pistas o capacidades internas) o tambin como
consecuencia de ruido exterior (el propio de un ambiente industrial).
Si trabajamos muy cerca de los lmites impuestos por VIH y VIL puede que el ruido impida
el correcto funcionamiento del circuito. Por ello debemos trabajar teniendo en cuenta un
margen de ruido:
VMH (margen de ruido a nivel alto) = VOH mn - VIH mn
VML (margen de ruido a nivel bajo) = VIL mx - VOL mx
VOH y VOL son los niveles de tensin del uno y el cero respectivamente para la salida de
la puerta lgica.
Supongamos que trabajamos a un nivel bajo de VOL = 0'4 V con VIL mx = 0'8 V. En estas
condiciones tendremos un margen de ruido para nivel bajo de: VML = 0'8 - 0'4 = 0'4 V
5. Ruido
Es el mximo nmero de puertas que podemos excitar sin salirnos de los mrgenes
garantizados por el fabricante. Nos asegura que en la entrada de las puertas excitadas:
VOH es mayor que VOH mn
VOL es menor que VOL mn
Para el caso en que el FAN OUT sea diferente a nivel bajo y a nivel alto, escogeremos el
FAN OUT ms bajo para nuestros diseos.
Si adems nos encontramos con que el fabricante no nos proporciona el FAN OUT
podemos calcularlo como:
FAN OUT = IOL mx / IIL mx
Donde IOL e IIL son las corrientes de salida y entrada mnimas de puerta.
6. Fan Out
Es la media de potencia disipada a nivel alto y bajo. Se traduce en la potencia media que la
puerta va a consumir.
7. Potencia Disipada
Definimos como tiempo de propagacin el tiempo transcurrido desde que la seal de
entrada pasa por un determinado valor hasta que la salida reacciona a dicho valor.
Vamos a tener dos tiempos de propagacin:
Tphl = tiempo de paso de nivel alto a bajo.
Tplh = tiempo de paso de nivel bajo a alto.
Como norma se suele emplear el tiempo medio de propagacin, que se calcula como:
Tpd = (Tphl + Tplh)/2
8. Frecuencia Mxima De Funcionamiento
Se define como:
Fmx = 1 / (4 * Tpd)
Familias Lgicas Del Ti
ABT
Advanced BiCMOS Technology (Tecnologa Avanzada De BiCMOS)
ABTE/ETL
Advanced BiCMOS Technology / Enhanced Transceiver Logic (La Tecnologa Avanzada
De BiCMOS / Realz Lgica Del Transmisor-receptor) mecanismo impulsor de alta
velocidad, alto, 5 V VCC ABTE tiene mrgenes ms anchos del ruido y es al revs
compatible con lgica existente de la TTL. Los dispositivos de ABTE utilizan la
especificacin de VME64-ETL con tolerancias apretadas el tiempo de la posicin oblicua y
de la transicin. ABTE es manufacturado con un proceso de 0,8 micrones BiCMOS
proporcionando al alto mecanismo impulsor hasta 90 mA. Otras caractersticas incluyen un
contacto diagonal y los resistores internos del pullup en los contactos del control para el
mximo viven proteccin de la insercin. Megabus-sostenga el trazado de circuito elimina
los resistores externos del pullup en las entradas de informacin y los resistores serie-seriesdamping en las salidas para humedecer reflexiones.
AC/ACT
Advanced CMOS Logic (Lgica Avanzada Del Cmos)
AHC/AHCT
Advanced High-Speed CMOS Logic (Lgica De alta velocidad Avanzada Del Cmos)
2. Ruido bajo: La familia de AHC permite que los diseadores combinen las caractersticas de poco
ruido de los dispositivos de HCMOS con los niveles de funcionamiento de hoy sin los problemas de
overshoot/undershoot tpicos de alto-conduce los dispositivos requeridos generalmente para
conseguir velocidades de AHC.
3. Potencia baja: La familia de AHC, usando tecnologa del Cmos, exhibe el consumo de energa
bajo (corriente esttica mxima, mitad de 40 A el de HCMOS).
4. Mecanismo impulsor: Salida-conduzca la corriente es 8 mA en 5 V VCC y 4 mA en 3,3 V
VCC.
ALB
Advanced Low-Voltage BiCMOS (Low-Voltage Avanzado BiCMOS)
ALS
Advanced Low-Power Schottky Logic (Lgica Avanzada De Low-Power Schottky)
velocidad baja, alto mecanismo impulsor, 5 V VCC
AS
Advanced Schottky Logic (Lgica Avanzada De Schottky) velocidad media, alto
mecanismo impulsor, 5 V VCC
Mientras que la familia de la lgica bipolar de alto rendimiento incluye concluido 90 funciones que
ofrezcan altas capacidades de mecanismo impulsor. Esta familia, combinada con la familia de ALS,
puede ser utilizada para optimizar velocidad y potencia del sistema con el presupuesto del
funcionamiento. Usando AS en caminos velocidad-crticos y ALS donde est menos crtica la
velocidad, los diseadores pueden optimizar funcionamiento de la velocidad y de la potencia. AS la
familia incluye las puertas, los flip-flop, los contadores, los programas pilotos, los transmisoresreceptores, los transmisores-receptores registrados, los cierres del repaso, los programas pilotos del
reloj, los ficheros del registro, y los multiplexores.
ALVC
Advanced Low-Voltaje CMOS Technology (Tecnologa Avanzada De Low-Voltaje Cmos )
ALVC es una familia del megabus-interfaz del alto rendimiento 3.3-V. Estos productos
especialmente diseados 3-V se procesan en 0,6 tecnologas del m Cmos, dando los retardos
tpicos menos de 3 ns de la propagacin junto con mecanismo impulsor actual de 24 mA y del
consumo de energa esttico de 40 A para las funciones del megabus-interfaz. Los dispositivos de
ALVC tienen megabus-sostienen las clulas en entradas de informacin para eliminar la necesidad
de los resistores externos del pullup para flotar entradas de informacin. La familia tambin incluye
las funciones innovadoras para la interpolacin de la memoria, multiplexando, e interconectando a
DRAMs sncrono.
ALVT
Advanced Low-Voltaje BiCMOS Technology (Tecnologa Avanzada De Low-Voltaje
BiCMOS ) mecanismo impulsor de alta velocidad, alto, 3,3 V VCC
ALVT es una familia del megabus-interfaz del alto rendimiento 3.3-V. stos disearon
especialmente 5-V tolerante, productos 3.3-V utilizan las 0,6 m tecnologas del BiCMOS para las
funciones del megabus-interfaz. ALVT proporciona al funcionamiento superior, entregando 2,4
retardos de la propagacin del ns, el mecanismo impulsor actual de 64 mA, y el consumo de energa
esttico de 90 A. Los dispositivos de ALVT tienen megabus-sostienen las clulas en entradas de
informacin para eliminar la necesidad de los resistores externos del pullup para flotar entradas de
informacin. La familia de ALVT tambin proporciona a caractersticas innovadoras, tales como
resistores serie-series-damping para reducir efectos de la transmisin-lnea, y a 3-state de ciclo
inicial para eliminar el cargamento megabus-actual. Los productos de ALVT tambin se satisfacen
bien para las aplicaciones de la vivir-insercin con un I apagado de 0,1 mA. Mirando al futuro,
especifican a la familia de ALVT ya para la operacin 2.5-V.
BCT
BiCMOS Bus-Interface Technology (Tecnologa De BiCMOS Bus-Interface) mecanismo
impulsor de alta velocidad, alto, 5 V VCC
BCT es una familia de 8 -, 9 -, y los programas pilotos 10-bit, los cierres, los transmisoresreceptores, y los transmisores-receptores registrados. Diseado especficamente para las
aplicaciones del megabus-interfaz, BCT ofrece la entrada-salida de la TTL con el alto mecanismo
impulsor de las velocidades, de la salida 64-mA, y potencia muy baja en el modo lisiado. Una
familia de rpido, alto-conduce funciones del megabus-interfaz que proporcione a incidente-agite la
conmutacin requerida por aplicaciones grandes de la placa madre se ha incorporado en el
ofrecimiento de BCT. Diseado especficamente asegurarse incidente-agite cambiar abajo a 25
ohmios, los dispositivos en la familia del programa piloto de la bajo-impedancia de BiCMOS
pueden maximizar la velocidad y la confiabilidad de sistemas pesadamente cargados. Cada
dispositivo en esta serie entrega 188 mA de la corriente de mecanismo impulsor de I OL. Tambin
en nuestra familia de BCT incluyen a una serie de programas pilotos de la memoria. Estos
dispositivos incorporan un resistor serie-series-damping para reducir llegan ms all y el aterrizaje
corto que puede ocurrir en aplicaciones memoria-memory-driving.
64BCT
64-Series BiCMOS Technology (tecnologa de 64-Series BiCMOS) mecanismo impulsor de
alta velocidad, alto, 5 V VCC
La familia 64BCT ofrece todas las caractersticas encontradas en familia estndar de Ts BCT.
Adems, especifican de -40C a 85C e incorpora a la familia el trazado de circuito para proteger el
dispositivo en aplicaciones de la live-insertion.
BTA
CBT
CDC
74F
Fast Logic (Lgica rpida) velocidad elemento, paseo alto, 5 V VCC, 74F lgica es una familia del
general-propsito de lgica bipolar avanzada de gran velocidad. TI proporciona ms de 60
funciones incluso las verjas, buffer/drivers, transrecibidores del autobs, flip-flop, latches,
contadores, multiplexores, y demultiplexers en la 74F familia de la lgica.
FB+/BTL
Los FB serie dispositivos se usan para las aplicaciones del autobs de gran velocidad y son
totalmente compatible con el IEEE 1194.1-1991 (BTL) y IEEE 896-1991 (Futurebus+) las normas.
Estos transrecibidores estn disponibles en 7 -, 8 -, 9 -, y 18-bit versiones con TTL y traduccin de
BTL en baje que 5-ns actuacin. Otros rasgos incluyen paseo a 100 MA y alfileres del prejuicio
para las aplicaciones de la vivir-insercin.
FIFO
GTL
Gunning-Transceiver-Logic Technology
La tecnologa de GTL es un nuevo reduced-voltage que cambia norma que proporciona de gran
velocidad, comunicaciones del punto-a-punto con dispersin de poder baja. TI les ofrece a GTL /
TTL traductores unir con los subsistemas TTL-basado. Esto les permite a diseadores usar las
normas GTL-switching para los subsistemas velocidad-sensibles y usar a los traductores para unir
con el resto del sistema. Los dispositivos de GTL tienen circuitera innovadora, como sostenimiento
del bus en las entradas eliminar la necesidad por las resistencias externas para entradas flotantes que
reducen poder costo, y tiempo del board-layout. Mando de edge-rate de rendimiento (OEC) se
ofrece en los rendimientos para reducir interferencia electromagntica (EMI) causado por las
frecuencias altas de GTL.
HC/ HCT
High-Speed CMOS Logic (Lgica de CMOS de gran velocidad) velocidad baja, paseo bajo, 5
V VCC
Para los requisitos de lgica de bajo-poder, TI ofrece a una familia llena de lgica de HC/HCT. Ms
de 100 tipos del dispositivo estn disponibles, incluso las verjas, pestillos, flip-flops, buffer/drivers,
contadores, multiplexores, transrecibidores, y los transrecibidores registrado. El HC familiar ofrece
entradas CMOS-compatibles y los HCT familiar ofrece entradas TTL-compatibles.
LS
LV
Low-Voltaje CMOS Technology velocidad baja, paseo bajo, 3.3 V VCC, Los LV de TI que se
disean CMOS tecnologa productos especialmente a las partes para 3 V impulsan uso del
suministro. La familia de LV entera tambin ha sido recaracterizada para operar a 5 V. La familia de
LV es 2 m en un proceso CMOS que proporciona a 8 MA de paseo y propagacin tarda de 18
mximo del ns, mientras teniendo un consumo de poder esttico de slo 20 A para los dos la businterface y funciones de la verja.
LVC
Low-Voltaje CMOS Technology (velocidad elemento, los meduim manejan, 3.3 V VCC)
Los LVC lgica productos de TI se disean especialmente para 3 V impulse suministros. La familia
de LVC es una versin alto rendimiento con 0.8 m CMOS procese tecnologa, 24 MA el paseo
actual, y 6.5 propagacin de mximo de ns tarda para los funcionamientos del driver. Todos los
dispositivos de LVC estn disponibles con 5 V las entradas tolerantes y rendimientos.
LVT
LVTZ
SSTL
muy tiles en aplicaciones con pilas. El hecho de que trabajarn con los voltajes de fuente de hasta
slo 3 voltios y tan arriba como 15 voltios son tambin muy provechosos.
Las puertas todas del Cmos se basan en el circuito fundamental del inversor mostrado. Observe que
ambos transistores son el realce-modo MOSFETs; un N-canal con su fuente puesto a tierra, y un Pcanal con su fuente conectada con +V. sus puertas estn conectados juntos para formar la entrada de
informacin, y sus drenes estn conectados juntos para formar la salida.
Los dos MOSFETs se disean para tener caractersticas que son complementarios el uno al otro.
Cuando est apagado, su resistencia es con eficacia infinita; cuando encendido, su resistencia del
canal est sobre 200 ohms. Puesto que la puerta es esencialmente un circuito abierto que no traza
ninguna corriente, y el voltaje de la salida ser igual o a molido o al voltaje de la fuente de
alimentacin, dependiendo del cual el transistor est conduciendo.
Este concepto se puede ampliar en las estructuras NI y del NAND combinando los inversores en
parcialmente una serie, estructura parcialmente paralela. El circuito mostrado abajo es un ejemplo
prctico de un Cmos 2-input NI puerta.
Familias Lgicas Del Ldv
1. LVDS
El diferencial de la baja tensin que seala (LVDS) es una nueva tecnologa que trata las
necesidades de las aplicaciones de hoy de la transmisin de datos del alto rendimiento. Tambin se
disea para resolver las necesidades de las aplicaciones futuras puesto que la fuente de alimentacin
puede ser tan baja como 2v. Esta tecnologa se basa en el estndar de interfaz de ANSI/TIA/EIA644
LVDS.
La tecnologa de LVDS ofrece una seal diferenciada de la baja tensin de 330mV (mximo del abd
450mV de 250mV minuto) y de los tiempos rpidos de la transicin. Esto permite que los productos
traten las altas tarifas de datos que se extienden a partir de Mbps del 100 a mayor de 1 Gbps.
Adems, la oscilacin de la baja tensin reduce al mnimo la disipacin de la potencia mientras que
proporciona a las ventajas de la transmisin diferenciada.
La tecnologa de LVDS se utiliza en dispositivos del programa piloto de lnea simple y de la capa
fsica del receptor as como chipsets ms complejos de la comunicacin del interfaz. Los chipsets de
la conexin del canal multiplexan y demultiplexan lneas de seales lentas de la TTL para
proporcionar a un estrecho, velocidad, interfaz bajo de la potencia LVDS. Estos chipsets
proporcionan a ahorros dramticos de los sistemas en costes del cable y del conector, tan bien como
una reduccin en la cantidad de espacio fsico requerida para la huella del conector.
Las soluciones de LVDS proveen de diseadores una nueva alternativa a solucionar problemas de
alta velocidad del interfaz de la entrada-salida. LVDS entrega los milivatios de los Megabytes para
las aplicaciones hambrientas de la transmisin de datos de la anchura de banda de hoy y de maana.
Caractersticas Importantes
TTL
La familia TTL usa transistores del tipo bipolar por lo que est dentro de las familias lgicas
bipolares.
Los voltajes de alimentacin son de 5V para los circuitos TTL y de 3 V a 15 V para los
circuitos CMOS.
El circuito integrado CMOS es de menor consumo de energa pero de menor velocidad que
los TTL.
Se llama trmino cannico de una funcin lgica a todo producto o suma en la cual aparecen todas
las variables en su forma directa o inversa. Al primero de ellos se le llama producto cannico y al
segundo suma cannica. Por ejemplo sea una funcin de tres variables f (a, b, c). El trmino abc es
un producto cannico mientras que el trmino a + b + c es una suma cannica.
El nmero mximo de productos cannicos o sumas cannicas viene dado por las variaciones con
repeticin de dos elementos tomados de n en n. El nmero de productos o sumas cannicas de n
variables es por lo tanto 2n.
Para mayor facilidad de representacin, cada trmino cannico se expresa mediante un nmero
decimal equivalente al binario obtenido al sustituir las variables ordenadas con un criterio
determinado por un 1 o un 0 segn aparezcan en su forma directa o complementada
respectivamente.
Los circuitos digitales operan en el sistema numrico binario, que implica que todas las variables de
circuito deben ser 1 o 0. El lgebra utilizada para resolver problemas y procesar la informacin en
los sistemas digitales se denomina lgebra de Boole, basada sobre la lgica ms que sobre el clculo
de valores numricos reales. El lgebra booleana considera que las proposiciones lgicas son
verdaderas o falsas, segn el tipo de operacin que describen y si las variables son verdaderas o
falsas. Verdadero corresponde al valor digital 1, mientras que falso corresponde a 0. Las tablas de
verdad, llamadas tablas booleanas, presentan todas las posibles combinaciones de entrada frente a
las salidas resultantes. Los teoremas del lgebra de Boole son demostrables a diferencia de los del
lgebra convencional, por el mtodo de induccin completa. Para poder realizar esto se emplean las
llamadas tablas de verdad que no son otra cosa que representaciones grficas de todos los casos que
pueden darse en una relacin y de sus respectivos resultados.
La tabla de verdad de una funcin lgica es una forma de representacin de la misma en la que se
indica el valor 1 o 0 que toma la funcin para cada una de las combinaciones posibles de las
variables de las cuales depende. En la siguiente tabla se representa la tabla de verdad de una funcin
de tres variables. La deduccin de la forma cannica de la funcin por medio de la tabla de verdad
resulta sencilla.
Si, para una determinada combinacin de las entradas, la fusin toma el valor lgico 1, el producto
cannico de todos los posibles 2n, que vale 1 para dicha combinacin, ha de formar parte de la
funcin. La deduccin del producto cannico correspondiente es inmediata asignando al estado 0 la
variable inversa y al estado 1 la variable directa.
Mediante el uso del lenguaje del lgebra booleana, la salida x puede expresarse como X = A + B +
C, donde una vez debe hacerse hincapi en que el signo + representa la operacin OR. Por
consiguiente la salida de cualquier compuerta OR se puede expresar como la suma OR de todas sus
entradas.
X=A+
B+C
Circuito AND
Una compuerta AND de dos entradas es un dispositivo lgico que entrega una salida alta cuando
todas sus entradas son altas y una salida baja cuando hay un alto en cualquiera de sus entradas. El
signo (.) denota la funcin propia de una compuerta AND y se puede omitir, de modo que da lo
mismo si se coloca o no. A la funcin AND se le llama tambin producto lgico.
Es un circuito con dos o ms entradas, la salida de estas es igual al producto AND de las entradas
lgicas es decir S = A.B Es un circuito que opera en tal forma que su salida es alta solamente
cuando todas sus entradas son altas. En todos los otros casos la salida de la compuerta AND es baja
es decir 0. Al igual que en el caso del circuito OR tambin se cumple que esta operacin tambin se
cumpla para ms de dos entradas. En la figura que se muestra a continuacin se encuentra una tabla
con tres entradas. Cabe resaltar que la salida de la compuerta es 1 solamente en el caso que A = B =
C = 1. La expresin para la salida sera la siguiente X =ABC. Se debe tener cuidado a la hora de
observar los smbolos para operar dado que como son un poco parecidos podra haber una
equivocacin y obviamente esto sera realmente fatal si lo que se busca es reducir o resolver el
circuito.
X=A
BC
Circuito NOT
Esta operacin se puede efectuar con una sola variable de entrada. En el caso de que la variable
fuera B si la sometemos a la operacin NOT el resultado sera X = . Existen varias formas de
expresar esta operacin una de ellas es: X es igual a la inversa de A o X es igual a no A. Lo que
indica la negacin vendra a ser el simbolito que se encuentra encima de la variable de entrada.
A este circuito tambin se le conoce con el nombre de inversor o complementador puesto que
tambin pudimos haber dicho es el complemento de A.
En este circuito solo observamos dos casos cuando 1 se ha negado o complementado se convierte en
0 y cuando 0 se ha negado o complementado se convierte en 1. A continuacin se muestra esto
simblicamente
. Si lo quisiramos representar en una tabla de verdad sera de la
forma siguiente:
X=
Componentes Digitales
Muchas veces, en la etapa de diseo de un circuito digital, se requiere utilizar una compuerta.
Utilizar un circuito integrado y slo disponer de una compuerta de ste es muy ineficaz. Para evitar
este problema realizaremos algunos dispositivos digitales con componentes discretos y/o con otros
dispositivos, con el fin de optimizar algunos circuitos.
Compuerta AND
La puerta AND o compuerta AND es una puerta lgica digital que implementa la conjuncin
lgica -se comporta de acuerdo a la tabla de verdad mostrada a la derecha. sta entregar una salida
ALTA (1), dependiendo de los valores de las entradas, siendo este caso, al recibir solo valores altos
en ambas entradas. Si alguna de estas entradas no son ALTAS, entonces se mostrar un valor de
salida BAJA (0). En otro sentido, la funcin de la compuerta AND efectivamente encuentra el
mnimo entre dos dgitos binarios, as como la funcin OR encuentra el mximo. Por lo tanto, la
salida X solamente es "1" (1 lgico, nivel alto) cuando la entrada A como la entrada B estn en "1".
En otras palabras la salida X es igual a 1 cuando la entrada A y la entrada B son 1
Hay tres smbolos para las puertas AND: el smbolo texano -Americano- (ANSI o "militar") y el
smbolo IEC ("europeo" o "rectangular"), as como el obsoleto smbolo DIN. Para obtener ms
informacin, vea Puerta lgica.
Compuerta OR:
La puerta OR o compuerta OR es una puerta lgica digital que implementa la disyuncin lgica
-se comporta de acuerdo a la tabla de verdad mostrada a la derecha. Cuando todas sus entradas estn
en 0 (cero) o en BAJA, su salida est en 0 o en BAJA, mientras que cuando al menos una o ambas
entradas estn en 1 o en ALTA, su SALIDA va a estar en 1 o en ALTA. En otro sentido, la funcin
de la compuerta OR efectivamente encuentra el mximo entre dos dgitos binarios, as como la
funcin AND encuentra el mnimo.
Se puede ver claramente que la salida X solamente es "0" (0 lgico, nivel bajo) cuando la entrada A
como la entrada B estn en "0". En otras palabras la salida X es igual a 0 cuando la entrada A y la
entrada B son 0
Hay tres smbolos para las puertas OR: el smbolo Americano (ANSI o "militar") y el smbolo IEC
("europeo" o "rectangular"), as como el obsoleto smbolo DIN. Para obtener ms informacin,
vase Puerta lgica.
Smbolo IEC
Smbolo DIN
Circuitos Integrados
Digitales
Profesora: Adriana Olivier
Seccin: D-01
Ing. Sistemas.
INTEGRANTES:
Nuez Inyerling C.I. 23.512.545
Caibe Rosmery C.I. 19.939.126
Nuez Evelyn C.I. 22.858.175
Parababi Rosimar C.I. 25.268.750