Академический Документы
Профессиональный Документы
Культура Документы
INTERCONEXION
INTERNA
INTEGRANTES:
Pgina | 1
INDICE
DEDICATORIA.................................................................................................. 2
1.
INTRODUCCION:....................................................................................... 3
2.
MARCO TEORICO...................................................................................... 5
3.
2.1.
2.2.
DEFINICION DE BUS:...........................................................................6
2.3.
FUNCIONAMIENTO DE UN BUS:...........................................................6
ESTRUCTURA DE UN BUS:........................................................................9
3.1.
4.
LINEAS DE DATOS:.............................................................................. 9
3.1.1.
LINEAS DE DIRECCION:................................................................9
3.1.2.
LINEAS DE CONTROL:..................................................................9
3.2.
LINEAS DE BUS:.................................................................................. 9
3.3.
JERARQUIA DE BUSES:...........................................................................12
4.1.
4.2.
BUS LOCAL:...................................................................................... 12
4.3.
Estndares USB.......................................................................................... 18
Tipos de conectores...................................................................................... 19
4.4.
5.
ARBITRAJE DE BUSES:............................................................................22
5.1.
METODOS DE ARBITRAJES:..............................................................22
5.1.1.
ARBITRAJE CENTRALIZADO:.......................................................22
5.1.2.
ARBITRAJE DISTRIBUIDO:...........................................................22
5.1.3.
PROTOCOLO DE ENCADENAMIENTO (DAISY CHAINING) DE DOS
SEALES:............................................................................................... 24
5.1.4.
PROTOCOLO DE ENCADENAMIENTO (DAISY CHAINING) DE TRES
SEALES:............................................................................................... 24
5.1.5.
PROTOCOLO DE ENCADENAMIENTO (DAISY CHAINING) DE
CUATRO SEALES:................................................................................. 25
5.1.6.
5.1.7.
5.1.8.
PROTOCOLO DISTRIBUIDO:........................................................27
ANEXO.......................................................................................................... 30
LINKOGRAFA................................................................................................ 31
Pgina | 2
DEDICATORIA
A Dios
Por iluminarme durante este trabajo y por
permitirme finalizarlo con xito
A la Profesor: ING. Cesar Arellano Salazar
Por el apoyo que nos brinda da a da.
A nuestros Padres:
Por su apoyo incondicional que me brindan y
por estar siempre conmigo. A todas aquellas
personas con sed de conocimiento y deseos
de superacin, que leen hoy stas pginas y
premian el esfuerzo de este trabajo.
TODOS
Pgina | 3
1. INTRODUCCION:
En este presente trabajo realizaremos un estudio sobre el sistema de
interconexin interna de los buses para ello como primer punto
trataremos acerca de la definicin de los buses tambin hablaremos del
funcionamiento y estructura de estos. As como
unos conceptos
bsicos para conocer la jerarqua y arbitraje de los buses.
Dentro de la Arquitectura de Computadoras uno de los temas de mayor
importancia es el conocer el funcionamiento del procesador y dentro de
este se encuentra los buses. El bus representa bsicamente una serie
de cables mediante los cuales pueden cargarse datos en la memoria y
desde all transportarse a la CPU. Por as decirlo es la autopista de los
datos dentro de la PC ya que comunica todos los componentes del
ordenador con el microprocesador.
Pgina | 4
CAPITULO I:
MARCO TERICO
Pgina | 5
2. MARCO TEORICO
2.1.
Pgina | 6
2.2.
DEFINICION DE BUS:
EI bus representa bsicamente una serie de cables mediante los
cuales pueden cargarse datos en la memoria y desde all
transportarse a la CPU. Por as decirlo es la autopista de los datos
dentro de la PC ya que comunica todos los componentes del
ordenador con el microprocesador. El bus se controla y maneja
desde la CPU.
Un bus es en esencia una ruta compartida que conecta diferentes
partes del sistema como el procesador, la controladora de unidad
de disco, la memoria y los puertos de entrada, salida,
permitindoles transmitir informacin.
En arquitectura d computadores, el BUS es un sistema digital que
transfiere datos entre los componentes de un ordenador o entre
ordenadores.
2.3.
FUNCIONAMIENTO DE UN BUS:
En el bus se encuentran dos pistas separadas, el bus de datos y
el bus de direcciones. La CPU escribe la direccin de la posicin
deseada de la memoria en el bus de direcciones accediendo a la
memoria, teniendo cada una de las lneas carcter binario. Es
decir solo pueden representar 0 o 1 y de esta manera forman
conjuntamente el nmero de la posicin dentro de la memoria (es
decir: la direccin). Cuantas ms lneas haya disponibles, mayor
es la direccin mxima y mayor es la memoria a la cual puede
dirigirse de esta forma. En el bus de direcciones original haba ya
20 direcciones, ya que con 20 bits se puede dirigir a una memoria
de 1 MB y esto era exactamente lo que corresponda a la CPU.
Esto que en le teora parece tan fcil es bastante ms complicado
en la prctica, ya que aparte de los bus de datos y de direcciones
existen tambin casi dos docenas ms de lneas de seal en
la comunicacin entre la CPU y la memoria, a las cuales tambin
Pgina | 7
BUS DE DIRECCIONES
20
20
20
20
24
32
32
32
32
32
32
64
64
64
BUS DE DATOS
16
8
16
8
16
16
32
32
32
64
64
64
32
64
Pgina | 8
CAPITULO II:
ESTRUCTURA
DE BUSES
3. ESTRUCTURA DE UN BUS:
Un bus es un conjunto de lneas independientes con una
funcin particular, usualmente, por entre 50 y 100 lneas. Se
pueden clasificar en tres grupo funcionales:
Pgina | 9
3.1.
LINEAS DE DATOS:
Proporciona un camino para trasmitir datos entre los mdulos
de sistema. El conjunto constituido por estas lneas se
denomina bus de datos; que generalmente consta de 8, 16, o
32 lneas distintas, cuyo nmero de lneas se conoce como
anchura del bus de datos.
3.1.1. LINEAS DE DIRECCION:
3.2.
LINEAS DE BUS:
Las lneas del bus se agrupan en dos tipos genricas:
dedicadas y no dedicadas.
P g i n a | 10
3.3.
3.3.1. VENTAJAS:
Flexibilidad del sistemas:
Facilidad
para
aadir
nuevos
componentes.
Mover perifricos entre ordenadores que
comparten el mismo bus.
Economa: las mismas conexiones compartidas
por mltiples componentes.
Manejar la complejidad partiendo del diseo:
DIVIDE Y VENCERS.
3.3.2. DESVENTAJAS:
Crea un cuello de botella:
Todo pasa a travs del bus.
El ancho de banda del bus limita la
velocidad en las transacciones entre los
componentes del sistema.
Velocidad mxima limitada:
Longitud del bus.
Nmero de dispositivos conectables.
Flexibilidad para soportar diferentes tipos
de dispositivos.
P g i n a | 11
CAPITULO III:
JERARQUIA
DE BUSES
4. JERARQUIA DE BUSES:
4.1.
P g i n a | 12
4.2.
BUS LOCAL:
P g i n a | 13
4.3.
P g i n a | 14
P g i n a | 15
P g i n a | 16
P g i n a | 17
P g i n a | 18
Estndares USB
A partir de 1995, el estndar USB se ha desarrollado
para la conexin de una amplia gama de
dispositivos.
El estndar
comunicacin:
USB1.0 ofrece
dos
modos
de
P g i n a | 19
P g i n a | 20
4.3.11.
4.4.
P g i n a | 21
CAPITULO IV:
ARBITRAJE
BUSES
DE
P g i n a | 22
5. ARBITRAJE DE BUSES:
5.1.
METODOS DE ARBITRAJES:
P g i n a | 23
P g i n a | 24
P g i n a | 25
P g i n a | 26
P g i n a | 27
P g i n a | 28
P g i n a | 29
CONCLUSIONES:
P g i n a | 30
ANEXO
BUS AGP
BUS PCI
BUS USB
BUS PCI
EXPRESS
P g i n a | 31
BUS EISA
BUS MCA
LINKOGRAFA
http://www.fdi.ucm.es/profesor/jjruz/WEB2/Temas/EC10.pdf
http://html.rincondelvago.com/buses-de-sistema.html
http://www.fiwiki.org/images/0/01/AC_Transparencias_Buses.pdf
http://www.fdi.ucm.es/profesor/mendias/512/docs/tema7.pdf
http://ispctes.blogspot.pe/2012/07/metodos-de-arbitraje-en-un-bus.html
http://www.ecured.cu/index.php/Buses_de_expansi%C3%B3n