Академический Документы
Профессиональный Документы
Культура Документы
SESION 3 y 4
Euler Deza Figueroa
DECODIFICADOR
74139:
2 decodificadores en un integrado
Salidas activas a nivel bajo y entradas activas a nivel alto
Seal de activacin Enable, activa a nivel bajo
1er. codificador
Enable
2do. codificador
IMPLEMENTACIN DE FUNCIONES
CON MDULOS COMBINACIONALES
B A
0
0
0
0
1
1
1
1
0
0
1
1
0
0
1
1
1
0
1
0
0
0
1
1
0
1
0
1
0
1
0
1
A
B
C
0
1
2
DEC
3x8
0
1
2
3
4
5
6
IMPLEMENTACIN DE FUNCIONES
CON DECODIFICADORES
IMPLEMENTACIN DE FUNCIONES
CON DECODIFICADORES
C
0
0
0
0
1
1
1
1
B
0
0
1
1
0
0
1
1
A
0
1
0
1
0
1
0
1
F
1
0
1
0
0
0
1
1
1 0
1 1
0 1
A
B
C
0
1
2
DEC
3x8
0
1
2
3
4
5
6
7
1
1
1
0
1
1
1
1
1 1
1 1
1 0
1 1
11
11
10
11
F
0 1
Implementacin de funciones
con decodificadores
Si una funcin tiene muchos 1s, es
preferible implementar la funcin
complementaria, que tendr pocos 1s,
y finalmente complementar la
complementaria.
En la prctica equivale a coger un
puerta AND (NAND seguida de inversor)
con los 0s
IMPLEMENTACIN DE FUNCIONES
CON MULTIPLEXORES
F(A,B,C) = m0 + m2 + m6 + m7
n variables = seales de control
A
0
0
0
0
1
1
1
1
B
0
0
1
1
0
0
1
1
C
0
1
0
1
0
1
0
1
F
1
0
1
0
0
0
1
1
1
0
1
0
0
0
1
1
0
1
2
3
4
5
6
7
8:1
MUX
S2 S1 S0
A
0
C
C
0
n variables > seales de control 1
0
1
2
3
4:1
MUX
S1
A
S0
B
SISTEMAS COMBINACIONALES
Circuito Combinacional su salida depende slo de sus entradas
Clasificacin segn escala de integracin:
SSI
MSI
LSI
VLSI
Circuitos de
Comunicacin
Circuitos MSI
Circuitos
Aritmticos
Multiplexores
Codificadores
Decodificadores (Demultiplexores)
Convertidores de cdigo
Comparadores
Sumadores
Restadores
Multiplicadores
CODIFICADOR
Codificador binario:
CODIFICADOR
D
4
D
5
D
6
D
7
Y
D
2
D
3
D
6
D
7
Z
D
1
D
3
D
5
D
7
CODIFICADORES - CI
74147
DECODIFICADOR
Decodificador binario
DECODIFICADOR
MULTIPLEXOR
Salida
S
C1 C0 Control
MULTIPLEXOR
MULTIPLEXOR -74151
DEMULTIPLEXOR
DEMULTIPLEXOR
REDES DE MDULOS
COMBINACIONALES
REDES MODULARES:
DECODIFICADORES
Decodificador 3x8 a partir de decodificadores 2x4
I1
1 S
C
I2
I3
1 S
0
1
C
I
I5
2
3 S1
S0
1 S
C
I6
I7
1 S
C
C S
0
0
1
1
0
0
0
1
0
1
0
1
0
1
1
0
S = A B Propagacin (Pi)
C = A B Generacin (Gi)
Ai Bi Ci Ci+1 Si
0
0
0
0
1
1
1
1
0
0
1
1
0
0
1
1
0
1
0
1
0
1
0
1
0
0
0
1
0
1
1
1
0
1
1
0
1
0
0
1
Si = Ai Bi Ci
= Pi Ci
SUMADOR COMPLETO
Podemos disearlo a partir de dos semisumadores
SUMADOR COMPLETO
Cul ser el camino crtico?
semisumador
semisumador
SUMADOR COMPLETO
tpo. retardo por puerta = 5 ns
La salida Si llega 10 ns de retardo
respecto a las entradas A y B y slo 5
ns respecto a la entrada C
camino crtico
semisumador semisumador
A2 B2
A1 B1
A0 B0
Cn
FA
Sn
Sn-1
Cn-1
C3
C2
C1
C0
FA
FA
FA
S2
S1
S0
C1
tc
S1
ts + tc
C2 Sn-1
Sn = Cn
2 tc ts + (n-1) tc
n tc
1.- Propagacin y
Generacin
3.- Sumas
2t
2.- Acarreos
SUMADORES DE 4 BITS
SUMADOR / RESTADOR
El uso del complemento a 2 permite realizar sumas y
restas con un sumador y un poco de lgica adicional
A3 A2 A1 A0
B3
B2
B1
B0
S/R
S/R = 0 suma
S/R = 1 resta
sumador
S4
S3 S2 S1 S0
Complementador a 2
CDIGO BCD
SUMADOR BCD
Suma nmeros codificados en BCD, y genera otro BCD
B3 B2 B1 B0
sumador
correccin
Z4
Z3 Z2 Z1 Z0
corregir?
0
sumador
S4
S3 S2 S1 S0
corregir = 0 0000
corregir = 1 0110
ltimos 4 bits de +6 =
ltimos 4 bits de -10
MULTIPLICADORES
La multiplicacin aritmtica coincide con el producto lgico
FA
FA
FA
FA
FA
FA
COMPARADORES
Comparan dos nmeros en binario, activando
nicamente la salida que corresponda
COMPARADOR
7485(comparador de 4 bits)
COMPARADOR
Diseo de un comparador de 8 bits a partir de dos 7485
GENERADOR DE PARIDAD
Paridad par: Nmero par de unos, incluyendo P
Paridad impar: Nmero impar de unos, incluyendo I
Para 3 variables
Para 3 variables
Para 4 variables
Para 4 variables
P x1 x2 x3 x4
I x1 x2 x3 x4
CONVERSORES DE CDIGO
CONVERSORES DE CDIGO
74184. Conversor de un nmero en BCD de 6 bits (hasta 39) a binario
21
1 0
F E
B A
74184
X5 X4 X3
X2 X1 X0
4
5
ALU
B
S3
S2
S1
S0
S3 = 0 LGICA
S2
0
0
1
1
S1
0
1
0
1
Operacin
A and B
A or B
NOT A
A xor B
S3 = 1 ARITMTICA
S2
0
0
0
0
1
1
1
1
S1
0
0
1
1
0
0
1
1
S0
0
1
0
1
0
1
0
1
Operacin
A+B
A+B+1
A-1
A+1111+1
A
A+1
A-B-1
A-B
A
B
and
A
B
or
not
A
B
xor
MUX
4x1
1 0
S2 S1
b3
b2
b1
b0
BLOQUE
B
S2
S1
C0 = S0
d3
d2
d1
d0
S2
S1
SUMAR
1111
0000
BLOQUE B
S2 S1 bi di
0
S1bi
S2
0
00
01
11
10
di S2 bi S1bi
BLOQUE B