1

10

11

12

13

14

15

16

17

18

19

20

21

22

23

AS1

GS_A2

75

R30

AS2

GS_A3

R28

75

AS3

GS_A4

75

R26

AS4

GS_A5

R25

75

AS5

GS_A6

75

R17

AS6

GS_A7

R18

75

AS7

GS_A8

75

R24

AS8

75

AS9

R39

GS_A11

R23

75

AS11

GS_A12

75

R22

AS12

GS_A13

R21

75

AS13

GS_A14

75

R20

AS14

GS_A15

R19

75

AS15

19
18
17
16
15
14
13
12

AS7
AS6
AS5
AS4
AS3
AS2
AS1
AS0

AS10

1Q
2Q
3Q
4Q
5Q
6Q
7Q
8Q

1D
2D
3D
4D
5D
6D
7D
8D

2
3
4
5
6
7
8
9

C
OC

11
1

A15
A14
A13
A12
A11
A10
A9
A8

19
18
17
16
15
14
13
12

AS15
AS14
AS13
AS12
AS11
AS10
AS9
AS8

1Q
2Q
3Q
4Q
5Q
6Q
7Q
8Q

U13

1D
2D
3D
4D
5D
6D
7D
8D

2
3
4
5
6
7
8
9

C
OC

11
1

A15
A14
A13
A12
A11
A10
A9
A8

AS15
AS14
AS13
AS12
AS11
AS10
AS9
AS8

19
18
17
16
15
14
13
12

1Q
2Q
3Q
4Q
5Q
6Q
7Q
8Q

U12

1D
2D
3D
4D
5D
6D
7D
8D

2
3
4
5
6
7
8
9

C
OC

11
1

A15
A14
A13
A12
A11
A10
A9
A8

AS15
AS14
AS13
AS12
AS11
AS10
AS9
AS8

19
18
17
16
15
14
13
12

1Q
2Q
3Q
4Q
5Q
6Q
7Q
8Q

1D
2D
3D
4D
5D
6D
7D
8D

2
3
4
5
6
7
8
9

C
OC

11
1

74HCT573D

74HCT573D

74HCT573D

74HCT573D

U51

U52

U10

U9

1Q
2Q
3Q
4Q
5Q
6Q
7Q
8Q

1D
2D
3D
4D
5D
6D
7D
8D

2
3
4
5
6
7
8
9

C
OC

11
1

A7
A6
A5
A4
A3
A2
A1
A0

19
18
17
16
15
14
13
12

AS7
AS6
AS5
AS4
AS3
AS2
AS1
AS0

1Q
2Q
3Q
4Q
5Q
6Q
7Q
8Q

74HCT573D

1D
2D
3D
4D
5D
6D
7D
8D

2
3
4
5
6
7
8
9

C
OC

11
1

A7
A6
A5
A4
A3
A2
A1
A0

AS7
AS6
AS5
AS4
AS3
AS2
AS1
AS0

19
18
17
16
15
14
13
12

74HCT573D

1Q
2Q
3Q
4Q
5Q
6Q
7Q
8Q

1D
2D
3D
4D
5D
6D
7D
8D

2
3
4
5
6
7
8
9

C
OC

11
1

A7
A6
A5
A4
A3
A2
A1
A0

AS7
AS6
AS5
AS4
AS3
AS2
AS1
AS0

19
18
17
16
15
14
13
12

1Q
2Q
3Q
4Q
5Q
6Q
7Q
8Q

74HCT573D

A15
A14
A13
A12
A11
A10
A9
A8

AS15
AS14
AS13
AS12
AS11
AS10
AS9
AS8
+5V

2
3
4
5
6
7
8
9

A1
A2
A3
A4
A5
A6
A7
A8

1
19

DIR
G

18
17
16
15
14
13
12
11

B1
B2
B3
B4
B5
B6
B7
B8

2
5
6
9
12
15
16
19

BL1
BL3
BL5
BL7
BL6
BL4
BL2
BL0

U14
A15
A14
A13
A12
A11
A10
A9
A8

1D
2D
3D
4D
5D
6D
7D
8D

3
4
7
8
13
14
17
18

OC
ENC

1
11

1Q
2Q
3Q
4Q
5Q
6Q
7Q
8Q

D1
D3
D5
D7
D6
D4
D2
D0

74HCT373DW
GND

74LS245DW
U11

1D
2D
3D
4D
5D
6D
7D
8D

2
3
4
5
6
7
8
9

C
OC

11
1

A7
A6
A5
A4
A3
A2
A1
A0

2
3
4
5
6
7
8
9

AS7
AS6
AS5
AS4
AS3
AS2
AS1
AS0
+5V

A1
A2
A3
A4
A5
A6
A7
A8

1
19

18
17
16
15
14
13
12
11

B1
B2
B3
B4
B5
B6
B7
B8

U27A

A7
A6
A5
A4
A3
A2
A1
A0

1
3
2

D0
D1
D2
D3
D4
D5
D6
D7

2
8
43

R11

41
39
6
42
4
38
44

D0
D1
D2
D3
D4
D5
D6
D7

10
11
8
9
6
7
4
5

VPB
VPA
VDA

14
3
2
23
1
13

27

U39
A15

I8
I9
I6
I7
I4
I5
I2
I3

I2

9
8

I7
I6

VPB

VCC

I/O2
I/O0 NC15
I0
I/O4
I3 NC17
I5
I/O6
I4
I/O7
I/O1
I1
CLK
OE/I8

FPGA_O59 12
FPGA_O22 2

GAL3 16V8

5
7
6
13
3
1
11

14
15
16
17
18
19

ROM-OE

GAL6 16V8
GND

CPU_RESET
UNUSED_GOSLOW
GS_PH2_R3
RAM-WE
TWGS_SPEED
N$51
TAG_MATCH
ROM-IN
+5V

W65C816S6PL-S
CPU_PH2
OP_SLOW

74LS245DW
CPU_BE
GS_IRQ
CPU_NMI

R38
47

GS_D2

R36

47

GS_D3

47

R35

DS3

GS_D4

R34

47

DS4

GS_D5

47

R33

R37

DS1

U49
19
18
17
16
15
14
13
12

DS2

DS5

GS_D6

R32

47

DS6

GS_D7

47

R31

DS7

1Q
2Q
3Q
4Q
5Q
6Q
7Q
8Q

U50

1D
2D
3D
4D
5D
6D
7D
8D

2
3
4
5
6
7
8
9

C
OC

11
1

19
18
17
16
15
14
13
12

BL7
BL6
BL5
BL4
BL3
BL2
BL1
BL0

1Q
2Q
3Q
4Q
5Q
6Q
7Q
8Q

74HCT573D

47

U7

1D
2D
3D
4D
5D
6D
7D
8D

2
3
4
5
6
7
8
9

C
OC

11
1

19
18
17
16
15
14
13
12

BL7
BL6
BL5
BL4
BL3
BL2
BL1
BL0

74HCT573D

1Q
2Q
3Q
4Q
5Q
6Q
7Q
8Q

U6

1D
2D
3D
4D
5D
6D
7D
8D

2
3
4
5
6
7
8
9

C
OC

11
1

BL7
BL6
BL5
BL4
BL3
BL2
BL1
BL0

DS7
DS6
DS5
DS4
DS3
DS2
DS1
DS0

19
18
17
16
15
14
13
12

1Q
2Q
3Q
4Q
5Q
6Q
7Q
8Q

74HCT573D

1D
2D
3D
4D
5D
6D
7D
8D

2
3
4
5
6
7
8
9

C
OC

11
1

BL7
BL6
BL5
BL4
BL3
BL2
BL1
BL0

U26C

U25B
74F00D

9
8

19
18
17
16
15
14
13
12

1Q
2Q
3Q
4Q
5Q
6Q
7Q
8Q

U58

1D
2D
3D
4D
5D
6D
7D
8D

2
3
4
5
6
7
8
9

19
18
17
16
15
14
13
12

C
OC

11
1

1Q
2Q
3Q
4Q
5Q
6Q
7Q
8Q

11

74HCT573D

2
3
4
5
6
7
8
9

C
OC

11
1

19
18
17
16
15
14
13
12

DS7
DS6
DS5
DS4
DS3
DS2
DS1
DS0

74HCT573D

1Q
2Q
3Q
4Q
5Q
6Q
7Q
8Q

D7
D6
D5
D4
D3
D2
D1

12

74F32D

74F00D
U25D

U19

1D
2D
3D
4D
5D
6D
7D
8D

2
3
4
5
6
7
8
9

C
OC

11
1

D7
D6
D5
D4
D3
D2
D1
D0

DS7
DS6
DS5
DS4
DS3
DS2
DS1
DS0

19
18
17
16
15
14
13
12

1Q
2Q
3Q
4Q
5Q
6Q
7Q
8Q

74HCT573D

1D
2D
3D
4D
5D
6D
7D
8D

2
3
4
5
6
7
8
9

C
OC

11
1

19
18
17
16
15
14
13
12

DS7
DS6
DS5
DS4
DS3
DS2
DS1
DS0

+5V

D7
D6
D5
D4
D3
D2
D1
D0

1D
2D
3D
4D
5D
6D
7D
8D

2
3
4
5
6
7
8
9

C
OC

11
1

1Q
2Q
3Q
4Q
5Q
6Q
7Q
8Q

U21
18
17
16
15
14
13
12
11

D7
D6
D5
D4
D3
D2
D1
D0

B1
B2
B3
B4
B5
B6
B7
B8

74HCTLS573S

A1
A2
A3
A4
A5
A6
A7
A8

2
3
4
5
6
7
8
9

DIR
G

1
19

1
2
21
20
5
4
7
6
9
8
10
3
11
13
14
17
19
16
23

A15
A14
A13
A12

FPGA_O17
FPGA_O36
FPGA_O39
FPGA_O57
FPGA_O32
FPGA_O22
BL0
CPU_PH2

74HCT573D

U20

1D
2D
3D
4D
5D
6D
7D
8D

U41

10

U8
U57

13

DS7
DS6
DS5
DS4
DS3
DS2
DS1
DS0

1
2
3
4
5
6
7
8
9
10

VPB
CPU_RESET
+5V

74F11D

U47C

BANK_I/O

22

AD1

15

AD0

BANK_I/O
C0XX
FPGA_O21
FPGA_O22
FPGA_O46
FPGA_O23

17
16
15
14

I/O5
I/O4
I/O3
I/O2

7
8
9
11
5
1
2
3
4
6
18

I5
I6
I/O7
I7
OE/I I/O1
I3
CLK/I I/O0
I0
I1
I2
I4
I/O6

1
2
3
4
5
6
7
8

A15
A14
A13
A12
A11
A10
A9
A8

19
13
12

9
10
11
13
19
20
23
14
16
21

FPGA_O37
FPGA_O34
FPGA_O33
FPGA_O13
FPGA_O22
FPGA_O40
FPGA_O19
BANK_I/O
BL0

AD2

GAL7 16V8

GAL4 20V8

CLK/I
I0
I1
I2
I3
I4
I5
I/O1
I6
NC17
I7
I8 NC18
I9
OE/I I/O8
I/O5
I/O6
I/O9
I/O0
I/O2
NC21

15

BL0X

17
18
22

C0XX

GAL5 20V8

U1F

Q1
2N3904

+5V

U45A
U2A

6
10

4
5
6
7

74F04D

U1C
74F32D

Y0
Y1
Y2
Y3

2
3

8
9

74F04D

1Y

2Y

Y0
Y1
Y2
Y3

A
B

14
13

15

74F139D
U3
15
14
13
12
11
10
9
7

GS_BE
U26A
GS_PH2

13

12

U48A
2

74F04D

Y0
Y1
Y2
Y3
Y4
Y5
Y6
Y7

A
B
C

1
2
3

G1
G2A
G2B

6
4
5

2C0
2C1
2C2
2C3

10
11
12
13

A
B
1G
2G

14
2
1
15

CLK
CLR

3
1

PRE
D

10
12

CLK
CLR

11
13

PRE
D

11
13

CLK
CLR

74F74D

VCC

CE

STORE

SK

RECALL

DI

GND

DO

C00X
C02X
C03X
C04X
C05X
C06X
C07X

GND

U40E
1

U40B

10

U5A

11

74F04D

74F04D

+5V

1
2
13

R8
2.4K

FPGA_O59

+5V
U33B

X4_EARLY

10
12

PRE
D

11
13

CLK
CLR

GS_VP
GS_RESET

1
2
3

A4
A5
A6

G1
G2A
G2B

6
4
5

C0XX
BANK_I/O

20
24
27
28
14
16
29

P20
P24
M2
HDC
P14
P16
P29

13
17
19
21
22
23
32
33
34
36
37
39
40
46
57

P13
P17
P19
P21
P22
P23
P32
P33
P34
P36
P37
P39
P40
P46
RCLK

45
43
55
25
38
60

DONE
P43
P55
M1
P38
CCLK

59
12
47
49
31
15
53
11

DOUT
P12
P47
P49
P31
P15
P53
P11

A0
A1
A2
A3
A4
A5
A6
A7
A8
A9
A10
A11
A12
A13
A14
A15

61
62
63
64
66
68
3
5
7
9
8
6
4
2
67
65

A0
A1
A2
A3
A4
A5
A6
A7
A8
A9
A10
A11
A12
A13
A14
A15

D0
D1
D2
D3
D4
D5
D6
D7

58
56
54
51
50
48
42
41

ROM_D0
ROM_D1
ROM_D2
ROM_D3
ROM_D4
ROM_D5
ROM_D6
ROM_D7

PWRDWN

10

M0

26

RESET

44

LDC

30

GND
13

14

GS_RW

+5V

15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39

+5V

R13
1.5K

GS_D0
GS_A0
GS_D1
GS_A1
GS_D2
GS_A2
GS_D3
GS_A3
GS_D4
GS_A4
GS_D5
GS_A5
GS_D6
GS_A6
GS_D7
GS_A7
GS_A15
GS_A8
GS_A14
GS_A9
GS_A13
GS_A10
GS_A12
GS_A11

C
R/C
CLR

Q
Q

U29

U30A
U63B
C37
10uF

9
10

GND

A
B

6
7
11

C
R/C
CLR

12

74LS123D

+5V

I1
O3
I2
O2
I5
O1
I0
O0
I6
O7
I7 NC17
I4
O6
I3
O4
OE/I8

PRE
D

3
1

CLK
CLR

4
CPU_RW
7
PAUSE
2
TAG_MATCH
TWGS_SPEED 8
GS_PH2_EARLY 9
6
5
11

74F74D
1
2
OP_SLOW 3
CPU_RESET 4

+5V
U61

5
6
11
12

U40C
5

4
2

PRE
D

74LS30D

11
13

CLK
CLR

X4_LATE
15
14
13
12
19
17
18
16

7
3
8
9
2
4
5
6
11

TWGS_PH2
SEL_GS_PH2

GND
Q

X4_EARLY
CLR
CLK

2
4

D
PRE

+5V
Q

74AC74D

13
11

CLR
CLK

12
10

D
PRE

U60A

+5V
74F74D

1
3
9

2
4

U60B

74F125D
11

U32D

1
15

A/B
G

1Y

2Y

OUT

28MHz

4
5

3Y

4Y

12

CPU_PH2

CPU_PH2

U48C

3
1

PRE
D

CLK
CLR

U48D
U24D
9

CPU_RW

74AC04D

74F04D
74F00D

11

GS_PH2

U40A
74F32D

10

U48E
10

74F521DW

3
8

U5D
C7
39pF

9
4

X4_LATE
Wire Link
U28 P12 - U44 P2

10
6

GND
5

CPU_RW

74F64D
74F32D

GND

Apple 2 SLOT

SLOT_7M
SLOT_RDY
SLOT_DMA

R12
100
C31
100pF

74F04D

CR1

U40F
37

13

12

R10
100

GND

28
23

SLOT_DMA_IN
SLOT_DMA_OUT

27
24

SLOT_+5V
SLOT_GND

25
26

30
31

VSS

32

GAL8 16V8
GND

13
12
19

RW_TO_GS
DMA_ADDRESS_IN

2
3
5
6
11
10
14
13

R1
200
74F08D

17
14
15
16

U48B

10
8

9
1
15

74F04D
U27C
U48F
12

1A
1B
2A
2B
3A
3B
4A
4B

1Y

2Y

3Y

4Y

12

1
9

B8
B7
B6
B5
B4
B3
B2
B1

19
1

A8
A7
A6
A5
A4
A3
A2
A1

9
8
7
6
5
4
3
2

Q7
Q6
Q5
Q4
Q3
Q2
Q1
Q0

18
16
14
12
9
7
5
3

P7
P6
P5
P4
P3
P2
P1
P0

17
15
13
11
8
6
4
2

AD4
AD3
AD2
AD1
AD0
AL13
AL14
A15

A15
AL14
AL13
AD0

2
4
6
8
1

A1
A2
A3
A4

Y1
Y2
Y3
Y4

34
35
36
37
38
39

D3

A/B
G

3
4
5
6

D2
D1

+5V
9

GND

10

11

11
12

12

14

14

ROM-OE
RAM-OE
D0
D1
D2
D3
D4
D5
D6
D7

13
15
16

16

18

18

20

20

17
19

DATA
1

A0
A1
A2
A3
A4
A5
A6
A7
A8
A9
A10
A11
A12

NC

27

WE

26
20
22

CS2
CS1
OE

11
12
13
15
16
17
18
19

I/O1
I/O2
I/O3
I/O4
I/O5
I/O6
I/O7
I/O8

GND

10
9
8
7
6
5
4
3
25
24
21
23
2

A0
A1
A2
A3
A4
A5
A6
A7
A8
A9
A10
A11
A12

H2
1

A15
A14
A13
A12
A11
A10
A9
A8

1
2

5
6

+5V
GND

9
10

10

12

12

14

14

11
13

ROM_D0
ROM_D1
ROM_D2
ROM_D3
ROM_D4
ROM_D5
ROM_D6
ROM_D7

15
16

18

18

20

20

17

Q4
Q4
Q3
Q3
Q2
Q2
Q1
Q1

22

OE

+5V

GND

13

ROM_D0
ROM_D1
ROM_D2
ROM_D3
ROM_D4
ROM_D5
ROM_D6
ROM_D7

VPP

20

CE

11
12
13
15
16
17
18
19

O0
O1
O2
O3
O4
O5
O6
O7

GND

19

+5V

10 A0
9 A1
8 A2
7 A3
6 A4
5 A5
4 A6
3 A7
25 A8
24 A9
21 A10
23 A11
2 A12
26 A13
27 A14

A0
A1
A2
A3
A4
A5
A6
A7
A8
A9
A10
A11
A12
A13
A14

27C256

+5V

A13

74F244DW
AD1
AD2
AD3
AD4

TAG-AD4
TAG-AD3
TAG-AD2
TAG-AD1
TAG-AD0
TAG-AL13
TAG-AL14
TAG-A15

11
13
15
17

A1
A2
A3
A4

19

Y1
Y2
Y3
Y4

9 TAG-AD1
7 TAG-AD2
5 TAG-AD3
3

74F244DW

TC1

TAG-AD4

J3

H1
1

RAM-WE
CLR_CACHE
TAG-A15
TAG-AL14
TAG-AL13
TAG-AD0
TAG-AD1
TAG-AD2
TAG-AD3
TAG-AD4
TAG-BL0X
TAG-BL1
TAG-BL2
TAG-BL3
TAG-BL4
TAG-BL5
TAG-BL6
TAG-BL7

74F521DW

C15
39pF

C17
39pF

GND

GND
74F32D
5
4

U26B

19

P=Q

OE

Q7
Q6
Q5
Q4
Q3
Q2
Q1
Q0

18
16
14
12
9
7
5
3

BL7
BL6
BL5
BL4
BL3
BL2
BL1
BL0X

P7
P6
P5
P4
P3
P2
P1
P0

17
15
13
11
8
6
4
2

TAG-BL7
TAG-BL6
TAG-BL5
TAG-BL4
TAG-BL3
TAG-BL2
TAG-BL1
TAG-BL0X

RESET

27

WE

26
20
22

CS2
CS1
OE

11
12
13
15
16
17
18
19

I/O1
I/O2
I/O3
I/O4
I/O5
I/O6
I/O7
I/O8

U55B

AL13
AL14

74AC04D
TC3

14
15
11
10
6
7
3
2

11

17

19

ROM
ROM-OE

+5V

15
16

A15
A14
A13
A12
A11
A10
A9
A8
AD4

U17A
BL0X
BL1
BL2
BL3

2
4
6
8

A1
A2
A3
A4

1
2

5
6

10

10

12

12

14

14

16

16

Y1
Y2
Y3
Y4

11

13

13

15

15

17

17
18

18

20

20

19

19

RAM-WE
CLR_CACHE
TAG-A15
TAG-AL14
TAG-AL13
TAG-AD0
TAG-AD1
TAG-AD2
TAG-AD3
TAG-AD4

GND

GND
TAG-BL0X
TAG-BL1
TAG-BL2
TAG-BL3
TAG-BL4
TAG-BL5
TAG-BL6
TAG-BL7

18 TAG-BL0X
16 TAG-BL1
14 TAG-BL2
12 TAG-BL3

19

A1
A2
A3
A4

Y1
Y2
Y3
Y4

9
7
5
3

10
9
8
7
6
5
4
3
25
24
21
23
2

A0
A1
A2
A3
A4
A5
A6
A7
A8
A9
A10
A11
A12

TAG1
1

NC

27

WE

26
20
22

CS2
CS1
OE

11
12
13
15
16
17
18
19

I/O1
I/O2
I/O3
I/O4
I/O5
I/O6
I/O7
I/O8

GND

U17B
BL4
BL5
BL6
BL7

A0
A1
A2
A3
A4
A5
A6
A7
A8
A9
A10
A11
A12

IDT1765

74F244DW
11
13
15
17

TAG2

U23

74F157D
13

D4

12

A0
A1
A2
A3
A4
A5
A6
A7

18 TAG-A15
16 TAG-AL14
14 TAG-AL13
12 TAG-AD0

BL0X

CLR
CLK

13

GND

GS_PAUSE

C34
100pF

GND

33

GND

TAG_MATCH 6

74F04D
SLOT_INT_IN
SLOT_INT_OUT

OE

U24C

74AC04D

74F175D

U22

R4
47

74F04D

SLOT_Q3

28
29

G
DIR

U56
U24B

+5V

I9
I0
O1
I7
O0
CLK O7
I1
I2
I3
O5
I4
O2
I5
O3
I6 NC16
OE/I8

26
27

11

36
21
22

P=Q

RAM-WE

18
2
9
1
3
4
5
6
7
8
11

C38
10uF

U55A
TC4

1
TC5

4
5
6

CPU_PH2
SEL_GS_PH2

GND

18

C36
10uF

AD4
AD3

+5V
74F04D

12

R2
100

U1E

13
11

U44

C35
10uF

10K
A15
A14
A13

U5B

Trace cut

C33
0.33uF

TC2

12
13

74F04D

TC7

40

24
25

1 U62
11

+5V

SLOT_PH0

22
23

SEL_GS_PH2

U40D

20
21

H3

U59
CPU_RW

R9
2.4K

SLOT_7M
SLOT_RDY
SLOT_DMA

11
12
13
14
15
16
17
18

D0
D1
D2
D3
D4
D5
D6
D7

CLR_CACHE

19

SLOT_R/W

ROM-IN

U25C

GS_PAUSE
+5V

19

19

74F74D

SEL_GS_PH2

U32B

0.33uF

J4

U35A
4
2

74F04D

11

10

74AC04D

CPU_PH2

CPU_PH2

74F04D

C30

0.33uF

10
6

74F125D

U32C

13

GND

12

10

5
4

1A
1B
2A
2B
3A
3B
4A
4B

U27D

74F125D

C29

0.33uF

17

+5V

GS_PH2

VCC

11

U27B

SEL_GS_PH2

74AC04D

U34

C28

0.33uF

IDT1764

74LS157D

C27

0.33uF

74F00D

11

RAM-OE

U24E

12

U24A

U47B

GND
U25A

2
3
5
6
11
10
14
13

13

D
PRE

U33A

74F08D

X4_EARLY

CLR
CLK

18
19
16
17
13
12
14
15

I5
O6
I1
O7
I6
O4
I7
O5
I0 NC13
I2
O0
I3
O2
I4
O3
OE/I8

U31

GND

C26

18

15

74F245DW

40

16
17

13

74F08D

74F04D

74AC74D

CLK

GND

GS_PH2_EARLY

1
3

5
4
3

CPU_PH2
CPU_RW

GAL1 16V8

74F74D

+5V

GAL2 16V8

U30B
10
12

U28

+5V

C25
0.33uF

14

D0
D1
D2
D3
D4
D5
D6
D7

74F10D
CLK

C24
0.33uF

15

1
2

ROM-OE
RAM-OE
X4_LATE
1

C23
0.33uF

12

10

74LS123D

GS_BE
GS_NMI

R5-7/9

To CPU cable

11
12

C22
0.33uF

13

J6

GND
13

C21
0.33uF

VCC +5V

+5V

R5-2/9
R5-1/9

10

14
15
3

11

AE Cache Card REV A

A
B

3
2

10

A0
A1
A2
A3
A4
A5
A6
A7

U63A

R5-3/9

8
9

GND

74F32D

TC6

GS_IRQ
GS_PH2

6
7

CPU_RESET

11

13

CPU_RESET

1
2

0.33uF

U26D

+5V

C32
0.01uF

C19

0.33uF

+5V

12

GS_ABORT

C18

0.33uF

A4
A5
A6

4
5

C16

0.33uF

A
B
C

3
6

C14

0.33uF

XC2064-PLC68

74F74D

U4A

X4_EARLY

FPGA_O13
FPGA_O17
FPGA_O19
FPGA_O21
FPGA_O22
FPGA_O23
FPGA_O32
FPGA_O33
FPGA_O34
FPGA_O36
FPGA_O37
FPGA_O39
FPGA_O40
FPGA_O46
FPGA_O57

DONE

R14
10K

C13

U64

X2444P

74F125D

J5

U37

74F11D

74F138D

+5V

74F138D

Y0
Y1
Y2
Y3
Y4
Y5
Y6
Y7

DONE

74F32D

GND

U32A

GND

C02X
C03X
C04X
C05X
C06X
C07X

R15
5.1K

R7
5.1K

12

GS_RW

C12
0.33uF

U36
15
14
13
12
11
10
9
7

C00X
9

74F74D

74F153D

C20
100pF

74AC04D

4
2

U45B
9

74F32D

PRE
D

74F74D
6
5
4
3

1C0
1C1
1C2
1C3

U2B
12
11
10
9

U46
7

U5C

74F139D

U1D

74F04D

A
B

+5V
10
12

ROM-IN
RAM-WE

C11
0.33uF

A13
A14
A15

U35B

U1B

A13
A14
A15

+5V
GND
CPU_PH2

C10
0.33uF

D0
D1
D2
D3
D4
D5
D6
D7

AD2
AD1
AD0

10K

13

74F04D

74F04D

R5-C
R5-5/9
R5-6/9
R5-8/9

R16
5.1K

74F11D

12

74F10D

+5V

6
7
9

12

3
4
5

CPU_RW

1
2
13

CPU_PH2

U47A

SEL_GS_PH2

TWGS_SPEED

UNUSED_GOSLOW

GS_PH2_R3

+5V

U4B

GS_RESET

U1A

C8
0.33uF

74F10D

CPU_RESET

R6
100

C6
0.33uF

TAG_MATCH

U24F

C5
0.33uF

74AC245DW

74HCT573D

GS_RESET

R3
27

C4
0.33uF

CPU_PH2
CPU_RW

GS_ABORT

C3
0.33uF

40

BL0X
ROM-OE

GS_VP

C2
0.33uF

GND

GS_NMI
GS_IRQ

C1
0.33uF

U4C
9
10
11

18

A15
A14
A13
A12

U43

11
10
9

+5V

CLK/I
I0
I/O7
I/O6
I3
I2
I5
I4
I/O4
I7
I6
I8
I/O8
I1
I9
I/O1
OE/I
I/O0
I/O3
I/O5
I/O2
I/O9

U42

VDD

J1
3

VDA
R5-9/9
CPU_MX
GS_IRQ
CPU_PH2_IN
CPU_MLB
CPU_BE
CPU_NMI
CPU_E
VPA
CPU_RW
SEL_GS_PH2
D0
A0
D1
A1
D2
A2
D3
A3
D4
A4
D5
A5
D6
A6
D7
A7
A15
A8
A14
A9
A13
A10
A12
A11

GND
VDA
VPA
CPU_PH2_IN
CPU_MX
CPU_MLB
CPU_E
CPU_RESET
CPU_RW
VPB
SEL_GS_PH2
R5-9/9

+5V

N$51

DS0

GS_D1

A0
A1
A2
A3
A4
A5
A6
A7
A8
A9
A10
A11
A12
A13
A14
A15

J2

DIR
G

74HCT573D

15
16
17
18
19
20
21
22

O0
O1
NC17
O3
NC19
NC20
O6
I11
O7
I1
I0
I12
CLK
OE

GND

R5-9/9

36
35
34
33
32
31
30
29

A0
D0/BA0
A1
D1/BA1
A2
D2/BA2
A3
D3/BA3
A4
D4/BA4
A5
D5/BA5
A6
D6/BA6
A7
D7/BA7
A8
A9
VPB
A10
VPA
A11
VDA
A12
A13
PHI2-IN
A14
E
A15
MLB
RDY
M/X
NMIB ABORTB
IRQB
R/WB
BE
RESB

74F08D

75

GS_D0

U38

U15
10
11
13
14
15
16
17
18
19
20
21
22
25
26
27
28
3
CPU_NMI 7
5
GS_IRQ
CPU_BE 40

A0
A1
A2
A3
A4
A5
A6
A7
A8
A9
A10
A11
A12
A13
A14
A15

FPGA_O22

GS_A10

75

R40

GS_A9

19
18
17
16
15
14
13
12

AS15
AS14
AS13
AS12
AS11
AS10
AS9
AS8

U54

10

U18
U53

CPU_RESET

75

R5-4/9

AS0

R27

R29

GS_A1

GS_A0

TAG-BL4
TAG-BL5
TAG-BL6
TAG-BL7

A0
A1
A2
A3
A4
A5
A6
A7
A8
A9
A10
A11
A12

10
9
8
7
6
5
4
3
25
24
21
23
2

A0
A1
A2
A3
A4
A5
A6
A7
A8
A9
A10
A11
A12

N
IDT1764

74F244DW

A14

U16

GND

+5V

GND

O
TAG1

TAG2

DATA

ROM

TITLE:

Transwarp GS - Schematic Release 1

Geoff B

Drawn by:
Document Number:

Date: 19/01/2016 7:30:50 AM

REV:
Sheet: 1/1