Circuiterie des

portes CMOS
complmentaires
Alain GUYOT
TIM A
DEA MICROLECTRONIQUE

((33) 04 76 57 46 16
: Alain.Guyot@imag.fr
http://tima-cmp.imag.fr/~guyot
Techniques de l'Informatique et de la Microlectronique
pour l'Architecture. Unit associe au C.N.R.S. n B0706

complmentaire 70

fonction logique

But
Passer d'une porte logique
(ou d'un ensemble de portes) au dessin

portes logiques
rseau N

Optimiser la surface en minimisant

- le nombre de transistors
- le nombre de vias et de contacts
- le nombre d'artes de polygone

rseau P

Minimiser le temps de conception

symbolique
porte logique
classique
masque

complmentaire 71

Abstraction logique
+5V
Discrtisation
des tensions

Valeur logique 1

tolrance
au bruit
pris comme 0 par certaines
portes et comme 1 par d'autres

Valeur NON logique

Valeur logique 0
0V

tolrance
au bruit

Transistor N

Transistor P

Bloqu si grille = 0
Passant si grille = 1

Passant si grille = 0
Bloqu si grille = 1
complmentaire 72

Portes lmentaires en CMOS

5V
p

p
n
0V

0V

+5 V
0

1
n

0V

0 1
0 1 1
1 1 0

0 1
0 1 0
1 0 0
complmentaire 73

Discrtisation du temps
A
2,4 volt

B
2,6 volt

portes de seuils logiques diffrents

2,5 volt

B
0

fonctionnement non logique

dispersion technologique dispersion des seuils logiques

dispersion technologique + bruits tension sans image logique
passage par tension non logique incohrence circuit/fonction
incohrence + dlai des portes incohrence temporaire
incohrence temporaire discrtisation du temps
discrtisation du temps horloge (synchrone ou autosynchrone)
complmentaire 74

Comparaison logique/analogique
Analogique

Logique

Prcision limite (techno)

Prcision arbitraire (# bits)

Valeur approche (5%)

Valeur exacte

Logique infidle

fidlit absolue (pas de drive)

Compensations ncessaires

pas de compensation

Valeurs continues

valeurs discrtes (bruit de quantification)

Temps continu

Temps discret (bruit d'chantillonnage)

Silencieuse et sensible

Bruyante et insensible

Exemple: multiplieur de Gilbert

(Mos en faible inversion) 14t

Exemple: multiplieur 5x5 bits

550 transistors MOS bloqus/saturs
complmentaire 75

4 vues d'une fonction logique

V dd
a

mtal
poly
diffusion
Masque
mtr

Logique

V dd

Electrique
0V

0V
0V

Masque
symbolique

V dd

s
complmentaire 76

Portes logiques un peu plus complexes

V dd

V dd
p

Rseau
trans. P

V dd
p

Sortie

Entres

Rseau
trans. N

c
b
a

c
d

0V
0V

a
b
c
d

0V

a
b
c
d
complmentaire 77

Rseau de transistors

V dd

Rseau
trans. N

Rseau
trans. N
0V

conduit si les
2 rseaux conduisent

Rseau
trans. N

Sortie

Entres

Rseau
trans. P

ET logique

ie
sr
n
e
ux
a
e
s
2 r
t
i
so
soit 2 rseaux en parallle
soi
t1
tran
sist
or

Conduit si sa
grille vaut 1

Rseau
trans. N

Rseau
trans. N

OU logique
conduit si l'un ou l'autre
(ou les deux) rseaux conduisent
complmentaire 78

Conception des portes complexes (1)

Equation logique

schma lectrique

V dd

Sortie

Entres

Rseau
trans. P

Rseau
trans. N

Les transistors P sont utiliss

pour tirer 1 et les transistors
N pour tirer 0. Il n'y a pas
de perte de seuil
En consquence les fonctions
ralisables sont des fonctions

DECROISSANTES
0V

V dd
n
p

des entres.

0V
Fonction identit
qui ne marche pas
complmentaire 79

Conception des portes complexes (2)

conduit
si f(E)

conduit
si f(E)
0V

Sortie f(E)

Entres E

V dd

Un et un seul des deux rseaux N et P conduit

chaque instant. Ces rseaux sont logiquement
complmentaires.
Comme l'un est en transistor P et l'autre en transistor
N, les rseaux N et P sont duaux. Les deux rseaux ont
les mmes entres et le mme nombre de transistors.

V dd
Rseau
P

Rseau
P

Rseau
N

Rseau
N

conduit
conduit

0V
haute impdance

correctes

court circuit

complmentaire 80

Conception des portes complexes (3)

a
b
Pour construire une porte complexe on construit en premier le
rseau de transistors N, avec les rgles:

c
d
e

V dd
a

ET - rseaux en srie
OU - rseaux en parallle.

b
d

Pour construire le rseau de transistors P on peut procder de 3 faons:

1 - croiser les rgles ci dessous

2 - utiliser l'algbre de Boole pour complmenter la fonction et
procder comme pour les N
3 - utiliser une mthode graphique pour tracer le dual du graphe N.

a
b

c
d

V ss

complmentaire 81

Conception des portes complexes (4)

construction du dual
Mthode 1: croiser les rgles
Rgle pour
le rseau N

Vdd
a

Rgle pour
le rseau P

d
c

Mthode 2: complmenter
Equation pour le rseau N

a
b

Equation pour le rseau P

c
d

V ss

ET - transistors srie
OU - transistors parallles.
ET - transistors parallle
OU - transistors srie

F = (a b) c (d e)
D

F=( a b ) ( c d e )

Se souvenir que N tire la masse, donc l'quation doit tre

complmente, et P conduit pour un 0 donc les variables doivent tre
complmentes
complmentaire 82

Conception des portes complexes (5)

construction du dual (suite)
Mthode 1: construire le graphe dual

Vdd
a

Graphes duaux: tout cycle de l'un est sommet de l'autre et

rciproquement. Les artes externes sont les connexions
l'extrieur

c
e

+5V

V dd
a
b

c
d

V ss

0V

V ss

complmentaire 83

Conception des portes complexes (6)

amlioration lectrique
Raccourcir les chemins
entre sortie et alimentation

Minimiser la capacit
parasite de sortie

b c (a b)

f= a
a

b
b

a
c

Mettre plus prs de la sortie les

transistors activs le plus tard

complmentaire 84

Conception des portes complexes (7)

amlioration dlai et consommation

Dimensionner plus gros les transistors ayant une
charge plus importante
Affecter la charge capacitive la plus faible aux
signaux les plus actifs
Connecter les signaux les plus en retard prs de la
sortie

complmentaire 85

Variantes d'une fonction logique

b
a

a
c

f
a

complmentaire 86

Variantes d'un autre fonction

a
b

b
d

c
c

b
a

d
d
a

f
c
d

a
complmentaire 87

Stratgies de dessin

Aligner les diffusions

d

Aligner les grilles

a

moins de coude, moins de contacts

moins de coude

complmentaire 88

Diffusions alignes (1)

Vdd
a

Vdd
b

d
c

e
f
a
b

c
d

Vss

Vss

1- Trouver tous les

chemins dcrivant
chaque rseau passant
une fois et une seule
par toutes les branches
(chemin de Euler)
2- Trouver un chemin
parcourant les
transistors dans le
mme ordre pour les
deux rseaux
3- S'il n'existe pas de
tel chemin, briser les
rseaux et
recommencer avec
chaque bout.
complmentaire 89

Diffusions alignes (2)

a
b
c
d
V dd
a
b

c
d

0V

Ces deux ralisations sont elles quivalentes ?

complmentaire 90

Diffusions alignes (3)

V dd

V dd

diff P

diff N

mtal poly diffusion

V ss

V ss
complmentaire 91

Diffusions alignes (4)

V dd

V dd

diff P

diff N

mtal poly diffusion

V ss

V ss
complmentaire 92

Diffusions de plusieurs portes alignes

a b

V dd

0V

mtal
a

( a ( a b) ) ( b ( a b ) ) = a b a b = a b

poly
diffusion

complmentaire 93

Diffusions de plusieurs portes alignes

ab

Vdd

a b

0V

mtal

( a ( a b)) ( b ( a b )) = a b a b = a b

poly
diffusion

complmentaire 94

Mise en commun de transistor

a
P
c

a
a

a
Figure 1

Figure 2

Figure 3

Les 3 portes de la figure 1 contrlent une paire de transistors pour en faire une porte 3 tats. Le
schma transistors est donn la figure 2, les transistors fusionner sont entours d'un cartouche.
La figure 3 est le rsultat de cette fusion.
complmentaire 95