Carrera Nombre del curso

FUNCIONES BOOLEANAS

Cada una de las salidas de un circuito digital combinacional es el resultado de la interaccin

de las respectivas entradas, esta interaccin puede ser representada por un circuito lgico
combinacional. Es decir, las salidas solo dependen de las entradas en un circuito
combinacional.
1.1 Definiciones
i.

Una variable booleana es un smbolo, el cual puede ser sustituido por un elemento
{ }. Una constante booleana es un valor permitido al conjunto
del conjunto
{ }.
ii. El elemento que es sustituido por el smbolo de la variable se llama el valor de la
variable.
iii. Una funcin booleana de n variables
, es un mapeo o
correspondencia que asocia un valor booleano a f, con cada una de las posibles
combinaciones de valores que pueden tomar las variables.
iv. Una expresin o frmula boolena queda definida, recursivamente, por las reglas:
a. Constantes y variables son expresiones.
b. Si x e y son expresiones entonces:

tambin son expresiones.

v. Una funcin booleana es una funcin
, para la cual existe una
expresin
, tal que:
=
(1.1)
vi. Un literal es el smbolo empleando para una variable o su complemento.
vii. Dos expresiones son equivalentes si una puede ser obtenida a partir de la otra
mediante un nmero finito de aplicaciones de los postulados o teoremas. O bien si
tienen las mismas tablas de verdad.
viii. Se puede asignar dos tipos restringidos de expresiones:
La siguiente sintaxis, muestra la formacin de expresiones como suma de productos.
Ing. Luis Gutirrez Magn

Carrera Nombre del curso

Una expresin es un OR de sus trminos.

Un trmino es el AND de sus factores.
Un factor es: una constante, o una variable, o una variable complementada.

Ejemplo:

La siguiente sintaxis, muestra la formacin de expresiones como producto de sumas.

Una expresin es un AND de sus trminos entre parntesis.
Un trmino es el OR de sus factores.
Un factor es: una constante, o una variable, o una variable complementada.

Ejemplo:

1.2 Espacios y funciones booleanas.

Si definimos el espacio booleano segn :

}.

Mediante el producto cartesiano podemos definir el espacio

, segn:

Para

} {

(1,2)

, podemos definir una funcin booleana de f de dos variables segn:

(1,3)

Cada punto de

se mapea a B.

Para n variables booleanas, con:

, se define una funcin f segn_

(1.4)

Para cada punto de

la funcin
asigna un elemento de B; la funcin booleana puede
tomar valores de 1 0 dependiendo de los valores individuales de las variables.
El conjunto uno u on de f puede definirse como los puntos de

que se mapean a 1:
(1.5)

El conjunto cero u off de f puede definirse como los puntos de

que se mapean a 0:
(1.6)

Si

se dice que

es una tautologa. Se anota:

Si
se dice que
es vaco y se dice que f no es satisfacible. En lgica booleana la
expresin asociada a la funcin se denomina contradiccin.
Una funcin es satisfacible cuando existe al menos un elemento en el conjunto uno. Es
decir: para al menos una combinacin de las entradas la funcin toma el valor verdadero.
Dos funciones f y g son equivalentes si para todo

se tiene:
(1.7)

Ing. Luis Gutirrez Magn

Carrera Nombre del curso

1.3 Representacin de las funciones booleanas.

1.3.1 Expresiones
Una funcin puede ser descrita por una expresin.
Ejemplo:

(1.8)

La funcin puede evaluarse para las diferentes combinaciones de valores que tomen las
variables. Se ilustra la evaluacin de la funcin para A = 1, B = 0 y C = 0.

Existen infinitas representaciones equivalentes de una funcin a travs de expresiones.

Esto nos lleva al problema de sntesis lgica que consiste en encontrar la mejor expresin
para representar a una funcin.
La mayor ventaja de esta representacin es que puede ser muy compacta y facilita la
manipulacin matemtica. Sin embargo, resulta difcil el tratamiento algortmico.
1.3.2 Tabla de verdad
Una funcin puede ser descrita por una tabla de verdad.
Una tabla de verdad despliega todas las posibles combinaciones de valores de las variables y
el valor asociado de la funcin. Por ejemplo, para la expresin (1.8):
A
0
0
0
0
1
1
1
1

B
0
0
1
1
0
0
0
1

C
0
1
0
1
0
1
1
1

F
0
1
0
1
1
0
1
1

Figura 1.1 Tabla de verdad para

La mayor ventaja de la representacin por tabla de verdad es que es nica. Dos funciones
con tablas de verdad iguales son equivalentes.
Sin embargo, a medida que el nmero de variables aumenta su uso se torna impracticable. El
crecimiento exponencial del nmero de renglones, ya que stos se duplican al aumentar en

Ing. Luis Gutirrez Magn

Carrera Nombre del curso

una variable, impiden que esta representacin se emplee para desarrollar algoritmos
computacionales eficientes.
1.3.3 Esquema lgico
Un diagrama o esquemtico empleando smbolos estandarizados para las funciones lgicas.
Smbolos de compuertas bsicas (gates).

Figura 1.2 Smbolos lgicos de compuertas y flip flop D

Los smbolos lgicos anteriores representan a las funciones booleanas bsicas, cuyas
definiciones se presentan ms adelante.
Se ha agregado el smbolo de un elemento que permite almacenar un bit de informacin; el
cual tiene una seal de entrada D y una seal de salida Q; cuando la seal de control, o reloj
clk, sube a uno se copia o almacena el valor lgico de e[Capte la atencin de los lectores
mediante una cita importante extrada del documento o utilice este espacio para resaltar un
punto clave. Para colocar el cuadro de texto en cualquier lugar de la pgina, solo tiene que
arrastrarlo.]
ntrada en el flip-flop. Cuando el control clk, baja a cero, la salida mantiene el valor
almacenado, independientemente de los cambios de la entrada. Las redes combinacionales
se pueden representar sin emplear flip-flops.
Esquemtico red digital
La Figura 1.3 representa mediante smbolos normalizados a la tabla de la Figura 1.1.

Figura 1.3 Esquemtico de la funcin

Ing. Luis Gutirrez Magn

Carrera Nombre del curso

Existen mltiples esquemticos que pueden representar la misma funcin. La ventaja de esta
representacin es que est asociada a la implementacin.
La mayora de las herramientas de ayuda al diseo digital permiten ingresar, en un ambiente
visual, un esquemtico mediante la colocacin de componentes y una posterior
interconexin o alambrado.
Los esquemticos pueden describirse mediante secuencias de texto, que especifican las
compuertas y los cables que las interconectan. Se denominan netlist a estas
representaciones.
Sntesis lgica.
El problema de sntesis lgica consiste en encontrar un circuito C(G, A), formado por un
conjunto G de compuertas y flip-flops, y un conjunto A elementos (cables) que interconectan
las compuertas y flip-flops.
Se denominan secuenciales a los circuitos digitales que contienen flip-flops, compuertas y
lazos de realimentacin; y combinacionales a los que slo contienen compuertas lgicas sin
realimentaciones.
1.3.4 Diagrama temporal
Se representa mediante las formas de ondas de las entradas y de las salidas.
Empleando simuladores, pueden obtenerse formas de ondas de las seales. En estos
diagramas pueden observarse los retardos de propagacin a travs de las compuertas.
0

10

20

30

40

50

60

70

80

100

90

B
A
f

Figura 1.4 Diagrama temporal

Para confeccionar el diagrama temporal de la Figura 1.4, se generaron las ocho

combinaciones posibles para las variables de entrada y se grafic la salida f, de (1.8).
Los cambios de f no estn alineados con los cambios de las entradas, debido a que toma
tiempo para que una compuerta cambie su estado. Es similar a una tabla de verdad, pero
horizontal.
Ntese que entre los tiempos 10 y 20, la seal f debera estar en 1 lgico (A=1, C'=1), sin
embargo, esto ocurre un poco despus (tipo 2 unidades). Esto se debe al retardo de
propagacin a travs de las compuertas.
Tambin se aprecia, en la grfica de la Figura 1.4, que la salida tiene una cada a cero, un
poco despus del tiempo 40; como se ver despus, es una perturbacin.
Ing. Luis Gutirrez Magn

Carrera Nombre del curso

En el tiempo cercano a cero existe un valor no lgico asociado a f, esto es debido a que el
simulador no puede conocer la salida hasta que los valores iniciales se hayan propagado a
travs de las compuertas. Las formas de ondas pueden tambin visualizarse mediante un
analizador lgico, o con un osciloscopio. Las formas de ondas pueden tambin visualizarse
mediante un analizador lgico, o con un osciloscopio.
Retardos de propagacin.
Existe un retardo entre la salida y la entrada de una compuerta, que se denomina retardo
de propagacin.
La Figura 1.5, muestra las formas de ondas a la entrada y salida de un inversor, en las que se
han definido los retardos de propagacin (propagation delay) de un flanco de subida y de un
flanco de bajada. Al mismo tiempo se definen los tiempos de subida y de bajada.
Los retardos de propagacin han sido definidos como cotas superiores de retardos entre
entradas vlidas y salidas vlidas.

Figura 1.5 Retardo de propagacin

Tambin pueden definirse los mnimos retardos de propagacin o tiempos de
contaminacin como las cotas mnimas entre entradas invlidas y salidas invlidas.

Figura 1.6 Tiempos de contaminacin

Ing. Luis Gutirrez Magn

Carrera Nombre del curso

En la prctica, los fabricantes de dispositivos tienen sus propias definiciones de dichos

tiempos y de la forma de medirlos.
Tambin existen retardos de propagacin de las seales a travs de los cables, debido a que
la velocidad de propagacin de una onda electromagntica que se apoya en los conductores
no viaja a velocidad infinita. Este retardo, a travs de los cables, es despreciable en bajas
frecuencias.
La Figura 1.7, muestra las formas de ondas idealizadas en las entradas y salidas de los
inversores. Ntese que los tiempos de propagacin son acumulativos en conexiones en
cascada.

Figura 1.7 Retardo idealizados en un inversor

Entonces en la prctica, debido a los retardos de propagacin, no puede aplicarse el
postulado de complementariedad en las transiciones de A.
Es decir:

no son verdaderas, en las transiciones; esto debido a que no es posible generar un

complemento de una variable que cambie simultneamente con la variable.
En diseo de redes combinacionales se asume que si se conoce A; y si se necesita A negada,
sta se obtendr mediante un inversor, en este caso A estar atrasada en el tiempo respecto
de A. Tambin puede ocurrir que se genere A a partir de A'.
Perturbaciones.
En el diagrama de la Figura 1.8 se muestran perturbaciones, cuando una seal y su
complemento pasan por diferentes compuertas. Se ilustra el caso de and, or, nand y nor.
Se muestran los cambios cuando la seal est retrasada y adelantada con respecto a su
complemento.

Ing. Luis Gutirrez Magn

Carrera Nombre del curso

Figura 1.8 Perturbaciones estticas en

las compuertas
1.3.5 Diagramas de Venn
Similares al visto en el Teorema 13 de consenso, en el Apndice 1.
Otras formas de representacin, que se desarrollaran ms adelante, se enumeran a
continuacin:
1.3.6 Mapas de Karnaugh
Es la principal representacin conceptual de funciones booleanas. Se dispone de esta
representacin desde el ao 1953. Su uso prctico queda limitado a funciones de cinco o
menos variables.
1.3.7. N-cubos.
Diagrama de la funcin en un espacio discreto multidimensional. Lo emplearemos como
fundamento conceptual de los mapas de Karnaugh y de los mtodos de minimizacin.
1.3.8. Lenguajes de descripcin de hardware.
Para sistemas reales se emplean aplicaciones computacionales que emplean lenguajes para
la descripcin del hardware (HDL Hardware Description Language).
El empleo de lenguajes como VHDL o Verilog, permiten describir el diseo, efectuar
simulaciones y verificaciones, y finalmente efectuar el proceso de sntesis.
1.4 Funciones de varias variables.
1.4.1. Funciones de n variables.
Si hay n variables, la tabla de verdad tendr
renglones. Para un rengln
determinado la funcin puede tomar valor 0 1. Entonces pueden escribirse
tablas de
Ing. Luis Gutirrez Magn

Carrera Nombre del curso

verdad diferentes. Es decir,

funciones booleanas de n variables. La siguiente tabla
muestra el rpido crecimiento del nmero de funciones booleanas de n variables.
n
0
1
2
3
4

1
2
4
8
16

2
4
16
256
65536

Figura 1.9 Nmero de funciones

El caso n = 0 se interpreta como una funcin descrita por 0 variables; es decir por una
constante. En esta situacin existe slo un valor posible (N=1) y como la constante puede ser
0 1 el nmero de funciones de cero variables es 2.
1.4.2. Funciones de dos variables.
Para n = 2 las tablas de verdad tienen cuatro renglones. Los cuatro casilleros de una funcin
pueden llenarse de 16 formas, las que se muestran en la siguiente tabla.
A
0
0
1
1

B
0
1
0
1

0
0
0
0

1
0
0
0

0
1
0
0

1
1
0
0

0
0
1
0

1
0
1
0

0
1
1
0

1
1
1
0

0
0
0
1

1
0
0
1

0
1
0
1

1
1
0
1

0
0
1
1

1
0
1
1

0
1
1
1

1
1
1
1

Figura 1.10 Funciones de dos variables

Las funciones se han numerado, en binario, considerando el primer rengln como el dgito
menos significativo. Por ejemplo: 0111 equivale a 7, en sistema binario. Lo cual puede
verse de la siguiente relacin:
Las 16 funciones booleanas de dos variables pueden representarse en forma analtica,
mediante expresiones booleanas, las que se muestran en la Figura 1.8.

=1

Figura 1.11 Expresiones para funciones de dos variables

Ing. Luis Gutirrez Magn

Carrera Nombre del curso

Las diferentes expresiones pueden comprobarse verificando que se satisfacen las tablas de
verdad de la Figura 1.10.
Algunas de estas funciones son tan utilizadas, que se las reconoce con un nombre.
Definiciones de funciones lgicas de dos variables.

(1.9)

La funcin 1 se denomina nor (por: not or). La funcin 8 se denomina and; la 14 or; la 3 es la
negacin de A, o not A.
La funcin 6, se denomina xor, por or exclusivo. Toma valor verdadero si los valores lgicos
de A y B son diferentes; por esto tambin se la denomina desigualdad o diferencia.
La funcin 9 se denomina xnor. Toma valor verdadero si los valores lgicos de A y B son
iguales. Por esto se la denomina igualdad o coincidencia. La funcin 9 se denomina
equivalencia lgica o bicondicional; la funcin 11 es la implicancia lgica o condicional.
(

(1.10)

En el Apndice 1, se desarrolla con ms detalles la importancia de la funcin 11 en el clculo

proposicional.
En la Figura 1.12 se destaca la diferencia entre OR (inclusivo) y XOR (exclusivo), difieren en
el ltimo rengln de su tabla de verdad.
A
0
0
1
1

B
0
1
0
1

OR
0
1
1
1

XOR
0
1
1
0

Figura 1.12 Diferencias entre OR y XOR

Conjuntos Funcionalmente Completos.
Cualquier expresin booleana puede ser escrita mediante los operadores AND, OR, y NOT.
Se dice que estos operadores constituyen un conjunto funcionalmente completo.

Ing. Luis Gutirrez Magn

10

Carrera Nombre del curso

Por lo tanto un circuito combinacional puede construirse usando slo compuertas AND, OR
y NOT.
Las siguientes relaciones muestran que la funcin NAND es funcionalmente completa, ya
que pueden implementarse circuitos combinacionales slo empleando este tipo de
compuertas.
Si la funcin efecta el nand de sus entradas, puede generar:
El not de una variable, ingresando la misma seal en ambas entradas.
El or de dos variables, ingresando las seales complementadas al nand.
El and de dos variables, complementando la salida del nand, mediante un inversor
(implementado tambin empleando una compuerta nand).

Tambin la funcin NOR es funcionalmente completa. Esto puede verse observando que la
funcin nor, genera el complemento de una variable, y tambin el or y el and de dos
variables.

Generalizacin para funciones de ms de dos variables.
Algunas funciones pueden generalizarse para ms de dos variables, por ejemplo:

(1.11)
La funcin xor para n variables puede generalizarse, estableciendo que la funcin toma valor
uno si se tiene un nmero impar de variables que toman valores iguales a 1; y toma valor
cero si el nmero de variables que toman valor 1 es par.
1.5 Formulacin de expresiones booleanas.
A partir de la descripcin de un problema, generalmente expresada en forma de texto, se
desea obtener frmulas lgicas mediante expresiones que emplean variables booleanas.
Ejemplo 1.1.
(Taub): En un estante hay 5 libros (v, w, x, y, z) que se pueden tomar cumpliendo las
siguientes reglas:
a) Se seleccionan v o w o ambos
Ing. Luis Gutirrez Magn

11

Carrera Nombre del curso

b) Se seleccionan x o z pero no ambos

c) se selecciona v y z juntos, o bien una seleccin que no incluya a ninguno de ellos
d) si se selecciona y, tambin debe seleccionarse z
e) si se selecciona a w, tambin debe seleccionarse a v e y.
Expresar cmo seleccionar un grupo de libros cumpliendo las reglas anteriores.
Solucin.
Sean:
u la proposicin lgica que indica que la seleccin de libros cumple las reglas
el nombre del libro es la proposicin lgica que indica que se tom dicho libro para
formar la seleccin.
Como las reglas de seleccin deben cumplirse simultneamente, debe entenderse que debe
cumplirse la primera regla y la segunda, y as sucesivamente.
Por lo tanto: u es igual al and de las reglas individuales.
La regla a), establece el or (incluye a ambos) de v con w. Es decir: v + w.
La regla b), establece el xor (no incluye a ambos) de x con z. Es decir: .
Para la regla c), se tiene:
v
0
0
1
1

z
0
1
0
1

Regla c)
1
0
0
1

Es decir:

La regla d) traducida es:

La regla e) traducida es:
Entonces:

vy )

Reemplazando los operadores por or, and y not, se obtiene:

Efectuando los productos:

(v+w) (vz +v'z') = vvz + vv'z + vwz + v'wz' que se simplifica a: vz + v'wz'
(xz' +x'z)(y' +z) = xy'z' + xzz' + x'y'z + x'zz que se simplifica a : xy'z' + x'z
entonces queda: u = (vz + v'wz')(xy'z' + x'z )( w' + vy)
El producto (vz + v'wz')(w' + vy) puede simplificarse a: (vw'z + vyz)
Y el producto ( xy'z' + x'z ) (vw'z + vyz) = x'vw'z + x'vyz
Ing. Luis Gutirrez Magn

12

Carrera Nombre del curso

Finalmente: u = vx'z(w' +y)

Que puede leerse:
Se debe seleccionar v y z, y rechazar x; y si se selecciona w tambin debe seleccionarse y.
Una frase alternativa para (w' +y) es: si no se selecciona w, la seleccin de y es opcional.
Ejemplo 1.2.
(Dietmeyer). Tres interruptores (a, b, c) controlan dos luminarias (una roja R, y otra verde
V) del modo siguiente:
a) Cuando los tres interruptores estn cerrados, se enciende la luz roja.
b) Cuando el interruptor A est abierto y B o C estn cerrados se enciende la luz verde.
c) No deben encenderse ambas luminarias a la vez.
d) En el resto de los casos la roja debe encenderse, excepto cuando los tres interruptores
estn
abiertos, en este caso no debe encenderse ninguna luminaria.
Solucin:
Se emplea la siguiente asignacin de valores lgicos:
A un interruptor cerrado se asigna 1 lgico,
A una limunaria encendida se le asigna 1 lgico.
La especificacin b) se interpreta como o incluyente; es decir, B o C o ambos cerrados.
De la condicin d), se extrae la especificacin e)
e) cuando los tres interruptores estn abiertos no debe encenderse ninguna luminaria.
Si se puede completar la tabla de verdad, el problema est completamente especificado:
A
0
0
0
0
1
1
1
1

B
0
0
1
1
0
0
1
1

C
0
1
0
1
0
1
0
1

Por condicin d

R
0
0
0
0
1
1
1
1

V
0
1
1
1
0
0
0
0

Por condicin e

Por condicin b
Por condicin c

Por condicin a

Figura 1.13 Tabla de verdad del Ejemplo 1.2

Se va completando la tabla, con las especificaciones, la ltima en aplicar es la d).
Se advierte que, si no se hubiese dado, por ejemplo, la especificacin c), el problema queda
indeterminado. En estos casos es preciso efectuar suposiciones o agregar especificaciones.
Ing. Luis Gutirrez Magn

13

Carrera Nombre del curso

Por esto podra decirse que una tabla de verdad es una especificacin formal.
Una vez que se tiene la tabla pueden encontrarse las expresiones para R y V en funcin de A,
B y C.
Puede comprobarse que cada uno de la funcin est asociado a un producto lgico de las
variables A, B y C. Y que la funcin es la suma lgica de esos productos, se tiene entonces
que:
R = AB'C' + AB'C + ABC' + ABC
V = A'B'C + A'BC' + A'BC
que pueden simplificarse, empleando teoremas, resultando:
R = A.
V = A'(B +C)
1.6 Teoremas relativas a funciones de varias variables.
T.16 Funcin Dual

(1.12)

Este teorema permite calcular la funcin dual (fd) de una funcin f. Debe notarse que no se
intercambian las constantes y los operadores.
T.17 Reduccin.
(1.13)

Demostracin por induccin perfecta de la primera proposicin. Se analizan todos los casos
que se presentan cuando la variable x1 toma todos los valores que le son posibles.
Considerando:
Cuando x1 = 0, entonces:
Resultando por P3 que: f(0,
Cuando x1 = 1, entonces:
Resultando por T9 que:

1 = 1

Se concluye que:
es vlida para todos los valores
que pueda tomar . El postulado P3 y el Teorema 9, se describen en el Apndice 1.
T.18 Teorema de expansin de Shannon.

(
)
Ing. Luis Gutirrez Magn

(1.14)
14

Carrera Nombre del curso

Las funciones
funciones de (n-1) variables.

se denominan cofactores

de f, y son

Demostracin por induccin perfecta o completa de la primera proposicin.

Considerando:
Cuando

, entonces:

Por T.9 y P.3 se llega a:

Cuando

, entonces:

Por T.9 y P.3 se llega a:

Entonces
valores que puede tomar

es vlida para todos los

La repetida aplicacin de este teorema permite representar una funcin de n variables como
una suma de productos o un producto de sumas.
Ejemplo 1.3
En desarrollos de minimizacin se clasifican las funciones, dependiendo de cmo aparecen
las variables en una forma suma de productos.
Si se divide o parte f en trminos de

se tiene:

Si
se dice que f es unata positiva respecto de
productos no aparece

. Es decir en la forma suma de

Si
se dice que f es unata negativa respecto de
productos no aparece .

. Es decir si en la forma suma de

T.19 Generalizacin de De Morgan.

1.7 Minimizacin (reduccin o simplificacin) de funciones.

Criterios de Reduccin.
Cada funcin tiene una y slo una tabla de verdad asociada; sin embargo, pueden escribirse
diferentes expresiones booleanas para la misma funcin. Esto implica diferente costo.
a) Si se minimiza el nmero de compuertas empleadas, se tendr un circuito ms pequeo, lo que
influencia directamente el costo de manufactura, debido a que se requiere un circuito impreso de
Ing. Luis Gutirrez Magn

15

Carrera Nombre del curso

menor superficie y menor nmero de componentes. Tambin disminuyen las probabilidades de

fallas debidas a componentes defectuosas, debido al menor nmero de stas.
La Figura 1.15, muestra el encapsulamiento de compuertas en pastillas de 14 patas, en dispositivos
de baja integracin. Debe notarse que a medida que aumentan las entradas de las compuertas,
disminuye el nmero de stas en un chip o pastilla.

Figura 1.14 Compuertas TTL de la serie 74xx

Al aumentar la densidad de transistores en los dispositivos, el problema es encontrar metodologas
para mapear adecuadamente los diseos basados en compuertas a las estructuras de los
dispositivos programables.
b) Si se minimiza el nmero de entradas a las compuertas, se tendr menos transistores en cada
compuerta y por lo tanto un costo menor. Si se considera las seales y sus complementos,
presentes en una expresin, como entradas de compuertas, puede definirse el concepto de literal
en una expresin.
Un literal es la ocurrencia de una variable o su forma complementada en una expresin.
Si se desea minimizar las entradas, debe minimizarse el nmero de literales en una expresin.
Ejemplo 1.4.
es una expresin que tiene 7 literales.
Puede reducirse, aplicando postulados y teoremas a:
que tiene 3 literales.
Es usual asumir que se dispone de las variables y sus complementos como entradas de una red
combinacional, por esta razn se cuentan los literales.

Ing. Luis Gutirrez Magn

16

Carrera Nombre del curso

Como se ver ms adelante algunos elementos bsicos de memoria (flip-flops) entregan como
salidas las variables y sus complementos, en la Figura 1.15 se muestran un flip-flop JK y un flipflop D, la seal de control CP (clock pulse) es el reloj:

Figura 1.15 Salidas implementadas con Flip Flop

Tambin en los dispositivos programables existen circuitos inversores en las entradas, en la Figura
1.16., se ilustra la generacin de A a partir de la entrada A:

Figura 1.16 Entradas complementadas

Ejemplo 1.5.
Como se ha dicho: Existen diversas expresiones para una misma funcin.
Sea la funcin
Que puede implementarse con compuertas segn:

Figura 1.17 Diseo de dos niveles

La representacin es en dos niveles. Definiendo el nivel por el nmero de compuertas a travs de
las cuales se propagan las seales de entrada hasta llegar a la seal de salida.
La implementacin, de la Figura 1.17, tiene 8 entradas y 5 literales. Y emplea una compuerta que
tiene ms de dos entradas (3 en el and del ejemplo).
Si expresamos ahora la misma funcin f por la expresin equivalente:

Ing. Luis Gutirrez Magn

17

Carrera Nombre del curso

De este modo todas las compuertas empleadas no tienen ms de dos entradas, segn puede verse
en el esquema de la Figura 1.18:

Figura 1.18 Diseo de tres niveles

La implementacin de la Figura 1.18 tiene 9 entradas y 5 literales. La suma de las entradas se
obtiene sumando las entradas a todas las compuertas, ya sea en el diagrama o en la expresin
booleana.
Notando que un cambio en la seal C o D o B, debe propagarse por tres compuertas, se dice que el
circuito est implementado en tres niveles. La seal A se propaga en dos niveles hasta la salida f.
c) Si lo que se desea es aumentar la velocidad de respuesta, se requiere disminuir el nmero de
niveles.
Para lograr esto, en general se requerirn compuertas con mayor nmero de entradas lo cual
aumenta el costo.
Obviamente existir un compromiso entre velocidad y costo; el que se suele denominar
compromiso: tiempo-espacio.
Los circuitos lgicos que tienen igual tabla de verdad son equivalentes, pero pueden tener
diferente costo, en tiempo o en espacio.
Existen diversas herramientas para explorar el compromiso entre retardos y tamao, que permiten
generar automticamente diferentes soluciones, empleando minimizacin lgica para reducir la
complejidad espacial y optimizacin de los retardos para aumentar la velocidad de respuesta.

Ing. Luis Gutirrez Magn

18