Jess Ral Rodrguez Higuera.

Diseo Lgico

23 de junio de 2016

BCDADDER.
Objetivos:

Disear un circuito que represente la suma de dos nmeros, en formato binario, en el display
de un decodificador BCD a 7 segmentos (salida con formato decimal).
Compilar y enlazar los archivos que describen el circuito as como el ambiente de pruebas para
la creacin de un archivo ejecutable.
Ejecutar el proyecto y visualizar los resultados.

Introduccin:
Precedente a detallar la funcionalidad y estructura del circuito, es necesario especificar las
condiciones de las que constar ste. A continuacin se describen las condiciones del circuito:
-

El rango de entrada de los nmeros binarios al circuito ser: [0, 9]. Teniendo como valor
mximo y mnimo de la suma 18 y 0 respectivamente.
Con base al rango de los nmeros de entrada, stos slo podrn ser nmeros de 4 bits.
El circuito slo tendr validez para nmeros sin signo.

La representacin del display del circuito estar conformada por 8 leds, los cuales tienen su ctodo
en comn. Es por eso que los segmentos encendern al obtener 1 lgico.
Las conexiones de un decodificador BCD-7 segmentos con un display se observa en la Ilustracin 1.

Ilustracin 1. Conexiones del display con BCD-7 segmentos.

Jess Ral Rodrguez Higuera.

Diseo Lgico

23 de junio de 2016
Para nuestro circuito, el segmento denominado dot ser renombrado por h. Adems de que la
representacin del display ser de tipo bit_vector (7 downto 0) en vez de 8 salidas de un bit.
Teniendo presente lo dicho anteriormente, en la Tabla 1 se muestran los valores del display para
cada valor de entrada:
Valor numrico en decimal Representacin en display
0
11111100
1
01100000
2
11011010
3
11110010
4
01100110
5
10110110
6
10111110
7
11100000
8
11111110
9
11100111
E*
10011110
r*
10001100
Tabla 1. Valores del display para valores de entrada.
* Las representaciones de E y r sern utilizadas posteriormente como indicadores cuando se
sobrepase el rango de los nmeros de entrada.

Diagrama y funcionalidad de cada componente:

Para satisfacer la condicin de que las entradas sean nmeros entre 0 y 9, se cre el componente
compare en el cul se hace un criterio de los tres primeros bits ms significativos de cada
nmero. Esto con la finalidad de ver si son o no mayor a 9.
Dicho componente cuenta con 2 entradas y 4 salidas. En 2 de las salidas se tendrn las entradas
intactas, mientras que en las restantes (err y err1) se tendr un 0 cuando uno o ambos nmeros
sean menores a 9 y 1 en el caso opuesto.
El diagrama del componente compare se muestra en la ilustracin 2.

Jess Ral Rodrguez Higuera.

Diseo Lgico

23 de junio de 2016
compare
b

err

err1

Ilustracin 2. Diagrama del componente compare.

El cdigo correspondiente al componente compare se muestra en la Ilustracin 3.

Ilustracin 3. Cdigo correspondiente al componente compare.

Posteriormente, se cre el componente adders, en el cul se harn la suma de las dos entradas y
despus sumarle 0110 (6 en decimal) al resultado de dicha suma.

Jess Ral Rodrguez Higuera.

Diseo Lgico

23 de junio de 2016
La primera suma de las entradas se realizar en un adder4. Despus, el resultado entrar a otro
adder4 junto con una seal con valor de 0110.
Lo anterior tiene el propsito de generar un acarreo de 1 para resultados iguales o mayores a 10 y
con esto evitarnos el alambrado de dos decodificadores. Esta correccin slo es til para
resultados de suma mayores o iguales a 10. Para resultados menores a 10, es necesario conservar
el resultado obtenido en el primer adder4.
Para resolver el problema anterior, fue necesario crear el componente mplex (dentro del
componente adders) a fin de decidir qu entrada se volver salida con base a los criterios de error
(en el componente compare) y el acarreo final de la suma del segundo addder4.
El diagrama de este componente se presenta en la Ilustracin 4.
adders

u0: adder4
co
r

seis
b

u0: adder4
r

u0: adder4

Ilustracin 4. Diagrama del componente adders.

Jess Ral Rodrguez Higuera.

Diseo Lgico

23 de junio de 2016
En la Ilustracin 5 se muestra el diagrama del circuito bcdadder.
bcdadder
y

d0

d1

u0:compare

a
c

err

err1
d4
d5

d3

d2
d6

u0:compare

co1
d9

co
f

u2:mplex1
a b

d7

u3:deco
ent

c d
f

f
f

f1

Ilustracin 2. Diagrama de bcdadder.vhdl

La finalidad de los componentes mplex y mplex1 es decidir qu salida tendr el componente con
base a una serie de criterios. En este caso los criterios corresponden a acarreos finales y errores.