Академический Документы
Профессиональный Документы
Культура Документы
Reporte: Practica
Muestrador-Retenedor
Alumnos:
Bravo Valdez Javier de Jesus,
Flores Razo David Eduardo
que su construccion
conocida y deseada por el usuario. Realizada de la forma correcta implica observar graficamente,
con ayuda del osciloscopio
esperada de acuerdo a los resultados esperados sobre lo cual se llevo el diseno.
Indice
1
Introduccion
2 Marco teorico
1
2.1 Transistor JFET . . . . . . . . . . . . . . . . . . . . . . . . . 1
2.2 Integrado 555 . . . . . . . . . . . . . . . . . . . . . . . . . . 1
3 Desarrollo
2
...............................2
3.1 Diseno
4
Resultados
Conclusiones Generales
1. Introduccion
En este texto abarcamos el inicio, el desarrollo y el final, as como el sustento teorico sobre la construccion de un
muestreador-retenedor. Comunmente los hallamos ya integrados a un Convertidor Analogico-digital, pero la importancia
de esta practica reside en comprender como es que funciona
dicha tecnica, misma como un paso esencial para convertir
senales analogicas a digitales.
2. Marco teorico
Para iniciar dicha practica se deben de incluir algunos
terminos basicos sobre los dispositivos electronicos que usaremos
2.1 Transistor JFET
Un FET es diferente a los comunes BJT: es un dispositivo controlado por voltaje, donde el voltaje entre dos de
las terminales (compuerta y fuente) controla la corriente que
circula a traves del dispositivo. Una ventaja importante de
(a) Simbologa.
Reporte: Practica
Muestrador-Retenedor 2/3
3. Desarrollo
3.1 Diseno
Antes de iniciar el diseno en fisico del circuito, se procedio a realizar una simulacion. Se utilizo el temporizador 555
en modo astable con la siguiente configuracion.
100R2
R1 +2R2
Con estas ecuaciones y con los valores de resistencias y capacitor elegidos obtuvimos los siguientes valores:
T1 = 0,693(220 + 2200) 100nF = 0,1677ms
T2 = 0,693 2200 100nF = 0,15246ms
T = 0,1677ms + 0,15246ms = 0,32016ms
1
= 3,123KHz
f = T1 = 0,32016ms
1002200
CT = 220+(22200) = 47,62 %
Como segundo paso colocamos el transistor 2N7000 (Q1 ),
cuya funcion en este circuito es como conmutador. Este transistor deja pasar corriente de la fuente (S) hacia el drenado
(D) al aplicarle una tension en la puerta (G), mientras que si
no se le aplica una tension en la puerta no permite el flujo
de corriente entre la fuente y el drenado, de esta manera el
transistor conduce solamente en el tiempo en que la senal de
salida del integrado 555 se encuentra en alto mientras que en
bajo el transistor no conduce ya que esta salida es aplicada
directamente a la puerta (G) del transistor.
El capacitor C3 es muy importante en este circuito, su funcion
es alimentar al amplificador operacional LM741 (U3 ) en el
ciclo en que el transistor (Q1 ) no conduce y de esta manera
mantener funcionando este amplificador de error. Como senal
de entrada usamos una senal senoidal con amplitud de 5Vpico
y frecuencia de 50Hz conectado a un amplificador operacional
LM741 (U2 ) que funciona como un seguidor de voltaje, aunque estuvimos variando estos valores los mejores resultados
se obtuvieron con los valores mencionados. Construccion del
circuito fsico, el cual alimentamos con un voltaje de 3.8V y
13.1V
Reporte: Practica
Muestrador-Retenedor 3/3
4. Resultados
En la figura a) de esta seccion se muestra el resultado
obtenido al aplicar una frecuencia de 50Hz, en la que se puede
observar unos pequenos picos que representan la descarga del
capacitor C3 lo cual nos indica que el capacitor se descarga
antes de que se cumpla el tiempo en el que el transistor no
conduce.
5. Conclusiones Generales
El objetivo de la practica fue como retener una senal y a
su vez muestrarla. Para esto necesitamos un diseno de circuito