Академический Документы
Профессиональный Документы
Культура Документы
PAL
CPLD
FPGA
Prsentation
Electronique reprogrammable
Apparition des premiers circuits vers les annes 70: premiers PLD-> PAL, GAL
Evolution vers composants plus complexes: CPLD, FPGA
Diffrentes technologies pour la programmation des connexions
Permanents , Volatiles statiques, Volatiles
Capacit de programmation In-Situ
composants dits ISP via interface JTAG
Contexte de comptitivit mondiale
Importance du Time-To-Market
2
Prsentation
Flot de dveloppement
3
Connexions programmables
Introduction
Deux formes canoniques pour les quations logiques
Somme de produits S=a.b+ c.d
Produits de somme S=(z+f).(e +x)
Connexions programmables
ET cabl
Reprsentation
standard
OU cabl
4
Connexions programmables
Composants reprogrammables
SRAM: utilisation de 6 transistors MOS pour mmoriser la
connexion
Configuration volatile: utilisation dune mmoire externe pour
charger chaque mise sous tension le composant cible
EEPROM: mme principe avec 2 transistors
Utilisation dun programmateur ( programmation: 12V typique)
FLASH EEPROM: programmable In-Situ (interface JTAG)
5
xPLD
Diffrentes familles en
fonction des ressources
rajouts par le constructeurs
6
xPLD
Complex PLD
Complexit plus grande que les SPLD
Notion de CLB (Complex Logic Block) ou MacroCell
Rseau de connexion centralis entre les diffrntes CLB implment sur la cible
utilisateur
HORLOGES RESET
rebouclage
interne
E/S utilisateur
7
FPGA
Exemple de rfrence
Famille Cyclone (FPGA Low Cost
dALTERA)
Concurrent: Spartan3 (chez Xilinx)
8
FPGA
Des PLL
Remarque
Des I/O Blocks Les ressources incluses sur la puce sont
importantes pour le concepteur
Interfaage ddi DDR
RAM par exemple Inutile de synthtiser une bascule D
LATCH (fonctionnement sur niveau et
non pas sur front) si le composant nen
dispose pas!!!!
10
FPGA
Exemple 1
Fichier de configuration charger
Exemple 2
Image dans une mmoire srie EXTERNE
11