ARQUITECTURA DEL MICROPROCESADOR 80286.

1.-INTRODUCCION

Este microprocesador apareci en febrero de 1982. Los avances de

integracin que permitieron agregar una gran cantidad de componentes
perifricos en el interior del 80186/80188, se utilizaron en el 80286 para
hacer un microprocesador que soporte nuevas capacidades, como la
multitarea (ejecucin simultnea de varios programas), lo que requiere que
los programas no "choquen" entre s, alterando uno los datos o las
instrucciones de otros programas. El 80286 tiene dos modos de operacin:
modo real y modo protegido. En el modo real, se comporta igual que un
8086, mientras que, en modo protegido, las cosas cambian completamente,
como se explica a partir del prximo prrafo. Esto necesit un nivel de
integracin mucho mayor. El 80286 contiene 134.000 transistores dentro de
su estructura (360% ms que el 8086). Externamente est encapsulado en
formato PLCC (Plastic Leaded Chip Carrier) con pines en forma de J para
montaje superficial, o en formato PGA (Pin Grid Array), en ambos casos con
68 pines.
El microprocesador 80286 ha aadido un nuevo nivel de satisfaccin a la
arquitectura bsica del 8086, incluyendo una gestin de memoria con la
extensin natural de las capacidades de direccionamiento del procesador. El
80286 tiene elaboradas facilidades incorporadas de proteccin de datos.
Otras caractersticas incluyen todas las caractersticas del juego de
instrucciones del 80186, as como la extensin del espacio direccionable a
16 MB, utilizando 24 bits para direccionar (224 = 16.777.216).

El 80286 revisa cada acceso a instrucciones o datos para comprobar si

puede haber una violacin de los derechos de acceso. Este microprocesador
est diseado para usar un sistema operativo con varios niveles de
privilegio. En este tipo de sistemas operativos hay un ncleo que, como su
nombre indica, es la parte ms interna del sistema operativo. El ncleo tiene
el mximo privilegio y los programas de aplicaciones el mnimo. Existen
cuatro niveles de privilegio. La proteccin de datos en este tipo de sistemas
se lleva a cabo teniendo segmentos de cdigo (que incluye las
instrucciones), datos (que incluye la pila aparte de las variables de los
programas) y del sistema (que indican los derechos de acceso de los otros
segmentos).

Para un usuario normal, los registros de segmentacin (CS, DS, ES, SS)
parecen tener los 16 bits usuales. Sin embargo, estos registros no apuntan
directamente a memoria, como lo hacan en el 8086. En su lugar, apuntan a
tablas especiales, llamadas tablas de descriptores, algunas de las cuales
tienen que ver con el usuario y otras con el sistema operativo. Actualmente
a los 16 bits, cada registro de segmento del 80286 mantiene otros 57 bits
invisibles para el usuario. Ocho de estos bits sirven para mantener
los derechos de acceso (slo lectura, slo escritura y otros), otros bits
mantienen la direccin real (24 bits) del principio del segmento y otros
mantienen la longitud permitida del segmento (16 bits, para tener la
longitud mxima de 64 KB). Por ello, el usuario nunca sabe en qu posicin
real de memoria est ejecutando o dnde se ubican los datos y siempre se
mantiene dentro de ciertas fronteras. Como proteccin adicional, nunca se
permite que el usuario escriba en el segmento de cdigo (en modo real se
puede escribir sobre dicho segmento). Ello previene que el usuario
modifique su programa para realizar actos ilegales y potencialmente
peligrosos. Hay tambin provisiones para prever que el usuario introduzca
en el sistema un "caballo de Troya" que pueda proporcionarle un estado de
alto privilegio.

El 80286 tiene cuatro nuevos registros. Tres de ellos apuntan a las tablas de
descriptores actualmente en uso. Estas tablas contienen informacin sobre
los objetos protegidos en el sistema. Cualquier cambio de privilegio o de
segmento debe realizarse a travs de dichas tablas. Adicionalmente hay
varios indicadores nuevos.

Existen varias instrucciones nuevas, adems de las introducidas con el

80186. Todas estas instrucciones se refieren a la gestin de memoria y
proteccin del sistema haciendo cosas tales como cargar y almacenar el
contenido de los indicadores especiales y los punteros a las tablas de
descriptores.

2.-CARACTERSTICAS GENERALES

El Intel 80286 (llamado oficialmente iAPX 286, tambin conocido como i286
o 286) es un microprocesador de 16 bits de la familia x86. Fue lanzado al
mercado por Intel el 1 de febrero de 1982. Las versiones iniciales del i286
funcionaban a 6 MHz y a 8 MHz, pero acab alcanzando una velocidad de
hasta 20 MHz. El i286 fue el microprocesador ms empleado en los IBM PC y
compatibles entre mediados y finales de los aos 80.

El i286 funciona el doble de rpido que su predecesor, el Intel 8086, y puede

direccionar hasta 16 Mbytes de memoria RAM, en contraposicin a 1 Mbyte
del i8086. En mquinas DOS, esta memoria adicional solo poda ser
accedida a travs de emulacin de memoria expandida previamente
habilitada mediante software la memoria extendida. De todos modos, pocos
ordenadores basados en el i286 tuvieron ms de 1 Mbyte de memoria.

El i286 fue diseado para ejecutar aplicaciones multitarea, incluyendo

comunicaciones, control de procesos en tiempo real y
sistemas multiusuario. A pesar de su gran popularidad, hoy en da quedan
pocos ordenadores con el i286 funcionando.

3.-FUNCIONES Y DIAGRAMA DE PINES

La siguiente figura presenta la asignacin de terminales del
microprocesador 80286. La descripcin de sus pines ms importantes se
har en conjunto con el microprocesador i80386DX.
 Pines del 80286

4.-ARQUITECTURA INTERNA

ARQUITECTURA INTERNA 80286, extrae sus instrucciones de la memoria,

pero la hace de una manera nueva. Los primeros microprocesadores
obtenan una instruccin, este proceso continuaba a partir de una
asignacin en forma circular al momento que el microprocesador ejecutaba
el software.
El 80286 todava saca instrucciones de la memoria, pero cuando ejecuta
una orden, el microprocesador ya ha extrado la sig. Y ha iniciado su
procesamiento. La memoria primero busca o lee la instruccin, luego el
microprocesador decodifica la instruccin y la ejecuta. El microprocesador
80286 hace uso de la mayor parte del tiempo desocupado del bus.

Mientras se busca una instruccin, decodifica una segunda y efecta una

tercera. (a esta forma se le llama ejecucin en cascada). La informacin se
alimenta dentro del microprocesador a travs de los buses del sistema,
donde el microprocesador la codifica y la traslada a la unidad de ejecucin
para su cumplimiento.

la estructura interna del 80286. contiene cuatro fases. estas unidades

internas son la unidad del bus (BU), la unidad de instruccin (IU), la unidad
de ejecucin(EU) y la unidad de direccin(AU).

la unidad del bus (BU). Controla los buses del sistema y distribuye
informacin entre el microprocesador y la memoria de E/S. Tambin pasa
informacin entre ella y la unidad de direccin, como entre la unidad de
ejecucin y la unidad de instruccin.

CARACTERISTRICAS IMPORTANTES Es la cola de prebusqueda conocida como

buffer de bsqueda adelantada o cache de instruccin. E l termino cola
(queue) que es britnico y los britnicos lo9 utilizan para describir las
alineaciones de una fila ya sea en la espera de un autobs de un bando etc.
La cola de prebusqueda almacena y despus pasa los cdigos de operacin
de la (BU) Y la (LU). La cola de prebusqueda en el microprocesador
80286almacena 6 bytes de cdigo de operacin.

la unidad de instruccin (LU). Recibe los cdigos de operacin desde la BU

mediante la cola del buffer y los decodifica y ya codificados pasan a otra
cola llamada cola de instruccin localizada entre la LU y la unidad de
ejecucin. Tambin pasa informacin entre ella y la unidad de direccin,
como entre la unidad de ejecucin y la unidad de instruccin.

La unidad de ejecucin (EU). Recibe la orden decodificada de la cola de

instrucciones.

La unidad de direccin (AU). Genera todas rdenes para la memoria y los

accesos de E/S.

El sistema contiene el microprocesador 80286, un generador de reloj

(82384), controlador de bus del sistema, memoria y dispositivos de E/S.

El bus de datos: transfiere datos entre el microprocesador y la memoria o la

E/S. Contiene un conjunto de 16 lneas que funciona como un bus de datos.
El bus de control: proporciona seales de control que causa una lectura y
una escritura y selecciona la memoria o un disk.de E/S. verifica la memoria
y la E/S conectada a la direccin y a los buses de datos del 80286. Bus de
direccin: en el microprocesador 80286 contiene 24 bits o conexiones
etiquetadas; A23_A0. La posicin AO es la conexin del bus de direccin
menos significados.

El Intel 80286 es un microprocesador de 16 bits, su relevancia radica en la

implementacin de este microprocesador en los primeros equipos de
cmputo personal y compatible, se puede decir que la computadora
personal naci con la implementacin de estos microprocesadores como
ncleos del sistema.

La siguiente figura muestra el diagrama de bloques interno del

microprocesador 80286. Este microprocesador no incorpora perifricos
internos; en lugar de ello, contiene una unidad de administracin de
memoria (MMU), referida como unidad de direccionamiento en el diagrama
de bloques.

Las terminales A23-A0, , CAP, , y son

terminales nuevas o adicionales que no aparecen en el microprocesador
8086. Las seales , CAP, , y son
utilizadas con la extensin del microprocesador, o coprocesador, del cual el
80387 es un ejemplo.

El bus de direcciones es de 24 bits para controlar los 16 MB de memoria

fsica. Las unidades bsicas del microprocesador se conservan, aunque su
complejidad y rendimiento han aumentado considerablemente.
(comparados con los anteriores microprocesadores de 8 bits )

El conjunto de registros del i80286 se describe a continuacin. Cabe anotar

que casi todos los registros son iguales a los utilizados por los
microprocesadores 8086/8088 y 80186/80188. Sin embargo, se observa que
el 80286 contiene un registro adicional de palabra de status de mquina
(MSW), en donde el bit MSW controla si el 80286 est en el modo real o
protegido.

El registro de sealizadores del 80286 se aprecia a continuacin.

Los principales sealizadores son:

bit nmero nombre

11 desbordamiento

10 sealizador de direccin
 9 habilita interrupcin

8 sealizador de trampa

7 signo

6 cero

4 arrastre auxiliar

2 paridad

0 arrastre

5.-MODOS DE DIRECCIONAMIENTO

La CPU (i80286 o i80386) puede operar en dos modos. El primero es el

modo de direcciones reales, en el cual puede acceder hasta 1 Mbyte de
memoria, igual que los microprocesadores 8086 y 80186. El segundo es el
modo de direcciones virtuales protegidas, que tambin se denomina modo
protegido. En el modo protegido, la CPU formatea 1 Gbyte de direcciones
virtuales por tarea, en un espacio de direcciones reales de 16 Mbytes. El
modo protegido se denomina as ya que proporciona proteccin de memoria
para aislar a los datos y programas de las tareas individuales. Esto permite
la multitarea y una fcil conexin en red de los computadores. El modo
protegido proporciona acceso a la gestin de memoria, paginacin y
capacidades de privilegio de CPU.

La memoria virtual es un espacio de memoria mayor (1GB para el 80286) en

un espacio de memoria fsica mucho ms pequeo (16 MB para el 80286), lo
que permite que un sistema muy grande pueda ser ejecutado en sistemas
de memoria fsica menor. Esto es realizado por medio de un intercambio de
datos y programas entre el sistema de memoria de disco duro y la memoria
fsica. El direccionamiento de un sistema de memoria de 1GB es realizado
por los descriptores en el microprocesador 80286. Cada descriptor del
80286 describe un segmento de memoria de 64KB. El i80286 acepta hasta
16K descriptores, lo que corresponde a 1GB de memoria.

Los descriptores describen al segmento de memoria en el modo protegido.

El 80286 tiene descriptores que definen cdigos, datos, segmentos de pila,
interrupciones, procedimientos y tareas. Los accesos a descriptores son
realizados cargando un registro de segmento con un selector en el modo
protegido. El selector accede a un descriptor que describe un rea de
memoria.

6.-FORMATO DE INSTRUCCIONES DEL 80286

Aparte de las instrucciones del 8086/8088 y las nuevas del 80186, el 80286
posee nuevas instrucciones. stas corresponden todas al modo protegido y
son las siguientes:

ARPL dest, src (Adjust Requested Privilege Level of selector): Compara los
bits RPL de dest contra src. Si el RPL de dest es menor que el RPL de src, los
bits RPL del destino se cargan con los bits RPL de src y el indicador ZF se
pone a uno. En caso contrario ZF se pone a cero. Ver nota 1.

CLTS (Clear Task Switched Flag): Pone a cero el indicador TS (bit 3 de la

palabra de control de la mquina MSW). Ver nota 2.

LAR dest, src (Load Access Rights): El byte ms alto del registro destino se
carga con el byte de derechos de acceso del segmento indicado por el
selector almacenado en src. Pone ZF a uno si se puede realizar la carga. Ver
notas 1 y 3.

LGDT mem64 (Load Global Table register): Carga el valor del operando en el
registro GDTR. Antes de ejecutar esta instruccin la tabla debe estar en
memoria.

LIDT mem64 (Load Interrupt Table register): Carga el valor del operando en
el registro IDTR. Antes de ejecutar esta instruccin la tabla debe estar en
memoria.

LLDT {reg16|mem16} (Load Local Descriptor Table Register): Carga el

selector indicado por el operando en el registro LDTR. Antes de ejecutar esta
instruccin la tabla deber estar en memoria. Ver notas 1 y 2.

LMSW {reg16|mem16} (Load Machine Status Word): Carga el valor del

operando en la palabra de estado de la mquina MSW. El bit PE (bit 0) no
puede ser puesto a cero por esta instruccin, por lo que una vez que se
cambi a modo protegido, la nica manera de volver a modo real es
mediante un RESET del microprocesador.
LSL dest, src (Load Segment Limit): Carga el lmite del segmento de un
selector especificado en src en el registro destino si el selector es vlido y
visible en el nivel de privilegio actual. Si ocurre lo anterior el indicador ZF se
pone a uno, en caso contrario, se pone a cero

LTR {reg16|mem16} (Load Task Register): Carga el selector indicado por el

operando en el registro TR. El TSS (Task State Segment) apuntado por el
nuevo TR deber ser vlido.

SGDT mem64 (Store Global Descriptor Table register): Almacena el

contenido del registro GDTR en el operando especificado.

SIDT mem64 (Store Interrupt Descriptor Table register): Almacena el

contenido del registro IDTR en el operando especificado.

SLDT {reg16|mem16} (Store Global Descriptor Table register): Almacena el

contenido del registro LDTR (que es un selector a la tabla de descriptores
globales) en el operando especificado. Ver nota 1.

SMSW {reg16|mem16} (Store Machine Status Word): Almacena la palabra

de estado de la mquina MSW en el operando especificado.

STR {reg16|mem16} (Store Task Register): Almacena el registro de tarea

actual (selector a la tabla de descriptores globales) en el operando
especificado.

VERR/VERW {reg16|mem16} (Verify Read/Write): Verifica si el selector de

segmento especificado en el operando es vlido y se puede leer/escribir en
el nivel de privilegio actual. En este caso se pone ZF a uno, en caso
contrario se pone ZF a cero.

7.-SEAL DE RELOJ

En primer lugar, era ms rpido que sus antecesores, y no slo en tiempo

de ejecucin de instrucciones, sino tambin en el reloj del sistema. Los 286
comenzaron a verse a velocidades de reloj de 6, 8, 12, 16 y 20MHz.

Hay que hacer notar que los CPUs a 16 y 20MHz no los fabricaba Intel: Por
aquel entonces comenzaba a despuntar la casa AMD, la cual ha dado al
mundo versiones muy buenas de los CPUs de Intel. Debemos recordar al
lector que Intel no haba terminado de atar los cabos de las patentes, de
manera que cualquiera poda basarse en sus diseos para crear un CPU.
8.-BANDERAS

El registro Bandera es de 32-bit registro. Sin embargo, solo 14-bits se

utilizan para 13 tareas diferentes, estas banderas son compatibles hacia
arriba con los de los 8086 y 80286. La comparacin de parmetros
disponibles en 16 bits y microprocesador de 32 bits puede proporcionar
algunas indicaciones relacionadas con la capacidad de estos procesadores.
El 8086 con 9 banderas, mientras que el 80286 dispone de 11 bandera

Los registros del microprocesador 80286 son los mismos que los del 8086.
Aparece un registro de estado de mquina MSW con algunas banderas.

En el Registro de Estado presenta un par de banderas adicionales con

respecto al del 8086. En la siguiente figura se ilustran las banderas y su
ubicacin en este registro. Sigue la descripcin de las banderas:
Carry (C): es el acarreo o prstamo en el bit ms significativo
correspondiente a la ltima operacin de la ALU.

Parity (P): corresponde al bit de paridad en la ltima operacin de la ALU. Es

0 cuando el nmero de unos en el resultado de una operacin es impar; es
1 cuando el nmero de unos es par.

Auxiliary Carry (A): es elacarreo o prstamo ocurrido en el primer cuarteto

(nibble) tras una operacin de la ALU.

Zero (Z): cuando e 1 indica que el resultado de una operacin es cero,

cuando es 0 indica que el resultado de una operacin es diferente de cero.

Signum (S): copia el bit ms significativo del resultado de una operacin de

la ALU.

Trap (T): cuando T=1, el procesador trabaja en modo depuracin y permite

la ejecucin de instrucciones paso a paso.

Interrupt (I): indica si las interrupciones enmascarables estn habilitadas

(I=1).

Direction (D): selecciona el modo de incremento o de decremento para los

registros DI y SI durante las instrucciones de cadena. Si D=1, los registros
disminuyen automticamente.

Overflow (O): indica desbordamiento en una operacin con signo de la ALU.

Indica que el resultado ha excedido la capacidad de la mquina.
Input Output Privilege Level (IOPL): selecciona el nivel de privilegio para los
dispositivos de E/S. Si el nivel de privilegio actual es mayor que el IOPL, E/S
se ejecuta sin impedimento. Si el IOPL es menor que el nivel actual, ocurre
una interrupcin ocasionando la suspensin de la ejecucin. IOPL=00 es el
de ms alto nivel; IOPL=11 es el de ms bajo nivel.

Nested Task (NT): seala que la tarea actual est anidada dentro de otra en
una operacin de modo protegido. NT=1 cuando la tarea es anidada por
software.

Una de las novedades de este procesador es el incremento del espacio de

memoria y la posibilidad de trabajar en el modo protegido.

9.-CARACTERISTICAS

9.1.-PROTECCIN
El 80286 tiene cuatro niveles de proteccin que estn optimizados para
soportar las necesidades de los sistemas operativos multitarea para aislar y
proteger los programas de un usuario de otros y del sistema operativo. Los
niveles de privilegio controlan el uso de instrucciones privilegiadas,
instrucciones de entrada/salida, y el acceso a segmentos y descriptores de
segmento. A diferencia de los sistemas tradicionales basados en
microprocesadores donde esta proteccin slo se logra a travs de un
hardware externo muy complejo con el correspondiente software, el 80286
provee esta proteccin como parte de la unidad de manejo de memoria
(MMU: Memory Management Unit) incorporada.

El sistema de privilegio jerrquico de cuatro niveles es una extensin de los

modos usuario/supervisor que se encuentran comnmente en
minicomputadoras. Los niveles de privilegio (PL: Privilege Level) se numeran
de 0 a 3, siendo el 0 el nivel ms privilegiado (ms confiable).Ejemplo de los
niveles jerrquicos:

PL = 0: Kernel (parte del sistema operativo).

PL = 1: Servicios del sistema (parte del SO).

PL = 2: Extensiones del sistema operativo.

PL = 3: Aplicaciones.

9.2.-MODO PROTEGIDO

Una de las caractersticas interesantes de este procesador es que fue el

primer procesador compatible (x86) con modo protegido, en el cual existan
cuatro anillos de ejecucin y divisin de memoria mediante tablas de
segmentos. Esta caracterstica tambin significo un gran apoyo para la
multitarea, y su implementacin de proteccin entre tareas sofisticada,
permiti a los SO soportar hasta 4 niveles de privilegio.
El modo protegido permite acceder a los datos y programas en la memoria
extendida (XMS) ms all del primer MByte de memoria.
El direccionamiento en la memoria extendida requiere un cambio en el
sistema de direccionamiento de segmento y desplazamiento.
La direccin del segmento ya no se obtiene directamente de los registros de
segmento, como ocurre en el modo real. El registro de segmento contiene
esta vez un selector que selecciona un descriptor. Este ltimo describe
la ubicacin, longitud y derechos de acceso al segmento de memoria.

El selector est ubicado en el registro de segmento y selecciona a una de

las dos Tablas disponibles y a uno de los 8192 descriptores de la Tabla
seleccionada.

El registro de segmento contiene un campo de selector de 13 bits que

permite elegir una de los 8192 descriptores en una de las tablas de
descriptores. El bit TI selecciona una de las dos tablas: la tabla de
descriptores locales (TI = 1) y la tabla de descriptores globales (TI = 0). El
RPL solicita el grado de privilegio de acceso a un segmento de memoria.

El RPL ms alto es el 00 y el ms bajo es el 11. Si el grado de privilegio

solicitado concuerda o tiene una prioridad mayor que el grado de privilegio
establecido por el byte de derechos de acceso, se concede el acceso. Los
grados de privilegio se emplean en instalaciones con usuarios mltiples.

La Tabla de descriptores globales contienen segmentos que se aplican a

todos los programas

La Tabla de descriptores locales suelen ser exclusivos de una aplicacin.

Como cada tabla tiene 8192 descriptores, en total hay 16384 descriptores,
es decir 16384 maneras distintas de elegir un segmento.
En la siguiente figura se ilustra el contenido de un descriptor para el
procesador 80286 y para los siguientes procesadores.
La Base es la direccin de memoria donde empieza el segmento. Para el
80286 la direccin base es de 24 bits.

El byte de Derechos de Acceso corresponde al control de acceso al

segmento y describe cmo funciona el segmento.

Las tablas de descriptores globales y locales se encuentran en el sistema de

memoria. Para poder ingresar a la direccin de estas tablas, el 80286
contiene registros invisibles para el programador. Estos registros controlan
al microprocesador cuando funciona en modo protegido.
Estos registros forman una memoria cach del descriptor.

En esta memoria cach se cargan la direccin Base, el Lmite y los Derechos

de Acceso cada vez que se cambia el contenido del registro de segmento
correspondiente. Esto permite que el procesador accese de forma repetida a
un segmento sin tener que consultar la tabla de descriptores.

La memoria virtual en el 80286 ejecuta un espacio de memoria de 1GB en

un espacio de memoria fsica de 16MB. Esto se realiza mediante un
intercambio de datos y programas entre el sistema de memoria de disco y la
memoria fsica.

El direccionamiento del sistema de memoria de 1GB es realizado por los

descriptores.

Cada descriptor describe un segmento de memoria de 64KB y el procesador

acepta hasta 16K descriptores. Esto permite que el sistema describa un
mxima de 1GB de memoria (64Kx16K).

En la siguiente figura se ilustra el diagrama de patillas del procesador

80286.

DIAGRAMA DE PATILLAS DEL PROCESADOR 80286

El circuito integrado del 80286 cuenta con 68 patillas en un encapsulado
PGA (arreglo de rejilla sin conexin), pero tambin puede encontrarse en un
LCC (portador de un microcircuito sin terminales). Dispone de un reloj de 8,
10 o 12.5 MHz. La frecuencia se puede elevar a 20 MHz. El voltaje de
alimentacin es de +5 V y una corriente de 600 mA en la versin NMOS.

Se tiene como patillas:

24 patillas para el bus de direcciones, A0, A1, , A23

16 patillas para el bus de datos, D0, D1, , D15

En el conjunto de lneas de control, las seales BUSY, ERROR, PEREQ y
PEACK son utilizadas con la extensin del microprocesador, poe ejemplo el
coprocesador 80287.

La patilla BHE habilita el bus alto de datos D8 ..D15 del bus de datos
durante la transferencia de datos de la memoria o de la unidad de E/S. Las
seales BHE y A0 se usan para controlar la actividad del bus de datos.

La patilla CAP (Capacitor) conecta al Capacitor de 0.047F una fuente de

energa exterior de +12V.

Otras patillas prestan sus funciones del diagrama de patillas del 8086.

En un sistema bsico de conexin del 80286, la seal de reloj es dada por el

generador de reloj 82284 y las seales de control son proporcionadas por el
controlador de bus de sistema 82288.

Este procesador agrega 22 instrucciones nuevas a las ya existentes en el

8086.

10.-APLICACIONES

El 1 de febrero de 1982, Intel daba un nuevo vuelco a la industria con la

aparicin de los primeros 80286 (el famoso ordenador286) con una
velocidad entre 6 y 25 Mhz y un diseo mucho ms cercano a los actuales
microprocesadores.

El 286 tiene el honor de ser el primer microprocesador usado para crear

ordenadores clones en masa. Y gracias al sistema de licencias cruzadas,
aparece en el mercado el primer fabricante de clnicos IBM compatible.

11.-MULTITAREA
El i286 fue diseado para correr aplicaciones multitarea incluyendo
comunicaciones (como PBX automatizadas), control de procesos en tiempo
real y sistemas multiusuario. El procesamiento multitarea consista en ejecutar
varios procesos, de manera aparentemente simultnea, con la ayuda del
sistema operativo para conmutar automticamente de uno a otro, optimizando
el uso del procesador.

La memoria virtual permita al ordenador usar ms memoria de la que

realmente tiene, almacenando parte de ella en disco: de esta forma, los
programas creen tener a su disposicin ms memoria de la que realmente
existe; cuando acceden a una parte de la memoria lgica que no existe
fsicamente, se produce una excepcin y el sistema operativo se encarga de
acceder al disco y extraerla.

Cuando el procesador estaba en modo protegido, los programas de usuario

tenan un acceso limitado al juego de instrucciones, y slo el proceso
supervisor (normalmente el S.O.) estaba capacitado para realizar ciertas
tareas. De este modo, se evitaba que los programas de usuario puedan campar
a sus anchas y entrar en conflicto unos con otros, en materia de recursos como
memoria o perifricos. Adems, aunque un error de software provocara que se
cuelgue un proceso, los otros seguiran funcionando normalmente y, el sistema
operativo podra abortar ese proceso.

Por desgracia, con el DOS no se trabaja en modo protegido, y el

comportamiento anmalo de un nico proceso provoca la cada de todo el
sistema. Las caractersticas generales del 80286 son: un bus de datos de 16
bits, un bus de direcciones de 24 bits (16MB), 25 instrucciones ms que el
8086 y algunos modos de direccionamiento adicionales.

12.-BIBLIOGRAFIA

http://beyamira.galeon.com/Procesador.html

http://www.ieslosviveros.es/electronica/material/asig5/evo_micro.pdf

http://www.intel.la/content/dam/www/public/lar/xl/es/documents/40_aniversario_
del_procesador.pdf

http://www.icdaru.research.chula.ac.th/2102440/lecturenotes/lecture17.pdf

http://www.tecnotopia.com.mx/mecatronica/80286.htm