3 Avaliao verso A
EA078 Turma U
(09/12/2009)
Nome:
RA:
1- Um processador possui um
barramento de dados interno de 32
bits, mas comunica-se com os
perifricos de I/O usando um
barramento de dados externo de 16
bits. Sabendo-se que o processador
roda as instrues da famlia x86, o
nmero de ciclos de barramento de I/O
gastos pela instruo out, no trecho de
programa listado a seguir, :
mov dx,301h ; escolhe endereo de I/O
(16 bits)
out dx,eax ; envia acumulador de 32
bits para a porta
(A) 1
(B) 2
(C) 3
(D) 4
(E) 6
2- Um processador tem sua arquitetura
de acordo com a figura abaixo.
A esse respeito, analise as afirmativas
a seguir:
I - A informao trocada entre o
processador e um dispositivo de I/O
sempre passa pelo FSB;
II - O acesso RAM feito com o
mesmo relgio de operao do
processador;
III - O termo on-die refere-se ao fato de
a memria cache estar integrada na
mesma pastilha semicondutora da
CPU;
IV - As placas PCI operam com a
freqncia de relgio do FSB.
As afirmativas corretas so apenas
(cite somente duas):
3- Sobre a implementao do recurso
de memria virtual por um sistema
operacional, INCORRETO afirmar
que:
(A) o disco rgido o perifrico mais
comum na implementao da memria
virtual.
(B) quando o processador encontra
uma instruo ausente na memria
RAM, ele internamente gera uma
exceo do tipo falta.
(C) cabe ao sistema operacional
implementar o manipulador de exceo
que comuta as pginas entre a
memria RAM e a memria virtual.
(D) geralmente, o algoritmo usado para
a comutao de pginas o LRU
(Least Recently Used).
(E) aps a execuo da rotina
manipuladora da exceo, o
processador retorna para a instruo
posterior que provocou a exceo.
4- A principal diferena entre dois
processadores, um deles equipado
com memria cache e o outro no,
consiste na:
(A) capacidade de armazenamento na
memria RAM.
(B) velocidade final de processamento.
(C) velocidade de acesso memria
RAM.
(D) velocidade de acesso ao disco
rgido.
(E) capacidade de soluo de
operaes matemticas.
5- Um processador dispe de uma
cache de tempo de acesso de 20 nseg
(1 nseg = 10-9 do segundo) e taxa de
acerto (hits) de 95%, e de uma
memria principal com tempo de
acesso de 100 nseg. Nessas
condies, o tempo mdio com que o
processador realiza um acesso de:
(A) 18 nseg
(B) 20 nseg
(C) 24 nseg
(D) 30 nseg
(E) 36 nseg
6 Um processador que dispe de
uma memria cache tem 20 ciclos de
custo no acesso memria principal no
caso de cache miss e 2 ciclos no caso
de cache hit. O mesmo tipo de
processador, s que sem a cache, tem
um custo de 16 ciclos de custo no
acesso a memria principal. Calcule o
menor hit rate para que valha a pena
implementar a memria cache (o valor
mdio dos dois casos igual).
(A) 25%
(B) 32,5%
(C) 50%
(D) 62,5%
(E) 75%
7 - Analise as seguintes afirmaes
relativas s caractersticas das
memrias cache e virtual:
I. A memria virtual normalmente
gerenciada e controlada pelo
processador, enquanto a memria
cache gerenciada e controlada pelo
sistema operacional.
II. Os sistemas de memria cache
podem ser divididos em duas classes:
as L1, de tamanho fixo, denominadas
pginas, e as L2, de tamanho varivel,
denominadas segmentos.
III. O tempo de acesso a uma memria
cache muitas vezes menor que o
tempo de acesso memria virtual.
IV. A capacidade mxima de
armazenamento da memria cache que
um computador para uso pessoal pode
alcanar menor que a capacidade
mxima de armazenamento que a
memria virtual, para o mesmo
computador, pode alcanar.
Indique a opo que contenha todas as
afirmaes verdadeiras (cite somente
duas):
8 Analise as seguintes afirmaes
relativas arquitetura de
computadores:
I. A memria virtual dividida em
pginas, enquanto a memria cache
em blocos.
II. A arquitetura Intel 80x86, que
atualmente est presente na maioria
dos microcomputadores domsticos,
tem suas razes no microcomputador
8086. S foi possvel manter esta
compatibilidade devido arquitetura
RISC destes processadores.
III. O registrador pode ser visto como
uma memria pequena e rpida,
separada da memria do sistema, que
usada para armazenamento
temporrio durante o processamento.
IV. O ISA um padro de barramento
de 64 bits.
Indique a opo que contenha todas as
afirmaes verdadeiras (cite somente
duas):
9 - Considere a seguinte ordem de
referncia a pginas de memria de um
computador com memria virtual
paginada. Os valores representam os
nmeros das pginas acessadas:
12345345123
Se o sistema de alocao/substituio
de pginas for o LRU, dentre estas
cinco pginas apresentadas
anteriormente, a prxima pgina a ser
substituda em caso de necessidade
ser a pgina nmero:
(A) 1;
(B) 2;
(C) 3;
(D) 4;
(E) 5.
10) (analista CGU- 2004) Analise as
seguintes afirmaes relativas
arquitetura de computadores:
I uma memria virtual paginada
melhora o tempo de acesso mdio
memria principal
II- Uma memria fsica (RAM) serve
como intermediria para a memria
cache sempre que esta for mantida no
disco rgido.
III Uma memria cache mantm os
blocos de dados mais frequentemente
usados em uma memria pequena e
rpida que local CPU.
IV Uma memria virtal paginada
aumenta a memria principal com
armazenamento em disco.
Esto corretos os itens (cite somente
dois):
11- Analise as seguintes afirmaes
relativas UCP Unidade central de
processamento, ou processador, de um
computador.
I Um processador, alm da
capacidade de realizar leituras e
gravaes na memria, deve ser capaz
de comunicar-se com o usurio. Ele
deve ser capaz de ler dados
provenientes do teclado, mouse e
outros dispositivos de sada de dados,
bem como transferir dados para o
vdeo, impressora e outros dispositivos
de entrada de dados.
II O processador possui um
barramento de dados, atravs do qual
trafegam os dados que so
transmitidos ou recebidos pelo
barramento de endereos.
III O processador utiliza o barramento
de endereo para indicar qual a
posio de memria a ser acessada.
IV Os processadores possuem, alm
do barramento de dados e de
endereos, o barramento de controle.
Esto corretos os itens (cite somente
dois):
12 Uma interrupo pode ser
considerada como uma solicitao de
ateno feita pelo processador. Sempre
que o processador recebe uma
interrupo ele
(A) reinicia imediatamente.
(B) Caso ela seja do tipo fixa, suspende
suas operaes no momento, salva o
status do trabalho e transfere o controle
para uma determinada rotina de
tratamento de interrupo.
(C) Caso ela seja do tipo vetorizada,
suspende suas operaes no
momento, salva o status do trabalho e
atualiza o contador de programa para
um endereo pr-definido referente ao
perifrico que a solicitou.
(D) sempre vai realizar o processo
indicado pela mesma, visto que
interrupes no podem ser
mascarveis.
(E) nenhuma das anteriores.
13- (analista, TRT- CE 2003) - o DMA
(Direct Memory Access ou acesso
direto memria) usado
frequentemente para transferir dados
(A) Que envolvem diretamente o
microprocessador
(B) Da memria RAM para a memria
ROM
(C) Diretamente entre a memria e um
dispositivo de entrada de dados.
(D) Entre a memria principal e a
memria cach, envolvendo
diretamente o micropocessador.
(E) Diretamente entre a memria e um
dispositivo perifrico, como uma
unidade de disco.
14 analise as seguintes afirmaes
relativas a sistemas de
armazenamento:
I- O acesso aos registradores mais
rpido do que o acesso memria
cache.
II- O tempo de acesso memria RAM
e aos discos magnticos
praticamente o mesmo.
III- As unidades de fita DAT so muito
utilizadas para efetuar cpias de
segurana.
IV- Quando um disco magntico
utilizado como memria virtual, o tempo
de acesso inferior ao da memria
cahe.
Indique a opo que contenha todas as
afirmaes verdadeiras (cite somente
duas):
15- com relao aos processos de
escrita e leitura de memria, podemos
analisar as seguintes afirmaes:
I- em um sistema cuja a segurana
um fator crtico, o processo write-back
o mais indicado
II- em um sistema com alta exigncia
de acesso de dados e operaes do
tipo load e store, o processo write-back
o mais indicado
III- o tag de endereamento, no caso
de uma cache totalmente associativa,
Gabarito - PROVA A
1- C,2- I e III, 3- e,4- b,5- c,6- a,7- III e IV, 8- I e III, 9 d, 10- III e IV, 11- III e IV,
12- b, 13- e, 14- I e III, 15- II e III, 16- I e IV
tem que conter todos os bit de
endereo.
IV- quanto mais curta for a latncia da
memria, maior ser o bloco de cache.
Indique a opo que contenha todas as
afirmaes verdadeiras (cite somente
duas):
16- Analise as seguintes afirmaes a
respeito de protocolo de comunicao
I- o protocolo USB necessita do mtodo
de controle tipo handshake
II- CAN um protocolo normalmente
utilizado em aplicaes que no
necessitam de resposta em tempo-real
devido a sua baixa velocidade e
robustez.
III- O padro denominado Bluetooth
no necessita de deteco de erro,
visto que um tipo de comunicao
sem fio e, conseqentemente, no tem
problemas com relao a capacitncias
parasitas.
IV- as grandes vantagens dos
protocolos de comunicao paralela a
velocidade de transmisso e o
aproveitamento com relao a
porcentagem dada por (bits de dados)/
(bits enviados).
Indique a opo que contenha todas as
afirmaes verdadeiras (cite somente
duas):
 Avaliao Verso B
EA078 Turma U
(09/12/2009)
Nome:
RA:
1- Um processador possui um
barramento de dados interno de 32
bits, mas comunica-se com os
perifricos de I/O usando um
barramento de dados externo de 16
bits. Sabendo-se que o processador
roda as instrues da famlia x86, o
nmero de ciclos de barramento de I/O
gastos pela instruo out, no trecho de
programa listado a seguir, :
mov dx,301h ; escolhe endereo de I/O
(16 bits)
out dx,eax ; envia acumulador de 32
bits para a porta
(A) 6
(B) 4
(C) 3
(D) 2
(E) 1
2- Um processador tem sua arquitetura
de acordo com a figura abaixo.
A esse respeito, analise as afirmativas
a seguir:
I - O termo on-die refere-se ao fato de a
memria cache estar integrada na
mesma pastilha semicondutora da
CPU;
II - As placas PCI operam com a
freqncia de relgio do FSB.
III - A informao trocada entre o
processador e um dispositivo de I/O
sempre passa pelo FSB;
IV - O acesso RAM feito com o
mesmo relgio de operao do
processador;
As afirmativas corretas so apenas
(cite somente duas):
3- Sobre a implementao do recurso
de memria virtual por um sistema
operacional, INCORRETO afirmar
que:
(A) quando o processador encontra
uma instruo ausente na memria
RAM, ele internamente gera uma
exceo do tipo falta.
(B) o disco rgido o perifrico mais
comum na implementao da memria
virtual.
(C) cabe ao sistema operacional
implementar o manipulador de exceo
que comuta as pginas entre a
memria RAM e a memria virtual.
(D) geralmente, o algoritmo usado para
a comutao de pginas o LRU
(Least Recently Used).
(E) aps a execuo da rotina
manipuladora da exceo, o
processador retorna para a instruo
posterior que provocou a exceo.
4- A principal diferena entre dois
processadores, um deles equipado
com memria cache e o outro no,
consiste na:
(A) capacidade de armazenamento na
memria RAM.
(B) velocidade final de processamento.
(C) velocidade de acesso ao disco
rgido.
(D) capacidade de soluo de
operaes matemticas.
(E) velocidade de acesso memria
RAM.
5- Um processador dispe de uma
cache de tempo de acesso de 20 nseg
(1 nseg = 10-9 do segundo) e taxa de
acerto (hits) de 95%, e de uma
memria principal com tempo de
acesso de 100 nseg. Nessas
condies, o tempo mdio com que o
processador realiza um acesso de:
(A) 36 nseg
(B) 30 nseg
(C) 24 nseg
(D) 20 nseg
(E) 18 nseg
6 Um processador que dispe de
uma memria cache tem 20 ciclos de
custo no acesso memria principal no
caso de cache miss e 2 ciclos no caso
de cache hit. O mesmo tipo de
processador, s que sem a cache, tem
um custo de 16 ciclos de custo no
acesso a memria principal. Calcule o
menor hit rate para que valha a pena
implementar a memria cache (o valor
mdio dos dois casos igual).
(A) 75%
(B) 62,5%
(C) 50%
(D) 32,5%
(E) 25%
7 - Analise as seguintes afirmaes
relativas s caractersticas das
memrias cache e virtual:
I. Os sistemas de memria cache
podem ser divididos em duas classes:
as L1, de tamanho fixo, denominadas
pginas, e as L2, de tamanho varivel,
denominadas segmentos.
II. A memria virtual normalmente
gerenciada e controlada pelo
processador, enquanto a memria
cache gerenciada e controlada pelo
sistema operacional.
III. O tempo de acesso a uma memria
cache muitas vezes menor que o
tempo de acesso memria virtual.
IV. A capacidade mxima de
armazenamento da memria cache que
um computador para uso pessoal pode
alcanar menor que a capacidade
mxima de armazenamento que a
memria virtual, para o mesmo
computador, pode alcanar.
Indique a opo que contenha todas as
afirmaes verdadeiras (cite somente
duas):
8 Analise as seguintes afirmaes
relativas arquitetura de
computadores:
I. A memria virtual dividida em
pginas, enquanto a memria cache
em blocos.
II. O registrador pode ser visto como
uma memria pequena e rpida,
separada da memria do sistema, que
usada para armazenamento
temporrio durante o processamento.
III. O ISA um padro de barramento
de 64 bits.
IV. A arquitetura Intel 80x86, que
atualmente est presente na maioria
dos microcomputadores domsticos,
tem suas razes no microcomputador
8086. S foi possvel manter esta
compatibilidade devido arquitetura
RISC destes processadores.
Indique a opo que contenha todas as
afirmaes verdadeiras (cite somente
duas):
9 - Considere a seguinte ordem de
referncia a pginas de memria de um
computador com memria virtual
paginada. Os valores representam os
nmeros das pginas acessadas:
12345345123
Se o sistema de alocao/substituio
de pginas for o LRU, dentre estas
cinco pginas apresentadas
anteriormente, a prxima pgina a ser
substituda em caso de necessidade
ser a pgina nmero:
(A) 5;
(B) 4;
(C) 3;
(D) 2;
(E) 1.
10) (analista CGU- 2004) Analise as
seguintes afirmaes relativas
arquitetura de computadores:
I uma memria virtual paginada
melhora o tempo de acesso mdio
memria principal
II Uma memria cache mantm os
blocos de dados mais frequentemente
usados em uma memria pequena e
rpida que local CPU.
III Uma memria virtal paginada
aumenta a memria principal com
armazenamento em disco.
IV Uma memria fsica (RAM) serve
como intermediria para a memria
cache sempre que esta for mantida no
disco rgido.
Esto corretos os itens (cite somente
dois):
11- Analise as seguintes afirmaes
relativas UCP Unidade central de
processamento, ou processador, de um
computador.
I Um processador, alm da
capacidade de realizar leituras e
gravaes na memria, deve ser capaz
de comunicar-se com o usurio. Ele
deve ser capaz de ler dados
provenientes do teclado, mouse e
outros dispositivos de sada de dados,
bem como transferir dados para o
vdeo, impressora e outros dispositivos
de entrada de dados.
II O processador possui um
barramento de dados, atravs do qual
trafegam os dados que so
transmitidos ou recebidos pelo
barramento de endereos.
III O processador utiliza o barramento
de endereo para indicar qual a
posio de memria a ser acessada.
IV Os processadores possuem, alm
do barramento de dados e de
endereos, o barramento de controle.
Esto corretos os itens (cite somente
dois):
12 Uma interrupo pode ser
considerada como uma solicitao de
ateno feita pelo processador. Sempre
que o processador recebe uma
interrupo ele
(A) Caso ela seja do tipo vetorizada,
suspende suas operaes no
momento, salva o status do trabalho e
atualiza o contador de programa para
um endereo pr-definido referente ao
perifrico que a solicitou.
(B) sempre vai realizar o processo
indicado pela mesma, visto que
interrupes no podem ser
mascarveis.
(C) reinicia imediatamente.
(D) Caso ela seja do tipo fixa,
suspende suas operaes no
momento, salva o status do trabalho e
transfere o controle para uma
determinada rotina de tratamento de
interrupo.
(E) nenhuma das anteriores.
13- (analista, TRT- CE 2003) - o DMA
(Direct Memory Access ou acesso
direto memria) usado
frequentemente para transferir dados
(A) Que envolvem diretamente o
microprocessador
(B) Diretamente entre a memria e um
dispositivo de entrada de dados.
(C) Da memria RAM para a memria
ROM
(D) Entre a memria principal e a
memria cach, envolvendo
diretamente o micropocessador.
(E) Diretamente entre a memria e um
dispositivo perifrico, como uma
unidade de disco.
14 analise as seguintes afirmaes
relativas a sistemas de
armazenamento:
I- O acesso aos registradores mais
rpido do que o acesso memria
cache.
II- O tempo de acesso memria RAM
e aos discos magnticos
praticamente o mesmo.
III- As unidades de fita DAT so muito
utilizadas para efetuar cpias de
segurana.
IV- Quando um disco magntico
utilizado como memria virtual, o tempo
de acesso inferior ao da memria
cahe.
Indique a opo que contenha todas as
afirmaes verdadeiras (cite somente
duas):
15- com relao aos processos de
escrita e leitura de memria, podemos
afirmar:
I- em um sistema cuja a segurana
um fator crtico, o processo write-back
o mais indicado
II- em um sistema com alta exigncia
de acesso de dados e operaes do
tipo load e store, o processo write-back
o mais indicado
III- o tag de endereamento, no caso
de uma cache totalmente associativa,
tem que conter todos os bit de
endereo.
Gabarito - PROVA B
1-C, 2- I e III, 3- e, 4- b, 5- c, 6 e, 7 - III e IV, 8- I e II, 9 b, 10 II
e III, 11- III e IV,
12- d, 13- e, 14- I e III, 15- II e III, 16- II e III
IV- quanto mais curta for a latncia da
memria, maior ser o bloco de cache.
Indique a opo que contenha todas as
afirmaes verdadeiras (cite somente
duas):
16- Analise as seguintes afirmaes a
respeito de protocolo de comunicao
I- O padro denominado Bluetooth no
necessita de deteco de erro, visto
que um tipo de comunicao sem fio
e, conseqentemente, no tem
problemas com relao a capacitncias
parasitas.
II- as grandes vantagens dos
protocolos de comunicao paralela a
velocidade de transmisso e o
aproveitamento com relao a
porcentagem dada por (bits de dados)/
(bits enviados).
III- o protocolo USB necessita do
mtodo de controle tipo handshake
IV- CAN um protocolo normalmente
utilizado em aplicaes que no
necessitam de resposta em tempo-real
devido a sua baixa velocidade e
robustez.
Indique a opo que contenha todas as
afirmaes verdadeiras (cite somente
duas):
 3 Avaliao Verso C
EA078 Turma U
(09/12/2009)
Nome:
RA:
1- Um processador possui um
barramento de dados interno de 32
bits, mas comunica-se com os
perifricos de I/O usando um
barramento de dados externo de 16
bits. Sabendo-se que o processador
roda as instrues da famlia x86, o
nmero de ciclos de barramento de I/O
gastos pela instruo out, no trecho de
programa listado a seguir, :
mov dx,301h ; escolhe endereo de I/O
(16 bits)
out dx,eax ; envia acumulador de 32
bits para a porta
(A) 6
(B) 4
(C) 3
(D) 2
(E) 1
2- Um processador tem sua arquitetura
de acordo com a figura abaixo.
A esse respeito, analise as afirmativas
a seguir:
I - O termo on-die refere-se ao fato de a
memria cache estar integrada na
mesma pastilha semicondutora da
CPU;
II - As placas PCI operam com a
freqncia de relgio do FSB.
III - A informao trocada entre o
processador e um dispositivo de I/O
sempre passa pelo FSB;
IV - O acesso RAM feito com o
mesmo relgio de operao do
processador;
As afirmativas corretas so apenas
(cite somente duas):
3- Sobre a implementao do recurso
de memria virtual por um sistema
operacional, INCORRETO afirmar
que:
(A) cabe ao sistema operacional
implementar o manipulador de exceo
que comuta as pginas entre a
memria RAM e a memria virtual.
(B) geralmente, o algoritmo usado para
a comutao de pginas o LRU
(Least Recently Used).
(C) quando o processador encontra
uma instruo ausente na memria
RAM, ele internamente gera uma
exceo do tipo falta.
(D) o disco rgido o perifrico mais
comum na implementao da memria
virtual.
(E) aps a execuo da rotina
manipuladora da exceo, o
processador retorna para a instruo
posterior que provocou a exceo.
4- A principal diferena entre dois
processadores, um deles equipado
com memria cache e o outro no,
consiste na:
(D) capacidade de soluo de
operaes matemticas.
(B) capacidade de armazenamento na
memria RAM.
(C) velocidade final de processamento.
(D) velocidade de acesso ao disco
rgido.
(E) velocidade de acesso memria
RAM.
5- Um processador dispe de uma
cache de tempo de acesso de 20 nseg
(1 nseg = 10-9 do segundo) e taxa de
acerto (hits) de 95%, e de uma
memria principal com tempo de
acesso de 100 nseg. Nessas
condies, o tempo mdio com que o
processador realiza um acesso de:
(A) 18 nseg
(B) 20 nseg
(C) 24 nseg
(D) 30 nseg
(E) 36 nseg
6 Um processador que dispe de
uma memria cache tem 20 ciclos de
custo no acesso memria principal no
caso de cache miss e 2 ciclos no caso
de cache hit. O mesmo tipo de
processador, s que sem a cache, tem
um custo de 16 ciclos de custo no
acesso a memria principal. Calcule o
menor hit rate para que valha a pena
implementar a memria cache (o valor
mdio dos dois casos igual).
(F) 75%
(G) 62,5%
(H) 50%
(I) 32,5%
(J) 25%
7 - Analise as seguintes afirmaes
relativas s caractersticas das
memrias cache e virtual:
I. Os sistemas de memria cache
podem ser divididos em duas classes:
as L1, de tamanho fixo, denominadas
pginas, e as L2, de tamanho varivel,
denominadas segmentos.
II. A memria virtual normalmente
gerenciada e controlada pelo
processador, enquanto a memria
cache gerenciada e controlada pelo
sistema operacional.
III. A capacidade mxima de
armazenamento da memria cache que
um computador para uso pessoal pode
alcanar menor que a capacidade
mxima de armazenamento que a
memria virtual, para o mesmo
computador, pode alcanar.
IV. O tempo de acesso a uma memria
cache muitas vezes menor que o
tempo de acesso memria virtual.
Indique a opo que contenha todas as
afirmaes verdadeiras (cite somente
duas):
8 Analise as seguintes afirmaes
relativas arquitetura de
computadores:
I. O registrador pode ser visto como
uma memria pequena e rpida,
separada da memria do sistema, que
usada para armazenamento
temporrio durante o processamento.
II. O ISA um padro de barramento
de 64 bits.
III. A memria virtual dividida em
pginas, enquanto a memria cache
em blocos.
IV. A arquitetura Intel 80x86, que
atualmente est presente na maioria
dos microcomputadores domsticos,
tem suas razes no microcomputador
8086. S foi possvel manter esta
compatibilidade devido arquitetura
RISC destes processadores.
Indique a opo que contenha todas as
afirmaes verdadeiras (cite somente
duas):
9 - Considere a seguinte ordem de
referncia a pginas de memria de um
computador com memria virtual
paginada. Os valores representam os
nmeros das pginas acessadas:
12345345123
Se o sistema de alocao/substituio
de pginas for o LRU, dentre estas
cinco pginas apresentadas
anteriormente, a prxima pgina a ser
substituda em caso de necessidade
ser a pgina nmero:
(A) 1
(B) 2
(C) 3
(D) 4
(E) 5
10) (analista CGU- 2004) Analise as
seguintes afirmaes relativas
arquitetura de computadores:
I Uma memria virtal paginada
aumenta a memria principal com
armazenamento em disco.
II Uma memria fsica (RAM) serve
como intermediria para a memria
cache sempre que esta for mantida no
disco rgido.
III uma memria virtual paginada
melhora o tempo de acesso mdio
memria principal
IV Uma memria cache mantm os
blocos de dados mais frequentemente
usados em uma memria pequena e
rpida que local CPU.
Esto corretos os itens (cite somente
dois):
11- Analise as seguintes afirmaes
relativas UCP Unidade central de
processamento, ou processador, de um
computador.
I Um processador, alm da
capacidade de realizar leituras e
gravaes na memria, deve ser capaz
de comunicar-se com o usurio. Ele
deve ser capaz de ler dados
provenientes do teclado, mouse e
outros dispositivos de sada de dados,
bem como transferir dados para o
vdeo, impressora e outros dispositivos
de entrada de dados.
II O processador possui um
barramento de dados, atravs do qual
trafegam os dados que so
transmitidos ou recebidos pelo
barramento de endereos.
III O processador utiliza o barramento
de endereo para indicar qual a
posio de memria a ser acessada.
IV Os processadores possuem, alm
do barramento de dados e de
endereos, o barramento de controle.
Esto corretos os itens (cite somente
dois):
12 Uma interrupo pode ser
considerada como uma solicitao de
ateno feita pelo processador. Sempre
que o processador recebe uma
interrupo ele
(A) Caso ela seja do tipo vetorizada,
suspende suas operaes no
momento, salva o status do trabalho e
atualiza o contador de programa para
um endereo pr-definido referente ao
perifrico que a solicitou.
(B) Caso ela seja do tipo fixa, suspende
suas operaes no momento, salva o
status do trabalho e transfere o controle
para uma determinada rotina de
tratamento de interrupo.
(C) sempre vai realizar o processo
indicado pela mesma, visto que
interrupes no podem ser
mascarveis.
(D) reinicia imediatamente.
(E) nenhuma das anteriores.
13- o DMA (Direct Memory Access ou
acesso direto memria) usado
frequentemente para transferir dados
(A) Que envolvem diretamente o
microprocessador
(B) Diretamente entre a memria e um
dispositivo de entrada de dados.
(C) Da memria RAM para a memria
ROM
(D) Entre a memria principal e a
memria cach, envolvendo
diretamente o micropocessador.
(E) Diretamente entre a memria e um
dispositivo perifrico, como uma
unidade de disco.
14 analise as seguintes afirmaes
relativas a sistemas de
armazenamento:
I- As unidades de fita DAT so muito
utilizadas para efetuar cpias de
segurana.
II- Quando um disco magntico
utilizado como memria virtual, o tempo
de acesso inferior ao da memria
cahe.
III- O acesso aos registradores mais
rpido do que o acesso memria
cache.
IV- O tempo de acesso memria RAM
e aos discos magnticos
praticamente o mesmo.
Indique a opo que contenha todas as
afirmaes verdadeiras (cite somente
duas):
15- com relao aos processos de
escrita e leitura de memria, podemos
afirmar:
I- em um sistema cuja a segurana
um fator crtico, o processo write-back
o mais indicado
II- o tag de endereamento, no caso de
uma cache totalmente associativa, tem
que conter todos os bit de endereo.
III- em um sistema com alta exigncia
de acesso de dados e operaes do
tipo load e store, o processo write-back
o mais indicado.
Gabarito - PROVA C
1-C, 2- I e III, 3- e, 4- c, 5- c, 6 J, 7 - III e IV, 8- I e III, 9 d, 10 I e
IV, 11- III e IV,
12- b, 13- e, 14- I e III, 15- II e III, 16- II e IV
IV- quanto mais curta for a latncia da
memria, maior ser o bloco de cache.
Indique a opo que contenha todas as
afirmaes verdadeiras (cite somente
duas):
16- Analise as seguintes afirmaes a
respeito de protocolo de comunicao
I- O padro denominado Bluetooth no
necessita de deteco de erro, visto
que um tipo de comunicao sem fio
e, conseqentemente, no tem
problemas com relao a capacitncias
parasitas.
II- o protocolo USB necessita do
mtodo de controle tipo handshake
III- CAN um protocolo normalmente
utilizado em aplicaes que no
necessitam de resposta em tempo-real
devido a sua baixa velocidade e
robustez.
IV- as grandes vantagens dos
protocolos de comunicao paralela a
velocidade de transmisso e o
aproveitamento com relao a
porcentagem dada por (bits de dados)/
(bits enviados).
Indique a opo que contenha todas as
afirmaes verdadeiras (cite somente
duas):