You are on page 1of 3

Introduccin al biestable RS con compuertas

NOR y NAND

En el curso EloTrain 6 de "Biestables RS-NOR y RS-NAND" se transmiten


los conocimientos fundamentales acerca de estos componentes.

Biestables
Se conoce como biestable o flip flop al circuito electrnico que tiene dos posibles
estados elctricos de carcter estable y en el que se puede pasar del uno al otro
aplicando las correspondientes seales de entrada. Los distintos tipos de biestables
se controlan de distintas maneras, sus entradas operan de forma diferente y cambian
de estado solamente si se cumplen determinadas condiciones establecidas.

Un biestable mantiene el estado de salida incluso en ausencia de seales de


entrada.
Por tanto, estos componentes se prestan para conformar las memorias de trabajo
(RAM) de los sistemas de computacin.

El biestable ms sencillo consta de dos puertas NOR con realimentacin.


Posee una entrada de activacin (S de "set" en ingls) y otra de reset (R).
Este biestable RS (as denominado por las palabras "reset y set") es un componente
asncrono.

Existen diferentes tipos de biestables:


Biestable de control de estado:

Un biestable de control de estado es aquel cuya activacin y reset solo tiene efecto si
se aade una seal de reloj suplementaria en la entrada.

Al biestable RS se le agrega una entrada de reloj


C1.

Biestable con control por flanco nico:

Un biestable controlado por un solo flanco es aquel cuya entrada de activacin y


reset solamente vara durante el cambio del estado de la seal de reloj.

El control por flanco de reloj se muestra en el


smbolo grfico mediante un tringulo.

Ventaja del control por flanco:


La propensin a la interferencia de seales se
reduce
mediante el breve tiempo que dura el flanco de
reloj.

Biestable con control de dos flancos:


Un control mediante dos flancos en un biestable registra los estados de la entrada
durante un flanco de reloj y los entrega a la salida tras el siguiente flanco.

El control mediante dos flancos reduce


claramente ms la propensin a las seales de
interferencia.

Contenidos de aprendizaje
Una vez realizado el ejercicio, los estudiantes estarn en condiciones de:

Montar un biestable RS con compuertas NOR y NAND.


Determinar la respuesta de un biestable RS y representarla en una tabla de
verdad.
Describir el funcionamiento general de un biestable RS.
Emplear los trminos "guardar/retener", "activar" y "resetear" para la
identificacin de las fases de un proceso informtico y asignarlos a las
correspondientes asignaciones de entradas.
Reconocer que si se estimulan las entradas de activacin y reset al mismo
tiempo se provoca en la salida un estado lgico indeterminado o irregular.

Requisitos
Para un exitoso trabajo con el curso se requiere:

Elaborar tablas de verdad.


Conocimientos de circuitos bsicos.