You are on page 1of 14

NOTA DE AULA

PROF. JOS GOMES RIBEIRO FILHO

CORRENTE ALTERNADA III

1 INTRODUO
Neste captulo iremos utilizar os conceitos fundamentais do captulo anterior para desenvolver uma tcnica com o
intuito de resolver problemas envolvendo circuitos CA com elementos em srie e em paralelo. Os circuitos a serem
discutidos tero somente uma fonte de energia, seja ela uma fonte de tenso ou de corrente. Circuitos com mais de uma
fonte de energia sero analisados nos captulos seguintes, utilizando mtodos para circuitos CC, tambm j descritos em
captulos anteriores.
Na anlise de um circuito CA, os fasores de tenso e corrente so usados com resistncias e reatncias da mesma
forma que tenses e correntes so usadas na anlise de circuitos CC. O circuito CA original, chamado de circuito no
domnio do tempo, transformado em um circuito no domnio de fasores, com fasores no lugar de tenses e correntes
senoidais e com reatncias em vez de indutncias e capacitncias. As resistncias permanecem inalteradas. O circuito no
domnio de fasores o que deve ser analisado. A vantagem desse circuito que as reatncias e resistncias tm a mesma
unidade ohm e assim podem ser combinadas da mesma forma que as resistncias so combinadas na anlise de circuitos
CC. Alm disso, a anlise de circuitos no domnio dos fasores no requer clculos, mas apenas lgebra complexa.
Finalmente, todos os conceitos para anlise de circuitos CC para a obteno de tenses e correntes se aplicam anlise de
circuitos no domnio de fasores, mas, claro, nmeros complexos so usados no lugar de nmeros reais.

2 IMPEDNCIA E ADMITNCIA
Vamos agora considerar um circuito geral de grandezas fasoriais com dois terminais de acesso, como mostrado na
figura 1.

FIGURA 1 Circuito fasorial geral.

Se a tenso e a corrente no domnio do tempo em seus terminais so dados por v V sen( t m


)e
iI sen( tm
) ento as grandezas fasoriais nos terminais so
V = Vm e I = Im [1]
A impedncia, por definio, a relao entre os valores eficazes de tenso e corrente em um circuito CA
genrico. Esta grandeza representa a oposio total oferecida pela carga passagem da corrente alternada senoidal.
Isto ,
V
Z [2]
I
que, pela equao 1, temos:
Z = Vm/Im - ou Z = Z Z [3]
onde Z o mdulo e Z o ngulo de Z. Evidentemente,
Vm
Z , Z = -
Im
A equao 2 se assemelha com a expresso da lei de Ohm; tambm, como a resistncia, a impedncia medida
em ohms, sendo uma razo de volts por amperes.

1
importante lembrar que a impedncia um nmero complexo, sendo a relao entre dois nmeros complexos,
mas no um fasor, isto , ela no tem uma funo senoidal correspondente no domnio do tempo de sentido fsico, como
a corrente e a tenso fasorial o tm.
As impedncias de resistores, indutores e capacitares so facilmente encontradas de suas relaes, VR I RR ,
VL I XL L e VC I .XC C vistas anteriormente. Representando suas impedncias com o sub-indice R, L e C,

respectivamente, temos, destas equaes e da equao 2 que,


CIRCUITO RESISTIVO PURO

VR VR 0 VR
ZR 0 R 0 [4]
IR IR 0 IR

CIRCUITO INDUTIVO PURO

VL VL 0 VL
ZL 90 XL 90
IL IL 90 IL
ou [5]
ZL jXL j L

CIRCUITO CAPACITIVO PURO

VC VC 0 VC
ZC 90
90
IC IC 90 IC
ou [6]
1
ZC jXC j
C
Graficamente temos:

FIGURA 2 Relao das impedncias.

1
4
No caso de um resistor, a impedncia puramente resistiva, sendo sua reatncia zero. Impedncias de indutores e
de capacitares so reatncias puras, tendo a componente resistiva zero.
Visto que , L e C so positivas, vemos que a reatncia indutiva positiva e que a reatncia capacitiva negativa.
No caso geral, podemos ter X = 0, caso em que o circuito apresenta-se como sendo resistivo; X > 0, caso em que o
circuito apresenta-se como sendo indutivo; X < 0, caso em que o circuito apresenta-se como sendo capacitivo. Estes casos
so possveis quando resistncia, indutncia e capacitncia esto todos presentes no circuito, como veremos.
A impedncia Z est escrita na forma polar na equao 3; na forma retangular normalmente escrita por
Z = R + jX [7]
onde R = Re Z a componente resistiva, ou simplesmente a resistncia, e X = Im Z a componente reativa, ou a
reatncia. A figura 3 abaixo mostra a representao grfica da impedncia:

FIGURA 3 Representao da impedncia.

Da equao 7 podemos ver que:


2 2
Z R X
1
X [8]
Ztan
R
R = Z cosZ
X = Z senZ
Podemos observar nas equaes 5 e 6 que Z L = jL e ZC = -j/C. Consideremos dois casos extremos de
frequncia angular. Quando = 0 (ou seja, para fontes CC), Z L = 0 e ZC, confirmando o que j sabamos: que o indutor
se comporta como um curto-circuito, enquanto o capacitor atua como um circuito aberto. Quando (ou seja, para alta
frequncia), ZL e ZC = 0, indicando que o indutor um circuito aberto em alta frequncia, uma vez que o capacitor um
curto-circuito. A figura 4 ilustra esse fato.

FIGURA 4 Circuitos equivalentes em CC e em alta frequncia: (a) indutor; (b) capacitor.

Algumas vezes, conveniente trabalhar com o inverso da impedncia, conhecida como admitncia.
A admitncia Y o inverso da impedncia, medida em siemens (S).
A admitncia Y de um elemento (ou de um circuito) a razo entre a corrente fasorial e a tenso fasorial nesse
elemento (ou circuito), ou
1 I
Y
Z V
As admitncias de resistores, indutores e capacitores podem ser obtidas das equaes 4, 5 e 6. Sendo um valor
complexo, podemos escrever Y como segue Y = G + jB
onde G = Re Y chamada condutncia e B = Im Y denominada susceptncia e so relacionadas impedncia por
1 1

1
4
Y G jB
Z R
jX
Admitncia, condutncia e susceptncia so todas expressas na unidade siemens (ou mhos).

3 LEIS DE KIRCHHOFF NO DOMNIO DA FREQUNCIA


No possvel realizar anlise de circuitos no domnio de frequncia sem o uso das leis dos ns e das malhas.
Consequentemente, precisamos express-las no domnio da frequncia.
Iremos ver agora que as leis de Kirchhoff so vlidas para os fasores, assim como para suas tenses e correntes
correspondentes no domnio do tempo. Podemos ver isto observando que, se uma excitao complexa, como V mej(t+)
aplicada ao circuito, ento tenses complexas, tais como V 1ej(t+1), V2ej(t+2) etc., surgem sobre os elemento do circuito.
Visto que as leis de Kirchhoff so vlidas no domnio do tempo, a Lei de Kirchhoff das Tenses - LKT aplicada em uma
malha resulta em uma equao como
V1ej(t+1) + V2ej(t+2) + V3ej(t+3) +...+ VNej(t+N) = 0
Dividindo pelo fator ejt, temos
V1ej1 + V2ej2 + V3ej3 +...+ VNejN = 0
ou seja,
V1 + V2 + V3 +...+ VN = 0 [9]
Onde
Vn = Vn n com n = 1, 2, 3, ....,N so as tenses fasoriais em volta da
malha. Ento, a LKT vlida para fasores.
Um raciocnio similar confirmar a Lei de Kirchhoff das Correntes - LKC.
A lei de Kirchhoff de correntes aplicada em um n tpico resulta na equao:
I1ej(t+1) + I2ej(t+2) + I3ej(t+3) +...+ INej(t+N) = 0
Dividindo pelo fator ejt, temos
I1ej1 + I2ej2 + I3ej3 +...+ INejN =
0 ou seja,
I1 + I2 + I3 +...+ IN = 0 [10]
Onde
In = In n com n = 1, 2, 3, ....,N
Nos circuitos tendo excitaes senoidais com uma frequncia comum , se estamos interessados somente na
resposta forada, ou na resposta em regime permanente, podemos encontrar as tenses e correntes fasoriais de todo
elemento e usar as leis de Kirchhoff para completar a anlise. A anlise em regime permanente CA , portanto, idntica
anlise para circuitos resistivos, com impedncias no lugar de resistncias e fasores substituindo as quantidades no
domnio do tempo. Uma vez encontrados os fasores, podemos imediatamente convert-los para respostas senoidais no
domnio do tempo.

4 ASSOCIAES DE IMPEDNCIAS
Uma vez demonstradas as LKT e a LKC no domnio da frequncia, fica fcil realizar vrias coisas, entre as quais
associao de impedncias, anlises nodal e de malhas, superposio e transformao de fontes. Nesse tpico iremos
tratar da associao de impedncias.
a) Associao em srie. Divisor de tenso
Considere as N impedncias associadas em
srie mostradas na figura 5.

FIGURA 5 N impedncias em srie.

1
4
A mesma corrente I flui pelas impedncias. Aplicando a LKT no lao, obtemos

V = V1 + V2 + V3 +...+ VN = IZ1 + IZ2 + IZ3 ... + IZN = I(Z1 + Z2 + Z3 ... + ZN)

A impedncia equivalente nos terminais de entrada

V
Zeq Z1 Z2 Z3... ZN
I
ou
Zeq Z1 Z2 Z3... ZN [11]

demonstrando que a impedncia total ou equivalente de impedncias ligadas em srie igual soma de cada impedncia.
Isso similar associao em srie de resistncias.
Se N = 2, conforme mostrado na figura 6, a corrente atravs das impedncias

V
I [12]
Z1 Z2

FIGURA 6 Diviso de tenso.

Uma vez que V1 = Z1I e V2 = Z2I, ento

Z1 V
V1
Z1 Z2
e [13]
Z2
V2 V
Z1 Z2

que a relao de diviso de tenso.

b) Associao em paralelo. Divisor de corrente


Da mesma maneira, podemos obter a impedncia equivalente de impedncias associadas em paralelo, como
mostrado na figura 7.

FIGURA 7 N impedncias em paralelo.

1
4
A tenso em cada impedncia a mesma. Aplicando a LKC ao n superior,

V V V V 1 1 1 1
I = I1 + I2 + I3 +...+ IN = . .. = V . .. [14]
Z1 Z2 Z3 ZN Z1 Z2 Z3 ZN

A impedncia equivalente

1 I 1 1 1 1
. .. Zeq V Z1 Z2 Z3 ZN
ou
1 1 1 1 1
. .. [15]
Zeq Z1 Z2 Z3 ZN

Quando N = 2, como mostrado na figura 8, a tenso atravs das impedncias


V = IZeq = I1Z1 = I2Z2

FIGURA 8 Diviso de corrente.

Z Z1 2
Uma vez que Zeq , ento
Z1 Z2

Z2 I
I1
Z1 Z2
e [16]
Z1
I2 I
Z1 Z2

que o princpio da diviso de corrente.

5 CIRCUITO RLC SRIE


O circuito RLC srie formado por um resistor, um indutor e um
capacitor ligados em srie, como mostra a figura 9.

FIGURA 9 Circuito RLC em srie.

Fasorialmente, tem-se:

1
4
FIGURA 10 Diagrama fasorial.

Com relao ao diagrama fasorial da figura 10, sabe-se que:


a tenso no resistor est em fase com a corrente;
a tenso no indutor est adiantada 90 em relao corrente;
a tenso no capacitor est atrasada 90 em relao corrente;
Na construo do diagrama vetorial visto na figura 10, consideramos como referncia a corrente, pois sendo um
circuito srie, ela a mesma em todos os componentes e est adiantada de 90 em relao tenso no capacitor e atrasada
de 90 em relao a tenso no indutor.
Em um circuito RLC srie, a tenso total aplicada a soma vetorial das tenses no resistor, capacitor e indutor,
isto , V = VR + VL + VC.
A figura 11 ilustra o diagrama de
fases das tenses e da corrente no
circuito RLC srie indutivo.

FIGURA 11 Diagrama de fases de um


circuito RLC srie indutivo.

Como VL > VC a defasagem da tenso do gerador em relao corrente positiva, porm menor que 90,
devido influncia do resistor. Isto significa que a fase da impedncia tambm positiva, caracterizando um circuito
indutivo, no qual a reatncia indutiva predomina sobre a capacitiva.
Da figura 11, pode-se obter o mdulo da tenso total aplicada pelo gerador:
V VR2 (VL V )C 2 [17]
No caso de VL < VC a defasagem da tenso do gerador em relao corrente negativa, isto significa que a fase
da impedncia tambm negativa, caracterizando um circuito capacitivo, no qual a reatncia capacitiva predomina sobre
a indutiva.

1
4
FIGURA 12 Diagrama de fases de um

Da figura 12, pode-se obter o mdulo da tenso total aplicada pelo gerador:
2 2
V V (VC VL )
R [18]
A figura 13 mostra o diagrama de impedncia obtido a partir do diagrama fasorial da figura 11, considerando
que V
L > VC.

circuito RLC srie capacitivo.

FIGURA 13 Diagrama de impedncias no circuito RLC srie.

Em um circuito RLC srie, a impedncia total a soma vetorial das impedncias no resistor, capacitor e indutor,
isto :
ZT = ZR + ZL + ZC [19]
No circuito RLC srie, a impedncia complexa equivalente do circuito pode ser calculada por:
1
j L
Z = R + jXL - jXC = R + j(XL - XC) ou Z R [20]
C
O mdulo da impedncia equivalente do circuito vale:

1
Z R2 XL XC 2 ou Z R 2 L 2 [21]
C

1
4
A fase da impedncia equivalente do circuito vale:
1

XL X
C arctg L C
[22] arctg ou
R R
O fator de potncia do circuito pode ser obtido do diagrama de impedncia da figura 13, e vale:
R
FP cos [23]
Z
De tudo o que foi visto at aqui, podem-se tirar algumas concluses gerais:
Caso VL > VC, XL > XC => o circuito indutivo ( > 0);
Caso VL < VC, XL < XC => o circuito capacitivo ( < 0);
Caso VL = VC, XL = XC => o circuito resistivo (em Ressonncia) ( = 0).

CIRCUITO RESSONANTE
Um circuito ressonante aquele que apresenta a menor oposio possvel passagem de corrente eltrica numa
determinada frequncia fo, denominada frequncia de ressonncia do circuito. Isto significa que as frequncias maiores e
menores que fo encontraro maior oposio por parte do circuito ressonante.
A figura 14 mostra um circuito ressonante srie no qual aplicada uma tenso alternada numa determinada
frequncia.

FIGURA 14 Circuito ressonante srie.

Quando a frequncia da tenso tal que X L = XC a reatncia indutiva anulada pela reatncia capacitiva, j que
esto defasadas de 180. Isto significa que o circuito comporta-se como se fosse uma resistncia pura.
A frequncia de ressonncia fo na qual este fenmeno ocorre, pode ser determinada da seguinte forma:
XL XC
1 oL
oC
2 1
o
LC
1
o
LC

Como o = 2.fo , tem-se que:


1
fo [24]
2 LC

1
4
Que a frequncia de ressonncia do circuito.

Os grficos da figura 15 (Z = f() e i = f()) mostram o comportamento do circuito ressonante srie em funo da
frequncia.

(a) Grfico da impedncia (b) Grfico da corrente


FIGURA 15 Comportamento do circuito ressonante srie.

Desta figura, podem-se tirar as seguintes concluses:


Na frequncia de ressonncia o o circuito puramente resistivo e a oposio corrente mnima, resultando numa
corrente mxima IMax;
Abaixo da frequncia de ressonncia, a impedncia capacitiva (X C > XL) e a corrente est adiantada em relao
tenso aplicada;
Acima da frequncia de ressonncia, a impedncia indutiva (X L > XC) e a corrente est atrasada em relao tenso
aplicada.

6 CIRCUITO RLC PARALELO


O circuito RLC paralelo formado por um resistor, um indutor e um capacitor ligados em paralelo, como mostra a figura
16.

FIGURA 16 Circuito RLC em paralelo.

Fasorialmente, tem-se:

FIGURA 17 Diagrama fasorial.

Com relao ao diagrama fasorial da figura 17, sabe-se que:


a corrente no resistor est em fase com a tenso;

1
4
a corrente no indutor est atrasada 90 em relao tenso;
a corrente no capacitor est adiantada 90 em relao tenso;
Na construo do diagrama vetorial visto na figura 17, consideramos como referncia a tenso, pois sendo um
circuito paralelo, ela a mesma em todos os componentes e est atrasada de 90 em relao corrente no capacitor e est
adiantada de 90 em relao corrente no indutor.
Em um circuito RLC paralelo, a corrente total fornecida pelo gerador a soma vetorial das correntes no resistor,
capacitor e indutor, isto , i = iR + iL + iC.
A figura 18 ilustra o diagrama
de fases das correntes e da
tenso no circuito RLC
paralelo capacitivo.

FIGURA 18 Diagrama de fases de um


circuito RLC paralelo capacitivo.

Como iC > iL, a defasagem da corrente do gerador em relao tenso positiva, porm menor que 90, devido
influncia do resistor. Isto significa que a fase da impedncia negativa, caracterizando um circuito capacitivo, no qual
a reatncia capacitiva predomina sobre a indutiva.
Da figura 18, pode-se obter o mdulo da corrente total fornecida pelo gerador:
i iR2 (iC i )L 2 [25]
No caso de iC < iL a defasagem da corrente do gerador em relao tenso negativa, isto significa que a fase
da impedncia positiva, caracterizando um circuito indutivo, no qual a reatncia indutiva predomina sobre a capacitiva.

1
4
FIGURA 19 Diagrama de fases de um

Da figura 19, pode-se obter o mdulo da corrente total fornecida pelo gerador:
2 2
i i (iL iC )
R [26]
A figura 20 mostra o diagrama de impedncia obtido a partir do diagrama fasorial da figura 18, considerando
que Ci> Li.

FIGURA 20 Diagrama de impedncias no circuito RLC srie.

Em um circuito RLC paralelo, a impedncia total calculada como:


1 1 1 1
[27]
ZT ZR ZL ZC
circuito RLC paralelo indutivo.

No circuito RLC paralelo, a impedncia complexa equivalente do circuito pode ser calculada por:
1 1 1 1 1 1 1 1
ou
Z R jXL j XC Z R j L j 1
C

1
4
1 1
Z [28]
1 1 1 1 1

R j L j 1 R j C L
C
O mdulo da impedncia equivalente do circuito vale:

Z [29]
1 1
C
R L
A fase da impedncia equivalente do circuito vale:
R(XL X
)C 1
arctg ou arctg C R [30]
X .XL
L
O fator de potncia do circuito pode ser obtido do diagrama de impedncia da figura 20, e vale:
1

R Z
FP cos [31]
1 R
Z
Neste caso, as concluses que podem ser tiradas so as seguintes:
Caso iL < iC, XL > XC => o circuito capacitivo ( < 0);
Caso iL > iC, XL < XC => o circuito indutivo ( > 0);
Caso iL = iC, XL = XC => o circuito resistivo (em Ressonncia) ( = 0).
A condio XL = XC tambm corresponde ressonncia do circuito.
Para o circuito RLC paralelo valem tambm as expresses da frequncia de ressonncia ( o ou fo), isto :
1 1
o oufo [32]
LC 2 LC
Mas neste caso, como os dispositivos esto em paralelo, os grficos da impedncia e da corrente (Z = f() e i =
f()) so como mostra a figura 21.

(a) Grfico da impedncia (b) Grfico da corrente


FIGURA 21 Comportamento do circuito ressonante paralelo.

Desta figura, podem-se tirar as seguintes concluses:


Na frequncia de ressonncia o, o circuito puramente resistivo e a oposio corrente
mxima, resultando numa corrente mnima IMin;

1
4
Abaixo da frequncia de ressonncia, a impedncia indutiva (X C > XL); Acima da
frequncia de ressonncia, a impedncia capacitiva (X L > XC).

1
4