Sistema Reproductor de Ecg Digital y Detector de Eventos Con Discriminación de Ritmo Cardíaco

UNIVERSIDAD SIMN BOLVAR
Decanato de Estudios Profesionales

Coordinacin de Ingeniera Electrnica
SISTEMA REPRODUCTOR DE ECG DIGITAL

Y DETECTOR DE EVENTOS CON
DISCRIMINACIN DE RITMO CARDACO
Por:
Yuber Alejandro Delgado Bolvar
Jos Luis Villena Mevius
Sartenejas, Enero del 2006

SISTEMA REPRODUCTOR DE ECG DIGITAL

Y DETECTOR DE EVENTOS CON
DISCRIMINACIN DE RITMO CARDACO
Por:
Realizado con la Asesora de

Dr. Omar J. Escalona
PROYECTO DE GRADO
Presentado ante la Ilustre Universidad Simn Bolvar
como requisito parcial para optar al ttulo de Ingeniero Electrnico
Sartenejas, Enero del 2006

SISTEMA REPRODUCTOR DE ECG DIGITAL Y DETECTOR

DE EVENTOS CON DISCRIMINACIN DE RITMO CARDACO
PROYECTO DE GRADO presentado por
Realizado con la asesora de:
Tutor: Asesor:
Dr. Omar J. Escalona Ing. Guillermo Villegas
RESUMEN
El sistema permite monitorear la seal del corazn de un paciente y discriminar la
frecuencia de su ritmo cardiaco. Este dispositivo adquiere bases de datos provenientes de
un PC, almacena la informacin, procesa la misma y reproduce seales
electrocardiogrficas (ECG) que pueden ser mostradas analgicamente con un osciloscopio.
El dispositivo, adems de reproducir seales de ECG, es capaz de discriminar el periodo de
los latidos del corazn por medio de la deteccin del complejo QRS, mandando una seal
de disparo cuando dicha deteccin ocurre en menor tiempo del establecido con respecto al
QRS anterior. Resalta el hecho de la comunicacin del dispositivo, que le permite
adaptarse a computadoras que manejan la interfase serial y tambin con computadoras que
manejan la interfase USB. El sistema permite el almacenamiento de informacin de forma
permanente a travs de una memoria RAM no voltil, lo cual hace porttil al dispositivo,
permitiendo que la aplicacin se realice fuera de lnea.
PALABRAS CLAVES
Electrocardiografa, Reproductor ECG, Deteccin de QRS, Intervalo RR, Ritmo cardaco,
Nonvolatile SRAM, USB, CRC, DAC.
Aprobado con mencin: _________

Postulado para el premio: ________
Sartenejas, Enero de 2006
AGRADECIMIENTOS
A mis padres y Familiares por su apoyo, su alegra y sus deseos de verme en casa.
A Annika Gillis, por su apoyo incondicional cada momento que lo necesit
A mi compaero de tesis Jos Luis por su invaluable amistad, su apoyo y por su paciencia.
Al profesor Omar Escalona por darnos la oportunidad de realizar este proyecto.
Al profesor Camilo Castro, gran amigo y evaluador de seguimiento, por las observaciones.
Al profesor Guillermo Villegas por su valiosa colaboracin, asesora, y sobretodo por su
insistencia en que todo se hiciera de manera correcta.
A la profesora Marta Prez por esos buenos consejos durante la realizacin de la tesis.
A Julio Cruz, amigo incondicional, por su apoyo y colaboracin en la realizacin de este
proyecto.
A toda la gente del GBBA Giancarlos, Daniel, Ariel, que de alguna manera u otra fueron de
gran ayuda.
A todos mis amigos y compaeros, que an sin saberlo, me motivaron a terminar este
proyecto.
Yuber.
A mi papa, por apoyarme en todo momento.

A mi compaero de tesis Yuber, por su amistad.
Al profesor Villegas, por su colaboracin a lo largo de todo el proyecto
A Julio Cruz, por sus valiosas observaciones.
A mis amigos, a mis compaeros del GBBA y a quienes me ayudaron a culminar de forma
satisfactoria este proyecto.
Jos Luis
i
NDICE GENERAL
NDICE GENERAL i
NDICE DE FIGURAS. iii
NDICE DE TABLAS...vi
SMBOLOS Y ABREVIATURAS...vii
CAPTULO 1.- INTRODUCCIN. 1
CAPTULO 2.- MARCO TERICO..3
2.1.- ELECTROCARDIOGRAFA... 3
2.1.1.- ONDAS QUE COMPRENDEN LA SEAL ECG...4
2.2.- FIBRILACIN AURICULAR..8
2.3.- BASE DE DATOS 9
2.4.- ESTNDARES DE COMUNICACIN.12
2.4.1.- Interfaz RS-23212
2.4.2.- Bus Serial Universal (Universal Serial Bus)... 13
2.4.2.1.- Funcionamiento 14
2.4.2.2.- USB: CP2103 Breakout Board. 14
2.4.2.3.- Conversor Serial a USB15
2.5.- PROTOCOLO DE COMUNICACIN.. 16
2.5.1.- CDIGO DE REDUNDANCIA CCLICA (CRC) 17
2.6.- DISPOSITIVOS DE ALMACENAMIENTO. 18
2.7.- FILTROS ACTIVOS...19
CAPTULO 3.- DESCRIPCIN DEL SISTEMA ...21
3.1.- REPRODUCTOR DIGITAL EN LabView (ECG Player) .21
3.2.- TARJETA DE ADQUISICIN ..25
3.2.1.- DAC (Digital Analog Converter) 26
3.2.2.- ALMACENAMIENTO DIGITAL: Memoria RAM ...29
3.2.3.- PANTALLA LCD (Liquid Cristal Display)32
3.3.- REPRODUCTOR ECG ANALGICO ..35
3.3.1.- MICROCONTROLADOR MC68HC908GP32 .36
ii
3.4.- DISEO DEL REPRODUCTOR ANALGICO...42

3.5.- DETECTOR DE QRS..46
3.5.1.- OBTENCIN DEL INTERVALO RR ...46
3.5.2.- ASPECTOS INICIALES DEL DISEO 47
3.5.2.1.- Filtro QRS.49
3.5.2.2.- Rectificador de media onda .49
3.5.2.3.- Circuito de Umbral (Threshold circuit)49
3.5.2.4.- Comparador .49
3.5.2.5.- Monoestable .49
3.5.3.- FILTRO PASABANDA DE SEGUNDO ORDEN.50
3.5.4.- RECTIFICADOR DE MEDIA ONDA ..53
3.5.5.- CIRCUITO DE UMBRAL (THRESHOLD CIRCUIT)..54
3.5.6.- COMPARADOR .55
3.6.- MICROCONTROLADOR MC68HLC908QT4.57
3.6.1.- PROGRAMACIN DEL MC68HLC908QT4 ..59
3.7.- DISEO DEL CIRCUITO DE DISCRIMACION DE RITMO .62
CAPTULO 4.- RESULTADOS 65
4.1.- MDULO ECG Player 65
4.2.- EQUIPO ECG PORTTIL .68
4.2.1.- OPERACIN DEL EQUIPO PORTATIL..71
4.3.- REPRODUCTOR Y DEL DETECTOR EN EL OSCILOSCOPIO ..75
4.4.- EVALUACION DEL DETECTOR DE QRS. 76
4.5.- SOFTWARE ECG Player EN LabView 7.1 ...81
CAPTULO 5.- CONCLUSIONES Y RECOMENDACIONES 83
REFERENCIAS .86
iii
NDICE DE FIGURAS
Figura 2.1.- (a) Ubicacin en la superficie corporal de las derivaciones de ECG

(b) Terminal Central de Wilson.. 5
Figura 2.2.- Ondas Presentes en un ECG. 6
Figura 2.3.- ECG de la Fibrilacin Auricular.. 8
Figura 2.4.- Formato del archivo .hea (registro 100). 10
Figura 2.5.- Formato 212: Ordenamiento de los bits por cada 3 bytes.. 12
Figura 2.6.- Foto del Breakout Board CP2103.. 15
Figura 2.7.- Formato del Protocolo de Comunicacin.. 16
Figura 2.8.- BQ4017 Memoria RAM 2048x8 KBits. 18
Figura 3.1.- Ilustracin de la Seleccin del Registro. 22
Figura 3.2.- Ilustracin de la Conversin de los datos en formato 212 .22
Figura 3.3.- Ilustracin de la Reproduccin con el programa ECG Player ..23
Figura 3.4.- Configuracin del puerto para transmisin de datos .24
Figura 3.5.- Ilustracin de los datos transmitindose a la tarjeta. ..24
Figura 3.6.- Tarjeta de Adquisicin ..25
Figura 3.7.- Diagrama de Bloques de la Tarjeta de Adquisicin ..26
Figura 3.8.- Diagrama Funcional del DAC 27
Figura 3.9.- Configuracin del DAC .27
Figura 3.10.- Salida para voltaje a la salida del DAC 2.5VDC .29
Figura 3.11.- Encapsulado de la Memoria BQ4017.30
Figura 3.12.- (a) Algoritmo para Escribir la RAM
(b) Algoritmo para Leer la RAM31
Figura 3.13.- Conexin del LCD con el HC08 32
Figura 3.14.- Algoritmo Bsico para inicializacin y manejo del LCD 34
Figura 3.15.- Jumpers para seleccionar entre el SERIAL y el USB 35
Figura 3.16.- Encapsulado del MC68HC908GP32 ..38
Figura 3.17.- Mdulos internos del MC68HC908GP32 ..39
Figura 3.18.- Puertos del microcontrolador MC68HC908GP32 .39
iv
Figura 3.19.- Tarjeta del circuito oscilador de 32.768 Hz ..40

Figura 3.20.- Mapa de la Memoria del MC68HC908GP32 41
Figura 3.21.- Sistema Reproductor Analgico ECG44
Figura 3.22.- Diagrama de Bloques del Detector de QRS ...47
Figura 3.23.- Composicin espectral de la onda ECG. 48
Figura 3.24.- SNR entre el complejo QRS y los distintos tipos de ruido.48
Figura 3.25.- Diagrama de bloques del algoritmo Pan-Tompkins ..50
Figura 3.26.- Circuito del Filtro Pasa Banda de segundo orden. .51
Figura 3.27.- Expresin de la Funcion de Transferencia del filtro pasabanda.51
Figura 3.28.- Grafica de la Funcion de Transferencia del filtro pasabanda .52
Figura 3.29.- (a) Onda ECG sin Filtrar
(b) Onda ECG despues del filtro 52
Figura 3.30.- Onda ECG Filtrada y Rectificada .53
Figura 3.31.- Circuito Rectificador de Media Onda 53
Figura 3.32.- Circuito de Threshold .54
Figura 3.33.- Evolucin del umbral de Vt hasta la deteccin un QRS.55
Figura 3.34.- Circuito Comparador ..56
Figura 3.35.- Encapsulado del MC68HLC908QT4 .57
Figura 3.36.- Mdulos internos del MC68HLC908QT4..57
Figura 3.37.- Ventana Principal del CodeWarrior para la programacin del QT4 ..59
Figura 3.38.- Mdulos de Programacin disponibles para la programacin del QT4 .60
Figura 3.39.- Simulador del CodeWarrior....61
Figura 3.40.- Clculo de los tiempos en las Secuencias RR 62
Figura 3.41.- Diseo del Detector de QRS y Discriminador de Ritmo Cardaco 64
Figura 4.1.- Esquemtico del Modulo Reproductor / Detector ECG Player .66
Figura 4.2.- Circuito Impreso ECG Player (a) Cara de Superior
(b) Cara de Inferior67
Figura 4.3.- Acabado final del PCB ECG Player sin componentes (Cara Superior) 68
Figura 4.4.- Acabado final del PCB ECG Player sin componentes (Cara Inferior) .69
Figura 4.5.- Acabado final del PCB ECG Player con sus componentes (Cara Superior) .69
Figura 4.6.- Acabado final del PCB ECG Player con sus componentes (Cara Inferior) ...70
v
Figura 4.7.- Prototipo del Mdulo ECG Player acoplado a la Tarjeta de adquisicin...70
Figura 4.8.- Cable de alimentacin y cable USB acoplados al Mdulo ECG Player 71
Figura 4.9.- Reproduccin del Registro 100 en el osciloscopio.75
Figura 4.10.- Informacin del Registro 100 en el LCD, reproduciendo el canal 1..75
Figura 4.11.- Ilustracin de la reproduccin en software del registro 102 ..82
vi
NDICE DE TABLAS
Tabla 3.1.- Tabla de la Verdad del la Memoria RAM BQ4017 ...31

Tabla 3.2.- Conexiones de la Pantalla LCD .33
Tabla 3.3.- Componentes del Oscilador ...40
Tabla 3.4.- Disposicin de los Recursos del HC08 ..45
Tabla 3.5.- Caractersticas del MC68HLC908QT4 ..58
Tabla 3.6.- Recursos utilizados del MC68HLC908QT4 ..63
Tabla 4.1.- Especificaciones Tcnicas del Mdulo ECG Player..72
Tabla 4.2.- Lista de componentes utilizados para la construccin del prototipo ..73
Tabla 4.3.- Porcentaje de aciertos en el registro 100. ...76
Tabla 4.12.- Porcentaje de aciertos en el registro 200. ....81
vii
SMBOLOS Y ABREVIATURAS
ADC Conversor de analgico a digital (Analog to Digital Converter).

BIH Hospital Beth Israel (Beth Israel Hospital)
CRC Cdigo de redundancia cclica (Cyclic Redundancy Check).
DAC Conversor de digital a analgico (Digital to Analog Converter).
ECG Electrocardiograma.
FLASH Tecnologa de memorias no-voltiles que se escriben y borran
por bloques.
Firmware Programa de elementos fsicos (hardware). En este proyecto,
programa del microcontrolador.
Hardware Elementos fsicos.
Kbps kilobits por segundo.
kBps kilobytes por segundo.
LabView Ambiente de desarrollo basado en programacin Grfica.
LCD Pantalla de Cristal Lquido (Liquid Cristal Display)
MB Megabytes.
Mbps Megabits por segundo.
MIT Instituto de Tecnologa de Massachussets (Massachussets
Institute of Technology).
Offset Desviacin
RAM Memoria de acceso aleatorio (Random Access Memory).
Rx Comunicacin serial asncrona: lnea de Recepcin.
Software Programa en computadora.
Tx Comunicacin serial asncrona: lnea de Transmisin
CAPTULO 1 INTRODUCCIN
Las enfermedades cardacas son una de las principales causas de muerte a nivel
mundial y es por ello que actualmente se dedican grandes esfuerzos para su estudio,
prevencin y tratamiento.
La fibrilacin auricular es la arritmia sostenida de mayor ocurrencia en pacientes

cardacos. Se caracteriza por la prdida de la activacin cclica y ordenada de las aurculas,
sustituida por una actividad continua y desordenada, donde pequeas reas auriculares se
despolarizan simultneamente. Lleva a la prdida de la contraccin auricular organizada y
eficiente.
El estudio de la fibrilacin auricular ha llevado a desarrollar durante muchos aos,

sistemas de deteccin, capaces de reconocer algunos tipos de arritmia frecuentes en la
poblacin. Para hacer un seguimiento continuo de la actividad del corazn se emplea el
electrocardiograma, el cual se ha convertido, por su sencillez y bajo costo, en una de las
tcnicas de diagnstico mdico mas utilizadas.
Concretamente, el presente trabajo tiene como objetivo el diseo y la

implementacin de un sistema reproductor de electrocardiograma (ECG) con un detector de
eventos ECG y discriminador de ritmo cardaco. Dicho sistema permite reproducir
cualquier registro de la base de datos MIT-BIH (Massachussets Institute of Thecnology -
Beth Israel Hospital) que est en formato 212, es decir de 12 bits incluyendo el bit de
signo.
El reproductor es un dispositivo de adquisicin y procesamiento de dos canales

provenientes de un paciente, los cuales estn ya almacenados en una base de datos digital,
en este caso. El registro es guardado por completo en una memoria RAM no voltil, de
manera que sea porttil y no requiera estar conectado al PC de forma permanente,
nicamente cuando se desea transmitir un nuevo registro de la base de datos digitalizada.
2
La transmisin de la base de datos se lleva a cabo por medio de una interfase serial
o una interfase USB, dando la oportunidad al dispositivo de adaptarse tanto a computadoras
obsoletas como a computadoras mas recientes, que poseen un concentrador USB. En este
caso es bueno saber que el mdulo USB, el cual realiza la comunicacin serial hacia el
microcontrolador y USB hacia el PC, opera con el estndar 2.0 para USB, y es compatible
con el 1.1 y el 1.0.
Luego de reproducir analgicamente las seales electrocardiogrficas, se procede a

detectar el complejo QRS, el cual consiste en un algoritmo de deteccin implementado en
hardware. El equipo mide en todo momento el intervalo RR, de la siguiente forma: la onda
del ECG pasa por un filtro pasabanda de segundo orden de frecuencia central de 17 Hz y
con un ancho de banda de 6 Hz. Luego de ser filtrada, la seal pasa por un rectificador de
media onda, despus pasa por un comparador, donde el valor de comparacin es sacado de
un nivel de la misma seal del ECG. Finalmente, la seal llega a un microcontrolador
HC08 el cual mediante un algoritmo de deteccin discrimina la duracin del tiempo de los
ciclos cardacos.
El circuito del detector cuenta con la caracterstica de emitir un pulso de 10

milisegundos cuando detecta que efectivamente la frecuencia cardiaca es mayor que un
umbral preestablecido por el usuario. Tambin se puede sealar que cuando dicho disparo
ocurre, un buzzer emite un sonido para indicar de forma sonora que se detect un QRS en
menor tiempo del establecido. Igualmente, un led se enciende cada vez que se ha detectado
un complejo QRS.
CAPTULO 2 MARCO TERICO
En este captulo se introducen los conceptos fundamentales para el soporte terico

del presente trabajo, el cual se puede dividir en 4 etapas.
En primer lugar, se realizar una introduccin a la electrocardiografa y a los

conceptos de fibrilacin auricular como un tipo de arritmia muy frecuente en pacientes con
problemas cardacos. Posteriormente se definir la forma en la cual estn almacenados los
registros de la base de datos en el computador, el formato de la base de datos, los archivos
que lo conforman, el contenido de los mismos y el software que se implementa para
llevarlos al sistema reproductor. Luego se analizar el sistema reproductor de ECG, el
principio de su diseo, los estndares de comunicacin, tanto el serial como el USB, el
medio de almacenamiento y el procesamiento de las seales electrocardiogrficas mediante
el un conversor digital analgico (DAC), de 16 bits. Finalmente se dan a conocer los
conceptos de deteccin de QRS, fundamentos del circuito detector, y del algoritmo de
deteccin que se utiliza para discriminar el ritmo cardaco.
2.1.- ELECTROCARDIOGRAFA
La Electrocardiografa es una tcnica de medicin de la actividad elctrica del

msculo cardaco para evaluar el estado del corazn y servir como herramienta para
diagnosticar disfunciones en dicho msculo. Estos anlisis se basan en el estudio de una
representacin en el tiempo del comportamiento elctrico de diferentes derivaciones. Esta
representacin se denomina electrocardiograma. [1]
El objetivo del ECG es determinar el funcionamiento del corazn usando como

referencia los cambios de potencial que se pueden medir superficialmente a travs de
electrodos colocados sobre la piel. La seal elctrica que se registra en el ECG antecede los
cambios mecnicos en el corazn, lo que permite relacionar de manera satisfactoria dicha
seal con la mecnica del corazn.
4
Se han establecido una serie de estndares que varan en cuanto al nmero de

electrodos y localizacin de los mismos en el cuerpo del paciente. Cada uno de estos
estndares se utiliza para un tipo de examen particular. Por ejemplo, para el uso del ECG
como herramienta de diagnstico, el estndar establecido es el ECG de 12 derivaciones en
reposo que se basa en el uso de 10 electrodos. Cada derivacin corresponde a un trazo del
ECG. Para facilitar el proceso de diagnstico, cada derivacin tiene un nombre en
especfico que viene dado de acuerdo a la localizacin de los electrodos y la manera en que
se medirn los voltajes en los mismos.
2.1.1.- ONDAS QUE COMPRENDEN LA SEAL ECG
Las primeras tres derivaciones se denominan derivaciones estndar o derivaciones

bipolares de las extremidades, llamadas derivaciones I, II y III. Para registrar estas
derivaciones se utilizan tres electrodos: uno se coloca en el brazo derecho, denominado RA
(Right Arm); otro en el brazo izquierdo, LA (Left Arm); y otro en la pierna izquierda, LL
(Left Leg). Esta disposicin de los electrodos se denomina Tringulo de Einthoven y se
observa de manera grfica en la Figura 2.1(a). Este tringulo se comporta como una red
elctrica, por lo que se debe cumplir que la suma de los potenciales sea igual a cero en todo
momento (ley de Kirchhoff). Este modelo terico permite establecer que una derivacin
puede obtenerse a partir de la suma algebraica de las otras [1].
Las otras derivaciones se denominan derivaciones unipolares. El nombre de cada

derivacin se determina en funcin de la posicin del electrodo explorador. Para todas estas
derivaciones unipolares se utiliza como referencia un electrodo virtual denominado
Terminal Central de Wilson, Figura 2.1(b). Elctricamente, este terminal se logra uniendo
en un nodo los electrodos RA, LA y LL usando resistencias no inductivas de 5K.
Matemticamente, se puede obtener sumando los voltajes de los tres electrodos anteriores.
El propsito de este terminal es tener un voltaje tan constante durante el ciclo cardaco que
pueda considerarse como un punto de referencia para hacer lecturas unipolares con los
electrodos exploradores, logrando medir una derivacin directa y no diferencial.
5
Tres de las derivaciones unipolares en el ECG de 12 derivaciones son: aVR,

derivacin unipolar del brazo derecho, el electrodo explorador sera RA; aVL, derivacin
unipolar de brazo izquierdo y aVF, derivacin unipolar de la pierna izquierda.
Las seis derivaciones unipolares restantes del ECG de 12 derivaciones son las
denominadas derivaciones torcicas. La Figura 2.1(a) muestra la posicin de los electrodos
en el cuerpo. Los nombres de estas derivaciones corresponden a:
V1 - En margen derecha del esternn, a nivel del cuarto espacio intercostal.

V2 - Margen izquierda del esternn, en cuarto espacio intercostal.
V3 - Punto sobre una lnea recta que al punto V2 y V4, equidistante a ambos.
V4 - Interseccin del quinto espacio intercostal con la lnea medio-clavicular.
V5 - Punto de interseccin de la lnea de axilar anterior con la horizontal que pasa por el
electrodo V4.
V6 - Interseccin de la lnea medio axilar con la horizontal del punto V4.
V1: 4 espacio intercostal derecho, lnea paraesternal derecha.
V2: 4 espacio intercostal izquierdo, lnea paraesternal izquierda.
V3: Simtrico entre V2 y V4.
V4: 5 espacio intercostal izquierdo, lnea medioclavicular.
RA LA V5: 5 espacio intercostal izquierdo, lnea anterior axilar.

I
V6: 5 espacio intercostal izquierdo, lnea axilar media.
Electrodo +
Explorador Bioamplificad
-
I II RA LA
Triangulo de
Einthoven
LL
Terminal central
de Wilson
LL
(a) (b)
Figura 2.1.- (a) Ubicacin en la superficie corporal de las derivaciones de ECG.
(b) Terminal Central de Wilson
6
En un ECG normal se pueden observar diferentes deflexiones, llamadas ondas y

complejos. De acuerdo al orden en el ciclo cardiaco, las podemos diferenciar por onda P, Q,
R, S, T y U como se muestra en la figura 2.2.
Figura 2.2.- Ondas presentes en un ECG
La onda P est constituida por la suma de la depolarizacin auricular. El complejo

QRS refleja la depolarizacin ventricular. La onda T representa la repolarizacin
ventricular [1]
La onda P es habitualmente baja y redondeada, dibujndose como un trazo ancho de

una duracin no mayor de 0.10 s y de una amplitud de hasta unos 0.2mV. Corresponde a la
propagacin del estmulo por las aurculas y permite, segn su forma, duracin, etc.,
deducir alteraciones funcionales en esas cavidades.
A continuacin sigue un trazo recto denominado intervalo P-R o P-Q (segn vaya
seguido de la onda negativa Q o de la onda positiva R) que representa, medido desde la
iniciacin de la P hasta la iniciacin de la onda siguiente, el tiempo que tarda el estmulo en
propagarse desde el ndulo sino auricular hasta el ndulo auriculoventricular. La duracin
de este intervalo en el adulto normal es de 0.12 s a 0.16 s.
7
La onda Q, primera onda negativa del electrocardiograma normal, representa la iniciacin

del proceso de activacin o despolarizacin ventricular; es generalmente pequea, de una
duracin aproximada de 0.02 s, y no siempre se encuentra presente.
La onda R, positiva y aguda es normalmente ms amplia, y su altura depende de la

direccin del eje elctrico, aunque oscila generalmente entre 0.7mV y 1.7mV. Forma parte
del complejo QRS, cuya duracin vara 0.06 s y 0.10 s. Este complejo representa el proceso
de activacin o de despolarizacin de los ventrculos, y su duracin se prolonga cuando el
proceso de activacin se hace en forma anormal.
La onda S, negativa, es de profundidad cambiante segn la derivacin que se

registre y la direccin del eje elctrico. A continuacin de ella se encuentra el segmento S-
T, de duracin variable.
La onda T, generada por el proceso de repolarizacin ventricular es positiva en la

derivacin I y II, en el adulto. La onda T es de inscripcin lenta y redondeada, cuyas
anomalas se vinculan fundamentalmente a cambios metablicos del msculo cardaco
(prdida de balance electroltico, isquemia miocrdica, estados carenciales o endocrinos,
entre otros). La onda T sufre tambin alteraciones en casos de sobrecarga ventricular [1].
La onda U aparece ocasionalmente y se inscribe como una deflexin que sigue

a la onda T. Esta onda es an motivo de controversia, aunque existen bases
experimentales que la asocian con la repolarizacin de las Fibras de Purkinje o a
post-potenciales[2].
La frecuencia cardiaca est determinada por la ocurrencia de los complejos QRS, los
cuales se caracterizan por un amplio espectro morfolgico. Para detectar los complejos QRS se
suele realzar su mrito con respecto al de las ondas P y T, los miopotenciales y los artefactos.
La seal procesada se compara luego con un umbral ajustable.
8
2.2.- FIBRILACIN AURICULAR
La fibrilacin auricular es un trastorno del ritmo cardaco (arritmia) por lo general

con ritmo cardaco rpido en el cual las cmaras cardacas superiores (aurculas) son
estimuladas a contraerse de manera muy desorganizada y anmala.
En una fibrilacin auricular, las aurculas son estimuladas a contraerse con

demasiada rapidez y de manera diferente a la actividad normal que se origina del ndulo
sino auricular, lo que ocasiona una contraccin inefectiva y descoordinada de las mismas.
La condicin puede ser causada por impulsos que son transmitidos a los ventrculos
de forma irregular o por algunos impulsos que no son transmitidos. Esto hace latir a los
ventrculos de manera irregular, lo cual conduce a un pulso irregular (y por lo general
rpido) en la fibrilacin auricular (ver figura 2.3).
Figura 2.3.- ECG de la Fibrilacin Auricular
Las causas subyacentes de la fibrilacin auricular incluyen disfuncin del ndulo

sinusal (el "marcapasos natural" del corazn), as como una variedad de trastornos
cardacos y pulmonares como la enfermedad de las arterias coronarias, enfermedad cardaca
reumtica, trastornos de la vlvula mitral y pericarditis, entre otros. Por medio de la
9
cardioversin elctrica es posible convertir la fibrilacin auricular en un ritmo normal

(sinusual)[3].
2.3.- BASE DE DATOS DE ECG
Para este proyecto se estudiaron los distintos registros pertenecientes a la base de

datos de ECG del MIT-BIH de arritmia (MIT-BIH Arrhythmia Database), los cuales
constan de 3 archivos principales: el archivo .hea, el cual posee la informacin bsica del
paciente y de las caractersticas de las seales que fueron digitalizadas tales como:
frecuencia de muestreo, resolucin del conversor analgico-digital (ADC) utilizado,
formato, nmero de muestras, etc; el archivo .dat, el cual es un archivo binario que posee
los dos canales de ECG que se registraron en la superficie del paciente, y el .atr, que posee
la informacin sobre los eventos que ocurrieron durante el muestreo del ECG.
Archivo .hea: Es un archivo de texto donde se encuentran los datos asociados a

cada seal y sus atributos, la primera lnea indica el nombre de la base de datos, el numero
de canales (generalmente 2 canales), frecuencia de muestreo y nmero de muestras por
canal. Las lneas subsiguientes indican los parmetros respectivos de cada canal: nombre de
archivo, formato de las muestras, ganancia, resolucin del ADC, ADC cero, valor inicial,
checksum, tamao del bloque y descripcin. En la figura 2.4 se ilustra el archivo .hea del
registro 100.
Nombre de archivo: Indica el nombre del archivo donde se encuentran

almacenadas las muestras correspondientes al canal respectivo, por lo general son de
extensin .dat.
Formato: Con ste cdigo especifica el tipo de formato con que los datos estn
guardados y como se deben leer desde el archivo .dat. Para el caso de las bases de datos
MIT-BIH el formato es 212, lo cual se refiere a que los datos para cada canal son de 12 bits
con complemento a dos, es decir que por cada tres bytes se forma un dato de cada canal
incluyendo su bit de signo.
10
Ganancia: Aqu se especifica la ganancia para cada canal en unidades ADC por
milivoltio.
Resolucin: Indica los bits de resolucin del ADC utilizado para digitalizar la
seal.
ADC Cero: Indica el valor ubicado exactamente en la mitad del rango que
ofrece la resolucin del ADC, es decir el nivel DC de la seal.
Valor Inicial: Indica el valor (ya convertido) de la primera muestra de cada

seal.
Checksum: Indica la suma de todas las muestras de cada canal.
Tamao de Bloque: Indica el tamao del bloque en que debe ser ledas las
muestras si aplica (generalmente tiene valor cero).
Descripcin: Aqu se especifica la derivacin que fue tomada del paciente.
Informacin Adicional: Las ltimas dos lneas contienen el sexo y la edad de la

persona a quien se le tomaron las muestras, as como los medicamentos si sigue algn
tratamiento.
Figura 2.4.- Formato archivo .hea (registro 100)

11
Archivo .atr: Es un archivo que posee una etiqueta que seala muestras
especficas de una grabacin digitalizada. Por lo general, las anotaciones marcan los
acontecimientos que ocurrieron durante la adquisicin del ECG (latidos normales y
bruscos); las anotaciones se usan para indicar atributos persistentes. En las grabaciones que
contienen dos o ms seales simultneamente registradas, una anotacin puede sealar a
todas las seales inmediatamente, o a una seal especfica.
Cada anotacin es declarada como un objeto que tiene seis atributos: el tiempo (el
nmero de los intervalos de la muestra que preceden la muestra marcada en la anotacin);
un tipo de anotacin (anntyp [sic], por lo general mostrado como un cdigo de anotacin
mnemnico; tres atributos numricos (subtyp [sic], chan, y num); y un atributo opcional.
Slo el atributo de tiempo tiene un significado fijo; todos los dems pueden ser redefinidos
para encajar las caractersticas de los datos y las necesidades del investigador. [4]
Todas las anotaciones tienen un nmero de bytes iguales. El primer byte de cada par
es el byte menos significativo. Los seis bits mas significativos de cada par son parte del tipo
de cdigo del archivo atr, y los 10 bits restantes especifican el tiempo en el cual quedo
registrada la muestra.
Archivo.dat: Es un archivo binario en complemento a dos, donde se encuentran

almacenadas todas las muestras de las seales digitalizadas (2 canales) [5], el formato de los
datos es 212 (12 bits por dato con bit de signo), lo que implica tomar 3 bytes (24 bits) para
obtener 1 par de datos (1 muestra para cada canal). La forma en como se hace la obtencin
de cada muestra de 12 bits es tomando los 4 bits menos significativos del segundo byte y
colocndolos como los mas significativos del primer byte, formando as una muestra de 12
bits del canal 1, luego los 4 bits mas significativos del segundo byte se colocan como los
mas significativos del tercer byte, formando as una muestra de 12 bits del canal 2. En la
figura 2.5 se ilustra la lectura de este archivo en su formato 212.
12
Figura 2.5.- Formato 212: Ordenamiento de los bits por cada 3

bytes para formar dos muestras de 12 bits
2.4.- ESTNDARES DE COMUNICACIN
En la realizacin de este trabajo, se utilizar el estndar RS-232 y el estndar USB

para comunicar el computador con el equipo reproductor ECG.
2.4.1.- Interfaz RS-232
El estndar RS-232 es una de las normas de comunicacin serie asncrona mas

popular y es ampliamente aceptada en la industria. Esta norma es utilizada para la
comunicacin entre mdems, impresoras, ordenadores, etc. El ordenador controla el puerto
serie mediante un circuito integrado especfico, llamado UART (Transmisor-Receptor-
Asncrono Universal). Normalmente se utilizan los siguientes modelos de este chip: 8250
(bastante antiguo, con fallos, solo llega a 9600 baudios), 16450 (versin corregida del 8250,
llega hasta 115.200 baudios) y 16550A (con buffers de E/S). A partir de la gama Pentium,
13
la circuitera UART de las placa base son todas de alta velocidad, es decir UART 16550A.
Se piensa utilizar una velocidad de 115.200 bps para la transmisin. Las tramas se
transmiten en paquetes de 10 bits, donde el primer bit es de inicio, los siguientes 8 son de
data y el ltimo es el bit de parada.
2.4.2.- Bus Serial Universal (Universal Serial Bus)
El Bus Serial Universal (USB) es una arquitectura abierta con una interfaz Plug and
Play (PnP) que permite interconectar una PC con otros dispositivos perifricos. Es decir, su
objetivo fundamental es habilitar los dispositivos de diferentes fabricantes para operar en
una arquitectura conocida, permitiendo la instalacin de perifricos sin manipular
fsicamente el equipo[6][7]. El estndar USB permite utilizar para un mismo puerto hasta 127
dispositivos.
Una caracterstica importante es que ofrece mayores tasas de transmisin de datos a

los dispositivos que as lo requieran. La velocidad de comunicacin con dispositivos
perifricos llega a unos 12 Mbps, esto es de 3 a 5 veces ms rpido que un dispositivo de
puerto paralelo y de 20 a 100 veces ms rpido que un dispositivo de puerto serial.
Adems, la arquitectura USB permite unificar la interfaz con los dispositivos

perifricos en forma simple y proveyendo mejores prestaciones en cuanto a velocidad,
robustez, conectividad y deteccin automtica de dispositivos.
Inicialmente, este estndar surge con velocidades de 1.5 Mbps y 12 Mbps,

denominado USB 1.1. Luego, evoluciona a USB 2.0 o USB de alta velocidad, con
velocidades de hasta 480 Mbps. Es decir, cuarenta veces ms rpido que las conexiones
mediante USB 1.1. Las caractersticas principales del USB se pueden resumir en base a los
criterios fundamentales para su creacin. En primer lugar, facilidad de implementacin del
bus en los perifricos. En segundo lugar, una solucin de bajo costo que soporte altas tasas
de transferencia. En tercer lugar, necesidad de una flexibilidad del protocolo para modo
mixto de transferencia iscrona y mensajera asincrnica. Finalmente, necesidad de proveer
una interfaz estndar para mltiples plataformas.
14
2.4.2.1.- Funcionamiento
Este estndar trabaja como interfaz para transmisin de datos y distribucin de

energa a sistemas perifricos. Esta interfaz se logra a travs de 4 terminales: dos terminales
para transmisin de datos y dos terminales para proveer una alimentacin de 5V.
Este bus se basa en una arquitectura de paso de un testigo. En general, el controlador

USB distribuye pases de testigos a travs del bus. Cada uno de de los dispositivos
conectados al mismo comparan su identificacin con la que porta el testigo. Si esta
identificacin coincide, el dispositivo responde a los comandos enviados por el controlador.
2.4.2.2.- USB: CP2103 Breakout Board
Dado que el microcontrolador usado solo posee puerto Serial (RS232) y la necesidad
de adaptacin a estndares actuales, se decidi usar un conversor USB/RS232 conocido
como el mdulo CP2103, el cual implementa un chip conversor de protocolo USB v2.0 a
RS232, que no necesita de un oscilador externo, posee una memoria EEPROM de 1024
Bytes y 4 GPIOS controlables independientes.
Los drivers del CP2103 pueden conseguirse en la pagina web del fabricante,
http://www.sparkfun.com , para Windows 98 ME, 2000 y XP, as como para MAC y para
las computadoras que trabajan en ambiente LINUX. En la misma pgina se consigue el
esquemtico del mdulo as como el datasheet del CP2103.
Este mdulo recibe por uno de sus extremos el cable USB de la PC y convierte por el
otro extremo el protocolo USB a RS232, obtenindose 16 conexiones que van al dispositivo
serial con el que se desea trabajar. Para efectos de conectarlo con la tarjeta de adquisicin
solo utilizamos los pines Rx, Tx y Ground. La conexin hacia el PC se implementa
instalando los drivers requeridos los cuales asignan un COM virtual que se suma a la lista
de los dems puertos COM reconocidos por el software.
15
Figura 2.6.- Foto del Breakout Board CP2103
Una caracterstica que posee el mdulo es con la de contar con un indicador visual que
permite saber que se encuentra conectado al PC.
La tarjeta de adquisicin basada en el microcontrolador Motorola MC68HC908GP32

(HC08) cuenta con unos jumpers que permiten seleccionar entre el uso de la comunicacin
serial o el de la comunicacin USB, de modo que hay compatibilidad para conectar el
dispositivo reproductor ECG al tipo de computador que mejor se adapte.
2.4.2.3.- Conversor Serial a USB
En muchos casos, resulta necesario interconectar dispositivos de bajo nivel a la

especificacin USB, para as gozar de todas las ventajas que la misma ofrece. Por supuesto,
no todos estos dispositivos tienen los recursos necesarios para implementar fcilmente esta
especificacin. Sin embargo, usar una interfaz serial asncrona es, por lo general, bastante
simple. En estos casos, suele utilizarse un conversor serial a USB que se comunique con la
plataforma host con USB y en un formato serial asncrono con el dispositivo de bajo nivel.
Por supuesto, para poder interpretar los datos enviados por el dispositivo, es necesario
contar con un manejador (driver) en la plataforma host que interacte con el conversor
serial-USB. Como estos conversores se utilizan comnmente para actualizar
tecnolgicamente dispositivos que utilizan el estndar RS-232, se suele utilizar un
manejador que registra en el sistema un nuevo puerto serial COM, llamado COM virtual.
Esto permite que la comunicacin entre el dispositivo y una aplicacin basada en el manejo
16
de puertos seriales COM sea transparente al utilizar USB, es decir, que no es necesario
hacer cambios en la aplicacin, adems, el manejo e COM virtuales permite seguir
trabajando con el protocolo de comunicacin utilizado entre el PC y el microcontrolador sin
realizar modificaciones del mismo.
2.5.- PROTOCOLO DE COMUNICACIN
Toda comunicacin entre un ordenador y dispositivos perifricos requiere de un

protocolo que permita una comunicacin de forma coordinada y que sea capaz de prevenir
los posibles errores debido a factores externos, como el ruido por el canal de comunicacin
por ejemplo. Un protocolo simple como el que se muestra en la figura 2.7, enva todas las
muestras por trama y utiliza un cdigo de redundancia cclica para detectar errores de
transmisin.
Figura 2.7.- Formato del Protocolo de Comunicacin
Inicio (0x01): Es el byte que indica que se ha iniciado una trama.
Num de Tramas: Son tres bytes que indican la trama que se esta mandando en el
momento, al llegar a cero finaliza la transmisin.
Data 3: Es el byte que contiene los ocho bits ms significativos del canal 1
Data 2: Es el byte que contiene los ocho bits mas significativos del canal 2
17
Data 3: Es el byte que contiene en los 4 bits mas significativos, los 4 bits
menos significativos del canal 1, y en los 4 bits menos significativos
CRC High: Son los 8 bits ms significativos del cdigo CRC.
CRC Low: Son los 8 bits menos significativos del cdigo CRC.
Final (0x03): Indicar que es el fin de una trama.
2.5.1.- CDIGO DE REDUNDANCIA CCLICA (CRC)
Los mensajes incluyen un campo de comprobacin de error que est basado en un

mtodo Comprobacin de Redundancia Cclica (CRC). El campo CRC controla el
contenido del mensaje completo. Se aplica con independencia de cualquier mtodo de
control de paridad utilizado para los caracteres individuales del mensaje.
El campo CRC es de dos bytes, conteniendo un valor binario de 16 bits. El valor

CRC es calculado por el dispositivo emisor, que aade el CRC al mensaje. El dispositivo
receptor calcula el CRC durante la recepcin del mensaje y compara el valor calculado con
el valor recibido en el campo CRC. Si los dos valores no son iguales, resulta un error.
Para calcular el valor CRC se precarga un registro de 16 bits, todos ellos a 1. Luego
comienza un proceso que toma los sucesivos bytes del mensaje y los opera con el contenido
del registro y actualiza ste con el resultado obtenido. Slo los 8 bits de dato de cada
carcter son utilizados para generar el CRC. Los bits de arranque y paro y el bit de paridad,
no se tienen en cuenta para el CRC. Durante la generacin del CRC, se efecta una
operacin booleana OR exclusivo (XOR) a cada carcter de 8 bits con el contenido del
registro. Entonces al resultado se le aplica un desplazamiento de bit en la direccin de bit
menos significativo (LSB), rellenando la posicin del bit mas significativo (MSB) con un
cero. El LSB es extrado y examinado. Si el LSB extrado fuese un 1, se realiza un XOR
entre el registro y un valor hexadecimal fijo preestablecido (0xA001 por convencin). Si el
LSB fuese un 0, no se efecta un el XOR.
18
Este proceso es repetido hasta haber cumplido 8 desplazamientos. Despus del

ltimo desplazamiento (el octavo), el prximo byte es operado XOR con el valor actual del
registro y el proceso se repite con ocho desplazamientos ms, como se ha descrito mas
arriba y as con todos los bytes del mensaje. El contenido final del registro, despus de que
todos los bytes del mensaje han sido procesados, es el valor del CRC. Cuando el CRC es
aadido al mensaje, primero se aade el byte de orden bajo seguido del byte de orden alto.
2.6.- DISPOSITIVOS DE ALMACENAMIENTO
Cuando se realiza un diseo con almacenamiento local de mediana y larga duracin,

se hace necesario contar con un sistema de memoria de capacidad para manejar los
registros ms grandes de la base del M.I.T. Esta memoria debe de ser capaz de retener la el
registro del ECG el tiempo suficiente para desconectar el dispositivo reproductor de la PC,
trasladarlo a otra parte y poder as reproducir el registro completo con los dos canales.
Tambin debe proveer una velocidad de grabado suficientemente alta como para permitir el
almacenamiento del ECG casi a la misma velocidad con la que se transmiten los datos y sin
prdidas. Tambin es importante que al producirse un fallo de energa en el sistema, la data
almacenada se mantenga intacta y sea adquirida cuando se reestablezca la alimentacin, es
decir, la memoria debe ser no voltil.
A continuacin, se presenta un medio de almacenamiento digital no-voltiles, basado

en tecnologa FLASH, con sus caractersticas principales.
Figura 2.8.- BQ4017 Memoria RAM 2048x8 KBits

19
Los datos son almacenados en bloques de 8 bits, posee 21 bits de direccin y 3 bits
de control. La memoria que se muestra en la figura 8, se comunica con un bus de datos del
HC08 y es diseccionada por medio de 2 contadores de 12 bits, los cuales estn en cascada
para lograr llenarla en toda su totalidad.
2.7.- FILTROS ACTIVOS
Los filtros son circuitos capaces de controlar las frecuencias permitiendo o no el

paso de stas dependiendo de su valor. Se llaman activos ya que constan de elementos
pasivos (clulas R-C) y elementos activos como el OP-AMP (Amplificador Operacional).
Las clulas R-C estn compuestas por una resistencia y un condensador y dependiendo del
nmero de estas clulas usadas se determinar el orden del filtro as como su respuesta y su
calidad.
El funcionamiento de las clulas se basa principalmente en su actuacin como

divisor de tensin. Al aumentar la frecuencia de seal, la reactancia del condensador
disminuir y entrar ms o menos tensin al OP-AMP, dependiendo de si es pasa altos o
pasa bajos respectivamente. Para cualquier tipo de filtros se emplean las siguientes
definiciones:
Frecuencia de corte. Es aquella en que la ganancia del circuito cae a -3 dB por

debajo de la mxima ganancia alcanzada. En los filtros pasa y elimina banda existen
dos: una superior y otra inferior.
Banda pasante. Conjunto de frecuencias de ganancia superior a la de corte en

un margen menor o igual a 3 dB.
Calidad: especifica la eficacia del filtro, es decir, la idealidad de su respuesta.

Se mide en dB / octava; dB / dcada. Lo ideal sera que tomara un valor de infinito.
20
Finalmente, el uso de un filtro pasa banda de segundo orden es fundamental si se

quiere implementar un detector de QRS analgico, ya que en su primera etapa es necesario
derivar dos veces la seal del ECG. La relacin entre un filtro de segundo orden y la doble
derivada de una seal, es que la seal ECG compuesta de altas y bajas frecuencias se ve
atenuada en -40 dB / dcada, dando como resultado que el ECG queda suavizado centrado
en una frecuencia establecida.
CAPTULO 3 DESCRIPCIN DEL SISTEMA
En este captulo se da la descripcin del sistema desarrollado, analizando las

diferentes etapas y especficamente, los mdulos en los que se divide: el reproductor de
ECG y el detector de eventos y ritmo.
Primero se explicar como se descargan los registros de la base de datos utilizando

el software implementado en LabView 7.1, el cual reproduce el ECG y manda por el
puerto COM el registro hacia la tarjeta de adquisicin.
Posteriormente, la tarjeta de adquisicin almacena el registro transmitido en la

memoria RAM no voltil, para que despus de desconectar el dispositivo de la PC empiece
la reproduccin del ECG. Sin embargo, existe otro mtodo de reproduccin, el cual se hace
en lnea (On Line) desde la PC sin necesidad de almacenar en memoria. Es de hacer notar
que el equipo reproductor se manipula por software en modo On Line, mientras que en el
otro modo se manipula por software.
Finalmente el circuito detector toma en la entrada el ECG reproducido

analgicamente, y detecta cada vez que ocurre el complejo QRS, discriminando la
frecuencia cardiaca en el caso de que sea mayor que la preestablecida.
3.1.- REPRODUCTOR DIGITAL EN LabView (ECG Player)
El programa en LabView denominado ECG Player, busca el directorio donde se

encuentra el registro que contiene el ECG del paciente, luego aplica el algoritmo de lectura
de formato 212 y reproduce ambos canales pudiendo visualizarse a una frecuencia de 360
muestras por segundo. Despus de que se reproduce el ECG, este es mandado del puerto
COM hacia el microcontrolador, a una velocidad mxima de 115.200 bits por segundo
(Bps). El software permite variar la escala del tiempo para visualizar con mayor precisin
el ECG. La figura 3.1 muestra como se selecciona el registro que se desea reproducir,
22
mostrando inmediatamente los datos del paciente como la edad, sexo, medicamentos y las
derivaciones de cada canal del ECG.
Figura 3.1.- Ilustracin de la Seleccin del Registro
Despus de seleccionar el registro se procede a convertir los datos para poder

visualizarlos en el monitor de LabView, como se puede observar en la figura 3.2.
Figura 3.2.- Ilustracin de la Conversin los datos en formato 212

23
Este es el momento cuando se toma la base de datos tal como se puede descargar de
la base de datos MI-BIH, y el programa ECG Player lleva los datos de 11 bits a 12 bits, ya
que 11 bits para un DAC de 16 bits de resolucin resulta dar una amplitud muy pequea
para nuestro propsito de visualizar el ECG en el osciloscopio.
Luego que termina la conversin podemos ver los dos canales del ECG, como se
muestra en la figura 3.3.
Figura 3.3.- Ilustracin de la Reproduccin con el programa ECG Player
Mientras se observan los dos canales, podemos distinguir la derivacin a la cual

corresponde cada canal, al igual que los datos del paciente que estn a la izquierda del
monitor. Debajo de los datos del paciente esta la opcin para empezar con la transmisin
del ECG al mdulo. Una vez seleccionada, el programa pide la configuracin puerto (ver
figura 3.4) COM1 COM4 correspondiente a los tipos de transmisin RS232 USB
respectivamente, para luego empezar el envo de la data, mostrando lo que se puede
observar en la figura 3.5.
24
Figura 3.4.- Configuracin del puerto para transmisin de datos.
Figura 3.5.- Ilustracin de los datos transmitindose a la tarjeta.

25
3.2.- TARJETA DE ADQUISICIN
Esta es una tarjeta de desarrollo en base a un microcontrolador HC08, el cual trabaja con
una arquitectura de 8 bits. La figura 3.6 muestra el prototipo de la tarjeta.
Figura 3.6.- Tarjeta de Adquisicin
La tarjeta de adquisicin de datos se implement con el objetivo de que realice las

siguientes funciones:
Recibir por el puerto serial o USB la data de la onda ECG transmitida desde el PC
hacia el reproductor ECG.
Controlar una memoria RAM externa con el propsito de almacenar la onda ECG
con sus respectivos dos canales.
Controlar una pantalla LCD de dos lneas con 16 caracteres para visualizar los datos
del paciente.
Mandar la data del ECG ya almacenada en la memoria RAM hacia un DAC de 16

bits de resolucin para convertir el ECG digital en una onda analgica.
26
Controlar el canal que se desea visualizar utilizando la pantalla LCD como interfase
grfica.
En la figura 3.7 se puede observar el diagrama de bloques bsico del funcionamiento de

la tarjeta adquisicin.
Conector Indicadores
MAX 40 Pines Visuales y Reset
232
Transmisin Microcontrolador
Desde el PC MC68HC908GP32
DB9
Alimentacin
Figura 3.7.- Diagrama de Bloques de la Tarjeta de Adquisicin
Para cumplir con los objetivos planteados, fue necesario agregar los componentes que
permitieron obtener el reproductor analgico ECG, los cuales son la memoria RAM de
2048 bytes, el display LCD de 2 filas x 16 caracteres y un DAC de 16 bits, todos
controlados con el microcontrolador HC08.
3.2.1.- DAC (Digital Analog Converter)
Este es un DAC de Analog Devices, modelo AD768 de 16 bits de resolucin, con alta
velocidad de conversin de digital-analgica, puede hacer hasta 30 millones de
conversiones por segundo. Tiene latches en las entradas digitales, dividido en un latch para
los 12 bits menos significativos y otro match para los 4 bits ms significativos. Este DAC
entrega en su salida valores de corriente que corresponde a la conversin digital
analgica, aunque puede configurarse para que la salida sea de voltaje. En la figura 3.8 se
muestra el diagrama funcional del DAC.
27
Figura 3.8.- Diagrama Funcional del DAC
La configuracin que se utiliz para el DAC es la que se muestra en la figura 3.9 con
una modificacin a la salida, cuyas conexiones se muestran en la figura 3.10 para cambiar
la configuracin de corriente a voltaje. Por otra parte, se utilizaron los puertos A y B del
micro para enviar la muestra digital del ECG y el puerto D para controlar el DAC a travs
de la seal de reloj. La forma como se implement el proceso de conversin fue generando
un pulso cada vez que se coloca una muestra en los puertos.
Figura 3.9.- Configuracin del DAC

28
El DAC utilizado se busc con el propsito de poder observar la onda analgica del
ECG de forma que se cumpla con las especificaciones recomendadas para los
electrocardigrafos. Hay que destacar los siguientes puntos:
Las muestras se encuentran en el PC con 11 bits ms un bit de signo, pero el

software ECG Player manda las muestras de la siguiente forma: se evala la
muestra verificando si tiene bit de signo, si lo tiene lo convierte a un dato de 11 bits
pero negativo, si no lo tiene lo deja positivo con los mismos 11 bits. A todas las
muestras se le restan el valor mnimo del registro y luego a todas las muestras
resultantes se les divide entre el nuevo valor mximo para normalizar los datos
(entre 0 y 19. Para finalizar a las muestras normalizadas se les multiplica por 212, de
esta forma quedan ya en escala de 12 bits. Cuando al micro le llegan los 12 bits, este
se encarga de colocar los 12 bits en los 12 pines ms significativos del DAC,
dejando los 4 menos significativos en cero.
El valor de corriente que se obtiene en la salida del DAC se calcula de la siguiente

forma:
DAC _ CODE
Iout = Irefin 4
65.535
Vout = Iout (RLoad RLad )
El DAC_CODE es la representacin decimal de la entrada del DAC, siendo un

entero que vara entre 0 y 65536. El valor mximo de la corriente de salida es
de 20 mA en el caso de que se use la mxima resolucin, ya que de acuerdo a la
figura 3.9, Irefin es de 5 mA.
Para manejar voltaje en la salida, es necesario incorporar en la etapa de salida del

DAC, un circuito recomendado por el fabricante que lleva el voltaje de salida en un
rango de -2.5 a 2.5 voltios. El circuito se muestra en la figura 3.10. Los modelos de
amplificadores A1 que recomienda el fabricante son de Analog Devices AD811,
29
AD8001, y AD9631. Los ms apropiados seran el AD845 y el AD797 por ser de

bajo ruido. En este caso se decidi usar el AD797.
Figura 3.10.- Circuito para voltaje a la salida del DAC 2.5 VDC
El AD797 es un amplificador ultra low noise. Es importante resaltar tambin que el

uso de este circuito para convertir la corriente en voltaje, disminuye el efecto de ruido que
se puede tener en la salida del DAC.
3.2.2 ALMACENAMIENTO DIGITAL: Memoria RAM
Para escoger este medio de almacenamiento digital se consideraron los siguientes

factores fundamentales: En primer lugar, el tamao de los registros de la base de datos del
MIT-BIH, en segundo lugar el hecho de que sea no voltil. Por ltimo, el hecho de que hace
al equipo reproductor porttil. En la figura 3.11 puede verse las conexiones por pines de la
memoria RAM.
30
Figura 3.11.- Encapsulado de la Memoria BQ4017
Caractersticas de Operacin
Voltaje de alimentacin en un rango de 4.5 a 5.5 voltios.
Temperatura de Operacin entre 0C y 70C.
La velocidad de acceso es de 70 ns.
Batera interna con capacidad de retencin de hasta 10 aos.
La memoria RAM cuenta con tres pines de control, CE para habilitar el chip, WE
para seleccionar lectura o escritura y OE para habilitar la entrada o la salida.
La memoria RAM es de 21 bits, por lo que es posible direccionar 221 posiciones de

memoria de tamao 1 byte, es decir, tiene 2 Megabytes de capacidad de almacenamiento.
Los algoritmos para escritura y lectura en la memoria RAM se muestran en la figura 3.12
(a) y (b) respectivamente.
31
INICIO INICIO
Alta Alta
WE y OE en ALTO Impedancia WE y OE en ALTO Impedancia
Modo Modo
WE en BAJO Escritura OE en BAJO Lectura
Se coloca el dato Se lee el dato

Dato en el Puerto en el Puerto Dato en el Puerto del Puerto
Fin de NO Fin de NO
Escritura Lectura
SI SI
FIN FIN
(a) (b)
Figura 3.12.- (a) Algoritmo para Escribir la RAM. (b) Algoritmo para Leer la RAM
Los algoritmos utilizados en el microcontrolador para leer y escribir en la RAM,

fueron implementados usando la tabla 3.1.
MODE CE WE OE
Not Selected H X X
Output Disable L H H
Read L H L
Write L L X
Tabla 3.1.- Tabla de la Verdad de la Memoria RAM BQ4017

32
3.2.3.- PANTALLA LCD (Liquid Cristal Display)
El LCD est constituido por un circuito impreso en el que estn integrados los
controladores del display y los pines para la conexin del display. Sobre el circuito impreso
se encuentra el LCD en s, rodeado por una estructura metlica que lo protege. En total se
pueden visualizar 2 lneas de 16 caracteres cada una, es decir, 2 x 16 = 32 caracteres. A
pesar de que el display slo puede visualizar 16 caracteres por lnea, puede almacenar en
total 40 por lnea. Es el usuario el que especifica que son solo 16 caracteres los que se van a
visualizar.
El LCD dispone de una matriz de 5x7 puntos para representar cada carcter. En total
se pueden representar 256 caracteres diferentes. 240 caracteres estn almacenados dentro
del la memoria del LCD y representan las letras maysculas, minsculas, signos de
puntuacin, nmeros, etc. Existen 8 caracteres que pueden ser definidos por el usuario. La
figura 3.13 muestra como se controla la pantalla LCD con el microcontrolador.
Figura 3.13.- Conexin del LCD con el HC08

33
Descripcin de los Pines
Pin N Smbolo Descripcin

1 Vss Tierra (gnd)
2 Vdd Alimentacin +5v
3 Vo Contraste del cristal liquido. ( 0 a +5V )
4 RS Seleccin del registro de control/registro de datos
5 R/W Seal de lectura/escritura
6 E Habilitacin del mdulo
7 14 DB0 DB7 Bus de datos bidireccional
15,16 -Led, +Led BackLight del Display
Tabla 3.2.- Conexiones de la Pantalla LCD
El contraste se vara a travs de un potencimetro de 10K. Colocando el pin RS en

nivel bajo se selecciona el registro de control y colocndolo en nivel alto se selecciona el
registro de datos. Colocando el pin R/W en nivel bajo se selecciona el modo escritura y
colocndolo en nivel alto se selecciona el modo lectura. Colocando el pin de Enable E en
nivel bajo se deshabilita el LCD. EL manejo de la pantalla LCD se implement utilizando
un bus de datos de 4 bits, donde los pines mas significativos reciben el dato multiplexado,
es decir, primero los 4 bits de la parte alta y luego los 4 bits de la parte baja.
El cdigo en lenguaje C que se implemento para la inicializacin y manejo del

display se realiz tomando como referencia el algoritmo que se describe a continuacin en
la figura 3.14.
34
Borrar Pantalla
RS R/W DB7 DB6 DB5 DB4 DB3 DB2 DB1 DB0
0 0 0 0 0 0 0 0 0 1
Mover el Cursor al Inicio

0 0 0 0 0 0 0 0 1 X
Direccin de Movimiento del Cursor

0 0 0 0 0 0 0 1 I/D X
Apaga o Prende el Cursor

0 0 0 0 0 0 1 D C B
Establece el Tamao de la Interfase con el Bus de Datos (4 8 bits),

Nmero de Lneas del Display y tipo de Carcter
0 0 0 0 1 D/L N F X X
Figura 3.14.- Algoritmo Bsico para inicializacin y manejo el LCD

35
3.3.- REPRODUCTOR ECG ANALGICO
Lo primero que se hizo en este proyecto fue trabajar con el prototipo de la tarjeta de
adquisicin que facilit el Grupo de Bioingeniera y Biofsica Aplicada (GBBA). El
cerebro de esta tarjeta es el microcontrolador HC08. Luego de evaluar los componentes que
eran necesarios para realizar el reproductor ECG, se estudiaron los recursos disponibles de
dicho microcontrolador para optar por los dispositivos mas adecuados.
El objetivo inicial de este proyecto era partir de la tarjeta de adquisicin existente,

optimizando las primitivas de funcionamiento y adaptarla al prototipo de la tarjeta del
reproductor de ECG analgico.
La primera mejora que se realiz fue aadirle el CP2103 Breakout Board de

comunicacin USB, que permite comunicar la tarjeta con las PCs y Laptops que no poseen
puerto serial alguno. A pesar de que la velocidad de transmisin del USB que es de 480
Mbps es mucho mayor que la velocidad serial, esta se ve limitada por la recepcin del
HC08, la cual es de hasta 115.200 bps..
Figura 3.15.- Jumpers para seleccionar entre el SERIAL y el USB
La figura 3.15 muestra los jumpers con los que se selecciona el puerto por donde
entra la data al microcontrolador. Los dos de extrema derecha son para la comunicacin
serial con el aislador ptico utilizado en los laboratorios del LABC. Los dos del centro son
para seleccionar el serial por medio del MAX232, y los dos de extrema izquierda son para
36
seleccionar el serial por el conector de 40 pines, el cual se conecta al CP2103 Breakout

Board conviertirndo de serial a USB.
El mdulo CP2103 es peer to PC, es decir maneja por un lado serial y por el otro
est esperando a comunicarse con un PC, por lo tanto fue necesario instalar en el PC los
drivers que maneja el CP2103 que incorpora un nuevo puerto COM virtual, cualquier
programa de alto nivel como LabView reconoce este puerto como si fuese otro puerto
serial, de modo que no hay que realizar ningn cambio al software respecto al protocolo de
comunicacin.
3.3.1.- MICROCONTROLADOR MC68HC908GP32
Este microcontrolador pertenece a la familia HC08 de Motorola, cuyas principales

caractersticas son:
Modelo de programacin HC05 mejorado.

Control de bucles optimizado.
16 modos de direccionamiento.
Registro de ndice y puntero de pila de 16-bits.
Transferencia de datos de memoria a memoria.
Rpidas instrucciones de multiplicacin de 8x8.
Rpidas instrucciones de divisin de 16/8.
Instrucciones BCD (Binario codificado en decimal).
Optimizacin para aplicaciones de control.
Soporte eficiente del lenguaje C.
Se pueden ver todos los componentes de esta familia en la pgina

http://www.freescale.com, en la seccin de la familia HC08G. Las caractersticas
principales del microcontrolador MC68HC908GP32 son:
Arquitectura de alto rendimiento M68HC08 optimizada para compiladores C.

Compatible con la familia 68HC05.
37
Frecuencia interna del bus de 8-MHz.

Cdigo de seguridad para la lectura y programacin de la memoria FLASH.
Firmware On-chip para la programacin desde PC.
Programable en el circuito.
Sistemas de proteccin:
"Watch Dog" opcional ( Computer Operating Properly (COP) reset).
Deteccin de baja tensin con reset opcional.
Deteccin de cdigo ilegal con reset.
Deteccin de direccionamiento ilegal con reset.
Diseo de bajo consumo, completamente esttico y varios modos de operacin.
32 Kbytes de memoria FLASH programable en circuito.
512 bytes de memoria RAM.
Mdulo de interfaz serie asncrono (SPI).
Mdulo de interfaz serie sncrono (SCI).
Dos temporizadores de 2 canales de 16 bits (TIM1 y TIM2) con captura de entrada
seleccionable, comparadores y capacidad de PWM en cada canal.
8 canales para conversin AD por aproximaciones sucesivas de 8 bits.
Mdulo generador de reloj con PLL "on-chip"C.
Hasta 33 pines de entradas/salidas de propsito general.
Resistencias de Pull up seleccionables en los puertos A, C, y D. La seleccin puede
ser de forma individual, por bit.
Corriente de entrada/salida de hasta 10mA por bit individual de cada puerto
Puerto de 8-bits para el manejo de teclado.
Encapsulado plstico 40 pines DIP, 42 pines SDIP o 44 pines QFP (quad flat pack).
El encapsulado del microcontrolador HC08 que usa la tarjeta de adquisicin es de
tipo dip de 40 pines. Segn se mestra en la figura 3.16.
38
Figura 3.16.- Encapsulado del MC68HC908GP32
La plataforma sobre la cual se program el HC08, es el CodeWarrior 2.1, un

ambiente que se basa en lenguaje C con la ayuda de mdulos llamados beans, los cuales
son herramientas que permiten configurar de forma muy fcil los recursos del
microcontrolador.
El microcontrolador HC08 cuenta con mdulos que le permiten realizar funciones

de control, estos mdulos pueden apreciarse en la figura 3.17.
39
Internal BUS
PROGRAMMABLE SERIAL COMMUNICATIONS DATA BUS SWITCH

TIMEBASE INTERFACE MODULE
SINGLE BREAKPOINT SERIAL PERIPHERAL MEMORY MAP

BREAK INTERFACE MODULE
DUAL VOLTAGE COMPUTER OPERATING CONFIGURATION

INHIBIT MODULE PROPERLY REGISTER 1
8 BIT KEYBOARD MONITOR CONFIGURATION

INTERRUPT MODULE REGISTER 2
2-CHANNEL TIMER 2-CHANNEL TIMER

INTERFACE 1 INTERFACE 2
Figura 3.17.- Mdulos internos del MC68HC908GP32
El bus interno del microcontrolador tiene conexin directa a los puertos, los cuales
son los perifricos del HC08, las entradas y salidas hacia los dispositivos que se desea que
el micro opere de forma controlada. La figura 3.18 muestra los puertos del HC08:
PTA7/KBD7 PTA0/KBD0
PORT
PORT PTB7/AD7 PTB0/AD0
PORT PTC4 PTC0
PORT PTD5 PTD0
PTE1/RxD
PORT PTE0/TxD
Figura 3.18.- Puertos del microcontrolador MC68HC908GP32

40
El microcontrolador necesita de un reloj externo para generar los pulsos de reloj,

internamente es capaz de multiplicar esa frecuencia del reloj externo para llegar a una mas
alta, en nuestro caso utilizamos un oscilador de cristal de 32.768 Hz, y programamos el
micro para que la frecuencia interna de reloj sea de 8 MHz, que es la mxima que nos
permite. El reloj utilizado es como el que se muestra en la figura 3.19.
Este oscilador se encuentra integrado en la tarjeta de adquisicin, ya que en el caso

de necesitar utilizar el microcontrolador a una frecuencia distinta es posible hacerlo
mediante software, pero para nuestros propsitos solo bast con trabajar a 8 MHz, ya que la
velocidad de transmisin serial mxima es de 115.200 bps slo a esa frecuencia, lo cual es
clave para la transmisin del ECG.
Figura 3.19.- Tarjeta del circuito oscilador de 32.768 Hz
Los componentes que forman parte del oscilador se muestran en la tabla 3.
Item Cantidad Referencia Valor

1 2 C1,C2 0,33pF
2 1 C3 0,033uF
3 1 C4 0,01uF
4 1 C5 0,1uF
5 1 J1 CON5
6 1 R1 10M
7 1 R2 330K
8 1 R3 10K
9 1 Y1 32.768Khz
Tabla 3.3.- Componentes del Oscilador

41
$0000 I/O Registers 64Bytes
$003F
RAM 512 Bytes
$0040 Unimplemented 32 KBytes
Flash Memory 32 KBytes

$023F
$0240 SIM Break Status Register
SIM Reset Status Register

$7FFF
$8000 Reserved (SUBAR)
SIM Break Flag Control

$FDFF
Interrupt Status Register 1
$FE00

$FE01 Reserved
Flash Control Register
$FE02 Break Address Register H
Break Address Register L
$FE03 Break Status and Control
LVI Status Register
$FE04 Unimplemented 3 Bytes
Figura 3.20.- Mapa de la Memoria del MC68HC908GP32
La memoria RAM del microcontrolador es de 512 bytes como se ve en la figura 3.20, pero
no se encuentra toda disponible para programar, ya que 40 bytes estn reservados para los
registros internos del micro, y la pila utiliza un tamao fijado por el usuario, as que en la
prctica la RAM termina menor.
42
3.4.- DISEO DEL REPRODUCTOR ANALGICO
Luego de analizar todos los mdulos que conforman el equipo reproductor

analgico de ECG, podemos ver en un esquema general el dispositivo que realiza la
funcin de tomar una base de datos que se encuentra almacenada en forma digital en un
PC, y reproducir en forma analgica la seal de ECG de un paciente cualquiera. Cabe
destacar que este sistema es parte del prototipo biomdico que adems de reproducir una
onda ECG debe detectar cambios en el ritmo cardaco. El esquema de cmo funciona la
parte de deteccin de eventos ser explicado en el siguiente punto.
Este es un sistema basado completamente en el uso de un microcontrolador con una

arquitectura de 8 bits, con control de componentes perifricos que son parte del diseo del
equipo reproductor. Finalmente, el sistema reproductor analgico comprende los siguientes
componentes:
Tarjeta de adquisicin en base al microcontrolador HC68MC908GP32, con

registros de 8 bits. Posee interfaz serial para comunicarse con una PC.
Comunicacin RS232 y tambin con un conversor USB serial CP2103, para efectos
del microcontrolador la comunicacin es serial pero visto desde le PC, se puede
transmitir el ECG por un puerto COM si es con cable serial o por medio de un
puerto COM virtual si la comunicacin es con un cable USB.
El protocolo de comunicacin entre la tarjeta de adquisicin y el PC permite una

conexin con computadoras de escritorio y laptops.
Una pantalla de cristal lquido que sirve de interfaz para que el usuario pueda saber
que canal es el que se esta reproduciendo, adems de poder visualizar la
informacin bsica del paciente y de permitir el funcionamiento del dispositivo.
43
Memoria RAM no voltil que permite el almacenamiento del registro del ECG,
haciendo porttil al dispositivo reproductor, independiente de la conexin con el PC
y trasladable hacia el lugar donde se encuentre el osciloscopio.
Conversor digital analgico de 16 bits, con mayor resolucin de la realmente

necesaria, ya que las muestras estn en un formato de 12 bits.
A partir de estos elementos es posible considerar que se tiene un sistema al cual se

le pueden transmitir los registros de la base de datos del MIT-BIH., ya sea por
comunicacin serial o USB, ello se configura desde el software ECG Player en
LabView. El equipo permite seleccionar si se desea transmitir un registro completo
o reproducir uno ya almacenado en la memoria RAM, a la cual no se lo borran los
datos cuando se le corta la alimentacin al dispositivo, ya que posee una batera
interna. El DAC, adems de sacar la onda analgica del ECG, tiene la salida que va
a tomar el sistema detector de eventos para discriminar los cambios de frecuencia
cardiaca del paciente. La figura 3.21 muestra el diagrama de bloques del sistema
reproductor analgico.
44
Figura 3.21.- Sistema Reproductor Analgico de ECG

45
La tabla 3.4 muestra como estn distribuidos los recursos del HC68MC908GP32
para controlar los distintos componentes que forman el sistema reproductor, los recursos
del micro salen a travs de los puertos que manejan datos o realizan funciones de control
Pines del
Asignacin Dispositivo que utiliza el recurso
Microcontrolador
PTC0 LCD_DATA_0
PTC1 LCD_DATA_1
Bus de datos hacia la pantalla LCD
PTC2 LCD_DATA_2
PTC3 LCD_DATA_3
Selecciona el modo (Transmisin desde PC
PTC4 MODO EJECUCIN
o Reproduccin desde Memeoria)
PTE0 TxD
Transmisin Serial
PTE1 RxD
PTD0 RS
Pines de control y manejo de la pantalla
PTD1 RW
LCD
PTD2 E
PTD3 DAC_CLOCK Seal de reloj del DAC
PTD4 COUTERS_RESET Pines de control de los contadores para el
PTD5 COUTERS_CLOCK direccionamiento de la memoria
PTA7 ECG_DATA_11
PTA6 ECG_DATA_10
PTA5 ECG_DATA_9
PTA4 ECG_DATA_8 Byte mas significativo de la data de ECG
PTA3 ECG_DATA_7 digital que conecta al DAC
PTA2 ECG_DATA_6
PTA1 ECG_DATA_5
PTA0 ECG_DATA_4
PTB7 ECG_DATA_3
PTB6 ECG_DATA_2 4 bits menos significativos de la data de
PTB5 ECG_DATA_1 ECG digital que conecta al DAC
PTB4 ECG_DATA_0
Valor analgico que preselecciona el ritmo
PTB3 Potencimetro TIME_SET
cardaco usado por el discriminador
PTB2 CE
Pines de control para el manejo de la
PTB1 RW
memoria RAM (Lectura/Escritura)
PTB0 OE
Tabla 3.4.- Disposicin de los Recursos del HC08

46
3.5.- DETECTOR DE QRS

Despus de reproducir analgicamente la seal del ECG, se implement un circuito
por el cul pasara dicho ECG, y que este sea capaz de detectar confiablemente el complejo
QRS de la seal. La deteccin del QRS es la base de nuestro estudio para discriminar el
ritmo cardiaco del paciente.
3.5.1.- OBTENCIN DEL INTERVALO R-R
Se pueden distinguir dos procedimientos diferentes para la obtencin de la serie RR

en funcin de la instrumentacin empleada:
Obtencin de la serie RR a partir de registros electrocardiogrficos ya

obtenidos y almacenados sobre cualquier soporte de memoria.
Obtencin directa de la serie RR en tiempo real.
Sea cual sea el procedimiento, para obtener la serie temporal RR se deben realizar los
siguientes pasos:
Amplificacin del ECG

Deteccin del complejo QRS
Obtencin del intervalo R-R midiendo el tiempo respecto al complejo anterior
En nuestro caso el ECG ya almacenado en la base de datos con una ganancia

especfica, sin embargo se le agreg una etapa de acondicionamiento que filtra y amplifica
el ECG. Lo que sigue para medir el intervalo R-R es la deteccin del QRS. Este detector de
es el punto crtico en la medida de la serie R-R y puede ser de dos tipos: detector por
software o detector por hardware.
El detector que se empleo es por hardware, ya que el objetivo es simular el ECG

analgico, en tiempo real y detectar en ese mismo instante de tiempo el complejo QRS. El
47
detector se basa en el modelo descrito por Willis J. Tompkins en su texto Biomedical

[8]
Digital Signal Processing , cuyo funcionamiento en diagrama de bloques puede verse en
la figura 3.22.
TP1 TP2 TP3

ECG Half wave
QRS Filter
amplifier rectifier
TP4 TP5 TP6
Threshold
Comparator Monoestable
circuit
Figura 3.22.- Diagrama de Bloques del Detector de QRS [8]
3.5.2.- ASPECTOS INICIALES DEL DISEO
Antes de la descripcin del circuito y del algoritmo de deteccin resulta conveniente

observar las caractersticas de la seal con la que se trabajar. La seal de ECG est
compuesta por los complejos QRS, las ondas P y T, interferencia de la red (50-60 Hz) y
artefactos de movimientos debido al movimiento de los electrodos. Para poder lograr una
deteccin exitosa se debe separar de la seal el complejo QRS. En la figura 3.23 se muestra
el espectro relativo de la seal de ECG, los complejos QRS, ondas P y T y otros ruidos,
basado en un estudio desarrollado por Thakor (1983). [9]
48
Figura 3.23.- Composicin espectral de la onda ECG.[8]
De otro estudio desarrollado por Thakor (1984), se puede examinar el espectro de

potencia de la Relacin Seal a Ruido (SNR) de los QRS con respecto a todos los dems
ruidos mencionados anteriormente. Thakor muestra que el mximo de la SNR se obtiene
utilizando un filtro pasabanda con frecuencia central de 17Hz y ancho de banda de 6Hz.
Figura 3.24.- SNR entre el complejo QRS y los distintos tipos de ruido.[8]
49
La etapa de amplificacin no se consider como parte del detector, sino que forma
parte de la etapa de acondicionamiento, lo cual es externo al detector. En el diagrama de
bloques de la figura 3.22 podemos distinguir lo siguiente: el detector puede ser analizado
por etapas y cada etapa posee puntos de pruebas que nos permiten visualizar la evolucin
del ECG hasta el momento de ser detectado el QRS. El detector de QRS consiste en las
siguientes 5 etapas:
3.5.2.1.- Filtro QRS.
El espectro de potencia de una seal de ECG normal tiene una relacin de seal a
ruido alrededor de 17 Hz. Es por eso que para detectar el complejo QRS, el ECG es pasado
a travs de un filtro pasa banda con una frecuencia de corte de 17 Hz y un ancho de banda
de 6 Hz.
3.5.2.2.- Rectificador de media onda.
Despus de filtrar la seal se rectifica la onda para quedarnos solo con la parte
positiva y compararla posteriormente con un valor umbral.
3.5.2.3.- Circuito de Umbral (Threshold circuit).
El voltaje pico de la onda rectificada y filtrada es almacenada en un capacitor. Una

fraccin de este voltaje es comparado con la seal filtrada y rectificada.
3.5.2.4.- Comparador.
El pulso del QRS es detectado cuando el voltaje de umbral es excedido. El capacitor

se carga con un nuevo voltaje de umbral despus de cada pulso. Por lo tanto, un nuevo
valor de umbral es determinado de la seal despus de ser generado cada pulso.
3.5.2.5.- Monoestable.
Un pulso de 200 milisegundos es generado con cada complejo QRS que es

detectado para evitar que sean detectadas las ondas T y se produzcan falsas detecciones.
50
El algoritmo de deteccin de QRS implementado esta basado en el desarrollado por

Pan y Tompkins. En la figura 3.25 se muestra el diagrama de bloques de dicho algoritmo,
donde se observan los filtros involucrados en el anlisis de la seal de ECG.
Figura 3.25.- Diagrama de bloques del algoritmo Pan-Tompkins [8]
El algoritmo de Pan y Tompkins implementa un filtro pasa banda de 2do orden

combinando un filtro pasabajo y un filtro pasaalto, para reducir el ruido junto con las
seales interferentes fuera de la banda de frecuencias en la que se encuentra el QRS. Un
derivador que enfatiza las pendientes de la onda R. Eleva al cuadrado para aumentar an
ms las altas frecuencias que corresponden al complejo QRS. Por ltimo se hace una
estimacin de la energa con una ventana mvil del tamao del QRS ms largo sin llegar a
la onda T.
3.5.3.- FILTRO PASABANDA DE SEGUNDO ORDEN
El filtro pasa banda se utiliza en la deteccin de QRS para filtrar las componentes de
frecuencia que estn fuera del rango ocupado por el complejo QRS. El ancho de banda del
filtro se elige como un compromiso entre la reduccin de ruido y la prdida de detalles de
alta frecuencia.
Un ancho de banda fijo es una limitante debido a la gran variabilidad que presentan
los complejos. Del estudio desarrollado por el modelo de Tompkins, se puede examinar el
espectro de potencia de la SNR de los QRS con respecto a todos los ruidos que se generan
51
con el ECG. Tompkins muestra que SNR mximo se obtiene utilizando un filtro pasa
banda con frecuencia de corte igual a 17 Hz y factor de calidad igual a 3.
El circuito de la figura 3.26 muestra el circuito elctrico que se utiliz para el filtro
pasa banda de segundo orden.
Figura 3.26.- Circuito del Filtro Pasa Banda de Segundo Orden
La onda ECG es filtrada por el pasa banda de forma que acte como un derivador
amplificando las caractersticas de alta frecuencia del complejo QRS, mientras atena las
bajas frecuencias de la onda P y de la onda T.
Aplicando los clculos respectivos, se tiene que la funcin de transferencia obtenida

para el circuito elctrico del filtro pasabanda anterior es:
0.0006947 s 3 0.02174 s 2
H (s ) =
(2.22 10 )
5
s 4 + 0.001505 s 3 + 0.03177 s 2 + 0.2331 s + 1
Figura 3.27.- Expresin de la Funcin de transferencia del filtro pasabanda implementado

52
Por otra parte la grfica de dicha funcin de transferencia se muestra en la figura

3.28
Figura 3.28.- Grfica de la Funcin de transferencia del filtro pasabanda implementado
En la entrada del filtro debe verse una seal como la de la figura 3.29(a) y la seal
filtrada debera de ser como se muestra en la figura 3.29(b).
(a) (b)
Figura 3.29.- (a) Onda ECG sin filtrar. (b). Onda ECG despus del filtro
53
3.5.4 RECTIFICADOR DE MEDIA ONDA
Despus de que la seal es filtrada, se procede a pasarla por un circuito rectificador,

de forma que los QRS que sean negativos debido a la derivacin que se tome del paciente
sean tambin detectados. El rectificador eleva al cuadrado la seal del ECG, y lo que se
obtiene en la salida de esta etapa es lo que se muestra en la figura 3.30.
Figura 3.30.- Onda ECG Filtrada y Rectificada
Despus de rectificar la seal, se le hace pasar por una ventana de tiempo para
desechar falsas detecciones de QRS, pero eso depender del algoritmo de deteccin que se
implemente. La figura 3.31 muestra el circuito elctrico que se implement para rectificar
la onda filtrada de ECG.
Figura 3.31. Circuito Rectificador de Media Onda

54
3.5.5.-CIRCUITO DE UMBRAL (THRESHOLD CIRCUIT)
Este mdulo almacena el ltimo valor pico de la ltima onda del ECG filtrada y
rectificada. El propsito de guardar este valor es llevar un registro del valor mximo del
ECG en todo instante de tiempo, de forma que cada vez que se supere ese umbral se pueda
decir que se ha detectado un complejo QRS. El circuito de la figura 3.32 muestra como fue
que se implement esta etapa del detector.
La seal del ECG llega al amplificador operacional de OP496 y es comparado con

el valor de voltaje referencia (Vt) que esta en el capacitor Cdet4, si este valor es menor, el
capacitor mantiene su nivel de voltaje, de lo contrario un nuevo valor es almacenado en el
capacitor. Dicho circuito detecta que se ha producido un QRS cuando la seal de ECG
filtrada y rectificada supera el umbral de Vt. El umbral de Vt se fija en el momento en que
se detecta un QRS.
Figura 3.32.- Circuito de Threshold
Este umbral de Vt va decayendo exponencialmente hasta el siguiente QRS que se

detecta. En la figura 3.33 se muestra como evoluciona el umbral hasta detectar un QRS. La
seal de ECG est dibujada para que se reconozcan fcilmente los QRS, pero se debe tener
presente que una vez filtrada y rectificada, el aspecto de la seal no es del tpico ECG.
55
Bsicamente, el umbral consta de un valor fijo constante mas el valor de pico de la

seal ECG filtrado que se obtiene en un instante posterior a la deteccin del QRS. Este
tiempo es de 10 milisegundos, es decir que se la da 10 milisegundos para que llegue a su
valor pico.
Cada vez que se detecta un complejo QRS inmediatamente se genera una ventana de
tiempo de 200 milisegundos con el fin de no detectar las posibles ondas T que pudieran
estar presentes luego del filtro y se produzcan falsas detecciones.
Figura 3.33.- Evolucin del umbral de Vt hasta la deteccin un QRS.
3.5.6.- COMPARADOR
Esta es la etapa previa de deteccin de QRS, aqu se mide el valor de la seal del
ECG y se compara con una fraccin del valor que se encuentra almacenado en el circuito de
umbral.
Si el valor de la onda ECG es mayor que el valor que cae sobre la resistencia de 820
Kohm, entonces es muy probable que se haya detectado un complejo QRS. Si por el
contrario, no se supera ese valor, entonces la salida es cero.
56
De acuerdo al modelo que se decidi utilizar para construir el detector de QRS, la

ltima etapa esta formada por un monoestable, el cual es redisparable y tiene un perodo de
200ms en el cual espera por cada complejo QRS.
Para este caso se decidi sustituir el monoestable por un microcontrolador de la

familia HC08, especficamente el MC68HLC908QT4 (QT4), el cual aparte de realizar la
ltima etapa del detector de QRS, es capaz de seleccionar entre 5 rangos de frecuencias y
discriminar entre el ritmo cardaco del paciente. Adems, si detecta que el ritmo cardaco
esta por encima del tiempo prefijado, manda una seal de disparo de 10 milisegundos que
se usa para rechazar el envo de shock elctrico de los desfibriladores.
En la figura 3.34 se ilustra el circuito elctrico del comparador y el

microcontrolador QT4 que calcula los tiempos de los intervalos R-R y discrimina el ritmo
cardaco segn el tiempo preestablecido.
Figura 3.34.- Circuito Comparador

57
3.6.- MICROCONTROLADOR MC68HLC908QT4
El HC68HLC908QT4 (QT4) es un miembro de la familia de controladores de alto

rendimiento con arquitectura de 8 bits. La familia HC08 posee un set de instrucciones
complejo (CISC).
Figura 3.35.- Encapsulado del MC68HLC908QT4
El micro QT4 cuenta con mdulos que le permiten realizar funciones de control,
estos mdulos pueden apreciarse en la figura 3.36. Una ventaja que posee este
microcontrolador respecto a otros de la misma familia, es que es capaz de trabajar con un
reloj interno, este reloj interno tiene una velocidad mxima de operacin de 4MHz.
Figura 3.36.- Mdulos internos del MC68HLC908QT4

58
El micro slo cuenta con un puerto, el cual tiene asignado para sus pines los
distintos recursos que ofrece, como interrupcin por teclado, 4 canales de ADC, timer, entre
otros. Los pines disponibles son solo 6, ya que dos de los ochos del QT4 estn destinados
para la alimentacin y tierra. En la tabla 3.5 puede observarse mejor las caractersticas de
este microcontrolador y los recursos que ofrece.
Tabla 3.5.- Caractersticas del MC68HLC908QT4
Para el diseo del de la etapa del monoestable correspondiente al detector se decidi

usar el microcontrolador MC68HLC908QT4, ya que nos ofrece las siguientes ventajas:
Grabar el intervalo de tiempo R-R.
Indicar visualmente cada vez que se detecta un QRS.
Mandar una seal de disparo de 10 milisegundos cuando hay una variacin en el

ritmo cardiaco que cae fuera del rango establecido.
Indicar de forma sonora que se ha establecido una seal de disparo hacia un

desfibrilador.
Ajustar el tiempo para la discriminacin ritmo.
Programar de forma sencilla las rutinas de interrupcin.
No requiere circuito oscilador externo.
Es de bajo consumo.
59
Adems de las ventajas que nos da el microcontrolador, se puede decir que con respecto
a un monoestable nos ofrece lo siguiente:
Flexibilidad en el diseo.
Posibilidad de reprogramar las ruinas de interrupcin.
Reduce el volumen del circuito.
3.6.1.-PROGRAMACIN DEL MC68HLC908QT4
La programacin de este microcontrolador al igual que el utilizado en el reproductor

analgico, es el lenguaje C, por medio del programa CodeWarrior. Este programa que
cuenta con una interfaz para familiarizar al programador con el microcontrolador, es de uso
para toda la familia de los HC08.
Figura 3.37.- Ventana Principal del CodeWarrior para la programacin del QT4
60
La figura 3.37 muestra en ambiente principal de programacin del micro

MC68HLC908QT4, ah se pueden distinguir distintas ventanas, est el Target CPU donde
se muestra el modulo del QT4 con los recursos que estn siendo utilizados en sus pines. En
la esquina inferior izquierda esta el Bean Selector, donde se van agregando al proyecto los
distintos mdulos que ofrece el QT4, los cuales son fcilmente configurables. Arriba del
Bean Selector est el Project Panel, que nos da informacin de los beans que han sido
cargados al proyecto, permitiendo que se hagan cambios durante la programacin as como
cargar los mtodos que posee cada bean, los cuales facilitan la programacin del QT4. En
el Project panel tambin se configura el CPU del micro. A la derecha se observa el panel de
programacin, que posee los archivos donde se escribe el cdigo del programa fuente.
Figura 3.38.- Mdulos de programacin disponibles para la programacin del QT4
Son tres archivos principales: el archivo events.c, donde se encuentran las rutinas de
los vectores de interrupcin. En los casos donde produce una interrupcin, el programa
entra al mdulo correspondiente del evento y ejecuta el cdigo de dicha rutina. El segundo
es el que posee el nombre del proyecto, ah es donde se encuentra el cdigo principal y las
61
funciones que debe ejecutar el QT4. El tercero es el de las variables y es un archivo .h,
dentro de l estn las variables comunes tanto para el events.c como archivo que lleva el
nombre del proyecto. Adems es posible trabajar con ms mdulos que, los cuales pueden
ir agregndose al proyecto.
Este software permite tambin debugear el programa compilado antes de

programar el microcontrolador. La figura 3.39 muestra como se ejecuta lnea por lnea el
cdigo del programa en el simulador dando una idea de cmo se comportara el micro una
vez programado en fsico.
Figura 3.39.- Simulador del CodeWarrior.

62
3.7.- DISEO DEL CIRCUITO DE DISCRIMINACIN DE RITMO
Luego de analizar todos los mdulos que conforman el circuito detector de complejo
QRS, podemos ver en un esquema general el dispositivo que realiza la funcin de medir el
intervalo R-R de la onda del ECG que le manda el reproductor analgico, utilizando un
timer para medir el tiempo entre el QRS anterior y el QRS actual.
Al medir el intervalo R-R con un timer, se comete un error de Tc segundos en cada

intervalo R-R, donde Tc es el perodo de oscilacin del timer.
Figura 3.40.- Clculo de los tiempos en las Secuencias RR
Utilizando el QT4 se le di una ventana de 200ms, durante el cual hace caso omiso
a cualquier pulso que venga del detector ya que se supone que es suficiente para dejar pasar
la onda T sin ser detectada como falso QRS. Luego de que pasan 200 ms, se evala si el
perodo de la seal tard mas tiempo o menos tiempo que el de referencia fijado por el
usuario, de ser menor este tiempo, significa que la frecuencia cardiaca fue mayor y se enva
la seal de disparo hacia el desfibrilador, en caso contrario, de que el tiempo sea mayor no
se realiza ninguna accin y reiniciando la cuenta para comparar la prxima deteccin.
El tiempo que posee el temporizador es de 1 milisegundo, es decir que cada

milisegundo incrementa un contador que va acumulando el tiempo que tarda en llegar el
prximo QRS.
63
La tabla 3.6 muestra como estn distribuidos los recursos del QT4 para controlar los
distintos componentes que forman el sistema discriminacin de ritmo. Los recursos del
micro salen a travs de los puertos que manejan datos o realizan funciones de control..
Pines del
Asignacin Dispositivo que utiliza el recurso
Microcontrolador
PTA0 PULSO_DESF Conector hacia el desfibrilador
PTA1 BUZZER_PULS Seal que activa el Buzzer
PTA2 QRS_DET Seal que viene del detector de QRS
PTA3 RESET Reset, en sincrona con el IRQ del GP32
Valor analgico que preselecciona el ritmo
PTA4 Potencimetro TIME_SET
cardaco usado por el discriminador
PTA5 QRS_SIG Led indicador de deteccin de QRS
Tabla 3.6.- Recursos utilizados del MC68HLC908QT4
Este es un sistema basado en componentes analgicos complementado con el uso

del microcontrolador QT4 de arquitectura de 8 bits, para la programacin del algoritmo de
deteccin, con control de indicadores que ayudan a saber el momento en cual ha ocurrido la
deteccin de la seal de QRS. Finalmente, el sistema detector de QRS comprende los
siguientes componentes:
Un filtro pasa banda de frecuencia central de 17 Hz, ancho de banda de 6 de Hz y

factor de calidad de 3 para lograr una mayor relacin de seal a ruido.
Un rectificador de media onda para hacer positivos todos los QRS.
Un circuito de threshold que almacena el valor pico del ltimo QRS detectado.
Un comparador para establecer el umbral que debe superar la seal para que se le
considere un QRS.
Un microcontrolador que se encarga por software de desechar las seales que no

son QRS.
64
Adems, es el microcontrolador el que realiza la etapa final de mandar una seal de

disparo hacia un desfibrilador cuando hay un cambio en el ritmo cardaco. La figura
3.41 muestra el diagrama de bloques del detector de QRS.
Figura 3.41.- Diseo del Detector de QRS y Discriminador Ritmo Cardaco

65
CAPTULO 4 RESULTADOS
En este captulo, se presenta un resumen de los logros alcanzados durante este

proyecto. La divisin del captulo se basa en las diferentes secciones que forman el
proyecto, siguiendo el mismo orden con el que se ejecut. En general, se presentarn las
evaluaciones de los resultados obtenidos mostrando el producto final as como su
desempeo, y las pruebas que se obtuvieron con los registros de base de datos de MIT-BIH.
4.1.- MDULO ECG Player
El desarrollo del proyecto se fue realizando en montajes de circuitos hechos sobre

protoboard. Despus de montar el circuito reproductor y detector en el protoboard y de
realizar las pruebas correspondientes a la ejecucin, la base de datos que se descarga desde
el PC, se procedi a realizar el diseo de la tarjeta para su posterior fabricacin. En primer
lugar se procedi con el diseo del todos los circuitos en forma esquemtica, partiendo de
los circuitos correspondientes a las alimentaciones reguladas tanto positivas como
negativas, colocando los respectivos capacitores de bypass en las alimentaciones de cada
dispositivo, as como tambin la colocacin de tierras analgicas y digitales por separado
para evitar la generacin de ruido en la tarjeta. El circuito esquemtico de todo el mdulo
reproductor/detector ECG Player se muestra en la figura 4.1
Posteriormente se diseo el layout del circuito impreso del mdulo utilizando para
ello el software Protel DXP 2004, el cual posee herramientas especiales para fabricacin de
tarjetas PCB (Printed Circuit Board). El diseo requiri de una tarjeta de doble cara para
poder adaptarla a las dimensiones de la tarjeta de adquisicin, tal como se muestran en las
figuras 4.2(a) correspondiente a la cara de superior y 4.2(b) correspondiente a la cara
inferior. Ambas imgenes estn impresas en escala real.
66
DA
HC08GP 32
Ecg11 40 +5V
PTA7 Vcc
+9V -5V +9V Ecg10 39 +5V +5V
PTA6 Gnd Count_hi
Ecg09 38 R_Sel
PTA5 38
1K
PT78NR105S ON/ OFF Ecg08 37 1 16 +5V LCD_Hea de r
Plug PTA4 37 Q12 +VCC
1 2 Ecg07 36 Sa te_select 15 Cc1 Cl1
IN OUT PTA3 36 Q11 0.1uF 1uF +5V
Ecg06 35 Pul s_Sta te 14 8
GND PTA2 Reset Q10 GND GND
Ecg05 34 LCD_Data0 Cm1 +5V 12 Contrst
Ti erra s PTA1 PTC0 0.1uF
Q9 Cont
Ca1 Ecg04 33 LCD_Data1 13 10K LCD_RS
PTA0 PTC1 Q8 RS
3
0.47uF
Ca2 Ca3 9 32 LCD_Data2 36 2 4 LCD_RW
AGND
Gnd PTC2 +VCC A20 Q7 R/W
10uF 0.1uF 10 31 LCD_Data3 35 2 LCD_E
GND
Vcc PTC3 Cm2 A19 Q6 E
Ecg03 30 Sa te_select 3 3
Time_Set
PTB7 PTC4 10uF A18 Q5 D0
Ecg02 29 TxD MEM_CE 32 5
PTB6 TxD CE A17 Q4 D1
+5V Ecg01 28 RxD MEM_OE 4 6
PTB5 RxD OE A16 Q3 D2
Ecg00 27 RSTQT4 MEM_WE 33 7 11 Reset_c ount
PTB4 IRQ WE A15 Q2 RST D3
UA78M05 15 26 LCD_RS 5 9 10 LCD_Data0
RLed_ON PTB3 PTD0 A14 Q1 CLK D4
1 3 MEM_CE 25 LCD_RW 30 +5V LCD_Data1
IN OUT 100 PTB2 PTD1 A13 D5
MEM_WE 24 LCD_E Ecg11 6 LCD_Data2
GND PTB1 PTD2 D7 A12 D6
MEM_OE 23 Dac_Cloc k Ecg10 27 1 16 +5V LCD_Data3
PTB0 PTD3 D6 A11 Q12 +VCC D7
Ca4 MEM_Clock 22 Ecg09 25 15 Cc2
PTD5 Gnd D5 A10 Q11 Led+
2
0.47uF 0.1uF
Ca5 Ca6 Reset_c ount 21 Ecg08 28 14 8 Sw 1
PTD4 Vcc D4 A9 Q10 GND Led-
10uF 0.1uF Ecg07 29 12
D3 A8 Q9
Cd1 +5V Ecg06 7 13
D2 A7 Q8
+5V 0.1uF Cu3 VBUS Ecg05 8 4
10uF D1 A6 Q7
Cusb_1 Ecg04 9 2
1uF
D0 A5 Q6
Cd2 Pot_Time Set 7 10 10 3 +5V
Cusb_2 REGIN NC A4 Q5
10uF +5V 0.1uF
6 13 11 5
VDD NC A3 Q4
3 14 1 12 6
GND NC NC A2 Q3
100
DAC Cd3 11 15 34 13 7 11 Reset_c ount Rq2
10uF /SUSP END NC NC A1 Q2 RST
25 -5V 12 16 18 14 9 10 MEM_Clock
+5V SUSPEND NC GND A0 Q1 CLK
Ecg11 26 9 17
D15 -5V /RST NC
Ecg10 2 18 SRAM Count_lo
D14 RI NC
Ecg09 Dac_Cloc k Cd4 28 19
D13 Clock Cd5 0.1uF DTR NC Rq1
Ecg08 4 10uF 27 20 QRS_Sig Q2
D12 NC DSR NC 1K
Ecg07 2 +5V 1 21 +5V
D11 NR -5V Cd7 DCD NC
Ecg06 6 1uF 24 22 VBUS +
D10 RefIN RTS NC
Ecg05 23 8 1 Pot_Buz
D9 Rd1 Rd2 CTS VBUS +5
1K
1K
Ecg04 TxD 25 5 2 Buzzer

D8 Rd3 Rd4 RXD D- D-
Ecg03 3 RxD 26 4 3
D7 RefOut 1K 1K TXD D+ D+ RBuz3
Ecg02 Cd6 4 Buzzer_Sig Q1
D6 1uF
NC 1K
Ecg01 5 CP2101 5
D5 RefCom GND
Ecg00 8 +5V
7
D4 Cf2
1 Rd7 2 TCL04 0.1uF Mini_USB
D3 OutA 75 Cd9
27 +V 6 0.1uF 8 7
D2 OutB 20 AD797A FILTIN +VCC -5V
24.9
Rd6 3 -V 1 1
D1 Rd5 CLKIN
28 5 Cf3 5
4
D0 LadCom Rf1 1.5uF
1K
15 1 5 3
4
AD797B
DCom Cf1 FILTO -V
0.1uF 2 3 Cf4 6
LS CLKR 1.5uF ECG Ec g_sig
AD768AR 6 4 +5V 2 +V
Cd8 AGND -VCC -5V
-5V 1uF Cam1 8 Cam2
1
1uF ECG
7
1uF
Cf5 +5V +5V
2
0.1uF Pot_a 1 RBuz1
-5V
1K
Cdet2
10K
ECG 0.47uF OP2D Ra1 7 8
Rdet3 DISC +VCC
820K
Cdet1 Rdet6
0.47uF 13 Inv1B
4 Buzzer_Puls
Rdet1 100K Inv1A RST De sfibril ado
1K
2 OP2A OP2B 14 QRS_Det RBuz2
62K Rdet5 OP496
1 6 OP2C 12 6 3 Buzzer_Sig Pulso_Desf 1
THR OUT
120K
OP496 100K
Rdet2 Cdet3 3 7 10 Ci1 2
0.47uF OP496 1uF CBuz1 TRIG
5 D1
8 0.1uF 1 5
GND CNTL
820K
2
OP496 CBuz2
9 +5V Inv1C Inv1D
Rdet4 D2 0.1uF
Pulso_Desf TL555C
QRS_Det
Rdet7 IRQ/KBI2 AD0/KBI0
Time_Set Buzzer_Puls
AD2/KBI4 AD1/KBI1
1K
4 11 RSTQT4 QRS_Sig Title

+5V +V -V -5V RST/KBI3 AD3/KBI5
Cdet4 Vcc HC 08-QT4 Vss
Cdet5 Cdet6 1uF
1uF
820K
1uF
Cu1 Size Number Revision
Rdet9 0.1uF
A4
+5V Cu2 Date: 14/01/2006 Sheet of
1.5uF File: C:\Doc uments and Settings\..\ECG Player.SCHDOC
Drawn By:
Figura 4.1.- Esquemtico del Mdulo Reproductor / Detector ECG Player

67
(a)
(b)
Figura 4.2.- Circuito impreso ECG Player, (a) Cara Superior, (b) Cara Inferior
Una caracterstica de este diseo es que por la cara de arriba estn solo los
componentes que comprenden el sistema reproductor analgico, mientras que por la cara
de abajo estn solo los componentes que comprenden el detector de QRS.
68
El diseo en el software de Protel DXP 2004 esta hecho con el propsito de utilizar
componentes superficiales en casi toda su totalidad, con la excepcin de la memoria RAM
cuyo encapsulado no es superficial, adems de algunos jumpers. Otra caracterstica del
diseo de la tarjeta es que tiene bien definidas las reas digitales, analgicas, as como las
tierras y las reas de alimentacin.
4.2.- EQUIPO ECG PORTTIL
Con los layout hechos en Protel se decidi mandar a hacer la tarjeta con la empresa
Monte Vitare, para luego soldar los componentes que conforman la tarjeta del reproductor
analgico y detector de eventos con discriminador de ritmo cardaco, los acabados finales
de la tarjeta sin componentes se muestran a continuacin en las figuras 4.3 y 4.4
Figura 4.3.- Acabado final del PCB ECG Player, sin componentes (Cara Superior)
69
Figura 4.4.- Acabado final del PCB ECG Player, sin componentes, (Cara inferior)
Figura 4.5.- Acabado final del PCB ECG Player con sus componentes, (Cara Superior)
70
Figura 4.6.- Acabado final del PCB ECG Player con sus componentes, (Cara Inferior)
Despus de finalizar la elaboracin de la tarjeta, se procedi a acoplarla con la

tarjeta de adquisicin que facilit el GBBA, para luego incorporarla a una caja y tener el
producto terminado. Las figuras 4.7 y 4.8 muestran el prototipo del sistema reproductor y
detector de eventos con discriminador de ritmo cardaco.
Figura 4.7.- Prototipo del Mdulo ECG Player acoplado a la Tarjeta de adquisicin
71
Figura 4.8.- Cable de alimentacin y cable USB acoplados al Mdulo ECG Player
4.2.1- OPERACIN DEL EQUIPO PORTTIL
Despus de que el equipo ECG porttil recibe la data del registro que sea mandado
desde el PC, esta se encuentra almacenada en la memoria RAM, por lo que no importa que
se desconecte la comunicacin, el equipo puede ya reproducir dos canales de una onda
ECG.
Al encender el equipo, lo primero que hace es verificar si la memoria esta vaca, de

ser as, pide de forma inmediata la transmisin de un registro desde el software en
LabVIEW, si por el contrario encuentra que la memoria tiene ya almacenada un registro,
pasa a estar en modo detenido y mostrando la informacin del paciente a la cual pertenece
la data.
En todo momento el LCD muestra en pantalla esta informacin, y el usuario puede

seleccionar si desea transmitir un nuevo registro desde el PC por medio de un pulsador, o si
desea empezar a reproducir el registro existente.
72
Otro pulsador es el que permite empezar a reproducir el canal 1 del ECG

almacenado, si se vuelve a presionar el botn, se cambia al canal 2 desde el comienzo del
ECG, y se presiona una vez ms, se vuelve al modo detenido.
Antes de visualizar cualquiera de los dos canales, se debe seleccionar con un

potencimetro el ritmo cardaco que se desea discriminar en el detector de eventos, de
modo que si el tiempo es menor, se manda la seal de disparo hacia el desfibrilador, pero si
el tiempo R-R es mayor, no se toma ninguna accin.
La pantalla LCD muestra en la primera lnea el nmero de registro que se encuentra

en la memoria RAM, seguido del modo de operacin, ya sea detenido, derivacin del canal
1 o derivacin del canal 2. En la segunda lnea se muestra el sexo del paciente y su edad,
seguido del ritmo cardaco preestablecido como umbral para la discriminacin., esto se
ilustra en la figura 4.9. Por otra parte es necesario mencionar que el consumo en corriente
del equipo es bajo ya que consume un mximo de 380mA, sin embargo el consumo puede
ser menor al deshabilitar la luz de fondo de la pantalla LCD la cual tiene un consumo de
100mA. Los datos tcnicos se especifican el la tabla 4.1.
Caractersticas de Operacin Valor Nominal

Alimentacin de Entrada 7 - 12 VDC
Alimentacin Regulada 5 VDC
Consumo de Corriente mxima 380 mA
Modo en Espera Si
Tabla 4.1. Especificaciones Tcnicas del Mdulo ECG Player

73
Los componentes utilizados para la fabricacin de la tarjeta ECG Player se

describen en la tabla 4.2
Descripcin Parte Componente

Schmit Trigger Inverter 74LS14 Schmit Trigger Inverter
Timer 555 555 TL555C
Non Volatile SRAM 2048Kx8 2048 Kbytes SRAM BQ4017MC-70
Regulador +5V superficial 7805 Regulador +5V
16 Bits Fast Digital-Analog Converter AD768AR AD768AR
Opamp AD797 Opamp
Trimer 50K Amplif
Micro_Switch BackLight MicroSwitch
Buzzer Buzzer Buzzer
Capacitor cermico 0.47uF Ca1,Ca4, Cdet1, Cdet2, Cdet3 0.47uF
Ca2, Ca5, Cd2, Cd3, Cd5, Cm2,
Capacitor Tntalo 10uF 10uF
Cu3
Ca3, Ca6, CBuz1, CBuz2, Cc1,
Capacitor cermico 0.1uF Cc2, Cd1, Cd4, Cd9, Cf1, Cf2, Cf5, 0.1uF
Cm1, Cu1, Cusb_2
Cam1, Cam2, Cd6, Cd7, Cd8,
Capacitor cermico 1uF Cdet4, Cdet5, Cdet6, Ci1, Cl2, 1uF
Cusb_1
Capacitor Tntalo 1.5uF Cf3, Cf4, Cu2 1.5uF
Header, 16-Pin Conector LCD LCD
Trimer 10K Contrst 10K
12-Bit Counter Counter_hi, Couter_low MM74HC4040
Conversor USB-Serial CP2101 Chip USB/Serial
Diodo Rectificador Standard D1, D2 Diodo
Diodo de proteccin DA Diodo_Alim
Conector SMA Desfibrilador, Ecg_sig Conector SMA
Mini Conector USB Mini_USB Mini_USB_5Pin
Led Superficial Rojo ON/OFF Led Superficial
Low Power Opamp OP496 OP496
Trimer 1K Pot_Buz
Regulador inversor -9V PT78NR105S PT78NR105S
Transistor NPN 2N3904 Q1, Q2 2N3904
Led Superficial Verde QRS Led Superficial
Microcontroller
HC08-QT4 QT4
HC08QT4
Resistencia sup 0805 Ra1 10K
RBuz1, RBuz2, RBuz3, Rd1, Rd2,
Resistencia sup 0805 1K
Rd3, Rd4, Rdet7, Rf1, Rq1, R_Sel
74
Resistencia 1/8W Rd5 20

Resistencia 1/8W Rd6 24.9
Resistencia 1/8W Rd7 75
Resistencia sup 0805 Rdet1 62K
Resistencia sup 0805 Rdet2 120K
Resistencia sup 1206 Rdet3, Rdet4, Rdet9 820K
Resistencia sup 0805 Rdet5, Rdet6 100K
Resistencia sup 0805 RLed, Rq2 100
Pulsador sencillo State Pulsador
2-Conductor Jack Supply Conector de Alim
Conector 40 Pins Tarjeta de Adquisicin HC08GP32 HC08GP32
Butterworth 4th Order lowpass filter TCL04 Filtro
Header, 2-Pin TIERRAS Jumper Tierras
Trimer 10K TIME_SET
Tabla 4.2. Lista de componentes utilizados para la construccin del prototipo

75
4.3.- REPRODUCTOR Y DETECTOR EN EL OSCILOSCOPIO
En la figura 4.9 puede observarse la reproduccin en el osciloscopio del registro 100

de la base de datos que corresponde a un paciente de sexo masculino de 69 aos de edad,
cuyo ECG fue tomado a partir de las derivaciones V1 correspondiente al canal 1, y MLII
correspondiente al canal II. Por otra parte se puede observar un tren de pulsos asociado a la
deteccin de cada complejo QRS, (en este caso el canal 1). En la figura 4.10 se observa la
informacin de lo que se est reproduciendo, como lo es el nmero del registro, la el canal,
el sexo, la edad y el perodo que se establece como umbral para la seal del ECG.
Figura 4.9.- Reproduccin del Registro 100 en el osciloscopio
Figura 4.10.- Informacin del Registro 100 en el LCD, reproduciendo el canal 1

76
4.4.- EVALUACIN DEL DETECTOR DE QRS
El sistema de deteccin de QRS fue probado reproduciendo 10 registros distintos

(solo el canal 1) de ECG con el propsito de cuantificar el porcentaje de aciertos en la
deteccin de los QRS a lo largo de cada registro, es decir, aproximadamente 30 minutos de
reproduccin, ya que cada registro contiene 650.000 muestras por cada canal. Los
resultados obtenidos fueron comparados con los proporcionados en las anotaciones de la
base de datos del MIT-BIH, de forma que se pudo evaluar que tan confiable es el detector
de QRS. Adems de ello se cont el nmero de intervalos de tiempo R-R menores de los
tiempos preseleccionados para la discriminacin de ritmo, para estas pruebas los tiempos
fueron de 300ms y 400ms
Registro: 100
Paciente: Masculino. 69 aos de edad
Canal 1: V5
Canal 2: MLII
QRS detectados: 2.274 (segn anotaciones en la base de datos)
Ritmo Cardaco
300ms 400ms
Preseleccionado
Nmero de QRS
2.241 2.241
detectados
Nmero de intervalos R-R

menores del ritmo 158 889
cardaco seleccionado
PORCENTAJE DE
ACIERTOS 98,54%
Tabla 4.3. Porcentaje de aciertos en el registro 100

77
Registro: 101
Paciente: Femenino. 75 aos de edad
Canal 1: MLII
Canal 2: V1
Ritmo Cardaco
300ms 400ms
Preseleccionado
Nmero de QRS
1.859 1.859
detectados
6 776
PORCENTAJE DE
ACIERTOS 99,19%
Registro: 102
Canal 1: V5
Canal 2: V2
Ritmo Cardaco
300ms 400ms
Preseleccionado
Nmero de QRS
2.187 2.187
detectados

menores del ritmo 5 1.402
PORCENTAJE DE
ACIERTOS 99,77%

78
Registro: 103
Paciente: Masculino. Edad no registrada
Canal 1: MLII
Canal 2: V2
Ritmo Cardaco
300ms 400ms
Preseleccionado
Nmero de QRS
1.875 1.875
detectados

PORCENTAJE DE
ACIERTOS 89,67%
Registro: 104
Canal 1: V5
Canal 2: V2
Ritmo Cardaco
300ms 400ms
Preseleccionado
Nmero de QRS
2.296 2.296
detectados

PORCENTAJE DE
ACIERTOS 99,35%

79
Registro: 111
Canal 1: MLII
Canal 2: V1
Ritmo Cardaco
300ms 400ms
Preseleccionado
Nmero de QRS
2.036 2.036
detectados

PORCENTAJE DE
ACIERTOS 95,45%
Registro: 116
Canal 1: MLII
Canal 2: V1
Ritmo Cardaco
300ms 400ms
Preseleccionado
Nmero de QRS
2.326 2.326
detectados

PORCENTAJE DE
ACIERTOS 96,07%

80
Registro: 121
Canal 1: MLII
Canal 2: V1
Ritmo Cardaco
300ms 400ms
Preseleccionado
Nmero de QRS
1.842 1.842
detectados

PORCENTAJE DE
ACIERTOS 98,18%
Registro: 122
Canal 1: MLII
Canal 2: V1
Ritmo Cardaco
300ms 400ms
Preseleccionado
Nmero de QRS
2.474 2.474
detectados

PORCENTAJE DE
ACIERTOS 99,79%

81
Registro: 200
Canal 1: MLII
Canal 2: V1
Ritmo Cardaco
300ms 400ms
Preseleccionado
Nmero de QRS
2.754 2.754
detectados

PORCENTAJE DE
ACIERTOS 98,63%
4.5.- SOFTWARE ECG Player EN LabView 7.1
El software ha sido desarrollado para manejar cualquier registro de la base de datos

del MIT-BIH. ste posee herramientas que permiten analizar la onda del ECG desde el
computador, permite adems conocer la informacin bsica del paciente. Solo maneja el
formato 212.
El tiempo que tarda en descargarse un registro en la memoria RAM depende del

tamao de dicho registro y de la velocidad a la que se configure la transmisin. En nuestro
caso, se utiliza una tasa de transmisin de 155.200 bps y registros de 1.950.000 bytes, dicho
tiempo es de 2,82 minutos, es decir 2 minutos con 50 segundos aproximadamente es lo que
se toma el software ECG Player en transmitir un registro completo a la memoria RAM del
mdulo reproductor. En la figura 3.4 del captulo anterior se ilustra la ventana del software
82
para confirmar el puerto de transmisin, es de hacer notar que los tiempos de transmisin
son similares para cualquiera de los dos puertos.
El monitor del reproductor en LabView permite visualizar en la misma ventana las

dos derivaciones correspondientes a los dos canales del ECG. Cada registro tarda un
determinado tiempo en aparecer en la ventana con sus dos canales, ya que primero se
realiza una conversin del formato 212 para poder obtener la data de cada canal, en la
figura 4.11 se muestra como se reproduce en el software de LabView los dos canales del
registro 102 una vez que los datos ya han sido convertidos.
Figura 4.11. Ilustracin de la reproduccin en software del registro 102.
Despus que el programa muestra los dos canales, se puede hacer un anlisis con las
herramientas que proporciona el LabVIEW. Estas herramientas permiten realizar las
siguientes funciones sobre la onda del ECG.
Desplazarse por el registro completo con el uso del scrollbar.

Visualizar los 30 minutos de seal en una sola imagen.
Trasladar la ventana de forma que se vea un solo canal.
Realizar acercamientos (zoom) para observaciones detalladas del ECG
CAPTULO 5 CONCLUSIONES Y RECOMENDACIONES
Se desarroll un prototipo de un sistema reproductor ECG analgico con

discriminador de ritmo cardaco, basado en una tarjeta de adquisicin con el
microcontrolador HC08. El dispositivo es compatible con las computadoras que trabajan
con el puerto serial y con aquellas que lo hacen con el puerto USB, y tiene capacidad de
almacenamiento de un registro completo en una memoria RAM no voltil. En lo referente al
detector de eventos, se realiz un prototipo analgico al cual se le aadi en su ltima etapa
un pequeo microcontrolador MC68HC908QT4. En este proyecto se logr el propsito de
reproducir registros de una base de datos digital de seales de electrocardiografa, y
tambin la implementacin de discriminacin del ritmo cardaco del ECG en observacin.
A partir de los resultados obtenidos se presentan conclusiones y posteriormente se

sugieren recomendaciones relacionadas con el proyecto, para sus posibles mejoras del
mismo.
5.1.- CONCLUSIONES
5.1.1.- Reproductor de ECG:
La versin final del reproductor analgico, reproduce seales que estn en

formato 212.
A la tarjeta de adquisicin se le aadi una memoria RAM no voltil, una

pantalla LCD y un DAC de 16 bits de resolucin.
La transmisin de la data por el puerto USB, se realiza de forma sencilla

utilizando un puerto virtual COM, el cual se instala en el PC con el driver del
mdulo USB SERIAL.
El microcontrolador puede ser programado con el BOOTLOADER estando en la

misma tarjeta, no hay necesidad de que sea removido permitiendo que se le
hagan mejoras al firmware.
84
Mediante la pantalla LCD y el botn de play/stop, el usuario puede escoger

entre los dos canales posibles que se van a reproducir, si desea que se trasmita
un nuevo registro o si prefiere tener el dispositivo en stand by.
5.1.2.- Detector de QRS
El circuito analgico empleado, detecta el intervalo de tiempo RR de la seal del

electrocardiograma que sale del reproductor.
El microcontrolador HC908QT4 utilizado en la etapa final del detector,

funciona adems para discriminar el ritmo cardiaco.
El detector manda una seal de amplitud 5 voltios durante 10 milisegundos

cuando el ritmo cardiaco es preestablecido es mayor que el intervalo de tiempo
R-R determinado.
Un sonido emitido por un buzzer sirve de indicador para saber el momento en el

cual se disparo el pulso de 10ms, igualmente el detector posee un indicador
visual que se enciende cada vez que se detecta un complejo QRS.
5.1.3.- Software en LabView 7.1
El programa en LabView permite abrir la carpeta donde se encuentra guardada

la base de datos del MIT-BIH.
Luego de elegir el registro especfico, se manda a reproducir, y es posible

apreciar los dos canales de la onda del ECG de ese paciente en particular.
Las herramientas del LabView permiten hacer un estudio de cada canal una vez
reproducido, como observar con detalle un intervalo en particular, ver la onda
completa o hacer un zoom a un trozo del ECG que se desee apreciar mejor.
Despus de reproducir los dos canales, se configura la velocidad de transmisin

y el puerto COM por el cual se enva el ECG hacia el equipo reproductor.
85
5.2.- RECOMENDACIONES
El Mdulo ECG Player es un dispositivo de pruebas para reproducir seales de

onda ECG con dos canales, de pacientes que tienen frecuencias cardiacas irregulares. La
deteccin de QRS y el disparo de la seal hacia el desfibrilador ocurren en tiempo real,
mientras se reproduce la onda ECG.
Para lograr un sistema que tenga posibilidades de ser comercial, se tienen las
siguientes recomendaciones:
Dadas las limitaciones del la familia de microcontroladores HC08 debido a su

arquitectura de 8 bits, sera de gran utilidad reemplazarlo por un microcontrolador
ms potente de mayores recursos, como un HC12, que tenga mas memoria RAM,
mas mdulos perifricos y mas puertos.
Sustituir la memoria RAM paralela por una del tipo SD, de forma que siga siendo
no voltil pero con la opcin de darle portabilidad a la informacin almacenada.
Aadirle el manejo de otros formatos estndar aparte del 212, como por ejemplo el
de 16 bits que tambin puede descargarse de la pgina del MIT
Agregarle al equipo un sistema de alimentacin de respaldo, para que cuente con

autonoma en los casos en que se corte la alimentacin principal.
Llevar los filtros analgicos y las etapas del detector de QRS a implementaciones
con algoritmos digitales, de forma que se economice en componentes y costo,
siempre y cuando se cuente con un microcontrolador capaz de hacerlo en tiempo
real.
REFERENCIAS
[1] Selkurt E., Phisiology, 337, Little Brown & Company, Boston, 1971.
[2] http://www.svnp.es/Documen/ecg.pdf
[3] http://www.nlm.nih.gov/medlineplus/spanish/ency/article/000184.htm
[4] http://www.physionet.org/physiobank/annotations.shtml
[5] http://www.physionet.org/physiotools/wag/signal-5.htm#sect7
[6] Anderson, D., Universal Serial Bus System Arquitecture, Addison Wesley
Developers Press, 1997.
[7] Annimo: http://www.usb.org.
[8] Willis J. Tompkins, Biomedical Digital Signal Processing, Prentice Hall,

Wisconsin, 1993.
[9] Thakor, N. V., Webster, J. G., and Tompkins. Estimation of QRS Complex Power
Spectra for Design of a QRSFilter. IEEE Trans. Biomed. Eng. 1983; BME-31: 702-
05.
[10] Annimo, http://petrus.upc.es/~wwwdib/tesis/MAGARCIA/intro.pdf
[11] Annimo, Analog Devices Inc.: http://www.analog.com.
[12] Joseph D. Bronzino, The Biomedical Engineering Handbook, Volume I,
[13] Annimo, Motorola Semiconductors : http://www.freescale.com.
[14] Annimo, Texas Instruments: http://www.ti.com.
[15] Annimo, Maxim Integrated Products, Inc.: http://www.maxim-ic.com.

87
[16] [Smith et al., 1982] S.E. Smith and S.A. Smith Heart rate variability in healtly
subjects measured with a bedside computer based technique, clinical Science
Vol 61, pags. 379 383, 1981.
[17] [Shin et al., 1989] S.J. Shin, W.N. Tapp, S.S Reisman & B.H Natelson, Assessment
of automatic regulation of heart rate variability by the metod of complex
demodulation, IEEE Transactions on Biomedical Engineering, vol BME 36, pags
274 283, 1989.
[18] [Womack, 1971] B.F. Womack, The analysis of respiratory sinus arrhythmia
using spectral analysis and digital filtering, IEEE Transactions on Biomedical
Engineering vol. 18, pags 399 409, 1971.
[19] Cruz, J.,Sistema de Monitoreo de signos vitales basado en Embedded Internet,

Trabajo de grado, Universidad Simn Bolvar, 2001.
[20] Lucani, D., Cataldo, G., Sistema Electrocardiogrfico Inalmbrico, Trabajo de

grado, Universidad Simn Bolvar, 2004

Sistema Reproductor de Ecg Digital y Detector de Eventos Con Discriminación de Ritmo Cardíaco

Загружено:

Сведения о документе

Авторское право

Доступные форматы

Поделиться этим документом

Поделиться или встроить документ

Параметры публикации

Этот документ был вам полезен?

Это неприемлемый материал?

Авторское право:

Доступные форматы

Sistema Reproductor de Ecg Digital y Detector de Eventos Con Discriminación de Ritmo Cardíaco

Загружено:

Авторское право:

Доступные форматы

UNIVERSIDAD SIMN BOLVAR

Decanato de Estudios Profesionales

SISTEMA REPRODUCTOR DE ECG DIGITAL

Sartenejas, Enero del 2006

SISTEMA REPRODUCTOR DE ECG DIGITAL

Realizado con la Asesora de

Sartenejas, Enero del 2006

SISTEMA REPRODUCTOR DE ECG DIGITAL Y DETECTOR

Aprobado con mencin: _________

A mi papa, por apoyarme en todo momento.

3.4.- DISEO DEL REPRODUCTOR ANALGICO...42

Figura 2.1.- (a) Ubicacin en la superficie corporal de las derivaciones de ECG

Figura 3.19.- Tarjeta del circuito oscilador de 32.768 Hz ..40

Tabla 3.1.- Tabla de la Verdad del la Memoria RAM BQ4017 ...31

ADC Conversor de analgico a digital (Analog to Digital Converter).

La fibrilacin auricular es la arritmia sostenida de mayor ocurrencia en pacientes

El estudio de la fibrilacin auricular ha llevado a desarrollar durante muchos aos,

Concretamente, el presente trabajo tiene como objetivo el diseo y la

El reproductor es un dispositivo de adquisicin y procesamiento de dos canales

Luego de reproducir analgicamente las seales electrocardiogrficas, se procede a

El circuito del detector cuenta con la caracterstica de emitir un pulso de 10

En este captulo se introducen los conceptos fundamentales para el soporte terico

En primer lugar, se realizar una introduccin a la electrocardiografa y a los

La Electrocardiografa es una tcnica de medicin de la actividad elctrica del

El objetivo del ECG es determinar el funcionamiento del corazn usando como

Se han establecido una serie de estndares que varan en cuanto al nmero de

2.1.1.- ONDAS QUE COMPRENDEN LA SEAL ECG

Las primeras tres derivaciones se denominan derivaciones estndar o derivaciones

Las otras derivaciones se denominan derivaciones unipolares. El nombre de cada

Tres de las derivaciones unipolares en el ECG de 12 derivaciones son: aVR,

V1 - En margen derecha del esternn, a nivel del cuarto espacio intercostal.

V1: 4 espacio intercostal derecho, lnea paraesternal derecha.

V2: 4 espacio intercostal izquierdo, lnea paraesternal izquierda.

V3: Simtrico entre V2 y V4.

V4: 5 espacio intercostal izquierdo, lnea medioclavicular.

RA LA V5: 5 espacio intercostal izquierdo, lnea anterior axilar.

En un ECG normal se pueden observar diferentes deflexiones, llamadas ondas y

Figura 2.2.- Ondas presentes en un ECG

La onda P est constituida por la suma de la depolarizacin auricular. El complejo

La onda P es habitualmente baja y redondeada, dibujndose como un trazo ancho de

La onda Q, primera onda negativa del electrocardiograma normal, representa la iniciacin

La onda R, positiva y aguda es normalmente ms amplia, y su altura depende de la

La onda S, negativa, es de profundidad cambiante segn la derivacin que se

La onda T, generada por el proceso de repolarizacin ventricular es positiva en la

La onda U aparece ocasionalmente y se inscribe como una deflexin que sigue

2.2.- FIBRILACIN AURICULAR

La fibrilacin auricular es un trastorno del ritmo cardaco (arritmia) por lo general

En una fibrilacin auricular, las aurculas son estimuladas a contraerse con

Figura 2.3.- ECG de la Fibrilacin Auricular

Las causas subyacentes de la fibrilacin auricular incluyen disfuncin del ndulo

cardioversin elctrica es posible convertir la fibrilacin auricular en un ritmo normal

2.3.- BASE DE DATOS DE ECG

Para este proyecto se estudiaron los distintos registros pertenecientes a la base de

Archivo .hea: Es un archivo de texto donde se encuentran los datos asociados a

Nombre de archivo: Indica el nombre del archivo donde se encuentran

Valor Inicial: Indica el valor (ya convertido) de la primera muestra de cada

Checksum: Indica la suma de todas las muestras de cada canal.

Descripcin: Aqu se especifica la derivacin que fue tomada del paciente.

Informacin Adicional: Las ltimas dos lneas contienen el sexo y la edad de la

Figura 2.4.- Formato archivo .hea (registro 100)

Archivo.dat: Es un archivo binario en complemento a dos, donde se encuentran

Figura 2.5.- Formato 212: Ordenamiento de los bits por cada 3

2.4.- ESTNDARES DE COMUNICACIN

En la realizacin de este trabajo, se utilizar el estndar RS-232 y el estndar USB