Ed 313 Eletrica Digital

CURSO DE
ELETRNICA
DIGITAL
INTRODUO
Os circuitos equipados com processadores, teis, e dividimos o trabalho em doze captulos:

cada vez mais, esto fazendo parte do cotidiano Sistemas de numerao
do tcnico e/ou engenheiro, tanto de campo como lgebra de Boole e portas lgicas
de desenvolvimento. Famlia TTL
Hoje, dificilmente encontramos um equipamen- Famlia CMOS
to, seja ele de consumo ou de produo, que no Funes lgicas
possua pelo menos um processador (DSP, Flip-Flops
microprocessador, ou microcontrolador). Funes lgicas integradas
fato tambm que vrios profissionais encon- Multivibradores
tram muitas dificuldades na programao e desen- Contadores
volvimento de projetos com esses componentes, Decodificadores
simplesmente por terem esquecido alguns concei- Registradores de deslocamento
tos fundamentais da eletrnica digital clssica. Displays
A inteno desse especial justamente essa,
ou seja, cobrir possveis lacunas sobre essa Tivemos o cuidado de elaborar alguns testes,
tecnologia de modo simples e objetivo. Procuramos para que o leitor possa acompanhar melhor sua
complementar a teoria com circuitos prticos e percepo.
1
CURSO DE ELETRNICA DIGITAL
LIO 1
ELETRNICA ANALGICA E DIGITAL

SISTEMAS DE NUMERAO
1.1- ANALGICO E DIGITAL modo contnuo numa escala. Os va-

lores dos sinais no precisam ser in- COMPUTADORES: os com-
Por que digital? Esta certamen- teiros. Por exemplo, um sinal de udio, putadores atuais so digitais em
te a primeira pergunta que qualquer que analgico, varia suavemente sua totalidade e praticamente
leitor que est chegando agora e tem entre dois extremos, enquanto que um no usado outro tipo de confi-
apenas alguma base terica sobre sinal digital s pode variar aos saltos, gurao. No entanto, nem sem-
Eletrnica faria ao encontrar o nosso observe a figura 1. pre foi assim. Nas primeiras d-
curso. Conforme o leitor pode perceber, cadas deste sculo, quando os
Por este motivo, comeamos jus- a diferena bsica entre os dois tipos circuitos eram ainda valvulados,
tamente por explicar as diferenas de eletrnica est associada inicial- os primeiros computadores
entre as duas eletrnicas, de modo mente ao tipo de sinais com que elas eram mquinas analgicas. A
que elas fiquem bem claras. Devemos trabalham e no que elas fazem com impreciso e algumas outras di-
lembrar que em muitos equipamen- os sinais. ficuldades tcnicas que estes
tos, mesmo classificados como De uma forma resumida podemos computadores apresentavam fi-
analgicos ou digitais, encontraremos dizer que: zeram com que logo fossem
os dois tipos de circuitos. o caso dos A Eletrnica Digital trabalha com substitudos pelos circuitos digi-
computadores, que mesmo sendo sinais que s podem assumir valores tais hoje usados.
classificados como mquinas estrita- discretos ou inteiros.
mente digitais podem ter em alguns A Eletrnica Analgica trabalha
pontos de seus circuitos configura- com sinais que podem ter qualquer
es analgicas. valor entre dois limites. dos em computadores e outras m-
Uma definio encontrada nos li- quinas no processam os sinais ba-
vros especializados atribui o nome de seados em uma finalidade simples
Eletrnica Digital aos circuitos que 1.2 - LGICA DIGITAL determinada quando so fabricados.
operam com quantidades que s po- Os circuitos digitais dos computa-
dem ser incrementadas ou Os computadores e outros equi- dores e outros equipamentos so ca-
decrementadas em passos finitos. pamentos que usam circuitos digitais pazes de combinar os sinais toman-
Um exemplo disso dado pelos funcionam obedecendo a um tipo de do decises segundo um comporta-
circuitos que operam com impulsos. comportamento baseado no que se mento lgico.
S podemos ter nmeros inteiros de denomina Lgica. evidente que se o leitor deseja
pulsos sendo trabalhados em qual- Diferentemente dos circuitos am- realmente entender como as coisas
quer momento em qualquer ponto do plificadores comuns que simplesmen- acontecem nos circuitos digitais, deve
circuito. Em nenhum lugar encontra- te amplificam, atenuam ou realizam partir exatamente do aprendizado do
remos meio pulso ou um quarto de algum tipo de processamento simples comportamento lgico. Podemos di-
pulso. dos sinais, os circuitos digitais usa- zer que a lgica nos permite tirar
A palavra digital tambm est as-
sociada a dgito (do latim digitu, dedo)
que est associado representao
de quantidades inteiras. No pode-
mos usar os dedos para representar
meio pulso ou um quarto de pulso.
Na Eletrnica Analgica trabalha-
mos com quantidades ou sinais que
podem ter valores que variam de Figura 1 - Os sinais digitais variam aos saltos.
2
concluses ou tomar decises a par-

tir de fatos conhecidos.
Por exemplo, a deciso de acen-
der uma lmpada quando est escu-
ro uma deciso lgica, pois a pro-
posio e a concluso so fatos
relacionados. Figura 2 - Elementos simples de lgica so a base de funcionamento dos circuitos digitais.
Ao contrrio, a deciso de acen-
der uma lmpada, porque est cho-
vendo no uma deciso lgica, pois
os fatos envolvidos no tm relao.
Evidentemente, os fatos relaciona-
dos acima so simples e servem
para exemplificar como as coisas
funcionam. dedos. Assim, tomando os dedos das
Na eletrnica dos computadores, mos podemos contar objetos com
o que temos a aplicao da lgica facilidade at certo ponto.
digital, ou seja, de circuitos que ope- O ponto crtico ocorre quando te-
ram tomando decises em funo de mos quantidades maiores do que 10.
coisas que acontecem no seu prprio O homem resolveu o problema pas- Figura 3 - A posio do algarismo
interior. claro que os computadores sando a indicar tambm a quantida- d seu valor relativo.
e seus circuitos digitais no podem de de mos ou de vezes em que os
entender coisas como est escuro ou dez dedos eram usados. nmero e que estes pesos so po-
est chovendo e tomar decises. Assim, quando dizemos que temos tncias da base. Por exemplo, para a
Os circuitos lgicos digitais traba- 27 objetos, o 2 indica que temos duas base 10, cada algarismo a partir da
lham com sinais eltricos. mos cheias ou duas dezenas mais direita tem um peso, que uma po-
Assim, os circuitos lgicos digitais 7 objetos. O 2 tem peso 10. tncia de 10 em ordem crescente, o
nada mais fazem do que receber si- Da mesma forma, quando dizemos que nos leva unidade (dez elevado
nais com determinadas caractersti- que temos 237 objetos, o 2 indica que a zero), dezena (dez elevado ao
cas e em funo destes tomar deci- temos duas dezenas de mos chei- expoente um), centena (dez eleva-
ses que nada mais so do que a pro- as ou duas centenas, enquanto o 3 do ao quadrado), ao milhar (dez ele-
duo de um outro sinal eltrico. indica que temos mais 3 mos cheias vado ao cubo) e assim por diante,
Mas, se os sinais eltricos so di- e finalmente o 7, mais 7 objetos, fi- conforme a figura 7.
gitais, ou seja, representam quantida- gura 3. Em outras palavras, a posi- Em Eletrnica Digital costumamos
des discretas e se a lgica baseada o dos algarismos na representao dizer que o dgito mais direita, por
em tomada de decises, o prximo dos nmeros tem um peso e em nos- representar a menor potncia ou ter
passo no entendimento da Eletrnica so sistema de numerao que deci- menor peso, o dgito ou bit* menos
Digital, partir para o modo como mal este peso 10, veja a figura 4. significativo ou LSB (Less Significant
as quantidades discretas so repre- O que aconteceria se tivssemos Bit) enquanto que o mais esquerda
sentadas e entendidas pelos circuitos um nmero diferente de dedos, por o mais significativo ou MSB (Most
eletrnicos. exemplo 2 em cada mo? Significant Bit). Para a base 4, con-
Isso significaria, em primeiro lugar, forme observamos na figura 8, os d-
que em nosso sistema de base 4 (e gitos tm potncias de 4.
1.3 - SISTEMAS DE NUMERAO no base 10) s existiriam 4 algaris-
mos para representar os nmeros: 0,
Figura 5 - Na base 4
O modo como contamos as quan- 1, 2 e 3, confira a figura 5.
so usados 4
tidades vem do fato de possuirmos 10 Para representar uma quantidade
algarismos.
maior do que 4 teramos de usar mais
de um algarismo.
Assim, para indicar 7 objetos na
base 4, teramos uma mo cheia com
4 e mais 3. Isso daria 13, figura 6.
Veja ento que no 13 na base 4,
o 1 tem peso 4, enquanto que o 3 tem
o seu valor normal. Figura 6 - Treze na base quatro
De uma forma generalizada, dize- equivale a sete na base 10.
mos que dependendo da base do sis-
Figura 4 - Os pesos so tema os algarismos tm pesos que *O bit que o dgito binrio (na base 2)
potncias de 10 no sistema decimal. correspondem sua posio no ser estudado mais adiante.
SABER ELETRNICA ESPECIAL N 8 - 2002 3

dgitos conforme sua posio no n-

mero. Assim, vamos tomar como
exemplo o valor 1101 que em binrio
representa o nmero 13 decimal e ver Dgito
como isso ocorre. ou bit
O primeiro dgito da direita nos in- Figura 9 - Pesos na numerao binria.
Figura 7 - Os pesos aumentam dica que temos uma vez o peso des- Decimal Binrio Decimal Binrio
da direita para a esquerda. te dgito ou 1. 0 0 9 1001
O zero do segundo dgito da direi- 1 1 10 1010
1.4 - NUMERAO BINRIA ta para a esquerda indica que no te- 2 10 11 1011
mos nada com o peso 2. 3 11 12 1100
Os circuitos eletrnicos no pos- Agora o terceiro dgito da direita 4 100 13 1101
suem dedos. para a esquerda e que tem peso 4 5 101 14 1110
evidente tambm que no seria 1, o que indica que temos uma vez 6 110 15 1111
muito fcil projetar circuitos capazes quatro. 7 111 16 10000
de reconhecer 10 nveis de uma ten- Finalmente, o primeiro dgito da 8 1000 17 10001
so ou de outra grandeza eltrica sem esquerda que 1 e est na posio
o perigo de que qualquer pequeno de peso 8, nos diz que temos uma Para o leitor que pretende enten-
problema fizesse-os causar qualquer vez oito. der de Eletrnica Digital aplicada aos
confuso. Somando uma vez oito, com uma computadores h momentos em que
Muito mais simples para os circui- vez quatro e uma vez um, temos o preciso saber converter uma indi-
tos eletrnicos trabalhar com um sis- total, justamente a quantidade que cao em binrio para o decimal cor-
tema de numerao que esteja mais conhecemos em decimal como treze. respondente.
de acordo com o seu princpio de fun- Veja ento, conforme indica a fi- Podemos dar como exemplo o
cionamento e isso realmente feito. gura 9, que na numerao binria, os caso de certas placas que so usa-
Um circuito eletrnico pode ter ou dgitos vo tendo pesos da direita das no diagnstico de computadores
no corrente, ter ou no tenso, pode para a esquerda que so potncias e que possuem um conjunto de LEDs
receber ou no um pulso eltrico. de 2, ou seja, dois elevado ao expo- que acende indicando um nmero
Ora, os circuitos eletrnicos so ente zero que um, dois elevado ao correspondente a um cdigo de erros.
mais apropriados para operar com si- expoente 1 que 2, dois ao quadra- Os LEDs apagados indicam o alga-
nais que tenham duas condies pos- do que 4 e assim por diante. rismo 0 e os LEDs acesos, o algaris-
sveis, ou seja, que representem dois Basta lembrar que a cada vez que mo 1.
dgitos ou algarismos. nos deslocamos para a esquerda, o Vamos supor que num diagnsti-
Tambm podemos dizer que as peso do dgito dobra, figura 10. co a sequncia de acendimento dos
regras que regem o funcionamento Como no existe um limite para os LEDs seja 1010110. preciso saber
dos circuitos que operam com ape- valores dos pesos, isso significa que por onde comear a leitura ou seja,
nas duas condies possveis so posvel representar qualquer quan- se o de menor peso o da direita ou
muito mais simples. tidade em binrio, por maior que seja, da esquerda.
Assim, o sistema adotado nos cir- simplesmente usando o nmero apro- Nas indicaes dadas por instru-
cuitos eletrnicos digitais o sistema priado de dgitos. mentos ou mesmo na representao
binrio ou de base 2, onde so usa- Para 4 dgitos podemos represen- da valores binrios, como por exem-
dos apenas dois dgitos, correspon- tar nmeros at 15; para 8 dgitos po- plo na sada de um circuito, preciso
dentes a duas condies possveis de demos ir at 255; para 16 dgitos at saber qual dos dgitos tem maior peso
um circuito: 0 e 1. 65 535 e assim por diante. e qual tem menor peso.
Mas, como podemos representar O leitor deve lembrar-se desses Isso feito com uma sigla adota-
qualquer quantidade usando apenas valores limites para 4, 8 e 16 dgitos da normalmente e que se refere ao
dois algarismos? de um nmero binrio, pois eles tm dgito, no caso denominado bit.
A idia bsica a mesma usada uma grande im-
na representao de quantidades no por tncia na
sistema decimal: atribuir pesos aos Informtica.
A seguir da-
mos a represen-
tao binria dos
nmeros deci-
mais at 17 para
uma melhor ilus-
trao de como
Figura 10 - Na numerao binria os pesos
tudo funciona:
Figura 8 - Os pesos na base 4. dobram a cada digito deslocado para a esquerda.
4
Os computadores usam muitos ti- A prpria existncia de um 0, j

Figura 11 - pos de algoritmos quando fazem suas nos sugere que se trata de um nme-
Extremos de operaes, se bem que a maioria no ro menor que 1 e portanto, fracionrio.
um nmero precise ser conhecida dos leitores. Ocorre que os dgitos deste nme-
binrio. Assim, para a converso de um ro tm pesos que correspondem a
decimal para binrio, como por exem- potncias de 2 negativas, que nada
plo o 116, o que fazemos uma srie mais so do que fraes, conforme a
de divises sucessivas, figura 12. seguinte sequncia:
Assim, conforme citado anterior- Vamos dividindo os nmeros por
mente, para o dgito de menor peso 2 at o ponto em que chegamos a um Dgito Peso Valor
ou bit menos significativo adotada valor menor que 2 e que portanto, no 0, x 1 = 0
a sigla LSB (Less Significant Bit) e pode mais ser dividido. 0 x 1/2 = 0
para o mais significativo adotada a O resultado desta ltima diviso, 1 x 1/4 = 0,25
sigla MSB (Most Significant Bit), figu- ou seja, seu quociente ento o pri- 1 x 1/8 = 0,0625
ra 11. meiro dgito binrio do nmero con- 0 x 1/16 = 0
O que fazemos somar os valo- vertido. Os demais dgitos so obti- 1 x 1/32 = 0,03125
res dados pelos dgitos multiplicados dos lendo-se os restos da direita para
pelo peso de sua posio. No caso a esquerda da srie de divises Somando os valores relativos te-
do valor tomado como exemplo, que realizamos. Tudo muito simples e remos:
1010110, temos: rpido. 0,25 + 0,0625 + 0,03125 = 0,625
Dgito Peso Valor O nmero decimal representado

1 x 64 = 64 portanto 0,625.
0 x 32 = 0
1 x 16 = 16 Veja que usando tantos dgitos
0 x 8 = 0 quantos sejam necessrios podemos
1 x 4 = 4 representar com a preciso desejada
1 x 2 = 2 um nmero decimal.
0 x 1 = 0 resultado: 1110100
Somando os valores teremos: Figura 12 - Converso de um decimal em 1.6 - FORMAS DIFERENTES DE

64 + 16 + 4 + 2 = 86 binrio por divises sucessivas. UTILIZAR O SISTEMA BINRIO
O valor decimal de 1010110 86. A utilizao de circuitos eletrni-

Assim, tudo que o leitor tem de 1.5 - BINRIOS MENORES QUE 1 cos com determinadas caractersticas
fazer lembrar que a cada dgito que e a prpria necessidade de adaptar o
saltamos para a esquerda seu peso Para o leitor talvez seja difcil en- sistema binrio representao de
dobra na sequncia 1, 2, 4, 8, 16, 32, tender como usando quantidades que valores que sejam convertidos rapi-
64, 128, etc. s podem ser inteiras, como dado damente para o decimal e mesmo
Na prtica tambm pode ocorrer pela definio de digital no incio desta outros sistemas, levou ao apareci-
o problema inverso, transformao de lio, seja possvel representar quan- mento de algumas formas diferentes
um valor expresso em decimal (base tidades menores que um, ou seja, de utilizao dos binrios.
10) para a base 2 ou binrio. nmeros quebrados ou fracionrios. Estas formas so encontradas em
Para esta transformao podemos claro que isso possvel na pr- diversos tipos de equipamentos digi-
fazer uso de algoritmo muito simples tica, pois se assim no fosse os com- tais, incluindo os computadores.
que memorizado pelo leitor pode ser putadores e as calculadoras no po-
de grande utilidade, dada sua deriam realizar qualquer operao
praticidade. com estes nmeros e sabemos que Sistema BCD (Decimal
Para os que no sabem, algoritmo isso no verdade. Codificado em Binrio)
nada mais do que uma sequncia O que se faz usar um artifcio
de operaes que seguem uma de- que consiste em empregar potncias BCD a abreviao de Binary
terminada regra e permitem realizar negativas de um nmero inteiro para Coded Decimal e se adapta melhor
uma operao mais complexa. Quan- representar quantidades que no so aos circuitos digitais.
do voc soma os nmeros um sobre inteiras. Permite transformar cada dgito
o outro (da mesma coluna) e passa Assim possvel usar dgitos bi- decimal de um nmero numa
para cima os dgitos que excedem o nrios para representar quantidades representao por quatro dgitos bi-
10, fazendo o conhecido vai um, fracionrias sem problemas. nrios (bits) independentemente
voc nada mais est fazendo do que Vamos dar um exemplo tomando do valor total do nmero que ser re-
usar um algoritmo. o nmero 0,01101 em binrio. presentado.
5
Assim, partimos da seguinte tabela: Decimal Binrio Hexadecimal

Dgito decimal BCD 0 0000 0
0 0000 1 0001 1
1 0001 2 0010 2
2 0010 3 0011 3
3 0011 4 0100 4
4 0100 5 0101 5
Figura 13 - Uso dos valores de 0000 a 1111.
5 0101 6 0110 6
6 0110 tos mudam. No Cdigo Gray a passa- 7 0111 7
7 0111 gem do 7 para 8 muda apenas um 8 1000 8
8 1000 dgito, pois o 7 0100 e o 8 1100. 9 1001 9
9 1001 Podemos ainda citar os Cdigos 10 1010 A
de Paridade de Bit e o Cdigo de Ex- 11 1011 B
Se quisermos representar em cesso 3 (XS3) encontrados em apli- 12 1100 C
BCD o nmero 23,25 no o converte- caes envolvendo circuitos digitais. 13 1101 D
mos da forma convencional por divi- 14 1110 E
ses sucessivas mas sim, tomamos 15 1111 F
cada dgito e o convertemos no BCD 1.7 - SISTEMA HEXADECIMAL Observe que como no existem
equivalente, conforme segue: smbolos para os dgitos 10, 11, 12,
2 3, 2 5 Os bits dos computadores so 13, 14 e 15, foram usadas as letras
0010 0011 0010 0101 agrupados em conjuntos de 4, assim A,B,C,D,E e F.
temos os computadores de 4, 8, 16 e Como fazer as converses: os
Veja ento que para cada dgito 32 bits. Tambm observamos que com mesmos procedimentos que vimos
decimal sempre teremos quatro dgi- 4 bits podemos obter representaes para o caso das converses de deci-
tos binrios ou bits e que os valores binrias de 16 nmeros e no somen- mal para binrio e vice-versa so v-
1010, 1011, 1100, 1101 e 1111 no te de 10. Vimos que os 5 excedentes lidos para o caso dos hexadecimais,
existem neste cdigo. poderiam ser usados para represen- mudando-se apenas a base.
Esta representao foi muito inte- tar operaes nas calculadoras. Vamos dar exemplos:
ressante quando as calculadoras se Isso significa que a representao Como converter 4D5 em decimal:
tornaram populares, pois era poss- de valores no sistema hexadecimal ou Os pesos no caso so: 256, 16 e
vel us-las para todas as operaes de base 16 mais compatvel com a 1. (a cada dgito para a esquerda
com nmeros comuns e os 5 cdigos numerao binria ou operao bin- multiplicamos o peso do anterior por
no utilizados dos valores que no ria dos computadores. 16 para obter novo peso).
existiam foram adotados para indicar E de fato isso feito: abrindo mui- Temos ento:
as operaes! (figura 13) tos programas de um computador, 4D5 = (4 x 256)+(13x16)+(1x5) = 1237
O leitor tambm perceber que vemos que suas caractersticas como Observe que o D corresponde ao
usando representaes desta forma, posies de memria ou quantidade 13. O nmero decimal equivalente ao
operavam os primeiros computado- de memria so feitas neste sistema. 4D5 hexadecimal ou hex, como
res, apropriadamente chamados de Isso significa que o tcnico preci- muitas vezes representado, 1237.
computadores de 4 bits. sa conhecer este sistema e mais do 4D5 (hex) = 1237 (dec)
que isso, deve saber como fazer con- A converso inversa, ou seja, de
verses dele para o decimal e vice- decimal para hexadecimal feita por
Outros Cdigos versa, alm de converses para o sis- divises sucessivas. Tomemos o caso
tema binrio. Na tabela abaixo damos de 1256, apresentado na figura 14.
Outros cdigos binrios, mas no as representaes dos dgitos deste Veja que basta ler o quociente fi-
to importantes neste momento, so sistema com equivalentes decimais e nal e depois os restos das divises
o Cdigo Biquinrio, em que cada d- binrios: sucessivas, sempre lembrando que os
gito tem um peso e so sempre usa- que excederem 10 devem ser troca-
dos 7 bits para sua representao e dos pelas letras equivalentes.
o Cdigo Gray que aparece em diver-
sas verses. EXERCCIOS
a) Converter 645 em BCD
O Cdigo Gray se caracteriza pelo
b) Converter 45 em binrio puro
fato da passagem de qualquer nme- c) Converter 11001 (binrio) em decimal
ro para o seguinte sempre ser feita d) Converter 1101 0011 1011 (BCD) em
com a mudana de um nico dgito. decimal
Assim, por exemplo, quando pas- e) Conver ter 1745 (decimal) em
samos de 0111 (7 em decimal) para hexadecimal.
Figura 14 - 1367 decimal f) Converter FFF (hex) em decimal.
1000 (8 em decimal) os quatro dgi-
equivale a 557 na base 16. g) Converter F4D (hex) em decimal.
6
LIO 2
A LGEBRA DE BOOLE
Na primeira lio do nosso curso Apesar da algebra de Boole, como raes ou decises, como acender
aprendemos o significado das pala- foi chamada, poder resolver proble- um LED quando dois sensores so
vras Digital e Lgica empregadas na mas prticos de controle e fabricao ativados de uma determinada manei-
Eletrnica e nos computadores. Vimos de produtos, na poca no havia Ele- ra ou quando uma tecla pressiona-
que os computadores so denomina- trnica e nem as mquinas eram su- da, at girar no espao uma imagem
dos digitais quando trabalham com ficientemente avanadas para utilizar tridimensional.
sinais discretos, ou seja, sinais que seus princpios.
no variam continuamente entre dois A lgebra de Boole veio a se tor- 2.2 - Os nveis lgicos
valores, mas que assumem determinar importante com o advento da Ele- Partimos ento do fato de que nos
nados valores inteiros. Tambm vimos trnica, especificamente, da Eletrni- circuitos digitais s encontraremos
que os computadores so mquinas ca Digital, que gerou os modernos duas condies possveis: presena
lgicas, porque tomam decises a computadores. ou ausncia de sinal, para definir al-
partir de certos fatos, segundo regras Boole estabelece em sua teoria guns pontos importantes para o nos-
muito bem estabelecidas. Vimos que que s existem no universo duas con- so entendimento.
no caso dos circuitos digitais, como dies possveis ou estados, para Nos circuitos digitais a presena
os usados nos computadores, a base qualquer coisa que se deseje anali- de uma tenso ser indicada como 1
10 no a mais apropriada e que sar e estes dois estados so opostos. ou HI (de HIGH ou Alto) enquanto que
estes equipamentos usam principal- Assim, uma lmpada s pode es- a ausncia de uma tenso ser
mente o sistema binrio e tar acesa ou apagada, uma torneira indicada por 0 ou LO (de LOW ou
hexadecimal. Aprendemos ainda s pode estar aberta ou fechada, uma baixo).
como fazer as converses de base e fonte s pode ter ou no ter tenso O 0 ou LO ser sempre uma ten-
ler os nmeros binrios e hexade- na sua sada, uma pergunta s pode so nula, ou ausncia de sinal num
cimais. ter como resposta verdadeiro ou fal- ponto do circuito, mas o nvel lgico 1
Nesta lio veremos de que modo so. Dizemos de maneira simples que ou HI pode variar de acordo com o
os circuitos digitais podem tomar de- na lgebra de Boole as variveis lgi- circuito considerado (figura 1). Nos
cises lgicas. Todas essas decises cas s podem adquirir dois estados: PCs de mesa, a tenso usada para a
so baseadas em circuitos muito sim- alimentao de todos os circuitos l-
ples e configuraes que operam na 0 ou 1 gicos, por exemplo, de 5 V. Assim, o
base 2 e que portanto, so fceis de Verdadeiro ou Falso nvel 1 ou HI de seus circuitos ser
entender, porm muito importantes Aberto ou Fechado
para os leitores que pretendam tra- Alto ou Baixo (HI ou LO)
balhar com computadores, ou pelo Ligado ou Desligado
menos entender melhor seu princpio
de funcionamento. Na Eletrnica Digital partimos jus-
tamente do fato de que um circuito s
2.1 - A lgebra de Boole pode trabalhar com dois estados pos-
Em meados do sculo passado sveis, ou seja, encontraremos pre-
George Boole, um matemtico ingls, sena do sinal ou a ausncia do si-
desenvolveu uma teoria completa- nal, o que se adapta perfeitamente
mente diferente para a poca, base- aos princpios da lgebra de Boole.
ada em uma srie de postulados e Tudo que um circuito lgico digital
operaes simples para resolver uma pode fazer est previsto pela lgebra Figura 1 - Nos circuitos digitais s
infinidade de problemas. de Boole. Desde as mais simples ope- encontramos um valor fixo de tenso.
7
sempre uma tenso de 5 V. Nos Verdadeiro

laptops usada uma tenso de ali- Ligado
mentao menor, da ordem de 3,2 V, Nvel alto ou HI
portanto, nestes circuitos um nvel 1
ou HI sempre corresponder a uma 3.1 - Operaes Lgicas Figura 3 - Podemos trabalhar com os nveis
tenso desse valor. No dia-a-dia estamos acostuma- "invertidos" numa lgica negativa.
Existem ainda circuitos digitais que dos a realizar diversos tipos de ope-
empregam componentes de tecnolo- raes lgicas, as mais comuns so tamente implementadas levando em
gia CMOS e que so alimentados ti- as que envolvem nmeros, ou seja, conta a utilizao da lgebra
picamente por tenses entre 3 e 15 V. quantidades que podem variar ou va- booleana.
Nestes casos, conforme vemos na fi- riveis. interessante observar que com
gura 2, um nvel lgico 1 ou HI pode- Assim, podemos representar uma um pequeno nmero destas opera-
r ter qualquer tenso entre 3 e 15 V, soma como: es conseguimos chegar a uma infi-
dependendo apenas da tenso de ali- nidade de operaes mais complexas,
mentao usada. Y=A+B como por exemplo, as utilizadas nos
computadores e que, repetidas em
Onde o valor que vamos encon- grande quantidade ou levadas a um
trar para Y depende dos valores atri- grau de complexidade muito grande,
budos s letras A e B. nos fazem at acreditar que a mqui-
Dizemos que temos neste caso na seja inteligente!
uma funo algbrica e que o valor Y Na verdade, a associao, de
a varivel dependente, pois seu va- determinada forma das operaes
Figura 2 - A tenso encontrada nos circuitos
lor depender justamente dos valores simples que nos leva ao comporta-
CMOS ter um valor fixo entre 3 e 15 V.
de A e B, que so as variveis inde- mento muito complexo de muitos cir-
Na verdade, a idia de associar a pendentes. cuitos digitais, conforme ilustra a fi-
presena de tenso ao nvel 1 e a Na Eletrnica Digital, entretanto, gura 4.
ausncia ao nvel 0, mera questo existem operaes mais simples do Assim, como observamos na figu-
de conveno. que a soma, e que podem ser perfei- ra 5, um computador formado por
Nada impede que adotemos um
critrio inverso e projetemos os circui- Figura 4 - Circuitos que fazem
tos, pois eles funcionaro perfeita- operaes simples podem ser
mente. associados para realizar
Assim, quando dizemos que ao operaes complexas.
nvel alto (1) associamos a presena
de tenso e ao nvel baixo a ausn-
cia de tenso (0), estamos falando do
que se denomina lgica positiva.
Se associarmos o nvel baixo ou
0 a presena de tenso e o nvel alto
ou 1 a ausncia de tenso, estaremos
falando de uma lgica negativa, con-
forme ilustra a figura 3.
Para no causar nenhum tipo de
confuso, todo o nosso curso tratar
exclusivamente da lgica positiva,
o mesmo acontecendo com os dispo-
sitivos eletrnicos tomados como
exemplos.
Portanto, em nossa lgica, pos-
svel associar os seguintes estados de
um circuito aos valores 0 e 1:
0V
Falso
Desligado
Nvel baixo ou LO
1 - 5 V (ou outra tenso positiva, Figura 5 - Poucos blocos bsicos, mas reunidos em grande
conforme o circuito) quantidae podem realizar operaes muito complexas.
8
Figura 6 - Em (a) o simbolo mais comum e em (b) o simbolo IEEE usado em muitas publicaes
tcnicas mais modernas dos Estados Unidos e Europa.
Figura 7 - Circuito simples para simular a
um grande nmero de pequenos blo- esta tabela aparece com o nome de funo NO (NOT) ou inversor.
cos denominados portas ou funes Truth Table). A seguir apresentamos
em que temos entradas e sadas. a tabela verdade para a porta NOT Entrada: chave aberta = 0
O que ir aparecer na sada de- ou inversora: chave fechada = 1
terminado pela funo e pelo que Sada: lmpada apagada = 0
acontece nas entradas. Em outras Entrada Sada lmpada acesa = 1
palavras, a resposta que cada circui- 0 1
to lgico d para uma determinada 1 0 2.5 - Funo Lgica E
entrada ou entradas depende do que A funo lgica E tambm conhe-
ele ou de que regra booleana ele Os smbolos adotados para repre- cida pelo seu nome em ingls AND
segue. sentar esta funo so mostrados na pode ser definida como aquela em
Isso significa que para entender figura 6. que a sada ser 1 se, e somente
como o computador realiza as mais O adotado normalmente em nos- se, todas as variveis de entrada fo-
complexas operaes teremos de co- sas publicaes o mostrado em (a), rem 1.
mear entendendo como ele faz as mas existem muitos manuais tcnicos Veja que neste caso, as funes
operaes mais simples com as de- e mesmo diagramas em que so lgicas E podem ter duas, trs, qua-
nominadas portas e quais so elas. adotados outros e os leitores devem tro ou quantas entradas quisermos e
Por este motivo, depois de definir conhec-los. representada pelos smbolos mos-
estas operaes lgicas, associando- Esta funo pode ser simulada por trados na figura 8.
as lgebra de Boole, vamos estud- um circuito simples e de fcil entendi- As funes lgicas tambm so
las uma a uma. mento apresentado na figura 7. chamadas de portas ou gates (do
Neste circuito temos uma lmpa- ingls) j que correspondem a circui-
2.4 - Funo Lgica NO ou In- da que, acesa, indica o nvel 1 na sa- tos que podem controlar ou deixar
versora da e apagada, indica o nvel 0. Quan- passar os sinais sob determinadas
Nos manuais tambm encontra- do a chave est aberta indicando que condies.
mos a indicao desta funo com a a entrada nvel 0, a lmpada est Tomando como exemplo uma por-
palavra inglesa correspondente, que acesa, indicando que a sada nivel ta ou funo E de duas entradas, es-
NOT. 1. Por outro lado, quando a chave crevemos a seguinte tabela verdade:
O que esta funo faz negar uma fechada, o que representa uma en-
afirmao, ou seja, como em lgebra trada 1, a lmpada apaga, indicando Entradas Sada
booleana s existem duas respostas que a sada zero. A B
possveis para uma pergunta, esta Esta maneira de simular funes 0 0 0
funo inverte a resposta, ou seja, lgicas com lmpadas indicando a 0 1 0
a resposta o inverso da pergunta. sada e chaves indicando a entrada, 1 0 0
O circuito que realiza esta operao bastante interessante pela facilida- 1 1 1
denominado inversor. de com que o leitor pode entender seu
Levando em conta que este circui- funcionamento. Na figura 9 apresentamos o modo
to diz sim, quando a entrada no, Basta ento lembrar que: de simular o circuito de uma porta E
ou que apresenta nvel 0, quando a
entrada 1 e vice-versa, podemos
associar a ele uma espcie de tabela
que ser de grande utilidade sempre
que estudarmos qualquer tipo de cir-
cuito lgico.
Esta tabela mostra o que ocorre
com a sada da funo quando colo-
camos na entrada todas as combina-
es possveis de nveis lgicos.
Dizemos que se trata de uma ta-
bela verdade (nos manuais em Ingls Figura 8 - Smbolos adotados para representar uma porta E ou AND.
9
Figura 9 - Circuito simples para

simular um aporta E ou AND.
usando chaves e uma lmpada co- Figura 10 - Smbolos para as portas OU ou OR.
mum. preciso que S1 e S2 estejam
fechadas, para que a sada (lmpa- Vemos que a sada estar no n- funo E que denominada NO-E
da) seja ativada. vel 1 se uma das entradas estiverem ou em ingls, NAND.
Para uma porta E de trs entra- no nvel 1. Na figura 12 temos os smbolos
das tabela verdade ser a seguinte: Um circuito simples com chaves e adotados para representar esta fun-
lmpada para simular esta funo o.
Entradas Sada dado na figura 11. Observe a existncia de um pe-
A B C S Quando uma chave estiver fecha- queno crculo na sada da porta para
0 0 0 0 da (entrada 1) a lmpada receber indicar a negao.
0 0 1 0 corrente (sada 1), conforme desejar- Podemos dizer que para a funo
0 1 0 0 mos. Para mais de duas variveis po- NAND a sada estar em nvel 0 se, e
0 1 1 0 demos ter portas com mais de duas somente se, todas as entradas esti-
1 0 0 0 entradas. Para o caso de uma porta verem em nvel 1.
1 0 1 0 OU de trs entradas teremos a se- A tabela verdade para uma porta
1 1 0 0 guinte tabela verdade: NO-E ou NAND de duas entradas
1 1 1 1 a seguinte:
Entradas Sada
Para que a sada seja 1, preciso A B C S Entradas Sada
que todas as entradas sejam 1. 0 0 0 0 A B S
Observamos que para uma porta 0 0 1 1 0 0 1
E de 2 entradas temos 4 combinaes 0 1 0 1 0 1 1
possveis para os sinais aplicados. 0 1 1 1 1 0 1
Para uma porta E de 3 entradas te- 1 0 0 1 1 1 0
mos 8 combinaes possveis para o 1 0 1 1
sinal de entrada. 1 1 0 1 Na figura 13 temos um circuito
Para uma porta de 4 entradas, te- 1 1 1 1 simples com chaves, que simula esta
remos 16 e assim por diante. funo.
2.7 - Funo NO-E
2.6 - Funo lgica OU As funes E, OU e NO (inver-
A funo OU ou ainda OR (do in- sor) so a base de toda a lgebra
gls) definida como aquela em que booleana e todas as demais podem
a sada estar em nvel alto se uma ser consideradas como derivadas
ou mais entradas estiver em nvel alto. delas. Vejamos:
Esta funo representada pelos Uma primeira funo importante
smbolos mostrados na figura 10. derivada das anteriores a obtida
O smbolo adotado normalmente pela associao da funo E com a Figura 11 - Circuito para simular uma
em nossas publicaes o mostrado funo NO, ou seja, a negao da porta OU ou OR de duas entradas.
em (a).
Para uma porta OU de duas en-
tradas podemos elaborar a seguinte
tabela verdade:
Entradas Sada
A B S
0 0 0
0 1 1
1 0 1
1 1 1 Figura 12 - Smbolos para as portas NO-E ou NAND.
10
Figura 13 - Circuito que simula uma porta

Figura 14 - Smbolo usados para representar a funo NOR ou NO-E
NAND ou NO-E de duas entradas.
Observe que a lmpada s se tradas teremos sada 1 se as entra-
Veja que a lmpada s apagar mantm acesa (nvel 1) se as duas das forem 0 e 1 ou 1 e 0, mas a sada
(sada 0) quando as duas chaves es- chaves (S1 e S2) estiverem abertas ser 0 se as entradas forem ambas 1
tiverem fechadas (1), curto-circuitando (nvel 0). ou ambas 0, conforme a seguinte ta-
assim sua alimentao. O resistor Da mesma forma que nas funes bela verdade:
usado para limitar a corrente da anteriores, podemos ter portas NOR
fonte. com mais de duas entradas. Para o Entradas Sada
Tambm neste caso podemos ter caso de trs entradas teremos a se- A B S
a funo NAND com mais de duas guinte tabela verdade: 0 0 0
entradas. Para o caso de 3 entradas 0 1 1
teremos a seguinte tabela verdade: Entradas Sada 1 0 1
A B C S 1 1 0
Entradas Sada 0 0 0 1
A B C S 0 0 1 0 Esta funo derivada das de-
0 0 0 1 0 1 0 0 mais, pois podemos mont-la usan-
0 0 1 1 0 1 1 0 do portas conhecidas (figura 17).
0 1 0 1 1 0 0 0 Assim, se bem que esta funo
0 1 1 1 1 0 1 0 tenha seu prprio smbolo e possa ser
1 0 0 1 1 1 0 0 considerada um bloco independen-
1 0 1 1 1 1 1 0 te nos projetos, podemos sempre
1 1 0 1 implement-la com um circuito
1 1 1 0 2.9 - Funo OU-exclusivo equivalente como o ilustrado nessa
Uma funo de grande importn- figura.
2.8 - Funo NO-OU cia para o funcionamento dos circui-
Esta a negao da funo OU, tos lgicos digitais e especificamente 2.10 - Funo NO-OU exclusi-
obtida da associao da funo OU para os computadores a denomina- vo ou coincidncia
com a funo NO ou inversor. O ter- da OU-exclusivo ou usando o termo Podemos considerar esta funo
mo ingls usado para indicar esta fun- ingls, exclusive-OR. Esta funo como o inverso do OU-exclusivo. Sua
o NOR e seus smbolos so apre- tem a propriedade de realizar a soma denominao em ingls Exclusive
sentados na figura 14. de valores binrios ou ainda encon-
Sua ao definida da seguinte trar o que se denomina paridade (o
forma: a sada ser 1 se, e somente que ser visto futuramente).
se, todas as variveis de entrada fo- Na figura 16 temos os smbolos
rem 0. adotados para esta funo.
Uma tabela verdade para uma fun- Podemos definir sua ao da se-
o NOR de duas entradas mostra- guinte forma: a sada ser 1 se, e so-
da a seguir: mente se, as variveis de entrada fo-
rem diferentes. Isso significa que, para Figura 15 - Circuito usado para simular
Entradas Sada uma porta Exclusive-OR de duas en-
A B S uma porta NOR de duas entradas.
0 0 1
0 1 0
1 0 0
1 1 0
Um circuito simples usando cha-

ves e lmpada para simular esta fun-
o mostrado na figura 15. Figura 16 - Smbolo para a funo OU-exclusivo ou Exclusive-OR.
11
porta E de duas entradas (A e B) e

sada S podemos fazer a representa-
o:
A.B=S
b) Operao OU
Esta operao representada
pelo sinal (+).
A operao de uma porta OU de
Figura 17 - Elaborao da funo OU-exclusivo com inversores, portas AND e uma porta OR. entradas A e B e sada S pode ser
representada como:
A+B=S
c) Operao NO
Esta operao indicada por uma
barra da seguinte forma:
A\ = S
Figura 18 - Smbolos da funo No-OU-Exclusive ou

Partindo destas representaes,
Exclusive NOR tambm chamada funo coincidncia.
podemos enumerar as seguintes pro-
priedades das operaes lgicas:
NOR e representada pelo smbolo so conhecer as propriedades que as
mostrado na figura 18. operaes apresentam. 1. Propriedade comutativa das
Observe o crculo que indica a Exatamente como no caso das operaes E e OU:
negativa da funo anterior, se bem operaes com nmeros decimais, as
que essa terminologia so seja apro- operaes lgicas com a lgebra A.B=B.A
priada neste caso. Booleana se baseiam numa srie de A+B=B+A
Esta funo pode ser definida postulados e teoremas algo simples.
como a que apresenta uma sada Os principais so dados a seguir 2. Propriedade associativa das
igual a 1 se, e somente se as vari- e prov-los fica por conta dos leitores operaes E e OU:
veis de entrada forem iguais. que desejarem ir alm. Para enten-
Uma tabela verdade para esta fun- der, entretanto, seu significado A.(B.C) = (A.B).C
o a seguite: no preciso saber como provar sua A+(B+C) = (A+B)+C
validade, mas sim memorizar seu
Entrada Sada significado. 3. Teorema da Involuo:
A B S (A negao da negao a pr-
0 0 1 pria afirmao)
0 1 0 Representaes
1 0 0 A\\ = A
1 1 1 As operaes E, OU e NO so
representadas por smbolos da se- 4. A operaco E distributiva em
Podemos implementar esta funo guinte forma: relao operao OU:
usando outras j conhecidas, confor- a) Operao E
me a figura 19. A operao E representada por A.(B+C) = A.B + A.C
um ponto final(.). Assim, para uma
2.11 - Propriedades das opera-
es lgicas
As portas realizam operaes com
os valores binrios aplicados s suas
entradas. Assim, podemos represen-
tar estas operaes por uma
simbologia apropriada, facilitando o
projeto dos circuitos e permitindo
visualizar melhor o que ocorre quan-
do associamos muitas funes.
No entanto, para saber associar as
diversas portas e com isso realizar
operaes mais complexas, preci- Figura 19 - Funo coincidncia (Exclusive NOR) implementada com outras portas.
12
5. Propriedades diversas:
A.A = A
A+A = A
A.0 = 0
A.1 = A Figura 20 - Obtendo um inversor ( Funo NO ou NOT) a partir de uma porta NAND.
A+0 = A
A+1 = 1 sada depois de aplic-la a uma por- sada certamente ser:
A.A\= 0 ta NAND. a) 0 b) 1
A+A\= 1 c) Pode ser 0 ou 1
A+A.B = A 2.13 - Concluso d) Estar indefinida
Os princpios em que se baseiam
6. Teoremas de De Morgan: os circuitos lgicos digitais podem 3. O circuito que realiza a opera-
parecer algo abstratos, pois usam o lgica NO denominado:
Aplicando a operao NO a uma muito de Matemtica e isso talvez a) Porta lgica b) Inversor
operao E, o resultado obtido igual desestimule os leitores. No entanto, c) Amplificador digital
ao da operao OU aplicada aos com- eles so apenas o comeo. O esforo d) Amplificador analgico
plementos das variveis de entrada. para entend-los certamente ser re-
____ _ _ compensado, pois estes princpios 4. Se na entrada de uma porta
A.B=A+B esto presentes em tudo que um com- NAND aplicarmos os nveis lgicos 0
putador faz. Nas prximas lies, e 1, a sada ser:
Aplicando a operao NO a uma quando os princpios estudados co- a) 0
operao OU o resultado igual ao mearem a tomar uma forma mais b) 1
da operao E aplicada aos comple- concreta, aparecendo em circuitos e c) Pode ser 0 ou 1
mentos das variveis de entrada. aplicaes prticas ser fcil entend- d) Estar indefinida
los melhor.
____ _ _ Nas prximas lies, o que foi es- 5. Em qual das seguintes condi-
A+B=A.B tudado at agora ficar mais claro es de entrada a sada de uma por-
quando encontrarmos sua aplicao ta OR ser 0:
prtica. a) 0,0 b) 0,1
2.12 - Fazendo tudo com portas c) 1,0 d) 1,1
NAND
As portas NO-E, pelas suas ca- QUESTIONRIO 6. Qual o nome da funo lgi-
ractersticas, podem ser usadas para ca em que obtemos uma sada 1
obter qualquer outra funo que es- 1. Se associarmos presena de quando as entradas tiverem nveis
tudamos. Esta propriedade torna es- uma tenso o nvel lgico 1 e sua lgicos diferentes, ou seja, forem 0 e
sas portas blocos universais nos pro- ausncia o nvel 0, teremos que tipo 1 ou 1 e 0.
jetos de circuitos digitais j que, na de lgica: a) NAND
forma de circuitos integrados, as fun- a) Digital b) Positiva b) NOR
es NAND so fceis de obter e ba- c) Negativa d) Booleana c) AND
ratas. d) Exclusive OR
A seguir vamos mostrar de que 2. Na entrada de uma funo lgi-
modo podemos obter as funes esca NO aplicamos o nvel lgico 0. A 7. Qual a porta que pode ser
tudadas simplesmente usando portas utilizada para implementar qualquer
NAND. funo lgica:
a) Inversor (NO)
b) AND
Inversor Figura 21 - POrta E obtida c) NAND
Para obter um inversor a partir de com duas NO-E (NAND). d) OR
uma porta NAND basta unir suas en-
tradas ou colocar uma das entradas Respostas da lio n 1
no nvel lgico 1, conforme figura 20. a) 0110 0100 0101
Uma porta E (AND) obtida sim- b) 101101
plesmente agregando-se funo c) 25
NO-E (NAND) um inversor em cada d) Sem resposta (1101 no existe)
entrada, (figura 21). e) 131
A funo OU (OR) pode ser obti- f) 131
Figura 22 - Porta OU obtida
da com o circuito mostrado na g) 334
com duas NO-E (NAND).
figura 22. O que se faz inverter a
13
LIO 3
FAMLIAS DE CIRCUITOS LGICOS DIGITAIS
Na lio anterior conhecemos os 3.1 - O transistor como chave ser usado como entrada para outra,
princpios simples da lgebra de eletrnica conforme a figura 1.
Boole que regem o funcionamento Um transistor pode funcionar Na figura 1 damos um exemplo
dos circuitos lgicos digitais encontra- como um interruptor deixando passar interessante de como podemos obter
dos nos computadores e em muitos ou no uma corrente, conforme a apli- um inversor usando um transistor.
outros equipamentos. Vimos de que cao de uma tenso em sua entra- Aplicando o nvel 1 na base do
modo umas poucas funes simples da. transistor ele conduz at o ponto de
funcionam e sua importncia na ob- Assim, na simulao dos circuitos saturar, o que faz, com que a tenso
teno de funes mais complexas. que estudamos e em que usamos no seu coletor caia a 0. Por outro lado,
Mesmo sendo um assunto um pouco chaves, possvel utilizar transistores na ausncia de tenso na sua base,
abstrato, por envolver princpios ma- com uma srie de vantagens. que corresponde ao nvel 0 de entra-
temticos, o leitor pode perceber que No caso das chaves, o operador da, o transistor se mantm cortado e
possvel simular o funcionamento de era responsvel pela entrada do si- a tenso no seu coletor se mantm
algumas funes com circuitos eletr- nal, pois, atuando com suas mos alta, o que corresponde ao nvel 1.
nicos relativamente simples, usando sobre a chave, deveria estabelecer o Conforme observamos na figura
chaves e lmpadas. nvel lgico de entrada, mantendo 2, outras funes podem ser conse-
Os circuitos eletrnicos modernos, esta chave aberta ou fechada confor- guidas com transistores.
entretanto, no usam chaves e lm- me desejasse 0 ou 1. Isso significa que a elaborao de
padas, mas sim, dispositivos muito Se usarmos um transistor teremos um circuito lgico digital capaz de rea-
rpidos que podem estabelecer os uma vantagem importante: o transis- lizar operaes complexas usando
nveis lgicos nas entradas das fun- tor poder operar com a tenso ou transistores algo que pode ser con-
es com velocidades incrveis e isso nvel lgico produzido por uma outra seguido com relativa facilidade.
lhes permite realizar milhes de ope- funo e no necessariamente por
raes muito complexas a cada se- uma pessoa que acione uma chave. 3.2 - Melhorando o desempenho
gundo. Assim, as funes lgicas No entanto, usar transistores em
Nesta edio veremos que tipo de implementadas com transistores tm circuitos que correspondam a cada
circuitos so usados e como so en- a vantagem de poderem ser interliga- funo de uma maneira no padroni-
contrados na prtica em blocos bsi- das umas nas outras, pois o sinal que zada pode trazer algumas dificulda-
cos que unidos podem levar a elabo- aparece na sada de cada uma pode des.
rao de circuitos muito complicados
como os encontrados nos computa-
dores. Figura 1 - Um inversor (funo NO
O leitor ir comear a tomar con- ou NOT) usando um transistor.
tato com componentes prticos das
famlias usadas na montagem dos
equipamentos digitais. So estes os
componentes bsicos que podem ser
encontrados em circuitos digitais,
computadores e muitos outros.
14
Dessa forma, se bem que nos pri-

meiros tempos da Eletrnica Digital Figura 2 - Outras funes
cada funo era montada com seus implementadas com
transistores, diodos e resistores na transistores.
sua plaquinha para depois serem to-
das interligadas, este procedimento
se revelou inconveniente por diversos
motivos.
O primeiro deles a complexida-
de que o circuito adquiria se realizas-
se muitas funes.
O segundo, a necessidade de
padronizar o modo de funcionamen-
to de cada circuito ou funo. Seria
muito importante estabelecer que to-
dos os circuitos operassem com a
mesma tenso de alimentao e for- Estas sries de circuitos integra- vantagem do menor custo e obteno
necessem sinais que os demais pu- dos formaram ento as Famlias L- de maior velocidade de operao e
dessem reconhecer e reconhecessem gicas, a partir das quais os projetis- confiabilidade.
os sinais gerados pelos outros. tas tiveram facilidade em encontrar Diversas famlias foram criadas
O desenvolvimento da tecnologia todos os blocos para montar seus desde o advento dos circuitos integra-
dos circuitos integrados, possibilitan- equipamentos digitais. dos, recebendo uma denominao
do a colocao num nico invlucro Assim, conforme a figura 3, pre- conforme a tecnologia empregada.
de diversos componentes j interliga- cisando montar um circuito que usas- As principais famlias lgicas de-
dos, veio permitir um desenvolvimen- se uma porta AND duas NOR e inver- senvolvidas foram:
to muito rpido da Eletrnica Digital. sores, o projetista teria disponveis
Foi criada ento uma srie de cir- componentes compatveis entre si RTL ou Resistor Transistor Logic
cuitos integrados que continham contendo estas funes e de tal for- RCTL ou Resistor Capacitor
numa nica pastilha as funes lgi- ma que poderiam ser interligadas das Transistor Logic
cas digitais mais usadas e de tal ma- maneiras desejadas. DTL ou Diode Transistor Logic
neira projetadas que todas eram com- O sucesso do advento dessas fa- TTL ou Transistor Transistor Logic
patveis entre si, ou seja, operavam mlias foi enorme, pois alm do me- CMOS ou Complementary Metal
com as mesmas tenses e reconhe- nor tamanho dos circuitos e menor Oxid Semiconductor
ciam os mesmos sinais. consumo de energia, havia ainda a ECL ou Emitter Coupled Logic
Atualmente a Famlia TTL e a

CMOS so as mais usadas, sendo
empregadas em uma grande quanti-
dade de equipamentos digitais e tam-
bm nos computadores e perifricos.
3.3 - A famlia TTL

A famlia TTL foi originalmente
desenvolvida pela Texas Instruments,
mas hoje, muitos fabricantes de
semicondutores produzem seus com-
ponentes.
Esta famlia principalmente
reconhecida pelo fato de ter duas
sries que comeam pelos nmeros
54 para os componentes de uso mili-
tar e 74 para os componentes de uso
comercial.
Assim, podemos rapidamente as-
Figura 3 - Blocos sociar qualquer componente que co-
compatveis contendo mece pelo nmero 74 famlia TTL.
funes lgicas Na figura 4 mostramos uma por-
(circuitos integrados). ta tpica TTL. Trata-se de uma porta
NAND de duas entradas que logo
15
chama a ateno pelo fato de usar um Figura 4 - Uma

transistor de dois emissores. porta NAND TTL.
A caracterstica mais importante
desta famlia est no fato de que ela
alimentada por uma tenso de 5 V.
Assim, para os componentes des-
ta famlia, o nvel lgico 0 sempre a
ausncia de tenso ou 0 V, enquanto
que o nvel lgico 1 sempre uma
tenso de +5 V.
Para os nveis lgicos serem re-
conhecidos devem estar dentro de
faixas bem definidas.
Conforme verificamos na figura 5,
uma porta TTL reconhecer como n-
vel 0 as tenses que estiverem entre
0 e 0,8 V e como 1 os que estiverem
numa outra faixa entre 2,4 e 5 V. falamos de equipamentos digitais e 3.4 - Outras Caractersticas da
Entre essas duas faixas existe computadores em geral. Temos as Famlia TTL
uma regio indefinida que deve ser seguintes classificaes para os graus Para usar corretamente os circui-
evitada. de integrao dos circuitos digitais: tos integrados TTL e mesmo saber
H centenas de circuitos integra- como test-los, quando apresentam
dos TTL disponveis no mercado para SSI - Small Scale Integration ou algum problema de funcionamento,
a realizao de projetos. A maioria Integrao em Pequena Escala que importante conhecer algumas de suas
deles est em invlucros DIL de 14 e corresponde a srie normal dos pri- caractersticas adicionais.
16 pinos, conforme exemplos da fi- meiros TTL que contm de 1 a 12 Analisemos as principais caracte-
gura 6. portas lgicas num mesmo compo- rsticas lembrando os nveis lgicos
As funes mais simples das por- nente ou circuito integrado. de entrada e sada admitidos:
tas disponveis numa certa quantida-
de em cada integrado usam circuitos MSI - Medium Scale Integration - Correntes de entrada:
integrados de poucos pinos. ou Integrao de Mdia Escala em Quando uma entrada de uma fun-
No entanto, medida que novas que temos num nico circuito integra- o lgica TTL est no nvel 0, flui uma
tecnologias foram sendo desenvolvido de 13 a 99 portas ou funes lgi- corrente da base para o emissor do
das permitindo a integrao de uma cas. transistor multiemissor da ordem de
grande quantidade de componentes, 1,6 mA, figura 7.
surgiu a possibilidade de colocar num LSI - Large Scale Integration ou Esta corrente deve ser levada em
integrado no apenas umas poucas Integrao em Grande Escala que conta em qualquer projeto, pois, ela
portas e funes adicionais que se- corresponde a circuitos integrados deve ser suprida pelo circuito que ex-
ro estudadas futuramente como flip- contendo de 100 a 999 portas ou fun- citar a porta.
flops, decodificadores e outros mas, es lgicas. Quando a entrada de uma porta
tambm interlig-los de diversas for- lgica TTL est no nvel alto, figura 8,
mas e utiliz-los em aplicaes espe- VLSI - Very Large Scale flui uma corrente no sentido oposto
cficas. Integration ou Integrao em Esca- da ordem de 40 A.
Diversas etapas no aumento da la Muito Grande que corresponde
integrao foram obtidas e receberam aos circuitos integrados com mais de
nomes que hoje so comuns quando 1000 portas ou funes lgicas.
Figura 5 - Faixas de tenso reconhecidas Figura 6 - As funes mais simples TTL Figura 7 - Corrente de entrada
como 0 e 1 (nvel alto e baixo). so encontradas nestes invlucros. no nvel baixo (0).
16
Veja ento que podemos obter e sadas, definimos o FAN OUT como
uma capacidade muito maior de exci- o nmero mximo de entradas que
tao de sada de uma porta TTL podemos ligar a uma sada TTL.
quando ela levada ao nvel 0 do que Para os componentes da famlia
ao nvel 1. TTL normal ou Standard que estamos
Isso justifica o fato de que em estudando, o FAN OUT 10.
muitas funes indicadoras, em que Por outro lado, tambm pode ocor-
ligamos um LED na sada, fazemos rer que na entrada de uma funo l-
com que ele seja aceso quando a gica TTL precisemos ligar mais de
sada vai ao nvel 0 (e portanto, a cor- uma sada TTL.
rente maior) e no ao nvel 1, con- Considerando novamente que cir-
Figura 8 - Corrente de forme a figura 11. culam correntes nestas ligaes e que
entrada no nvel alto (1). os circuitos tm capacidades limita-
- Fan In e Fan Out das de conduo, precisamos saber
Estes so termos tcnicos que at que quantidade de ligaes po-
Esta corrente vai circular quando especificam caractersticas de extre- demos fazer.
a tenso de entrada estiver com um ma importncia quando usamos cir- Desta forma o FAN-IN indica a
valor superior a 2,0 V. cuitos integrados da famlia TTL. quantidade mxima de sadas que
A sada de uma porta no precisa podemos ligar a uma entrada,
- Correntes de sada estar obrigatoriamente ligada a uma figura 13.
Quando a sada de um circuito TTL entrada de outra porta. A mesma sa-
vai ao nvel 0 (ou baixo), flui uma cor- da pode ser usada para excitar diver-
rente da ordem de 16 mA, conforme sas portas.
observamos no circuito equivalente da Como a entrada de cada porta pre-
figura 9. cisa de uma certa corrente e a sada
Isso significa que uma sada TTL da porta que ir excitar tem uma ca-
no nvel 0 ou baixo pode drenar de pacidade limitada de fornecimento ou
uma carga uma corrente mxima de de drenar a corrente, preciso esta-
16 mA, ou seja, pode absorver uma belecer um limite para a quantidade
corrente mxima desta ordem. de portas que podem ser excitadas,
Por outro lado, quando a sada de veja o exemplo da figura 12.
uma funo TTL est no nvel 1 ou Assim, levando em conta as cor-
alto, ela pode fornecer uma corrente rentes nos nveis 1 e 0 das entradas
mxima de 400 A, figura 10.
Figura 12 - H um limite para a quantidade

Figura 10 - de entradas que uma sada pode excitar.
Corrente de
Figura 9 -
sada no nvel
Corrente de sada
alto (1).
no nvel baixo (0).
Figura 13 - Tambm pode ser necessrio ligar

Figura 11 - Prefere-se a configurao (b) para acionar LEDs. mais de uma sada a uma entrada.
17
- Velocidade Assim, a partir da famlia original

Os circuitos eletrnicos possuem denominada Standard surgiram di-
uma velocidade limitada de operao versas subfamlias. Para diferenciar
que depende de diversos fatores. essas subfamlias, foram adicionadas
No caso especfico dos circuitos ao nmero que identifica o componen-
TTL, temos de considerar a prpria te (depois do 54 ou 74 com que todos
configurao das portas que apresen- comeam), uma ou duas letras.
tam indutncias e capacitncias pa- Temos ento a seguinte tabela de
rasitas que influem na sua velocida- subfamlias e da famlia TTL standard:
de de operao.
Assim, levando em conta a confi- Figura 14 - Capacitncias parasitas que Indicao: 54/74
gurao tpica de uma porta, confor- influem na velocidade de resposta dos Famlia/Subfamlia: Standard
circuitos.
me observamos no circuito da figura Caracterstica: nenhuma
14, veremos que se for estabelecida TTL, principalmente quando trabalha-
uma transio muito rpida da tenso mos com o projeto de dispositivos Indicao: 54L/74L
de entrada, a tenso no circuito no muito rpidos. Basicamente podemos Famlia/Subfamlia: Low Power
subir com a mesma velocidade. adiantar para o leitor que se dois si- Caracterstica: Baixo consumo
Este sinal ter antes de carregar nais que devam chegar ao mesmo
as capacitncias parasitas existentes tempo a um certo ponto do circuito Indicao: 54H/74H
de modo que a tenso de entrada no o fizerem, porque um se retarda Famlia/Subfamlia: High Speed
suba gradualmente, demorando um mais do que o outro ao passar por de- Caracterstica: Alta velocidade
certo tempo que deve ser considera- terminadas funes, isso pode gerar Indicao: 54S/74S
do. interpretaes erradas do prprio cir- Famlia/Subfamlia: Schottky
Da mesma forma, medida que o cuito que funcionar de modo anor- Caracterstica: nenhuma
sinal vai passando pelas diversas eta- mal.
pas do circuito, temos de considerar Indicao: 54LS/74LS
os tempos que os componentes de- Famlia/Subfamlia: Low Power
Os primeiros circuitos TTL
moram para comutar justamente em Schottky
que foram desenvolvidos logo
funo das capacitncias e indutn- Caracterstica: nenhuma
se mostraram inapropriados
cias parasitas existentes.
para certas aplicaes.
O resultado disso que para os A verso standard apresenta com-
circuitos integrados TTL existe um re- ponentes com o custo mais baixo e
tardo entre o instante em que o sinal tambm dispe da maior quantidade
passa do nvel 0 para o 1 na entrada 3.5 - Subfamlias TTL de funes disponveis.
e o instante em que o sinal na sada Os primeiros circuitos TTL que fo- No entanto, a verso LS se adap-
responde a este sinal, passando ram desenvolvidos logo se mostraram ta mais aos circuitos de computado-
do nvel 1 para o 0 no caso de um inapropriados para certas aplicaes, res, pois tem a mesma velocidade dos
inversor. quando necessria maior velocida- components da famlia Standard com
Da mesma forma, existe um retar- de, ou menor consumo de energia ou muito menor consumo.
do entre o instante em que o sinal de ainda os dois fatores reunidos. Algumas caractersticas podem
entrada passa do nvel 1 para o 0 e o Isso fez com que, mantendo as ser comparadas, para que os leitores
instante em que o sinal de sada pas- caractersticas originais de compati- verifiquem as diferenas existentes.
sa do nvel 0 para o 1, no caso de um bilidade entre os circuitos e manten-
inversor. do as mesmas funes bsicas, fos- - Velocidade
Mostramos esses dois tempos na sem criadas sub-famlias que tives- A velocidade de operao de uma
figura 15, eles so muito importan- sem uma caracterstica adicional di- funo TTL normalmente especi-
tes nas especificaes dos circuitos ferenciada. ficada pelo tempo que o sinal demo-
ra para propagar atravs do circuito.
Em uma linguagem mais simples, tra-
ta-se do tempo entre o instante em
que aplicamos os nveis lgicos na
entrada e o instante em que obtemos
a resposta, conforme verificamos atra-
vs da forma de onda que vimos na
figura 15.
Para os circuitos da famlia TTL
comum especificar estes tempos em
nanossegundos ou bilionsimos de
Figura 15 - Como so medidos os tempos de retardo nas funes TTL.
segundo.
18
Famlia/Subfamlia: Schottky Esta tabela dada a seguir:

Dissipao por Gate (mW): 20
Sada
O leitor j deve ter percebido um 74L 74 74LS 74H 74S
problema importante: quando aumen- 74L 20 40 40 50 100
tamos a velocidade, o consumo tam- 74LS 2,5 10 51 2,5 12,5
bm aumenta. O projetista deve por-
tanto, ser cuidadoso em escolher a Entrada
subfamlia que una as duas caracte- 74 10 20 20 25 50
rsticas na medida certa de sua pre- 74H 2 8 4 10 10
ciso, incluindo o preo. 74S 2 8 4 10 10
Figura 16 - Uma sada standard 3.6 - Compatibilidade entre as Observamos por esta tabela que
pode excitar 10 entradas LS. subfamlias uma sada 74 (Standard) pode exci-
Assim, temos: Um ponto importante que deve ser tar convenientemente 10 entradas
levado em conta quando trabalhamos 74LS (Low Power Schottky).
Famlia/Subfamlia: TTL Standart com a famlia Standard e as subfa- Na figura 16 mostramos como isso
Tempo de programao (ns): 10 mlias TTL a possibilidade de inter- pode ser feito.
ligarmos os diversos tipos.
Famlia/Subfamlia: Low Power Isso realmente ocorre, j que to-
Tempo de programao (ns): 33 dos os circuitos integrados da famlia 3.7 - Open Collector e
TTL e tambm das subfamlias so Totem-Pole
Famlia/Subfamlia: Low Power alimentados com 5 V. Os circuitos comuns TTL estuda-
Schottlky Devemos observar, e com muito dos at agora e que tm a configura-
Tempo de programao (ns): 10 cuidado, que as correntes que circu- o mostrada na figura 14 so deno-
lam nas entradas e sadas dos com- minados Totem Pole.
Famlia/Subfamlia: High Speed ponentes das diversas subfamlias Nestes circuitos temos uma confi-
Tempo de programao (ns): 6 so completamente diferentes, logo, gurao em que um ou outro transis-
quando passamos de uma para ou- tor conduz a corrente, conforme o n-
Famlia/Subfamlia: Schottkly tra, tentanto interligar os seus com- vel estabelecido na sada seja 0 ou 1.
Tempo de programao (ns): 3 ponentes, as regras de Fan-In e Fan- Este tipo de circuito apresenta um
Out mudam completamente. inconveniente se ligarmos duas por-
- Dissipao Na verdade, no podemos falar de tas em paralelo, conforme a figura 17.
Outro ponto importante no projeto Fan-in e Fan-out quando interligamos Se uma das portas tiver sua sada
de circuitos digitais a potncia circuitos de famlias diferentes. indo ao nvel alto (1) ao mesmo tem-
consumida e portanto, dissipada na O que existe a possibilidade de po que a outra vai ao nvel baixo
forma de calor. Quando usamos uma elaborar uma tabela, a partir das ca- (0),um curto-circuito estabelecido na
grande quantidade de funes, esta ractersticas dos componentes, em sada e pode causar sua queima.
caracterstica se torna importante tan- que a quantidade mxima de entra- Isso significa que os circuitos in-
to para o dimensionamento da fonte das de determinada subfamlia pos- tegrados TTL com esta configurao
como para o prprio projeto da placa sa ser ligada na sada de outra nunca podem ter suas sadas interli-
e do aparelho que deve ter meios de subfamlia. gadas da forma indicada.
dissipar o calor gerado.
Podemos ento comparar as dis- Figura 17 - Conflitos de nveis em
sipaes das diversas famlias, to- sadas interligadas.
mando como base uma porta ou gate:
Famlia/SubFamlia: Standard
Famlia/SubFamlia: Low Power

Famlia/SubFamlia: Low Power

Schottky
Famlia/SubFamlia: High Speed

19
Figura 18 - Porta NAND (no-E) com Figura 19 - O resistor "pull up" serve para
sada em coletor aberto (Open Collector). polarizar os transistores das sadas das
funes "open colletor".
desligado, circuito aberto ou terceiro
No entanto, existe uma possibili- 3.8 - Tri-State estado. Isso conseguido atravs de
dade de elaborar circuitos em que as Tri-state significa terceiro estado e uma entrada de controle denomina-
sadas de portas sejam interligadas. uma configurao que tambm da habilitao em ingls enable
Isso conseguido com a configura- pode ser encontrada em alguns cir- abreviada por EN.
o denominada Open Collector mos- cuitos integrados TTL, principalmen- Assim, quando EN est no nvel
trada na figura 18. te usados em Informtica. Na figura 0, no circuito da figura 20, o transis-
Os circuitos integrados TTL que 20 temos um circuito tpico de uma tor no conduz e nada acontece no
possuem esta configurao so indi- porta NAND tri-state que vai servir circuito que funciona normalmente.
cados como open collector e quan- como exemplo. Podem existir aplica- No entanto, se EN for levada ao
do so usados, exigem a ligao de es em que duas portas tenham nvel 1, o transistor satura, levando ao
um resistor externo denominado pull suas sadas ligadas num mesmo cir- corte, ou seja, os dois passam a se
up normalmente de 2000 ou prxi- cuito, figura 21. comportar como circuitos abertos, in-
mo disso. Uma porta est associada a um dependentemente dos sinais de en-
Como o nome em ingls diz, o primeiro circuito e a outra porta a um trada. Na sada Y teremos ento um
transistor interno est com o coletor segundo circuito. Quando um circuito estado de alta impedncia.
aberto (open collector) e para funci- envia seus sinais para a porta, o ou- Podemos ento concluir que a fun-
onar precisa de um resistor de polari- tro deve ficar em espera. o tri-state apresenta trs estados
zao. Ora, se o circuito que est em es- possveis na sua sada:
A vantagem desta configurao pera ficar no nvel 0 ou no nvel 1, Nvel lgico 0
est na possibilidade de interligarmos estes nveis sero interpretados pela Nvel lgico 1
portas diferentes num mesmo ponto, porta seguinte como informao e Alta Impedncia
figura 19. isso no deve ocorrer. As funes tri-state so muito usa-
A desvantagem est na reduo O que deve ocorrer que quando das nos circuitos de computadores,
da velocidade de operao do circui- uma porta estiver enviando seus si- nos denominados barramentos de
to que se torna mais lento com a pre- nais, a outra porta deve estar numa dados ou data bus, onde diversos
sena do resistor, pois ele tem uma situao em que na sua sada no circuitos devem aplicar seus sinais ao
certa impedncia que afeta o desem- tenhamos nem 0 e nem 1, ou seja, mesmo ponto ou devem compartilhar
penho do circuito. ela deve ficar num estado de circuito a mesma linha de transferncia des-
ses dados. O circuito que est funcio-
nando deve estar habilitado e os que
no esto funcionando, para que suas
sadas no influenciem nos demais,
devem ser levados sempre ao tercei-
ro estado.
Na figura 22 temos um exemplo
de aplicao em que so usados cir-
cuitos tri-state . Uma unidade de
processamento de um computador
envia e recebe dados para/de diver-
sos perifricos usando uma nica li-
nha (bus). Todos os circuitos ligados
a estas linhas devem ter sadas do tipo
Figura 20 - Uma porta NAND TTL tri-state. tri-state.
20
Figura 21 - Quando A estiver enviando sinais

para C, B deve estar "desativado".
QUESTIONRIO 5. A famlia TTL de alta velocida-

de tem seus componentes com a
1. Quais so as duas principais sigla:
famlias de circuitos lgicos digitais a) 74L b) 74H
obtidas na forma de circuitos integra- c) 74S d) 74LS
dos?
a) CMOS e TTL 6. Para que tipos de configurao
b) Schottky e LS de sada no podemos ligar duas por-
c) AO e Solid State tas juntas?
d) FET e Bipolar a) Todas
b) Totem pole
2. Qual a tenso de alimentao c) Open Collector
dos circuitos integrados da famlia TTL d) Nenhuma delas
Standard?
a) 3 a 15 V b) 1,5 V 7. Que estado encontramos numa
c) 5 V d) 12 V sada de uma funo TTL Tri-state
quando a entrada de habilitao no
3. Circuitos integrados que conte- est ativada?
nham grande quantidade de funes, a) Nvel 0
mais de 1 000, usados principalmen- b) Nvel 1
te nos modernos computadores so c) Nvel 0 ou 1
denominados: d) Alta impedncia
a) SSI b) MSI
c) LSI d) VLSI
Respostas da lio no 2
4. Um circuito integrado tem uma 1 - b)
capacidade maior de corrente na sua 2 - b)
sada quando: 3 - a)
a) No nvel 1 b) No nvel 0 4 - a)
c) As capacidades so iguais nos 5 - a)
dois nveis 6 - d)
d) A capacidade depende da fun- 7 - c)
o
Figura 22 - Na troca de dados entre
diversas interfaces deve-se usar
componentes com sadas tri-state.
21
LIO 4
FAMLIAS DE CIRCUITOS INTEGRADOS CMOS
Na lio anterior mostramos aos duas famlias correspondem pratica- caes em que mais vantajoso usar
leitores que os circuitos integrados mente a tudo que pode ser feito em um tipo e aplicaes em que o outro
digitais so organizados em famlias matria de circuitos digitais, o seu tipo melhor.
de modo a manter uma compatibili- conhecimento dar as bases neces- Os transistores de efeito de cam-
dade de caractersticas que permita srias ao trabalho com este tipo de po usados nos circuitos integrados
sua interligao direta sem a neces- componente. CMOS ou MOSFETs tm a estrutura
sidade de qualquer componente adi- bsica mostrada na figura 1 onde
cional. Vimos na ocasio que as fa- tambm aparece seu smbolo.
mlias contam com dezenas ou mes- OS CIRCUITOS Conforme podemos ver, o eletro-
mo centenas de funes que atuam INTEGRADOS CMOS do de controle a comporta ou gate
como blocos ou tijolos a partir dos (g) onde se aplica o sinal que deve
quais podemos construir qualquer CMOS significa Complementary ser amplificado ou usado para
circuito eletrnico digital, por mais Metal-Oxide Semiconductor e se re- chavear o circuito. O transistor po-
complexo que seja. Na verdade, os fere a um tipo de tecnologia que utili- larizado de modo a haver uma ten-
prprios blocos tendem a ser cada vez za transistores de efeito de campo ou so entre a fonte ou source (s) e o
mais completos, com a disponibilida- Field Effect Transistor (FET) em lugar dreno ou drain (d). Fazendo uma ana-
de de circuitos integrados que conte- dos transistores bipolares comuns logia com o transistor bipolar,
nham milhares ou mesmo dezenas de (como nos circuitos TTL) na elabora- podemos dizer que a comporta do
milhares de funes j interligadas de o dos circuitos integrados digitais. MOSFET equivale base do transis-
modo a exercer uma tarefa que seja Existem vantagens e desvanta- tor bipolar, enquanto que o dreno
muito utilizada. o caso dos circuitos gens no uso de transistores de efeito equivale ao coletor e a fonte ao emis-
integrados VLSI de apoio encontrados de campo, mas os fabricantes conse- sor, figura 4.2.
nos computadores, em que milhares guem pouco a pouco eliminar as dife- Observe que entre o eletrodo de
de funes lgicas j esto interliga- renas existentes entre as duas fam- comporta, que consiste numa placa
das para exercer dezenas ou cente- lias com o desenvolvimento de de alumnio e a parte que forma o
nas de funes comuns nestes equi- tecnologias de fabricao, aumentan- substrato ou canal por onde passa a
pamentos. do ainda a sua velocidade e reduzin- corrente, no existe contato eltrico
Na lio anterior estudamos a fa- do seu consumo. De uma forma ge- e nem juno, mas sim uma finssima
mlia TTL e suas subfamlias muito ral, podemos dizer que existem apli- camada de xido de alumnio ou xi-
comuns na maioria dos equipamen-
tos eletrnicos, analisando as princi- Figura 1 - Um transistor CMOS
pais funes disponveis e tambm de canal N (NMOS).
suas caractersticas eltricas.
No entanto, existem outras famli-
as e uma muito utilizada justamen-
te a que vamos estudar nesta lio: a
famlia CMOS. Se bem que as duas
famlias CMOS e TTL tenham carac-
tersticas diferentes, no so incom-
patveis. Na verdade, conforme vere-
mos, elas podem ser interligadas em
Substrato
determinadas condies que o leitor
P
deve conhecer e que tambm sero
abordadas nesta lio. Como estas
22
CURSO BSICO DE
Assim, ELETRNICA
no tipo P uma tenso posi- DIGITAL
APLICAES DIGITAIS
tiva de comporta aumenta sua con-
duo, ou seja, faz com que ele satu- Da mesma forma que podemos
re e no tipo N, uma tenso negativa elaborar funes lgicas bsicas
de comporta que o leva satura- usando transistores bipolares co-
o. muns, tambm podemos fazer o mes-
Mais uma vez fazendo uma com- mo com base nos transistores de efei-
parao com os tipos bipolares, po- to de campo MOS. A tecnologia
demos dizer ento que enquanto os CMOS (Complementary MOS) permi-
Figura 2 - Equivalncia de funes dos transistores bipolares so tpicos am- te que os dispositivos tenham carac-
eletrodos para transistores MOS e bipolares. plificadores de corrente, os FETs ou tersticas excelentes para aplicaes
transistores de efeito de campo MOS digitais.
do metlico, que d nome ao disposi- so tpicos amplificadores de tenso. CMOS significa que em cada fun-
tivo (metal-oxide). Esta diferena leva o transistor de o temos configuraes em que tran-
A polaridade do material semi- efeito de campo MOS a apresentar sistores de canal N e de canal P so
condutor usado no canal, que a par- caractersticas muito interessantes usados ao mesmo tempo, ou seja,
te do transistor por onde circula a cor- para aplicaes em Eletrnica Digital usamos pares complementares, con-
rente controlada, determina seu tipo ou Analgica. forme diagrama do inversor lgico
e tambm a polaridade da tenso que Uma delas est no fato de que a mostrado na figura 5. Conforme ex-
a controla. impedncia de entrada do circuito plicamos no item anterior, a polarida-
Assim, encontramos na prtica extremamente elevada, o que signifi- de da tenso que controla a corrente
transistores de efeito de campo tipo ca que precisamos praticamente s principal nos transistores de efeito de
MOS de canal N e transistores de efei- de tenso para controlar os dispositi- campo MOS depende justamente do
to de campo tipo MOS de canal P. vos CMOS. tipo de material usado no canal, que
Na verdade, os prprios transisto- Assim, preciso uma potncia pode ser do tipo P ou do tipo N.
res MOS podem ainda ser divididos extremamente baixa para o sinal que Assim, se levarmos em conta que
em dois tipos: enriquecimento e em- vai excitar a entrada de um circuito nos circuitos digitais temos dois nveis
pobrecimento que levam a dois tipos integrado CMOS, j que praticamen- de sinal possveis, podemos perceber
de representao. Para nosso curso te nenhuma corrente circula por este que dependendo do nvel deste sinal
mais importante lembrar que exis- elemento. aplicado comporta dos dois transis-
tem transistores MOS tipo P e tipo N. A outra est no fato de que, dife- tores ao mesmo tempo, quando um
Na figura 3 temos os smbolos rentemente dos transistores bipolares deles estiver polarizado no sentido de
adotados para representar os dois ti- que s comeam a conduzir quando conduzir plenamente a corrente
pos de transistores. uma tenso da ordem de 0,6 V vence (saturado), o outro estar obrigatori-
Podemos dizer, de maneira geral, a barreira de potencial de sua juno amente polarizado no sentido de cor-
que estes transistores so equivalen- base-emissor, os FETs no tm esta tar esta corrente (corte).
tes aos tipos NPN e PNP bipolares. descontinuidade de caractersticas, o No circuito indicado, quando a
A corrente que circula entre a fon- que os torna muito mais lineares em entrada A estiver no nvel baixo (0) o
te e o dreno pode ser controlada pela qualquer aplicao que envolva am- transistor Q2 conduz, enquanto Q1
tenso aplicada comporta. Isso sig- plificao de sinais. permanece no corte. Isso significa que
nifica que, diferentemente dos transis- Na figura 4 temos as curvas ca- Vdd, que a tenso de alimentao
tores bipolares em que a corrente de ractersticas de um MOSFET de ca- positiva, colocada na sada, o que
coletor depende da corrente de base, nal N. corresponde ao nvel alto ou 1.
no transistor de efeito de campo, a
corrente do dreno depende da tenso
de comporta.
Figura 3 - Smbolos dos Figura 4 - Curvas caractersticas do Figura 5 - Um inversor com

transistores MOS (de enriquecimento). transistores MOS de canal N. transistores MOS (CMOS).
23
Por outro lado, quando na entra- Figura 6 - A nica corrente do circuito passa
da aplicamos o nvel alto, que pela carga externa.
corresponde ao Vdd (tenso de ali-
mentao), o transistor Q1 que con-
duz e com isso o nvel baixo ou 0 V
que ser colocado na sada.
Conforme sabemos, estas carac-
tersticas correspondem justamente a
funo inversora.
CONSUMO E VELOCIDADE
Analisando o circuito inversor to- uma placa de metal fixada no mate- antes de chegar a um certo ponto em
mado como base para nossas expli- rial semicondutor e isolada por meio que ele seja necessrio, e a soma
caes, vemos que ele apresenta de uma camada de xido, funciona dos atrasos no for prevista poder
duas caractersticas importantes. como a armadura ou placa de um haver diversos problemas de funcio-
A primeira que sempre um dos capacitor, verifique a figura 7. namento.
transistores estar cortado, qualquer Isso significa que, ao aplicarmos Veja, entretanto, que a carga de
que seja o sinal de entrada (alto ou um sinal de controle a uma funo um capacitor num circuito de tempo,
baixo) logo, praticamente no circula deste tipo, a tenso no sobe imedia- como o na figura 8 at um determi-
corrente alguma entre o Vdd e o pon- tamente at o valor desejado, mas nado nvel de tenso depende tam-
to de terra (0 V). A nica corrente que precisa de um certo tempo necess- bm da tenso de alimentao.
ir circular ser eventualmente a de rio para carregar o capacitor repre- Assim, com mais tenso, a carga
um circuito externo excitado pela sa- sentado pelo eletrodo de comporta. mais rpida e isso nos leva a uma
da, figura 6. Se bem que o eletrodo tenha dimen- caracterstica muito importante dos
Isso significa um consumo extre- ses extremamente pequenas, se le- circuitos CMOS digitais que deve ser
mamente baixo para este par de tran- varmos em conta as impedncias en- levada em conta em qualquer aplica-
sistores em condies normais, j que volvidas no processo de carga e tam- o: com maior tenso de alimen-
na entrada a impedncia elevads- bm a prpria disponibilidade de cor- tao, os circuitos integrados
sima e praticamente nenhuma corren- rente dos circuitos excitadores, o tem- CMOS so mais rpidos.
te circula. Este consumo da ordem po envolvido no processo no des- Assim, enquanto que nos manuais
de apenas 10 nW (nW = nanowatt = prezvel e um certo atraso na propa- de circuitos integrados TTL encontra-
0,000 000 001 watt). gao do sinal ocorre. mos uma velocidade mxima nica de
fcil perceber que se integrar- O atraso nada mais do que a di- operao para cada tipo (mesmo por-
mos 1 milho de funes destas num ferena de tempo entre o instante em que sua tenso de alimentao fixa
circuito integrado, ele ir consumir que aplicamos o sinal na entrada e o de 5 V), nos manuais CMOS encon-
apenas 1 mW! Na prtica temos fato- instante em que obtemos um sinal na tramos as velocidades associadas s
res que tornam maior este consumo, sada. tenses de alimentao (j que os cir-
como por exemplo, eventuais fugas, Nos circuitos integrados CMOS t- cuitos integrados CMOS podem ser
a necessidade de um ou outro com- picos como os usados nas aplicaes alimentados por uma ampla faixa de
ponente especial de excitao que digitais, para um inversor como o do tenses).
exija maior corrente, etc. exemplo, este atraso da ordem de 3 Um exemplo disso pode ser obser-
Mas, ao lado das boas caracters- nanossegundos (3 ns). vado nas caractersticas de um circui-
ticas, ele tambm tem seus proble- Isso pode parecer pouco nas apli- to integrado CMOS formado por seis
mas: um deles est no fato de que o caes comuns, mas se um sinal ti- inversores (hex inverter) onde temos
eletrodo de controle (comporta) que ver de passar por centenas de portas as seguintes frequncias mximas de
operao:
4049 - Seis inversores

Frequncia mxima de operao:
Com Vdd = 5 V - 1,66 MHz (tip)
Vdd = 10 V - 4,00 MHz (tip)
Vdd = 15 V - 5,00 MHz (tip)
Veja ento que o circuito muito

mais rpido quando o alimentamos
com uma tenso de 15 V do que quan-
Figura 7 - Os transistores MOS apresentam uma capacitncia de entrada. do o alimentamos com uma tenso
24
dos circuitos integrados so enfiados

Figura 8 - Vx (tenso de disparo)
e assim mantidos em curto, figura 11.
atingida antes com tenses maiores.
Os circuitos integrados CMOS de-
vem ser mantidos nestas esponjas at
o momento de serem usados, sob
pena de que algum toque acidental
com o dedo carregado de esttica
provoque danos.
Outra possibilidade consiste em
transportar os circuitos integrados
CMOS em embalagens de plstico
anti-esttico figura 12.
De qualquer forma, a regra geral
: NUNCA toque com os dedos nos
de apenas 5 V. Este fato muito im- terminais de componentes CMOS
portante, por exemplo, na elaborao sejam eles circuitos integrados ou
de um oscilador com circuito integra- transistores.
do CMOS que opere no seu limite de Num laboratrio onde so
velocidade. efetuados trabalhos com circuitos in-
tegrados CMOS importante obser-
var precaues especiais para que
SENSIBILIDADE AO MANUSEIO em nenhum ponto ocorram acmulos
de cargas estticas. As bancadas de
O fato de que existe uma finssima Figura 9 - Descargas estticas trabalhos com computadores devem
camada de xido isolando a compor- destroem os transistores MOS. ter partes metlicas aterradas e os
ta do substrato e esta camada ex- prprios tcnicos devem usar recur-
tremamente sensvel a descargas el- evitar de qualquer modo que apa-
sos que permitam descarregar cargas
tricas torna os dispositivos que usam ream tenses perigosas capazes de
do seu corpo. Em empresas de tra-
transistores MOS muito delicados. causar danos entre os terminais dos
balhos com circuitos CMOS comum
De fato, a prpria carga eltrica componentes.
os tcnicos usarem pulseiras metli-
acumulada em ferramentas ou em Para os transistores MOS existe a
cas, sendo estas pulseiras ligadas a
nosso corpo quando caminhamos possibilidade de dot-los de um pe-
um fio terra.
num tapete num dia seco ou ainda queno anel de metal que curto-circuita
Para o tcnico comum apenas
atritamos objetos em nossa roupa seus terminais, conforme figura 10,
necessrio lembrar-se de que no
pode ser suficiente para danificar de e que somente retirado depois que
deve tocar nos terminais dos compo-
modo irreversvel dispositivos CMOS. o componente soldado na placa de
nentes e com isso j haver uma boa
Para que o leitor tenha uma idia, circuito impresso.
garantia da integridade dos circuitos.
caminhando num carpete num dia Existem diversas formas de fazer
Um outro ponto importante nun-
seco, seu corpo pode acumular uma transporte de circuitos integrados sem
ca deixar nenhuma entrada de um cir-
carga esttica que atinge potenciais o perigo de que cargas estticas acu-
cuito integrado CMOS desligada.
de at 10 000 V. muladas em objetos possam lhes cau-
Se voc tocar numa torneira, a sar danos.
descarga de seu corpo neste percur- Uma delas consiste no uso de uma
so de terra pode lhe causar um forte esponja condutora onde os terminais
choque.
Se, da mesma forma, voc tocar
num terminal de um dispositivo
CMOS, a carga do seu corpo que es-
coa por este dispositivo pode facil-
mente destruir a finssima camada de
Figura 11 - Uma esponja condutora usada
xido que separa a comporta do no transporte de CIs sensveis.
substrato e o componente estar inu-
tilizado.
Em outras palavras, os dispositi-
vos que usam transistores CMOS so
extremamente sensveis a descargas
estticas, figura 9. Figura 10 - Transistores MOS podem ser Figura 12 - Embalagem
Assim, a primeira preocupao no protegidos por um anel de metal que coloca anti-esttica para
uso e manuseio destes componentes em curtos seus terminais. circuitos integrados.
25
A sensibilidade destas entradas Quando as duas entradas estive-

suficientemente alta para que tenses rem no nvel 1, entretanto, os dois
induzidas no prprio circuito sejam transistores de canal N iro conduzir
captadas, levando os dois transisto- ao mesmo tempo, levando a sada
res a um estado intermedirio entre o para o nvel baixo.
corte e a saturao ou ainda fazendo Para as outras funes lgicas te-
com que entrem em oscilao na mos configuraes do mesmo tipo,
frequncia do sinal captado. Isso, mudando apenas a disposio e a
alm de elevar o consumo do circuito quantidade de transistores usados.
integrado, pode causar instabilidades Tomando estas duas funes como
que afetem o funcionamento geral do exemplo, achamos que o leitor ter
circuito. uma idia de como elas so feitas e
Uma regra prtica consiste em le- como funcionam.
var as entradas das funes no usa-
das num integrado a nveis definidos
Figura 14 - Porta NAND CMOS.
de tenso, ou seja, ligar ao Vdd ou ESPECIFICAES
ainda ao ponto de 0 V.
A principal famlia de circuitos in-
tegrados CMOS a 4000, onde to-
AS CONFIGURAES CMOS dos os componentes so designados
por nmeros como 4001, 4011, 4017,
Na figura 13 temos a configura- 4096, etc.
o usada para uma porta NOR de 2 Os circuitos integrados CMOS co-
entradas CMOS em que temos qua- muns funcionam com tenses de ali-
tro transistores. mentao de 3 a 15 V. Lembramos
que existem sries CMOS mais anti-
gas com o sufixo A em que a tenso
de alimentao fica na faixa de 3 a
12 V.
De qualquer forma, em caso de
dvida sobre qualquer caracterstica Figura 15 - Correntes de
de um circuito integrado CMOS que sada de uma funo CMOS.
tenha algum sufixo que possa indicar
variaes nas especificaes nor- no nvel baixo) uma corrente de at 1
mais, sempre bom consultar seu mA e essa corrente sobe para 2,5 mA
manual. quando a alimentao de 10 V.
Da mesma forma que no caso dos Estas correntes, conforme a figu-
circuitos integrados TTL, preciso ra 4.15 so designadas por IOL e IOH
saber interpretar algumas das princi- nas folhas de especificaes dos cir-
pais especificaes que so: cuitos integrados CMOS.
Figura 13 - Porta NOR CMOS. a) Tenso de sada - no nvel l- c) Corrente de fuga na entrada -
gico baixo (0) a tenso de sada se se bem que a comporta esteja isola-
Observe a simplicidade dos circui-
aproxima de 0 V sendo no mximo de da do circuito dreno-fonte, com uma
tos CMOS quando comparados a fun-
0,01 V para os tipos comuns com ali- resistncia que teoricamente seria
es equivalentes TTL. Com os cir-
mentao na faixa de 5 a 10 V. No infinita, na prtica pode ocorrer uma
cuitos CMOS precisamos apenas de
nvel lgico alto, a tenso de sada pequena fuga.
transistores para obter a funo de-
praticamente a tenso de alimentao Esta, da ordem de 10 pA (1
sejada, enquanto que na equivalente
Vdd ou no mximo 0,01 V menor. picoampre = 0,000 000 000 001
TTL precisamos de transistores e
b) Corrente de sada - diferente- ampre) para uma alimentao de 10
muitos resistores e em alguns casos
mente dos circuitos integrados TTL V deve ser considerada quando pre-
at de diodos.
em que temos uma capacidade mai- cisamos calcular a corrente de entra-
Na figura 14 temos a configura-
or de drenar corrente na sada do que da de um circuito CMOS numa apli-
o usada para uma porta NAND de
de fornecer, para os circuitos integra- cao mais crtica.
duas entradas CMOS onde tambm
dos CMOS a capacidade de drenar e d) Potncia - os circuitos integra-
usamos apenas 4 transistores.
de fornecer corrente de sada prati- dos CMOS consomem muito menos
Neste circuito, quando as entradas
camente a mesma. energia que os circuitos integrados
ou uma delas estiver no nvel baixo
Assim, para uma alimentao de TTL. Para os tipos comuns a corrente
(0) um ou os dois transistores de ca-
5 V as sadas podem fornecer (quan- de alimentao Idd normalmente da
nal P estaro em conduo e a sada
do no nvel alto) ou drenar (quando ordem de 1 nA tipicamente com um
ficar no nvel alto.
26
intermedirio de casamento de carac-

Figura 16 - Interfaceamento CMOS/TL.
tersticas.
Este circuito intermedirio deve
manter o sinal, ou seja, deve ser sim-
plesmente um buffer no inversor,
como por exemplo, o de coletor aber-
to 7406 ou 7407 com um resistor de
pull-up externo, conforme a figura
4.17. O valor deste resistor depende-
r da tenso de alimentao.
b) CMOS excitando uma entra-
da TTL
Neste caso, devemos considerar
que uma sada CMOS no nvel baixo
pode drenar uma corrente de aproxi-
madamente 0,5 mA e no estado alto,
a mesma intensidade.
No entanto, uma entrada TTL for-
nece uma corrente de 1,6 mA no n-
vel baixo, o que no pode ser absor-
mximo de 0,05 A para alimentao a) A sada TTL deve excitar a en- vido pela sada CMOS. Isso significa
de 5 V, o que corresponde a uma dis- trada CMOS. que entre as duas devemos interca-
sipao de 5 nW em mdia para ali- Se os dois circuitos operarem com lar um buffer CMOS, como por exem-
mentao de 5 V e 10 nW para ali- uma tenso de alimentao de 5 V plo, os 4049 e 4050 que permitem a
mentao de 10 V. no h problema e a interligao pode excitao de at duas entradas TTL
e) Velocidade - os tipos comuns ser direta. a partir de uma sada CMOS.
CMOS so muito mais lentos que os Como as entradas CMOS tm
TTL, mas famlias especiais esto uma impedncia muito alta (no exi-
aparecendo com velocidades cada gindo praticamente corrente alguma) FONTE DE ALIMENTAO
vez maiores e em muitos casos estas da sada TTL, no existe perigo do
se aproximam dos mais rpidos TTLs. circuito CMOS carregar a sada TTL. Os circuitos integrados TTL preci-
As frequncias mximas, confor- No entanto, existe um problema a ser sam de uma tenso contnua na faixa
me j explicamos, dependem das ten- considerado: as entradas CMOS s de 4,5 a 5,5 V para poderem funcio-
ses de alimentao e das funes, reconhecem como nvel 1 uma ten- nar e so bastante sensveis a altera-
j que maior nmero de componen- so de pelo menos 3,5 V, enquanto es que saiam desta faixa.
tes para atravessar significa um atra- que no nvel alto, a tenso mnima que J os circuitos CMOS so muito
so maior do sinal. Assim, nos manuais o TTL pode fornecer nestas condies menos sensveis e podem operar
encontramos a especificao de ve- de 3,3 V. numa faixa mais larga de tenses,
locidade dada tanto em termos de Isso significa que preciso asse- conforme vimos, o que facilita bastan-
frequncia quanto em termos de atra- gurar que a entrada CMOS reconhe- te o projeto das fontes e at permite
so do sinal. Para o caso do atraso do a o nvel alto TTL, o que consegui- a alimentao direta a partir de pilhas
sinal, observamos que ele pode es- do com a adio de um resistor exter- ou baterias.
tar especificado para uma transio no de pull-up, observe a figura 4.16. Veja que o fato dos circuitos inte-
do nvel alto para o nvel baixo ou vice- Este resistor de 22 k ligado ao grados CMOS funcionarem perfeita-
versa e em alguns circuitos ou ten- positivo da alimentao de 5 V. mente com tenses como 3, 6 , 9 e
ses de alimentao podem ocorrer Se o circuito CMOS a ser excita- 12 V, que so facilmente obtidas de
diferenas. do por um TTL for alimentado com pilhas e bateria, os torna ideais para
tenso maior que 5 V, por exemplo aplicaes em que este tipo de fonte
12 V, deve ser usado um circuito usada.
INTERFACEANDO
Figura 17 - Interfaceando
Conforme explicamos, mesmo TTL com CMOS.
tendo uma faixa de tenses ampla e
caractersticas diferentes dos circui-
tos integrados TTL, existe a possibili-
dade de interfacear circuitos dos dois
tipos. H duas possibilidades de
interfaceamento entre circuitos digitais
TTL e circuitos digitais CMOS.
27
QUESTIONRIO
1. O elemento de controle do sinal

de um transistor de efeito de campo
denominado:
a) base
b) dreno
c) comporta
d) canal
2. Qual o tipo de material que se-

para o elemento de controle de um
MOSFET do canal?
a) Uma juno PN
b) Um substrato condutor
c) Uma camada de material
isolante
d) Um terminal de cobre
3. Num inversor CMOS encontra-

mos na etapa de sada:
a) dois FETs de canal N
b) dois FETs de canal P
c) Um par de transistores bipolares
d) Um FET de canal N e outro
de canal P
4. A faixa de tenses de alimenta-

o dos circuitos integrados CMOS
tem valores entre:
a) 4,5 e 5,5 V
b) 3 e 15 V
c) 0 e 6 V
d) 5 e 18 V
5. O perigo maior do manuseio dos

circuitos integrados CMOS se deve a:
a) descargas estticas
b) aquecimento da pastilha
semicondutora
c) perigo de quebra dos terminais
d) contaminao radioativa
6. O que devemos fazer com as

entradas no usadas de um circuito
integrados CMOS.
a)cort-las
b)aterr-las
c)lig-las a um nvel lgico
apropriado
d) ligar a um resistor de 100 k
Respostas da Lio n 2:
1-b 2-b 3-a 4-a 5-a 6-d 7-c
Respostas da Lio n3:
1-a 2-c 3-d 4-b 5-d 6-c 7-d
Respostas desta edio:
1-c 2-c 3-d 4-b 5-a 6-c
28
LIO 5
COMBINANDO FUNES LGICAS
Nas duas lies anteriores estu- Vimos, desta forma, que a tabela 0 1 1 = 3
damos as famlias lgicas CMOS e verdade para uma funo AND de 1 0 0 = 4
TTL, analisando suas caractersticas duas entradas, como a representada 1 0 1 = 5
eltricas principais e a maneira como na figura 1, pode ser dada por: 1 1 0 = 6
os componentes so fabricados atra- 1 1 1 = 7
vs de alguns circuitos tpicos. A B S
Nesta lio continuaremos a es- 0 0 0 O conhecimento da contagem bi-
tudar as funes lgicas, agora de 0 1 0 nria facilita bastante a elaborao de
uma forma mais completa. Analisare- 1 0 0 tabelas verdades, quando todas as
mos o que ocorre quando juntamos 1 1 1 combinaes possveis de nveis l-
diversas funes lgicas, prevendo o gicos em 2, 3 ou 4 entradas devam
que acontece com suas sadas. Os Veja que nas colunas de entrada ser estudadas.
circuitos complexos, como os usados (A e B) para termos todas as combi- Assim, uma vez que o leitor conhe-
nos computadores, por exemplo, se naes possveis, fazemos o equiva- a o comportamento das principais
aproveitam das operaes complica- lente numerao binria de 0 a 3, j funes, sabendo o que ocorre na
das que muitas portas lgicas podem que: sada de cada uma quando temos
realizar em conjunto. Assim, de fun- determinadas entradas e sabendo
damental importncia para nosso es- 0 0 = 0 elaborar tabelas verdades, fica fcil
tudo saber analisar estas funes. 0 1 = 1 combinar funes e saber o que acon-
1 0 = 2 tece em suas sadas.
1 1 = 3
5.1 - As tabelas verdade 5.2 - Lgica Combinacional
Os diversos sinais de entrada apli- Para uma tabela verdade feita para Vamos partir de um exemplo sim-
cados a uma funo lgica, com to- uma porta AND de 3 entradas tere- ples de lgica combinacional usando
das as suas combinaes possveis, mos: tabelas verdades para saber o que
e a sada correspondente podem ser ocorre na sua sada, com o circuito
colocados numa tabela. A B C S da figura 2.
Nas colunas de entradas coloca- 0 0 0 0 Este circuito faz uso de uma porta
mos todas as combinaes possveis 0 0 1 0 AND, um inversor e uma porta OR. O
de nveis lgicos que as entradas po- 0 1 0 0 resultado desta configurao uma
dem assumir. Na coluna correspon- 0 1 1 0 funo combinacional com trs entra-
dente sada colocamos os valores 1 0 0 0 das e uma sada.
que esta sada assume em funo 1 0 1 0
dos nveis lgicos correspondentes na 1 1 0 0
entrada. 1 1 1 1
Neste caso, as combinaes de

nveis lgicos na entrada correspon-
dem numerao binria de 0 a 7 j
que:
0 0 0 = 0
Figura 1 - Funes ou porta 0 0 1 = 1 Figura 2 - Circuito combinacional
AND (E) de duas entradas. 0 1 0 = 2 simples com trs entradas.
29
Para elaborar a tabela verdade Sabemos que a tabela verdade Resultando na seguinte tabela:
para este circuito e assim determinar- para o inversor :
mos todas as sadas possveis em A B C S1 S2 S
funo das entradas, devemos levar A S 0 0 0 1 0 1
em conta que ele formado por duas 0 1 0 0 1 1 0 1
etapas. 1 0 0 1 0 1 0 1
Na primeira etapa temos a porta 0 1 1 1 1 1
AND e o inversor, enquanto que na Ora, como em nosso caso A a 1 0 0 0 0 0
segunda etapa temos a porta OR. Isso entrada do inversor e S1 sua sada, 1 0 1 0 0 0
significa que as sadas dos circuitos podemos partir para a determinao 1 1 0 0 0 0
da primeira etapa, que chamaremos de toda a coluna S1 simplesmente in- 1 1 1 0 1 1
de S1 e S2 so a entrada da segunda vertendo os valores de A, da seguin-
etapa. te forma: Trata-se de uma funo bastante
Temos ento de levar em conta interessante que pode ser definida
estas sadas na elaborao da tabe- A B C S1 S2 S como a que fornece uma sada alta
la verdade que ter no seu topo as 0 0 0 1 somente quando a entrada A estiver
seguintes variveis: 0 0 1 1 no nvel baixo, no importando as
0 1 0 1 demais entradas ou ainda quando as
A B C S1 S2 S 0 1 1 1 trs entradas estiverem no nvel alto.
1 0 0 0
A,B e C so as entradas dos cir- 1 0 1 0
cuitos. S1 e S2 so pontos intermedi- 1 1 0 0 5.3 - Como Projetar Um Circuito
rios do circuito que precisam ser ana- 1 1 1 0 Combinacional
lisados para a obteno de S, que O problema de saber o que acon-
a sada final do circuito. Para encontrar os valores da co- tece com a sada de um circuito for-
Comeamos por colocar em A, B luna S2 devemos observar que ela mado por muitas funes lgicas
e C todas as suas condies poss- corresponde tabela verdade da fun- quando suas entradas recebem diver-
veis, ou todas as combinaes de n- o AND onde as entradas so B e C sas combinaes de sinais no o
veis lgicos que podem ser aplicadas e a sada S2. mais importante para o projetista de
ao circuito: equipamentos digitais. Na verdade,
B C S2 muito mais importante que este pro-
A B C S1 S2 S 0 0 0 cedimento justamente fazer o con-
0 0 0 0 1 0 trrio, ou seja, projetar um circuito
0 0 1 1 0 0 que, em funo de determinados si-
0 1 0 1 1 1 nais de entrada, fornea exatamente
0 1 1 na sada o que se deseja.
1 0 0 Temos ento: O projeto de um circuito que te-
1 0 1 nha uma determinada funo envol-
1 1 0 A B C S1 S2 S ve um procedimento de sntese em
1 1 1 0 0 0 1 0 algumas etapas.
0 0 1 1 0 Na primeira etapa deve ser defini-
O passo seguinte colocar os va- 0 1 0 1 0 do o problema, estabelecendo-se exa-
lores possveis de S1, que corres- 0 1 1 1 1 tamente qual a funo a ser executa-
ponde sada do inversor. 1 0 0 0 0 da, ou seja, quais as entradas e quais
1 0 1 0 0 as sadas.
1 1 0 0 0 Numa segunda etapa, coloca-se
1 1 1 0 1 o problema numa tabela verdade ou
ainda na forma de equaes lgicas.
Finalmente, levando em conta O procedimento que abordaremos
que S1 e S2 so entradas de uma por- neste curso ser basicamente o da
ta OR de duas entradas cuja sada obteno das funes a partir das ta-
S, podemos elaborar a coluna final de belas verdade e das equaes lgi-
sadas (S) cas.
Finalmente, numa terceira etapa,
S1 S2 S obtemos o circuito que exercer as
0 0 0 funes desejadas.
0 1 1 Na terceira etapa, um ponto impor-
Figura 3 - Duas formas de se 1 0 1 tante consiste na minimizao do cir-
obter a mesma funo.
1 1 1 cuito, j que na maioria dos casos
30
pode-se implementar a mesma fun- Vamos tomar como exemplo a ta- Substituindo pelos valores encon-
o de muitas formas diferentes como bela verdade abaixo para determinar trados teremos:
atesta o circuito simples apresentado a funo lgica correspondente: __ _ _ _
na figura 3. S = A.B.C + A.B.C + A.B.C + A.B.C
Veja que podemos ter o mesmo A B C Y linha
circuito com quantidades de portas 0 0 0 0 1 Esta ento a funo lgica que
diferentes, na prtica devemos sem- 1 0 0 1 2 representa a tabela verdade que pro-
pre levar este fato em conta. No 0 1 0 1 3 pusemos como parte inicial do pro-
apenas o nmero de portas que de- 1 1 0 0 4 blema e para a qual devemos encon-
terminar a configurao final, mas 0 0 1 1 5 trar um circuito equivalente.
sim, seu custo e a eventual utilizao 1 0 1 0 6
em outras partes do circuito. 0 1 1 0 7 Passo 2 - Implementao dos
Por exemplo, se o circuito j esti- 1 1 1 1 8 Circuitos Combinacionais
ver usando dois inversores dos seis Conforme estudamos em lies
disponveis num circuito integrado e Indicamos a linha na ltima colu- anteriores, possvel usar as portas
a nossa funo tiver uma soluo um na de modo a facilitar as explicaes NAND e NOR como blocos lgicos
pouco maior, mas que use estes in- seguintes. universais a partir dos quais podemos
versores, ser interessante adot-la Observamos que temos sadas no elaborar qualquer outra funo ou
para aproveitar os inversores ociosos. nvel 0 para as linhas 0, 3, 5 e 6, en- mesmo funes mais complexas.
A seguir daremos um exemplo de quanto para as linhas 1, 2, 4 e 7 te- Para exemplificar vamos analisar
como obter os circuitos a partir de mos sadas 1. uma funo um pouco mais simples
uma tabela verdade. Isso quer dizer que teremos a fundo que a obtida no passo anterior.
o OU para as linhas cuja sada 1 Tomemos a expresso:
a) Passo 1 - Determinao das que podem ser encaradas como ope- _ _ _
equaes lgicas raes OR com tabelas que teriam 1 S=A.B.C + A.B.C
Lembramos que para as funes na sada apenas nas linhas 1, 2, 4 e Podemos tentar implement-la
estudadas temos as seguintes repre- 7, conforme mostrado a seguir: usando portas NAND e eventualmen-
sentaes: ABC Y A B C S1 A B C S2 A B C S3 A B C S4
Funo E (AND) 00 0 0 00 0 0 00 0 0 00 0 0 00 0 0
00 1 1 00 0 1 00 1 0 00 1 0 00 1 0
Y=A.B 01 0 1 01 0 0 01 0 1 01 0 0 01 0 0
01 1 0 = 01 1 0 + 01 1 0 + 01 1 0 + 01 1 0
Funo No E (NAND) 10 0 1 10 0 0 10 0 0 10 0 1 10 0 0
___ 10 1 0 10 1 0 10 1 0 10 1 0 10 1 0
Y=A.B 11 0 0 11 0 0 11 0 0 11 0 0 11 0 0
11 1 1 11 1 0 11 1 0 11 1 0 11 1 1
Funo OU (OR)
Isso nos permite escrever as equa- te inversores, j que a barra sobre
Y=A+B cada letra indica sua negativa, con-
es lgicas para cada uma das qua-
tro tabelas da seguinte forma: forme estudamos.
Funo No OU (NOR) A operao (.) pode ser realizada
_ _
____ utilizando-se uma porta NAND que li-
S1 = A . B . C que
Y=A+B gada a um inversor nos fornece uma
corresponde a A=0, B=0 e C=1
_ porta AND.
Funo No (NOT) ou inversor Assim, conforme a figura 4, po-
S2 = A . B . C que
__ demos implementar A.B.C usando
corresponde a A=0, B=1 e A=0
Y=A uma porta NAND de 3 entradas e um
_ _
S3 = A . B . C que inversor.
Funo ou exclusivo Veja na figura 5 como a opera-
(Exclusive OR) o A.B.C pode ser implementada.
S4 = A . B . C que A soma (+) pode ser implementa-
Y=A(+)B da com uma porta OR ligada a dois
inversores, figura 6.
Como a sada S a combinao
das quatro funes temos:
S = S1 + S2 + S3 + S4
Figura 4 - A funo A.B.C implementada. Figura 5 - Implementao da funo A.B.C
31
Logo, quando temos uma expres-

so formada pela soma de produtos,
podemos usar portas NAND sem a
necessidade de inversores, bastando
apenas lembrar duas propriedades:
As combinaes de entrada po-
dem ser aplicadas a portas NAND.
As sadas das portas NAND po-
Figura 6 - Obtendo a soma (+) de dem ser aplicadas entrada de uma
duas expresso lgicas. segunda porta NAND obtendo-se na Figura 8 - Circuito final para funo desejada.
sada a funo desejada.
Combinando os trs circuitos po- Vamos agora fazer uma tentativa
demos chegar configurao final de implementar uma funo usando
desejada, figura 7. portas NOR, o que ser escolhido
Veja que a inverso da inverso quando tivermos um produto de so-
usada no circuito anterior nos leva ao mas.
circuito original. Isso significa que po- Tomemos como exemplo a funo:
demos simplificar a configurao eli- _ _ _
minando as duplas inverses em s- S = (A + B + C) . (A + B + C)
rie. Isso nos leva configurao final As somas podem ser obtidas fa- Figura 9 - Implementando as funes
do circuito mostrada na figura 8. cilmente a partir de portas NOR com soma com portas NOR e inversores.
as sada aplicadas a um inversor. A

negao de NOR OR. O circuito
equivalente para trs entradas mos-
trado na figura 9.
O produto das duas somas obti-
do com dois inversores aplicando os
sinais a uma outra porta OR, ou seja,
a uma outra configurao NOR.
Como nas duas linhas de sinais
temos inversores em srie, e o inver-
sor do inverso de um nvel lgico
Figura 7 - A funo S=ABC+ABC de forma que ainda pode ser minimizada. ele mesmo, podemos simplificar o cir-
cuito eliminando todos os inversores.
Isso nos permite chegar confi-
gurao final que mostrada na ..
Assim, se quisermos implementar
uma funo que consiste num produ-
to de somas, basta seguir dois proce-
dimentos bsicos:
Aplicar as entradas corresponden-
tes a cada soma a uma porta OR que
pode ser obtida associando-se uma
porta NOR a uma inversor.
Aplicar as sadas obtidas nas fun-
es que devem ser multiplicadas a
Figura 10 - A implementao quase final da funo. inversores que so ligados s entra-
das de uma porta OR final, tambm
obtida com a associao de um in-
versor a uma porta NOR.
Como os inversores em srie se
anulam, eles podem ser eliminados e
o circuito implementado utilizando-se
apenas portas NOR.
possvel resolver o problema de
implementar circuitos combinacionais
reduzindo as funes a produtos de
Figura 11 - A implementao final da funo.
somas ou ainda a soma de produtos,
32
sem nenhuma parte ociosa.
5.5 - DIAGRAMAS DE
KARNAUGH
Um processo bastante interessan-
te para representar uma tabela ver-
dade e a partir dela obter uma simpli-
ficao dos circuitos utilizados para
sua implementao o que faz uso
Figura 13 - O mesmo circuito
dos chamados diagramas ou mapas
Figura 12 - Dois tipos diferentes de usando um nico tipo de porta.
de Karnaugh.
portas so usados neste circuito.
O diagrama de Karnaugh consis- cada quadro difere do adjacente em
casos em que podemos trabalhar com te numa tabela retangular com nme- apenas um dgito.
funes NAND ou NOR. ro de quadros que corresponde a 2 Dizemos que so adjacentes os
Como as duas solues levam aos elevado ao expoente N, onde N o termos que esto direita e esquer-
mesmos resultados, num projeto pr- nmero de variveis do circuito. da de cada quadro e tambm os que
tico interessante analisar as confi- Cada varivel lgica ocupa no gr- esto acima e abaixo. Tambm so
guraes obtidas para um problema fico metade da sua extenso e seu adjacentes os que estiverem na mes-
nos dois casos. Adota-se ento a so- complemento ocupa a outra metade. ma fila, mas um na primeira coluna e
luo que utilizar menos circuitos ou Na figura 13 temos o modo como outro na ltima.
que for mais conveniente, por exem- so elaborados os diagramas de Na figura 16 temos um mapa com
plo, aproveitando portas ociosas de Karnaugh para 1, 2 e 3 variveis, com a identificao das adjacncias.
um circuito integrado j utilizado no as expresses lgicas corresponden- Assim, o que fazemos plotar a
mesmo projeto com outras finalida- tes a cada caso. tabela verdade da funo que dese-
des. Estas expresses so obtidas de jamos implementar num mapa de
uma forma muito semelhante usa- Karnaugh com o que ser possvel
5.4 - SIMPLIFICANDO E da no conhecido joguinho de bata- identificar melhor as adjacncias e
MINIMIZANDO lha naval onde a posio de cada assim fazer as simplificaes.
Uma consequncia da possibilida- tiro dada por duas coordenadas, Para que o leitor entenda como
de de construir funes complexas a uma correspondente s linhas e ou- funciona o mapa de Karnaugh numa
partir de portas bsicas como OR e tra s colunas. simplificao de uma funo, vamos
AND (OU e E) a otimizao de um Na figura 15 mostramos, como tomar como exemplo a funo que
projeto aproveitando poucos tipos de exemplo, de que modo um diagrama dada pela seguinte tabela verdade:
circuitos integrados bsicos. de Karnaugh de 4 variveis pode ser
Assim, se tivermos uma funo obtido com a incluso dentro de cada A B S
que seja obtida utilizando-se portas quadro da expresso corresponden- 0 0 1
AND e OR como a mostrada na figu- te. No diagrama (b) da figura 14 os 0 1 1
ra 12, ela ter o inconveniente de pre- quadros foram preenchidos com os 1 0 0
cisar de dois tipos diferentes de cir- valores 0 e 1 correspondentes s en- 1 1 1
cuitos integrados. tradas. Este diagrama chamado
Se quisermos esta funo com cir- tambm de diagrama de Veitch. Uma Desejamos expressar esta tabela
cuitos TTL, por exemplo, aproveitare- observao importante em relao a como a soma de produtos, o que sig-
mos trs das trs portas de trs en- esta representao por 0 e 1 que nifica que os valores adjacentes que
tradas de um circuito 7411 e tambm
precisaremos aproveitar uma das qua-
tro portas OR de duas entradas de um
circuito integrado 7432.
Evidentemente, estaremos usan-
do dois circuitos integrados, desper-
diando 1/3 de um e 3/4 do outro.
Podemos simplificar consideravel-
mente este circuito se usarmos ape-
nas portas NAND com a configurao
equivalente mostrada na figura 13.
Este circuito, que apresenta a
mesma funo do anterior, usa as trs
portas de um circuito integrado 7410.
Utilizamos apenas um circuito inte-
grado que totalmente aproveitado, Figura 14 - Diagrama de Karnaugh para uma (a) duas (b) e trs (c) variveis.
33
devemos procurar na tabela so os

1. Se fssemos expressar esta fun-
o como o produto de uma soma,
os valores considerados seriam os 0
e o procedimento final seria o mes-
mo.
Construmos ento o Diagrama de
Karnaugh para esta tabela conforme
a figura 17.
A partir deste diagrama nosso pr-
ximo passo consiste em tentar fazer
simplificaes que possam levar a cir-
cuitos mais simples na implemen-
tao.
A idia agrupar os termos adja-
centes iguais, havendo para isso di-
versas possibilidades que so apre-
sentadas na figura 18.
A primeira possibilidade mostrada
em (a) nos leva a uma soma de trs
produtos, cada qual obtido pela
interseco da linha com a coluna em
Figura 15 - Diagramas de Karnaugh (a) e Veitch.
que est o 1 correspondente.
Assim, o primeiro est na coluna
que intercepta A-0 com B-0. Ora, o plicado por B sem inverses ou: casa que corresponde interseco
valor zero na indexao indica inver- de A-1 com B-1 vale a soma (sem in-
so, portanto, isso significa que o pri- A.B verso):
meiro fator de nosso produto ser:
__ Como devemos expressar a fun- A+B
A.B o na forma de uma soma de produ-
tos fazemos: A expresso final na forma de um
O segundo 1 a ser considerado __ _ produto de somas ser ento:
est na coluna A=1 e B=0, portanto, S = A.B + A.B + A.B _
temos A invertido e B sem inverso, o S = A + B.A
que nos leva ao segundo fator de nos- Para o segundo caso (b) temos
so produto: uma simplificao maior, j que agru- Da mesma forma chegamos sim-
_ pamos os dois 1 da primeira linha plificao (b) que permite a expres-
A.B de modo que podemos adotar para so mais simples, pois conseguimos
ele: juntar trs casas adjacentes.
Finalmente, o terceiro 1 a ser _ Raciocinando da mesma forma
considerado est na linha A=1 e B=1, A chegamos expresso:
o que significa um fator com A multi- Para o outro valor 1 que est na _
S=A+B
O procedimento que vimos como

exemplo envolveu uma funo sim-
ples com apenas duas variveis de
entrada.
No entanto, o mesmo procedimen-
Figura 16 - Adjacncias
no mapa de Karnaugh
para 4 variveis. Figura 17 - A tabela verdade
plotada no Mapa de Karnaugh.
34
to vlido para qualquer nmero de a) Mapa de Karnaugh

variveis. Os leitores interessados em b) Diagrama de Veitch
aprofundar-se neste estudo devem c) Tabela verdade
procurar treinar os procedimentos in- d) Produto de somas
dicados, trabalhando com funes
cada vez mais complexas. 2. A tabela verdade abaixo,
corresponde qual funo:
ABS
CONCLUSO 001
011
O espao disponvel para nosso 101
curso no permite um aprofun- 110
damento maior neste assunto e um
certo treino se faz necessrio para o a) AND (E)
domnio das tcnicas envolvidas. As- b) NAND (No-E)
sim, para os leitores interessados no c) OR (OU)
tema, sugerimos a procura de litera- d) NOR (No-OU)
tura complementar. Mostramos os
procedimentos lgicos que permitem 3. Qualquer circuito lgico pode
trabalhar com as funes de modo a ser implementado utilizando-se que
chegar aos circuitos. funes bsicas?
Assim, uma tabela verdade que a) NAND e inversores
tenha qualquer combinao de entra- b) NAND e NOR
das que nos leve a qualquer combi- c) OR e Inversores
nao de sada pode ser elaborada d) AND e Inversores
na prtica com funes bsicas (NOR
e NAND) e isso no exige que se que- 4. Para implementar um circuito
bre a cabea. que corresponda a uma funo dada
Conhecendo os procedimentos por uma soma de produtos usamos
para resumir tudo em produto de so- quais funes lgicas?
mas e soma de produtos e tambm o a) Portas NAND
uso dos mapas de Karnaugh para b) Inversores
simplificao, obteremos configura- c) Portas OR
es simples que facilitam qualquer d) No possvel fazer isso
projeto.
5. Se numa implementao lgica
precisarmos usar inversores em s-
QUESTIONRIO rie, o que podemos fazer com eles?
a) Lig-los portas AND
1. Os valores combinados de to- b) Coloc-los em paralelo
das as entradas e a sada correspon- c) Inverter suas sadas
dente podem ser colocados numa d) Elimin-los
tabela denominada:
Figura 18 - Agrupamento possveis para termos adjacentes iguais.

Respostas: 1-C, 2-B, 3-B, 4-A, 5-D
35
LIO 6
OS ELEMENTOS BIESTVEIS
Na lio anterior analisamos os 6.2 - FLIP-FLOP R-S conduzindo, Q estar no nvel baixo
modos segundo os quais podemos (0) e /Q estar no nvel alto (1).
saber o que acontece quando combi- O Flip-Flop R-S (de Reset e Set) O processo que leva o flip-flop a
namos funes lgicas. Vimos os pro- tem sua configurao com transisto- este estado inicial pronto para funcio-
cedimentos utilizados para res mostrada na figura 1 e funciona nar muito rpido, no demorando
implementar um circuito a partir de da seguinte maneira: mais do que alguns microssegundos.
uma tabela verdade ou ainda da ex- Quando alimentamos o circuito, Quando o flip-flop se encontra na
presso da funo lgica. No entan- dada as mnimas diferenas que po- situao indicada, com Q=0 e /Q=1,
to, as funes lgicas no consistem dem existir entre as caractersticas dizemos que ele se encontra setado
nos nicos blocos bsicos usados nos dos dois transistores, um deles con- ou armado.
projetos de circuitos digitais. Alm duzir mais do que o outro. Supondo A mudana de estado do flip-flop
dessas funes, existem outras e um que este transistor seja Q1, h uma pode ser obtida aplicando-se um si-
grupo delas que executa funes de queda de tenso no seu coletor que nal conveniente na entrada. Como
relevante importncia nos equipa- reduz em consequncia a corrente usamos transistores NPN para comu-
mentos so as formadas pelos ele- que polariza a base de Q2 via R2. tar o flip-flop, temos de fazer conduzir
mentos biestveis. Nesta lio vere- Nestas condies, a tenso do por um instante o transistor que est
mos como funcionam estes elemen- coletor de Q 2 se mantm alta, cortado, ou seja, devemos aplicar um
tos, os seus tipos e onde podem ser realimentando a base de Q1 via R3 e pulso positivo na entrada correspon-
usados. a situao final do circuito dente.
estabelecida: Q1 satura e Q2 fica no Assim, estando o flip-flop na con-
corte. O flip-flop encontra seu estado dio indicada, se desejarmos mudar
estvel inicial. o estado, aplicamos o pulso na entra-
6.1 - OS FLIP-FLOPS O flip-flop R-S tem duas sadas da SET. O transistor Q2 conduz por
representadas por Q e /Q, assim, na um instante, realimentando via R3 a
Os flip-flops so elementos de cir- condio inicial estvel, com Q 1 base de Q1 que cortado.
cuito que podem apresentar em seu
funcionamento apenas dois estados
estveis. No existem estados inter-
medirios entre estes dois estados.
A aplicao de um sinal de entra-
da pode mudar o dispositivo de um
estado para outro e como a qualquer
momento podemos saber qual o
estado em que ele se encontra, pos-
svel considerar este circuito como
uma memria capaz de armazenar
um bit.
O flip-flop o elemento bsico das
chamadas memrias estticas.
Existem diversos tipos de flip-flops
encontrados nos circuitos digitais e
que analisaremos a partir de agora. Figura 1 - Um flip-flop R-S com transistores discretos.
36
Figura 2 - Flip-Flop R-S com portas NAND.
Com o corte, a tenso na base de

Q2 sobe via polarizao de R2 e mes-
mo que o pulso de disparo desapare-
a, o circuito se mantm no novo es-
tado graas realimentao.
Sua sada Q vai ao nvel (1) e a
sada /Q vai ao nvel (0).
Para trocar novamente de estado
o flip-flop R-S, aplicamos um pulso
positivo na entrada RESET, levando
Q1 saturao e Q2 ao corte, situa-
o que se firma mesmo depois de Figura 3 - Em (f) temos uma condio no permitida com Q e Q no nvel alto (S e R no nvel baixo).
desaparecido o pulso graas reali-
mentao proporcionada pelos Os flip-flops podem ser elaborados a) Flip-flop resetado
resistores. com portas lgicas e o R-S que estu- b) /S vai ao nvel baixo e o flip-flop
Veja que um pulso aplicado en- damos pode ser facilmente obtido a setado
trada SET, o que corresponde a um partir de duas portas NAND de duas c) /S vai ao nvel alto e o flip-flop
bit 1, faz com que a sada Q que es- entradas, figura 2. permanece setado
tava em 0 passe a 1, armazenando Levando em conta as tabelas ver- d) /R vai ao nvel baixo e o flip-flop
este bit. O flip-flop funciona realmen- dade das portas NAND veremos que ressetado
te como uma memria para este bit. a sada da primeira porta realimenta e) /R volta ao nvel alto e o flip-
Da mesma forma como utilizamos a segunda e vice-versa, garantindo flop permanece ressetado
transistores bipolares NPN para ob- assim a manuteno dos estados ob-
ter um flip-flop, podemos tambm tidos quando o flip-flop comuta. Tudo isso pode ser representado
empregar outros tipos de componen- No entanto, a comutao deste por uma tabela verdade, da mesma
tes em configuraes semelhantes. circuito ocorre quando as entradas forma que fazemos com as funes
Podemos, por exemplo, elaborar flip- passam do nvel alto para o baixo, ou lgicas. Nesta tabela temos alguns
flops usando transistores PNP, caso seja, de 1 para 0. Esta condio novos smbolos com os quais o leitor
em que a polaridade dos sinais de indicada pelos smbolos /R e /S na deve comear a familiarizar-se e que
disparo vai ser invertida. entradas. so amplamente usados em Eletr-
Da mesma forma, podemos usar O leitor pode ento perceber que, nica Digital, a saber:
transistores de efeito de campo, tan- quando as entradas esto ambas no
to de canal N como canal P (bipolares nvel baixo, o flip-flop se mantm no a) Primeira possibilidade
ou JFETs) como tambm transistores estado em que foi colocado por ser Qn-1 = representa o estado da
de efeito de campo MOS com os dois ligado ou por uma comutao anteri- sada Q ANTES da aplicao dos si-
tipos de canal (N ou P). O que muda- or. nais.
r em cada caso o sentido de circu- Por outro lado, se as entradas fo- Qn = representa o estado da sa-
lao das correntes e as polaridades rem levadas simultaneamente ao n- da Q DEPOIS da aplicao dos sinais.
dos sinais aplicados. vel alto, o flip-flop ir para um estado
Conforme veremos na ltima par- indeterminado que deve ser evitado. b) Segunda possibilidade
te desta lio, os flip-flops tambm Na prtica, a aplicao de nveis al- Q = representa o estado da sada
podem ser feitos com vlvulas e na tos (1) nas duas entradas pode des- Q ANTES da aplicao dos sinais.
realidade os primeiros que existiram truir o dispositivo. Qn+1 = representa o estado da
eram justamente montados com es- O diagrama de tempos da figura sada Q DEPOIS da aplicao dos
tes componentes. Naquela poca no 3 mostra o que ocorre no funciona- sinais.
existiam transistores e nem circuitos mento de um flip-flop por etapas que Obs: em lugar de n em alguns li-
integrados. podemos analisar da seguinte forma: vros encontramos a letra t.
37
Os dois tipos de representao

so usados.
Nas colunas e linhas em que so
colocados os nveis lgicos 0 e 1 ,
quando aparece o termo Qn ou /Qn
significa que a sada vai para um es-
tado indeterminado.
A tabela verdade do flip-flop R-S
com portas NAND fica ento:
R S Qn+1
Qn+1
0 0 1 1 Figura 4 - Um flip-flop R-S com portas NOR e sua tabela verdade.
0 1 0 1
1 0 1 0
1 1 Qn
Qn
Para obtermos um flip-flop R-S

tambm podemos usar portas NOR,
conforme a figura 4.
Na figura 5 temos os smbolos
adotados para representar este tipo Figura 5 - Smbolos usados para representar um flip-flop R-S.
de flip-flop.
Este circuito tambm chamado Usando portas NAND podemos voltando assim ao estado inicial, o que
de R-S NOR LATCH da mesma for- inicialmente implementar um flip-flop no desejado de forma alguma.
ma que o circuito anterior denomi- R-S controlado por clock (Master- Um modo de contornar este
nado R-S NAND LATCH. Slave), conforme a figura 6. proble|ma consiste na utilizao de
Analisemos seu funcionamento: duas etapas numa configurao mais
Partindo da situao em que a complexa, que apresentada na fi-
6.3 - FLIP-FLOP RS COM CLOCK entrada de clock (relgio) esteja no gura 8.
E MESTRE-ESCRAVO nvel baixo, as sadas Q e /Q perma- Este circuito denominado Flip-
necero no estado inicial em que Flop R-S Mestre-Escravo ou Flip-Flop
Estes circuitos chamados de flip- se encontravam e insensveis a qual- R-S Master-Slave e faz uso de portas
flop R-S controlados por clock e mes- quer variao que ocorra nas entra- NAND e de um inversor, cuja finalida-
tre escravo encontram uma gama de das S e R. de inverter o pulso de clock.
aplicaes muito grande nos circuitos Quando a entrada de clock for Neste caso, quando a entrada de
digitais mais complexos, j que estes levada ao nvel 1, o circuito passa a clock for ao nvel 1, o flip-flop mestre
so sempre comandados por um responder aos sinais das entradas mudar de estado, mas o flip-flop es-
clock, ou seja, so circuitos lgicos R e S. cravo permanecer insensvel, man-
sincronizados. No entanto, conforme o diagrama tendo seu estado.
O uso de um circuito de controle de tempos da figura 7, este circuito Quando a entrada de clock pas-
(mestre) que determina quando o flip- tem um inconveniente. sar para o nvel lgico 0, a sada do
flop (escravo) muda de estado im- Como as sadas acompanham as flip-flop mestre ser levada para o
portante para permitir que as mudan- entradas, durante o tempo em que o escravo.
as de estado do flip-flop s ocorram clock as habilita, estas sadas podem Isso significa que o flip-flop em seu
em determinados instantes. mudar de estado mais de uma vez, todo no sensvel ao nvel do sinal
de clock, ou seja, se ele 0 ou 1, mas
sim sua transio. As sadas Q e /Q
s vo mudar de estado no instante
em que ocorrer a transio do sinal
de clock do nvel alto para o nvel bai-
xo. Com esta configurao possvel
garantir que s vai ocorrer uma mu-
dana de estado na presena de um
pulso de clock.
Os flip-flops que funcionam desta
for ma so denominados Edge
Figura 6 - Flip-flop R-S (Latch NAND) com entrada de clock. Triggered ou Disparados pela Bor-
38
da.
Se a mudana de estado ou dis-
paro (gatilhamento) ocorre quando o
sinal de clock passa de 0 para 1, os
flip-flops so denominados positive
edge-triggered, enquanto que, se o
disparo ocorre quando o clock vai do
nvel 1 para 0, ou seja, na queda do
nvel lgico, os flip-flops so chama-
dos de negative edge-triggered.
Neste tipo de circuito muito im-
portante levar em conta, num projeto
de maior velocidade, os tempos em
que todo o processo ocorre.
Assim, partindo do diagrama de
tempos da figura 9, vemos que a sa-
da do flip-flop s completa sua mu-
dana de estado depois de um certo
tempo, do pulso de clock ter sido apli-
cado.
Dois tempos so importantes nes-
Figura 7 - Diagrama de tempos para o circuito da figura 6. te tipo de circuito.
a) tH: Hold Time ou Tempo de
Manuteno o tempo em que a en-
trada deve permanecer ainda no cir-
cuito para que seu nvel lgico seja
reconhecido pelo flip-flop.
b) tS: Setup Time ou tempo em
que a entrada do flip-flop deve per-
manecer no estado desejado antes da
transio do clock que vai provocar a
mudana de estado do circuito.
Duas entradas podem ser acres-
centadas neste circuito, verifique a fi-
gura 10, dotando-o de recursos im-
portantes para aplicaes prticas.
Uma das entradas denominada
PRESET (/PR) ou pr-ajuste e tem
Figura 8 - Flip-flop R-S Mestre-Escravo completo. por funo levar imediatamente as
sadas do circuito a um estado deter-
minado (Q=1 e /Q=0), independente-
mente do que esteja acontecendo nas
demais entradas.
Sua ativao ocorre quando /PR
estiver em 0 e /CLR em 1, no caso
apresentado, pois a / sobre a identifi-
cao indica que ela est ativa no n-
vel baixo.
A outra entrada denominada
CLEAR ou apagamento tem por fun-
o levar as sadas aos estados Q=0
e /Q=1, independentemente do que
estiver ocorrendo nas demais entra-
das.
importante observar que estas
duas entradas no podem ser
ativadas ao mesmo tempo, pois isso
levaria o circuito a um estado
Figura 9 - Tempos no flip-flop R-S. indeterminado que inclusive poderia
39
causar problemas aos seus compo-

nentes.
A tabela verdade para este circui-
to nos mostra trs novos smbolos que
normalmente so usados em Eletr-
nica Digital.
X representa uma condio
irrelevante qualquer que ela seja, no
haver influncia no que ocorre na
sada.
A seta para cima indica a tran-
sio do nvel baixo para o nvel do
sinal na entrada ou sada represen-
tadas, enquanto que a seta apon-
tando para baixo indica uma tran-
sio do nvel baixo para o nvel
alto do sinal correspondente.
Figura 10 - Ligao das entradas PRESET E CLEAR.

6.4 - O FLIP-FLOP
J-K MESTRE-ESCRAVO
O flip-flop J-K mestre-escravo ou

master-slave pode ser imple-
mentado por funes lgicas comuns,
adquirindo a configurao bsica
mostrada na figura 11.
Um problema que observamos
nos flip-flops R-S que temos uma
situao proibida que ocorre quan-
do as entradas R e S vo ao nvel alto
ao mesmo tempo e que pode levar o
circuito a um estado indeterminado.
Esta situao acontece principalmen-
te nas aplicaes em computao,
quando uma parte do sinal de sada
usada para realimentar a entrada. Figura 11 - O flip-flop J-K Mestre-Escravo.
Nestas condies podem ocorrer as
situaes de conflito com a produo passa por uma transio negativa do (CLK), o flip-flop muda de estado
de oscilaes indesejadas. sinal, o flip-flop mantm sua condio (TOGGLE). Se estiver setado, ele
Esta situao pode ser contorna- original, ou seja, no muda de esta- resseta e se estiver ressetado, ele
da com a utilizao de uma nova con- do. setado.
figurao, que justamente a do flip- Podemos elaborar a tabela verda-
flop J-K utilizada nas aplicaes pr- b) J=1 e K=0 de da figura 12 para indicar o que
ticas e que analisaremos a seguir. Quando a entrada de clock (CLK) ocorre com este flip-flop.
Podemos ter quatro combinaes passa por uma transio negativa, o Observe o uso das setas para in-
possveis para os sinais aplicados nas flip-flop setado. Se j estiver dicar as transies de sinal na entra-
entradas J e K, conforme observamos setado, ele permanece nesta condi- da de clock que comandam o funcio-
na tabela abaixo. o. namento deste tipo de circuito.
J K Da mesma forma que nas outras
0 0 c) J=0 e K=1 configuraes estudadas, podemos
1 0 Quando a entrada de clock (CLK) tambm incluir as entradas de
0 1 passa por uma transio negativa, o PRESET e CLEAR neste circuito que
1 1 flip-flop ressetado. Se j estiver ficar da maneira apresentada na fi-
Analisemos cada uma das combi- nesta condio, ele permanece. gura 13.
naes: Uma tabela verdade incluindo as
d) J=1 e K=1 entradas de PRESET (PR) e CLEAR
a) J=0 e K=0 Nesta condio, ao receber uma (CLR) mostrada na figura 14.
Quando a entrada de clock (CLK) transio negativa na entrada de clock Uma maneira melhor de analisar-
40
mos o funcionamento deste circuito

atravs de um diagrama de tempos,
em que observamos as formas de
onda nos diversos pontos de entrada
e sada. Este diagrama de tempos
para o flip-flop J-K mostrado na fi-
gura 15.
Analisemos alguns trechos impor-
tantes deste diagrama mostrando o
que acontece:
a) Neste instante CLR e PR esto
no nvel baixo, Q e /Q esto no nvel
Figura 12 - Tabela verdade para o flip-flop J-K Mestre-Escravo. alto, que uma condio no permi-
tida.
b) Aplica-se ento o sinal PR, que
indo ao nvel alto, faz com que o flip-
flop seja ressetado.
c) A aplicao de um pulso na en-
trada CLR que vai ao nvel alto, e a
ida de PR ao nvel baixo fazem agora
com que o flip-flop seja setado.
d) CLR e PR so mantidos no n-
vel alto a partir deste instante. Com
J=0 neste trecho e K indo ao nvel alto,
o flip-flop ser ressetado na prxima
transio negativa do sinal de clock.
e) Ainda com CLR e PR no nvel
alto (esta condio se manter daqui
por diante) e a sada J=0 e k=1, o flip-
flop permanecer ressetado.
f) Com J=1 e K=0, o flip-flop
setado na transio seguinte do pul-
so de clock.
Figura 13 - Flip-flop J-K com Preset e Clear. g) Com J=1 e K=0, no ocorrem
mudanas de estado.
h) Com J=1 e K=1 na transio
seguinte do pulso de clock, o flip-flop
muda de estado (complementa ou
toggle). Se estiver ressetado, como
neste caso, ele setado.
i) Mantendo J=1 e K=1 com nova
transio do pulso de clock, o flip-flop
muda de estado outra vez, ou seja,
complementa.
Veja que quando as entradas J e
K esto no nvel alto, o circuito se com-
porta como um disparador, mudando
de estado a cada transio negativa
do pulso de clock.
6.5 - O FLIP-FLOP TIPO D
Este tambm um circuito de flip-

flop muito usado, cujo smbolo mos-
trado na figura 16.
Este flip-flop possui uma nica
entrada que comanda todo o circuito.
Figura 14 - Tabela verdade para o flip-flop J-K com Preset e Clear. Esta entrada que lhe d nome. De-
41
Diagrama de tempo do flip-flop J-K.
nominada Data (dados), abrevia-

da por D, da o nome do dispositivo.
Este flip-flop opera de uma manei-
ra muito simples: no pulso de clock,
ele assume o estado da entrada, con-
forme podemos ver pela sua tabela
verdade:
D Qn+1
Figura 16 - Smbolos do flip-flop D.
0 0
1 1
de tempos mostrado na figura 18. Este comportamento significa na
Quando a entrada T deste circuito realidade a diviso da frequncia de
6.6 - FLIP-FLOP TIPO T est no nvel baixo, o flip-flop se man- clock por dois. Em outras palavras,
tm em seu estado anterior, mesmo este circuito se comporta como um
O nome vem de Toggle ou com a aplicao do pulso de clock. divisor de frequncia, encontrando
complementao, seu smbolo mos- No entanto, quando a entrada T est aplicaes prticas bastante impor-
trado na figura 17. no nvel alto, o flip-flop muda de esta- tantes em Eletrnica Digital.
O que este circuito faz pode ser do. Se estava setado, ele resseta e Um exemplo de aplicao dado
entendido facilmente pelo diagrama se estava ressetado, ele seta. na figura 19 em que associamos di-
42
Figura 17 - Smbolos do flip-flop tipo T. Figura 18 - Diagrama de tempos do flip-flop T.
6.7 - TRANSFORMANDO
FLIP-FLOPS
Da mesma maneira como pode-

mos obter qualquer funo lgica
complexa a partir de funes simples,
Figura 18 - Divisor de frequncia com flip-flops tipo D. o que foi visto em lies anteriores,
tambm podemos brincar com os
versos flip-flops do tipo T em srie, muito usado, existindo at circuitos flip-flops, obtendo outros tipos a par-
de modo que passando atravs de integrados que possuem sequncias tir de um tipo bsico.
cada um, a frequncia do sinal de de mais de 10 flip-flops ligados desta Assim, usando um flip-flops R-S
entrada divida por 2. forma. ou J-K que so comuns e algumas
Usando 4 flip-flops, podemos divi- Na prtica no temos os flip-flops portas lgicas, podemos obter flip-
dir a frequncia por 2, 4, 8 e 16. tipo D como componentes prontos flops de outros tipos.
Este tipo de divisor de frequncia para uso. Estes flip-flops podem ser Na figura 20 temos algumas con-
obtidos a partir de outros e isso ser
visto no item seguinte.
Figura 20 - Transformando flip-flops.
43
Figura 21 - Transformando FF tipo JK em tipo D e tipo T.
verses que podem ser feitas utilizan-

do-se flip-flops do tipo R-S.
O modo de funcionamento de
cada um pode ser facilmente enten-
dido se o leitor tentar associar as ta-
belas verdade dos flip-flops que foram
estudados nesta lio s tabelas ver-
dade das portas agregadas, conside-
rando os sinais de realimentao.
Na figura 21 temos o modo de
obter flip-flops tipo D e T a partir de
flip-flops do tipo J-K.
Veja que a simples conexo da
entrada K ao J no flip-flop do tipo J-K Figura 22 - Outras transformaes de flip-flops.
o transforma em um flip-flop tipo T.
Esta possibilidade muito interessan- do sinal que retirado da sada com-
te, j que flip-flops J-K so dispon- plementar /Q. exigncias de frequncias mais bai-
veis em tecnologia TTL e CMOS e 6.8 - NOS COMPUTADORES xas, observe a figura 23.
podem ser usados em circuitos No caso dos computadores, tanto
divisores de frequncia. Na verdade, Encontramos os flip-flops nos o prprio clock como a sequncia de
j utilizamos esta configurao em computadores como elementos fun- flip-flops divisores podem ser obtidos
diversos projetos prticos que publi- damentais de muitos circuitos. num nico circuito integrado.
camos. Finalmente, temos outras Uma aplicao na prpria divi- Um ponto importante que deve ser
duas transformaes importantes de so de frequncia dos clocks. Confor- levado em conta e que estudaremos
flip-flops mostradas na figura 22. me o leitor sabe, existem setores de nas lies futuras a possibilidade de
No primeiro caso temos uma um PC que devem operar com veloci- ligar os flip-flops em conjunto com
transformao de um flip-flop tipo D dades menores que a fornecida pelo outras funes, de modo que a
em flip-flop tipo T, bastando para isso clock principal. o caso dos bar- frequncia possa ser dividida por
que a sada complementar /Q seja li- ramentos onde so ligadas as placas qualquer nmero e no somente por
gada entrada D, realimentando o de expanso, os modems e as sa- potncias de (2,4,8,16,32,64, etc).
circuito. das de dados paralela e serial. Outra aplicao impor tante
A segunda transformao, que Assim, em lugar de usar um clock como clula de memria. Oito flip-
leva um flip-flop tipo D a funcionar para cada frequncia desejada, o que flops ligados lado a lado podem ar-
como tipo T, exige o emprego de uma se faz empregar um clock nico e mazenar um byte inteiro. Cada flip-flop
porta AND adicional na realimentao dividir sua frequncia conforme as armazena um bit. Existem diversas
memrias internas de um PC que
nada mais so do que flip-flops que
podem ser habilitados tanto para a
leitura de dados como para introdu-
o (gravao de dados). Existem ain-
da outras funes impor tantes
implementadas a partir de flip-flops e
que sero estudadas futuramente.
6.9. OS FLIP-FLOPS ANTIGOS

Figura 23 - Obtendo diversas frequncias a partir de um oscilador nico.
Figura 24 - Flip-flop com vlvulas.
A configurao do flip-flop no 3. Um flip-flop R-S setado apre-

nova. Na verdade, foi em 1919 que senta que nveis lgicos em suas
dois pesquisadores americanos cha- sadas:
mados Eccles e Jordan apresenta- a) Q=0 e /Q=0
ram o primeiro circuito de flip-flop b) Q=0 e /Q=1
usando vlvulas, confira na figura 24. c) Q=1 e /Q=0
Por este motivo, muitos ainda cha- d) Q=1 e /Q=1
mam os flip-flops de Bsculas ou Cir-
cuitos Eccles-Jordan. 4. Os flip-flops negative edge-
Em 1930, os fsicos j usavam triggered mudam de estado quando:
estes circuitos ligados em srie para a) O pulso clock vai do nvel baixo
dividir a contagem dos pulsos de con- para o nvel alto
tadores Geiger de radiao e obterem b) O pulso de clock vai do nvel
valores menores mais facilmente alto para o nvel baixo
totalizados nas pesquisas. c) O pulso de clock estabiliza no
Um contador binrio usando uma nvel baixo
lmpada neon ligada s vlvulas foi d) O pulso de clock estabiliza no
desenvolvido usando estes flip-flops nvel alto
em 1940, mas foi somente depois dis-
so que os primeiros computadores 5. Para que um flip-flop J-K Mes-
digitais passaram a usar estes circui- tre escravo tenha a condio toggle,
tos de uma forma mais intensa, at o quais so os nveis lgicos que de-
advento do transistor e depois dos cir- vem ser colocados na entrada J e K?
cuitos integrados. a) J=0 e K=0
QUESTIONRIO b) J=0 e K=1
c) J=1 e K=0
1. Os elementos biestveis de um d) J=1 e K=1
circuito:
a) Possuem apenas um estado 6. Quatro flip-flops do tipo T liga-
estvel dos um aps o outro (em srie) rece-
b) Possuem dois estados instveis bem uma frequncia de 1 600 Hz na
c) Possuem dois estados estveis sua entrada. Qual a frequncia ob-
d) Possuem um nmero tida na sada do ltimo flip-flop? (o
indeterminado de estado estveis sinal deve ser retangular).
a) 800 Hz
2. Usado como elemento de me- b) 400 Hz
mria, um flip-flop pode armazenar: c) 200 Hz
a) 1 bit d) 100 Hz
b) 1 byte
c) meio byte Respostas:
d) 2 bits 1-C, 2-A, 3-C, 4-B, 5-D. 6-D
45
LIO 7
OS FLIP-FLOPS E FUNES
LGICAS EM CIRCUITOS INTEGRADOS
Na lio anterior aprendemos Low Power Shottky (74LS) o flip-flop resseta. A frequncia mxi-
como funcionam os principais tipos de - 45 MHz ma de operao destes flip-flops de
flip-flops, verificando que, dependen- High Speed (74H) - 50 MHz 20 MHz com um consumo por circui-
do dos recursos que cada um possua, (74S) - 125 MHz to integrado da ordem de 20 mA.
podem ser empregados de diversas importante observar que para os
formas. Tambm vimos as entradas flip-flops TTL preciso alguns cuida-
que estes dispositivos podem conter dos, como por exemplo, manter sem- b) 7474 - DUPLO FLIP-FLOP
para melhorar seu desempenho em pre as entradas CLEAR e PRESET TIPO D COM PRESET E CLEAR
determinadas aplicaes, como por em nveis definidos. Deixando estas
exemplo, nos computadores. Estuda- entradas abertas, podem ocorrer ins- Os flip-flops contidos no invlucro
mos ainda nas primeiras lies do tabilidades de funcionamento. DIL de 14 pinos disparam com a tran-
curso as funes lgicas usadas em O nvel em que elas devem ser sio positiva do sinal de clock
diversos circuitos. Tudo isso nos leva deixadas, ou seja, sua conexo no (Positive-Edge Triggered). A pinagem
necessidade de contarmos com Vcc ou 0 V depende da aplicao. deste circuito integrado mostrada na
estas funes na forma de circuitos figura 3.
integrados. De fato, existem muitos A tabela verdade que apresenta o
circuitos integrados TTL e CMOS con- a) 7473 - DUPLO funcionamento dos flip-flops deste
tendo flip-flops dos tipos estudados e FLIP-FLOP J-K COM CLEAR
todas as funes lgicas (portas e in-
versores e amplificadores) e ser jus- Num nico invlucro de 14 pinos
tamente deles que falaremos nesta Dual in Line temos 2 flip-flops do tipo
lio. J-K com entrada de Clear. A pinagem
deste circuito integrado mostrada na
figura 1.
6.1 - OS FLIP-FLOPS TTL Os flip-flops so sensveis ao n-
vel de clock (Level Triggered) com
A famlia de circuitos integrados entrada de Clear assncrono. O funcio-
digitais TTL conta com uma grande namento dos flip-flops deste circuito Figura 2 - Tabela verdade que
quantidade de flip-flops usados numa integrado pode ser melhor entendido descreve o funcionamento do 7473.
infinidade de aplicaes prticas. pela tabela verdade da figu-
A diferena de cada tipo de circui- ra 2.
to integrado no est apenas no tipo Nesta tabela, o smbolo
de flip-flop que contm como tambm com a forma de um pulso de
nos seus recursos e na sua quantida- sinal representa um pulso de
de. Tambm devemos observar que clock positivo aplicado en-
um fator importante na escolha de um trada correspondente.
flip-flop para uma determinada apli- Observe que quando J e
cao a sua velocidade. Para as di- K esto aterradas, o clock
versas famlias TTL podemos especi- no tem efeito sobre o cir-
ficar as mximas velocidades dos cuito. Na operao normal,
seus flip-flops da seguinte maneira: a entrada Clear deve ser
Standard (74) - 35 MHz mantida no nvel alto. Se a
Figura 1 - 7473 - Duplo flip-flop J-K.
Low Power (74L) - 3 MHz entrada Clear for aterrada,
46
c) 7475 - QUATRO O tempo de propagao do sinal

LATCHES TIPO D da ordem de 24 ns e o consumo
tpico por circuito integrado de 32
Os latches so como mA.
chaves que armazenam
uma informao digital pre-
sente em sua entrada. A d) 7476 - DOIS FLIP-FLOPS J-K
aplicao mais comum COM PRESET E CLEAR
justamente como memria,
cada circuito integrado 7475 Os dois flip-flops deste circuito in-
pode armazenar 4 bits de tegrado tm funcionamento indepen-
Figura 3 - Duplo flip-flop D - 7474. informao. dente e disparam com nvel do sinal
Na figura 5 temos a de clock (level triggered).
pinagem deste circuito integrado. O invlucro DIL de 16 pinos, veja
Quando o circuito habilitado, o a figura 7. O funcionamento de cada
que conseguido levando a linha um dos flip-flops pode ser melhor ana-
ENABLE ao nvel alto, as sadas lisado atravs da tabela verdade da
Q e /Q seguem a entrada D. O latch figura 8. Observe o smbolo adotado
do tipo transparente, logo, se para representar um pulso de clock.
as entradas forem modificadas, as Da mesma forma que nos demais
sadas tambm se alteraro. circuitos integrados desta srie, as
Quando a entrada ENABLE entradas CLEAR E PRESET devem
levada ao nvel baixo, as sadas ser mantidas em nveis lgicos defi-
no respondem aos sinais de en- nidos, para que no ocorra o funcio-
Figura 4 - Tabela verdade que trada D. namento errtico do circuito.
descreve o funcionamento do 7474. Veja que o LATCH armazena a Tambm observamos pela tabela
informao que estava na entrada verdade que no se pode ativar as
circuito integrado dada na figura 4. D imediatamente antes da ocorrncia duas entradas de CLOCK E CLEAR
Pela tabela, conclumos que a condi- de uma transio do nvel alto para o ao mesmo tempo, pois isso levaria os
o em que as entradas Clear e nvel baixo da linha de habilitao (N- flip-flops a uma condio no permi-
Preset esto simultaneamente ativas vel 1 para o nvel 0). tida.
no deve ser usada, pois teremos O funcionamento de
uma condio no permitida para os cada flip-flop do 7475 pode
flip-flops. ser colocado na tabela ver-
A frequncia mxima de operao dade da figura 6.
deste circuito integrado de 25 MHz Este circuito integrado
e o consumo da ordem de 17 mA. no serve para aplicaes
onde se deseja mudanas
de estado a cada pulso de
clock. Dizemos que este cir-
cuito no pode ser usado
como um registrador de des-
locamento (shift-register)
que ser estudado nas pr-
Figura 6 - Tabela verdade para o 7475. ximas lies. Figura 8 - Tabela verdade do 7476.
Figura 5 - 7475 - Quatro flip-flops tipo D. Figura 7 - Dois flips-flops J-K- com Preset e Clear.
47
Figura 9 - 74174 - Seis flip-flops tipo D. Figura 11 - Oito flip-flops tipo D com clear.
A frequncia mxima dos flip-flops existe acesso s sadas complemen-

da srie stardard (comum) de tares dos flip-flops.
35 MHz com um consumo tpico de
45 mA por circuito integrado.
g) 74LS373 - LATCH OCTAL
TRANSPARENTE TIPO D
f) 74273 - OITO FLIP-FLOPS
TIPO D COM CLEAR O tipo LS importante neste caso,
Figura 10 - Tabela verdade para j que se trata de circuito compatvel
os flip-flops do 74174. Este circuito semelhante ao an- com as portas paralelas dos compu-
terior com a diferena de que existem tadores e portanto, pode ser excitado
oito em lugar de seis flip-flops tipo D. diretamente pelos nveis lgicos exis-
Um ponto interessante que deve Cada um dos flip-flop pode operar tentes num PC.
ser observado neste circuito integra- com um bit, assim, esta configurao Uma vez que o circuito integrado
do a pinagem diferente, j que nor- se torna ideal para aplicaes em 74LS373 contm 8 latches com sa-
malmente nos circuitos desta srie a computadores, pois opera com 8 bits da tri-state, ele pode ser usado para
alimentao positiva sempre nos que correspondem a um byte. trabalhar com um byte inteiro, sem
pino 14 ou 16 e a negativa no pino 7 A pinagem do circuito integrado problemas.
ou 8, quando os invlucros so de 14 74273 mostrada na figura 11. A pinagem deste circuito integra-
ou 16 pinos. A frequncia mxima de A tabela verdade para cada flip- do mostrada na figura 12.
operao destes flip-flops para a s- flop a mesma do circuito integrado Quando a entrada /OE est no n-
rie normal de 20 MHz e o consumo anterior apresentada na figura 10. vel alto (1), as sadas de todos os flip-
de 20 mA. A frequncia mxima de operao flops vo para o estado de alta
para os circuitos integrados deste tipo impedncia. Isso significa que estas
da srie normal de 30 MHz com um sadas podem ser ligadas a um
e) 74174 - SEIS FLIP-FLOPS consumo de 62 mA para cada um. barramento comum a outros circuitos
TIPO D COM CLEAR Veja que o invlucro usado Dual integrados, sem o problema de con-
In Line de 20 pinos e que a entrada flitos que possam carregar os circui-
Este circuito integrado contm seis de CLEAR comum a todos os inte- tos causando problemas de funciona-
flip-flops do tipo D que so dispara- grados. Tambm observamos que no mento, conforme j estudamos nas
dos na transio positiva do si- lies iniciais deste curso.
nal de clock . A entrada de Quando a entrada /OE
CLEAR comum a todos os est ativada, o que feito le-
flip-flops. O invlucro de 16 vando-a ao nvel baixo (0), o
pinos com a identificao feita estado das sadas vai depen-
74L373
segundo mostra a figura 9. der da entrada EL. Se EL es-
A tabela verdade que des- tiver no nvel alto (1), o latch
creve o funcionamento de cada estar aberto transparente.
flip-flop deste circuito integra- O que estiver na entrada D vai
do est na figura 10. passar pelo circuito e apare-
Observe que nestes flip- cer na sada Q.
flops temos acesso a apenas Se EL estiver no nvel bai-
uma das sadas, assim, as sa- xo (0), a sada Q no mais res-
das complementares no po- Figura 12 - 74LS373 - Oito latches transparentes. ponde ao que ocorre nas en-
dem ser usadas. tradas D. Nestas condies
48
38
Figura 13 - 74LS374 - Oito flip-flops tipo D. Figura 15 - 4013 - Dois flip-flops tipo D.
dizemos que o latch est fechado e a A frequncia mxima de operao

sada Q ser o contedo das entra- deste circuito integrado de 50 MHz
das D que foi armazenado imediata- com um consumo tpico de 27 mA.
mente antes da transio das entra-
das EL do nvel alto para o nvel bai-
xo. Em outras palavras, podemos di- 7.2 - OS FLIP-FLOPS CMOS
zer que os flip-flops so gatilhados na
transio negativa da entrada EL. Figura 14 - Tabela verdade Temos diversos flip-flops dispon-
Observe a condio de alta de cada flip-flop do 74LS374. veis na famlia CMOS que sero ana-
impedncia obtida com /OE no nvel lisados a seguir. Uma recomendao
alto. A frequncia mxima de opera- h) 74LS374 - OITO FLIP-FLOPS importante relativa ao uso destes flip-
o para os latches deste circuito in- TIPO D COM SADAS TRI-STATE flops, assim como das demais fun-
tegrado de 50 MHz com um consu- es CMOS, que as entradas no
mo de 24 mA. Temos neste circuito integrado TTL usadas, pela sua sensibilidade devi-
em invlucro DIL de 20 pinos 8 flip- da alta impedncia, nunca devem
flops do tipo D que so disparados na ser mantidas abertas.
transio positiva do sinal de clock. As Nos flip-flops CMOS, diferente-
sadas so tri-state e a pinagem mente dos TTL, as entradas
mostrada na figura 13. assncronas so ativadas no nvel alto,
Quando a entrada /OE est no n- o que significa que devem ser
vel alto, as sadas de todos os flip- mantidas no nvel baixo para a ope-
flops vo para o estado de alta rao normal.
impedncia. Veja que neste circuito
integrado tambm no temos acesso a) 4013 - DOIS FLIP-FLOPS TIPO
s sadas complementares dos flip- D COM PRESET E CLEAR
flops. A tabela verdade que descreve
o funcionamento de cada um dos flip- Os dois flip-flops contidos neste
Figura 16 - Tabela verdade flops mostrada na figura 14. circuito integrado so disparados na
para os flip-flops do 4013. transio positiva do sinal de clock.
Figura 17 - 4027 - Dois flip-flops J-K. Figura 18 - Tabela verdade para os flip-flops do 4027.
49
39
Figura 20 - Seis flip-flops tipo D (Registrador de

Figura 19 - 4043 - Quatro flip-flops R-S. armazenamento).
O invlucro o DIL de 14 pinos Observe que temos acesso tanto podem ser levadas ao mesmo tempo
da figura 15. as sadas normais como complemen- ao nvel alto, pois isso representa um
A tabela verdade para este circui- tares de cada um dos flip-flops e que estado no permitido.
to integrado est na figura 16. as sadas CLEAR E PRESET esto As sadas vo ao estado de alta
Pela tabela verdade vemos que as ativas no nvel alto. No entanto, como impedncia com a entrada EN (habi-
entradas CLEAR E PRESET so ati- nos demais flip-flops, estas sadas litao ou ENABLE) levada ao nvel
vas no nvel alto, mas que somente no podem ser ativadas ao mesmo baixo. Quando o nvel da entrada EN
uma delas pode estar nesta condio tempo, pois levariam os flip-flops a alto, as sadas so conectadas aos
de cada vez. Se as duas entradas uma condio no permitida. flip-flops, transferindo seus estados
PRESET e CLEAR forem colocadas Como no caso anterior, a frequn- para os circuitos externos.
no nvel alto ao mesmo tempo, o flip- cia depende da tenso de alimenta- Como estes circuitos no usam
flop vai para uma condio no per- o. Para uma tenso de alimentao clocks, eles no devem ser ligados em
mitida. de 10 V, a frequncia mxima de ope- cascata para formar contadores ou
A informao presente na entra- rao da ordem de 8 MHz. shift-registers.
da D transferida para a sada, quan-
do as entradas assncronas PRESET
E CLEAR esto inativas. c) 4043 - QUATRO FLIP-FLOPS d) 40174 - SEIS
importante observar que a velo- S R-S (Lgica NOR) FLIP-FLOPS TIPO D
cidade de operao dos circuitos
CMOS depende da tenso de alimen- Este circuito integrado contm Este circuito integrado contm seis
tao, como j estudamos nas lies quatro flip-flops R-S independentes flip-flops tipo D disparados pela tran-
anteriores. com sadas tri-state. O invlucro DIL sio positiva do sinal de clock. Ape-
Nos manuais de circuitos integra- de 16 pinos mostrado na figura 19. nas uma das sadas de cada flip-flop
dos CMOS os leitores podero encon- Em cada um dos flip-flops, as en- acessvel externamente e o CLEAR
trar tabelas que trazem os diversos tradas SET e RESET podem normal- comum a todos eles. O invlucro
tempos de propagao dos sinais e mente ficar no nvel baixo. Se a en- DIL de 16 pinos com a pinagem mos-
as frequncias de operao em fun- trada SET for levada ao nvel alto, a trada na figura 20. Todos os flip-flops
o desta tenso de alimentao. sada ir e permanecer no nvel alto. so controlados por uma entrada co-
Podemos dizer apenas que, para uma Se a entrada RESET for levada ao mum de clock. A tabela verdade para
alimentao de 10 V, a frequncia nvel alto a sada ir e permanecer os flip-flops deste circuito integrado
mxima de clock ser de 7 MHz. no nvel baixo. As duas sadas no mostrada na figura 21.
b) 4027 - DUPLO FLIP-FLOP e) 40175 - QUATRO

J-K COM PRESET E CLEAR FLIP-FLOPS TIPO D
Neste circuito integrado encontra- Trata-se de um circuito integrado

mos dois flip-flops tipo J-K com en- que contm quatro flip-flops seme-
tradas de PRESET E CLEAR. O inv- lhantes ao anterior com a diferena
lucro DIL de 16 pinos, mostrado na de que as duas sadas (normal e com-
figura 17. plementar) podem ser acessadas.
Nos flip-flops , as entradas O invlucro deste circuito integra-
PRESET e CLEAR so independen- do apresentado na figura 22.
tes. A tabela verdade para os flip-flops Figura 21 - Tabela verdade A tabela verdade para os circuitos
mostrada na figura 18. para os flip-flops do 40174. integrados a mesma do 40174. Para
50
Figura 22 - 4M75 - Quatro flip-flops tipo D

(Registrador de armazenamento). Figura 23 - Quatro portas NAND de duas entradas.
uma alimentao de 10 V, a frequn- mostrada na figura 24 e cada unida- usadas de forma independente. A
cia mxima de clock de 10 MHz. de exige uma corrente de 12 mA. pinagem mostrada na figura 28.
O consumo por unidade de apro-
ximadamente 4 mA.
7.3 - FUNES c) 7404 - Seis Inversores
LGICAS TTL (Hex Inverter)
g) 7432 - Quatro portas
Podemos contar com uma boa Os seis inversores deste circuito OR de duas entradas
quantidade de circuitos integrados integrado podem ser usados de for-
contendo as principais funes lgi- ma independente. A pinagem est na As portas OR deste circuito inte-
cas em tecnologia TTL. Damos a se- figura 25. grado podem ser usadas de modo in-
guir alguns dos mais importantes, j dependente e a corrente total exigida
que para obter informaes sobre a da ordem de 19 mA. A pinagem est
totalidade ser interessante contar d) 7408 - Quatro Portas na figura 29.
com um manual TTL. AND de duas entradas
Este circuito integrado tem a h) 7486 - Quatro Portas

a) 7400 - Quatro Portas pinagem da figura 26 e cada unida- OR-Exclusivo
NAND de duas entradas de exige uma corrente de 16 mA.
As por tas OU-exclusivo ou
Num invlucro DIL de 14 pinos Exclusive OR deste circuito integra-
contamos com quatro portas NAND e) 7410 - Trs portas do podem ser usadas de forma inde-
de duas entradas de funcionamento NAND de trs entradas pendente. O consumo de 30 mA e
independente. a pinagem est na figura 30.
Veja na figura 23 a pinagem des- Cada uma das trs portas NAND
te circuito integrado. deste circuito integrado pode ser usa-
O consumo mdio por circuito in- da de forma independente. A corren- 7.4 - FUNES LGICAS CMOS
tegrado da ordem de 12 mA. te exigida pelo circuito de 6 mA.
Tambm podemos contar com
uma boa quantidade de circuitos in-
b) 7402 - Quatro Portas f) 7420 - Duas portas tegrados CMOS contendo funes
NOR de duas entradas NAND de quatro entradas lgicas. Evidentemente, no temos
espao para colocar todas estas fun-
Este circuito integrado em invlu- Este circuito integrado contm es nesta lio, assim recomenda-
cro DIL de 14 pinos tem a pinagem duas portas NAND que podem ser mos ao leitor que adquira um manual
Figura 24 - Quatro portas NOR de duas entradas. Figura 25 - Seis inversores.
51
Figura 26 - Quatro portas AND de duas entradas. Figura 27 - Trs portas NAND de trs entradas.
CMOS. Daremos a seguir algumas d) 4023 - Trs portas Dependendo dos nveis lgicos
das mais usadas. NAND de trs entradas aplicados nestas entradas de progra-
mao, o circuito se comporta como
As trs portas NAND deste circui- funes NOR, OR, NAND ou AND
a) 4001 - Quatro Portas to integrado podem ser usadas de com 8 entradas ou ainda de forma
NOR de duas entradas maneira independente. A pinagem combinada, realizando ao mesmo
mostrada na figura 34. tempo funes de portas OR e AND
Este circuito integrado contm cada um de 4 entradas e outras que
quatro portas NOR em invlucro DIL so mostradas na figura 37.
de 14 pinos com a pinagem mostra- e) 4025 - Trs portas NOR Assim, por exemplo, se colocar-
da na figura 31. de trs entradas mos todas as trs entradas de pro-
O consumo por circuito integrado gramao no nvel alto (Ka,Kb e Kc=
da ordem de 10 nW. Encontramos neste circuito inte- 111), o circuito se comporta como
grado trs funes NOR que podem duas portas AND de quatro entradas
ser usadas de forma independente. A ligadas a uma porta OR de duas en-
b) 4011 - Quatro portas pinagem mostrada na figura 35. tradas.
NAND de duas entradas Veja ento que esta interessante
funo pode servir de coringa em
Em invlucro DIL de 14 pinos en- 7.5 - A FUNO TRI-STATE muitos projetos, pois consegue simu-
contramos quatro portas NOR de EXPANSVEL DO 4048 lar a operao de diversas combina-
duas entradas de funcionamento in- es de outros circuitos integrados
dependente. O invlucro com a iden- O circuito integrado 4048 tem ca- CMOS.
tificao dos terminais mostrado na ractersticas muito interessantes para Internamente, o 4048 bastante
figura 32. projetos CMOS envolvendo funes complexo contendo 32 funes inde-
lgicas. Conforme estudamos, usan- pendentes programadas pelos nveis
do combinaes apropriadas de lgicos aplicados s entradas corres-
c) 4012 - Duas portas funes simples, possvel simular pondentes.
NAND de quatro entradas qualquer outra funo mais comple-
xa. justamente isso que faz o 4048
As quatro portas NOR de duas que tem a pinagem mostrada na fi- QUESTIONRIO
entradas deste circuito integrado po- gura 36.
dem ser usadas de forma indepen- Este circuito possui 8 entradas, 1. Qual o conjunto de funes
dente. A identificao dos terminais uma sada e trs entradas de progra- que o leitor provavelmente no
deste circuito integrado est na figu- mao. encontrar na forma de um circuito
ra 33.
Figura 28 - Duas portas NAND de quatro entradas. Figura 29 - Quatro portas OR de duas entradas.
52
Figura 31 - 4001 - Quatro portas NOR de duas entradas.
Figura 30 - Quatro portas Exclusive-OR de duas entradas.
Figura 33 - 4012 - Duas portas NAND de quatro entradas.
integrado TTL ou CMOS?

a) Seis portas AND de 3 entradas
Figura 32 - 4011 - Quatro portas NAND de duas entradas. b) Seis inversores
c) Quatro portas AND de duas entradas
d) Quatro portas Exclusive OR
2. As quatro portas NAND de um circuito integrado TTL

7400 tm:
a) Alimentao independente
b) Quatro entradas
c) Funcionamento independente
d) Reset comum
3. Os flip-flops do circuito integrado 4027 so:

a) Do tipo R-S b) Do tipo D
c) Do tipo J-K d) Do tipo T
Figura 34 - 4023 - Trs portas NAND de trs entradas.
Figura 35 - 4025 - Trs portas NOR de trs entradas. Figura 36 - 4048 - Funo expansvel de 8 entradas tri-state.
53
4. Um latch como o circuito TTL 5. Qual a condio proibida nos d) Sadas ligadas s entradas D ou
7475 usado para: flip-flops CMOS e TTL? Clear
a) Contagem binria a) Entradas J e K ligadas em paralelo
b) Diviso de frequncia b) Preset e Clear ao mesmo tempo
c) Operao como porta AND ativos 1-a, 2-c, 3-c, 4-d, 5-b
d) Armazenamento de informao c) Preset e Clear ao mesmo tempo Respostas:
digital desativados
Figura 37 - Funes que podem ser exercidas pelo 4048.
54
LIO 8
OS MULTIVIBRADORES
ASTVEIS E MONOESTVEIS
Na lio anterior aprendemos tambm so muito importantes em RC. Dizemos que este tipo de osci-
como funcionam os principais tipos de aplicaes relacionadas com a Ele- lador do tipo RC. Analisemos me-
flip-flops, verificando que dependen- trnica Digital. lhor como funciona a configurao
do dos recursos de cada um, eles mostrada na figura 1.
podem ser empregados de diversas Quando a alimentao
formas. Tambm vimos as entradas 8.1 - MULVIBRADORES ASTVEIS estabelecida, um dos transistores
que estes dispositivos podem conter conduz mais do que outro e inicial-
para melhorar seu desempenho em Os circuitos digitais trabalham sin- mente podemos ter, por exemplo, Q1
determinadas aplicaes, como por cronizados, em sua maioria, por sinais saturado, e Q 2 cortado. Com Q 1
exemplo, nos computadores. Vimos retangulares que precisam ser produ- saturado o capacitor C1 carrega-se via
tambm que os flip-flops so usados zidos por algum tipo de oscilador. O R1 de modo que a tenso no capacitor
como divisores de frequncia ou c- oscilador, que produz o sinal de sobe gradualmente at o ponto em
lulas de memria. Tudo isso nos leva CLOCK ou relgio deve ter carac- que, estando carregado, o transistor
necessidade de contar com esta tersticas especiais e para isso podem Q2 polarizado no sentido de condu-
funo na forma de circuitos integra- ser usadas diversas configuraes. zir. Quando isso ocorre, Q2 tem um
dos. De fato, existem muitos circuitos Uma das configuraes mais in- dos seus terminais aterrado e descar-
integrados TTL e CMOS contendo flip- teressantes justamente aquela que rega-se. Nestas condies Q1 vai ao
flops dos tipos estudados e ser jus- parte de um circuito bastante seme- corte e Q2 satura. Agora a vez de C2
tamente deles que falaremos nesta lhante aos flip-flops que estudamos carregar-se at que ocorra novamen-
lio. Tambm enfocaremos algumas na lio anterior. te uma comutao dos transistores e
configuraes que em lugar de dois Este circuito recebe o nome de um novo ciclo de funcionamento.
estados estveis possuem apenas multivibrador astvel e se caracteriza As formas de onda geradas neste
um, alm das configuraes que no por no ter dois, nem um estado es- circuito so mostradas na figura 2,
possuem nenhum estado estvel. tvel. Este circuito muda constante- observando-se o ciclo de carga e des-
Estes circuitos denominados multivi- mente de estado, numa velocidade carga dos capacitores.
bradores astveis e monoestveis que depende dos valores dos com-
ponentes usados e que, portanto gera
um sinal retangular.
Da mesma forma que estudamos
os flip-flops partindo da configurao
bsica com transistores, vamos estu-
dar o multivibrador astvel.
Assim, caso tenhamos a configu-
rao mostrada na figura 1, usando
transistores, os capacitores propor-
cionam uma realimentao que leva
o circuito oscilao.
O multivibrador astvel um cir-
cuito em que a frequncia determi-
Figura 1 - Multivibrador astvel nada por um capacitor e um resistor,
usando dois transistores. ou seja, por uma constante de tempo Figura 2 - Formas de onda no circuito da
figura 1.
55
Figura 4 - Melhorando o circuito da figura 3.
Figura 3 - Multivibrador usando

dois inversores.
O leitor pode perceber ento que seguinte forma: quando o inversor F- Este resistor Rx deve ser pelo
o tempo de carga e descarga dos 2 est com a sada no nvel alto, a menos 10 vezes maior que R. Valo-
capacitores e portanto, das oscilaes sada de F-1 estar no nvel baixo, o res da ordem de 1 M so os mais
geradas por este circuito, dependem que faz com que o capacitor carregue usados na prtica de modo a no afe-
tanto dos valores dos capacitores via R. Quando a tenso em C atinge tar a frequncia de operao deter-
como dos resistores de base atravs o valor que provoca a comutao de minada pela frmula que vimos.
dos quais ocorrem as descargas. F-2, ele troca de estado e sua sada Podemos controlar a frequncia
Tambm podemos observar que vai ao nvel baixo. Nestas condies deste tipo de oscilador colocando um
os sinais gerados so retangulares, a sada de F-1 vai ao nvel alto, o resistor varivel no circuito de reali-
pois ocorre uma comutao rpida capacitor invertido comeando sua mentao, verifique a figura 5.
dos transistores de tal forma que a carga, mas com polaridade oposta at Como o resistor varivel 10 ve-
tenso em seus coletores sobe e des- que novamente tenhamos o reconhe- zes maior do que o resistor que est
ce muito rapidamente. cimento do nvel de comutao e um em srie, a faixa de frequncias obti-
Da mesma forma que no caso dos novo ciclo se inicie. da variar numa razo de 10 para 1.
flip-flops, podemos elaborar multivi- A frequncia de operao deste Assim, se a frequncia mnima for de
bradores astveis, tanto usando vl- circuito dada com aproximao pela 100 Hz, a mxima ser de 1000 Hz.
vulas como transistores de efeito de frmula: Veja que no recomendvel que o
campo. resistor em srie seja muito peque-
Podemos tambm ter osciladores f = 1/(2 x 3,14 x R x C) no, menor que 10 k, dadas as ca-
RC que geram sinais com boa esta- ractersticas do circuito.
bilidade com menos componentes. 3,14 o famoso PI que cons- Como o tempo de carga e descar-
Estes osciladores podem ser elabo- tante. ga do capacitor o mesmo, o sinal
rados com funes lgicas e para isso C deve ser expresso em farads, produzido retangular com um ciclo
temos diversas possibilidades. R em ohms para que tenhamos a ativo de 50%, ou seja, o tempo em
frequncia em hertz. que ele permanece no nvel alto o
Nos circuitos integrados CMOS mesmo do nvel baixo, figura 6.
7.4 - ASTVEIS COM costuma-se agregar nas entradas Na maioria das aplicaes que
FUNES LGICAS diodos de proteo com a finalidade envolvem o uso de circuitos digitais
de proteg-los contra descargas es- so necessrios circuitos de clock que
a) Astvel usando inversores tticas. Estes diodos afetam o funcio- tenham ciclos ativos de 50%, no en-
Um primeiro tipo de oscilador RC namento dos osciladores, podendo tanto, existem aplicaes especiais
ou astvel pode ser elaborado com dificultar sua operao. Uma maneira em que um ciclo ativo diferente pode
base em dois inversores, utilizando a de contornar o problema causado ser necessrio.
configurao mostrada na figura 3. pela presena dos diodos consiste em Para modificar o ciclo ativo, o re-
Neste circuito, R e C determinam modificar o circuito da figura 3, agre- curso mais comum consiste em ter
a frequncia de operao. Resumi- gando um resistor adicional da forma percursos diferentes para as corren-
mos o princpio de funcionamento da indicada na figura 4. tes de carga e descarga do capacitor,
Figura 5 - Oscilador de 2,0 a 20 kHz usando dois inversores.
(*) Valores tpicos

para inversores
CMOS
Figura 6 - Ciclo ativo de 50%.
56
o que pode ser conseguido com o uso

Figura 7 - Alterando o ciclo ativo. de diodos.
Assim, para o circuito que toma-
mos como exemplo possvel modi-
ficar o ciclo ativo da maneira indicada
na figura 7.
O capacitor vai carregar-se via R1
e descarregar via D2, o que significa
tempos diferentes para a sada no n-
vel alto e baixo.
Estes tempos dependem dos
capacitores e so dados pelas frmu-
las junto ao diagrama.
Figura 8 - Oscilador com ciclo ativo controlvel. Para um ajuste do ciclo ativo po-
demos agregar um potencimetro ou
trimpot ao circuito que vai determinar
os percursos para as correntes de
carga e descarga do capacitor, con-
forme figura 8.
A posio do cursor determina o
ciclo ativo, observando-se que na po-
sio central este ciclo ser de 50%.
Observamos finalmente que inver-
sores podem ser obtidos com a liga-
o de portas NOR com as entradas
em paralelo, confira na figura 9.
Ou ainda, a configurao indicada
pode ser elaborada com por tas
Figura 9 - Astvel com portas NOR ligadas com inversores.
NAND, ficando com a disposio da
figura 10.
b) Oscilador com disparador

Uma caracterstica no muito de-
sejada quando se pretende usar uma
funo como osciladora, o tempo de
comutao quando o nvel lgico
reconhecido na entrada.
Um tipo de funo lgica impor-
Figura10 - Astvel com portas NAND CMOS ligadas como inversores. tante, que possui tempos reduzidos
de comutao, a formada por cir-
cuitos disparadores ou triggers,
como por exemplo, do circuito integra-
do 4093, ver na figura 11.
Estas portas possuem uma carac-
terstica de histerese que mostrada
na figura 12.
Esta caracterstica mostra que,
quando o circuito reconhece o nvel
lgico necessrio comutao, a
sada passa de um nvel a outro numa
velocidade muito grande, ou seja, h
uma comutao muito rpida.
Figura 11 - Porta NAND
Por outro lado, o nvel lgico de
disparadora (Schimitt trigger).
entrada que faz novamente a comu-
tao para que a sada volte ao esta-
Um tipo de funo lgica importando anterior no ocorre com a mesma
te, que possui tempos reduzidos de tenso de ida.
comutao, a formada por circui- Figura 12 - Caracterstica de
Em outras palavras, o sinal de
histerese do 4093.
tos disparadores ou triggers, sada oscila do nvel alto para o baixo
57
e vice-versa com tenses diferentes tes componentes determinam ento

de entrada. Estas diferentes tenses o tempo de sada alto.
determinam uma faixa denominada Quando o circuito comuta e a sa-
histerese e que mostrada na cur- da do disparador vai ao nvel baixo, o
va da figura 12. capacitor descarrega-se via D2 e R2,
Esta caracterstica muito impor- sendo estes os componentes respon-
tante pois garante que o circuito co- sveis pelo tempo baixo do sinal de
Figura 13 - Oscilador
mute com segurana, tanto na ida sada.
usando uma porta
como na volta dos sinais, e que alm Tambm podemos controlar o ci-
disparadora do circuito
disso, possam ser usados em clo ativo deste circuito colocando um
integrado 4093.
osciladores de bom desempenho. potencimetro ou trimpot, conforme a
Para termos um oscilador com figura 16.
uma porta NAND disparadora como A posio do cursor determina a
a do circuito integrado CMOS 4093, resistncia do circuito nos percursos
precisamos de apenas dois compo- de carga e descarga do capacitor.
nentes externos na configurao mos- O 4093, na verdade, corresponde
trada na figura 13. a um grupo de circuitos denominados Figura 14 - Formas de onda
Neste circuito, o capacitor se car- disparadores de Schmitt que ser num oscilador com o 4093.
rega atravs do resistor quando a sa- estudado nas prximas lies na sua
da da porta (ligada como inversor) real funo, que a de modificar for- d) Oscilador com cristal
est no nvel alto e descarrega-se mas de onda de um circuito. O cristal um elemento importan-
quando est no nvel baixo, produzin- O disparador pode transformar um te no controle de frequncia de um
do um sinal com ciclo ativo de 50%. sinal de qualquer forma de onda num circuito. Os cristais oscilam em
A entrada do circuito, ligada entre sinal retangular, conforme veremos frequncias determinadas pelo seu
o capacitor e o resistor, no drena mais adiante. corte. Assim, eles podem ser usados
nem fornece corrente, j que de alta para manter a frequncia fixa dentro
impedncia, apenas sensoriando o c) Oscilador TTL com Inversores de estreitos limites.
nvel de tenso neste ponto para fa- com sada de coletor aberto Seu uso mais comum justamen-
zer a comutao. Um outro tipo de circuito astvel, te em circuitos em que a preciso da
As formas de onda obtidas neste que pode ser usado para gerar sinais frequncia seja importante, tais como
circuito so mostradas na figura 14. retangulares num equipamento digi- relgios, cronmetros e em
Da mesma forma que nos circui- tal, o que faz uso de trs dos seis
tos anteriores tambm podemos mo- inversores disponveis num circuito
dificar o ciclo ativo do sinal gerados integrado 7406. Este circuito mos-
modificando o percurso das corren- trado na figura 17.
tes de carga e descarga do capacitor, O sinal realimentado da sada
o que pode ser conseguido atravs do ltimo inversor para a entrada do
de diodos. primeiro e pelo resistor varivel temos
Temos ento na figura 15 um cir- o ajuste da frequncia e do ponto de
cuito com ciclo ativo diferente de 50% funcionamento.
usando diodos. Este oscilador pode gerar sinais na
Neste circuito, quando a sada do faixa de 1 MHz a 10 MHz para TTLs
disparador est no nvel alto, o normais e frequncias mais elevadas Figura 15 - Oscilador com ciclo ativo
capacitor carrega-se via D1 e R1. Es- com TTL LS. determinado pela relao entre R1 e R2.
Figura 16 - Oscilador com

ciclo ativo controlado or P1. Figura 17 - Oscilador com inversores com sada em coletor aberto.
58
instrumentao. Existem diversas for- QUESTIONRIO

mas de obter um oscilador com cris-
tal para aplicaes em circuitos digi- 1. Quantos estados estveis tm um
tais. Um primeiro circuito que pode ser multivibrador monoestvel?
dado como exemplo apresentado na a) 1 b) 2 c) nenhum
figura 18 e faz uso de duas das qua- d) todos os estados so estveis
tro portas NOR disponveis num cir-
cuito integrado CMOS 4001. 2. Qual dos circuitos abaixo indicados
O cristal serve de elemento de re- no pode ser usado como astvel ou
alimentao devendo haver um monoestvel?
capacitor ajustvel que permite vari- a) 7474 b) 555
ar a frequncia levemente em torno c) 74122 d) 4011
do valor estabelecido pelas caracte-
rsticas do circuito. 3. O tempo de carga de um capacitor
Uma porta serve como elemento diferente do tempo de descarga
ativo do circuito (amplificador), en- quando usado num astvel. Podemos
quanto a outra serve de buffer, ou dizer que o ciclo ativo do sinal gerado
seja, isola a sada do circuito : a) 50%
oscilador. b) maior que 50%
Os buffers so importantes em c) menor que 50%
muitas aplicaes, pois impedem que d) diferente de 50%
variaes ocorridas no circuito que
recebe o sinal afetem a frequncia do
oscilador.
Um outro oscilador a cristal com
inversores CMOS o da figura 19.
A sada do ltimo inversor fornece
o sinal de realimentao do circuito
atravs do cristal que ento determi-
na a sua frequncia.
Verso equivalente com inverso-
res e circuitos integrados TTL para
osciladores controlados a cristal
mostrada na figura 20. Figura 18 - Oscilador CMOS a cristal.
Figura 19 - Oscilador CMOS a cristal com inversores CMOS.
Figura 20 - Oscilador controlado a cristal com inversores TTL.
59
CURSO DE ELETRNICA
CURSO BSICO DIGITAL
DE ELETRNICA DIGITAL
LIO 9
OS CONTADORES DIGITAIS
Na lio anterior analisamos o casos, o instante em que uma opera- nmeros crescentes, ou seja, dos va-
princpio de funcionamento de um dos o deve ser realizada muito impor- lores mais baixos para os mais altos,
mais importantes blocos da Eletrni- tante e isso implica em que os circui- como (1,2,3,4...). So tambm cha-
ca Digital, o flip-flop. Vimos que estes tos devam ser habilitados no instante mados pelo termo ingls de UP
blocos poderiam ter diversos tipos de em que os nveis lgicos so aplica- COUNTERS.
comportamento e que, quando reunidos em sua entrada. Os contadores podem ser RE-
dos, poderiam apresentar comporta- Isso significa que tais circuitos GRESSIVOS ou DECRESCENTES,
mentos interessantes como, por devem ser sincronizados por algum quando a contagem feita dos valo-
exemplo, a capacidade de dividir tipo de sinal vindo de um circuito ex- res mais altos para os mais baixos
frequncias, de armazenar informa- terno. E este circuito nada mais do como (4,3,2,1...).O termo ingls
es (bits), alm de outras. Nesta li- que um oscilador que produz um si- DOWN COUNTERS.
o vamos nos dedicar justamente a nal de clock ou relgio. Se bem que possamos fazer con-
uma das funes mais importantes Os circuitos que operam com es- tadores usando funes lgicas co-
dos flip-flops que a de fazer a con- tes sinais so denominados circuitos muns e mesmo flip-flops discretos,
tagem do nmero de pulsos, o que com lgica sincronizada. podemos contar na prtica com cir-
corresponde em ltima anlise a con- Para os contadores temos ento cuitos integrados em lgica TTL ou
tagem de bits. A partir desta conta- diversas classificaes que levam em CMOS que j possuam contadores
gem podemos usar estes circuitos conta estes e outros fatores, por completos implementados.
para a realizao de operaes mais exemplo:
complexas como somas, manipulao
de dados etc. 9.1 - CONTADOR ASSNCRONO
a) Classificao quanto
ao sincronismo: Conforme explicamos, neste tipo
9 - OS TIPOS DE CONTADORES Os contadores podem ser de contador, o sinal de clock aplica-
ASSNCRONOS, quando existe o sido apenas ao primeiro estgio, fican-
Em Eletrnica Digital devemos nal de clock aplicado apenas ao pri- do os demais sincronizados pelos
separar os circuitos lgicos sem meiro estgio. Os estgios seguintes estgios anteriores.
sincronismo daqueles que possuam utilizam como sinal de sincronismo a Na figura 1 temos a estrutura b-
algum tipo de sincronismo externo, ou sada de cada estgio anterior. Estes sica de um contador deste tipo usan-
seja, que usam um sinal de CLOCK. contadores tambm so denominado flip-flops do tipo J-K.
Existem aplicaes em que tudo dos Ripple Counters. Usamos trs estgios ou trs flip-
o que importa para o circuito fazer Os contadores tambm podem ser flops ligados de tal forma que a sada
uma operao com determinados n- SNCRONOS, quando existe um si- Q do primeiro serve de clock para o
veis lgicos aplicados sua entrada, nal de clock nico externo aplicado a segundo, e a sada Q do segundo ser-
quando eles esto presentes, no todos os estgios ao mesmo tempo. ve de clock para o terceiro.
importando quando isso ocorra. Tais Sabemos que os flip-flops ligados
circuitos no precisam de sincronismo da forma indicada funcionam como
algum e so mais simples de serem b) Classificao quanto divisores de frequncia.
utilizados. ao modo de contagem Assim, o sinal de clock aplicado
No entanto, com circuitos muito Os contadores podem ser PRO- ao primeiro tem sua frequncia divi-
complexos, como os utilizados em GRESSIVOS ou CRESCENTES, dida por 2.
computadores e em muitos outros quando contam numa sequncia de A frequncia estar dividida por 4
46 SABER ELETRNICA N 305/98
60
CURSO DEDE
CURSO BSICO ELETRNICA DIGITAL
ELETRNICA DIGITAL
Entrada QA QB QC Valor
Fig. 1 - Um contador Binrio
assncrono. 0 1 1 1 7
1 1 1 0 6
2 1 0 1 5
3 1 0 0 4
4 0 1 1 3
5 0 1 0 2
6 0 0 1 1
7 0 0 0 0
Portanto, este contador fornece

em sua sada valores binrios que
correspondem contagem decres-
cente dos pulsos de entrada, partin-
do de 7. Trata-se de um contador de-
crescente ou DOWN COUNTER.
na sada do segundo e por 8 na sa- O circuito apresentado comuta na Como no caso anterior, se tiver-
da do terceiro. transio negativa do sinal de clock. mos mais flip-flops, podemos contar
Tudo isso pode ser visualizado Vamos supor agora que em lugar a partir de valores mais altos. Com 4
pelo diagrama de tempos mostrado de usarmos como sadas de conta- flip-flops podemos partir a contagem
na figura 2. gem as sadas Q de cada flip-flop, de 15 e com 8 flip-flops, de 255. Veja
Mas, se elaborarmos uma tabela usssemos as sadas complementa- que a quantidade mxima que pode-
verdade com os nveis lgicos obtidos res /Q, conforme a figura 4. fcil per- mos contar com um contador deste
na sada de cada um dos flip-flops, a ceber que, partindo da situao em tipo depende da quantidade de flip-
cada pulso do clock aplicado, a partir que todos os flip-flops estejam flops usados.
do instante em que todas as sadas ressetados, a tabela verdade obtida Um problema que ocorre com este
sejam zero, teremos algo interessan- ter nas sadas os complementos da tipo de flip-flop que cada um preci-
te a considerar: tabela anterior. Esta tabela ser: sa de um certo tempo para mudar de
Entrada QC QB QA
0 0 0 0
1 0 0 1
2 0 1 0
3 0 1 1
4 1 0 0
5 1 0 1
6 1 1 0
7 1 1 1
Veja que a sequncia de valores

obtidos 000, 001, 010, 011, 100, 101, Fig. 2 - Diagrama
110 e 111 corresponde justamente de tempos para
contagem em binrio dos pulsos de 0 um contador
assncrono de 3
a 7! Em outras palavras, este circuito
estgios.
conta os pulsos de entrada e fornece
sadas que so a representao bi-
nria desta contagem.
Veja tambm que ele faz a conta-
gem crescente, ou seja, de 0 at 7.
Se, em lugar de trs flip-flops,
usarmos quatro, no circuito mostrado
na figura 3, teremos a contagem de
0000 a 1111, ou seja, uma contagem
crescente de 0 a 15 pulsos.
Oito desses flip-flops ligados em
srie podem contar at 256 pulsos e
com isso fornecer uma sada de 8 bits
ou 1 byte. Fig. 3 - Um contador assncrono de 4 estgios.
SABER ELETRNICA N 305/98 47

61
CURSO BSICO DE ELETRNICA DIGITAL
estado. Isso significa que medi-
da que usamos mais flip-flops em
sequncia num contador, os tempos
de mudana de estado so somados
e o conjunto precisa cada vez de mais
tempo para chegar ao estado final
desejado.
Se aplicarmos um novo pulso de
clock para contagem entrada do cir-
cuito, antes de ocorrer a mudana de
estado do conjunto, pode ocorrer um
funcionamento errtico. Assim, a Fig. 4 - Um contador decrescente de 3 estgios.
frequncia mxima de operao de
um contador dada pelo tempo ne-
cessrio para cada estgio mudar de
estado multiplicado pelo nmero de
estgios usados no contador.
9.2 - CONTAGEM PROGRAMADA
Conforme vimos, os ciclos de con-

tagem dos circuitos dados como
exemplos no item anterior so sem-
pre potncias de 2, ou seja, so cir-
cuitos que contam at 2, 4, 8, 16, 32 Fig. 5 - Contador progra-
etc. O que fazer se precisarmos de mado de mdulo 6.
um circuito que tenha um ciclo de con-
tagem diferente desses valores, que
no seja uma potncia de 2? e portanto, a ativao da linha CLR Se quisssemos um contador at
Devemos levar em conta dois fa- (clear) ocorre com uma nica combi- 4, por exemplo, o estado em que de-
tores: nao de sinais: QA e QB no nvel alto. veria ocorrer a ativao da entrada
Podemos usar a entrada CLEAR Se usarmos flip-flops que tenham CLEAR ocorreria com a quinta com-
para reiniciar a contagem, zerando- entradas CLEAR ativadas pelo nvel binao de sadas, ou seja, 101, o que
a, quando chegar ao valor desejado. alto, basta usar uma porta AND de significa QC=1 e QA=1. Bastaria en-
Por exemplo, podemos reiniciar a con- duas entradas com as entradas liga- to ligar as entradas da porta AND
tagem depois do 5 se quisermos um das nas sadas QB e QC e a sada na nessas sadas, conforme a figura 6.
contador que conte de 0 a 5, ou seja, linha comum de CLEAR de todos os Um diagrama de tempos pode
que tenha 6 estados de sada, con- flip-flops, conforme a figura 5. Se os mostrar exatamente o que ocorre com
forme a tabela verdade dada a seguir: flip-flops usados tiverem um CLEAR o contador elaborado desta maneira.
ativado no nvel baixo como o 7476 Este diagrama apresentado na fi-
Entrada QC QB QA (TTL), basta usar uma porta NAND gura 7. Observe que, quando as sa-
0 0 0 0 em lugar de AND. das chegarem ao estado 110, que
1 0 0 1
2 0 1 0
3 0 1 1
4 1 0 0
5 1 0 1
6 0 0 0
estado instvel
No sexto pulso que corresponde

ao estado 110, o circuito vai a um es-
tado que ativa a entrada CLEAR e
leva todos os flip-flops a serem
ressetados.
Para este circuito a soluo sim- Fig. 6 - Contador de
ples. Veja que a situao em que de- mdulo 5.
vemos ter a volta a zero da contagem
6248
CURSO DE
CURSO BSICO DEELETRNICA DIGITAL
ELETRNICA DIGITAL
seria a contagem do quinto pulso no
circuito da figura 6, um pulso de reset
de curta durao produzido. Esta
curta durao dada justamente pelo Fig. 7 -
tempo que os flip-flops demoram para Diagrama de
mudar de estado ressetando, pois tempos para o
eles realimentam as entradas da contador de
porta AND. mdulo 5.
Nos exemplos dados fizemos a
programao da contagem usando as
entradas de CLEAR de cada flip-flop.
Uma outra maneira de projetarmos
um contador consiste em usarmos as
entradas PRESET em lugar de
CLEAR.
Para isso fazemos com que, no
momento em que for atingida a con-
tagem do valor imediatamente ante-
rior quele em que deve ocorrer a
volta a zero, ou seja, n-1, em lugar de
termos a comutao dos flip-flops,
tenhamos a ativao das entradas de Se as entradas forem ativadas no Usando 3 estgios, podemos ter
PRESET. Desta forma, no pulso se- nvel baixo (/PR), basta trocar a porta um contador UP/DOWN, conforme a
guinte de clock (n) teremos a volta a AND por uma porta NAND de quatro figura 10. Uma entrada (UP/DOWN)
zero (reset) do contador. entradas. pode ser usada para determinar o
Para um contador de 6 estados, sentido da contagem.
que depois do quinto pulso resseta, Trata-se de uma entrada seletora
teremos a seguinte tabela verdade. 9.3 - CONTADORES UP/DOWN de dados ou DATA SELECTOR, que
(PROGRESSIVOS E pode ser usada para mudar o modo
Pulsos QC QB QA REGRESSIVOS) de funcionamento dos estgios des-
0 0 0 0 te circuito.
1 0 0 1 Usando alguns artifcios, como por Funcionamento: conforme vimos
2 0 1 0 exemplo, portas apropriadas, pos- nesta lio, se usarmos as sadas Q
3 0 1 1 svel programar um contador de modo dos flip-flops de um contador, a con-
4 1 0 0 que ele tanto conte progressivamen- tagem ser crescente, mas se usar-
5 1 0 1 te como regressivamente. mos as sadas /Q, a contagem ser
o PRESET ativado
x x x x
volta a zero na transio do clock Fig. 8 - Na sada da porta AND temos um
6 0 0 0 pulso de curta durao que resseta o
7 0 0 1 contador.
8 0 1 0
Um circuito usando uma porta

NAND mostrado na figura 9.
Veja que a deteco da condio
de produo do pulso de PRESET
deve ser reconhecida com os nveis
101 nas sadas dos estgios dos con-
tadores e com o pulso indo ao nvel
alto na entrada de contagem.
Para obtermos a configurao
1111 que nos permitiria usar uma
porta AND de quatro entradas, basta
levar em conta a sada /QB em lugar
de QB. Fig. 9 - Para CLR (ativado
Assim, basta usar a porta AND e no nvel baixo) usamos
lig-la nas entradas de PRESET (PR) uma porta NAND.
dos flip-flops.
49 63
Fig. 10 - Contador UP/DOWN divisor por 8.
decrescente. Assim, o que faze- assncronos, os tempos de comuta- Assim, o primeiro flip-flop muda de
mos colocar um circuito seletor nes- o dos flip-flops influem no funcio- estado a cada pulso de clock. No en-
sas sadas, de tal modo que ele colo- namento final do circuito, pois eles so tanto, J do segundo flip-flop est liga-
que a sada Q de cada flip-flop na cumulativos. do sada Q do primeiro. Isso signifi-
entrada de clock do seguinte, quan- Em outras palavras, cada estgio ca que o segundo flip-flop s mudar
do a contagem deve ser progressiva, precisa esperar o anterior completar de estado quando o primeiro flip-flop
e coloque a sada /Q na entrada do a operao antes de iniciar a sua. for ressetado, ou seja, a cada dois
seguinte, quando na contagem Usando lgica sincronizada, ou pulsos de clock.
descrescente. Trs portas NAND para seja, um contador em que todos os Da mesma forma, com o uso de
cada estgio podem fazer isso a par- estgios so sincronizados por um uma porta AND, o terceiro flip-flop s
tir do sinal de comando UP/DOWN. clock nico, este problema no existe vai mudar de estado quando as sa-
e podemos ter contadores muito mais das Q do primeiro e segundo flip-flop
rpidos, na verdade, contadores cuja forem ao nvel 1, ou seja, a cada 4
9.4 - CONTADORES SNCRONOS velocidade independe do nmero de pulsos de clock.
etapas. Para 4 bits, utilizando 4 estgios,
Sincronizar a contagem por um Para mostrar como isso pode ser podemos usar o circuito mostrado na
clock nico aplicado a todos os est- feito, vamos tomar como exemplo o figura 12.
gios no apenas uma necessidade circuito da figura 11. Um problema que ocorre com este
dos circuitos mais complexos, princi- Este circuito utiliza flip-flops tipo J- tipo de configurao que a partir de
palmente, os usados em Informtica K ligados de uma forma denominada 3 estgios, a cada estgio que acres-
e Instrumentao. PARALLEL CARRY. centamos no contador devemos adi-
O sincronismo de todos os estgi- Nesta forma de ligao, J e K do cionar uma porta AND cujo nmero
os pelo mesmo clock tem ainda van- primeiro flip-flop so mantidas no n- de entradas vai aumentando.
tagens operacionais impor tantes. vel alto por meio de um resistor liga- Assim, para 4 estgios, a porta
Conforme vimos, nos contadores do ao positivo da alimentao (Vcc). deve ter trs entradas, para 5 estgi-
os, 4 entradas e assim por diante.
Uma maneira de no termos este
Fig. 11 - Contador sncrono problema consiste em usar uma con-
do tipo Parallel Carry figurao diferente de contador apre-
sentada na figura 13 e denominada
RIPPLE CARRY.
Neste circuito as portas usadas
sempre precisam ter apenas duas
entradas, o que importante para a
implementao prtica do contador.
No entanto, como desvantagem
deste circuito, temos uma limitao da
velocidade de operao, pois como o
sinal para os estgios vem da porta
anterior, temos de considerar seu
atraso.
6450
CURSO DEDE
ELETRNICA DIGITAL
9.5 - CONTADORES A tabela verdade para os pulsos Quando ligamos a sada QD
SNCRONOS PROGRAMVEIS aplicados na entrada neste modo de entrada A e aplicamos o sinal de clock
funcionamento ser: entrada B, teremos o circuito funci-
Da mesma forma que no caso dos onando como um divisor de frequn-
contadores assncronos, tambm Pulso QD QC QB QA cia por 10 simtrico. Teremos na sa-
necessrio, em determinadas aplica- 0 0 0 0 0 da QA um sinal quadrado (ciclo ativo
es, fazer a contagem at valores 1 0 0 0 1 de 50%) com 1/10 da frequncia do
que no sejam potncias de 2. 2 0 0 1 0 clock.
A diviso ou contagem por outros 3 0 0 1 1 Este modo de funcionamento tem
valores pode ser feita com a ajuda de 4 0 1 0 0 as ligaes mostradas na figura 16.
portas ligadas de modo a sentir 5 0 1 0 1 Finalmente, quando quisermos
quando um determinado valor al- 6 0 1 1 0 usar o circuito como divisor por 2 ou
canado, ressetando ento todos os 7 0 1 1 1 por 5, independentes, no preciso
flip-flops. 8 1 0 0 0 ligao externa alguma.
9 1 0 0 1 O sinal aplicado em CLK1 tem a
frequncia dividida por 2 e o sinal
9.6 - CONTADORES TTL
Utilizando portas lgicas e flip-

flops podemos implementar contado-
res que contenham ou faam a divi-
so de um sinal de entrada por qual-
quer valor. No entanto, na prtica,
podemos contar com muitos circuitos
integrados em tecnologia TTL que j
contenham estes circuitos completos
num nico chip e at com recursos
que permitam alterar seu funciona-
mento de modo a ser obtida a conta-
gem at um determinado valor.
A seguir veremos alguns dos prin-
cipais circuitos integrados contadores
em tecnologia TTL. Fig. 12 - Contador
sncrono de 4 estgios
a) 7490 - Contador de Dcada do tipo Parallel Carry.
Este um dos mais populares dos
contadores TTL e contm em seu in-
terior quatro flip-flops j interligados
de modo a funcionar como divisores
por 2 e por 5. Isso significa que esses
divisores podem ser usados para re-
sultar num contador at 2 e num con-
tador at 5, e em conjunto, num con-
tador at 10.
Na figura 14 temos a disposio
dos terminais deste circuito integra-
do.
Este circuito pode ser usado de
trs formas diferentes, sempre com as
entradas R0(1), R0(2), R9(1) e R9(2)
aterradas:
Quando ligamos a entrada B
sada QA e aplicamos o sinal de clock
entrada A, o circuito funciona como
um contador BCD, ou seja, conta at
Fig. 13 - Contador
10, com as sadas em decimal codifi-
RIPPLE CARRY de 4
cado em binrio apresentadas nos
estgios.
pinos QA, QB, QC e QD. Esta ligao
SABER ELETRNICA N 305/98 5165

CURSO DE ELETRNICA
CURSO BSICO DIGITAL
A tabela verdade para este modo
de operao ser:
Entrada QD QC QB QA
0 0 0 0 0
1 0 0 0 1
2 0 0 1 0
3 0 0 1 1
4 0 1 0 0
5 0 1 0 1
6 0 1 1 0
7 0 1 1 1
8 1 0 0 0
9 1 0 0 1
10 1 0 1 0
11 1 0 1 1
Fig. 14 - 7490 - Contador de
dcada/divisor por 10. Na segunda forma de operao, Fig. 15 - Contador BCD com o 7490.
ligamos a sada QD entrada A. O
aplicado no CLK2 tem a circuito funcionar como um divisor si- 4018 - Contador/Divisor Por N
frequncia dividida por 5. Na opera- mtrico de frequncia. A frequncia
o normal as entradas R0(1) e R0(2) do sinal de clock aplicado entrada Este circuito integrado, que ser
devem ser mantidas no nvel baixo. B ser dividida por 12 e o sinal ter melhor analisado na prxima lio,
um ciclo ativo de 50%. pode fazer a diviso ou contagem de
b) 7492 - Contador-Divisor por 12 Na operao sem nenhuma liga- pulsos em valores at 10 programa-
Este circuito integrado contm o externa, o sinal aplicado entra- dos pelas ligaes externas.
quatro flip-flops ligados como um da A ter sua frequncia dividida por Sua pinagem mostrada na figu-
divisor por 2 e um divisor por 6 que 2 e o sinal aplicado na entrada B ter ra 19 e seu uso ser visto posterior-
podem ser usados de maneira inde- sua frequncia dividida por 6. mente.
pendente.
A pinagem deste circuito integra- QUESTIONRIO
do TTL mostrada na figura 17. 9.7 - CONTADORES E
O disparo dos flip-flops ocorre na DIVISORES CMOS 1. Que tipo de contador tem cada
transio do sinal de clock do nvel estgio controlado pelo anterior, com
alto para o nvel baixo. Para ressetar Temos ainda diversos circuitos in- o sinal de clock aplicado apenas ao
o contador para 0000, basta aplicar o tegrados em tecnologia CMOS con- primeiro estgio?
nvel lgico 1 nas entradas R0. tendo contadores e divisores.
Existem trs modos de operao A seguir veremos um dos mais im- a) Sncrono
para este circuito integrado: portantes. b) Assncrono
Como contador at 12, basta ligar Na operao normal, contando at c) Ripple Counter
a sada QA entrada B. O sinal de 10, as entradas RST e EN devem ser d) Contador de dcada
clock aplicado entrada A. mantidas no nvel baixo.
Levando-se a entrada RST ao n-
vel alto, o contador ressetado. Se a
entrada EN for levada ao nvel alto, a
contagem paralisada.
Na figura 18 temos as formas de
onda deste contador, mostrando de
que forma em cada instante temos
sempre apenas uma sada no nvel
alto.
Como em todos os circuitos
CMOS, a frequncia mxima de con-
tagem depende da tenso de alimen-
tao. Para 10 V, a frequncia mxi-
ma da ordem de 5 MHz.
Fig. 17 - 7492 -
Fig. 16 - Divisor por 10 simtrico. Contador/divisor por 12.

CURSO DE ELETRNICA
DIGITAL O melhor caminho para
projetos eletrnicos
Fig. 18 - Forma de onda nas sadas do 4017.
2. Qual o valor mximo de con- d) No possvel fazer isso

tagem de um contador que use 4 flip-
flops? 5. Qual dos contadores/divisores
a) 4 abaixo relacionados tem sadas do
b) 8 tipo 1-de- 10?
c) 16 a) 7400 b) 7490
d) 10 c) 74190 d) 4017
3. Para um contador de 4 estgi- Resp.:1-b, 2-c, 3-a, 4-b, 5-d

os, um do tipo sncrono e outro
assncrono, qual o mais rpido?
a) O contador sncrono
b) O contador assncrono
c) Ambos tm a mesma velocida-
de
d) Depende do modo como so
usados
4. Podemos fazer a contagem at

valores que no sejam potncias de
2 usando que tipos de circuitos?
a) Contadores comuns sozinhos
b) Contadores comuns e funes
lgicas
c) Somente funes lgicas com-
plexas Fig. 19 - 4018 - Divisor por n programvel.
SABER ELETRNICA N 305/98 53 67

LIO 10
APLICAO PARA OS
CONTADORES DIGITAIS/DECODIFICADORES
Na lio anterior estudamos os No entanto, usando recursos sim- tos externos, ou ainda pelos dois re-
contadores e divisores de frequncias ples como portas, podemos alterar cursos. A programao consiste na
que consistem em blocos digitais utili- este comportamento e assim obter interligao de determinados pinos,
zando flip-flops, elementos fundamen- a diviso por qualquer nmero inteiro enquanto que o uso de portas con-
tais para o projeto de circuitos. Na que seja menor que o valor n da divi- siste na ligao de funes lgicas
mesma lio vimos o funcionamento so final do mdulo ou contador, determinadas entre pinos previamen-
dos contadores em detalhes, analisan- figura 2. te fixados para esta finalidade.
do os diversos tipos possveis e algu- Na prtica, temos contadores e Nesta lio veremos alguns circui-
mas alteraes que podem ser feitas divisores na forma de circuitos inte- tos prticos que podem ser usados na
no seu modo de ligao e na prpria grados digitais que podem ser usa- diviso de frequncia, sendo, entre-
utilizao, de grande importncia para dos na diviso por determinados tanto, interessante definir dois termos
os projetos prticos. nmeros fixados por elementos inter- importantes que usaremos muitas
Nesta lio continuaremos a explo- nos do circuito e tambm podem ser vezes na definio das caractersticas
rar o assunto, com a anlise de alguns usados na diviso por qualquer outro destes circuitos.
circuitos prticos que podem ser ela- valor, quer seja por meio de progra- a) Mdulo - o valor n ou valor
borados com base nos circuitos inte- mao, quer seja pelo uso de elemen- mximo que um contador pode con-
grados TTL e CMOS que consistem
em contadores e divisores de
frequncia.
Ser muito importante o leitor pres-
tar bastante ateno nestes blocos
pela sua utilidade no projeto de gran-
de quantidade de circuitos digitais e
para o entendimento de circuitos equi-
valentes encontrados em computado- Figura 1 - Cada etapa de um divisor
res e outras aplicaes semelhantes. com flip-flops faz a diviso por 2.
10.1 - CONTADORES/DIVISORES
POR N
Dividir uma frequncia por um va-

lor qualquer (n) um problema cuja
soluo pode ser muito importante
para a implementao de um projeto
digital.
Conforme vimos na lio anterior,
a diviso natural de circuitos que usam Figura 2 - Dividindo por mdulo
flip-flops por valores que sejam de diferente de potncia de 2.
potncias de 2, conforme a figura 1.
68
tar. Por exemplo, um contador de

mdulo 8 um contador que pode Figura 3 - O mdulo de um contador
contar at 8 ou dividir uma frequncia depende do nmero de estgios usados.
por valores at 8.
Se o contador tiver um mdulo fixo,
ele s pode dividir por este valor. No
entanto, se o contador tiver um
mdulo varivel, poder dividir ou con-
tar valores de 2 at este valor n. Con-
forme estudamos na lio anterior, o
valor mximo at onde um contador
pode ir dado pelo nmero de flip- Figura 4 - Pesos das sadas de um
flops usados, verifique a figura 3. contador. em alguns casos temos Q1, Q2,
Q4 e Q8 em lugar de QA, QB, QC e QD.
b) Peso - num contador com sa-
das nos diversos flip-flops, a sada de
cada um tem um certo peso na de-
terminao do valor binrio obtido na
contagem.
Assim, para o circuito da figura 4,
a sada QA tem peso 1, pois ela s binrio, mas sim representados de produzem um pulso por segundo
pode variar entre 0 e 1. A sada QB outra forma. (1 Hz), dividindo a frequncia da rede
por outro lado, tem peso 2, pois re- No caso do 4017, a sada (60 Hz) por 60.
presenta valores entre 0 e 2. A tercei- decodificada para 1 de 10, no sentido
ra sada (QC) tem peso 4, podendo de que apenas uma delas est no n-
significar valores 0 ou 4 da contagem, vel alto para cada nmero da conta- 10.2 - CIRCUITOS PRTICOS
enquanto que QD tem peso 8, signifi- gem.
cando valores 0 ou 8, conforme este- d) Cascatevel - A ligao em cas- Daremos a seguir uma srie de
ja no nvel baixo ou alto. cata ou um aps outro importante circuitos prticos de divisores usan-
Assim, conforme vimos pelas ta- quando desejamos fazer a contagem do circuitos integrados TTL e CMOS,
belas verdade dos contadores, os n- at valores que um nico circuito inte- que podem ser usados em projetos
veis destas sadas do o valor em bi- grado no alcance. em que se deseja fazer a diviso ou
nrio da quantidade de pulsos de en- Assim, dizemos que os contadores contagem em diversos mdulos a
trada contados. so cascateveis quando podem ser partir de 2.
c) Decodificao - alguns conta- ligados da forma indicada, mostrada
dores que estudamos, como o 4017, na figura 5. a) Divisor por 2
possuem sadas decodificadas, pois Quando ligamos contadores em Os dois circuitos mostrados na fi-
elas no correspondem a valores em cascata, o mdulo final obtido passa gura 7, com base nos circuitos inte-
a ser o produto dos mdulos dos con- grados TTL 74107 e 7474, que con-
tadores associados. Por exemplo, li- tm flip-flops J-K e tipo D, fazem a di-
gando um contador/divisor de mdulo viso da frequncia de entrada por 2.
10 em cascata com um de mdulo 6, Observe que o primeiro circuito
obtemos um contador/divisor de dispara na transio negativa do si-
mdulo 60, figura 6. nal de clock, enquanto o segundo dis-
Esta uma configurao muito para na transio positiva do sinal de
usada em relgios digitais que clock.
Figura 5 - Dois contadores "cascateados" Figura 7 - Divisores/Contadores de mdulo 2.

para obteno de mdulo maior. Por este
circuito o mdulo 16 x 16 = 256.
Figura 6 - Um divisor de mdulo 10 em

cascata com um mdulo 6 resulta
num divisor de mdulo 60.
69
b) Divisores por 3
Divisores por 3 com base em flip-
flops TTL e portas so mostrados a
Figura 8 - Contador/divisor de ii
seguir. O primeiro, mostrado na figu-
mdulo 3 - com sada
ra 8, usa dois flip-flops do 74107 e
decodificada.
uma porta NAND 7400.
Este circuito foi estudado na lio
anterior, consistindo num contador
decodificado com sada 1-de-3.
O segundo mostrado na figura 9
e faz uso do mesmo circuito integra-
do 74107 e duas portas NOR do 7402.
Este circuito se caracteriza por ter
uma sada simtrica, ou seja, com ci-
clo ativo de 50%.
c) Divisores por 4
Na figura 10 temos trs circuitos
prticos que permitem fazer a diviso
ou contagem at 4. Todos eles se ba- Figura 9 - Contador/
seiam em circuitos integrados TTL divisor de mdulo 3.
comuns, que j estudamos na lio
anterior.
d) Divisores por 5
Usando circuitos integrados TTL e
CMOS, temos diversas possibilidades
de implementar divisores de fre-
quncia ou contadores de mdulo 5.
Quatro destes circuitos Observe no caso do 8281, que

so mostrados na figura 11. necessrio o uso de um par de
Observe que o circuito resistores na entrada para a sua po-
7490 usado de forma dire- larizao.
ta, pois, como vimos, ele j
l
possui internamente um e) Divisores por 6
divisor por 5. Este circuito Na figura 12 damos quatro confi-
tem algumas desvantagens guraes com apenas um circuito in-
que podem ser superadas tegrado cada uma, que podem ser
com o uso de verses mais usadas para fazer a contagem de
modernas como o 74290 e mdulo 6.
74293. Novamente encontramos o 4018,
O circuito com o 4018 que apenas recebe a programao
interessante, pois este com- apropriada nas entradas L, conforme
ponente um contador pro- vimos no caso anterior e o 7490, que
gramado. Basta aplicar nas bastante verstil neste tipo de apli-
entradas de programao (L) cao. As caractersticas obtidas em
o nmero na forma binria cada caso so especificadas junto ao
para o qual se deseja fazer circuito correspondente.
a diviso. Observe tambm os tipos de si-
Por exemplo, para dividir nais usados para fazer o chaveamen-
por 5 (0101), basta levar as to de cada configurao, j que algu-
entradas L2 e L4 ao nvel bai- mas disparam com a transio positi-
xo e as entradas L1 e L3 ao va do sinal de clock, enquanto outras
nvel alto, pois este circuito disparam com a transio negativa do
Figura 10 - Contadores/divisores de mdulo 4. um down counter. sinal de clock.
70
f) Divisores por 7
A diviso ou contagem em mdulo
7 pode ser feita basicamente com os
mesmos circuitos que usamos para o
caso do mdulo 6. Estes circuitos so
mostrados na figura 13.
Veja que neste caso, em dois de-
les, precisamos usar portas externas
para obter a diviso pelo mdulo de-
sejado.
Um tipo de funcionamento interes-
sante o usado no caso do 4018, que
conta regressivamente. Neste circui-
to ele conta a partir de 7 at 0 e quan-
do chega ao zero, salta novamente
para 7, recomeando a contagem.
Para o 74161, temos tambm uma
modalidade de funcionamento bas-
tante interessante: este circuito come-
Figura11 - a a contagem em 8 e vai at 15.
Contadores/ Quando ele chega a esta contagem,
divisores de o circuito recomea, mas do pulso 8,
mdulo 5. de modo que no fundo temos a divi-
so por 7 como desejado.
Observe tambm o tipo de sinal
de disparo de cada um dos tipos e as
principais caractersticas indicadas
junto a cada configurao.
g) Divisores por 8
Na figura 14 temos quatro circui-
tos de contadores/divisores de
mdulo 8 usando circuitos integrados
TTL e CMOS.
Em cada bloco temos o tipo de dis-
paro do circuito.
Assim, temos trs configuraes
em que o disparo ocorre na transio
negativa do sinal de clock e um cir-
cuito em que esse disparo ocorre na
transio positiva.
Nas aplicaes prticas, muito
Figura 12 - importante observar qual o tipo de
Contadores/ sinal que far o disparo, principalmen-
divisores de te, nas que operam com lgica sin-
mdulo 6. cronizada.
Para os circuitos integrados 8281
e 7493, a contagem at 8 normal,
pois esses consistem em divisores
com este mdulo. No entanto, para o
8280 preciso fazer uma programa-
o. Assim, ele conta de 0 at 8 e
quando chega em 8, volta novamen-
te a zero.
h) Divisores por 9
Os circuitos contadores/divisores
com mdulo 9 so mostrados na fi-
gura 15.
71
Em nenhum deles preciso usar
portas ou outros componentes exter-
nos. Observe que devemos distinguir
os simples divisores que fornecem
uma sada com a frequncia dividida
por 10, dos contadores que possuem
sadas com pesos 1,2,4,8 e que po-
dem ser usados em muitas aplicaes
importantes, conforme veremos nas
lies posteriores.
A contagem at 10 pode ser feita
no sentido progressivo ou regressivo
e isso indicado em cada uma das
configuraes.
j) Divisores por 11
Divisores/contadores com mdulo
11 podem ser elaborados com certa
Figura 13 - facilidade usando circuitos integrados
Contadores/ comuns. Na figura 17 temos quatro
divisores de exemplos de como isso pode ser fei-
mdulo 7. to, destacando-se o que faz uso do
4018, que o nico que no precisa
de nenhum componente externo.
Conforme vimos, o 4018 contador
regressivo e basta programar sua en-
trada para que ele faa a diviso pelo
mdulo desejado, o que simplifica
A soluo mais simples para ob-

ter um divisor por 9 consiste em ligar
em cascata dois divisores por 3, como
os que j vimos nesta lio.
No entanto, tambm podemos
contar com alguns circuitos integra-
dos que podem ser programados de
modo relativamente simples para fa-
zer isso, como os apresentados na fi-
gura 15.
Observe que dois circuitos comu- Figura 14- Contadores/
tam na transio positiva do sinal e divisores de mdulo 8.
dois circuitos comutam na transio
negativa.
Veja tambm que em duas das
configuraes precisamos usar por-
tas externas para obter o mdulo de-
sejado de contagem ou diviso.
Em todos os circuitos, o princpio
de operao o j visto na lio an-
terior: detecta-se o estado de conta-
gem 9 para fazer o zeramento da con-
tagem.
i) Divisores por 10
Na figura 16 temos 5 circuitos de
divisores/contadores de mdulo 10
usando integrados TTL e CMOS.
72
Figura 16 - Contadores/divisores
Figura 15 - Contadores/divisores de mdulo 9. de mdulo 10.
Figura 17 - Contadores/divisores de mdulo 11.
73
bastante os projetos que fazem k) Divisores por 12 que outras duas comutam na transi-
seu uso. Quatro configuraes de divisores o positiva. Observe que apenas
Para os demais, temos como des- por 12 so mostradas na figura 18. uma delas, a que faz uso do circuito
taque o que faz uso do 74161 e 8288 Duas delas comutam na transio integrado 74161, necessita de um in-
que necessitam de portas externas. negativa do sinal de clock, enquanto versor externo.
l) Divisor por 13
A diviso pelo mdulo 13 pode ser
feita com os dois circuitos mostrados
na figura 19.
A mais simples a que faz uso
do contador regressivo 4018, que tem
a programao digital para este valor
nas entradas correspondentes. A uti-
lizao do 8281 tem por desvantagem
a necessidade de alguns componen-
tes externos adicionais.
m) Divisor por 14
Figura 18 - Contadores/ A diviso por 14 pode ser feita
divisores de mdulo 12. pelos circuitos integrados 8281 e
74161 na configurao mostrada na
figura 20.
Veja que nos dois casos precisa-
mos usar duas funes externas para
Figura 19 - Contadores/ Figura 20 - Contadores/divisores

divisores de mdulo 13. de mdulo 14.
74
obter o mdulo desejado. Um dos cir-

cuitos opera com a transio positiva Figura 21 -
do sinal de clock, enquanto o outro Contadores/
opera com a transio negativa do divisores de
sinal de clock. mdulo 15.
n) Diviso por 15
A diviso/contagem at 15 pode
ser feita com os circuitos mostrados
na figura 21.
Com o uso do 4018 temos a con-
figurao mais simples, j que no
precisamos de nenhum componente
externo, mas to somente programar
as entradas de programao para di-
vidir pelo mdulo desejado. J com o
uso do 74161 (TTL) precisamos usar
um inversor externo.
vamente simples, pois se trata de va- acessveis, o que pode ser muito im-
Os dois circuitos operam com a
lor normal para 4 flip-flops ligados em portante nas aplicaes em que se
transio positiva do sinal de clock.
cascata. Assim, conforme observa- deseja a funo de contador.
Em se necessitando de uma opera-
mos na figura 22, as configuraes Dois dos circuitos operam com a
o com a transio negativa, basta
de divisores/contadores com este transio positiva do sinal de clock,
agregar um inversor na entrada.
mdulo so relativamente simples. enquanto que outros dois operam com
Os quatro divisores/contadores a transio negativa do sinal de clock.
o) Diviso por 16
possuem sadas com pesos 1-2-4-8
A diviso pelo mdulo 16 relati-
QUESTIONRIO
1. Um contador binrio tem 4 est-

gios. Seu mdulo de contagem :
a) 2
b) 4
c) 8
d) 16
2. Ligando em cascata um divisor

de frequncia por 4 e um divisor por
12 obtemos um circuito capaz de divi-
dir a frequncia por:
a) 8
Figura 22 - Contado-
b) 16
res/divisores de mdulo d) 48
16. e) 24
3. Num contador temos sadas de

pesos 1-2-4-8. Aplicando um sinal de
160 Hz na entrada deste contador,
qual ser a frequncia do sinal obtido
na sada de peso 4?
a) 20 Hz
b) 40 Hz
c) 80 Hz
d) 160 Hz
Respostas:
1-d, 2-d, 3-a,
(digi-10)
75
LIO 11
COMO FUNCIONAM OS REGISTRADORES
DE DESLOCAMENTO (SHIFT-REGISTERS)
Na lio anterior estudamos al-

guns divisores/contadores binrios
especiais capazes de fazer a diviso
por qualquer mdulo fixo ou
programvel. Vimos na ocasio que
cada mdulo permitia ter diversas
configuraes usando circuitos inte-
grados comuns. Tambm estudamos
divisores programveis capazes de
dividir uma frequncia ou fazer a con-
tagem em qualquer mdulo, circui-
tos de grande utilidade em muitos pro-
jetos de Eletrnica Digital. Um ele-
mento de grande importncia nos pro-
jetos de equipamentos digitais o
registrador de deslocamento ou shift-
register. Os shift-registers nada mais Fig. 1 - Registradores de deslocamento com flip-flops D e J-K.
so do que o resultado da utilizao
de flip-flops de uma forma especial, segundo pulso de clock e assim por
eles so o tema desta lio. diante, at aparecer na sada do final
da sequncia, figura 2.
Na configurao mostrada na figu-
11.1 - O QUE UM REGIS- ra 1 (a), cada flip-flop tipo D tem sua
TRADOR DE DESLOCAMENTO sada conectada entrada do flip-flop
seguinte e todos eles so controlados
Um registrador de deslocamento pelo mesmo CLOCK.
ou shift-register , como tambm Para entender como funciona este
chamado pelo termo em ingls, con- circuito, vamos partir da situao ini-
siste num conjunto de flip-flops que cial em que todos eles estejam
podem ser interligados de diversas desativados ou com suas sadas Q no
formas, como, por exemplo, as apre- nvel baixo. Fig. 2 - Deslocamento dos bits
sentadas na figura 1. Inicialmente vamos aplicar en- pelos flip-flops do registrador.
Estes circuitos podem deslocar trada de dados um nvel alto (1). Con-
uma informao (bit) aplicada na en- forme podemos ver, esta entrada sada depois de um curto intervalo de
trada de uma posio a cada pulso feita pela entrada J do primeiro flip- tempo.
de clock. Por exemplo, o bit 1 aplica- flop (FF1). Veja que este sinal armazenado
do na entrada aparece na sada do Com a chegada do pulso de clock com o flanco positivo do sinal de clock,
primeiro flip-flop no primeiro pulso de a este flip-flop, ele muda de estado e quando ento o nvel alto deve estar
clock, depois desloca-se, aparecen- com isso armazena o pulso aplica- presente na entrada do flip-flop. O in-
do na sada do segundo flip-flop no do entrada, o qual aparece em sua tervalo de tempo que decorre entre a

76
aplicao do sinal na entrada de da- Tabela I
clock entrada FF1 FF2 FF3 FF4 Sada
dos e seu aparecimento na sada do
flip-flop da ordem de alguns 0 1 0 0 0 0 0
nanossegundos nos integrados das 1 1 1 0 0 0 0
famlias lgicas comuns, mas impor- 2 A 0 1 1 0 0 0
tante que em muitas aplicaes mais
rpidas ele seja levado em conta. 3 0 0 1 1 0 0
No prximo pulso de clock, ocorre 4 1 0 0 1 1 0
algo interessante: a entrada do primei- 5 0 1 0 0 1 1
ro flip-flop j no tem mais o nvel alto,
e portanto FF1 no muda de estado.
6 0 0 1 0 0 1
No entanto, na sada de FF1, temos 7 0 0 0 1 0 B 0
nvel alto, e esta sada est ligada 8 0 0 0 0 1 0
entrada do segundo flip-flop (FF2).
9 0 0 0 0 0 1
Isso significa que, com a chegada do
segundo pulso de clock, o nvel lgi-
co da sada do primeiro se transfere
para a sada do segundo, depois
claro, de um pequeno intervalo de
tempo, veja a tabela I.
A sequncia de bits aplicados
entrada (a) aparece na sada (b) de-
pois de certo nmero de clock.
Isso significa que o bit 1 aplicado Fig. 3 - Sequncia de transferncias dos bits conforme os pulsos de clock.
na entrada se deslocar mais um
pouco no circuito, passando para a Veja ento que no quinto pulso de tero suas sadas levadas ao nvel
sada do segundo flip-flop. clock, o primeiro pulso de clock, o pri- baixo ou 0.
claro que, se nessa segunda meiro nvel lgico, aparece na sada
passagem, tivermos aplicado um novo do ltimo flip-flop (FF4) e se lermos a 11.2 - TIPOS DE REGISTRADO-
nvel 1 na entrada do circuito, ao mes- sada dos flip-flops teremos registra- RES DE DESLOCAMENTO
mo tempo que o primeiro se transfere do os nveis aplicados na entrada:
para o segundo flip-flop, o segundo 0101. Dependendo da maneira como a
se transfere para a sada do primeiro O leitor j deve ter percebido que informao entra e como ela pode ser
flip-flop, veja a figura 3. aplicando um dado binrio num shift- obtida num registrador de desloca-
Chegando agora um terceiro pul- register, depois do nmero apropria- mento, podemos ter diversas configu-
so de clock, teremos nova transfern- do de pulsos de clock, ele pode ar- raes que nos levam a muitos tipos
cia e o nvel alto ou bit 1 se transfere mazenar este dado. de circuitos. Assim, existem circuitos
para a sada do flip-flop seguinte, ou Para retirar o dado em sequncia, em que temos uma entrada serial ou
seja FF3. Em outras palavras, a cada basta continuar aplicando pulsos de duas, e tambm podemos ter uma ou
pulso de clock, os nveis existentes clock ao circuito, conforme a seguin- duas linhas de sada.
nas sadas dos flip-flops, sejam eles te tabela: A seguir, veremos os principais ti-
0 ou 1, se transferem para o flip-flop pos como suas denominaes.
seguinte. Clock FF1 FF2 FF3 FF4 sada
Assim, supondo que apliquemos, incio(4) 0 1 0 1 1 a) SISO - Serial-in/Serial-out
em sequncia, na entrada de um shift- 5 0 0 1 0 0 No exemplo, os dados foram apli-
register como o indicado, os nveis 6 0 0 0 1 1 cados entrada do registrador na for-
0101, teremos a seguinte sequncia 7 0 0 0 0 0 ma de nveis lgicos um atrs do ou-
de condies de sada para os flip- tro, acompanhando o sinal de clock.
flops de um shift-register que use 4 A figura 4 mostra o que ocorre em Dizemos que este registrador opera
deles: pormenores: com a carga de dados serial ou em
Veja ento que para armazenar
Clock Entrada FF1 FF2 FF3 FF4 um dado de 4 bits num registrador
incio 0 0 0 0 0 devemos aplicar 4 pulsos de clock e
0 1 0 0 0 0 para ler em sequncia, mais 4 pulsos
1 0 1 0 0 0 de clock.
2 1 0 1 0 0 Para apagar os dados regis-
3 0 1 0 1 0 trados num shif-register, como o indi-
4 0 0 1 0 1 cado, basta aplicar um pulso na en-
Fig. 4 - Nos registradores de deslocamento
trada CLEAR . Todos os flip-flops
a entrada e sada podem ser serial.
3177
CURSO DE DE
ELETRNICA DIGITAL
srie. Em outras palavras, este cir- Fig. 5 - Registrador tipo SISO (Serial-IN/Serial-OUT).
cuito tem entrada serial ou serial-in.
Exatamente como ocorre com a
porta serial de um computador, os
dados so enfileirados e entram um
aps outro e vo sendo armazenados
em flip-flops, conforme o circuito da
figura 5. c) SIPO - Serial-In/Parallel-out Existem ainda os tipos bidirecio-
Da mesma forma, como verifica- nais como o mostrado na figura 9, em
b) PISO - Parallel-in/Serial out mos na figura 7, podemos carregar os que os dados podem ser deslocados
No entanto, existe uma segunda dados em srie e fazer sua leitura em nas duas direes. Este um regis-
possibilidade de operao para os paralelo. trador do tipo SISO.
shift-registers, que a de operar com Os registradores que operam des- Veja que o sentido de deslocamen-
a entrada de dados em paralelo e sair ta forma podem ser tambm denomi- to determinado por uma entrada que
com estes mesmos dados em srie. nados conversores srie-paralelo ou atua sobre portas que modificam o
Dizemos que se trata de um shift- paralelo-srie, conforme o modo de ponto de aplicao dos sinais em
register com entrada paralela e sada funcionamento. cada flip-flop, exatamente como es-
serial. tudamos nos contadores up e down
Na figura 6 temos um diagrama d) PIPO - Parallel-in/Parallel-out das lies anteriores.
que usa 4 flip-flops tipo D e que tem Estes so circuitos em que os da- Com a aplicao de um nvel lgi-
entrada de dados paralela e sada dos so carregados ao mesmo tem- co conveniente na entrada LEFT/
serial. po e depois lidos ao mesmo tempo RIGHT, podemos determinar o senti-
Analisemos como ele funciona: pelas sadas dos flip-flops, veja a fi- do de deslocamento dos dados no
Os dados so colocados ao mes- gura 8. Os registradores de desloca- circuito.
mo tempo na entrada, pois ela opera mento podem ainda ser classificados
em paralelo. Por exemplo, se vamos quanto direo em que os dados
armazenar o dado 0110, esses dados podem ser deslocados. 11.3 - OPERANDO
so aplicados ao mesmo tempo nas Dizemos que se trata do tipo Shift- COM BINRIOS
entradas correspondentes (S) dos flip- Right, quando os dados so desloca-
flops. dos para a direita e que se trata de Conforme o leitor j percebeu, os
No primeiro pulso de clock, os flip- um tipo Shift-Left, quando os dados registradores de deslocamento po-
flops armazenam esses dados. As- so deslocados somente para a es- dem memorizar nmeros binrios,
sim, os flip-flops que possuem nvel 1 querda. recebendo-os em srie ou paralelo e
em sua entrada S passam esse nvel
sada (FF2, FF3). Por outro lado, os
que possuem nvel 0 na sua entrada,
mantm este nvel na sada (FF1 e
FF4).
Isso significa que, aps o pulso de
clock, as sadas dos flip-flops apre-
sentaro os nveis 0110. Fig. 7 - Shift-register tipo SIPO (Serial-IN/Parallel-OUT).
Fig. 6 - Um Shift-register tipo PISO (Parallel-IN/Serial-OUT).
32
78
CURSO DEDE
ELETRNICA DIGITAL
entregando-os depois em srie ou
paralelo.
Nos computadores, esta configu-
rao bastante usada tanto na con-
verso de dados de portas como nas
prprias memrias e outros circuitos
internos.
interessante observar que na
configurao que tomamos como
exemplo, em que so usados 4 flip-
flops, os bits armazenados seguem
uma determinada ordem.
Assim, quando representamos o
nmero 5 (0101), cada um dos bits
tem um valor relativo, que depende
da sua posio no dado, conforme j
estudamos em lies anteriores.
bit 0 1 0 1 Fig. 8 - Shift-register tipo PIPO (Parallel-IN/Parallel-OUT).

valor 8 4 2 1
no dado 8x0 4x1 2x0 1x1 depois de 4 pulsos de clock, ele vai 7495 - SHIFT-REGISTER
total 0+ 4+ 0+ 1= 5 aparecer, na sada do ltimo flip-flop. DE 4 BITS
MSB LSB Da mesma forma, se o shift-
register for carregado em paralelo, o (Da esquerda para a direita - en-
bit menos significativo (LSB) deve trada e sada em paralelo)
MSB significa bit mais significati- entrar no ltimo, de modo que na lei- Este circuito integrado TTL pode
vo, ou seja, de maior peso, enquanto tura ele seja o primeiro a sair. operar de duas formas: Shift ou Load.
que LSB significa bit menos significa- Na figura 11 temos sua pinagem.
tivo ou de menor peso. Para operar no modo shift, basta
Estamos trabalhando com dados 11.4 - SHIFT-REGISTERS OU colocar a entrada Mode no nvel bai-
de 4 bits, e no 8, como comum nos REGISTRADORES DE xo. Uma transio do nvel alto para o
computadores, obtendo assim o DESLOCAMENTO INTEGRADOS nvel baixo na entrada de clock SRT
byte, para maior facilidade de enten- movimenta os dados de uma etapa
dimento. Podemos encontrar registradores para a direita.
Ligando ento 4 flip-flops de modo de deslocamento nas famlias TTL ou Uma transio do nvel alto para o
a obter um shitf-register, como obser- CMOs. Vamos dar alguns exemplos baixo na entrada SLT movimenta o
vamos na figura 10, entrando com os de circuitos integrados comuns que dado no sentido inverso.
dados de tal forma que o bit menos podem ser usados em projetos, ana- interessante observar que este
significativo (LSB) seja o primeiro, lisando suas principais caractersticas. circuito usa dois clocks, um para
Fig. 9 - Shift-register bidirecional.
3379
Fig. 10 - A ordem de
entrada a ordem de sada.
movimentar os dados para a direi-

ta e outro para a esquerda.
No modo Load, esta entrada deve
Fig. 11 - Shift-register de 4 bits (PIPO).
ir ao nvel alto, e a informao carre-
gada nas entradas LA, LB, LC e LD
entram no circuito na transio do n- Para operao normal EN deve fi- 4014 - SHIFT-REGISTER
vel alto para o baixo da entrada de car no nvel baixo e LOAD no nvel ESTTICO DE 8 BITS
comando na entrada shift-left (SLT). alto. Nestas condies, os dados so (Entrada paralela e
A frequncia mxima de operao de deslocados um estgio na transio sada em srie)
um 7495 standard de 36 MHz. Velo- positiva do sinal de clock.
cidades maiores de operao podem Quando a entrada LOAD levada Este circuito integrado CMOS tem
ser conseguidas com os tipos LS. ao nvel baixo, o contedo das entra- a pinagem mostrada na figura 14.
das de A at H carregado no regis- Um controle srie/paralelo contro-
trador. la a entrada e habilita as etapas indi-
74164 - SHIFT-REGISTER Fazendo EN=0 e LOAD=1 os da- viduais de cada um dos 8 estgios.
DE 8 BITS dos so deslocados uma etapa no cir- As sadas Q so disponveis nos es-
(Entrada serial, sada paralela) cuito a cada transio positiva do si- tgios 6, 7 e 8. Todas as sadas po-
nal de clock. A ltima etapa do circui- dem fornecer ou drenar a mesma in-
Na figura 12 temos a pinagem des- to dispe de um acesso para a sada tensidade de corrente.
te shift register TTL. complementar. Quando a entrada de controle pa-
Este circuito pode ser usado na Damos a seguir alguns registrado- ralelo/srie est no nvel baixo, os
configurao de serial-in/serial-out ou res de deslocamento da famlia dados so deslocados pelo circuito a
serial in/parallel-out ou seja, entrada CMOS. cada transio positiva do sinal de
e sada de dados em srie, ou entra-
da de dados em srie e sada em pa-
ralelo.
Na operao normal, uma das sa-
das seriais mantida no nvel alto e
os dados so aplicados segunda
entrada serial. A entrada Clear
mantida no nvel alto e a cada pulso
do nvel baixo para o alto do clock, os
dados movem-se de um estgio no
circuito.
O contedo do shift pode ser
zerado levando-se a entrada clear por
um instante ao nvel baixo. Fig. 12 - Shift-register de 8 bits (SIPO).
A frequncia mxima de operao
deste circuito na srie Standard de
36 MHz.
74165 - SHIFT-REGISTER
DE 8 BITS
(Entrada Paralela, sada serial)
Este circuito integrado TTL contm

um shift-register de 8 bits com entra-
da paralela e sada de dados serial.
A pinagem mostrada na figura 13. Fig. 13 - Shift-register de 8 bits (PISO).
80 34
clock. Quando a entrada de controle
Fig. 14 - Shift-register de 8 bits (PISO).
est no nvel alto, os dados so apli-
cados a cada etapa do shift-register
com a transio positiva do clock.
A frequncia mxima de operao
deste tipo de circuito depende da ten-
so de alimentao. Para uma alimen-
tao de 10 V, esta frequncia da
ordem de 5 MHz, caindo para 2,5 MHz
com uma alimentao de 5 V.
4015 - DOIS SHIFT-REGISTERS

DE 4 BITS Fig. 15 - Dois Shift-registers de 4 bits (PISO).
(Entrada serial, Sada paralela)
A pinagem deste circuito forneci-

do em invlucro DIL de 16 pinos
Neste circuito integrado encontra-
mos dois shift-registers que podem
ser usados de modo independente.
Na operao normal RST deve
ser colocado no nvel baixo. Levando
esta entrada ao nvel alto, o circuito
resseta o shift-register corresponden-
te, levando todas suas sadas ao n- Fig. 16 - Shift-register de 8 bits (PISO).
vel lgico 0.
Os dados so deslocados a cada
transio positiva do pulso de clock.
Para uma alimentao de 10 V, a
frequncia mxima de operao de
5 MHz, caindo para metade com ali-
mentao de 5 V.
4021 - SHIFT-REGISTER
DE 8 BITS
(Parallel in, Serial out)
2. Num shift-register do tipo SISO 4. Para obter um contador Johnson
Este circuito integrado, cuja temos que caracterstica: que tipo de ligao fazemos num re-
pinagem mostrada na figura 16, gistrador de deslocamento?
semelhante ao 4014. a) A entrada e a sada so seriais
A diferena est no fato de que a a) Aterramos suas sadas comple-
carga (LOAD) pode ser feita de forma b) A entrada e a sada so paralelas mentares.
assncrona. Isso significa que esta
entrada independe do sinal de clock. c) A entrada serial e a sada parale- b) Ligamos a sada complemen-
la tar do ltimo estgio entrada do pri-
meiro.
QUESTIONRIO d) A entrada paralela e a sada serial
c) Ligamos o CLEAR entrada do
1. Para obter um registrador de primeiro estgio.
deslocamento, o que devemos fazer 3. A converso de sinais Serial/
com um circuito divisor/contador digi- Paralela pode ser feita por qual tipo d) Ligamos o CLEAR sada com-
tal? de shift-register? plementar do ltimo estgio. n
a) Aterrar suas sadas comple- (Digi-11/curdi2)
mentares a) SISO
b) Inverter suas sadas normais b) SIPO 1-c, 2-a, 3-b, 4-b
c) Ligar sua sada entrada c) PISO Respostas
d) No utilizar o sinal de clock d) PIPO
3581
CURSO DE DE
ELETRNICA DIGITAL
LIO 12
DECODIFICADORES E DISPLAYS
Na lio anterior estudamos os a) Decodificador de n para 2 ele-

registradores de deslocamento ou vado a n linhas
shift-registers, analisando seu princ- Temos nesta categoria circuitos
pio de funcionamento e principais que decodificam um sinal binrio de
aplicaes. Vimos tambm as n dgitos para uma sada de 2 eleva-
pinagens e caractersticas de alguns do ao expoente n. Por exemplo, para
circuitos integrados de registradores 2 dgitos ou linhas de entrada, temos
de deslocamento nas tecnologias TTL 2 x 2 linhas de sada. Para 3 linhas de
e CMOS. Nesta ltima lio de nosso entrada, temos 2 x 2 x 2 linhas de Fig. 1 - Um decodificador 1 para 4.
curso, analisaremos dois blocos fun- sada ou 8, e assim por diante, con-
damentais para o projeto de equipa- forme figura 1. Na figura 3 temos um circuito em
mentos digitais, pois eles so respon- Para entendermos como funciona que um contador binrio ligado a
sveis pelo interfaceamento destes este tipo de circuito vamos pegar sua um destes decodificadores de modo
circuitos com o usurio e com outros configurao mais simples com 2 li- a fazer o acionamento sequencial de
circuitos. Falaremos dos decodi- nhas de entrada e 4 de sada, usan- lmpadas.
ficadores e dos displays. do quatro portas NAND do 7400 e Basta ajustar a velocidade do
dois inversores do 7404, que mos- oscilador que funciona como clock
trado na figura 2. para determinar a velocidade do cor-
12.1 - OS DECODIFICADORES Este circuito ativa apenas uma das rimento das lmpadas, que acendem
sadas a partir das quatro combina- quando cada sada correspondente
As informaes que os circuitos es possveis do sinal de entrada, for ativada.
digitais produzem esto na forma bi- conforme verificamos na seguinte ta-
nria ou em outras formas que nem bela verdade: b) Demultiplexador ou DEMUX
sempre podem ser visualizadas facil- A configurao lgica estudada no
mente pelo usurio, ou ainda que no Entradas Sadas item anterior pode ser usada para rea-
podem ser utilizadas pelos circuitos A B S1 S2 S3 S4 lizar uma funo muito interessante
seguintes do equipamento. 0 0 0 1 1 1
Isso implica na necessidade de 0 1 1 0 1 1
termos circuitos que trabalhem uma 1 0 1 1 0 1
informao codificada de modo a 1 1 1 1 1 0
transform-la em outra que possa ser
usada por dispositivos ou circuitos. Veja que a sada ativada vai ao
Podemos ter, por exemplo, a ne- nvel baixo quando o valor binrio cor-
cessidade de apresentar um valor respondente aplicado entrada.
numrico na forma decimal a partir de Na prtica no preciso imple-
um valor binrio ou produzir um im- mentar circuitos decodificadores
pulso em determinado endereo como este a partir de portas lgicas,
numa memria a partir de uma infor- pois existem circuitos integrados que
mao binria deste endereo. j realizam estas funes. Daremos
Nas aplicaes digitais encontra- exemplos no final do artigo.
mos diversos tipos de circuitos Aplicaes possveis para este cir-
decodificadores, estudaremos os prin- cuito podem ser facilmente imagina- Fig. 2 - Decodificador 1 para
cipais nesta lio. das pelos leitores. 4 ou 1 de 4 com portas TTL.
SABER ELETRNICA N 308/98

82
CURSO DE ELETRNICA
CURSO BSICO DIGITAL
Fig. 4 - Um Demux em bloco.
Fig. 3 - Acionando lmpadas sequencialmente. de uma nica entrada e aplica o nvel

lgico nela existente a uma sada. Em
e til: o direcionamento de dados num A tabela verdade para este circui- outras palavras, este circuito l a in-
circuito. to dada a seguir: formao digital presente numa sa-
O bloco mostrado na figura 4 ilus- da programa e a transfere para a
tra o que dizemos. End. (AB) Dados EN S1 S2 S3 S4 sada.
O fluxo de informaes (tanto X X X 0 1 1 1 1 Este circuito recebe o nome de
analgicas como digitais) aplicado a 0 0 0 1 1 1 1 1 multiplexador ou multiplexer (MUX).
uma entrada pode ser direcionado 0 1 0 1 1 1 1 1 Na figura 7 temos um exemplo de
para qualquer uma das sadas, con- 1 0 0 1 1 1 1 1 aplicao implementado com funes
forme o comando aplicado linha de 1 1 0 1 1 1 1 1 lgicas comuns e que trabalha com 4
seleo de dados. 0 0 1 1 0 1 1 1 entradas e uma sada.
Por exemplo, se na linha de sele- 0 1 1 1 1 0 1 1 Novamente o nvel lgico existen-
o de dados ou controle for aplicado 1 0 1 1 1 1 0 1 te numa das entradas transferido
o valor 10, os dados de entrada se- 1 1 1 1 1 1 1 0 para a sada selecionada pelos nveis
ro encaminhados para a terceira li- lgicos aplicados em A e B, quando a
nha de sada. X = no importa entrada de habilitao (EN) levada
Na figura 5 mostramos um circui- Tambm possvel encontrar di- ao nvel alto.
to deste tipo implementado com por- versos circuitos integrados em Podemos elaborar a seguinte ta-
tas TTL e que portanto, s funciona tecnologia CMOS ou TTL que contm bela verdade para este circuito:
com dados digitais. estas funes, alguns operando at
Neste DEMUX os dados aplicados com sinais analgicos. EN A B S
na entrada DADOS (DATA) so enca- c) Multiplexadores ou MUX 0 X X 0
minhados para uma das sadas (S1 a Um tipo de circuito que encontra 1 0 0 E1
S3), conforme o endereo aplicado aplicaes prticas importantes em 1 0 1 E2
nas entradas A e B. Eletrnica Digital o que realiza a fun- 1 1 0 E3
No entanto, os dados s podem o inversa a que vimos no item an- 1 1 1 E4
passar no momento em que a en- terior.
trada de habilitao EN (de enable) Este circuito, conforme observa- X = no importa
for levada ao nvel alto. mos na figura 6, seleciona os sinais
Este tipo de funo tambm pode
ser encontrada com facilidade na for-
ma de circuitos integrados TTL e
CMOS, com nmero de entradas que
pode variar bastante conforme a apli-
cao desejada.
Fig. 5 - Demux com portas TTL. Fig. 6 - Um mux de 4 entradas (4 para 1).

83
CURSO DE ELETRNICA
CURSO BSICO DIGITAL
Fig. 9 - Acionando um display

para formar o algarismo 5.
Este tipo de circuito decodificador

Fig. 7 - Um mux com portas TTL. conta com 4 entradas, por onde entra
a informao BCD e 7 sadas que
d) Decodificador BCD para 7 de 7 segmentos de um mostrador, correspondem aos 7 segmentos de
segmentos observe a figura 8. um mostrador que ir apresentar o
Um tipo de decodificador muito Assim, se quisermos fazer surgir dgito correspondente.
usado nos projetos que envolvem Ele- o algarismo 5, bastar acender os A combinao de nveis lgicos
trnica Digital o que faz a conver- segmentos a, c, d, f, g, veja a figura 9. aplicada s entradas produzir nveis
so dos sinais BCD (Decimais Codifi- Como os sinais codificados em lgicos de sada que, aplicados aos
cados em Binrio) para acionar um binrio no servem para alimentar di- segmentos de um mostrador, fazem
mostrador de 7 segmentos. retamente os mostradores, preciso aparecer o dgito correspondente.
Podemos formar qualquer algaris- contar com um circuito que faa a preciso levar em conta que nes-
mo de 0 a 9 usando uma combinao converso, verifique a figura 10. te tipo de circuito, os segmentos de
um mostrador podem ser ativados
quando a sada vai ao nvel alto ou
quando a sada vai ao nvel baixo. Isso
depender do tipo de display, o que
ser estudado no item seguinte.
12.2 - DISPLAYS
Fig. 8 - Algarismos com 7
segmentos.
Um display um dispositivo que
tem por finalidade apresentar uma
informao numa forma que possa ser
lida por um operador.
Podemos ter displays simples que
operam na forma digital como
sequncias de LEDs, displays que
apresentam nmeros (numricos), e
displays que apresentam tambm
smbolos grficos (letras e sinais) de-
nominados alfa-numricos semelhan-
tes aos mostrados na figura 11.
Alguns mais sofisticados podem
at apresentar imagens de objetos ou
Fig. 10 - Como usar um decodificador BCD para 7 segmentos.
formas, como os usados em equipa-
mentos informatizados. O tipo mais
comum de display usado nos proje-
tos bsicos de Eletrnica Digital o
numrico de 7 segmentos, de que j
falamos no item anterior.
A combinao do acionamento de
7 segmentos possibilita o apareci-
Fig. 11 - Tipos de displays. mento dos algarismos de 0 a 9 e

84
CURSO DE ELETRNICA
CURSO BSICO DIGITAL
tambm de alguns smbolos grficos
semelhantes aos apresentados na fi-
gura 12.
O tipo mais comum usado nos pro-
jetos digitais o mostrador de LEDs,
onde cada segmento um diodo Fig. 12 - Smbolos grficos em displays de 7 segmentos.
emissor de luz, sua aparncia e sm-
bolo interno so mostrados na figura
13.
Os LEDs podem ser ligados de
modo a ter o anodo conectado ao
mesmo ponto, caso em que dizemos
que se trata de um display de anodo
comum, ou podem ter os catodos in-
terligados, caso em que dizemos que
se trata de um display de catodo co- Fig. 13 - Um display de LEDs de catodo comum com ponto decimal.
mum.
As correntes nos segmentos vari-
am tipicamente entre 10 e 50 mA con-
forme o tipo, o que nos leva a concluir
que o consumo mximo ocorre quan-
do o dgito 8 projetado (todos os
segmentos acesos) e pode chegar a
400 mA por dgito. Alguns fabricantes Fig. 14 - Tipos de displays mltiplos.
podem juntar mais de um dgito num
nico bloco, facilitando assim os pro- to torne-se opaco, deixando assim de A principal vantagem do mostra-
jetos, pois, na maioria dos projetos os refletir a luz. Desta forma, o fundo dor de cristal lquido (LCD) seu con-
nmeros apresentados so maiores branco do material deixa de ser visto, sumo, que centenas de vezes me-
que 9, ver figura 14. aparecendo em seu lugar uma regio nor do que o de um mostrador de
Outro tipo de display tambm uti- preta, veja a figura 15. LEDs. Para as aplicaes em que o
lizado com certa frequncia nos pro- As regies formam os segmentos aparelho deve ser alimentado atravs
jetos o de cristal lquido. e conforme sua combinao temos o de pilhas ou ficar permanentemente
Este display no acende quan- aparecimento dos dgitos. ligado, muito vantajoso usar o mos-
do excitado. Eletrodos transparentes No entanto, mais difcil trabalhar trador LCD.
ao serem excitados eletricamente com estes mostradores, pois eles exi-
pelo sinal do circuito fazem com que gem circuitos de excitao especiais
o lquido com que ele est em conta- que tambm so mais caros. 12.3 DECODIFICADORES E
CODIFICADORES TTL
E CMOS
Fig. 15 - Um display de cristal lquido. Podemos contar com

uma boa quantidade de
decodificadores, multi-
plexadores e demultiple-
xadores na forma de cir-
cuitos integrados TTL ou
CMOS. Ser interessan-
te para qualquer prati-
cante de Eletrnica Digi-
tal contar com um desses
manuais.
No entanto, para faci-
litar, decreveremos al-
guns circuitos integrados
que contm estas fun-
es e so mais utiliza-
dos nos projetos e apli-
caes prticas.

85
CURSO DEDE
ELETRNICA DIGITAL
a) 7442 - Decodificador BCD
para decimal
Este circuito integrado tem a
pinagem mostrada na figura 16.
Conforme a combinao de nveis
lgicos das entradas (codificadas em
BCD), apenas uma das sadas ir
para o nvel lgico baixo. Todas as
demais permanecero no nvel alto.
Se os nveis lgicos aplicados s
entradas tiverem a combinao 1010
at 1111 (que correspondem de 11 a
15) nenhuma das sadas ser ativa-
da. Quando ativada, cada sada pode
drenar uma corrente de 16 mA. Fig. 16 - BCD para decimal - decodificador.
O circuito integrado TTL 7445 tem
a mesma funo, com a diferena de
que possui transistores na configura-
o de coletor aberto na sada, po-
dendo com isso trabalhar com ten-
ses de at 30 V e drenar correntes
de at 80 mA. A pinagem a mesma
do 7442.
b) 7447 - Decodificador BCD

para 7 Segmentos
Este um circuito TTL que possui
sadas em coletor aberto capazes de
drenar correntes de at 40 mA, sen-
do portanto indicado para excitar
displays de LEDs de anodo comum. Fig. 17 - Decodificador BCD para 7 segmentos.
Na figura 17 temos a sua pinagem.
Algumas caractersticas importan- os zeros esquerda sejam apagados c) 74150 - Seletor de dados
tes devem ser observadas neste cir- quando so usados diversos conta- 1-de-16
cuito. dores, figura 18. Este circuito integrado TTL consis-
Uma delas o terminal Lamp Test Assim, em lugar de aparecer o te num multiplexador que possui 16
ou teste do display. Colocando esta valor 008, numa contagem aparece linhas de entrada e uma sada
sada no nvel lgico baixo (em funci- apenas 8. selecionadas pelas Linhas de Sele-
onamento normal ela deve ser Observe que a sada RB0 (Ripple o. Na figura 19 temos a pinagem
mantida no nvel alto) todas as sa- Blank Output) serve para a ligao em deste circuito integrado.
das vo ao nvel baixo, fazendo com srie de diversos blocos contadores Para operao normal, a entrada
que todos os segmentos do display de modo a ser obtido um conjunto de habilitao (EN) deve ser mantida
acendam. Com isso possvel verifi- com vrios dgitos. no nvel alto at o momento em que
car se ele est em bom estado.
Outra sada importante a RBI
(Ripple Blank Input) que faz com que
Fig. 18 - Usando a funo

RBI (Ripple Blank Input). Fig. 19 - Seletor de dados 1 de 16.

86
CURSO DE DE
ELETRNICA DIGITAL
Nestas condies os sinais a se-
rem chaveados podem variar entre -5
e +5 V, enquanto os sinais de sele-
o podem ter nvel baixo (0 V) ou
nvel alto (5 V).
Tanto na operao com sinais di-
gitais como analgicos, as chaves fe-
chadas representam uma resistncia
de 120 e no devem ser usadas
cargas com resistncias inferiores a
100 . A corrente mxima chaveada
para os sinais no deve superar os
25 mA.
Semelhantes a este circuito em
Fig. 20 - Distribuidor de dados 1 para 16. caractersticas so os:
4052 - Duas chaves 1 de 4
os dados de uma determinada entra- f) 4051 - Chave 1-de-8 4053 - Trs chaves 1 de 2
da devam ser levados para a sada. Este circuito integrado CMOS 4067 - Uma chave 1 de 16
Qual entrada ser ativada depende do pode chavear sinais analgicos ou Este ltimo circuito integrado pode
cdigo aplicado linha de seleo. O digitais e tem a pinagem mostrada na funcionar como multiplexador ou
circuito possui duas sadas. Numa figura 22. demultiplexador para sinais
delas aparece o sinal da entrada se- Para utilizar este circuito com si- analgicos e digitais de modo similar
lecionada e na outra, o sinal comple- nais digitais, a tenso de alimentao aos anteriores.
mentar. positiva pode ficar entre 5 e 12 V, en-
Circuitos semelhantes da mesma quanto que o pino 7 aterrado. g) 4026 - Contador de Dcada
famlia so o 74151 que consiste num No entanto, para operar com sinais com Sada de 7 Segmentos
seletor 1 de 8 e o 74153 que consiste analgicos, o pino 7 deve ser Este importante circuito integrado
num seletor 1 de 4. conectado a uma fonte de -5 V (fonte CMOS tem um contador divisor por
negativa) e o pino 8 aterrado. 10 e suas sadas so decodificadas.
d) 74154 - Distribuidor de Dados
1-de-16
Este curcuito integrado contm um
DEMUX ou Demultiplexador 1 de 16
em tecnologia TTL. Sua pinagem
A entrada da habilitao (EN) deve
ser mantida no nvel alto at o mo-
mento em que os dados da entrada
devam ser transferidos para a sada
selecionada.
Os circuitos integrados 74157 so
distribuidores semelhantes, mas
1-de-2 e o 74155 1-de-4.
Fig. 21 - Decodificador BCD para 1 de 10.
e) 4028 - Decodificador BCD
para Decimal
Este um circuito integrado
CMOS com 10 sadas, onde aquela
que vai ao nvel alto depende da com-
binao dos nveis de entrada. As
demais sadas permanecero no n-
vel baixo. A pinagem deste circuito
integrado mostrada na figura 21.
As combinaes de entrada entre
1010 e 1111 que correspondem aos
nmeros de 11 a 15 no sero reco-
nhecidas e todas as sadas perma-
necero no nvel baixo.
Fig. 22 - Chave analgica/digital 1 de 8.

87
CURSO DEDE
ELETRNICA DIGITAL
QUESTIONRIO
Fig. 23 - Contador de dcada com sadas 7 segmentos.
1. Um circuito que joga o sinal de
uma entrada em uma de 4 sadas
denominado:
a) Multiplexador 1 de 4
b) Demultiplexador 1 de 4
c) Decodificador 4 por 4
d) Decodificador BCD para 1 de 4
2. Que tipo de decodificador tem

apenas uma de 10 sadas ativadas a
A pinagem deste circuito integra- que permanece no nvel alto at o partir de sinais BCD de entrada?
do mostrada na figura 23. momento em que a contagem chega a) Decodificador 1 de 10
Na operao normal, as entradas a 0010, quando passa ao nvel baixo. b) Demux 1 de 10
RST (Reset) e CLEN devem ser A entrada DISEN serve para ha- c) Contador Johnson
mantidas no nvel baixo. Um nvel alto bilitar o display, devendo permanecer d) Decodificador BCD para 1 de 10
aplicado em RST resseta o contador, no nvel alto na operao normal.
levando o valor da sada a 0 e ao Quando esta linha vai ao nvel baixo, 3. Em que tipo de display os
mesmo tempo impede a contagem. as sadas vo todas ao nvel baixo. catodos de todos os LEDs dos seg-
Um nvel alto aplicado em CLEN Este circuito indicado para ope- mentos so interligados e conectados
(Habilitao do Clock ou Clock rar com displays de catodo comum e a um ponto comum?
Enable) inibe a entrada dos sinais de a corrente de sada mxima de 1,2 a) Anodo comum
clock. O contador gatilhado nas tran- mA para uma tenso de alimentao b) Cristal lquido ou LCD
sies positivas do sinal de clock. de 5 V, e 5 mA para 10 V. c) Catodo comum
No pino 5 possvel obter um si- A frequncia mxima de operao d) Duplo
nal quadrado de 1/10 da frequncia de 5 MHz para 10 V de tenso de
de clock e no pino 14 temos um sinal alimentao e 2,5 MHz para 5 V. Resposta: 1.b 2.d 3.c

88

Ed 313 Eletrica Digital

Загружено:

Сведения о документе

Авторское право

Доступные форматы

Поделиться этим документом

Поделиться или встроить документ

Параметры публикации

Этот документ был вам полезен?

Это неприемлемый материал?

Авторское право:

Доступные форматы

Ed 313 Eletrica Digital

Загружено:

Авторское право:

Доступные форматы

CURSO DE

Os circuitos equipados com processadores, teis, e dividimos o trabalho em doze captulos:

ELETRNICA ANALGICA E DIGITAL

1.1- ANALGICO E DIGITAL modo contnuo numa escala. Os va-

concluses ou tomar decises a par-

SABER ELETRNICA ESPECIAL N 8 - 2002 3

dgitos conforme sua posio no n-

Os computadores usam muitos ti- A prpria existncia de um 0, j

Dgito Peso Valor O nmero decimal representado

Somando os valores teremos: Figura 12 - Converso de um decimal em 1.6 - FORMAS DIFERENTES DE

O valor decimal de 1010110 86. A utilizao de circuitos eletrni-

Assim, partimos da seguinte tabela: Decimal Binrio Hexadecimal

sempre uma tenso de 5 V. Nos Verdadeiro

Figura 9 - Circuito simples para

Figura 13 - Circuito que simula uma porta

Um circuito simples usando cha-

porta E de duas entradas (A e B) e

Figura 18 - Smbolos da funo No-OU-Exclusive ou

FAMLIAS DE CIRCUITOS LGICOS DIGITAIS

Dessa forma, se bem que nos pri-

Atualmente a Famlia TTL e a

3.3 - A famlia TTL

chama a ateno pelo fato de usar um Figura 4 - Uma

Figura 12 - H um limite para a quantidade

Figura 13 - Tambm pode ser necessrio ligar

- Velocidade Assim, a partir da famlia original

Famlia/Subfamlia: Schottky Esta tabela dada a seguir:

Famlia/SubFamlia: Low Power

Famlia/SubFamlia: Low Power

Famlia/SubFamlia: High Speed

Figura 21 - Quando A estiver enviando sinais

QUESTIONRIO 5. A famlia TTL de alta velocida-

FAMLIAS DE CIRCUITOS INTEGRADOS CMOS

Figura 3 - Smbolos dos Figura 4 - Curvas caractersticas do Figura 5 - Um inversor com

4049 - Seis inversores

Veja ento que o circuito muito

dos circuitos integrados so enfiados

A sensibilidade destas entradas Quando as duas entradas estive-

intermedirio de casamento de carac-

1. O elemento de controle do sinal

2. Qual o tipo de material que se-

3. Num inversor CMOS encontra-

4. A faixa de tenses de alimenta-

5. O perigo maior do manuseio dos

6. O que devemos fazer com as

COMBINANDO FUNES LGICAS

Neste caso, as combinaes de

Logo, quando temos uma expres-

as sada aplicadas a um inversor. A

sem nenhuma parte ociosa.

devemos procurar na tabela so os

O procedimento que vimos como

to vlido para qualquer nmero de a) Mapa de Karnaugh

Figura 18 - Agrupamento possveis para termos adjacentes iguais.

Figura 2 - Flip-Flop R-S com portas NAND.

Com o corte, a tenso na base de

Os dois tipos de representao

Para obtermos um flip-flop R-S

causar problemas aos seus compo-

Figura 10 - Ligao das entradas PRESET E CLEAR.

O flip-flop J-K mestre-escravo ou

mos o funcionamento deste circuito

6.5 - O FLIP-FLOP TIPO D

Este tambm um circuito de flip-