Projeto e Estudo dos Circuitos de Controle dos

Conversores Implementados

3.1 - INTRODUO

Neste captulo ser feito estudos sobre os circuitos de controle implementados para gerar
os pulsos de comando dos interruptores de cada aplicao proposta, o regulador srie com
transformador, o regulador srie com capacitor, bem como o regulador Boost/Inversor
convencional, detalhando o tratamento dado a cada sinal usado para gerar os pulsos. Ser
detalhado o funcionamento de cada regulador em malha aberta.

3.2 ESTUDO DO CI 3524

O CI 3524 [23], mostrado na figura 3.1, onde se v sua estrutura interna, foi usado para a
gerao dos pulsos de comando para o interruptor principal S1. O CI 3524 um modulador de
largura de pulso regulvel usado na gerao dos pulsos de qualquer circuito cuja aplicao seja
controle de potncia.

Figura 3.1 - Estrutura interna do C.I.3524.

Internamente este integrado possui um regulador de +5V, capaz de fornecer at 50mA aos
circuitos externos a ele ligados. Alm disso, um amplificador de controle, um oscilador, um
modulador de largura de pulso, um biestvel para controle da sada, dois transistores de
 Cap. 3 - Projeto e Estudo dos Circuitos de controle dos conversores implementados

chaveamento e uma seo de limitao de corrente e desligamento (shutdown) completam o

circuito.
A pinagem do CI 3524 mostrada na figura 3.2. Detalhando a funo de cada bloco da
figura 3.1, tem-se o regulador, que do tipo linear, protegido contra curto-circuito; ele alimenta
parte do circuito interno e aproveitado para gerar a tenso de referncia para o controle da sada,
bastando assim, um divisor resistivo ligado na entrada no inversora do CI (pino 2).

Figura 3.2 - Pinagem do CI3524.

O oscilador do integrado um multivibrador astvel, no qual a freqncia de operao

selecionada atravs de um resistor e um capacitor ligados aos pinos 6 e 7, respectivamente. Esse
oscilador prev uma sada para disparar o biestvel interno, que libera imediatamente o sinal
PWM para a sada e inibe a transio brusca de ambas as sadas. A freqncia do pulso
controlada pelo valor do capacitor Ct e do resistor Rt.
O sinal de sada transmitido para os transistores drivers, dependendo da condio do
biestvel, ou seja, a freqncia em cada transistor dividida pela metade, com um pulso por vez
para cada transistor. O amplificador de erro um amplificador diferencial comum por
transcondutncia. Seu ganho nominal de 80 dB.
A funo do bloco limitador de corrente, por sua vez, sobrepor-se sada do
amplificador de erro, tomando o controle da largura de pulso para si. Esta largura cai para cerca
de 25% quando a tenso percebida entre as entradas -CL e +CL for de 200mV. As sadas so
formadas por dois transistores NPN, capazes de fornecer corrente mxima de 100mA. Esses
transistores funcionam defasados de 180 graus.
O oscilador, cuja funo produzir um sinal responsvel pela temporizao do
modulador, trabalha com freqncia fixa. O modulador fornece ao elemento de potncia os pulsos
com a largura necessria, a qual controlada pelo amplificador de erro. Este ltimo compara a
tenso de sada com uma referncia, gerando uma sada proporcional diferena dos dois sinais.

2
 Cap. 3 - Projeto e Estudo dos Circuitos de controle dos conversores implementados

O filtro um circuito LC que integra o sinal, produzindo na sada o valor CC correspondente ao

valor mdio da forma de onda fornecida pelo elemento de potncia. O emprego de altas
freqncias de chaveamento possibilita o uso de indutores e capacitores de dimenses pequenas.

3.3 - ESTUDO DO CONTROLE DO REGULADOR SRIE COM

TRANSFORMADOR

O circuito de controle para o regulador srie com transformador mostrado nas figuras
3.3, circuito para gerar os pulsos, 3.4, estgio de isolao do pulso para o interruptor principal e
3.5, estgio de isolao para o interruptor auxiliar. Ele foi projetado para gerar e fornecer os
pulsos corretos para o bom funcionamento da aplicao proposta.

Figura 3.3 - Circuito para gerao dos pulsos.

3
 Cap. 3 - Projeto e Estudo dos Circuitos de controle dos conversores implementados

Figura 3.4 - Circuito de isolao do pulso do interruptor S1.

Figura 3.5 - Circuito de isolao do pulso do interruptor auxiliar.

Outros trs estgios de isolao idnticos ao da figura 3.4, e um estgio idntico ao da

figura 3.5 complementam o circuito de controle.
A seguir, ser feito um estudo da gerao dos pulsos de comando.

3.3.1 - PULSOS DE COMANDO

A figura 3.6 mostra etapa por etapa os sinais digitais usados para se obter os pulsos para
os interruptores. Para tornar os sinais de controle com subidas e descidas mais acentuadas foi
empregado o circuito integrado 4050 [24]; tornando o sinal retangular. O Sinal 2 o pulso gerado
pelo 3524 aps passar pelo CI 4050. Este sinal possui a freqncia especificada pela relao do
resistor e capacitor conectados aos pinos 6 e 7, respectivamente, do 3524.
O sinal 3 o complementar de 2, obtido atravs do CI 4049 [24]. Os sinais
complementares 2 e 3 so aplicados nas entradas de dois monoestveis, CI 4528 [24], sensveis

4
 Cap. 3 - Projeto e Estudo dos Circuitos de controle dos conversores implementados

descida, que fornecem os pulsos 7 e 8, cuja largura definida pela malha RC externa. Os pulsos 2
e 3 tambm so aplicados na entrada de dois optoacopladores, HP2601, cada um para
providenciar pulsos isolados para os interruptores principais.
O pulso 5 o pulso que determina o semiciclo positivo da tenso de alimentao. O pulso
6 seu complementar, portanto determina o semiciclo negativo. Isto feito para gerar a lgica
para os interruptores auxiliares, pois o interruptor auxiliar, no semiciclo positivo, dever efetuar a
ressonncia para o interruptor S1, e no semiciclo negativo, para o interruptor S2.

Figura 3.6 - Sinais gerados pelo circuito de controle.

A seguir os sinais 5, 6, 7, e 8 passam pelo CI 4081 [24] que contm quatro portas E de
duas entradas originando os sinais 9 (5 e 8), 10 (6 e 7), 11 (6 e 8) e 12 (5 e 7). Estes,

5
 Cap. 3 - Projeto e Estudo dos Circuitos de controle dos conversores implementados

passam pelo CI 4071 que contm quatro portas OU, obtendo-se assim os pulsos 13 (11 ou 12)
e 14 (9 ou 10) que sero isolados e aplicados nos interruptores auxiliares Sa1 e Sa2,
respectivamente. O isolamento do pulsos utiliza a lgica TTL, logo 9, 10, 11, 12, 13, e 14
acionam o CI HP-2601 com uma corrente de 10mA, suficiente para que este opere corretamente.
Os sinais obtidos aps a isolao so complementares a 9, 10, 11, 12, 13, e 14, e possuem valor
de 5V. Para converter estes pulsos de 5V para 15V foi utilizado um transistor BC337 com ganho
RB/RC igual a 10, o que garante a saturao quando os pulsos de 5V chegarem base. Os sinais
colhidos no coletor de cada BC337 usado na transformao do nvel de tenso so
complementares aos pulsos da base, logo esto em fase com 9, 10, 11, 12, 13, e 14
respectivamente. Os sinais obtidos no coletor dos BC337 entram em um 4050. Os pulsos para os
interruptores auxiliares, depois do CI 4050 acionam um par de transistores na configurao
totem pole para que este estgio acione os MOSFETs IRF740 com o ganho de corrente
necessrio. Os pulsos dos interruptores S1, S2, S3 e S4 atacam um estgio conhecido como
tiristor dual que um circuito que s permite a passagem do pulso para o interruptor quando a
tenso sobre este estiver nula, habilitando a entrada em conduo no modo ZVS.

3.4 - CIRCUITO DE CONTROLE DO REGULADOR CA/CA BOOST/INVERSOR

Neste item apresenta-se a estratgia de controle do pr-regulador BOOST com correo

do fator de potncia e do Inversor utilizado no regulador CA/CA convencional. O conversor
BOOST foi empregado como um pr-regulador capaz de corrigir o fator de potncia na entrada,
de modo a aproxim-lo da unidade. A seguir ser dada uma breve descrio das estratgias de
controle mais comuns para obteno de fator de potncia unitrio. Sero apresentadas neste
trabalho as principais. Ser dado nfase monitorao da corrente pelo mtodo de controle da
corrente mdia, j que esta a estratgia utilizada pelo CI UC3854 da UNITRODE [25] que foi
utilizado para controlar o conversor BOOST e obter fator de potncia unitrio. Tambm ser
apresentada a modulao por largura de pulso (PWM Senoidal), que foi aplicada ao controle do
conversor do inversor utilizando o CI UC3524 [23] para gerar o pulso base de controle dos
interruptores.

6
 Cap. 3 - Projeto e Estudo dos Circuitos de controle dos conversores implementados

3.4.1 - PRINCIPAIS TCNICAS ATIVAS PARA CORREO DO FATOR

DE POTNCIA

As principais tcnicas utilizadas para se obter operao dos conversores com alto fator
de potncia so apresentadas resumidamente a seguir:

3.4.1.1 - CONTROLE PELO PICO DE CORRENTE [28]

Este mtodo se baseia na monitorao do pico de corrente de um sinal operando com

freqncia fixa at atingir uma corrente de referncia.
Atravs de um sensor de corrente feita a amostragem da corrente de entrada, e quando
esta corrente atingir uma determinada corrente de referncia, obtida atravs de um divisor
resistivo, o interruptor bloqueado, enquanto que o fechamento do interruptor determinado pela
prpria freqncia de chaveamento.
A figura 3.7 representa a forma de onda do mtodo de controle pelo pico de corrente.

Figura 3.7 - Mtodo de controle pelo pico de corrente.

Onde:
Ient - corrente de entrada;
iref - corrente de referncia.

7
 Cap. 3 - Projeto e Estudo dos Circuitos de controle dos conversores implementados

O mtodo de controle pelo pico de corrente apresenta as seguintes caractersticas:

- Alto fator de potncia;

- Operao de modo contnuo;
- Freqncia de operao constante;
- Distoro da corrente prximo de zero;
- Esquema de controle complicado, sendo necessrio para a regulao de tenso de
sada, um sensor de corrente e multiplicador.

3.4.1.2 - MODULAO POR HISTERESE [28]

O princpio da modulao por histerese se baseia na monitorao da corrente dentro de

uma determinada faixa, denominada de faixa de histerese. A obteno da faixa de histerese
atravs da utilizao de circuitos divisores resistivos, fazendo a amostragem da tenso de entrada
senoidal.
A figura 3.8 representa o modelo de monitorao de corrente atravs da faixa de histerese.

Figura 3.8 - Controle da corrente por histerese.

Onde:

IL - corrente de entrada; Irs - histerese superior; Iri - histerese inferior.

8
 Cap. 3 - Projeto e Estudo dos Circuitos de controle dos conversores implementados

Utiliza-se sensores de corrente para se monitorar a corrente de entrada, sendo que estes
sensores podem ser, simplesmente, uma resistncia Rs ou um transformador de corrente mais a
retificao.
O princpio da tcnica de controle de corrente por histerese se baseia na comparao da
amostra de corrente obtida atravs do sensor de corrente pela faixa de histerese formada atravs
do divisor resistivo. O circuito de controle comanda a abertura do interruptor no momento em que
a corrente atinge a histerese superior e desabilita o interruptor quando a corrente atinge a
histerese inferior.
O mtodo de controle da corrente por histerese apresenta as seguintes caractersticas:
- Freqncia varivel;
- Alto fator de potncia;
- Operao em modo contnuo;
- Necessita de sensor de corrente e de multiplicador para a regulao de tenso de
sada, tornando complexo o esquema do circuito de controle.

3.4.1.3 - MODO DE CONTROLE PELA CORRENTE MDIA [29]

O princpio do mtodo de controle pela corrente mdia consiste na gerao de uma

corrente de referncia que monitorar a corrente de entrada, sendo que esta corrente de referncia
produzida por um multiplicador divisor.

Figura 3.9 - Monitorao da corrente pelo Mtodo de Controle da Corrente Mdia.

O controle da corrente pelo mtodo de controle da corrente mdia apresenta as seguintes

caractersticas:
- Alto fator de potncia;
- Freqncia de operao constante;
- Operao no modo contnuo;

9
 Cap. 3 - Projeto e Estudo dos Circuitos de controle dos conversores implementados

- Necessita de sensor de corrente, multiplicador e integrador, tornando complexo o

esquema do circuito de controle.

3.4.1.4 - MODULAO POR LARGURA DE PULSO (PWM) SENOIDAL [29]

Este tipo de tcnica de controle consiste em variar o tempo de bloqueio ou conduo do

interruptor senoidalmente. Obtm-se a abertura ou fechamento do interruptor pela comparao de
uma onda triangular ou dente de serra, com uma onda senoidal, fazendo com que a razo cclica
tenha uma variao senoidal. A figura 3.10, representa o comportamento deste tipo de modulao.

Figura 3.10 - Controle por Largura de Pulso.

Onde:

Vtri - onda triangular; Vent - tenso de entrada.

A modulao por largura de pulso senoidal apresenta as seguintes caractersticas:

- Modo de operao contnuo e descontnuo;

- Freqncia fixa;
- Fator de potncia razovel devido a distoro harmnica de corrente;

10
 Cap. 3 - Projeto e Estudo dos Circuitos de controle dos conversores implementados

- Fcil implementao.

3.4.1.5 A ESTRATGIA DE CONTROLE DE CORRENTE BANG-BANG [30]

Esta estratgia de controle utiliza-se algumas caractersticas das modulaes descritas nas
sees acima. Na modulao por histerese, a corrente monitorada dentro da faixa delimitada por
duas senides. Na estratgia Bang-Bang a corrente monitorada dentro da faixa delimitada
pela soma da senide e a onda dente de serra, como mostra a figura 3.11, com a vantagem de ter
freqncia de chaveamento constante.

Figura 3.11 - Controle de Corrente BANG-BANG.

Na modulao por largura de pulso (PWM) senoidal, a freqncia de chaveamento

fixa, porm, a corrente no tem a referncia senoidal para seguir e o resultado o fator de
potncia apenas razovel, devido a alta distoro harmnica. Na estratgia de controle
Bang-Bang, a corrente tem a referncia senoidal para seguir. O resultado da utilizao desta
estratgia alto fator de potncia e baixa distoro harmnica.
No controle pelo pico de corrente, a primeira estratgia apresentada, a corrente tem a
referncia a seguir. O interruptor bloqueado quando a corrente do conversor atinge a referncia
e entra em conduo com a freqncia de chaveamento, portanto, o chaveamento realizado por
duas comparaes distintas. Na estratgia de controle Bang-Bang, a corrente do conversor

11
 Cap. 3 - Projeto e Estudo dos Circuitos de controle dos conversores implementados

comparada com a onda dente de serra, desta comparao so gerados os pulsos com freqncia
fixa e largura de pulso varivel.

3.4.2- CIRCUITO DE CONTROLE DO PR-REGULADOR BOOST

Para obter-se fator de potncia unitrio na entrada utilizou-se o circuito integrado UC3854
da UNITRODE [25], desenvolvido para fazer correo do fator de potncia e que se utiliza do
mtodo de controle pela corrente mdia mostrado no item 3.4.1.3 deste captulo.

3.4.2.1- PRINCPIO DE FUNCIONAMENTO DO CI UC3854 [25]

O pr-regulador UC3854 da UNITRODE foi desenvolvido para reduzir a quantidade de

distores harmnicas na forma de onda da corrente da linha. Este circuito integrado monoltico
possui todos os artifcios de controle ativo necessrios para se obter fator de potncia
aproximadamente unitrio. Este dispositivo possibilita o projeto de um pr-regulador em
condies de operar sobre uma larga faixa de potncia da tenso de linha, sem necessidade de
levar em considerao a tenso e/ou freqncia da rede local.
O funcionamento do CI 3854 baseado na gerao de uma corrente de referncia que ir
monitorar a corrente de entrada [25].
A configurao bsica para o circuito de controle para qualquer conversor de potncia
mostrado na figura 3.12.

12
 Cap. 3 - Projeto e Estudo dos Circuitos de controle dos conversores implementados

Figura 3.12 - Configurao bsica do CI 3854 para qualquer conversor.

Observa-se na figura 3.12 que no UC3854 a corrente de referncia originada por um
multiplicador-divisor que apresenta trs laos de realimentao.

- Lao de Realimentao de Corrente (entrada A) - A corrente amostrada atravs do

sensor de corrente definindo a forma e a freqncia para ser comparada com corrente de
referncia.

- Lao Regulador de Tenso - Este lao tem como funo a regulao da tenso de sada.
Devido a variao da corrente de descarga, este lao de controle de tenso percebe a variao da
tenso no capacitor de carga e a mantm constante pela regulao da corrente da linha de acordo
com a mudana de carga exigida. A realimentao de tenso deve possuir uma largura de banda
estreita de modo a prevenir o ripple de tenso (em duas vezes a freqncia da linha)
proveniente da distoro da forma de onda de corrente, estes tipo de interferncia anular o
principal objetivo que minimizar o contedo de harmnico da corrente da linha.
- Lao de Realimentao da Tenso de Entrada (entrada C) - O sinal retificado da rede
atenuado e filtrado, atravs de um filtro passa baixa, gerando ao multiplicador-divisor um sinal

13
 Cap. 3 - Projeto e Estudo dos Circuitos de controle dos conversores implementados

de nvel CC proporcional ao valor eficaz da tenso de entrada. Este lao possibilita o ajuste da
amplitude da corrente de referncia conforme a tenso de entrada.
A tenso de sada permanece praticamente constante, mesmo que ocorra um aumento de
carga, a corrente de referncia cresce, ou se a tenso da rede cair, implicando em elevao da
amplitude da mesma.
O circuito integrado UC3854 apresenta as seguintes funes complementares:
- Regulador para tenso de referncia;
- Comparador para proteo;
- Habilitador compatvel com a lgica TTL;
- Soft-Start - Na topologia Boost esta funo s ocorre quando o capacitor de
armazenagem estiver carregado com a tenso de pico da rede.

3.4.2.2 - CI UC3854 APLICADO AO PR-REGULADOR BOOST

A indutncia L Boost do conversor BOOST pode ser calculada usando as regras de projetos
apresentadas em [25].
25.000
L
FS Pin (henries) (3.1)

Onde FS a freqncia PWM, e Pin a potncia de entrada.

O valor de indutncia determinado por (3.1) resultar em 20% de ripple de corrente
(pico a pico) do pico da forma de onda de corrente em plena carga e mnima tenso de linha.
O valor do capacitor de sada C 0 freqentemente calculado em termos de energia que
deve ser fornecida pelo capacitor durante a queda da rede. Se a tenso de sada cai de um valor V 0
para um valor no menor do que Vmin durante o perodo td, ento:

Po td 0,5 Co . Vo2 Vent

2
min (joules) (3.2)
Onde:
P0 - Potncia de sada;

V0 - Tenso de sada;

14
 Cap. 3 - Projeto e Estudo dos Circuitos de controle dos conversores implementados

Ventmin - Tenso de entrada mnima;

t d - Tempo em que o conversor no fornece energia para a carga.

Com um capacitor grande haver menor ripple de tenso (segunda harmnica) presente
na sada, fazendo-se isto facilmente se encontra o projeto para um alto fator de potncia com
baixa distoro. A corrente que o estgio Boost libera para o capacitor e a carga tem um valor
mdio igual a corrente CC I0 da carga, mais a componente alternada de freqncia fundamental
em 120 Hz. O valor de pico desta componente CA igual a I 0, desde que a corrente oscile de zero
(0) para 2I0. Como esta corrente flui atravs do capacitor somente, pode-se calcular a tenso de
ripple V0r para o capacitor C0 dado:
Po
Vor
2 120 Vo Co (volts de pico) (3.3)
Onde:
P0 - potncia de sada;
V0 - tenso CC de sada.
A figura 3.13 mostra o esquema do circuito interno do UC3854 aplicado ao conversor
BOOST.

Figura 3.13 - Esquema do CI 3854.

15
 Cap. 3 - Projeto e Estudo dos Circuitos de controle dos conversores implementados

Funes dos Pinos do Circuito Integrado UC3854

A descrio das vrias funes da pinagem incorporada no dispositivo ser apresentada

com base na figura 3.13.
Todos os valores dados so tpicos, a menos que indicados de outro modo. Tambm, os
smbolos dos componentes usados nesta seo correspondem aos da figura mencionada.

1) VCC (alimentao), Pino 15: A fonte de alimentao recomendada para o CI entre

18V e 30V. O dispositivo no se torna ativo at V CC atingir 16V (desde que a entrada habilitada
ENA seja alta). A corrente cai antes que o limiar de ligao seja atingido, no excedendo 2mA.
Na conduo esta corrente aumenta para 10mA (20mA no mximo) permanecendo
aproximadamente constante. Estes valores permitem o uso de uma simples fonte de alimentao.

2) ENA, Pino 10: Se a entrada ENABLE baixa, o UC3854 permanecer inativo mesmo
se VCC esteja acima de 16V. Esta entrada compatvel com TTL proporciona um chaveamento ideal
para o pr-regulador. Observe que a tenso de referncia desliga quando esta entrada baixa.
3) Rset, Pino 12: O valor de Rset determina o mximo da corrente da linha controlada por
PWM pelo estabelecimento da corrente de pico que o multiplicador pode fornecer. A corrente de
sada do multiplicador ser designada por Im.

3,75
I m max
Rset (Ampres) (3.4)

O sinal negativo indica que a corrente flui para fora do pino 5. Se o resistor R 2 colocado
entre o pino 5 e o resistor sensor de corrente RS, o pico de corrente na linha ser limitada por:

3,75.R1
I i max
Rset .Rs (ampres) (3.5)

4) Ct, Pino 14: O capacitor Ct juntamente com o resistor Rset, determinam a freqncia
PWM.
1,25
fs
Ct .R set (Hz) (3.6)

16
 Cap. 3 - Projeto e Estudo dos Circuitos de controle dos conversores implementados

A forma de onda dente-de-serra gerada pelo oscilador tem uma rampa positiva linear, com
uma amplitude de 5,5 Vp-p. A freqncia mxima usada no excede 200kHz.

5) REF, Pino 9: O CI habilitado libera uma tenso precisa de 7,5 volts no pino 9, com
capacidade de 10mA com regulao excelente, e corrente limitada de 30mA.

6) GT DRV, Pino 16: Esta sada pode alimentar o gate de um MOSFET de potncia,
com pico de corrente instantnea de 1A, permitindo tempo de chaveamento menor que 100ns. O
pico de tenso de sada limitado internamente em 16V. O pico de corrente limitado por um
resistor de 20, que recomendado em srie com o gate do MOSFET. tambm especificada
uma razo cclica mxima de 97%.

O ganho Gb do estgio Boost a mudana incremental na corrente da linha que resulta de

uma mudana incremental na razo cclica. Desde que a corrente de entrada seja igual a 100 kHz
para a corrente mdia do indutor no modo contnuo, e desde que o efeito da cclica no
aparecimento da tenso sobre o indutor diretamente proporcional a tenso de sada V0, isto

V
Gb o
SL (ampres) (3.7)

Onde S (j2fS) a freqncia PWM.

A razo cclica de sada varia sobre sua faixa total enquanto que a corrente amplificada de
sada muda para 5,5V, que a tenso dente-de-serra pico-a-pico. isto requer que pode-se incluir o
ganho do controle PWM interno como parte do ganho do estgio de potncia G b. Para fazer isto,
pode-se combinar a equao (3.7) com o ganho PWM do CI e obtem-se:

Vo
GPWM
5,5SL (siemens) (3.8)
ou:
R V
GPWM S o
5,5SL (3.9)

17
 Cap. 3 - Projeto e Estudo dos Circuitos de controle dos conversores implementados

A equao (3.9) fornece o ganho total do estgio de potncia PWM/Boost em termos da

baixa tenso do sinal atravs do resistor Rs, sensor de corrente, dividido pela baixa tenso de
sinal na corrente de sada amplificada. Pino 3.

Figura 3.14 - Circuito Sensor de Corrente (a). Diagrama de Mdulo e Fase (b).
7) I SENSE (Sensor de Corrente), Pino 3,4 e 5: A tenso atravs do resistor sensor de
corrente Rs amplificada nos pinos 4 e 5, os terminais de entrada do amplificador de corrente,
com dois resistores iguais R2 e R3. Para o sensor de corrente mdia, os componentes de
realimentao requeridos entre os pinos 3 e 5 so mostrados na figura 3.14a. A resposta deste
amplificador tambm mostrada na figura 3.15a, com os pontos crticos marcados. Observa-se
que a resposta em fase desvia de 900 nas vizinhanas do zero, atingindo um valor de somente 350,
quando os dois pontos de quebra so separados por um fator de 10. Isto importante quando
houver a combinao deste amplificador com o estgio de potncia em um lao fechado, isto
porque o conversor Boost introduz um atraso de fase adicional de 900 graus.

P 10.Z (3.10)
A figura 3.14b, mostra o polo (P) e o zero (Z) da resposta em freqncia os quais so
dados por:

1
Z rad / s
R6.C 2 (3.11)
1
P rad / s
R 6.C (3.12)
Onde:

18
 Cap. 3 - Projeto e Estudo dos Circuitos de controle dos conversores implementados

C 2.C 4
C
C2 C4 (3.13)

8) MULTIPLICADOR e QUADRADOR, Pinos 5,6,7 e 8: Nestes blocos calcula-se a

quantidade Im:

K m Va 1 I ac
Im
2
Vrms (ampres) (3.14)
Onde:
- Im acorrente de sada do multiplicador intrnseco (IMULTOUT);
- Km a constante de multiplicao;
- Va a tenso de sada do amplificador;
- Iac a corrente dentro do Pino 6;
- Vrms a tenso no Pino 8.
A tenso VAOUT controla diretamente a potncia. A faixa de controle de 1V (potncia
zero) at 5,6V (potncia de pico). Escolhendo-se um valor 5V de modo a corresponder ao
mximo de potncia exigida em um dado projeto, ter-se- uma margem suficiente acima daquele
valor antes que ocorra a limitao, Pode-se, ento selecionar valores para Vac e Vrms tais que na
baixa tenso da linha e carga total a tenso Va ser 5V.

A constante multiplicadora K m , aproximadamente igual a -1, o sinal negativo indicando

que a corrente Im flui para a sada do Pino 5. A tenso Vm que aparece no Pino 5 depende do
valor de R1.

9) Iac, Pino 6: Esta corrente fornece para o UC3854 uma amostra da forma de onda
retificada, necessria para formar a corrente de linha. A sada do retificador de potncia
fornece esta pequena corrente atravs de um resistor de alto valor R8, devido a
existncia de um potencial de 6V presente no pino 6. E o sinal de onda completa

retificada oscila todo o caminho para zero (0V), um resistor de compensao, R10 ,
necessrio do pino 6 para o pino 9, o REF de sada.

R10 0,25 R8 ohms (3.15)

19
 Cap. 3 - Projeto e Estudo dos Circuitos de controle dos conversores implementados

I ac dever estar na faixa de 0 a 1mA. entretanto, para tenses de linha que pode ser to
alta quanto 275Vrms, R8 dever ser de 500k ou maior.

10) VRMS, Pino 8: Idealmente, esta dever ser uma tenso CC proporcional ao valor rms
da tenso de linha. visto que a forma de onda da linha no muda significativamente, o valor
mdio ficar, igualmente satisfatrio, e um bom circuito para este objetivo mostrado na Fig.4.8.
Este filtro de duplo-polo d uma excelente atenuao das vrias harmnicas presentes, sem
introduzir atraso excessivo na sada CC. Isto resulta em baixa distoro de sada e uma boa
resposta em freqncia. A tenso aplicada no Pino 8 ser mantida na faixa de 1V a 5V. Os valores
dados no circuito satisfaz estas exigncias para uma faixa de entrada de 75Vrms a 275Vrms.
A figura 3.15 mostra o circuito de determinao da tenso CC.

Figura 3.15 - Circuito para a obteno da tenso CC no pino 8.

A resposta em freqncia para o circuito da figura 3.15 mostrada na figura 3.16.

Figura 3.16 - Resposta em freqncia do circuito para a obteno da tenso CC.

11) VSENSE (Sensor de Tenso), Pino 7 e 11: Exceto durante o incio suave, a entrada
no inversora da tenso de erro do amplificador polarizada internamente em 7,5V. A corrente de
polarizao de entrada de 50nA, esta possibilita o uso de resistores de alto valor exigido na rede

20
 Cap. 3 - Projeto e Estudo dos Circuitos de controle dos conversores implementados

de polarizao, uma caracterstica valiosa em vista da alta tenso envolvida. A figura 3.17 mostra
o amplificador operacional intrnseco do UC3854 que faz a regulao da tenso de sada (pino 7).

Figura 3.17 - Circuito Intrnseco do UC3854 de Regulao de Tenso de Sada.

A sada do amplificador operacional vai para o multiplicador intrnseco do UC3854. A

tenso desta sada varia de 1 Volt para valores mnimos de carga at 5,6 Volt para valores
mximos. Os valores de C3 e R4 so determinados por:
1
R 4.C 3
2 .120.G120 (3.12)
Onde:
0,1
G120
,
vor (3.13)

A ondulao
v or da tenso na sada do amplificador operacional dada por:
, v or .7,5
v or
Vo (3.14)

Onde
v or a ondulao da tenso de sada do conversor, dada por:
I omed
vor
2 .120.Co (3.15)

Onde: - I omed a corrente mdia de sada do conversor (Ampre);

- C0 o capacitor de sada do conversor (Farads).

A freqncia de corte para o circuito da figura 3.17 dada por:

1 Po .Vref
fC
2 Vo2 .Va .Co.R 4.C3
(3.16)
Onde:

21
 Cap. 3 - Projeto e Estudo dos Circuitos de controle dos conversores implementados

PO - Potncia de sada do conversor (Watts);

Vref
- Tenso de referncia para o controle (Volts);
Va - Faixa de variao da tenso de sada do amplificador operacional (Volts).

A resistncia R5 garante a estabilidade e dada por:

1
R5
2 . f C .C 3 (3.17)
12) PK LIM, Pino 2: Este comparador tem uma entrada limiar em zero volt (0). Se a
entrada (Pino 2) est conduzindo abaixo do terra, o comparador pra instantaneamente a ao
PWM, com o PWM conduzindo (Pino 16) mantendo-se em nvel baixo.
1
e R5 (1,6K e 10K, respectivamente), mostrados no esquema
R5
Os componentes 2 . fC .C3

completo da Fig.10, proporcionam uma limitao de pico em torno de 4,8A. O capacitor C 3

pode ser adicionado para filtrar rudos. Os valores de R4 e R5 so dados por:
7,5.R3
I PKLIM
R 7.Rs (3.18)

13) SS (Soft Start), Pino 13: J foi mencionado que em um circuito utilizando uma
topologia BOOST, a tenso de sada no pode ser menor que a tenso de pico da linha. Em tal
sistema, a caracterstica de inicio suave pode somente ser efetiva em uma faixa de tenso de sada
acima daquele valor, principalmente, em aplicaes com os conversores Buck e Flyback que a
caracterstica SS torna-se totalmente operacional.

3.4.2.3 - Circuito de Gerao dos pulsos para Conversor BOOST

O circuito para gerao dos pulsos para o pr-regulador BOOST utilizando o UC3854
mostrado na figura 3.18.

22
 Cap. 3 - Projeto e Estudo dos Circuitos de controle dos conversores implementados

Figura 3.18 - Circuito de controle do conversor BOOST com o UC3854.

3.4.3- CIRCUITO DE CONTROLE DO INVERSOR

Para o circuito do inversor utilizou-se uma modulao a dois nveis por ser a mais simples
de se implementar, obtendo tenso e corrente senoidal na sada, sem distores durante a
passagem por zero. Para modular corrente senoidal no indutor de sada foi utilizada a tcnica de
chaveamento PWM senoidal descrita neste captulo. A figura 3.19 mostra o circuito de controle
implementado.

3.4.3.1 - IMPLEMENTAO DA LGICA DE COMANDO

Para gerar o sinal PWM senoidal utilizou-se o CI 3524. Foi colhida uma amostra da
tenso da rede para ser o sinal de referncia senoidal. A esta senide foi somado um nvel CC, de
modo que ela fique dentro da triangular gerada no pino 7 do CI 3524.
Utilizou-se o comparador do 3524 como um Buffer, j que internamente sua sada
ligada ao pino 9. A tenso do pino 9 (sinal de referncia deslocado de um nvel CC) comparada
com a triangular do pino 7, e ento gera o pulso PWM senoidal representado pelo sinal 1.

23
 Cap. 3 - Projeto e Estudo dos Circuitos de controle dos conversores implementados

O sinal 2 o sinal 1 tratado por um Buffer, e 3 seu complementar. Para criar o tempo
morto entre S1, S4 e S2, S3 utilizou-se monoestvel 4528 [24], gatilhado na descida, gerando
assim os pulsos 4 e 5. Os pulsos 2 e 4, e 3 e 5 so somados pelo CI 4071, que possui quatro
portas OU de duas entradas, gerando os pulsos 6 e 7. Estes pulsos so invertidos pelo CI 4049,
gerando os pulsos 8 e 9 que possuem um tempo morto entre ambos determinado pela rede RC do
monoestvel 4528. Os pulsos 8 e 9 so aplicados aos interruptores S4 e S3 respectivamente, e
tambm passam por estgios de isolao utilizando o opto acoplador HP2601, como mostrado na
figura 3.20, para serem aplicados a S1 e S2.

Figura 3.19 Circuito lgico para o Inversor

Figura 3.20 Estgio de isolao.

Figura 3.21 mostra o diagrama dos pulsos obtidos em cada estgio do circuito lgico
mostrado na figura 3.21.

24
 Cap. 3 - Projeto e Estudo dos Circuitos de controle dos conversores implementados

Figura 3.21 Diagrama de pulsos.

3.5- CIRCUITO DE CONTROLE DO REGULADOR SRIE COM CAPACITOR

O diagrama de blocos do circuito de controle para o regulador com capacitor srie

mostrado na figura 3.22, e a lgica de controle na figura 3.23. A lgica utiliza a tcnica Bang-
Bang para modular uma tenso senoidal sobre o capacitor C. Os estgios de isolao so os
mesmos utilizados para isolar os pulsos dos interruptores auxiliares do regulador com
transformador srie, figura 3.24.

3.5.1 - LGICA DE COMANDO

Figura 3.22 mostra o circuito de controle implementado na simulao deste regulador. O

software utilizado foi o Microsim 7.1. Como foi visto anteriormente, a tcnica de modulao
Bang-Bang utiliza um sinal dente de serra de alta freqncia somado a um sinal de
referncia. O sinal a ser modulado comparado com esta soma, resultando nos sinais de pulsos
que providenciaro esta modulao.
Utilizou-se o CI 1524 para gerar o sinal dente de serra, e o capacitor C2, em srie, para
eliminar o nvel CC. Foi colhida uma amostra do sinal de alimentao Vsen, atravs de um
divisor resistivo. Estes dois sinais so enviados para um somador, obtendo assim o sinal lgico 1
mostrado na figura 3.23. Foi colhida uma amostra da tenso do capacitor srie C. Esta amostra
comparada com o sinal 1, obtendo assim os sinais 2 e 3 que so os pulsos para os interruptores
S1, S2 e S3, S4 respectivamente. Estes pulsos passam por um estgio de isolao utilizando o CI
HP2601 e so aplicados nos interruptores.

25
 Cap. 3 - Projeto e Estudo dos Circuitos de controle dos conversores implementados

Figura 3.22 Diagrama de Blocos do controle para o regulador srie com capacitor.

Figura 3.23 Circuito lgico para o regulador srie com capacitor.

26
 Cap. 3 - Projeto e Estudo dos Circuitos de controle dos conversores implementados

Figura 3.24 Estgio de isolao.

3.6 - CONCLUSO

Neste captulo mostrou-se os circuitos de controle dos reguladores CA/CA srie e

convencional. Fez-se um estudo sobre os CIs base para estes controles, o CI 3524, que foi
implementado para gerar pulsos PWM para o regulador srie com transformador, e pulsos PWM
senoidal para o circuito inversor; e o CI UC3854 que foi implementado para gerar os pulsos para
o conversor Boost atuando como pr-regulador e na correo do fator de potncia do regulador
convencional. Mostrou-se que este CI possui inmeras vantagens, como por exemplo, facilidade
e simplicidade de implementao, reduzido nmero de componentes eletrnicos empregados em
seu circuito.
Apresentou-se as principais tcnicas ativas de correo de fator de potncia, bem como
suas principais caractersticas.
Para o regulador com capacitor srie mostrou-se, em diagrama de blocos, a filosofia de
controle, e o circuito de controle, propriamente dito, utilizado na simulao.

27