000736236.pdf

UNIVERSIDADE FEDERAL DO RIO GRANDE DO SUL
ESCOLA DE ENGENHARIA
DEPARTAMENTO DE ENGENHARIA ELTRICA
ANDR DE BASTIANI LANGE
PROJETO DE DIPLOMAO
CORREO DO FATOR DE POTNCIA EM FONTES

CHAVEADAS COM MICROCONTROLADOR
Porto Alegre
2009

Projeto de Diplomao apresentado ao Departamento

de Engenharia Eltrica da Universidade Federal do Rio
Grande do Sul, como parte dos requisitos para
Graduao em Engenharia Eltrica.
ORIENTADOR: Prof. Dr. Yeddo Braga Blauth
Porto Alegre
2009
ANDR DE BASTIANI LANGE

Este projeto foi julgado adequado para fazer jus aos

crditos da Disciplina de Projeto de Diplomao, do
Departamento de Engenharia Eltrica e aprovado em
sua forma final pelo Orientador e pela Banca
Examinadora.
Orientador: ____________________________________
Prof. Dr. Yeddo Braga Blauth, UFRGS
Doutor pela Universidade Federal de Santa Catarina
Florianpolis, Brasil
Banca Examinadora:
Prof. MSc. Alceu Heinke Frigeri, UFRGS

Mestre pela Universidade Federal do Rio Grande do Sul Porto Alegre, Brasil
Prof. Dr. Eric Ericson Fabris, UFRGS

Doutor pela Universidade Federal do Rio Grande do Sul Porto Alegre, Brasil
Prof. Dr. Yeddo Braga Blauth, UFRGS

Doutor pela Universidade Federal de Santa Catarina Florianpolis, Brasil
Porto Alegre, dezembro de 2009.

DEDICATRIA
Dedico este trabalho aos meus pais e avs, em especial pelo apoio e pela dedicao em
todos os momentos.
AGRADECIMENTOS
Ao professor Yeddo Braga Blauth, pela orientao prestada para a realizao deste
trabalho.
Aos meus pais Nilson Lange e Sylvia Maria de Bastiani Lange, por todo apoio e
incentivo proporcionados.
minha irm Mariana Lange, pela reviso do texto.
Aos colegas do Laboratrio de Energia Solar da UFRGS e da Falker Automao
Agrcola, pelas oportunidades concedidas de aplicar os conhecimentos adquiridos durante o
curso.
Ao colega Matias De Angelis Korb e sua famlia, pelo companheirismo e apoio nesta
jornada.
RESUMO
O presente trabalho aborda a anlise, o projeto, a implementao e os ensaios de um

retificador com correo ativa do fator de potncia, o qual permite alimentar cargas CC a
partir de uma fonte senoidal, injetando baixo contedo harmnico na corrente de alimentao
e operando com fator de potncia unitrio. Sero desenvolvidos os circuitos de potncia e o
software para o controle e a modulao do conversor boost utilizado para o propsito citado.
Os resultados obtidos demonstram que as abordagens matemticas que caracterizam o
funcionamento do boost em conduo descontnua so suficientemente precisas para que o
controle em malha aberta da corrente de alimentao funcione adequadamente, resultando em
um fator de potncia muito prximo da unidade.
Palavras-chaves: Engenharia Eltrica; Eletrnica de Potncia; Sistemas de Controle;
Correo Ativa do Fator de Potncia; Boost PFC.

ABSTRACT
This research aims to present the analysis, design, implementation and testing of a rectifier
with active power factor correction, which powers DC loads from sinusoidal sources while
injecting low harmonic content into the supply current and operating with unity power factor.
It shows the development of the power circuits and the software for control and modulation of
the boost converter used for the previously described purpose. The results showed that the
mathematical approaches which characterize the boost operation in discontinuous conduction
are sufficiently precise to allow the open-loop control strategy of the supply current to work
as expected, resulting in near unity power factor.
Keywords: Electrical Engineering; Power Electronics; Control Systems; Active Power
Factor Correction; Boost PFC.

SUMRIO
1 INTRODUO ................................................................................................................... 12
2 OBJETIVOS ........................................................................................................................ 15
3 TCNICAS DE CORREO DO FATOR DE POTNCIA ......................................... 16
3.1 Correo passiva ............................................................................................................... 16
3.2 Correo ativa ................................................................................................................... 17
4. O CONVERSOR BOOST COMO PR-REGULADOR ................................................ 19
4.1 Introduo ......................................................................................................................... 19
4.3 Modulao com tON fixo e conduo descontnua .......................................................... 22

4.2 Anlise da operao do boost em conduo descontnua .............................................. 21
4.4 Modulao com tON varivel ............................................................................................ 23

5. DESCRIO DO PROJETO DE HARDWARE ........................................................... 26
5.1 Especificaes .................................................................................................................... 26
5.2 Viso geral do circuito...................................................................................................... 27
5.3 Transformador de entrada .............................................................................................. 28
5.4 Ponte retificadora e filtro de entrada ............................................................................. 28
5.5 Conversor boost ................................................................................................................ 30
5.5.1 Projeto do indutor ......................................................................................................... 31
5.5.2 Projeto do filtro capacitivo de sada ............................................................................ 32
5.6 Acionamento do transistor MOSFET ............................................................................. 34
5.7 Circuitos condicionadores de sinal.................................................................................. 35
5.7.1 Circuito para medio da tenso de entrada .............................................................. 36
5.7.2 Circuito para medio da tenso de sada ................................................................... 37
5.8 Alimentao dos sub-circuitos ......................................................................................... 38
5.9 Microcontrolador.............................................................................................................. 39
6 CONTROLE DA TENSO DE SADA ............................................................................ 43
6.1 Modelagem do sensor ....................................................................................................... 43
6.2 Modelagem do processo ................................................................................................... 44
6.3 Modelagem do atuador .................................................................................................... 44
6.4 Projeto do controlador ..................................................................................................... 45
7 DESCRIO DO SOFTWARE ........................................................................................ 49
7.2 Amostragem de Vin e Vout .................................................................................................. 50

7.1 Viso geral ......................................................................................................................... 49
7.3 Deteco de sobretenso na sada ................................................................................... 51

7.4 Filtragem do ripple da tenso de sada ........................................................................... 52
7.5 Implementao digital do controlador PI ...................................................................... 52
7.6 Clculo do tempo de carga............................................................................................... 55
8 RESULTADOS OBTIDOS ................................................................................................. 58
8.1 Instrumentos utilizados .................................................................................................... 58
8.3 Medio do ripple de Vo .................................................................................................... 59

8.2 Medio do fator de potncia .......................................................................................... 58
8.4 Regulao de Vo................................................................................................................. 60

8.4.1 Resposta perturbao ................................................................................................. 60
8.5 Modulao de tON .............................................................................................................. 64

8.4.2 Transitrio de partida ................................................................................................... 62
9 CONCLUSES.................................................................................................................... 67
10. REFERNCIAS ............................................................................................................... 68
LISTA DE ILUSTRAES
Fig. 1.1: Circuito de simulao do retificador de entrada tipicamente encontrado em fontes

chaveadas. ......................................................................................................................... 12
Fig. 1.2: Resultados de simulao referentes ao circuito da Fig. 1.1. ...................................... 13
Fig. 3.1: Circuito retificador com correo passiva do fator de potncia. ................................ 16
Fig. 3.2: Simulao de um retificador com correo passiva do fator de potncia. ................. 17
Fig. 3.3: Retificador com PFC ativo empregando um conversor boost entre a ponte
retificadora e o filtro capacitivo. ...................................................................................... 18
Fig. 4.1: Circuito de simulao de um conversor boost alimentado com tenso constante. .... 19
(a) 20
Fig. 4.2: Simulao do conversor boost da Fig. 4.1.. ............................................................... 20
Fig. 4.4: Simulao do circuito de PFC da Fig. 4.3 com um conversor boost operando com tON
Fig. 4.3: Circuito de simulao de um retificador com PFC ativo. .......................................... 22
Fig. 4.5: Simulao do circuito de PFC da Fig. 4.3 operando com tON calculado pela Equao
constante. .......................................................................................................................... 23
(4.10). ............................................................................................................................... 25
Fig. 5.1: Diagrama do circuito completo do retificador com PFC ativo. ................................. 27
Fig. 5.2: Ponte retificadora e filtro de entrada. ......................................................................... 29
Fig. 5.3: Circuito equivalente para projeto do filtro de entrada. .............................................. 30
Fig. 5.4: Circuito do conversor boost utilizado entre a ponte retificadora e a carga. ............... 31
Fig. 5.5: Circuito para amplificao do sinal PWM e acionamento do MOSFET. .................. 35
Fig. 5.6: Circuito para medio da tenso de entrada............................................................... 36
Fig. 5.7: Circuito para medio da tenso de sada. ................................................................. 37
Fig. 5.8: Reguladores de tenso. ............................................................................................... 38
Fig. 5.9: Gerador de tenso de referncia. ................................................................................ 39
Fig. 5.10: Microcontrolador PIC18F2431. ............................................................................... 40
Fig. 5.11: Ligao do microcontrolador no circuito. ................................................................ 41
Fig. 6.1: Diagrama de blocos mostrando os elementos de um sistema de controle em malha
fechada. ............................................................................................................................. 43
Fig. 6.2: Diagrama de blocos do sistema de controle da tenso de sada. ................................ 46
Fig. 7.1: Fluxograma geral do programa. ................................................................................. 49
Fig. 7.3: Fluxograma da rotina que detecta sobretenso em Vo................................................ 51

Fig. 7.2: Fluxograma da rotina de amostragem das tenses de entrada e sada do conversor.. 50
Fig. 7.4: Fluxograma da rotina de implementao do controlador PI. ..................................... 54

Fig. 7.5: Fluxograma da rotina que recalcula o ciclo de trabalho do PWM. ............................ 56
Fig. 8.1: Ensaio para medio do fator de potncia.................................................................. 58
Fig. 8.2: Medio do ripple da tenso de sada. ....................................................................... 60
Fig. 8.3: Ensaio da resposta perturbao de corrente na sada, com aumento da carga. ....... 61
Fig. 8.4: Ensaio da resposta perturbao de corrente na sada, com diminuio da carga. ... 62
Fig. 8.5: Comportamento da tenso de sada durante a partida do circuito com carga nominal.
.......................................................................................................................................... 63
Fig. 8.6: Comportamento da tenso de sada durante a partida do circuito com 50% de carga.
Fig. 8.7: Ensaio com as formas de onda da tenso de entrada Vi do boost e do sinal Vin
.......................................................................................................................................... 64
Fig. 8.8: Ensaio mostrando Vin, a corrente instantnea em L2 e Vpwm.. ................................... 66

condicionado para amostragem. ....................................................................................... 64
LISTA DE TABELAS
Tabela 2: Valores de Kp e Ki para simulao do sistema de controle da tenso de sada. ........ 47

Tabela 1: Especificaes do projeto. ........................................................................................ 27
LISTA DE ABREVIATURAS
A/D: Analog to Digital
CA: Corrente Alternada
CC: Corrente Contnua
CPU: Central Processing Unit
DSP: Digital Signal Processor
FIFO: First In, First Out
FLL: Frequency Locked Loop
I/O: Input/Output
LEPACE: Laboratrio de Eletrnica de Potncia e Acionamento Eltrico
MIPS: Millions of Instructions per Second
MOSFET: Metal Oxide Semiconductor Field Effect Transistor
PFC: Power factor correction
PI: Proporcional-Integral
PWM: Pulse Width Modulation
RAM: Random Access Memory
RISC: Reduced Instruction Set Computer
USB: Universal Serial Bus
UFRGS: Universidade Federal do Rio Grande do Sul

12
1 INTRODUO
Equipamentos eletrnicos conectados rede pblica de distribuio de energia eltrica
costumam drenar correntes com elevado contedo harmnico e, conseqentemente, com
baixo fator de potncia. Os efeitos indesejveis deste comportamento incluem o aquecimento
da fiao de transformadores, de motores e de geradores. Com o passar dos anos, novos
regulamentos tm surgido visando otimizar o uso dos sistemas de distribuio de eletricidade,
despertando o interesse por solues para correo do fator de potncia em equipamentos
eletrnicos que utilizam fontes chaveadas. A reduo de gastos com condutores e a reduo
das perdas na transmisso e na distribuio da energia eltrica so outros fatores que
justificam a preferncia pela utilizao de conversores CA-CC que apresentem um fator de
potncia prximo ao unitrio.
O circuito retificador de entrada tipicamente utilizado em fontes chaveadas consiste
em uma ponte de diodos e um filtro capacitivo (Fig. 1.1). Na entrada do retificador esto
representadas as componentes resistiva e indutiva da impedncia da rede eltrica.
Vo
Rrede Lrede
1 0.2m
+
Vrede ICA VCA Cfilt Rcarga
- 220u 200
Fig. 1.1: Circuito de simulao do retificador de entrada tipicamente encontrado em fontes chaveadas.
13
Os resultados de uma simulao realizada com este circuito no software Micro-Cap 8
so mostrados na Fig. 1.2. Pode-se observar que a corrente de entrada ICA(t) apresenta uma
forma de onda muito diferente da ideal (senoidal), ocasionando o problema do baixo fator de
potncia.
retcap.ckt
200.000
Vo(t)
100.000
0.000 VCA(t)
-100.000
-200.000
16.700m 30.020m 43.340m 56.660m 69.980m 83.300m t
V(3,0) (V) V(4,5) (V)
T (Secs)
10.000
5.000
0.000 ICA(t)
-5.000
-10.000
16.700m 30.020m 43.340m 56.660m 69.980m 83.300m t
(-I(V1)) (A)
T (Secs)
Fig. 1.2: Resultados de simulao referentes ao circuito da Fig. 1.1.
importante ressaltar que a utilizao de capacitores para correo do fator de
potncia no eficaz em cargas no lineares como a do circuito da Fig. 1.1. Apesar de esta
soluo atuar na componente fundamental do espectro da corrente, sendo capaz de reduzir o
defasamento entre a tenso e a corrente em cargas indutivas, a distoro harmnica gerada por
cargas eletrnicas como fontes chaveadas demanda o uso de estratgias especiais para
correo do fator de potncia.
Nas recentes dcadas, mtodos de controle digital baseados em
microcroprocessadores e DSPs (Digital Signal Processors) ganharam espao nesta rea e em
diversas outras aplicaes do ramo da eletrnica de potncia, se mostrando capazes de
cumprir funes de controle e de monitorao que, de outra forma, exigiriam circuitos

14
analgicos complexos. As vantagens tcnicas associadas ao uso de processamento digital nas
aplicaes de converso de energia motivaram este trabalho, como uma forma de demonstrar
a possvel integrao entre a eletrnica digital e a eletrnica de potncia.
No captulo 2 so apresentados os objetivos especficos do trabalho. No captulo 3 so
mostradas as diferenas entre tcnicas de correo passivas e ativas. No captulo 4 feito um
estudo sobre o funcionamento do conversor boost e sua aplicao na correo ativa do fator
de potncia de retificadores.
O captulo 5 apresenta o projeto de hardware do prottipo, onde sero descritas as
funes de cada parte do circuito. A modelagem do sistema de controle utilizado para regular
a tenso de sada apresentada no captulo 6. No captulo 7 dada a descrio do
funcionamento do software programado para o microcontrolador. Os resultados obtidos
atravs de ensaios so mostrados no captulo 8, e as concluses finais do trabalho so
apresentadas no captulo 9.
15
2 OBJETIVOS
Este trabalho tem por objetivo desenvolver um prottipo de circuito retificador com as
seguintes caractersticas:
1. Corrente de alimentao senoidal, em fase com a tenso de alimentao,
representando, portanto, uma carga com fator de potncia unitrio;
2. Tenso de sada estabilizada.
Para tal fim, como sugerido na literatura [1], ser utilizado um conversor CC-CC boost
(elevador de tenso).
Ao longo deste trabalho, sero detalhadas as etapas de desenvolvimento do projeto de
hardware e de software, bem como os mtodos empregados e a anlise dos resultados obtidos
em testes de bancada.
16
3 TCNICAS DE CORREO DO FATOR DE POTNCIA
3.1 Correo passiva
A ligao do indutor L1=200mH na entrada da ponte de diodos (Fig. 3.1) uma das
possveis tcnicas para diminuir o contedo harmnico da corrente de alimentao ICA e tentar
aumentar o fator de potncia dos retificadores usados em fontes chaveadas.
Vo
Rrede Lrede L1
1 0.2m 200m
+ Rcarga
Vrede ICA VCA Cfilt
220u 200
-
Fig. 3.1: Circuito retificador com correo passiva do fator de potncia.
Uma simulao do circuito da Fig. 3.1 apresentada na Fig. 3.2. Sabe-se da literatura
que este tipo de tcnica apresenta uma srie de desvantagens [1]:
Necessita de um indutor caro e pesado se comparado aos demais componentes
presentes no equipamento;
Apesar de reduzir o contedo harmnico da corrente de alimentao, causa uma
defasagem entre esta corrente e a tenso da rede. Conseqentemente, o fator de
potncia no fica prximo da unidade;
A tenso de sada reduzida em comparao com a sada de um retificador de onda
completa comum;
17
No fornece tenso de sada regulada, isto , variaes de tenso na rede e alteraes
na carga provocam variaes considerveis no nvel de tenso do barramento CC.

pfc_passivo.CIR
200.000
100.000 Vo(t)
0.000 VCA(t)
-100.000
-200.000
50.000m 60.000m 70.000m 80.000m 90.000m 100.000m t
v(Va,Vb) (V) v(Vo) (V)
T (Secs)
2.000
1.000
0.000
ICA(t)
-1.000
-2.000
50.000m 60.000m 70.000m 80.000m 90.000m 100.000m t
-i(Vac) (A)
T (Secs)
Fig. 3.2: Simulao de um retificador com correo passiva do fator de potncia.
A corrente de alimentao ICA(t) obtida na simulao da Fig. 3.2 confirma a
defasagem e a reduo da tenso de sada citadas anteriormente.
3.2 Correo ativa
Um circuito de correo ativa do fator de potncia (PFC ativo) capaz de manter tanto
o fator de deslocamento quanto o fator de potncia do retificador prximos da unidade. Alm
disso, ainda contempla a funo de fornecer tenso regulada. Por estes motivos, os circuitos
para correo ativa do fator de potncia so tambm conhecidos como pr-reguladores. [2].
Entre as diversas topologias de circuitos pr-reguladores existentes, a mais popular
consiste na ligao de um conversor CC-CC do tipo boost (elevador de tenso) entre a ponte
retificadora e o filtro capacitivo [1] (Fig. 3.3). Pode-se tambm citar a utilizao de
conversores buck, SEPIC e flyback como alternativas que no sero abordadas neste trabalho.
18
Vi Vo
Conversor
boost
+ Cfilt Rcarga
VCA
-
Fig. 3.3: Retificador com PFC ativo empregando um conversor boost

entre a ponte retificadora e o filtro capacitivo.
A funo do conversor boost no circuito da Fig. 3.3 elevar o nvel da tenso Vi na
sada da ponte retificadora, evitando que os diodos bloqueiem a corrente de alimentao
quando seu valor instantneo for menor que a tenso presente nos terminais do capacitor de
sada.
19
4. O CONVERSOR BOOST COMO PR-REGULADOR
4.1 Introduo
A Fig. 4.1 apresenta o circuito de um conversor boost alimentado por uma tenso de
entrada constante Vi.=V1=20V.
Vi Vo
IL L1 D1
100u Rcarga
V1 C1
20 VG 200
Q1 220u
Fig. 4.1: Circuito de simulao de um conversor boost alimentado com tenso constante.
No circuito da Fig. 4.1, o transistor Q1 mantido em conduo durante um tempo de
carga tON, transferindo energia da fonte V1 para o indutor. Ao ser interrompida a conduo de
corrente em Q1, a energia previamente armazenada no indutor se transfere para o capacitor de
sada atravs do diodo D1, descarregando o indutor. Conforme ilustrado na simulao da Fig.
4.2(a), essa descarga pode ocorrer durante um tempo tx e se completar antes do incio de um
novo ciclo de chaveamento, caracterizando assim uma operao em conduo descontnua.
Por outro lado, se o transistor acionado novamente antes da descarga completa do indutor,
tem-se uma operao em conduo contnua [3] (Fig. 4.2(b)).

20
boost_cd.CIR
4.000
3.000
2.000
1.000 IL(t)
0,2.VG(t)
0.000
tON tx tOFF
-1.000
0.000u 40.000u 80.000u 120.000u 160.000u 200.000u t
i(L1) (A) 0.2*v(Vg)
T (Secs)
(a)
boost_cc.CIR
6.000
4.000
2.000
IL(t)
0.000 0,2.VG(t)
tON tOFF
-2.000
100.000u 120.000u 160.000u 200.000u 240.000u 280.000u 300.000u t
i(L1) (A) 0.2*v(Vg)
T (Secs)
(b)
Fig. 4.2: Simulao do conversor boost da Fig. 4.1.

(a) Conduo descontnua. (b) Conduo contnua.
O ciclo pode se repetir com perodo de chaveamento T constante ou no, conforme a
estratgia de modulao utilizada. Para este projeto, o modo de conduo descontnua e a
operao em freqncia fixa foram escolhidos, devido possibilidade de implementao deste
modo em um microcontrolador de uso geral, como o PIC18F2431.

21
4.2 Anlise da operao do boost em conduo descontnua
Ainda em relao ao circuito da Fig. 4.1, durante o tempo tON uma tenso de entrada Vi
aplicada no indutor. Aps a interrupo da corrente no transistor, o indutor passa a receber
sobre seus terminais uma diferena de potencial igual a (Vo Vi), onde Vo a tenso presente
na sada do conversor. Assim, a relao entre o valor de pico I da corrente no indutor e os
tempos de carga e descarga fica estabelecida por (4.1) [3], possibilitando determinar a
expresso para o tempo de descarga tx em (4.2).
. (# $ ). %

! (4.1)
" "

% !.
(4.2)
# $
Para operao em conduo descontnua com perodo de chaveamento T constante,
necessrio garantir que a soma dos tempos tON e tx seja menor que T. Sendo assim, a
expresso para o valor mximo de tON que garante a operao ainda em conduo descontnua
dada por (4.3), onde tONmax representa o tempo mximo de carga do indutor.
(# $ )
*.
(4.3)
!'()
#
Uma vez conhecidos os tempos de carga e descarga, o valor mdio I+ da corrente no
indutor por ciclo de chaveamento pode ser determinado atravs de (4.4).
1 ! . % . 1

+ .- / 0 ( / % )
(4.4)
* 2 2 2* !
Escrevendo-se tx em funo de tON conforme (4.2), obtida em (4.5) a expresso que
permite determinar I+ em funo do tempo de carga tON.
. ! 2 !2 # .
+ . 31 / 4 .3 4
(4.5)
2. *. " # $ 2. *. " # $
22
4.3 Modulao com tON fixo e conduo descontnua
A Fig. 4.3 mostra um circuito retificador empregando um conversor boost como pr-
regulador. Ao operar com tempo de carga tON constante e freqncia fixa, o conversor
formado por L1, Q1 e D1 capaz de aumentar o fator de potncia do retificador.
Vi L1 Vo
100u D1
IL
500u
+ L2
ICA C2 C1 Rcarga
VCA VCA 4u 1000u
-
VG Q1
Fig. 4.3: Circuito de simulao de um retificador com PFC ativo.
Para a esta configurao, assume-se que a tenso de entrada Vi(t) no conversor boost
uma senide retificada que segue a lei:
() 51 . 678(9. )5 (4.6)
onde Vip representa o valor de pico da tenso presente na sada da ponte de diodos.
O ripple de corrente causado pela conduo descontnua do boost na entrada do
retificador filtrado por L2 e C2. Deste modo, o valor absoluto instantneo da corrente de
alimentao ICA(t) depende do valor mdio por ciclo de chaveamento I+ da corrente em L1.
Substituindo-se Vi(t) da equao (4.6) em Vi na equao (4.5) obtm-se a seguinte expresso:
!2 # . 51 . 678(9. )5

|;< ()| .- 0
(4.7)
2. *. " # $ 51 . 678(9. )5
onde L corresponde ao valor da indutncia de L1, T corresponde durao do perodo de
chaveamento e a tenso de sada Vo considerada constante.

23
A anlise de (4.7) mostra que ICA(t) no senoidal e a simulao apresentada na Fig.
4.4 confirma esta concluso.

pfc_ton.CIR
20.000
VCA(t)
10.000
10.ICA(t)
0.000
-10.000
-20.000
0.000m 10.000m 20.000m 30.000m 40.000m 50.000m t
v(Vca) (V) -10*i(Vca)
T (Secs)
5.000
4.000
IL(t)
3.000
2.000
1.000
0.000
-1.000
0.000m 10.000m 20.000m 30.000m 40.000m 50.000m t
i(L1) (A)
T (Secs)
Fig. 4.4: Simulao do circuito de PFC da Fig. 4.3 com um conversor boost operando com tON
constante.
Contudo, observa-se que a corrente de alimentao ICA(t) da Fig. 4.4 apresenta
considervel melhora (muito menor contedo harmnico) em relao da Fig. 1.2. Para tentar
melhorar ainda mais a forma de onda da corrente de alimentao decidiu-se, neste trabalho,
utilizar tON varivel (e no fixo), conforme ser visto a seguir.
4.4 Modulao com tON varivel
Para que o circuito da Fig. 4.3 opere com uma corrente de alimentao senoidal, a
corrente ICA(t) deve ser diretamente proporcional tenso de alimentao VCA(t). Isto implica
em ter-se uma corrente mdia I+ no indutor L1 proporcional ao valor instantneo de Vi(t) a
24
cada ciclo de chaveamento. Assumindo que o tempo de carga do indutor L1 definido pelo
circuito de comando do transistor, possvel variar tON de forma a impor na entrada do
conversor boost uma corrente mdia proporcional Vi(t), seguindo a forma dada por:
+ () >. () (4.8)
onde G uma constante de proporcionalidade que define a relao desejada entre a tenso
instantnea de entrada e a corrente mdia por ciclo de chaveamento. O valor de G na Equao
(4.8) modifica a amplitude da corrente de alimentao, portanto, este parmetro deve ser
ajustado conforme a potncia consumida na sada do conversor. Isolando tON na Equao
(4.5) e fazendo Vi Vi(t) se obtm:
2. *. ". + . @ AB .A D E
A CA
!
2
B D
# $ ()
F2. *. ". + . 3
(4.9)
4
!
# . ()
Finalmente, substituindo-se I+ em (4.9) por I+ (t) da expresso (4.8) obtida a equao
que calcula o tempo de carga que deve ser utilizado a cada ciclo de chaveamento, em funo
do valor instantneo da tenso de entrada do conversor.
(# $ ())
F2. *. ". >.
(4.10)
!
#
Variando tON conforme (4.10), a correo do fator de potncia do retificador
realizada de forma teoricamente perfeita e, na prtica, com menor distoro se comparada
estratgia de manter tON constante.
Uma simulao desta tcnica de modulao mostrada na Fig. 4.5.

25
PFC3.CIR
20.000
VCA(t)
10.000 10.ICA(t)
0.000
-10.000
-20.000
0.000m 10.000m 20.000m 30.000m 40.000m 50.000m t
v(Vac) (V) -10*i(Vac)
T (Secs)
5.000
4.000 IL(t)
3.000
2.000
1.000
0.000
-1.000
0.000m 10.000m 20.000m 30.000m 40.000m 50.000m t
i(L1) (A)
Fig. 4.5: Simulao do circuito de PFC da Fig. 4.3 operando com tON calculado pela Equao (4.10).
T (A)
possvel observar que a distoro da corrente de alimentao ICA(t) nesta simulao
, de fato, reduzida em comparao da Fig. 4.4, o que tende a tornar o fator de potncia mais
prximo da unidade.
26
5. DESCRIO DO PROJETO DE HARDWARE
5.1 Especificaes
Foi decidido que, por questes de segurana, seria conveniente trabalhar com
isolamento eltrico e com baixas potncias. Sendo assim, o circuito retificador desenvolvido
neste trabalho dever operar com uma tenso de entrada com valor eficaz de 12V e alimentar
cargas CC com potncia de at 10W. A tenso de sada por sua vez dever ser superior ao
valor de pico da tenso de entrada, sendo esta uma exigncia fundamental da topologia boost
que ser utilizada no conversor CC-CC. Admitindo-se a possibilidade de ocorrerem variaes
na tenso de entrada em funo da qualidade da rede eltrica disponvel, ser definida uma
tenso de sada de 36V em corrente contnua. Esta escolha permitir, para fins de testes, a
alimentao de conjuntos de lmpadas incandescentes com tenso nominal de 12V,
associadas em srie.
A freqncia de chaveamento do conversor boost dever ser prxima de 20kHz
visando evitar que as foras magnticas no indutor produzam rudos audveis. O sinal PWM
(Pulse Width Modulation) de comando do conversor gerado por um microcontrolador,
portanto, o valor exato da sua freqncia depende das possibilidades de configuraes de
alguns registradores e da freqncia de clock escolhida para o sistema. Sendo assim, o projeto
do hardware ser apresentado com o valor exato desta freqncia j definido em 19,2kHz. A
Tabela 1 mostra um resumo das principais especificaes e dos smbolos que sero utilizados
no projeto dos sub-circuitos que sero detalhados neste captulo.

27
Tabela 1: Especificaes do projeto.

Smbolo Descrio Valor
Pnom Potncia nominal 10W
VCAnom Tenso de alimentao (valor eficaz) 12V
fr Freqncia da rede 60Hz
fc Freqncia de chaveamento do conversor 19,2kHz
Vonom Tenso de sada 36V5%
Vomax Mximo ripple da tenso de sada 0,5V
5.2 Viso geral do circuito
O diagrama completo do circuito apresentado na Fig. 5.1. Nota-se na parte de
potncia um filtro de entrada (L1, C1), um retificador de onda completa (D1-D4) e o
conversor boost (L2, D5, Q1, C2 e C3).
Fig. 5.1: Diagrama do circuito completo do retificador com PFC ativo.

28
Os circuitos de condicionamento de sinal (R3, R4, C4, D6 e R5, R6, C5, D7) reduzem
a amplitude e filtram os sinais a serem amostrados pelo microcontrolador (IC4). Os circuitos
formados pelos componentes R7, D6, C6, IC2, C7 e R8, R9, C8, IC3 produzem tenses as
intermedirias de alimentao (VCC e VDD) e a tenso de referncia para o conversor A/D
interno do microcontrolador e para o pino 5 do 555.
5.3 Transformador de entrada
Para facilitar as etapas de testes durante o desenvolvimento do projeto, optou-se por
fornecer VCA atravs de um transformador isolador com entrada de 110/220V e sada de 12V
com corrente nominal de 1A. A presena deste transformador entre a rede eltrica e o circuito
de potncia mantm as caractersticas de alimentao em corrente alternada, agregando
isolao galvnica e permitindo a operao do circuito em nveis de tenses mais seguros para
o manuseio do prottipo. Alm disso, o transformador dispensa o uso de fontes de
alimentao auxiliares e outros componentes isoladores que seriam necessrios em projetos
de maior potncia.
5.4 Ponte retificadora e filtro de entrada
A Fig. 5.2 exibe a ponte retificadora de onda completa formada por quatro diodos
modelo 1N5406. Este bloco dever receber a alimentao em corrente alternada VCA fornecida
pelo secundrio do transformador e disponibiliz-la entrada do conversor CC-CC na forma
de uma senide retificada.

29
Fig. 5.2: Ponte retificadora e filtro de entrada.
O filtro LC de segunda ordem empregado na entrada deste sub-circuito necessrio
para que o ripple de corrente do conversor boost no seja transferido para a entrada de
alimentao. Desta forma, minimizam-se os efeitos do chaveamento que poderiam elevar o
nvel de harmnicos de alta freqncia na corrente de alimentao e, conseqentemente,
reduzem-se as perdas e outros efeitos causados pela impedncia de sada do transformador.
O valor do indutor L1 na Fig. 5.2 escolhido de forma a afetar minimamente o
desempenho do circuito na freqncia da rede. Para isto, espera-se ter uma reatncia indutiva
XL1(60Hz)<0,5. Utilizando o indutor de 600H disponvel no LEPACE (Laboratrio de
Eletrnica de Potncia e Acionamento Eltrico), obtida a seguinte impedncia:
PQ (60RS) 2. T. 60Hz. 600H 0,226
Assim,
L1 = 600H.
Para o projeto de C1, o esquema eltrico deste filtro pode ser redesenhado conforme
mostrado na Fig. 5.3, onde a fonte de tenso VCA anulada e a corrente na entrada da ponte
retificadora da Fig. 5.2 representada pela fonte de corrente Ii.

30
L1
ICA(s) Ii(s)
VCA
0 C1 Ii
Fig. 5.3: Circuito equivalente para projeto do filtro de entrada.
Uma modelagem matemtica do circuito da Fig. 5.3 no domnio freqncia sugere que
o ganho K da funo de transferncia de Ii(s) para ICA(s), com sj dado por [4]:
([9) 1
YZ ZZ Z
(5.1)
;< ([9) 1 $ 9 . "1. \1
2
Para um bom desempenho de filtragem na freqncia de chaveamento fc=19,2kHz,
almeja-se obter uma atenuao de pelo menos 20 vezes nesta freqncia, isto , K 1/20
para 2.fc. Utilizando o valor comercial de 3,3F em C1 obtm-se a seguinte atenuao:
1
|1 $ (2T. 19,2kHz)2 . 600H. 3,3F| 28
Y
Logo,
C1 = 3,3F.
5.5 Conversor boost
O diagrama do circuito do conversor boost apresentado na Fig. 5.4. Este bloco
recebe como entrada a senide retificada Vf (t) 5Vfg . sen(2. fi . t)5 obtida da ponte
retificadora e a eleva de forma a manter os capacitores C2 e C3 carregados com tenso de
sada Vo. Admitindo que existam quedas de tenso significativas nos diodos da ponte
retificadora, podendo chegar a 1V por diodo [5], o valor assumido para a tenso de pico Vip ao
longo do projeto de 15V, sendo assim Vf (t) |15. sen(120. t)|.

31
Fig. 5.4: Circuito do conversor boost utilizado entre a ponte retificadora e a carga.
O componente utilizado para atuar como elemento chaveador o transistor MOSFET
IRF540, produzido pela International Rectifier. A escolha se deve principalmente ao baixo
custo deste componente e sua ampla disponibilidade no varejo de componentes eletrnicos,
ainda assim oferecendo caractersticas que superam as exigncias do projeto, como baixa
resistncia entre dreno e fonte e tenso mxima dreno-fonte igual a 100V [6].
5.5.1 Projeto do indutor
O indutor utilizado consiste em um toride feito de material ferromagntico enrolado
por fio de cobre esmaltado. Para garantir a operao do conversor em conduo descontnua,
o tempo mximo tONmax que dever ser permitido para a carga do indutor calculado atravs
da equao (5.4), considerando como tempo mximo de conduo 70% da durao do perodo
chaveamento, permitindo assim uma margem de segurana para evitar que o circuito entre
inesperadamente em modo de conduo contnua. Neste clculo, considera-se para os dados
de (5.4) a tenso de sada nominal Vonom36V, bem como o perodo do ciclo de chaveamento
Q
T j 52,1s.
k
q#r#m $ 1 s
70%. *.
!mn%
#r#m
32
(36V $ 15V)
70%. 52,1s
!mn%
36V
!mn% 21,3s
A Equao (5.2) determina o valor de G para operao com carga nominal.
1 2
t >.
2
2. tr#m 2.10W
> 0,089S
(5.2)
1 2 (15V)2
O valor mximo para G definido de forma a permitir uma leve sobrecarga no
circuito. Esta sobrecarga necessria durante a partida e durante os transitrios de corrente na
carga, de forma a permitir que a tenso de sada seja regulada. Para isto, Gmax dever ser
superior ao valor encontrado em (5.2), portanto define-se que:
Gwxy 0,1S
Finalmente, assumindo que tON em (4.10) dever atingir seu valor mximo quando
GGmax e Vi(t)Vip, isolando-se L na Equao (4.10) possvel obter (5.3) e projetar o valor
do indutor L2.
!mn% 2 #r#m
" .- 0
(5.3)
2. *. >mn% #r#m $ 1
(21,3s)2 36V
" .3 4
2.52,1s. 0,1S 36V $ 15V
Logo,
L2 = 75H.
5.5.2 Projeto do filtro capacitivo de sada
O valor da capacitncia necessria na sada do conversor boost determinado pelo
mximo ripple de tenso aceitvel na sada. Sendo assim, para o projeto de C2 necessrio
33
conhecer a componente CA da funo I+z (t) que descreve a corrente mdia por ciclo de
chaveamento durante a descarga do indutor atravs de D5.
Sabe-se que a potncia mdia de entrada P+| (t) no conversor boost a cada ciclo de
chaveamento determinada por:
+} () >. 2 () >. 1 2 . 6782 (2T. ~ . )

t (5.4)

A potncia mdia P z (t) por ciclo de chaveamento fornecida durante a descarga do
indutor L2, por sua vez, aproximada por:

t () + (). #r#m (5.5)
Desprezando-se as perdas na converso, a funo que descreve a corrente mdia em
D5 quando GGmax pode ser obtida fazendo-se P+| (t) P

+
z (t) e isolando-se Iz (t). Logo,
>mn% . 1 2 . 6782 (2T. ~ . )

+ ()
(5.6)
#r#m
Pela identidade trigonomtrica sen2 (x) 2 1 $ cos (2x) [4] obtida a expresso
Q
(5.7), onde fica evidente que a corrente mdia por ciclo de chaveamento em D5 possui uma
componente CA de freqncia 2fr120Hz e amplitude de pico a pico IDpp calculada em (5.8):
>mn% . 1 2
+ () . 1 $ cos (4T. ~ . )
(5.7)
2. #r#m
>mn% . 1 2 0,1S. (15V)

11 2. 1 2. 625mA
(5.8)
2. #r#m 36V
Assim, a amplitude Vgg do ripple da tenso de sada fica dependente de IDpp e da
reatncia capacitiva XC2(120Hz).
#11 11 . P;2 (120Hz)
Nos passos seguintes calculada a reatncia mnima para o filtro, que dever permitir
um ripple de tenso Vgg menor que o especificado por Vwxy no incio do projeto.
34
#mn%
P;2 (120RS) <
11
0.5V
P;2 (120RS) <
625mA
P;2 (120RS) < 0,8 (5.9)
Finalmente, o valor do capacitor C2 pode ser projetado em funo da reatncia
mnima calculada em (5.9):
1
C2
2T. 120RS. 0,8
C2 1,66mF
Assim, foi adotado para C2 o valor comercial de 2200F.
C2 = 2200F
A finalidade do capacitor C3 em paralelo com C2 reduzir a impedncia do filtro de
sada nas freqncias onde apenas o capacitor eletroltico C2 no apresentaria um bom
desempenho.
5.6 Acionamento do transistor MOSFET
Com a finalidade de adequar o sinal de PWM gerado pelo microcontrolador aos nveis
necessrios pelo gate do transistor MOSFET Q1, um circuito integrado 555 utilizado como
buffer de tenso e de corrente. A Fig. 5.5 apresenta a forma de ligao do 555 que o torna
capaz de amplificar um sinal digital Vpwm que varia de 0 a 5V para um nvel de tenso entre 0
e aproximadamente VCC (15V) em Vg, fornecendo picos de corrente limitados por R1 a um
valor de at 183mA.
35
Fig. 5.5: Circuito para amplificao do sinal PWM e acionamento do MOSFET.
Esta soluo evita a sobrecarga do pino de I/O do microcontrolador e reduz os tempos
de subida e descida do sinal ao permitir que a capacitncia do terminal gate seja carregada
mais rapidamente. Devido caracterstica inversora deste buffer, o resistor R2 conectado a
VDD (5V) utilizado como pull-up para que, na ausncia do sinal de entrada, a sada se
mantenha em um estado inativo que no acionar indevidamente transistor Q1. A tenso de
referncia externa Vref 2,5V aplicada no pino 5 serve para reduzir os limiares utilizados nos
comparadores internos do circuito integrado.
5.7 Circuitos condicionadores de sinal
Com a forma de modulao utilizada neste projeto necessrio medir o valor
instantneo da tenso de entrada Vi e da tenso de sada Vo do circuito. Para esta finalidade, os
pinos 2 e 3 do microcontrolador so configurados como entradas analgicas do conversor
A/D interno e o pino 5 configurado como entrada para tenso de referncia positiva.
Como os sinais a serem amostrados poderiam assumir amplitudes que excedem o
valor mximo de tenso admissvel nos pinos do microcontrolador, circuitos de
condicionamento devem ser utilizados. O propsito destes circuitos aplicar uma atenuao
pr-definida nas tenses a serem medidas, filtrar rudos e componentes de freqncia elevada
36
oriundas dos efeitos do chaveamento do conversor e por fim proteger o microcontrolador
contra sobretenses nos pinos de I/O.
5.7.1 Circuito para medio da tenso de entrada
O circuito mostrado na Fig. 5.6 trata-se de um divisor resistivo em paralelo com um
capacitor, formando um filtro passa-baixa de primeira ordem que fornecer o sinal Vin para
amostragem.
Fig. 5.6: Circuito para medio da tenso de entrada.
Conforme informaes do fabricante do PIC18F2431, a impedncia mxima aceitvel
para o sinal analgico de entrada nos canais de A/D de 2,5k [7], portanto, R3 foi escolhido
abaixo deste valor.
R3 = 1,2k
O resistor R4 foi projetado de forma a atenuar a tenso Vo em cerca de 10x. Com
R4=10k tem-se a atenuao:
R3 / R4 1,2k / 10k
9,33
R3 1,2k
Logo,
R4 = 10k
37
Para filtrar os rudos causados pelo chaveamento do conversor, o capacitor C4 foi
projetado para que o conjunto apresente uma freqncia de corte pelo menos uma dcada
abaixo de fc. Com C4=100nF tem-se a freqncia de corte f0 calculada por [4]:
1 1
~ 1,49kHz
2T. (R3||R4). C4 2T. 1071. 100nF
Logo,
C4 = 100nF
Por fim, um diodo zener de 5.1V foi acrescentado para limitar a tenso mxima de
sada do circuito de condicionamento.
5.7.2 Circuito para medio da tenso de sada
Da mesma forma que o condicionamento para a tenso de entrada, este bloco consiste
em um divisor resistivo com filtro passa-baixa de primeira ordem e limitador de tenso.
Conforme ser visto, o objetivo desta medio fornecer a realimentao que dever manter
valor mdio de Vo seguindo o valor nominal Vonom usado como referncia em regime
permanente.
Fig. 5.7: Circuito para medio da tenso de sada.
Para a obteno do valor mdio de Vo se faz necessrio rejeitar do ripple de 120Hz
presente na tenso de sada do conversor. Apesar disso, a freqncia de corte escolhida para
38
esta etapa semelhante usada no circuito de medio da tenso de entrada. Esta escolha foi
feita tendo em vista a disponibilidade de processamento digital que permitir a filtragem da
ondulao de Vo atravs de software, evitando os atrasos de fase que seriam impostos por um
filtro analgico com freqncia de corte suficientemente baixa para este fim.
A atenuao de 19 vezes imposta pelo divisor formado por R5 e R6
aproximadamente o dobro da atenuao do circuito de condicionamento da tenso de entrada,
o que permitir que as tenses amostradas em Vin e Vout sejam subtradas no software
embarcado sem necessidade de converses de escala com nmeros de ponto flutuante ou
fraes que implicariam em maior custo computacional e, conseqentemente, na reduo da
taxa de amostragem.
5.8 Alimentao dos sub-circuitos
Os circuitos reguladores de tenso apresentados na Fig. 5.8 so utilizados para
fornecer as tenses de alimentao para os demais sub-circuitos. A deciso de ligar este bloco
na sada do conversor boost evita que o consumo de corrente adicional destes componentes
cause qualquer tipo de distoro na forma de onda da corrente de entrada.
Fig. 5.8: Reguladores de tenso.

39
O primeiro estgio de regulao (R7, D8 e C6) rebaixa a tenso de sada Vo do
conversor ao valor de 15V, gerando o barramento Vcc que alimentar o 555 e o regulador de
tenso 78L05. Este, por sua vez, fornece a alimentao Vdd =5V para o microcontrolador.
A tenso Vref=2,5V gerada pelo circuito da Fig. 5.9.
Fig. 5.9: Gerador de tenso de referncia.
O seguidor de tenso necessrio para garantir uma impedncia de sada
suficientemente baixa, tendo em vista seguir a recomendao do fabricante do
microcontrolador que estabelece que a impedncia mxima aceitvel para esta fonte de
referncia igual a 75 [7].
5.9 Microcontrolador
O microcontrolador mostrado na Fig. 5.10 o dispositivo responsvel pela gerao do
sinal PWM utilizado como comando de chaveamento para o conversor boost. O modelo
escolhido o PIC18F2431 fabricado pela Microchip Technology Inc.

40
Fig. 5.10: Microcontrolador PIC18F2431 [7].
Este circuito integrado de 28 pinos conta com uma CPU RISC (Reduced Instruction
Set Computer) e oferece os recursos de hardware necessrios para que sejam realizadas as
tarefas de amostragem das tenses de entrada e sada do conversor boost, a realizao dos
clculos matemticos e a obteno de uma sada de pulsos com freqncia fixa e largura
varivel. As caractersticas deste modelo incluem [7]:
Velocidade de processamento de at 10 MIPS;

Mdulo gerador de PWM com at 14 bits de resoluo para o ciclo de trabalho;
Conversor A/D de 10 bits capaz de obter at 200.000 amostras por segundo, feitas de
forma seqencial em 1, 2 ou 4 canais de entrada e uma fila do tipo FIFO (First In,
First Out) com capacidade para armazenar at 4 valores convertidos;
Oscilador a cristal com diversos modos de operao para gerao de sinais de clock
de at 40MHz;
Pinos de I/O suportando correntes de at 25mA;
Hardware para multiplicao 8 x 8 bits;
Memria de programa do tipo Flash de 16KB
768 bytes de memria RAM
41
O esquema de ligao do microcontrolador no circuito apresentado na Fig. 5.11. Os
componentes externos necessrios so um cristal de quartzo que define a freqncia de clock
do sistema e dois capacitores cermicos para estabilizao do oscilador. As tenses Vin e Vout
fornecidas pelos circuitos de condicionamento analgico so amostradas pelas entradas AN0
e AN1 respectivamente, enquanto a tenso de referncia de 2,5V enviada entrada VREF+.
Neste projeto utiliza-se uma freqncia de clock Fosc40Mhz. Este microcontrolador
conta com um circuito FLL (Frequency-locked Loop) interno que permite multiplicar a
freqncia do oscilador por um fator quatro. Sendo assim, foi escolhido um cristal XT1 de
10MHz e capacitores C9 e C10 com valor de 22pF, conforme a orientao do datasheet para
escolha das capacitncias de estabilizao [7].
Fig. 5.11: Ligao do microcontrolador no circuito.
O sinal PWM obtido a partir da sada PWM1, que fornece um sinal complementar
(invertido) em relao sada principal PWM0. Esta escolha se faz necessria para compensar
a inverso j existente no 555 do circuito de buffer para acionamento do MOSFET. A
freqncia de chaveamento exata fc, gerada pelo PWM, proveniente do perodo T definido
42
pela equao 5.10 [7]. A soluo desta equao permite obter o valor do registrador PTPER
em funo da freqncia de clock Fosc, do perodo de chaveamento T desejado e do valor do
registrador PTMRPS usado como postscaler para o sinal de clock.
(t*t / 1). t*t

*
(5.10)
#
4
Conforme ser visto, a escolha de um valor para fc mltiplo inteiro da freqncia
2fr120Hz permitir a filtragem do ripple da tenso de sada atravs de uma mdia calculada
em software. Assumindo Fosc40MHz, PTMRPS igual a 1 e fazendo-se PTPER igual a 520
obtm-se em (5.10) um perodo de 52,1s, correspondendo a uma freqncia de chaveamento
de 320.fr19,2kHz.
fc = 19,2kHz
43
6 CONTROLE DA TENSO DE SADA
A tarefa de manter a tenso de sada Vo regulada cumprida atravs de um sistema de
controle em malha fechada. O diagrama de blocos da Fig. 6.1 apresenta a forma geral deste
sistema, onde C(s), D(s), G(s) e H(s) representam respectivamente as funes de
transferncia do controlador, do atuador, do processo e do sensor [8].
ref(s) +- C(s) D(s) G(s) y(s)
H(s)
Fig. 6.1: Diagrama de blocos mostrando os elementos de um sistema de controle em malha fechada.
6.1 Modelagem do sensor
A varivel a ser monitorada pelo sistema a tenso Vo sobre o filtro capacitivo, dado
que esta tenso ir alimentar diretamente a carga. Na prtica, a tenso Vo representada no
software embarcado por um nmero inteiro Voutd resultante da converso A/D realizada em
Vout. A Equao (6.1) permite calcular o valor Vd que resulta da converso A/D de uma tenso
analgica V qualquer, com uma tenso de referncia positiva Vref e resoluo de N bits.

. 2!
(6.1)

Considerando o conversor A/D com resoluo de 10 bits disponvel no PIC18F2431, a
referncia do circuito Vref2,5V, a atenuao imposta a Vo pelo circuito de condicionamento
que produz Vout e um fator de escala igual a dois multiplicado aps a converso tem-se:

+# 2QQ
#m
# 2.
#
.2
Q
.
19 2,5
44
#m 43,12. +# (6.2)
A partir de (6.2) obtido o ganho para funo de transferncia H(s) do sistema de
controle.
#m
R(6)
+#
Logo,
H(s) 43,12
6.2 Modelagem do processo
A tenso de sada do circuito depende da carga armazenada em C2 e C3. O objetivo do
sistema realimentado manter Vo prximo de Vonom, independentemente das variaes de
corrente na carga. Sendo assim, a corrente drenada pela carga desconsiderada na
modelagem do processo e ser tratada como uma forma de perturbao. A funo de
transferncia G(s) que determina a tenso Vo(s) em funo da corrente mdia I+z (s) que
percorre o diodo D5 a funo de transferncia da capacitncia de sada, dada por:
# (6) 1 1
>(6)
+ (6) (C2 / C3). 6 (2200F / 1F). 6
Logo,
454
G(s)
s
6.3 Modelagem do atuador
De acordo com a equao (4.8), possvel variar a corrente de entrada do conversor
atravs da manipulao da varivel G, deste modo controlando tambm a corrente mdia I+z .
Matematicamente, a potncia mdia +

P convertida pelo boost neste circuito aproximada por:
45
1 2
t . > #r#m . +
(6.3)
2
Isolando-se I+z em (6.3) obtida a expresso (6.4), mostrando que a corrente fornecida
para o filtro capacitivo diretamente proporcional ao valor de G.
1 2 (15V)2
+ .> .>
(6.4)
2. #r#m 2.36V
+ 3,125. > (6.5)
Para fins de implementao, definida uma varivel inteira Gd, com resoluo de 10
bits, que representar o valor de G nos clculos realizados em software. Com esta resoluo,
os valores possveis para Gd variam de zero ao mximo de 1023, devendo este limite superior
corresponder ao ganho mximo Gmax. Assim, obtm-se a relao:
> >
> . >mn% . 0,1S
(6.6)
1023 1023
> 97,75. 10C . > (6.7)
Substituindo-se (6.7) em (6.5) verifica-se que a corrente mdia I+z pode ser controlada
diretamente a partir do valor de Gd. Deste modo, a funo de transferncia D(s) que
representa o atuador no sistema de controle fica dada por:
+ (6)
(6) 3,125.97,75. 10C
>(6)
(6) 306. 10C
6.4 Projeto do controlador
A Fig. 6.2 apresenta o diagrama de blocos completo do sistema. A corrente Io
consumida pela carga subtrada da corrente mdia I+z em D5, restando a corrente mdia I+
que entregue ao filtro capacitivo. A corrente Io pode ser considerada uma forma de
46
perturbao, j que sua lei no conhecida e que variaes em seu valor devem ser toleradas
pelo circuito.
C(s) D(s) G(s)

Vrefd (s) Verrd (s) (s + K i ) G d (s ) I D (s ) I C ( s) 454 Vo (s)
+- K p. 391.106 +-
s s
I o ( s)
H(s)
Voutm (s) Vo (s)
43,12
Fig. 6.2: Diagrama de blocos do sistema de controle da tenso de sada.
O controlador C(s) utilizado neste projeto um controlador do tipo PI (proporcional-
integral), cuja funo de transferncia dada por [8]:
(6 / Y )
\(6) Y1 .
6
As constantes Kp e Ki devem ser projetadas visando minimizar os efeitos da
perturbao. Isto pode ser obtido atravs do uso do teorema da superposio [4], supondo
AB ()
Vrefd(s)0 e avaliando-se o comportamento da funo de transferncia (6)
B ()
,
conforme segue:
# (6) $>(6)
(6)
# (6) 1 / \(6). (). >(6). R(6)
$4546
(6)
62 / 6Y1 / 6Y1 . Y
Escrevendo-se o denominador de R(s) na forma 6 2 / 2. 9r . 6 / 9r 2 , onde o fator
de amortecimento da resposta do sistema e 9r sua freqncia natural [9], tem-se que:
2. 9r 6. Y1
9r 2 6. Y1 . Y
47
Escolhendo um fator de amortecimento 0,7 pode-se obter uma relao entre Kp e
Ki dada por:
Y 3,06. Y1 (6.8)
A Tabela 2 apresenta uma lista de valores para Kp e os valores correspondentes de Ki
calculados atravs da relao dada por (6.8).
Tabela 2: Valores de Kp e Ki para simulao do sistema de controle da tenso de sada.

Kp Ki
2 6,12
5 15,3
10 30,6
20 61,2
As simulaes da Fig. 6.3, realizadas na ferramenta Simulink do software MATLAB,
mostram a resposta de Vo quando o sistema est sujeito a uma perturbao de corrente na

Q B'
sada em t 2s, com amplitude 139mA. Para a simulao do controlador C(s), foi
2 ABB'
utilizado o bloco Discrete PI Controller com um perodo de amostragem de 8,33ms.
Kp=2; Ki=6.12 Kp=5; Ki=15.3
39 39
38 38
37 37
36 36
X: 2.057
35
Vo [V]
Vo [V]
35 Y: 34.6
34
34
X: 2.133
33 Y: 32.65
33
32
32
31
31
30
30
2 2.2 2.4 2.6 2.8 3 1.9 2 2.1 2.2 2.3 2.4 2.5 2.6
t [s] t [s]
(a) (b)
48
Kp=10; Ki=30.6 Kp=20; Ki=61.2
37.5
38
37
37 36.5
36
36 X: 2.017
Vo [V]
Vo [V]
Y: 35.56
X: 2.031
Y: 35.25 35.5
35
35
34 34.5
34
33
1.95 2 2.05 2.1 2.15 2.2 2.25 1.95 2 2.05 2.1 2.15 2.2 2.25
t [s] t [s]
(c) (d)
Fig. 6.3: Resposta perturbao de corrente na sada, com diferentes valores para Kp e Ki.
Pode-se observar nas simulaes apresentadas nas Figs 6.3(a) e 6.3(b) que a tenso de
sada apresenta variaes considerveis quando a carga conectada. Com valores maiores
para Kp e Ki (Figs 6.3(c) e 6.3(d)) a variao causada em Vo se reduz, ficando comparvel ao
ripple de tenso projetado para o boost. Os valores da Fig. 6.3(c) so escolhidos. Assim, a
funo de transferncia C(s) do controlador fica dada por:
(6 / 30,6)
\(6) 10.
(6.9)
6
49
7 DESCRIO DO SOFTWARE
7.1 Viso geral
O software desenvolvido para o PIC18F2431 foi escrito em linguagem C utilizando o
ambiente de desenvolvimento integrado MPLAB e o compilador CCS. A gravao de
firmware feita atravs de um gravador com conexo USB que funciona integrado ao
MPLAB. O fluxograma geral do programa apresentado na Fig 7.1.
1. Aguarda novo ciclo do PWM.
2. Realiza a amostragem de Vin e Vout.
3. Detecta sobretenso na sada.
No
N=32 ?
Sim
4.Calcula tenso mdia de sada.
5. Atualiza o controle da tenso de sada.
6. Calcula tON.
7. Ajusta o ciclo de trabalho do PWM.
Fig. 7.1: Fluxograma geral do programa.
No primeiro passo, o programa aguarda at que o flag PTIF (PWM Time Base
Interrupt Bit) seja setado, indicando o incio de um novo ciclo de gerao do sinal PWM. No
segundo passo as tenses instantneas da entrada e da sada do boost so amostradas. No
terceiro passo, uma rotina detecta caso durante os testes a tenso de sada por algum motivo
venha a ultrapassar o valor mximo de 42V e desativa o circuito para proteger os
componentes. O quarto passo responsvel por calcular o valor mdio da tenso de sada do
50
conversor, de forma a filtrar o ripple de tenso. No passo 5, uma implementao digital do
controlador PI descrito no captulo 6 determina o valor de Gd a ser utilizado no clculo de tON
do passo 6. Por fim, o ciclo de trabalho do PWM ajustado.
7.2 Amostragem de Vin e Vout
O fluxograma da Fig 7.2 apresenta a seqncia de passos realizados pela rotina de
amostragem, que executada 3840 vezes por segundo, ou seja, uma vez a cada 5 ciclos de fc.
Define-se assim uma freqncia de amostragem fa3840Hz.
Incio
2.1. Inicia converso A/D.
No
2.2 Fim da
converso?
Sim
2.3 Copia amostras do buffer.
2.4 Ajusta escala da tenso de sada.
2.5 Acumula Voutd.
2.6 Incrementa n de amostras.
Fim
Fig. 7.2: Fluxograma da rotina de amostragem das tenses de entrada e sada do conversor.
setado, dando incio ao processo de amostragem dos canais

Em 2.1 o flag GO/DONE
AN0 e AN1 do conversor A/D interno do microcontrolador, conectados s tenses Vin e Vout
respectivamente. O programa fica em loop no passo 2.2 aguardando o fim da converso, que
51
. No passo 2.3,
sinalizado pelo hardware atravs do apagamento automtico do flag GO/DONE
as duas amostras de tenso obtidas so copiadas seqencialmente do buffer de converso
ADRES para as variveis Vind e Voutd. Em 2.4, o valor de Voutd dobrado atravs do
deslocamento de um bit para a esquerda, tendo em vista que a atenuao do divisor resistivo
do circuito de condicionamento para Vout aproximadamente o dobro da atenuao do
circuito para Vin. Assim, as duas tenses mantm dentro do programa a mesma escala. Em 2.5
o valor de Voutd acumulado na varivel Vouts e em 2.6 incrementado o contador N do
nmero de amostras somadas. Estes dados sero usados para calcular o valor mdio de Voutd.
7.3 Deteco de sobretenso na sada
Com a finalidade de proteger os componentes do circuito durante os testes e a
depurao, foi elaborada uma rotina que limita a tenso de sada do conversor ao valor
mximo de 42V. Esta rotina age independentemente do sistema de controle que regula Vo e
seu fluxograma apresentado na Fig 7.3.
Incio
No 3.1 Sim
Voutd>Voutmaxd
?
3.2 Permite a gerao do sinal PWM. 3.3 Inibe a gerao do sinal PWM.
Fim
Fig. 7.3: Fluxograma da rotina que detecta sobretenso em Vo.
O funcionamento deste limitador consiste em comparar a ltima amostra Voutd tomada
e compar-la com o valor mximo pr-definido Voutmax. Caso Voutd supere Voutmax, o recurso
52
PWM Output Override acionado de forma a forar o pino de sada do sinal PWM ao seu
estado inativo, inibindo assim o acionamento do MOSFET.
7.4 Filtragem do ripple da tenso de sada

32 amostras
Q2
Com a taxa de amostragem utilizada na converso A/D, tem-se
Voutd por ciclo de 120Hz. Ao serem completadas e somadas estas 32 amostras (N = 32), o
valor acumulado em Vouts deslocado em 5 bits direita, o que equivale a uma diviso por
32. O resultado obtido armazenado na varivel Voutm, correspondendo ao valor mdio das
amostras Voutd tomadas durante um intervalo de tempo igual durao de um ciclo de 120Hz.
Este valor mdio recalculado a uma taxa fam120Hz e servir para realimentar o sistema de
controle da tenso de sada, de forma a evitar que o ripple presente em Vo interfira no
funcionamento do sistema.
7.5 Implementao digital do controlador PI
Para que o controle da tenso de sada possa ser realizado pelo software, a funo de
transferncia do controlador deve ser aproximada numericamente. Primeiramente, a funo
C(s) re-escrita separando-se a ao proporcional da ao integral, de acordo com a forma
mostrada em (7.1).
Y1 Y
\(6) Y1 /
(7.1)
6
Assim, o termo proporcional discretizado a ser aplicado pelo controlador digital
quando obtida a k-sima amostra do valor mdio de Vout dado por [8]:
t() Y1 . () (7.2)
onde Verr(k) o erro de tenso na escala numrica utilizada aps a converso A/D do sinal
Vout. O termo integral, por sua vez, pode ser obtido atravs da aproximao de Tustin,
53
tambm conhecida como transformao bilinear, que fornece a seguinte equao de
recorrncia [8]:
Y1 . Y () / ( $ 1)
() ( $ 1) / .
(7.3)
~nm 2
onde fam a freqncia de amostragem utilizada no sistema de controle, isto , a freqncia
em que so computados em Voutm os valores mdios das ltimas 32 amostras de Vout.
Unindo-se as constantes Kp, Ki e fam em uma nova constante Kid dada por (7.4),
possvel re-escrever (7.3) na forma mostrada em (7.5):
Y1 . Y
Y
(7.4)
~nm
() / ( $ 1)
() ( $ 1) / Y .
(7.5)
2
Com os valores utilizados no projeto, tem-se atravs de (7.4) o seguinte valor para Kid:
Y1 . Y 10.30,6
2,55
~nm 120
Para fins de implementao, utilizando apenas variveis inteiras, o valor de Kid
arredondado para o inteiro mais prximo. Sendo assim:
Kid 3
O fluxograma da rotina de implementao do controlador PI se resume conforme
apresentado na Fig. 7.4.

54
Incio
6.1 Calcula a diferena entre Vind e Voutd:
5.2 Calcula o erro de tenso:

Verr = Vrefd - Voutm
5.3 Aproxima a ao integral:

Verr + VerrAnt
IntVerr = IntVerrAnt +
2
5.4 Calcula o valor de Gd:

Gd = Kp.Verr + Kid.IntVerr
5.5 Limita Gd entre 0 e 1023.
Fim
Fig. 7.4: Fluxograma da rotina de implementao do controlador PI.
No passo 5.1 gerado o valor de referncia para a tenso amostrada. Durante a partida
do circuito, Vrefd uma rampa que varia de 0 at a tenso nominal em 0,5s. Aps este perodo,
a referncia mantida constante.
No passo seguinte calculado o erro de tenso, isto , a diferena entre a tenso de
referncia e a tenso mdia medida na sada do conversor. No passo 5.3 a integral do erro de
tenso aproximada.
Em 5.4 o valor de Gd calculado atravs da soma dos termos proporcional e integral
da modelagem do controlador. Por fim, em 5.5 Gd saturado. Seu valor mnimo igual a
zero, visto que o conversor no pode retirar energia do capacitor de sada. O valor mximo
para Gd, como visto em (6.6), limitado em 1023.

55
7.6 Clculo do tempo de carga
De posse do valor de Gd necessrio para corrigir a tenso de sada, o ltimo e mais
importante passo o clculo do tempo de carga atravs da equao (4.10), que pode ser re-
escrita em funo de Gd, Gmax, e das tenses de entrada e sada amostras Vind(k) e Voutd(k):
> (# () $ r ())

! () F2. *. ".
(7.6)
. >mn% .
1023 # ()
Como o ciclo de trabalho do PWM definido pelo registrador PDC0, com
PDC0=2080 sendo equivalente a tONT, a equao para o valor de PDC0 torna-se:
20802 > (# () $ r ())

t\0() F
(7.7)
. 2. ". . >mn% .
* 1023 # ()
Duas dificuldades de implementao surgem nesta etapa. A primeira delas a
operao de diviso, que demandaria um tempo de processamento demasiadamente longo e,
conseqentemente, impediria que o clculo fosse finalizado antes do incio de um novo
perodo de amostragem. Para evitar este problema, a equao (7.7) simplificada
substituindo-se Voutd(k) no denominador pelo valor nominal Voutnom. Assim, todas as
constantes da equao (7.7) podem ser agrupadas em uma nova constante KD, dada por:
2.20802 . ". >mn% 2. 20802 . 75H. 0,1S

Y
(7.7)
*. #r#m 52,1s. 36V. 43,12
KD 802
A expresso que calcula o valor do registrador PDC0 para a k-sima amostra de Vin se
torna:
Y . > . (# () $ r ())

t\0() F
(7.8)
1024
56
onde a diviso por 1024 pode ser eficientemente realizada deslocando-se o resultado do
numerador 10 bits direita.
A segunda dificuldade de implementao que persiste na equao (7.8) o clculo da
raiz quadrada. O algortmo apresentado em Fast Integer Square Root [10] fornece uma
maneira computacionalmente eficiente de se obter a raiz quadrada de um valor inteiro. Este
algoritmo faz uso do multiplicador de hardware presente nos microcontroladores da famlia
PIC18, enquanto realiza uma busca binria pelo resultado da raiz quadrada. Desta forma, a
raiz quadrada de um nmero de 32 bits pode ser obtida em um tempo de processamento de
cerca de 100s [11]. Este tempo muito inferior ao tempo que seria necessrio se fosse
utilizada a funo sqrt() do compilador, que calcula a raiz quadrada para nmeros de ponto
flutuante.
A Fig. 7.5 apresenta o fluxograma da rotina que redefine o ciclo de trabalho do PWM
a cada ciclo de amostragem.
Incio
6.1 Calcula a diferena entre Vind e Voutd:

DeltaV = Vind - Voutd
6.2 Evita valores negativos em DeltaV.
6.3 Calcula o numerador de (7.8):

num = Kd.Gd.DeltaV
6.4 Divide o numerador por 1024 deslocando bits.

frac = num / 1024
6.5 Calcula a raiz quadrada inteira de frac:

Duty = sqrt32(frac)
Fim
Fig. 7.5: Fluxograma da rotina que recalcula o ciclo de trabalho do PWM.

57
No passo 6.1 a diferena entre as tenses de entrada e sada calculada e armazenada
em DeltaV. Em 6.2, valores negativos de DeltaV so forados a zero para no causar erro no
clculo da raiz quadrada. No passo 6.3 calculado o numerador da equao (7.8). A seguir, o
resultado da frao obtido deslocando-se o numerador 10 bits para a direita. No ltimo
passo, a funo sqrt32(), que foi escrita baseando-se no algoritmo citado, utilizada para
extrair a raiz quadrada do resultado obtido em 6.4. Assim, finalmente obtm-se na varivel
Duty o valor que dever ser escrito no registrador PDC0 para definir o ciclo de trabalho do
prximo pulso.
58
8 RESULTADOS OBTIDOS
8.1 Instrumentos utilizados
Osciloscpio Tektronix TDS 540B;
Ponteira de corrente com amplificador Tektronix AM 503;
Ponteira diferencial Tektronix P5210.
8.2 Medio do fator de potncia
A Fig. 8.1 apresenta um ensaio realizado para determinar o fator de potncia do
circuito. So mostradas as formas de onda da tenso de alimentao VCA (Ch1), da corrente de
alimentao ICA em 1A/DIV (Ch4) e da tenso de sada Vo (Ch3), quando o circuito opera
com carga nominal. A funo Math do osciloscpio utilizada para calcular o produto
instantneo de VCA e ICA, de forma a exibir tambm a forma de onda da potncia instantnea
(Math1).
Vo (10V/DIV)
VCA (10V/DIV)
ICA(1A/DIV)
VCA.ICA
Fig. 8.1: Ensaio para medio do fator de potncia.

59
Observa-se que, como esperado, a forma de onda da corrente de alimentao ICA se
aproxima bastante da forma de onda da tenso VCA. Uma pequena distoro na corrente ocorre
em torno do cruzamento por zero, pois nessa regio o valor instantneo da tenso de
alimentao no grande o suficiente para vencer as quedas de tenso nos diodos da ponte
retificadora e alimentar o boost. Esta distoro era prevista pela simulao na Fig 4.5.
Com a ponteira de corrente ajustada na escala de 1A/DIV, o valor eficaz de tenso
exibido para o canal 4 corresponde a uma corrente ICA1,07A. A potncia aparente S,
portanto, calculada como segue:
;< . ;< 11,88V. 1,07A 12,71VA
A potncia ativa obtida do valor mdio da curva M1, tambm corrigido pela escala
utilizada na ponteira de corrente.
126,4mV 1A
t . 12,64W
10mV DIV
DIV
De posse dos valores de P e S, o fator de potncia FP calculado como segue:
t 12,64W
t
12,71VA
Logo,
FP = 0,994
sendo portanto, muito prximo da unidade.
8.3 Medio do ripple de Vo
A Fig. 8.2 apresenta o ripple de tenso na sada (Ch3) do conversor operando com
carga nominal. A tenso de alimentao (Ch1) exibida como referncia para comparao.
60
VCA (10V/DIV)
Vo (500mV/DIV)
Fig. 8.2: Medio do ripple da tenso de sada.
Observa-se que os picos positivos do ripple de Vo ocorrem durante os picos positivos e
negativos de VAC, pois nestes instantes a corrente mdia na entrada do boost atinge seu valor
mximo. A amplitude de pico a pico Vgg 450mV medida neste ripple inferior ao
especificado, atendendo as exigncias do projeto.
8.4 Regulao de Vo
8.4.1 Resposta perturbao
O funcionamento do sistema de controle da regulao da tenso de sada
comprovado pelos ensaios em regime transitrio que seguem.
No primeiro ensaio, foi aplicado um degrau de corrente Io na sada do conversor
atravs da conexo de uma carga resistiva que consome uma potncia equivalente a 0,5Pnom.
A Fig. 8.3 apresenta a tenso de sada Vo atenuada em 10x (Ch1) e a corrente
consumida pela carga na escala de 0,1A/DIV.

61
Vo (5V/DIV)
Io (0,1A/DIV)
Fig. 8.3: Ensaio da resposta perturbao de corrente na sada, com aumento da carga.
Nota-se que a tenso de sada sofreu uma queda mxima de 1,1V em relao ao seu
valor nominal. Esta queda foi um pouco maior que a prevista na simulao da Fig 6.3(c). No
entanto observa-se que o ripple de Vo, que no simulado na Fig. 6.3, contribui para esta
diferena.
O ensaio apresentado na Fig. 8.4 anlogo ao da Fig. 8.3. No entanto, 50% da carga
nominal retirada com o circuito em funcionamento.

62
Vo (5V/DIV)
Io (0,1A/DIV)
Fig. 8.4: Ensaio da resposta perturbao de corrente na sada, com diminuio da carga.
Neste caso, a perturbao causou um aumento momentneo da tenso de sada, este
superando o valor nominal em 0,9V. Em ambos os casos a tenso de sada se manteve dentro
da margem de 5% especificada.
8.4.2 Transitrio de partida
O ensaio da Fig. 8.5 mostra o comportamento da tenso de sada Vo atenuada em 10x
(Ch1) quando o circuito ligado com carga nominal.

63
Vo (5V/DIV)
Fig. 8.5: Comportamento da tenso de sada durante a partida do circuito com carga nominal.
No instante t = 200ms o circuito passa a receber alimentao. Neste momento, a
corrente de inrush carrega rapidamente os capacitores C2 e C3 at a tenso Vip15V. Aps a
inicializao do microcontrolador, a tenso de sada passa a seguir a rampa de referncia
gerada pelo software, que leva Vo a estabilizar em um valor muito prximo de Vonom.
A Fig. 8.6 mostra o mesmo ensaio realizado com 50% de carga. Neste caso ocorre um
pequeno overshoot levando Vo a um pico de 36,9V antes da estabilizao, ainda dentro da
margem de 5% do valor nominal.

64
Vo (5V/DIV)
Fig. 8.6: Comportamento da tenso de sada durante a partida do circuito com 50% de carga.
8.5 Modulao de tON
A Fig. 8.7 mostra a forma de onda da tenso Vi obtida na sada da ponte retificadora
(Ch1) e sua verso condicionada Vin para amostragem pelo microcontrolador (Ch2).
Vi (5V/DIV)
Vin (1V/DIV)
Fig. 8.7: Ensaio com as formas de onda da tenso de entrada Vi do boost e do sinal Vin condicionado
para amostragem.
65
Em Vi possvel notar a presena dos rudos causados pelo chaveamento da corrente
na entrada do conversor boost. No sinal condicionado Vin, estes rudos encontram-se
atenuados pelo filtro passivo formado por R3, R4 e C4.
Um zoom em diferentes janelas de tempo para o sinal Vin (Fig. 8.8) (Ch1) permite
observar simultaneamente o comportamento do sinal PWM Vpwm gerado pelo
microcontrolador (Ch2) e da corrente IL no indutor L2 (Ch4).
Vin (1V/DIV)
IL (1A/DIV)
Vpwm (5V/DIV)
(a)
Vin (1V/DIV)
IL (1A/DIV)
Vpwm (5V/DIV)
(b)
66
Vin (1V/DIV)
IL (1A/DIV)
Vpwm (5V/DIV)
Fig. 8.8: Ensaio mostrando Vin, a corrente instantnea em L2 e Vpwm.

(c)
(a) Vi=2V. (b) Vi=8,2V. (c) Vi=14,3V.
Observa-se que o ciclo de trabalho do PWM diminui conforme Vi aumenta dentro do
seu ciclo de 120Hz. Esta modulao de tON, originada da equao 4.10, atua de forma a tornar
o valor mdio da corrente em L2 proporcional Vi. Note na Fig. 8.8(c) que quando Vin se
encontra prximo do seu valor de pico, o tempo total de conduo de corrente em L2 levado
a cerca de 70% do perodo de chaveamento, conforme previsto no projeto para que a
conduo seja sempre descontnua.

67
9 CONCLUSES
Os resultados obtidos com os testes do prottipo confirmam os estudos realizados
sobre o funcionamento do conversor boost como pr-regulador operando em conduo
descontnua. Foi possvel observar que o equipamento desenvolvido, apesar de ser uma carga
eletrnica, apresentou um comportamento semelhante ao de uma carga puramente resistiva,
drenando correntes com forma de onda senoidal e fator de potncia muito prximo da
unidade.
Apesar deste circuito no utilizar um controle em malha fechada para a corrente de
alimentao, as aproximaes matemticas que caracterizam o funcionamento do boost em
conduo descontnua se mostraram suficientemente precisas para o correto funcionamento
do mesmo. Entende-se ainda que os clculos necessrios para implementar a tcnica de
modulao utilizada neste trabalho atravs de circuitos analgicos levaria ao uso de um
nmero maior de componentes, visto que a utilizao do microcontrolador PIC18F2431
permitiu integrar diversas operaes em um nico circuito integrado.
Tambm foi possvel notar que as teorias de controle estudadas durante o curso se
mostraram vlidas para aplicao em circuitos de potncia. Pensando-se em trabalhos futuros,
a metodologia de projeto apresentada poderia ser utilizada para desenvolver um prottipo
capaz de operar com tenses de entrada maiores e, conseqentemente, sendo capaz de
alimentar cargas de maior potncia.

68
10. REFERNCIAS
[1] BASSO, Christophe P.. Switch-mode Power Supplies: SPICE Simulations and
Practical Designs. New York: Mcgraw-hill, 2008.
[2] POMILIO, Jos Antenor. Pr-reguladores de Fator de Potncia - PFP. Campinas:

Unicamp, 2007. Disponvel em: <http://www.dsce.fee.unicamp.br/~antenor/pfp.html>.
Acesso em: 07 out. 2009.
[3] BLAUTH, Y. B. Aplicaes Industriais da Eletrnica. 2000. 244 f. Apostila da

disciplina Departamento de Engenharia Eltrica, UFRGS, Porto Alegre.
[4] ALEXANDER, Charles K.; SADIKU, Matthew N. O.. Fundamentos de Circuitos

Eltricos. Porto Alegre: Bookman, 2003. 857 p.
[5] ON SEMICONDUCTOR, 1N5400 thru 1N5408 Axial-Lead Standard Recovery

Rectifiers, 2008. Disponvel em: <http://www.onsemi.com/pub/Collateral/1N5400-
D.PDF>.
[6] INTERNATIONAL RECTIFIER, IRF540NPbF HEXFET Power MOSFET, 2003.

Disponvel em <http://www.irf.com/product-info/datasheets/data/irf540npbf.pdf>.
[7] MICROCHIP, PIC18F2331/2431/4331/4431 Data Sheet, 2007. Disponvel em:

<http://ww1.microchip.com/downloads/en/DeviceDoc/39616C.pdf>.
[8] BAZANELLA, Alexandre Sanfelice; SILVA JUNIOR, Joo Manoel Gomes da. Sistemas
de Controle: princpios e mtodos de projeto. Porto Alegre: Editora da Ufrgs, 2005.
[9] OGATA, K. Engenharia de Controle Moderno. 4 ed. So Paulo: Pearson Education

do Brasil, 2003.
[10] MICROCHIP, Fast Integer Square Root, 2000. Disponvel em

<http://ww1.microchip.com/downloads/en/AppNotes/91040a.pdf>.

Язык

Добро пожаловать в Scribd!

000736236.pdf

Загружено:

Сведения о документе

Дата загрузки

Авторское право

Доступные форматы

Поделиться этим документом

Поделиться или встроить документ

Параметры публикации

Этот документ был вам полезен?

Это неприемлемый материал?

Описание:

Авторское право:

Доступные форматы

000736236.pdf

Загружено:

Описание:

Авторское право:

Доступные форматы

Похожие издания

UNIVERSIDADE FEDERAL DO RIO GRANDE DO SUL

ANDR DE BASTIANI LANGE

CORREO DO FATOR DE POTNCIA EM FONTES

CORREO DO FATOR DE POTNCIA EM FONTES

Projeto de Diplomao apresentado ao Departamento

ORIENTADOR: Prof. Dr. Yeddo Braga Blauth

ANDR DE BASTIANI LANGE

CORREO DO FATOR DE POTNCIA EM FONTES

Este projeto foi julgado adequado para fazer jus aos

Prof. MSc. Alceu Heinke Frigeri, UFRGS

Prof. Dr. Eric Ericson Fabris, UFRGS

Prof. Dr. Yeddo Braga Blauth, UFRGS

Porto Alegre, dezembro de 2009.

minha irm Mariana Lange, pela reviso do texto.

Aos colegas do Laboratrio de Energia Solar da UFRGS e da Falker Automao

Agrcola, pelas oportunidades concedidas de aplicar os conhecimentos adquiridos durante o

O presente trabalho aborda a anlise, o projeto, a implementao e os ensaios de um

Palavras-chaves: Engenharia Eltrica; Eletrnica de Potncia; Sistemas de Controle;

Correo Ativa do Fator de Potncia; Boost PFC.

Keywords: Electrical Engineering; Power Electronics; Control Systems; Active Power

Factor Correction; Boost PFC.

4.3 Modulao com tON fixo e conduo descontnua .......................................................... 22

4.4 Modulao com tON varivel ............................................................................................ 23

7.2 Amostragem de Vin e Vout .................................................................................................. 50

7.3 Deteco de sobretenso na sada ................................................................................... 51

8.3 Medio do ripple de Vo .................................................................................................... 59

8.4 Regulao de Vo................................................................................................................. 60

8.5 Modulao de tON .............................................................................................................. 64

Fig. 1.1: Circuito de simulao do retificador de entrada tipicamente encontrado em fontes

Fig. 7.3: Fluxograma da rotina que detecta sobretenso em Vo................................................ 51

Fig. 7.4: Fluxograma da rotina de implementao do controlador PI. ..................................... 54

Fig. 8.8: Ensaio mostrando Vin, a corrente instantnea em L2 e Vpwm.. ................................... 66

Tabela 2: Valores de Kp e Ki para simulao do sistema de controle da tenso de sada. ........ 47

A/D: Analog to Digital

CA: Corrente Alternada

CC: Corrente Contnua

CPU: Central Processing Unit

DSP: Digital Signal Processor

FIFO: First In, First Out

FLL: Frequency Locked Loop

LEPACE: Laboratrio de Eletrnica de Potncia e Acionamento Eltrico

MIPS: Millions of Instructions per Second

MOSFET: Metal Oxide Semiconductor Field Effect Transistor

PFC: Power factor correction

PWM: Pulse Width Modulation

RAM: Random Access Memory

RISC: Reduced Instruction Set Computer

USB: Universal Serial Bus

UFRGS: Universidade Federal do Rio Grande do Sul

Equipamentos eletrnicos conectados rede pblica de distribuio de energia eltrica

costumam drenar correntes com elevado contedo harmnico e, conseqentemente, com

baixo fator de potncia. Os efeitos indesejveis deste comportamento incluem o aquecimento

da fiao de transformadores, de motores e de geradores. Com o passar dos anos, novos

regulamentos tm surgido visando otimizar o uso dos sistemas de distribuio de eletricidade,

despertando o interesse por solues para correo do fator de potncia em equipamentos

das perdas na transmisso e na distribuio da energia eltrica so outros fatores que

justificam a preferncia pela utilizao de conversores CA-CC que apresentem um fator de

potncia prximo ao unitrio.

1 ! . % . 1

permite determinar I+ em funo do tempo de carga tON.

() 51 . 678(9. )5 (4.6)