Академический Документы
Профессиональный Документы
Культура Документы
CIRCUITOS COMBINATRIOS
TPICOS
SUMRIO:
DESCODIFICADORES
CODIFICADORES
MULTIPLEXERS
DEMULTIPLEXERS
SOMADORES / SUBTRACTORES
COMPARADORES
I1 I0 O0 O1 O2 O3 DESCODIFICADOR 2:4
0 0 1 0 0 0
0 1 0 1 0 0
1 0 0 0 1 0
1 1 0 0 0 1
A entrada de ENABLE permite, quando activa (neste caso, a 1), que o descodificador
funcione normalmente. Quando no activa, inibe o seu funcionamento fazendo com que
todas as sadas fiquem inactivas (neste caso, todas a 0).
EN I1 I0 O0 O1 O2 O3
DESCODIFICADOR 2:4
1 0 0 1 0 0 0
X/Y
1 0 1 0 1 0 0
0 O0
1 1 0 0 0 1 0 I0 1
1 O1
I1 2
1 1 1 0 0 0 1 2 O2
0 0 0 0 0 0 0 Enable EN 3 O3
0 0 1 0 0 0 0
0 1 0 0 0 0 0
0 1 1 0 0 0 0
I1 I0 O0 O1 O2 O3 & O0
0 0 1 0 0 0 1
I1
. & O1
0 1 0 1 0 0
1 0 0 0 1 0
& O2
1
1 1 0 0 0 1 I0
& O3
O 0 = I1 . I 0 O 2 = I1 . I 0
O1 = I1 . I 0 O 3 = I1 . I 0
I1 I0 O0 O1 O2 O3
0 0 0 1 1 1
0 1 1 0 1 1
1 0 1 1 0 1
1 1 1 1 1 0
DESCODIFICADOR 3:8
74LS138
X/Y
DUAL DECODER 2:4
0
1
1
74LS139
X/Y
DUAL DECODER 2:4
2
2 1
4 2 0
3 1
2
EN 3
4
& 5
EN
6 1
2 0
1
7 2
EN 3
I3 I2 I1 I0 O1 O0
0 0 0 1 0 0
0 0 1 0 0 1
0 1 0 0 1 0
1 0 0 0 1 1
CODIFICADOR DE PRIORIDADE
I3 I2 I1 I0 O1 O0 V
0 0 0 0 0 0 0
0 0 0 1 0 0 1
0 0 1 X 0 1 1
0 1 X X 1 0 1
1 X X X 1 1 1
MULTIPLEXER
MULTIPLEXER 4:1
S1 S0 O MUX
Comportamento
0 0 D0 S0 1
S1 2
0 1 D1 O D0
D0 0
D1
1 0 D2 D1 1 O
D2
D2 2
1 1 D3 D3
D3 3
SEL(S1,S0)
S0 1
S1 S0 O
S1 1
0 0 D0
0 1 D1 &
D0
1 0 D2
&
1 1 D3 D1
1
O
&
D2
&
D3
O = D 0 . S1 . S0 + D1 .S1 . S0 + D 2 . S1 . S0 + D 3 . S1 .S0
MULTIPLEXERS: SIMBOLOGIA
1 0 0 D0
0
1
}G 0
3
0
1
}G 0
3
1 0 1 D1
0 0
1 1 0 D2
1 1
2 2 1 1 1 D3
3 3
0 X X 0
DEMULTIPLEXER
DEMULTIPLEXER 1:4
S1 S0 O0 O1 O2 O3
0 0 IN 0 0 0
0 1 0 IN 0 0
1 0 0 0 IN 0
1 1 0 0 0 IN
DEMULTIPLEXER 1:4
S0 1
S1 S0 O0 O1 O2 O3
0 0 IN 0 0 0 S1 1
0 1 0 IN 0 0
1 0 0 0 IN 0 & OUT0
1 1 0 0 0 IN & OUT1
IN
& OUT2
O 0 = IN . S1 . S0 O 2 = IN . S1 . S0
O1 = IN . S1 . S0 O 3 = IN . S1 . S0 & OUT3
DEMULTIPLEXER E DESCODIFICADORES
1
2 0
1
2
EN 3
f1(X,Y,Z) = m(1,5,7) Z
X/Y 0
1
f2(X,Y,Z) = m(0,3,4) Y 1
F1
2
2
X
4
3
4
5
6
F2
7
F = A + AB
MUX
B
A B F
A }
0
1
G 0
_
3
0 0 1 VCC F
"1" 0
0 1 1
"1" 1
1 0 1
"1" 2
1 1 0
"0" 3
VGND
F = A B + A C + ABC
A B C F
MUX
0 0 0 1
F =1 B
0 0 1 1 A }
0
1
G 0
_
3
F
0 1 0 0
F =C "1" 0
0 1 1 1
C 1
1 0 0 0
F =0 "0" 2
1 0 1 0 C 3
1 1 0 1
F =C
1 1 1 0
X/Y
A0 1 0 D0
A1 1 D1
2
2 D2
A2 1
EN 3 D3
X/Y
1 0 D4
2 1 D5
2 D6
EN 3 D7
D1 1
D2 2
D3 3
1 OUT
MUX
S2
EN
S0
S1
0
1 }
G 0
_
3
D4 0 OUT1
D5 1
D6 2
D7 3
0
S0
S1
0
1 } G 0
_
3
S0
S1
0
1 } G 0
_
3
S2 1 OUT0 OUT2
1
S3 2 2 0 D8 0
3
D0
D1 1 D9 1
D2 2 D10 2
D3 3 D11 3
1
OUT
MUX MUX
EN EN
S0
S1
0
1 }
G 0
_
3
S0
S1
0
1 }
G 0
_
3
0 D12 0 OUT3
D4 OUT1
1 D13 1
D5
2 D14 2
D6
D7 3 D15 3
A3 B3 A2 B2 A1 B1 A0 B0
+ + + +
C3 C2 C1
C4 S3 S2 S1 S0
CIRCUITO SEMI-SOMADOR
C4 C3 C2 C1
A3 A2 A1 A0
+ B3 B2 B1 B0
C4 S3 S2 S1 S0
C1 A0 B0
S0
SEMI-SOMADOR
A B Cout S Cout = A B
0 0 0 0 S = A B
0 1 0 1
1 0 0 1
A =1
1 1 1 0 S
B
&
Cout
S1
Setembro de 10 SISTEMAS DIGITAIS H. Neto, N. Horta
CIRCUITOS COMBINATRIOS TPICOS - 28
SOMADOR COMPLETO AB
Cin 00 01 11 10
S = Cin A B + Cin A B
0 0 1 0 1
+ Cin A B + Cin A B
A B Cin Cout S 1 1 0 1 0 = A B Cin
0 0 0 0 0
AB
0 0 1 0 1 Cin 00 01 11 10
& &
1
Cout
Cin
CN C3 C2 C1
FA CN-1 C4 FA FA FA FA 0
SN S3 S2 S1 S0
Exemplo
A0 comuta de 0 para 1. 0 0 0 0 1 1 1 1
Ai = 0, i0 0 0 0 0 0 0 0 1
Bi = 1, i + 1 1 1 1 + 1 1 1 1
1 1 1 1 0 0 0 0
O Ripple Carry Adder o somador mais simples possvel (que requer menos portas lgicas).
Existem inmeros circuitos alternativos para diversos compromissos velocidade/rea.
Setembro de 10 SISTEMAS DIGITAIS H. Neto, N. Horta
CIRCUITOS COMBINATRIOS TPICOS - 30
Sinal e Valor
O bit mais significativo representa o sinal, e os restantes bits representam o seu valor
absoluto.
Ex.: -9 = 10001001
Complemento para 1
O complemento para 1 de N, em n bits, definido como (2n - 1) - N.
2n 1 um nmero constitudo por n 1s.
Subtrair de 1 equivale a inverter o bit: 1 0 = 1 e 1 1 = 0.
Portanto, complementar para 1 corresponde a inverter todos os bits (0 1 e 1 0).
Ex.: -9 = 11110110 ( = 11111111 00001001 = 25510 910 ).
Complemento para 2
O complemento para 2 de N, em n bits, definido como 2n N para N 0, e 0 para N = 0.
Portanto, complementar para 2 corresponde a complementar para 1 e somar 1.
Ex.: -9 = 11110111 ( = 100000000 00001001 = 25610 910 ).
Na prtica, o complemento para 2 pode ser formado do seguinte modo: mantm-se todos os
0s menos significativos e o primeiro 1, e invertem-se todos os outros bits mais
significativos.
Setembro de 10 SISTEMAS DIGITAIS H. Neto, N. Horta
CIRCUITOS COMBINATRIOS TPICOS - 31
Exemplos
0 0 0 0 1 1 0 0
4 0 1 0 0 4 1 1 0 0
+ 3 + 0 0 1 1 + ( 3) + 1 1 0 1
7 0 1 1 1 7 1 0 0 1
1 1 0 0 0 0 0 0
4 0 1 0 0 4 1 1 0 0
+ ( 3) + 1 1 0 1 + 3 + 0 0 1 1
1 0 0 0 1 1 1 1 1 1
B3 A3 B2 A2 B1 A1 B0 A0
Complemento para 2 =
(Complemento para 1) + 1
A complementao para 1
C3 C2 C1
realizada invertendo todos os bits C4 FA FA FA FA 1
do subtractor.
A adio de 1 efectuada pondo o S3 S2 S1 S0
Carry inicial a 1.
CIRCUITO SOMADOR/SUBTRACTOR
OVERFLOW
Para se obter um resultado correcto, na adio e na subtraco, necessrio
assegurar que o resultado tem um nmero de bits suficiente. Se somarmos 2
nmeros de N bits e o resultado ocupar N+1 bits diz-se que ocorreu um overflow.
As unidades aritmticas digitais usam um nmero fixo de bits para armazenar os
operandos e os resultados, sendo necessrio detectar e sinalizar a ocorrncia de um
overflow.
Um overflow pode ocorrer na adio, se os 2 operandos so ambos positivos ou se
so ambos negativos.
Overflow = Carry N Carry N 1
Exemplos
0 1 0 0 1 0 0 0
4 0 1 0 0 4 1 1 0 0
+ 5 + 0 1 0 1 + ( 5) + 1 0 1 1
ovfl. 1 0 0 1 ovfl. 0 1 1 1
SOMADOR DE 4 BITS
TTL 74LS283
Somador de 4 bits completo: soma
2 nmeros de 4 bits cada e inclui
um bit de carry-in. Gera um
resultado da soma com 4 bits e
gera tambm um carry-out.
}
0
1
2
3
P
0
1
2
3
}
0
1
2
3
Q
CI CO
TTL 74LS85
COMP
Este circuito faz a comparao de
2 nmeros binrios de 4 bits.
O circuito pode ser ligado em
cascata, para realizar comparaes
}0
1
2
3
>
P
P>Q
entre nmeros de N > 4 bits, = P=Q
< P<Q
utilizando os 3 bits de entrada
suplementares.
}0
1
2
3
Q