1.

Para el siguiente diagrama de tiempos disee un sistema digital que responda al

mismo.

Tenga en cuenta que las entradas se representan como (I) y las salidas como (O).

Realice la simulacin del sistema y evidencie el cumplimiento de los diagramas de

tiempo planteados.

En primer lugar, se debe obtener la tabla de verdad para el diagrama de tiempo planteado.
Basado en el perfil de la entrada I0, se puede contemplar 8 instantes de tiempo involucrados
en el grfico. Por tal razn, se puede garantizar ocho posibles combinaciones binarias
gracias a ello, como se muestra en el siguiente cuadro:

I0 I1 I2 O1

0 0 0 0

1 0 0 0

0 1 0 1
 1 1 0 1

0 0 1 1

1 0 1 0

0 1 1 0

1 1 1 1

Dado que se tiene igual cantidad de salidas en 0 y 1 (columna con relleno naranja), es
posible emplear cualquiera de los dos teoremas para la determinacin de la secuencia lgica
del circuito a nivel global. Estos teoremas son el de la suma de los minterms (empleado
cuando hay menor cantidad de salidas en trminos de 1) o el de producto de maxterms
(cuando hay menor cantidad de salidas en trminos de 0). Se toma para este caso el
primero, por lo cual se identifican las filas que obtienen 1 como resultados de su
combinacin.

De acuerdo a la tabla de verdad planteada, se observa que la tercera, cuarta, quinta y octava
combinacin presentan como resultado el valor de 1. Cada una de ellas representa un
instante de tiempo en el diagrama; por lo tanto, se van a denominar a las salidas o
resultados con la letra f. Por ejemplo, la tercera recibir la asignacin f3, la cuarta f4, as
sucesivamente. A continuacin, se procede a analizar la combinacin lgica de la primera
salida.

Inicialmente podemos destacar que en la lgica digital, se dominan dos tipos de

operaciones segn las reglas del Algebra de Boole, estas son suma y producto. La primera
est asociada al comportamiento de la compuerta lgica OR, mientras que la segunda se
encamina a AND. Adems, debemos tener en cuenta las tablas de verdad para estos 2 tipos
de operaciones y el de la compuerta NOT como se ilustra en los Cuadros 1, 2 y 3.

TABLA DE VERDAD
A B C X
0 0 0 0
0 0 1 0
0 1 0 0
0 1 1 0
1 0 0 0
1 0 1 0
1 1 0 0
1 1 1 1
 Cuadro 1. Tabla de verdad para compuerta AND.

TABLA DE VERDAD
A B C X
0 0 0 0
0 0 1 1
0 1 0 1
0 1 1 1
1 0 0 1
1 0 1 1
1 1 0 1
1 1 1 1

Cuadro 2. Tabla de verdad para compuerta OR.

TABLA
DE
VERDAD
A X
0 1
1 0

Cuadro 3. Tabla de verdad para compuerta NOT.

En primera instancia, la salida f3 es resultado de la secuencia de entradas 010, sin

embargo, al observar en el Cuadro 1, se obtendra un valor de 0. As que para obtener la
salida de 1, se emplea la siguiente secuencia:
Como se puede apreciar, los guiones en la parte superior de la primera y tercera entrada
indican que los valores de ellos son invertidos gracias al empleo de una compuerta
NOT, haciendo de esta forma que la combinacin sea consistente en la obtencin del
valor de 1 como se desea lograr.

Para el caso de f4, se obtiene a partir de la secuencia 110. De igual forma que en el caso
anterior, observando el Cuadro 1 se evidencia como salida un valor de 0. Por lo tanto,
una de las entradas se somete por medio de una compuerta NOT como se demuestra a
continuacin:

De la misma manera, se exponen asunciones similares para las dems salidas. Para f5,
por ejemplo,

Por ltimo, f8:

En conclusin, la salida global del circuito lgica corresponder a la siguiente

expresin:

Con relacin a la ltima expresin obtenida, se pueden inferir las siguientes condiciones
para el diseo del circuito:

El circuito consta inicialmente de un generador de pulsos 555 cuya seal es

transmitida a un contador 74LS192, trabajando como un sistema secuencial
sncrono para que cada entrada intercambie de valor de forma cclica y se efecten
las combinaciones presentes en la tabla de verdad del presente ejercicio.
Las 3 salidas del contador consistirn en las seales de entrada del circuito lgico a
disear, como se visualizara posteriormente. Por lo anterior, el circuito lgico
constara de 3 tipos de entrada y una salida generada a partir de las combinaciones
de estos.
 Cada entrada posee 2 divisiones: una directa, la cual ingresa a una compuerta lgica
de tipo AND; y otra inversa, la cual es separada de la directa para ingresar a una
compuerta NOT y obtener un valor inverso como la caracterstica lo indica.

Existen 3 compuertas NOT, una para cada estado.

Como se demostr en el anlisis matemtico, realizado a travs del teorema de

minterms, cada salida con valor 1 va agrupada como un producto de 3 entradas; por
ello, como existen 4 salidas de esta forma, sern instaladas 4 compuertas AND con
tres entradas.

Dado que la salida global del sistema est compuesta por la suma de 4 elementos
que son los productos mencionados anteriormente, se inserta en el simulador una
compuerta OR con 4 entradas, cada una proveniente de las salidas de las de tipo
AND. De esta forma, se obtiene la salida final siendo la definitiva del circuito.

Una vez fueron descritas las especificaciones necesarias, se procedi a montar el

circuito que se ilustra en la Figura 1.

Figura 1. Circuito secuencial lgico automatizado por un generador de pulsos 555

y un contador sncrono 74LS192 diseado en Proteus 8.

Para comprobar su funcionamiento, se hace correr la simulacin observndose como se

alternan continuamente, mediante las pruebas de estado lgico instaladas para las
 entradas y salida del sistema. En la Figura 2, se evidencia la combinacin 110(I0 = 1, I1
= 1, I2 = 0), dando como valor de salida O1 = 1. Si se observa en la tabla de verdad del
diagrama de tiempo, se puede contemplar que cumple con lo esperado. Y de esta forma
se podrn apreciar las distintas combinaciones pertenecientes al esquema al mantener la
simulacin en modo de corrida.

Figura 2. Circuito secuencial lgico automatizado cuando se activa la simulacin.

Este circuito logrado demuestra la aplicacin del algebra booleana como herramienta
para el diseo de estos sistemas, y as obtener notorios esquemas digitales con la
correspondiente definicin de las compuertas ideales para su alcance.

2. Una empresa requiere implementar un sistema de conteo de usuarios de dos

oficinas de atencin al cliente, las cuales llamaremos A y B, que cumpla las
siguientes condiciones. (Seguir trabajando con el simulador proteus).

- Si en A han ingresado ms personas que en B se debe encender un LED Amarillo.

- Si en B han ingresado ms personas que en A se debe encender un LED verde.

- El conteo debe ir hasta 9 y si sale una persona debe descontarla.

a) Realice el diseo del circuito y la simulacin del mismo.

Configuracin del circuito en la Figura 3:

Figura 3. Diseo de un sistema de conteo ascendente y descendente en Proteus 8.

Se puede observar que al momento de correr la simulacin, cmo se encienden y apagan los
LED, y el valor del display varia simultneamente en la Figura 4.
Figura 4. Simulacin del sistema de conteo.