INSTITUTO TECNOLGICO Y DE ESTUDIOS SUPERIORES DE OCCIDENTE

Simulation Methods for

Electronics Circuit with
SPICE
Homework 3
Fernando Snchez Hernndez MD685074
02/04/2014
Exercise 1

Simulate the transient response of the following monostable mulivibrator using SPICE. As
an input trigger signal vI, using the illustrated waveform. Simulate the circuit from 0 to
3ms. Assume R1 = 1K, R2 = 9K, R3 = 50K, R4 = 100K, C1 = Cs = 0.1F, OP-Amp
A741, diode 1N4148. Use biasing voltage for the Op-Amp such that it saturates to 15V
(vA = 15 V at steady state). Plot the voltage vA, vB, vC, and vE.

Schematic

Input signal

Figure 1 Schematic and input signal exercise 1

Solution

For a preliminary test of the OPAM subcircuit model on SPICE, I did the following, with
the purpose of understand how use the sub circuits on SPCIE language.

Netlist Results
Simulation

Figure 2 Inverter Amplifier test with UA741 SPICE model

The circuit basically is the simple inverter amplifier configuration with UA741 SPICE
model. The input signal is sine wave with a frequency of 1 kHz.

Figure 3 Circuit Netlist Homework 3 exercise 1

V(in) V(E)

V(C)
V(B)

Figure 4 Results Circuit

 V(A)

V(in) V(A)

Figure 5 Results Circuit

Exercise 2

Using SPICE as a curve tracer, plot versus IB taking VCE as a parameter. Vary IB from
0.5A to 300A, and generate 4 plots for VCE = 1v, 10v, 19v and 28v, respectively. Plot
two families of the curves, one for the BJT 2N2222, and other one for the BJT 2N3904.

Solution:
 Figure 6 Netlist - Exercise 2

Transistor BJT - 2N2222 Curves

0.5A < IB < 300 A ; VCE = 1v
IC Gain -

150 @
IB = 100A

IC 15mA

Verification Results
IC
DC = IC = IB DC
IB
From plots we takes the following values
IB 100A, 150

I C = (100 A )(150 ) = 15 mA
Figure 7 Gain () Verification
In the figure 7 is showing the relationship between base current and collector current, on
the exercise was took the gain of the transistor when the base current is equal to 100uA. Is
appreciate that gain is affected to base current of the transistor. Is appreciate that gain is
affected by base current of the transistor. The gain of the transistor is keep constant to until
it is operating in saturation region.

Transistor BJT - 2N2222 Curves

Sweep 0.5A < IB < 300 A
Gain @ VCE = 1v Gain @ VCE = 10v

IB(A) IB(A)
Gain @ VCE = 19v Gain @ VCE = 28v

IB(A) IB(A)

Figure 8 Gain () response to Vce = 1v, 10v, 19v and 28v

Transistor BJT - 2N2222 Curves

Sweep 0.5A < IB < 300 A
Gain

@ VCE = 28v
@ VCE = 19v
@ VCE = 10v
@ VCE = 1v

IB(A)

Figure 9 Gain () vs IB to Vce = 1v, 10v, 19v and 28v

 Transistor BJT - 2N2222 Curves
Sweep 0.5A < IB < 300 A
IC(mA)

IC @ VCE = 28v
IC @ VCE = 19v
IC @ VCE = 10v
IC @ VCE = 1v

IB(A)

Figure 10 IC vs IB to Vce = 1v, 10v, 19v and 28v

Transistor BJT 2N3904 Curves

Sweep 0.5A < IB < 300 A
Gain @ VCE = 1v Gain @ VCE = 10v

IB(A) IB(A)
Gain @ VCE = 19v Gain @ VCE = 28v

IB(A) IB(A)

Figure 11 Gain () response to Vce = 1v, 10v, 19v and 28v

 Transistor BJT - 2N3904 Curves
Sweep 0.5A < IB < 300 A
Gain

@ VCE = 28v

@ VCE = 19v

@ VCE = 10v

@ VCE = 1v

IB(A)

Figure 12 Gain curves () vs IB to Vce = 1v, 10v, 19v and 28v

Transistor BJT - 2N3904 Curves

Sweep 0.5A < IB < 300 A
IC(mA)

IC @ VCE = 28v
IC @ VCE = 19v

IC @ VCE = 10v
IC @ VCE = 1v

IB(A)

Figure 13 IC vs IB to Vce = 1v, 10v, 19v and 28v

Exercise 3

Using the interactive interpreter language of WinSpice, write a file to plot 6 times the
small signal voltage gain of the amplifier shown below, from 10Hz to 900MHz, assuming
that for each plot the parameter of the MOSFETs take the values of 0V-1, 0.01V-1, 0.02V-
1
, , 0.05V-1. Assume that the ionternal parameters of the MOSFETs are: nCOX =
60A/V2, pCOX = 30A/V2, VTN = 0.8V, VTP = -0.8V (Use level 2 MOSFET models).

Figure 14 Exercise 3 - Homework 3

Solution:

Figure 15 Netlist - Exercise 3 Homework 3

 Vo @ = 0.00 Vo @ = 0.01

Vo = 10v
Vo = 9.56v

Vo @ = 0.02 Vo @ = 0.03

Vo = 9.25v Vo = 8.9v

Vo @ = 0.04 Vo @ = 0.05

Vo = 8.75v Vo = 8.55v

Figure 16 Vo vs LAMBDA

Exercise 4

Simular el siguiente convertidor generalizado de impedancia utilizando SPICE. El

convertidor est configurado para simular una inductancia activa de 1H a partir de un
capacitor de 1F, con los siguientes valores: R1 = R5 = 1K, R2 = R3 = 3.3K, C4 = 1F.
Utilizando subcircuitos para modelar los Op-Amps, considerar dos casos:

a) Cuando los Op-Amps son del tipo A741

b) Cuando los Op-Amps son casi ideales (con resistencia de entrada de 100M,
resistencia de salida de 0.01, y ganancia a lazo abierto de 106 V/V).

Usando SPICE, obtener la respuesta a la frecuencia del circuito, de 8Hz a 8KHz, en escala
lineal, graficando:

a) La impedancia de entrada del circuito, Zin = vL/iL (graficar magnitud de Zin y ngulo
de fase de Zin en grados)
b) La inductancia equivalente Leq de la impedancia de entrada, Leq = Im{Zin}/(2f).
 Figure 17 Exercise 4 - Homework 3

Solucin:

El netlist del circuito es el siguiente:

Figure 18 Netlist of the Exercise 4 Homework 3

 Figure 19 Netlist OPAM_IDEAL

The results with UA741 OPAM are the following:

Figure 20 Impedance input to the circuit with UA741 OPAM

En la figura 20 se muestra la respuesta de la impedancia de entrada del circuito convertidor

de impedancia con el modelo spice del OPAM UA741. La respuesta esperada del circuito,
se encuentra dentro de un rango de frecuencia, es decir la respuesta de un inductor ideal,
solamente es alcanzada en el rango de 8Hz a 4.5KHz, aproximadamente, esto es debido a
las capacitancias parasitas del dispositivo UA741.

Figure 21 Phase of the impedance

Figure 22 Inductance of the circuit CGI with UA741

El valor de inductancia esperado es de 1H, este valor es alcanzado por el circuito dentro un
primer rango de frecuencia, aproximadamente de 8Hz a 2KHz, despus de los 2KHz se
aprecia una diferencia entre el valor esperado y el valor obtenido. Esto debido tambin al
efecto de las capacitancias parasitas del dispositivo. Esto se puede apreciar en la figura 22
donde claramente se aprecia el efecto de la frecuencia sobre la inductancia.
 Figure 23 Phase of the current of the circuit CGI with UA741 OPAM

En la figura 23 se muestra la fase de la corriente de entrada, inicialmente como se espera

tiene un atraso de 90 respecto al voltaje, pero esta diferencia disminuye conforme la
frecuencia aumenta, mostrando una respuesta capacitiva y no inductiva como se espera.

Figure 24 Phase of the input current vs Phase of the input voltage with UA741 OPAM

En la figura 24 se muestra la diferencia de fase entre la corriente de entrada y el voltaje de

entrada, se puede apreciar una clara diferencia de 90 durante casi todo el rango de
frecuencia de prueba. Aproximadamente despus de los 5.5KHz se puede observar que esta
diferencia de 90 disminuye.
Ahora sustituimos el UA741 por un modelo spice de un OPAM ideal, la respuesta del
circuito es la siguiente.

Figure 25 Impedance response of the CGI with IDEAL OPAM

En la figura 25 se muestra la impedancia del circuito CGI con un modelo spice de un OPAM ideal,
como se esperaba la impedancia del circuito mantiene una pendiente constante, es decir el valor de
la inductancia no se ve afectada por la frecuencia de la seal de entrada, como sucede en un
inductor ideal.

Figure 26 Phase of the Inductance with ideal OPAM.

 Figure 27 Inductance emulated of the circuit, the L value is constant with ideal OPAM

En la figura 27 se puede observar la inductancia emulada por el circuito CGI con un

modelo spice ideal de un OPAM, el valor esperado es de L = 1H, y este se mantiene
constante durante todo el rango de frecuencia, comportamiento similar a un inductor ideal.

Figure 28 Phase of the Current with ideal OPAM

La respuesta en fase de la corriente, en un inductor ideal, la corriente tiene un atras con

respeto al voltaje de 90, en la figura 28 claramente se observa, una desfase de 90. En la
figura 29 se muestra la respuesta en fase de corriente contra el voltaje, la diferencia en fase
es de 90, un atras de la corriente respecto al voltaje.
 Figure 29 Response of Phase current vs voltage with ideal OPAM

Figure 30 Impedance of the CGI with UA741 OPAM model spice vs ideal OPAM model spice
 Figure 31 Inductance of the CGI with UA741 OPAM model spice vs ideal OPAM model spice

En la figuras 30 y 31 se muestra la diferencia en la respuesta del circuito CGI implantado

con modelos spice de un UA741 (Za y La, impedancia e inductancia respectivamente) y
un modelo spice ideal de un OPAM (Zb y Lb, impedancia e inductancia respectivamente).

Figure 32 Current phase of the CGI with UA741 OPAM model spice vs ideal OPAM model spice
Exercise 5

Simular un termistor convencional (NTC) de oxido-metal utilizando spice. El termistor

debe modelarse a partir de tres datos experimentales usando la relacin de Steinhart-Hart,
dada por:

1
= + ln + ln

Los datos experimentales son:

RT (T=273 K) = 2.2k

RT (T=300 K) = 1k

RT (T=320 K) = 395

Donde RT es la resistencia del termistor y T es su temperatura en Kelvin.

a) Usando cualquier herramienta de anlisis numrico (MATLAB, Excel, etc.),

encontrar los valores A, B y C a partir de los datos experimentales y de la ecuacin
de Steinhart-Hart.
b) Simular en SPICE la ecuacin de Steinhart-Hart, graficando RT de los 230 K a los
320 K.

Solucin:

De la ecuacin Steinhart-Hart y de los datos experimentales obtenidos del modelado del

termistor, se pueden sustituir para obtener el siguiente sistema de ecuaciones simultneas.

Ecuacin 1

1
+ ln 2.2 10 + ln 2.2 10 =
273
Ecuacin 2

1
+ ln 1 10 + ln 1 10 =
300
Ecuacin 3

1
+ ln 395 + ln 395 =
320
Utilizando MATLAB se puede resolver el sistema ecuaciones simultneas, el programa
siguiente resuelve el sistema.
 Figure 33 MATLAB program to solve the equation system simultaneous

La solucin al sistema de ecuaciones es la siguiente:

Figure 34 Solution with MATLAB program

La solucin al sistema de ecuacin se muestra a continuacin otra vez:

A = 4.702567445944E-3
B = -4.598813380163E-4
C = 5.483662909584E-6
Despejando RT de la ecuacin Steinhart-Hart, se obtiene la siguiente expresin:

Ecuacin 41:

! " !#
=
Donde:

Ecuacin 51:

1

$=

Ecuacin 61:

$
& = '( ) +
3 4

Resolviendo la ecuacin para la resistencia.

Si partimos de la ecuacin:

1
= + ln + ln

Si ln(RT) = x y sustituimos:

1 1 1
+ + ++ = + + ++ =0 ( + + ++ = 0)

1 1

+ + ++ = 0; / = ,1 =

+ + /+ + 1 = 0

La ecuacin anterior corresponde a la forma canonca y reducida de una ecuacin cubica, se

puede resolver aplicando el mtodo de Cartano, de la siguiente manera:

+ + /+ + 1 = 0 ; + = 3 + 4

3+4 + 3 + 4 / + 1 = 0 3 + 33 4 + 334 + 4 + 3 + 4 / + 1 = 0
 3 + 4 + 334 + / 3 + 4 + 1 = 0

Estableciendo las siguientes equivalencias:

5 5
1) 334 + / = 0 34 = 34 = 6 7
2) 3 + 4 + 1 = 0 3 + 4 = 1

Ahora se tiene un sistema simultneo de 2 ecuaciones con 2 incgnitas. Multiplicamos la

ecuacin 2 por u3.

3 + 4 = 1 3

3 + 3 4 = 13
/
3 + 34 = 13 ; 34 =
3
/
3 + 13 = 6 7
3
De la ecuacin anterior el primer termino se puede escribir de la forma a2 +2ab+b2

1 1 1 /
3 + 23 6 7 + 6 7 = 6 7 + 6 7
2 2 2 3
1 1 /
63 + 7 = 6 7 + 6 7
2 2 3
Despejando u

1 1 / 1 1 /
3 + = '6 7 + 6 7 ; 3 = + '6 7 + 6 7
2 2 3 2 2 3

1 1 / 1 1 /
3 = 8 + '6 7 + 6 7 = 9 + '6 7 + 6 7 :
2 2 3 2 2 3

Ahora con la solucin de u, se puede resolver para v

;

1 1 /
3 + 4 = 1 4 = 1 <9 + '6 7 + 6 7 : =
2 2 3
 1 1 /
4 = '6 7 + 6 7
2 2 3

1 1 / 1 1 /
4 = 8 '6 7 + 6 7 = 9 '6 7 + 6 7 :
2 2 3 2 2 3

Y recordamos que:

+ =3+4

Por lo tanto
; ;

1 1 / 1 1 /
+ = 9 + '6 7 + 6 7 : + 9 '6 7 + 6 7 :
2 2 3 2 2 3

Que esta es una raz de la ecuacin, pero como es una ecuacin de 3 grado tiene 3 races.
Las races faltantes las podemos encontrar de la siguiente manera.

La ecuacin

3 + 4 = 1

Se puede expresar de la siguiente manera:

3 + 4 = 3 + 4 3 34 + > = 1

Y como se comprob u+v es una raz de la ecuacin, en este caso solo nos interesa la
siguiente expresin:

3 34 + 4 = 0
/
3 + 234 + 4 = 34 + 234 ; 34 =
3
/
3+4 = 3 6 7 3 + 4 = /
3

3 + 4 = ?/

Donde:
 ;
@ @ 5 @ @ 5
3 = ' + 6 7 + 6 7 = + 6 7 + 6 7 !

;
@ @ 5 @ @ 5
4 = ' 6 7 + 6 7 = 6 7 + 6 7 !

Por lo tanto:
;

1 1 /
3 = ?/ 9 '6 7 + 6 7 :
2 2 3

1 1 /
4 = ?/ 9 + '6 7 + 6 7 :
2 2 3

Adems:

3+4 = 3+4 3+4

Las races de x son

; ;

1 1 / 1 1 /
+ = B<?/ 9 '6 7 + 6 7 : = + <?/ 9 + '6 7 + 6 7 : =
2 2 3 2 2 3

; ;

1 1 / 1 1 /
+ , = B2?/ 9 '6 7 + 6 7 : 9 + '6 7 + 6 7 :
2 2 3 2 2 3

Las races de la ecuacin

+ + /+ + 1 = 0
Son las siguientes:
; ;

@ @ 5 @ @ 5
+C = + 6 7 + 6 7 ! + 6 7 + 6 7 !

; ;

@ @ 5 @ @ 5
+ = '2?/ 6 7 + 6 7 ! + 6 7 + 6 7 !

; ;

@ @ 5 @ @ 5
+ = '2?/ 6 7 + 6 7 ! + 6 7 + 6 7 !

Este ejercicio no se pudo resolver, ya que al momento de hacer la sustitucin de py q, en

la parte del discriminante, arrojaba un nmero negativo, a este nmero se le extrae la raz,
lo cual arroja un nmero imaginario; el error encontrado es el siguiente:

1 2 / 3
=( ) +( )
2 3
S, > 0, la ecuacin pose una solucin real y dos complejas.
S, = 0, las 3 races son iguales y al menos 2 son iguales.
S, < 0, las 3 races son reales

En nuestro caso

1

/= ,1 =

A = 4.702567445944E-3
B = -4.598813380163E-4
C = 5.483662909584E-6

p = -83.86389638
q = 189.5747058 @ T = 273 K
 2 3
189.5747058 83.86389638
= ! + ! = 12860.82529
2 3
Es el caso

S, < 0, las 3 races son reales

Como se demuestra las 3 races son reales, la ecuacin en funcin de la temperatura para
obtener la resistencia es la siguiente:
; ;
N N
C MM C R C MM C R
J M J J M J
I 9 K : M
MI9 K :Q Q I 9 K : M
MI9 K :Q Q
M S M S
H MH P 6 7 P H MH P "96 K 7: P
H M
"MH K : P "H M P
H M P "9 P H M
MH P P
H MH P P H MH P P
M
M M
M
LG O LG O
= G O G O

Esta es la expresin que se indica en la literatura y que fue determinada, pero al momento
de querer evaluar la siguiente parte:

189.5747058 83.86389638
'( ) +( ) = 12860.82529 =
2 3

12860.82529 = U12860.82529VU1V

= 113.4055787 W

Esto indica un error, se esperan cantidades reales, y lo que se obtienen son cantidades
imaginarias, que no concuerdan con lo esperado. Dado que el trabajo y las soluciones
encontradas pudieran estar equivocadas o ser incorrectas, se opto por utilizar el poder de
cmputo de MATLAB, mediante su procesamiento simblico, el resultado es el siguiente:
 Races

Figure 35

Figure 36

El cmputo simblico de MATLAB, arroja resultados distintos, una raz real y dos
complejas, pero muestra el mismo problema, en conclusin, no se pudo reolver.
Exercise 6

Medidor de Flujo. Se desea disear y simular con SPICE la electrnica necesaria para
acondicionar la seal proveniente de un sensor de flujo volumtrico, de forma que cuando
el flujo sea 20gal/min el voltaje de salida del circuito sea 0V, y caudal el flujo sea 150
gal/min el voltaje sea 5V.

Figure 37 Flow sensor

El sensor de flujo volumtrico es del tipo fuelle-LVDT y opera bajo el principio de

Bernoulli. El sensor puede modelarse utilizando las ecuaciones mostradas abajo.

Figure 38 Diagram of the system and mathematical model

Utilizando el siguiente circuito de acondicionamiento para la seal del sensor de flujo, con
VR = 0.7V.

a) Elegir los valores de R1, , R6 , para lograr el acondicionamiento deseado.

b) Simular el circuito completo y verificar el acondicionamiento de la seal
(considerar que los OPAMS usados son A741, polarizados con 9V.
 Figure 39 Signal conditioning circuit

Solucin:

De las ecuaciones mostradas en la figura 3, la funcin de transferencia del sensor es la

siguiente:

X
X = YC Z Z = ( )
YC

La salida del voltaje del sensor est determinada por la siguiente expresin:

[\ = Y Z

Sustituyendo la ecuacin anterior en la ecuacin de VS

X
[\ = Y ( )
YC

El rango de caudal que el sensor se encargara de medir es el siguiente:

Q1 = 20 gal/min
Q2 = 150 gal/min

El voltaje de salida que se espera es el siguiente:

bcd
^ I 20eaf Q
[\C = 61.8_`a7 H bcd P
= 50.41928538 10 V
119.5 eaf;
G psiR O
 bcd
^ I 150eaf Q
[\ = 61.8_`a7 H bcd P
= 2.363404002V
eaf
119.5 ;
G psiR O

Con lo cual se espera la siguiente respuesta del sensor

Vs
3

2.5

1.5
Vs

0.5

0
0 20 40 60 80 100 120 140 160
Q (gal/min)

Figure 40 Response expected of the sensor

La funcin de transferencia del circuito acondicionador se puede obtener si se resuelve por

etapas y al final se conjuntas las ecuaciones correspondientes de cada etapa.

Etapa 1 Etapa 2 Etapa 3

Figure 41
La etapa 1 se puede resolver y encontrar los voltajes en cada uno de sus nodos, por medio
de las siguientes expresiones.

VA = VSENSOR

VB = 0
R
VC = VA 1 + 2
R1
R
VD = VA 2
R1

(VC VD ) = VA R1 + 2 R2

R1

Figure 42

La etapa 1 y 2 son similares, y corresponden a una configuracin de restador inversor

comn, la expresin de esta configuracin es la siguiente.

R
V O= (V D V C ) 4
R3

Figure 43
 2 R R R
VO = VR + VSENSOR 1 + 2 4 6 R1 = 2R2
R1 R3 R5

R R
VO = VR + 2VSENSOR 4 6 R4 = R3
R3 R5

R
VO = (VR + 2VSENSOR ) 6
R5

Figure 44

Se establecieron los siguientes valores, que se encuentran dentro del rango comercial.

R1 = 2.4k
R2 = 1.2k
R3 = 1.2k
R4 = 1.2k
R5 = 1.2k
R6 = 1.49k

Se espera que la salida al final del circuito acondicionar, a una entrada lineal, presente la
siguiente respuesta:
Sensor Transfer Function
6

4
V
m2 = 38.46153846 E 3
gal
min
3 Vs_1(Volts)
Vs_2(Volts)

V
1 m1 = 17.79219013E 3
gal
min

0
0 20 40 60 80 100 120 140 160 Q (gal/min)

Figure 45
El circuito acondicionador de seal es el siguiente:

vina c e

a g
h
b
vo
k
vr

vinb d f

vdd = Supply Positive Voltage

vss = Supply Negative Voltage

Figure 46 Netlist SCC

Banco de prueba conectado al sensor

Figure 47 Sensor Test-Bench Netlist

Figure 48 SCC response with sensor