Unidad III: Circuitos

secuenciales
 Clk
Los circuitos que cambian su estado en el borde creciente o
decreciente se llaman disparados por borde (edge-
triggered).
Los circuitos disparados por nivel (Level triggered) cambian
su estado cuando la seal de reloj alcanza su mximo o
mnimo valor de voltaje.

Flanco de subida Flanco de bajada

CLK
Flip Flops
CLASIFICACIN SEGN TIPO DE SINCRONISMO FLIP-FLOPS

ASINCRNICOS (No hay entrada de reloj)

FLIP-FLOPS SINCRNICOS Sensibles a nivel de reloj (1) Sensibles a flanco de
reloj (2)

CLASIFICACIN SEGN TIPO DE FUNCIN

FLIP-FLOPS ASINCRNICOS: Tipo /S/R Tipo RS

FLIP-FLOPS SINCRNICOS: Tipo D (Delay) Tipo T (Toogle) Tipo JK
 Memoria concepto
A

B=C

En este ejemplo, una vez que la salida se pone a 1 por la realimentacin

que existe con la entrada no hay manera alguna de que la salida siga
respondiendo a la entrada A.
Esto esconde una cierta capacidad de memorizar un evento ya que ahora
a diferencia de los circuitos combinatorios nos encontramos con uno del
tipo secuencial: Aqu la salida no slo depende de la entrada sino adems
de su estado previo.

ESTE CONCEPTO ES MUY IMPORTANTE YA QUE LA CAPACIDAD DE UN

CIRCUITO DE MEMORIZAR DA ORIGEN A UNA SERIE DE DISPOSITIVOS
TALES COMO FLIP-FLOPS, CONTADORES, REGISTROS DE
DESPLAZAMIENTO, MICROPROCESADORES, MEMORIAS, ETC.
Flip-Flop asincronos

Este circuito se denomina Flip-flop SR

SET

RESET
/Q
Q
Tabla de verdad del Flip-flop SR

RESET SET Q /Q
0 0 Prohibido Prohibido
0 1 0 1
1 0 1 0
1 1 SE MANTIENE SE MANTIENE

Disee el circuito en Live Wire para comprobar los estados de la tabla de verdad
Del Latch o flip flop SR.
Flip-Flop asincronos con compuertas NOR

Este circuito se denomina Flip-flop SR

SET

RESET
/Q
Q
Tabla de verdad del Flip-flop SR
con cmpuertas NOR

RESET SET Q /Q
0 0 SE MANTIENE SE MANTIENE
0 1 1 0
1 0 0 1
1 1 prohibido prohibido

La condicin prohibida en este caso es cuando rs = 11 ya que si rs = 00 y se pasa

a rs = 11 el resultado de las salidas es impredecible.

Adems rs = 11 d Q /Q = 00 lo que no es admisible.

 FLIPS-FLOPS

Un biestable, tambin llamado bscula

(flip-flop en ingls), es un
multivibrador capaz de permanecer en un
estado determinado o en el contrario
durante un tiempo indefinido. Esta
caracterstica es ampliamente utilizada
en electrnica digital para memorizar
informacin.
 TIPOS de FLIPS-FLOPS

De acuerdo al decodificador que maneja

las entradas del biestable, los flip
flops se agrupan en:
Tipo D (latch)
Tipo T (Toggle)
Tipo S-R
Tipo J-K
DISEO DE FLIP FLOPS

Para el diseo de Flip Flops se

utiliza el concepto de un decodificador
para el manejo de la celda binaria.
El diseo de cualquier flip flop se
puede reducir a la utilizacin de una
celda binaria para memorizar un estado
y un decodificador que permita manejar
sus los estados de las entradas.
 DISEO DE FLIP FLOPS

El decodificador es un
circuito de lgica
combinatoria con 3
entradas y 2 salidas
tal que dependiendo de
los valores de S, R y
CLK, ponga en las
entradas /sa y /ra los
valores correctos para
que el conjunto cumpla
con la tabla de verdad
del Flip-Flop RS
sincrnico.
 CIRCUITO FINAL DEL FLIP-FLOP SR
SINCRNICO DISPARADO POR NIVEL ALTO
DE RELOJ
Tabla de verdad
CLK RESET SET Q /Q
1 0 0 SE SE
MANTIENE MANTIENE

1 0 1 1 0
1 1 0 0 1
1 1 1 /Q Q
0 1 1 Q /Q

Comprobar la tabla de verdad con el simulador Live Wire

 CIRCUITO FINAL DEL FLIP-FLOP JK
SINCRNICO DISPARADO POR NIVEL ALTO DE
RELOJ
Tabla de verdad
CLK RESET SET Q /Q
1 0 0 SE SE
MANTIENE MANTIENE

1 0 1 1 0
1 1 0 0 1
1 1 1 /Q Q
0 1 1 Q /Q

Para JK = 11 las salidas estarn

Compruebe el funcionamiento oscilando permanentemente Las salidas mantienen
Con el simulador LiveWire si el CLK est en 1. el estado anterior antes
de la bajada de CLK.
 Investigue sobre el flip-flop T y D
as como su tabla de verdad.