Libro de Apoyo PDF

Nuevas Tecnologas en los
Dispositivos Electrnicos
Coordinador :
Francisco Gmiz Prez
Autores:
Andrs Godoy Medina
Andrs Roldn Aranda
Carlos Sampedro Matarn
Juan Antonio Jimnez Tejada
Juan Bautista Roldn Aranda
Juan Enrique Carceller Beltrn
Francisco Gmiz Prez
Francisco Jimnez Molinos
Pedro Cartujo Casinello
Dpto. Electrnica y Tecnologa de Computadores

Universidad de Granada
AUTORES: A. Godoy, A. Roldn, C. Sampedro, J.A. Jimnez Tejada, J.B.
Roldn, J.E. Carceller, F.Gmiz, F. Jimnez, P. Cartujo Cassinello
TITULO: NUEVAS TECNOLOGAS EN LOS DISPOSITIVOS
ELECTRNICOS
Ao publicacin: 2008
ISBN: 978-84-691-4090-1
Depsito legal: GR-1413-2008
Editorial: Departamento de Electrnica y Tecnologa de Computadores
Lugar publicacin: Granada
Resumen:
Nuevas tecnologas en los dispositivos electrnicos es un libro de texto cuyo
principal objetivo es proporcionar los fundamentos bsicos de los dispositivos
electrnicos ms comunes: uniones, el transistor bipolar y los transistores de
efecto campo metal-xido-semiconductor (MOSFET), metal-semiconductor
(MESFET) y de unin (JFET). Antes de abordar estos dispositivos hay un primer
captulo donde se asientan las bases de los semiconductores. Despus del estudio
de estos dispositivos clsicos hay un captulo dedicado a dispositivos
optoelectrnicos. La tecnologa de fabricacin de circuitos integrados tambin se
aborda en este libro con captulos dedicados al crecimiento de semiconductores,
su impurificacin, el crecimiento controlado de otros materiales, la litografa y el
grabado. A continuacin se trata de forma especfica la tecnologa de fabricacin
de circuitos integrados y finalmente se tratan aspectos industriales de la
fabricacin de componentes. El libro termina con captulos dedicados al
modelado de dispositivos electrnicos y los procesos de fabricacin. El libro
forma parte de los resultados de un proyecto de innovacin docente denominado
Aplicaciones de las nuevas tecnologas a
la enseanza de los dispositivos electrnicos. Los contenidos de este libro
tambin estn disponibles en formato web en la pgina del departamento de
Electrnica y tecnologa de computadores:
http://electronica.ugr.es/~amroldan/deyte/
Summary:
New Technologies in electronic devices is a textbook intended for
undergraduate courses. Our aim is to provide the basic principles of common
semiconductor devices: junctions, the bipolar transistor, and field-effect-
transistors (FET), such as the metal-oxide-semiconductor FET (MOSFET), the
junction FET (JFET) and the metal-semiconductor FET (MESFET). In a first
chapter, the fundamentals of semiconductors are given. After these classical
devices are studied there is a chapter where optoelectronic devices are treated.
There is a group of chapters devoted to silicon processing techniques such as
oxidation, ion implantation, lithography, etching. The fabrication processes of
integrated circuits are also described. The book finishes with two chapters
devoted to modelling of electronic devices and processes. This textwook is one of
the results of an educational project carried on at the University of Granada,
called Applications of the new technologies in teaching electronic devices. The
contents of this book can also be browsed in the webpage
http://electronica.ugr.es/~amroldan/deyte/
Contenidos:
Fundamentos de semiconductores.
Uniones semiconductoras.
El transistor de unin bipolar.
La estructura metal aislante semiconductor.
El transistor de efecto de campo MOS.
El transistor de efecto de campo de unin.
El transistor de efecto campo metal-semiconductor.
Dispositivos optoelectrnicos.
Crecimiento de semiconductores.
Impurificacin controlada de semiconductores.
Crecimiento y deposicin de pelculas.
Litografa y grabado.
Tecnologa de fabricacin de circuitos integrados.
Aspectos industriales de la fabricacin de componentes.
Modelos para simulacin de dispositivos electrnicos.
Modelos para simulacin de procesos.
Captu 1.
El
1 Transde
Efecto)
Captulo
FUNDAMENTOS DE
SEMICONDUCTORES
Diagrama de bandas de un
semiconductor tipo N
ndice
1-1 Introduccin 1-5 Transporte de carga. Corriente en
1-2 Metales, aislantes y semiconduc- semiconductores
tores 1-6 Corriente y generacin-
1-3 Estadstica de semiconductores recombinacin. Ecuacin de continuidad
1-4 Portadores en desequilibrio
Objetivos
Exponer la diferencia entre metales, aislantes y semiconductores.
Presentar las principales caractersticas de los semiconductores y los tipos que
existen.
Introducir el concepto de hueco y explicar su contribucin a la corriente en un
semiconductor.
Mostrar el modelo de diagramas de bandas para el estudio de los
semiconductores.
Exponer los fundamentos bsicos de la estadstica de semiconductores.
Proporcionar las ecuaciones bsicas para el clculo de la densidad de portadores
mviles en semiconductores.
Estudiar las situaciones de desequilibrio y los procesos de generacin y
recombinacin
Analizar los mecanismos de conduccin elctrica: difusin y deriva.
Exponer la ecuacin de continuidad.
Palabras Clave
Semiconductor. Densidad de estados. Ecuacin de difusin.
Electrn. Densidad de portadores. Relacin de Einstein.
Hueco. Generacin. Movilidad.
Enlace covalente. Recombinacin. Coeficiente de difusin.
Diagrama de bandas. Equilibrio trmico. Distribucin de Fermi-Dirac.
Impurezas donadoras y Pseudoniveles de Fermi. Distribucin de Maxwell-
aceptadoras. Corriente de arrastre. Boltzmann.
Nivel de Fermi. Corriente de difusin. Semiconductor degenerado.
Funcin de distribucin. Ecuacin de continuidad.
Captulo 1
1.1 Introduccin
En el presente tutorial estudiaremos dispositivos de estado

slido. Esto es, realizados sobre substratos slidos (generalmente, silicio
cristalino). Por tanto, no analizaremos vlvulas de vaco ni, los
recientemente propuestos, dispositivos moleculares.
A su vez, los slidos se pueden clasificar segn la ordenacin
espacial de los ncleos atmicos que lo constituyen. Como se observa en
la figura, si stos se ordenan de forma regular en el espacio se denominan
slidos cristalinos. Por el contrario, los slidos amorfos presentan una
disposicin irregular de sus tomos. Finalmente, cuando la estructura
regular no se conserva en todo en el espacio, sino en pequeas regiones,
decimos que el slido es policristalino pues est formado por multitud de
cristales.
Figura 1.1.1 Esquema de la ordenacin atmica en un

slido cristalino (a), amorfo (b) y policristalino (c)
La mayora de los semiconductores de inters son slidos

cristalinos, por lo que nos centraremos en este tipo de slidos. En este
primer captulo veremos cmo (y por qu) pueden ser conductores o no de
la electricidad.
En el siguiente apartado analizaremos las principales diferencias
entre metales, aislantes y semiconductores. Posteriormente nos
centraremos en los semiconductores.
En primer lugar, estudiaremos cmo obtener el nmero de
portadores de carga que pueden contribuir a la corriente elctrica para
poder conocer, de este modo, la conductividad de los semiconductores.
Despus veremos mediante qu procesos tiene lugar el transporte de los
portadores de carga, es decir, qu mecanismos son responsables de la
corriente elctrica. Tambin se estudiar que sucede al excitar (con luz,
por ejemplo) un semiconductor.
4 CAPTULO 1 FUNDAMENTOS DE SEMICONDUCTORES

Captulo 1
1.2 Metales, aislantes y semiconductores
En esta seccin veremos cul es la diferencia, desde dos puntos

de vista (fenomenolgico y microscpico) que hay entre metales, aislantes
y semiconductores. Despus nos centraremos en la descripcin de los
semiconductores atendiendo a dos modelos: el del enlace covalente y el
de las bandas de energa.
1.2.1 Descripcin fenomenolgica

A temperaturas prximas al cero absoluto (0 K) los metales son
conductores de la electricidad, con una resistividad menor que ( < 10-2
cm). Por el contrario, los aislantes y los semiconductores no son
conductores de la electricidad. Sin embargo, conforme se aumenta la
temperatura:
Los metales mantienen la conductividad casi constante, con un ligero
descenso
Los semiconductores incrementan su conductividad
Los aislantes no conducen
Adems, la conductividad de los semiconductores puede

controlarse de forma muy precisa mediante procesos tecnolgicos, como
veremos a lo largo de esta leccin.
1.2.2 Descripcin segn el tipo de enlace entre tomos

Como se sabe, existen tres tipos de enlaces entre tomos: inico,
metlico y covalente. A continuacin recordamos brevemente cada uno de
ellos haciendo hincapi especialmente en el caracterstico de los
semiconductores: el enlace covalente.
Enlace inico
Se caracteriza porque los electrones estn fuertemente ligados a

los tomos y no pueden moverse a lo largo y ancho del slido y no
conducen, por tanto, la electricidad (aislantes). Un ejemplo es la sal
(cloruro sdico), como se muestra en la Figura 1.2.1. Al constituirse el
enlace, un electrn del tomo de sodio es atrapado por el tomo de cloro,
de forma que se forman dos iones: uno positivo (formado por el ncleo
del tomo de sodio y toda su nube electrnica excepto el electrn) y uno
negativo (el tomo de cloro que ha atrapado un electrn). La atraccin
electrosttica entre ambos tomos es la fuerza que los une para constituir
el enlace. Obsrvese que en este tipo de enlace no se comparten los
electrones, sino que stos pertenecen a uno u otro tomo.
SECCIN 1.2: METALES, AISLANTES Y SEMICONDUCTORES 5

Captulo 1
Na+ Cl-
Figura 1.2.1 Enlace inico
Enlace metlico
En los slidos formados con este tipo de enlace, los electrones

exteriores estn desligados de los tomos, formando una nube electrnica
distribuida en todo el slido y que sirve de unin entre los ncleos
atmicos. Por tanto, los electrones exteriores no estn ligados a ningn
tomo en concreto, y pueden moverse libremente bajo la accin de un
campo elctrico. Estos slidos son, por consiguiente, buenos conductores
de la electricidad.
Enlace covalente:
En este tipo de slidos, los electrones de la capa ms externa de

cada tomo se comparten con los de otros tomos, formando el enlace
entre ellos, de forma que cada par de electrones constituye un enlace entre
tomos.
Por ejemplo, el silicio tiene cuatro electrones en su capa ms
externa y forma cuatro enlaces covalentes con otros tantos tomos de
silicio (ver Figura 1.2.2).

Captulo 1
4+ 4+ 4+
Electrones
de valencia
4+ 4+ 4+
Enlace
covalente
4+ 4+ 4+
T = 0K
Figura 1.2.2 Esquema de un slido covalente
En principio (cierto a T = 0 K), los electrones que forman el

enlace se comparten por dos tomos y no pueden desplazarse por el cristal
bajo la accin de un campo elctrico. Por tanto, este material ser aislante.
Sin embargo, al aumentar la temperatura, la agitacin trmica de los
tomos de silicio puede provocar la ruptura de algunos enlaces, liberando
electrones, como se indica en la Figura 1.2.3. Todos los electrones que han
sido liberados pueden moverse por el cristal bajo la accin de un campo
elctrico, por lo que tenemos entonces que el slido, que a bajas
temperaturas es aislante, se comporta como un conductor de la
electricidad a una temperatura lo suficientemente alta como para romper
un nmero considerable de enlaces.
1.2.3 Semiconductores (modelo enlace covalente)

En este apartado realizaremos una descripcin de los
semiconductores que nos ayudar a entender cmo conducen la
electricidad y cmo se puede modificar tecnolgicamente su
conductividad.
Concepto de hueco
En un semiconductor, la conduccin se puede llevar a cabo de

dos formas:
Por los electrones libres
Por los electrones ligados, que van ocupando sucesivamente
diferentes enlaces

Captulo 1
4+ 4+ 4+
4+ 4+ 4+
Hueco
Electrn
libre
4+ 4+ 4+
T > 0K
Figura 1.2.3 Creacin de un electrn libre y de un hueco

mediante la ruptura de un enlace covalente
4+ 4+ 4+ 4+
Hueco
Electrn
libre
4+ 4+ 4+ 4+
Figura 1.2.4 Movimiento de los electrones y de los huecos

bajo un campo elctrico
El movimiento de los electrones ligados equivale al de "una

partcula" (hueco) de carga positiva y que se mueve en sentido contrario
al que realmente llevan estos electrones.
Por tanto, considerando la contribucin de ambos tipos de
partculas, la conductividad viene dada por:
= q n n + q p p , (1.1)
donde:
n: concentracin de electrones
p: concentracin de huecos
n: movilidad de los electrones
p: movilidad de los huecos
q: valor absoluto de la carga del electrn

Captulo 1
Semiconductores intrnsecos y dopados (tipo N y tipo P)
En principio, los huecos y electrones libres se crean por pares

mediante la ruptura de enlaces covalentes. Por tanto, se cumple que:
n= p.
Esto es realmente as si el semiconductor no contiene impurezas
que modifiquen la conductividad (aportando electrones o huecos, como
veremos a continuacin). En este caso, se dice que el semiconductor es
intrnseco y a la concentracin de electrones (o de huecos) se le denomina
concentracin intrnseca de portadores (se suele representar como ni).
Por el contrario, los semiconductores dopados contienen impurezas para
modificar de forma controlada la conductividad. Los tomos de las
impurezas substituyen a los tomos del semiconductor (Si, por ejemplo),
como se muestra en la figura. En general, en estos semiconductores se
cumple que:
n p.
Segn las impurezas que introduzcamos, obtenemos dos tipos de
semiconductores dopados (tipo N y tipo P), como describimos a
continuacin.
Dopado tipo N
Se obtiene por substitucin de un tomo de silicio por algn

tomo de la columna V de la tabla peridica (impurezas donadoras). En
este caso, se aportan electrones libres para la conduccin gracias a que se
requiere poca energa para liberar uno de los electrones de la capa de
valencia de cada tomo de impureza. El resto de los electrones del tomo
forman enlaces covalentes con cuatro tomos de silicio vecinos. En
conclusin, se obtiene un electrn disponible para conducir la electricidad
y se queda un tomo fijo con carga positiva y con una configuracin
electrnica igual a la de un gas noble.
A temperatura ambiente y con una concentracin de impurezas
(ND) suficientemente alta, la concentracin de electrones ser
prcticamente igual a la concentracin de impurezas donadoras (n ~ ND),
puesto que casi todas las impurezas habrn perdido su quinto electrn.
Adems, debido a que resulta ms fcil romper el quinto enlace de la
impureza que cualquiera de los formados entre tomos de silicio (que
poseen la configuracin de gas noble), la mayora de los electrones
disponibles para la conduccin procedern de la ruptura de un enlace con
una impureza y no de la ruptura de un enlace entre tomos de silicio (que,
adems, genera un hueco). Por tanto, se cumple que:
n N D >> p q n n q n N D . (1.2)
Como vemos en este caso, se cumple que la conductividad
depende principalmente de la concentracin de electrones, no de los
huecos. Adems, el nmero de electrones disponibles (n) est

Captulo 1
determinado por la concentracin de impurezas donadoras, que se puede

fijar mediante procesos tecnolgicos.
4+ 4+ 4+
4+ 5+ 4+
In positivo (+q)
Electrn
libre
4+ 4+ 4+
Figura 1.2.5 Semiconductor tipo N (con impurezas

donadoras)
Dopado tipo P
Estos materiales se obtienen por la substitucin de un tomo de

silicio por algn tomo de la columna III de la tabla peridica (impurezas
aceptadoras). Como estos tomos slo tienen tres electrones en su capa
ms externa, formarn nada ms que tres enlaces con tomos vecinos,
quedando un enlace covalente no realizado. Se ha generado, por tanto, un
hueco que puede moverse bajo la accin de un campo elctrico, quedando
entonces un tomo fijo con carga negativa.
Con una concentracin de impurezas (NA) suficientemente alta se
cumple que p ~ NA >> n. Por tanto, la conductividad depende
principalmente por el movimiento de los huecos, cuyo nmero est
determinado por la concentracin de impurezas aceptadoras.

Captulo 1
4+ 4+ 4+
Hueco
4+ 3+ 4+
In negativo (-q)
4+ 4+ 4+
Figura 1.2.6 Semiconductor tipo P (con impurezas

aceptadoras)
1.2.4 Modelo de bandas de energa

En este apartado vamos a describir una versin simplificada del
modelo de bandas de energa basndonos en las caractersticas que ya
conocemos de los semiconductores.
Introduccin
El modelo de bandas de energa resulta muy til para el estudio

del movimiento de electrones y huecos en semiconductores. Como hemos
dicho, en este curso veremos slo un modelo simplificado, en el que se
representan la energa de los electrones y de los huecos en funcin de la
posicin.
En este modelo, los electrones ligados (en un enlace covalente)
se representan en una banda de energa llamada banda de valencia. Por
otro lado, los electrones libres estn situados en la banda de conduccin.
Ambas bandas estn separadas por un rango de energas prohibidas,
denominado banda prohibida.
A 0 K, la banda de valencia de un semiconductor est completa
(no hay huecos) y no puede haber conduccin porque tampoco hay
electrones en la banda de conduccin. Para que sea posible la conduccin,
deben generarse electrones (en la banda de conduccin) y huecos en la
banda de valencia. Para ello, un electrn de la banda de valencia debe

Captulo 1
pasar a la de conduccin. De hecho, el ancho de la banda prohibida es

igual a la energa necesaria para romper un enlace covalente.
La diferencia que hay entre un semiconductor y un aislante es la
anchura de la banda prohibida. En el aislante es tan grande que los
electrones no pueden pasar de la banda de valencia a la de conduccin con
la nica aportacin de la energa trmica.
En el metal, la banda de conduccin est medio llena incluso a
bajas temperaturas y pueden conducir la electricidad.
Antes de seguir, sealaremos que la energa correspondiente al
fondo de la banda de conduccin se representar, en lo sucesivo, por Ec.
Del mismo modo, Ev es la energa ms alta de la banda de valencia.
Eg Eg
a) b) c)
Figura 1.2.7 Diagrama de bandas de un metal (a), un

semiconductor (b) y un aislante (c)
Semiconductores dopados en el modelo de bandas de energa
Semiconductores tipo N
La introduccin de impurezas donadoras equivale a la presencia
de un nivel energtico en el interior de la banda prohibida, cercano al
fondo de la banda de conduccin. De este modo, los electrones situados
en este nivel donador pueden saltar fcilmente a la banda de conduccin,
suministrndole electrones sin haber creado huecos.
Como la distancia entre ambas bandas es mucho mayor que la
que hay entre la banda de conduccin y el nivel donador que la que hay
entre ambas bandas, es mucho ms fcil que salte un electrn desde el
nivel donador que desde la banda de valencia.
Semiconductores tipo P
La introduccin de impurezas aceptadoras equivale a la
presencia de un nivel energtico en el interior de la banda prohibida,
cercano a la banda de valencia, y que permite que se generen huecos al
pasar electrones de la banda de valencia a este nivel aceptador.

Captulo 1
1.3 Estadstica de semiconductores
En este apartado daremos respuesta a las siguientes preguntas:

Cuntos electrones hay en la banda de conduccin?
Cuntos huecos hay en la banda de valencia?
Cuntas impurezas estn ionizadas?
Para ello:
Primero veremos cuntos estados pueden ocupar los electrones

Despus aprenderemos cmo averiguar cules de ellos estn
realmente ocupados
Finalmente, calcularemos el nmero de electrones y huecos
disponibles para la conduccin
1.3.1 Densidad de estados

No todas las energas estn permitidas para los electrones y los
huecos, sino que los electrones slo pueden estar en ciertos estados con
una energa determinada. La diferencia de energa entre estados dentro de
una banda es muy pequea, por lo que se puede hablar de una banda
continua de estados con una densidad de estados por unidad de energa
dada por:
n estados
g c ( E ) = lim . (1.3)
E 0 E
La densidad de estados no es uniforme en toda la banda de
conduccin, sino que depende de la energa (la separacin entre estados es
menor para niveles ms separados de la banda prohibida). Se demuestra
que:
8 2
g c (E) = (me ) 3 / 2 E E c , si E > E c , (1.4)
h3
8 2
gv (E) = (mh ) 3 / 2 E v E , si E < E v , (1.5)
h3
donde:
gc(E): densidad de estados en la banda de conduccin por unidad de
energa
gv(E): densidad de estados en la banda de valencia por unidad de energa
Ec: mnimo de la banda de conduccin
Ev: energa mxima de la banda de valencia
me: masa efectiva de los electrones para la densidad de estados
mh: masa efectiva de los huecos para la densidad de estados
SECCIN 1.3: ESTADSTICA DE SEMICONDUCTORES 13

Captulo 1
1.3.2 Ocupacin de los estados en las bandas de

conduccin y valencia
La funcin de distribucin de Fermi-Dirac
Los estados de las bandas de conduccin y valencia no estn

uniformemente ocupados. En fsica estadstica se demuestran las
funciones que determinan la probabilidad de que un estado est ocupado o
no. Los electrones estn controlados por la estadstica de Fermi-Dirac,
que establece que la probabilidad de que un cierto estado de energa E
est ocupado por un electrn viene dada por la siguiente funcin:
1
f (E, T ) = EE f , (1.6)
1+ e kT
donde:
f(E,T): funcin de distribucin de Fermi-Dirac. Es la probabilidad de
que un estado de energa E est ocupado por un electrn. Toma
valores entre 0 y 1
Ef: nivel de Fermi o potencial electroqumico
K: constante de Boltzmann
Como puede observarse, la funcin de distribucin depende de la

temperatura. En la Figura 1.3.1 se ha representado la funcin de Fermi-
Dirac para tres valores de la temperatura. Con T = 0 K, la funcin de
distribucin es abrupta y se verifica:
si E < E F , f (E, 0 K) = 1

si E > E F , f ( E, 0 K) = 0
Conforme la temperatura aumenta, se ensancha la distribucin
(tanto ms cuanto mayor sea T), indicando que estados de mayor energa
pueden ser ocupados con mayor probabilidad que a temperaturas ms
bajas.
A continuacin enumeramos algunas propiedades interesantes de
la funcin de distribucin de Fermi-Dirac:
Para cualquier valor de la temperatura se cumple que para una
energa igual al nivel de Fermi, la probabilidad de ocupacin es 0.5:
[
f ( E = E F , T ) = 12 . ]
La funcin f(E,T) es simtrica respecto de EF.
Por otra parte, si f(E,T) es la probabilidad de que un estado de

energa E est ocupado por un electrn, entonces (1 f(E,T)) es la
probabilidad de que est vaco y por tanto (1 f(E,T)) proporciona la
probabilidad de que un estado de la banda de valencia est ocupado por
un hueco.

Captulo 1
f(E)
1 T= 0 K
T1
T2 > T1
0.5
T2
0
EF E
Figura 1.3.1 Funcin de Fermi-Dirac para varias

temperaturas
Hueco s
1
Probabilidad
Electrones
EF E
Figura 1.3.2 Funcin de distribucin de Fermi-Dirac y

probabilidad de que un estado est ocupado o vaco
Finalmente, comentaremos que el nivel de Fermi es un potencial

termodinmico, como la presin y la temperatura. Por tanto, el nivel de
Fermi es constante en un sistema en equilibrio.
Ocupacin de los estados en las bandas de conduccin y valencia
El nmero de electrones con energa E es gc(E)f(E) y el de

huecos con energa E gv(E)(1f(E)). Pero, qu valor toma f(E) en las
bandas de conduccin y valencia? La respuesta es que depende de la
posicin del nivel de Fermi. Analicemos a continuacin dnde se sita el
nivel de Fermi en los distintos tipos de semiconductores.
Como se ilustra en la Figura 1.3.3:
a) En un semiconductor intrnseco el nivel de Fermi est
aproximadamente en la mitad de la banda prohibida (por simetra de la
funcin de Fermi-Dirac), puesto que tiene que haber el mismo nmero de
electrones y de huecos. Por tanto:
Ec + Ev
E F Ei 2
.

Captulo 1
Hemos denominado a la posicin del nivel de Fermi en el semiconductor

intrnseco como Ei.
b) En un semiconductor tipo N, hay muchos ms electrones que huecos,
por lo que EF debe estar ms cerca de la banda de conduccin que de la de
valencia.
c) Finalmente, en un semiconductor tipo P, EF est prximo a la banda de
valencia para que haya mayor nmero de huecos que de electrones.
H. E E
BC BC
EF
EF
El. BV BV
Prob. 0.5 0.5

a) E b)
BC
EF
BV
0.5
c)
Figura 1.3.3 Posicin del nivel de Fermi en un

semiconductor intrnseco (a), tipo N (b) y tipo P (c)
1.3.3 Concentracin de portadores en equilibrio trmico

Una vez que en los apartados anteriores hemos determinado la
densidad de estados y la probabilidad de que estn ocupados, estamos ya
en condiciones de determinar la magnitud que nos interesa: la
concentracin de electrones y huecos disponibles para la conduccin.
La concentracin de electrones en la banda de conduccin viene
dada por:

n0 = E g c ( E ) f ( E )dE , (1.7)
c
mientras que la de huecos en la banda de valencia es:
p 0 = = g v ( E )(1 f ( E ) ) dE .
Ev
(1.8)
El subndice 0 indica que estas expresiones son vlidas en situacin de

equilibrio trmico. Substituyendo las expresiones de las densidades de
estado y de la funcin de Fermi-Dirac que hemos mostrado en los
apartados anteriores podemos calcular estas integrales.

Captulo 1
Desafortunadamente, no se obtiene una solucin analtica general. Sin
embargo, podemos realizar aproximar la funcin de Fermi-Dirac por:
EE f
f (E) e kT
. (1.9)
Esta aproximacin es bastante buena si se cumple que:

E c , v E F >> kT .
Cuando esto se verifica, se dice que el semiconductor es no degenerado y
que cumple la funcin de distribucin de Maxwell-Boltzmann (la funcin
de la ecuacin (1.9), que es la funcin de distribucin correspondiente a
partculas clsicas.
En este caso particular (bastante comn) se obtienen las
siguientes concentraciones electrones y huecos:
Ec E F
n0 = N c (T )e kT
Ev E F
. (1.10)
p0 = N v (T )e kT
Obsrvese que podemos expresar la densidad de electrones como

NC(T)f(EC) y la de huecos como NV(T)(1-f(EC)),por lo que se puede
identificar Nc(T) con una densidad efectiva de estados correspondiente a
la banda de conduccin. Es decir, es como si hubisemos reducido toda la
banda a la energa Ec y todos los posibles estados de la banda de
conduccin estuviesen condensados en el fondo de la banda de
conduccin. Anlogamente, se habla de la densidad efectiva de estados
correspondiente a la banda de valencia (Nv(T)). Estas densidades de
estados vienen dadas por:
3/ 2
2m n kT
N c (T ) = 2 , (1.11)
h2

3/ 2
2mh kT
N v (T ) = 2 . (1.12)
h2

Veamos ahora cul es la relacin que hay entre las
concentraciones de electrones y huecos. Calculemos en primer lugar el
valor de su producto:
Ev Ec Eg
n0 p0 = N c N v e kT
= N c N ve kT
. (1.13)
En el caso particular de un semiconductor intrnseco, se cumple

que ni = pi y que nipi = n2i. Por tanto:
Eg
ni = pi = N c N v e 2 . kT (1.14)
La concentracin intrnseca de portadores en un semiconductor

viene determinada por la anchura de la banda prohibida. Adems, para

Captulo 1
cualquier tipo de semiconductor, extrnseco o intrnseco, podemos

expresar la ecuacin (1.13) como:
n0 p0 = ni2 (Ley de accin de masas) . (1.15)

Vemos que cuanto mayor sea la concentracin de un tipo de
portadores, menor es la concentracin del otro tipo (n0 = ni2/p0). Por eso,
en un semiconductor extrnseco se habla de portadores mayoritarios y
minoritarios.
Por otro lado, otra forma conveniente de expresar las
concentraciones de portadores es referirlas a las concentraciones
intrnsecas:
EF Ei
n0 = ni e kT
Ei E f
. (1.16)
p0 = ni e kT
Volvemos a recalcar que estas ecuaciones son vlidas slo en

equilibrio trmico (ausencia de campo externo).
1.3.4 Clculo prctico de las concentraciones de portadores

Para calcular las concentraciones de portadores en
semiconductores extrnsecos con las expresiones del apartado anterior hay
que conocer la posicin del nivel de Fermi. No obstante, usualmente se
realizan algunas aproximaciones que lo evitan.
Semiconductores intrnsecos
Cul es la posicin del nivel de Fermi en un semiconductor

intrnseco (Ei)? La respuesta se obtiene igualando ni y pi (ecuaciones
(1.10)) y despejando:
Ec + Ev kT N v
Ei = + ln . (1.17)
2 2 Nc
Como puede verse, quedara justo en la mitad de la banda prohibida si las
densidades efectivas de estados en la banda de valencia y de conduccin
fuesen las mismas.
Semiconductores extrnsecos
Tipo N
Para obtener las densidades de portadores en un semiconductor
extrnseco tipo N, en principio deberamos emplear adems de (1.10)
(1.16) la siguiente ecuacin de neutralidad (puesto que desconocemos la
posicin del nivel de Fermi):

Captulo 1
n0 = p0 + N D+ . (1.18)
Donde la concentracin de impurezas ionizadas viene dada por:
N D+ N0 1
= 1 D = EF ED . (1.19)
ND ND 1+ e kT
Con (1.10), (1.18) y (1.19) tenemos tres ecuaciones y tres

incgnitas (n0, ND+ y EF). Sin embargo, estos clculos resultan bastante
laboriosos y normalmente se realizan las siguientes aproximaciones:
A las temperaturas de inters todas las impurezas estn ionizadas.
Esto implica que:
N D+ N D .
En la mayora de casos prcticos se cumple que ND >> ni, por lo que:
n 0 >> p 0 .
Con estas aproximaciones se pueden calcular fcilmente las
concentraciones de portadores y la posicin del nivel de Fermi:
n0 N D
ni2
p0
ND (1.20)
Nc
E c E F = kT ln
ND
Tipo P
Anlogamente, para un semiconductor tipo P habra que plantear
la siguiente ecuacin de neutralidad:
p0 = n0 + N A , (1.21)
con:
N A 1
= E A EF . (1.22)
NA 1+ e kT
En este caso tambin se suelen realizar las siguientes

aproximaciones:
A las temperaturas de inters todas las impurezas estn ionizadas:
N A N A .
En la mayora de casos prcticos se cumple:
N A >> ni p 0 >> n0 .
Por lo que se verifica entonces que:

Captulo 1
p0 N A
ni2
n0
NA (1.23)
Nv
E F E v = kT ln
NA
Semiconductores compensados
Los semiconductores compensados poseen tanto impurezas
donadoras como aceptadoras.
ED
EF
Ei
EA
Figura 1.3.4 Diagrama de bandas de un semiconductor

compensado
Desde el punto de vista de la concentracin de portadores, se

comportan como semiconductores tipo N (o tipo P) con:
N D N D N A ( N A N A N D ).
La ecuacin de neutralidad correspondiente es:
n0 + N A= = p0 + N D+ . (1.24)
Adems, la posicin del nivel de Fermi debe verificar (1.10),
(1.19), (1.22)y (1.24),
por lo que habra que resolver este sistema de
ecuaciones. Sin embargo, en este caso, tambin se supone que todas las
impurezas estn ionizadas, cumplindose entonces que:
n0 N D N A
en un semiconductor tipo N,
p0 N A N D
en un tipo P).

Captulo 1
1.4 Concentraciones de portadores en desequilibrio.
Pseudoniveles de Fermi
1.4.1 Equilibrio trmico. Generacin y recombinacin
Equilibrio trmico
Hasta ahora, todos nuestros clculos han supuesto una condicin

de equilibrio trmico. De hecho, las expresiones anteriores (para el
clculo de la concentracin de portadores) y el concepto de nivel de Fermi
son slo vlidos en esta situacin.
En equilibrio los electrones y huecos se generan por excitacin
trmica. Adems, tambin existe un proceso de aniquilacin de los
electrones y huecos. Ambos procesos estn balanceados de forma que las
concentraciones de electrones y huecos se mantienen constantes (y vienen
dadas por la estadstica de Fermi-Dirac). En semiconductores intrnsecos,
los electrones y huecos se crean por parejas y se cumple (en equilibrio
trmico):
g 0 = r0 , (1.25)
donde:
g0: nmero de pares electrn-hueco generados por unidad de tiempo
r0: nmero de pares electrn-hueco recombinados por unidad de
tiempo
Si aumenta g0 (p.e., al aumentar la temperatura), tambin

aumenta la tasa de recombinacin para alcanzar una nueva situacin de
equilibrio (ec. (1.25)).
Generacin y recombinacin
Por su parte, la tasa de recombinacin de pares e-h (r) verifica:
r = r np (r0 = r n0 p0 = ar ni2 , en equilibrio), . (1.26)

Es decir, la tasa de recombinacin es proporcional a la concentracin de
electrones y huecos (como es lgico suponer, cuantos ms haya, ms
probabilidad habr de que se encuentren y se recombinen). r es un cierto
coeficiente de proporcionalidad. Adems, podemos conocer la tasa de
generacin trmica de pares e-h a partir de la ecuacin de equilibrio
(1.25):
g = ar ni2 . (1.27)
En general, esta igualdad es cierta incluso fuera del equilibrio.
SECCIN 1.4: PORTADORES EN DESEQUILIBRIO 21

Captulo 1
1.4.2 Desequilibrio
Portadores en desequilibrio
Las concentraciones de portadores correspondientes al equilibrio

trmico se pueden modificar mediante la accin de un agente exterior.
Consideremos el caso de un semiconductor iluminado. El nmero de
pares electrn-hueco creados, por unidad de tiempo, es igual a la tasa de
generacin menos un trmino debido a la recombinacin:
= g r = (g 0 + G ) r np ,
dn dp
= (1.28)
dt dt
donde G es la tasa de generacin provocada por la iluminacin del
semiconductor.
Si dejamos transcurrir el tiempo se llega a una situacin
estacionaria, en la que se generan y recombinan los mismos pares
electrn-hueco por unidad de tiempo:
= 0 (g 0 + G ) = r np .
dn dp
= (1.29)
dt dt
Supongamos que ahora repentinamente cesa la accin externa.
Qu sucede? El semiconductor intenta recuperar la situacin de
equilibrio trmico mediante procesos de generacin-recombinacin, de
forma que en todo instante se verifica:
dn dp
=
dt dt
( )
= g r = g 0 r np = r ni2 r np = r ni2 np . (1.30)
Esto es, se cumple que:

Si hay un exceso de portadores (np > ni2 ) dn < 0 (domina la recombinacin)
dt
Si hay un defecto de portadores (np < ni2 ) dn > 0 (domina la generacin)
dt
La cuestin que nos planteamos ahora es: cunto tarda en

alcanzarse el equilibrio? La solucin se obtiene al resolver la ecuacin
diferencial (1.30). En general, es no lineal y difcil de resolver. Sin
embargo, tiene sencilla solucin en el siguiente caso particular,
correspondiente a un bajo nivel de inyeccin (esto es, el desequilibrio no
es muy pronunciado: se han generado pocos pares electrn-hueco).
Recuperacin del equilibrio con baja inyeccin
Desarrollemos la ecuacin (1.30):

dn d (n)
= = r (n0 p0 (n0 + n)( p0 + p ) ) =
dt dt (1.31)
= r (n0p + p0n + np ) r (n0p + p0n ).

Captulo 1
En este caso se cumple:
p = n
y por tanto:
d (n)
= r (n0 + p0 )n . (1.32)
dt
Agrupando trminos e integrando se resuelve la ecuacin diferencial
(1.32):
n(t ) = ne t / . (1.33)
donde:
n: exceso de portadores tras el cese de la iluminacin (en t = 0)
es el tiempo medio de vida de los portadores de carga en
desequilibrio o constante de tiempo de recombinacin y viene dado
por:
= 1 / r (n0 + p 0 ) .
El caso particular de un semiconductor extrnseco (por ejemplo,

tipo N) resulta de inters porque se verifica que:
n n,
p0 n0
y, por tanto, se cumple que:
n(t ) = n 0 + n n 0
dp (t ) p (t )
= con p = ( r n 0 )1
dt p (1.34)
t / p
p(t ) = p 0 + p = p 0 + pe
En este caso, el tiempo de vida medio se ha nombrado como p y se le

suele llamar tiempo de vida medio de los portadores minoritarios.
Pseudoniveles de Fermi
En este apartado vamos a introducir el concepto de pseudonivel

de Fermi. Ya sabemos que la accin de un agente exterior (campo
elctrico, inyeccin de portadores, iluminacin, ...) puede variar la
concentracin de portadores correspondiente al equilibrio trmico. Si la
accin es constante en el tiempo se llega a una situacin estacionaria (g =
r), con unas concentraciones de portadores diferentes de las del equilibrio
pero independientes del tiempo:
n = n0 + n
. (1.35)
p = p0 + p
SECCIN 1.4: PORTADORES EN DESEQUILIBRIO 23

Captulo 1
Como ya hemos indicado anteriormente, estas concentraciones

de portadores ya no vienen descritas por la estadstica de Fermi-Dirac y
no pueden calcularse aplicando las frmulas anteriormente vistas. Para
ilustrar este hecho, consideremos el siguiente ejemplo:
Ejemplo
Supongamos una muestra semiconductora que se ilumina

uniformemente con luz de energa superior al gap. Se generan pares
electrn-hueco, de forma que aumenta la concentracin tanto de huecos
como de electrones. De acuerdo con la estadstica de Fermi-Dirac:
- un aumento de n E F

- un aumento de p E F
/E F que describa la concentrac iones n y p simultnea mente.
Como vemos en este ejemplo, en un sistema en desequilibrio no
podemos hablar de nivel de Fermi. En estos casos, se definen entonces los
pseudoniveles de Fermi, EFN y EFP, de forma que se verifica:
Ec E Fn
n = Nce kT
Ev E Fp (1.36)
p = Nve kT
En general, los pseudoniveles de Fermi son distintos (EFN EFP)

aunque sus valores no son independientes (en el caso del ejemplo tenemos
la ligadura n = p). Adems se cumple:
Eg E Fn E Fp eVnp
np = N c N v e e
kT kT
np = ni2 e kT (1.37)
Como vemos, la concentracin de portadores difiere tanto ms de la
correspondiente al equilibrio (n0p0) cuanto mayor sea la separacin de los
pseudoniveles (eVnp). Adems:
E Fn > E Fp (V np > 0) np > n i2 exceso de portadores
E Fn < E Fp (V np < 0) np < ni2 defecto de portadores.
Nota importante: los pseudoniveles de Fermi pueden ser dependientes de
la posicin, al contrario que el nivel de Fermi, que define un sistema en
equilibrio y es constante.
1.5 Transporte de carga. Corriente en semiconductores
La corriente elctrica en un semiconductor tiene dos

contribuciones que analizaremos a continuacin: la corriente de arrastre y
la de difusin.

Captulo 1
1.5.1 Corriente de arrastre
La corriente de arrastre se debe a la presencia de un campo
elctrico que acelera a los electrones y huecos. Se denomina tambin
corriente de deriva (drift en ingls). En ausencia de campo elctrico, los
portadores se mueven aleatoriamente y no hay un transporte neto de
carga. Con la presencia de un campo elctrico, al movimiento aleatorio se
superpone una componente (la misma para todos los portadores de igual
carga) que provoca un movimiento neto en la direccin del campo
elctrico.
Ex = 0 Ex Ex
vn x = 0 vn x = vnx1 > 0 vn x > 0
Figura 1.5.1 Movimiento aleatorio trmico de un electrn

(a) y bajo la accin de un campo elctrico (b)
El resultado es una velocidad media en la direccin del campo

elctrico que es proporcional al campo elctrico aplicado:
v nx = n E x ,
(1.38)
v px = p E x .
El coeficiente de proporcional se denomina movilidad y:
depende de la temperatura
es inversamente proporcional a la masa efectiva del portador
es diferente para electrones y huecos. Adems:
n > p .
Conocida la velocidad de los portadores, podemos determinar
fcilmente la densidad de corriente debida al arrastre de portadores. En
efecto:
J nx = qnv x = qn n E x
J px = qpv x = qp p E x

( )
J x = q n n + p p E x

J x = E x (Ley de Ohm)
donde:
= q (n n + p p )
es la conductividad.
SECCIN 1.5: TRANSPORTE DE CARGA. CORRIENTE EN SEMICONDUCTORES 25

Captulo 1
Para terminar este apartado dedicado a la corriente de deriva,

veamos cmo se refleja en el modelo de bandas de energa la presencia de
un campo elctrico:
En. cintica
qV
Figura 1.5.2 Inclinacin del diagrama de bandas debida a

la presencia de un campo elctrico. Se representan tambin
los procesos de aceleracin y choque (prdida de energa)
que sufren los electrones
La presencia del campo elctrico curva las bandas de energa. A

la energa potencial correspondiente al mnimo de una banda hay que
aadir el trmino debido a la energa potencial electrosttica (qV(x)):
E p ( x) = E c 0 qV ( x ) . (1.39)
Bajo la presencia de un campo elctrico, los electrones son
acelerados, ganando energa cintica. Despus sufren dispersin y pierden
su energa, siendo nuevamente acelerados.
1.5.2 Corriente de difusin

La corriente de difusin se debe a que una diferente
concentracin de portadores a lo largo del espacio provoca un flujo de
stos hacia las zonas de menor concentracin y es consecuencia directa
del movimiento trmico aleatorio de los portadores.
Se puede demostrar que:
n( x)
J nx = qD n ,
x
(1.40)
p( x)
J px = qD p .
x
Donde:
Dn: coeficiente de difusin de los electrones

Captulo 1
Dp : coeficiente de difusin de los huecos
n(x)
t=0
t1 < t 2 < t3
t1
t2
t3
x
Figura 1.5.3 Evolucin del exceso de portadores inicialmente presente
en el origen de coordenadas al avanzar el tiempo
1.5.3 Corriente total. Relacin de Einstein

Sumando las dos contribuciones anteriores a la corriente, la
densidad de corriente de electrones y huecos viene dada por:
n( x)
J nx ( x) = q n n( x) E x ( x ) + qDn ,
x
(1.41)
p ( x )
J px ( x) = q p p( x) E x ( x) qD p .
x
Y la densidad de corriente total es:
J x ( x) = J nx ( x) + J px ( x). (1.42)
Es importante fijarse en el hecho de que la corriente arrastre es

proporcional a la concentracin de portadores. Por tanto, la contribucin
de los minoritarios a la corriente total es muy pequea. Sin embargo, la
corriente difusin es proporcional al gradiente de la concentracin, por lo
que la contribucin de los minoritarios a la corriente puede ser
considerable si hay un importante gradiente de concentracin.
Relacin de Einstein
En un semiconductor en equilibrio, las corrientes de difusin y

arrastre (para cada tipo de portador) se deben igualar. En el caso de los
electrones esto implica que:
n( x)
q n n( x) E x ( x) = qDn . (1.43)
x
Operando se deduce de esta igualdad la Relacin de Einstein
entre la movilidad y el coeficiente de difusin:
SECCIN 1.5: TRANSPORTE DE CARGA. CORRIENTE EN SEMICONDUCTORES 27

Captulo 1
Dn kT
= (1.44)
n q
Anlogamente, para los huecos:
Dp kT
= (1.45)
p q
De la relacin de Einstein se deduce que un semiconductor con
buena movilidad tendr tambin un alto coeficiente de difusin.
1.6 Corriente y generacin-recombinacin. Ecuacin de

continuidad
La ecuacin de continuidad no es ms que un balance de la

variacin del nmero de portadores con el tiempo en un elemento
diferencial de volumen. Con un anlisis unidimensional se obtienen las
siguientes ecuaciones de continuidad para los electrones y para los
huecos, respectivamente:
n( x) 1 J n ( x) n( x)
= +G
t q x n
(1.46)
p( x) 1 J p ( x) p ( x)
= +G
t q x p
Es decir, la variacin en la concentracin de portadores por
unidad de tiempo tiene varias contribuciones: la debida a la variacin de
la corriente, ms la de los portadores que se generan menos los que se
recombinan (se ha supuesto la aproximacin de baja inyeccin).

Captulo 1
REFERENCIAS
[1] B.G. Streetman, S. Banerjee, Solid State Electronic Devices,

Prentice Hall, 2000.
[2] S. Dimitrijev, Understanding Semiconductor Devices, Oxford
University Press, 2000.
REFERENCIAS 29
2.
Uniones
2
Captulo
UNIONES
Smbolo de un LED
ndice
2-1 Introduccin 2-7 Fenmenos de ruptura
2-2 Unin PN en equilibrio trmico 2-8 Comportamiento dinmico. Modelos
2-3 Unin PN polarizada en condiciones de conmutacin y de pequea seal
estacionarias. Curva I-V 2-9 Tipos de diodos y aplicaciones
2-4 Dependencia con la temperatura 2-10 Unin metal-semiconductor
2-5 Modelos I-V de gran seal. Anlisis 2-11 Heterouniones
de circuitos con diodos
2-6 Distribucin de carga y campo en la
unin. Clculo del ancho de la zona de
carga espacial.
Objetivos
Explicar cualitativamente el funcionamiento de un diodo de unin PN.
Obtener la expresin que relaciona la corriente con la tensin aplicada en
condiciones estacionarias.
Obtener modelos de gran seal.
Estudiar la conmutacin del diodo entre los estados de conduccin y no corte.
Proporcionar un modelo de pequea seal.
Simplificar los modelos equivalentes encontrados para facilitar el anlisis de estos
circuitos a mano.
Estudiar otras uniones: unin metal-semiconductor y heterouniones
Palabras Clave
Diodo. LED. Resistencias parsitas.
Unin PN. Varactor. Respuesta en frecuencia.
Unin metal-semiconductor. Fotodiodo. Polarizacin.
Heterounin. Modelo de gran seal. Circuitos con diodos.
Rectificacin. Modelo de pequea seal.
Zner. Capacidades de las uniones.
2.1 Introduccin
Captulo 2
Los diodos son componentes electrnicos no lineales que,

idealmente, dejan pasar la corriente en un solo sentido. Usualmente estn
basados en la unin de dos semiconductores, uno tipo N y otro tipo P.
Despus se vern otros tipos de uniones y diodos.
La unin PN tambin aparecer en el estudio de otros
dispositivos y en la fabricacin de circuitos integrados, por lo que resulta
interesante estudiarla no slo por sus aplicaciones como diodo.
El smbolo de un diodo es:
i0
nodo Ctodo
+ v0 -
Figura 2.1.1 Smbolo de un diodo
La caracterstica de transferencia de un diodo ideal se representa

en la Figura 2.1.2.
iD
Polarizacin inversa Polarizacin directa
vD
vD < 0 V vD = 0 V
iD = 0 A iD > 0 A
Figura 2.1.2 Caracterstica de transferencia de un diodo

ideal. Cuando la tensin aplicada entre sus extremos es
negativa, se comporta como un circuito abierto impidiendo
el paso de corriente (independientemente de la tensin
aplicada). Sin embargo, permite la circulacin de corriente
en sentido contrario sin cada de tensin (se comporta como
un cortocircuito).
Entre las principales aplicaciones de los diodos cabe destacar su

uso:
En rectificadores
Como diodos emisores de luz (LEDs)
32 CAPTULO 2 UNIONES
Como detectores de luz
Como capacidades dependientes de tensin (varactores)
En osciladores (diodos tnel)
Captulo 2
2.2 Unin PN en equilibrio trmico
2.2.1 Descripcin
En condiciones de equilibrio trmico no hay excitacin externa
sobre el dispositivo y no debe haber ninguna corriente neta.
Para analizar qu ocurre en una unin PN en equilibrio trmico
supongamos primero las dos zonas P y N por separado:
zona N: hay una gran concentracin de electrones
zona P: hay una gran concentracin de huecos
Tipo P Tipo N
Ec
EF
EF
Ev
Figura 2.2.1 Diagramas de bandas de un semiconductor

tipo P y de un tipo N por separado.
Al poner los dos semiconductores en contacto, tendremos

corrientes de difusin de electrones y huecos prximos a la unin que
tienden a igualar las concentraciones. Este proceso no puede seguir
indefinidamente porque se generara carga no balanceada en las dos
regiones.
El campo generado por las cargas fijas que dejan los portadores
al difundirse se opone a este movimiento, generando una barrera de
potencial que se opone a la difusin. En sentido contrario a la corriente de
difusin, tenemos una de arrastre provocada por este campo elctrico.
Ambas se compensan en equilibrio trmico, de forma que no hay trasporte
neto de carga (corriente elctrica nula).
SECCIN 2.2: UNIN PN EN EQUILIBRIO TRMICO 33

N
N
+ - P
P
Ei nt
Captulo 2
Jd ifus in
Ja rras tre
EC
qR o
EF
EV
Figura 2.2.2 El campo elctrico que aparece en la unin se

opone a la difusin de los portadores mayoritarios
Los electrones (y huecos) que pueden superar la barrera de

potencial y difundirse se compensan exactamente con los pocos que hay
en la zona P (o zona N para los huecos) y que son arrastrados por el
campo elctrico. Por tanto, como hemos dicho, en equilibrio no hay
corriente neta y se verifican las siguientes igualdades:
J n (deriva) + J n (difusion) = 0
(2.1)
J p (deriva) + J p (difusion) = 0.
Se denomina zona de carga espacial a la zona en la que hay
campo elctrico e impurezas donadoras o aceptadoras sin cancelar. La
concentracin de portadores mviles en esta zona es muy pequea puesto
que son barridos por el campo elctrico.
2.2.2 Clculo del potencial de unin

Definimos los potenciales de Fermi1 como la distancia desde el
nivel de Fermi hasta el nivel de Fermi intrnseco (como potenciales). Por
tanto, estos potenciales de Fermi verifican:
q FN = E FN E iN (zona N),
(2.2)
q FP = (E FP E iP ) (zona P).
1
De aqu en adelante, el subndice N se usar para indicar que la magnitud a la
que acompaa se refiere a la zona N de la unin. Anlogamente, el subndice P
indica que la variable en cuestin se refiere a la zona P.
A partir de estas definiciones, la altura de la barrera de energa potencial
( qV0 ) viene dada por (ver Figura 2.2.3):
qV0 = q FN + q FP . (2.3)
Captulo 2
Tipo P
Tipo N
Ei
qV0
EF EF
Ei
Figura 2.2.3 Clculo del potencial barrera (o de unin)

como suma de los potenciales de Fermi
Ya conocemos la altura de la barrera de potencial en funcin de

los pseudoniveles de Fermi. Pero resulta ms interesante calcularla en
funcin de los dopados de los dos semiconductores. Para ello, slo queda
relacionar los potenciales de Fermi con las concentraciones de portadores
o con los dopados:
q N
n N 0 = ni e kT
,
q P
(2.4)
p P0 = ni e kT
.
Luego:
kT n N 0 p P 0 kT N D N A

V0= ln ln . (2.5)
q n i2 q n2
i

Resulta interesante relacionar los cocientes de las
concentraciones de electrones (o huecos) en las dos zonas neutras (N y P).
De la primera igualdad de (2.5) y aplicando la ley de accin de masas:
nN0 P
= P 0 = e qV0 / kT . (2.6)
n P0 pN0
Ejercicio
Demostrar las igualdades (2.5) y (2.6) imponiendo que en equilibrio la

corriente es cero (se cancelan las corrientes de difusin y deriva, tanto
para electrones como para huecos).
SECCIN 2.2: UNIN PN EN EQUILIBRIO TRMICO 35

2.3 Unin PN polarizada en condiciones estacionarias
Descripcin cualitativa
Captulo 2
2.3.1
En equilibrio trmico hemos visto que la altura de la barrera es

tal que se compensan las corrientes de difusin y deriva.
N
N
+ - P
P
Ei nt
Jd ifusin
Ja rrastre
EC
qR o
EF
EV
Figura 2.3.1 Unin PN en equilibrio trmico: las corrientes

de difusin y deriva se cancelan
Si se aplica una tensin externa VD, se reduce (si VD > 0) o se

incrementa la barrera (VD < 0). Para el anlisis de la unin PN polarizada,
supondremos que toda la tensin aplicada VD cae en la regin de la unin
y una cantidad despreciable en las zonas neutras.
Polarizacin inversa
Cuando se aplica una tensin inversa (negativa) se incrementa la

barrera de potencial respecto al caso de equilibrio trmico y, como
consecuencia, se dificulta la corriente de difusin. Sin embargo, la
corriente de arrastre apenas aumenta porque no est limitada por la
velocidad de los portadores, sino por su cantidad. En consecuencia: la
magnitud de VD en inversa apenas influye sobre la corriente. Es decir,
con tensiones inversas se obtiene una corriente -IS independiente de la
polarizacin.
N P
+ -
Captulo 2
VD
EF P
q(V0+V D )
qVD
EF N

Figura 2.3.2 Polarizacin inversa: la barrera de potencial
aumenta. Se bloquea la difusin de mayoritarios y no se
altera la corriente de arrastre, que est limitada por la
generacin de minoritarios.
Polarizacin directa
Con tensiones positivas, disminuye la barrera que bloquea la

difusin de los portadores mayoritarios. Por tanto:
J n (difusion ) > J n (deriva ),
(2.7)
J p (difusion ) > J p (deriva ).
Cuanto ms se disminuya la barrera, ms portadores mayoritarios la
podrn superar y difundirse hacia el otro lado de la unin y por tanto
mayor ser la corriente.
Los electrones y huecos inyectados (desde zona N y P,
respectivamente, donde son mayoritarios) se convierten en portadores
minoritarios al atravesar la unin, incrementando notablemente la
concentracin de minoritarios en la zona P y N, respectivamente.
La concentracin de mayoritarios apenas cambia, puesto que aumenta
en la misma cantidad que la de minoritarios (para mantener la neutralidad
elctrica) y trabajaremos bajo la hiptesis de baja inyeccin (ver Figura
2.3.4).
La corriente en las zonas neutras se debe a la difusin de los
portadores minoritarios y a los mayoritarios que van a recombinarse con
ellos.
SECCIN 2.3: UNIN PN POLARIZADA EN CONDICIONES ESTACIONARIAS 37

P
N + -
Captulo 2
VD
q(V0+V D )
EF N qVD
EF P
Figura 2.3.3 Polarizacin directa: disminucin de la

barrera de potencial y aumento de la corriente de difusin.
log n,p
nn(x)
pp(x)
z.c.e
np(0)
np(x)
pn(0)
pn(x)
Figura 2.3.4 Los portadores inyectados se convierten en

minoritarios e incrementan la concentracin de stos. La de
mayoritarios apenas se altera (a). La corriente en el diodo se
debe a la difusin y recombinacin de estos portadores
minoritarios (b).
Curva I-V esttica
Como demostraremos en el siguiente apartado, la dependencia

entre la corriente que circula por el diodo y la tensin aplicada entre sus
Captulo 2
extremos viene dada por:
I D = I S e VT 1,
V D
(2.8)
con:
Dp D
I S = qA p n 0 + n n p 0 ,
Lp Ln

kT (2.9)
VT = ,
q
A = rea de la unin.
En la Figura 2.3.5 se muestra la representacin grfica de esta curva I-
V (ecuacin (2.8)). Como puede verse, cuando la tensin es negativa, la
corriente es muy pequea e independiente de la tensin. Sin embargo,
para valores positivos la corriente aumenta notablemente con pequeos
incrementos de tensin.
ID
VD
Figura 2.3.5 Caracterstica I-V de una unin PN
2.3.2 Descripcin cuantitativa. Clculo de la curva I-V

En este apartado vamos a demostrar la expresin (2.8). La
corriente se debe a la difusin y recombinacin de los portadores
minoritarios inyectados desde el otro lado de la unin. Fijmonos, por
ejemplo, en los huecos inyectados en la zona N. La corriente de difusin
en un cierto punto x viene dada por:

p n ( x)
j p = qD p . (2.10)
x
En el captulo anterior se demostr que la distribucin pn(x)
Captulo 2
cuando se inyectan portadores que se difunden y recombinan viene dada

por el siguiente exceso de portadores:
( xn xn 0 )
p n ( x) = p n e Lp
. (2.11)
Evaluando la corriente justo en xn0 se obtiene, usando (2.10) y

(2.11), la siguiente expresin:
p p
j p = qD p . (2.12)
Lp
N P
-xn0 0 xp 0
np0+ )np
pn0+ )pn
np0
pn0
xn 0 0 xp
Figura 2.3.6 Esquema del exceso de minoritarios en

funcin de la posicin.
Para conocer la corriente, ya slo nos falta calcular p n . Si en

equilibrio trmico:
p p0
= eV0 / VT , (2.13)
pn0
con polarizacin se debe cumplir que:
p p ( x p 0 )
= e (V V
0 D ) / VT
. (2.14)
p n ( xn0 )
Desarrollando:
p p ( x p 0 ) p p0
= e VD / VT . (2.15)
pn ( xn0 ) pn0
La concentracin de mayoritarios apenas se ve alterada, por lo que:
p p ( x p 0 ) p p 0 .
y por tanto:
p n ( x n0 )
e VD / VT . (2.16)
p n0
(Como ya habamos discutido de forma cualitativa, vemos ahora de nuevo
Captulo 2
que la poblacin de minoritarios aumenta o disminuye respecto del
equilibrio trmico dependiendo de la tensin VD). Finalmente:
p n = p n ( x n0 ) p n0 = p n 0 (eV D / VT
1) . (2.17)
Sustituyendo (2.17) en (2.12) obtenemos la corriente de difusin
de los minoritarios en la zona N:
Dp
jp = q p n 0 (e V D / VT
1) . (2.18)
Lp
Anlogamente, la difusin de electrones en la zona P es:
Dn
jn = q n p 0 (e V D / VT
1) . (2.19)
Ln
Por tanto, quedan demostradas las expresiones (2.8) y (2.9).
Observaciones
Si el dopado de las dos zonas es diferente, la corriente est

determinada principalmente por la zona ms dopada (es la que
inyecta ms minoritarios).
Calculada la corriente de minoritarios (difusin) la de mayoritarios es
fcil de obtener, puesto que la corriente I debe ser constante a lo largo
de todo el diodo (ver Figura 2.3.7)
En la demostracin de la curva I-V (ecuaciones (2.8) y (2.9)) hemos
asumido implcitamente las siguientes aproximaciones:
Toda la tensin cae en la unin (resistencia despreciable en las
zonas neutras). Esto es cierto si:
El nivel de inyeccin de portadores es bajo.
La resistencia de las zonas neutras es baja:
No hay generacin-recombinacin en la zona de transicin
Hay que destacar que a pesar de la primera suposicin, los
mayoritarios se mueven mediante arrastre por el campo elctrico en las
zonas neutras (pero, como hay muchos mayoritarios, el campo elctrico
necesario para generar una corriente apreciable puede considerarse
despreciable).

N
N P
P
Captulo 2
-xn 0 xp
I
ID
In huecos
Ip
electrones
xn 0 0 xp
Figura 2.3.7 La corriente en el dispositivo es la misma en

todas las posiciones. La corriente de arrastre puede
calcularse como la corriente total menos la corriente de
difusin en el punto considerado. La corriente total viene
dada por la suma de las corrientes de difusin justo en los
extremos de las zonas neutras con la zona de carga espacial.
Polarizacin inversa. Las expresiones (2.11) y (2.17) siguen siendo

ciertas pero con VD negativo:
( xn xn 0 )
p n ( x) = p n e Lp
,
(2.20)
VD / VT
p n = p n 0 (e 1) p n 0 .
Los minoritarios prximos a la zona de carga espacial son
barridos por el campo elctrico hacia el otro lado de la barrera. Esta
corriente est limitada por lo rpido que se repongan (mediante
generacin trmica) los minoritarios barridos2.
pn0
2
Obsrvese que la tasa de generacin por unidad de volumen es g = .
p
Si asumimos que todos los huecos generados en el volumen ALP son inyectados
hacia el otro lado de la unin tenemos una corriente igual a:
pn0
I p = qAL p ,
p
que coincide con la expresin de IS. Vemos de este modo cul es la interpretacin
de la corriente inversa de saturacin y cmo est limitada por la generacin trmica
2
de portadores (recordar que L p = D p p ).
N
N PP
Captulo 2
-xn 0 xp
np0
pn0
)np = -np0
)pn = -pn0
xn 0 0 xp
Figura 2.3.8 Concentracin de minoritarios con

polarizacin inversa. Un defecto de minoritarios (que son
barridos hacia el otro lado de la barrera por el campo
elctrico) viene acompaado del mismo defecto de
portadores en la poblacin de mayoritarios.
2.4 Dependencia con la temperatura
Aparte de la dependencia explcita de la corriente que circula por

el diodo con la temperatura (que se manifiesta en las expresiones (2.8) y
(2.9)), es ms fuerte la dependencia de IS con la temperatura. En efecto, la
corriente inversa de saturacin es directamente proporcional a:
E g / kT
I S n i2 = N c N v e . (2.21)
La influencia total de la temperatura sobre la corriente que
circula por el diodo bsicamente consiste en un desplazamiento de la
curva I-V en el eje V hacia la izquierda (unos - 2 mV/C), como se ilustra
en la Figura 2.5.1.
2.5 Modelos I-V de gran seal. Anlisis de circuitos con

diodos
En el apartado anterior ya hemos comprobado que la relacin

entre la intensidad que circula por el diodo y la tensin que se aplica es de
tipo exponencial y viene dada por:
(
I = I S eV / V 1 .
T
) (2.22)

-2mV/oC
ID
T1
Captulo 2
T2
T3
T1>T2 > T3
VD
Figura 2.5.1 Dependencia de la curva I-V con la

temperatura.
Ejercicio
Calcular la intensidad que circula por el circuito de la Figura 2.5.2

y la tensin que cae en el diodo. Datos: IS = 2 fA, VDD = 5 V y R = 1K.
R
VDD +
ID VD
-
Figura 2.5.2 Diodo en serie con una resistencia. Slo en
circuitos sencillos puede usarse la ecuacin .(2.22) Para la
resolucin a mano del circuito.
Como se habr comprobado al resolver el ejercicio, la ecuacin

del diodo no es cmoda para resolver circuitos a mano, aunque s se usa
para la resolucin de circuitos mediante ordenador (p.e., con Spice).
Para clculos a mano se usan los modelos simplificados que se
muestran en la Figura 2.5.3.
ID ID ID
Captulo 2
-1
RD
VD V( V D V( VD
V( V( RD
V D >V (
V D <V (
Figura 2.5.3 Modelos simplificados de la curva I-V de un

diodo.
Ejercicio
Resolver el ejercicio anterior empleando cada uno de los

modelos de la Figura 2.5.3. Comparar los resultados. Datos: V = 0.65 V,
RD = 20 .
2.6 Distribucin de carga y campo en la unin. Clculo del

ancho de la zona de carga espacial
Para el clculo de la carga que hay en la unin, supondremos las

siguientes aproximaciones:
Unin abrupta y dopados uniformes
Toda la carga de la zona de carga espacial es fija (se debe a las
impurezas ionizadas), no hay carga debida a electrones o huecos
(aproximacin de deplexin o vaciamiento)
Todas las impurezas estn ionizadas
Hay el mismo nmero de cargas negativas (impurezas

aceptadoras ionizadas) que de cargas positivas (impurezas donadoras
ionizadas) en la zona de carga espacial (en caso contrario, el campo
elctrico no sera nulo en las zonas neutras). Por tanto:
xn 0 N D = x p 0 N A . (2.23)
Esto implica, por ejemplo, que:
N A >> N D x n 0 >> x p 0 . (2.24)
SECCIN 2.6: DISTRIBUCIN DE CARGA Y CAMPO EN LA UNIN 45

W
N +
N + + - PP
Captulo 2
+ + + -
+ + + -
+ + + -
-xn0 0 xp 0
Densidad de carga
qND +
-xn0 xp 0
-qNA-
Campo elctrico
Em ax
-xn0 xp 0
Figura 2.6.1 a) Zona de carga espacial en una unin PN

abrupta. b) Densidad de carga en la z.c.e. c) Campo
elctrico.
2.6.1 Clculo del campo elctrico

El campo elctrico lo obtendremos integrando una vez la
ecuacin de Poisson unidimensional a lo largo de la zona de carga
espacial:
d 2V ( x) ( x)
= . (2.25)
2
d x
( (x) es la densidad de carga y la constante dielctrica del
semiconductor). Se obtiene:
dE ( x) q
= N A (si 0 > x > x p 0 )
dx . (2.26)
dE ( x) q
= N D (si xn 0 < x < 0)
dx
Integrando las anteriores ecuaciones entre un borde de la zona de
carga espacial y el punto de unin (o por geometra, observando la Figura
2.6.1c) se obtiene el campo elctrico mximo:
qN D xn 0 qN A x p 0
E ( x = 0) = Emax = = . (2.27)

Captulo 2
2.6.2 Ancho de la z.c.e:
A continuacin, se integra la expresin:
dV ( x)
= E ( x) , (2.28)
dx
para conseguir eliminar la dependencia de E(x) con la posicin y
relacionar E y la anchura de la z.c.e. con el potencial barrera:
xn 0 dV ( x) x
x dx = x E ( x)dx
n0
p0 dx p0

xn 0
V ( xn 0 ) V ( x p 0 ) = x E ( x)dx . (2.29)
p0

xn 0
V0 = x E ( x)dx
p0
La integral del trmino de la derecha es igual al rea que encierra la

grfica de E(x) (Figura 2.6.1c). Por tanto:
1
V0 = ( xn 0 + x p 0 ) E max . (2.30)
2
Si definimos W = x n 0 + x p 0 , entonces:
1 1 qN D xn 0
V0 = WEmax = W. (2.31)
2 2
Teniendo en cuenta (2.23) y operando obtenemos:
1 q N AND
V0 = W 2. (2.32)
2 N A + ND
Por tanto:
2V0 1 1
W = ( + )
q N A ND
WN D
x p0 = . (2.33)
N A + ND
WN A
xn 0 =
N A + ND
SECCIN 2.6: DISTRIBUCIN DE CARGA Y CAMPO EN LA UNIN 47

Observaciones
Si en lugar de estar en condiciones de equilibrio trmico se aplica un

voltaje VD , entonces V ( x n 0 ) V ( x p 0 ) = V0 V D y se obtiene:
Captulo 2
2 (V0 VD ) 1 1
W= ( + ). (2.34)
q N A ND
W crece al aumentar el voltaje aplicado en inversa (VD negativo).

Si un lado de la unin est mucho ms dopado que el otro (por
ejemplo, NA >> ND) entonces:
W depende de la concentracin de las impurezas del lado menos
dopado. En el caso supuesto:
2 (V0 V D ) 1
W .
q ND
Casi toda la z.c.e. est en la regin del semiconductor menos
dopado (como tambin se deduce de (2.23)):
WN D
x p0 = 0,
N A + ND
WN A
x n0 = W.
N A + ND
2.7 Fenmenos de ruptura
Hasta ahora hemos visto que los diodos en inversa slo conducen
Captulo 2
con una corriente muy pequea (-IS), denominada corriente inversa de
saturacin, que es independiente de la tensin aplicada. Sin embargo,
realmente no se puede aplicar cualquier voltaje en inversa mantenindose
esta situacin, sino que a partir de cierto valor crtico o tensin de ruptura,
la corriente inversa del diodo se incrementa abruptamente, obtenindose
un rango muy elevado de corriente con una pequea variacin de la
tensin (de forma anloga a como sucede en la regin de conduccin
directa). La Figura 2.8.1 muestra las dos regiones de conduccin de una
unin PN.
ID (A)
15
10
-30 -20 -10

-VZ 0
VD (V)
0.5
Codo Zener
-0.5
-1.0 Ntense las escalas

diferentes de las regiones
directa e inversa
-1.5
-2.0
-2.5
Figura 2.7.1 Caracterstica I-V completa de una unin PN.
A pesar del nombre de ruptura, este comportamiento no es

destructivo en s mismo si se limita la corriente (con una resistencia
externa, por ejemplo), al igual que sucede en la regin directa de
conduccin.
SECCIN 2.7: FENMENOS DE RUPTURA 49

Los diodos especialmente diseados para conducir en inversa se
suelen emplear para regular el voltaje en un punto (por ejemplo, en
fuentes de tensin) y se representan con un smbolo ligeramente diferente
al de un diodo (Figura 2.7.2).
Captulo 2
Figura 2.7.2 Smbolo de un diodo Zener
La ruptura o conduccin en inversa puede deberse a dos

fenmenos independientes: la ruptura por avalancha y la ruptura Zner o
tnel.
La ruptura por avalancha se ilustra en la Figura 2.7.3. Ya hemos
visto que en inversa la corriente se debe a los electrones y huecos
minoritarios que son arrastrados por el campo elctrico de la zona de
carga espacial. Sigamos el camino de un electrn. La energa cintica de
un electrn se incrementa conforme avanza a causa de la aceleracin
provocada por este campo elctrico. Puede ser que mientras se mueve, el
electrn choque con los tomos de la red cristalina. Si ha adquirido
suficiente energa cintica podra incluso romper un enlace entre tomos
de silicio, generando un par electrn-hueco. Los dos electrones (el inicial
y el generado en el choque) y el hueco son acelerados de nuevo por el
campo elctrico, incrementando la corriente inversa. Adems, los dos
electrones pueden adquirir de nuevo la suficiente energa como para
generar cada uno otro par electrn-hueco y as sucesivamente en un
proceso en cadena que puede llegar a incrementar notablemente la
corriente inversa.
Figura 2.7.3 Ruptura por avalancha en una unin PN.
La corriente por avalancha tiene un coeficiente de temperatura

negativo. Es decir, la corriente disminuye al aumentar la temperatura.
Esto se debe a que cuanto mayor sea la temperatura, mayor es la agitacin
trmica de los tomos y, por tanto, mayor es la probabilidad de choque de
stos con los electrones. Esto hace que los electrones tengan menos
opciones de adquirir la energa suficiente para ser capaces de romper los
enlaces y generar nuevos pares electrn-hueco.
El otro proceso de ruptura, la rotura Zner o tnel, se ilustra en la
Figura 2.7.4. La rotura tnel tiene lugar si la distancia entre las bandas de
conduccin y valencia es pequea en la zona de carga espacial. Esto
sucede cuando el dopado de los semiconductores es alto, ya que esto
Captulo 2
favorece que la anchura de la zona de carga espacial sea pequea y la
curvatura de las bandas tenga lugar en poco espacio.
Mediante el proceso tnel un electrn puede pasar de la banda de
valencia a la de conduccin (Figura 2.7.4). Este proceso es un mecanismo
de origen cuntico y no tiene explicacin dentro del contexto de la fsica
clsica. Debido a que los electrones tambin tienen un carcter
ondulatorio pueden atravesar, con cierta probabilidad, barreras de
potencial si stas son lo suficientemente bajas o estrechas, como es el
caso.
Al contrario que la ruptura por avalancha, la ruptura Zener tiene
un coeficiente de temperatura positivo, puesto que se facilita la ruptura de
un enlace al aumentar la temperatura.
Figura 2.7.4 Ruptura mediante proceso tnel
El que tenga lugar en primer lugar la ruptura por avalancha o por

efecto tnel est bsicamente controlado por el dopado de los
semiconductores. Se puede conseguir que la tensin de ruptura sea casi
independiente de la temperatura si se disea la unin de forma que la
ruptura tenga lugar por ambos mecanismos a la vez.
Como el lector habr observado, a los diodos que trabajan en la
regin inversa se les denomina diodos Zner independientemente del
fenmeno en concreto que tenga lugar (podra ser nicamente la ruptura
por avalancha, como de hecho suele preferirse por presentar una
caracterstica ms abrupta).
SECCIN 2.7: FENMENOS DE RUPTURA 51

2.8 Comportamiento dinmico. Modelos de conmutacin
y de pequea seal
Captulo 2
2.8.1 Introduccin
Hasta ahora hemos estudiado la unin PN en condiciones
estacionarias. Sin embargo, normalmente los diodos se usan en
aplicaciones de conmutacin o en procesado de seales variables, por lo
que se requiere un anlisis del comportamiento transitorio y de pequea
seal.
2.8.2 Variacin temporal de la carga mvil almacenada

El comportamiento temporal viene determinado por el tiempo
necesario para eliminar o crear el exceso de carga en las zonas neutras.
Para determinarlo, se necesitan ecuaciones dependientes del tiempo y, por
tanto, se recurrir a la ecuacin de continuidad.
Antes de ello, debemos tener en mente que la corriente ID en
estado estacionario depende del exceso de portadores minoritarios en las
zonas neutras y, por tanto, cualquier variacin de ID (por ejemplo, en un
transitorio de corte) implica la variacin del exceso de carga. Por otro
lado, aumentar o disminuir el exceso de carga requiere tiempo y por ello
el cambio de estado de un diodo no es un proceso instantneo.
Como hemos dicho, para analizar la evolucin temporal se usa la
ecuacin de continuidad. Una vez integrada en el espacio (esto es, en la
variable xn) se obtiene (para los huecos):
Q p (t ) dQ p (t )
i p (t ) = + . (2.35)
p dt
donde:
i p (t ) es la corriente debida a los huecos
Q p (t ) es la carga total en exceso o defecto (debida a los huecos)
almacenada en la zona neutra N
p es el tiempo de vida media (o de recombinacin) de los huecos en
la zona N
La ecuacin (2.35) muestra que la corriente tiene dos

contribuciones: aportar los huecos que se recombinan e incrementar la
carga almacenada.
Anlogamente, se obtiene otra expresin para los electrones. Por
simplicidad, en lo sucesivo supondremos una unin P+N (esto es, NA >>
ND), de forma que la corriente se debe casi exclusivamente a la
contribucin de los huecos ( i (t ) i p (t ) ).
La ecuacin (2.35) determina el comportamiento transitorio del
diodo. Su solucin depende del tipo concreto de transicin que tenga
lugar. Veremos dos:
Transitorio de corte (paso de polarizacin directa a corte)
Transitorio de paso a inversa
Captulo 2
2.8.3 Conmutacin. Transitorio de corte
R R
VDD + VDD +
VD VD
- -
Figura 2.8.1 El transitorio de corte del diodo transcurre
entre las situaciones estacionarias representadas en las dos
figuras.
En este transitorio, en el instante t = 0, se abre el circuito y se

impide el paso de corriente por el diodo.
En la situacin estacionaria, antes del corte, se verifica que:
Q p ( 0)
i (t < 0) = I i = p
, (2.36)
dQ p (t )
ya que dt
= 0 ). Despejando obtenemos la siguiente condicin inicial
que usaremos posteriormente:
Q p (0) = I i p . (2.37)
Para instantes t > 0, la ecuacin diferencial (2.35) cumple:
Q p (t ) dQ p (t ) dQ p (t ) Q p (t )
i (t > 0) = 0 = p
+ dt
dt
= p
. (2.38)
Resolviendo esta ecuacin diferencial (con la condicin inicial dada por

(2.37)) obtenemos el exceso de carga en funcin del tiempo:
Q p (0) = I i p
t / p
. (2.39)
Q p (t > 0) = Q p (0)e
Como vemos, el exceso de portadores minoritarios desaparece

conforme avanza el tiempo a una velocidad controlada por p (como es
lgico, puesto que el exceso de carga desaparece por recombinacin, no
circula corriente).
I Q(t) dpn
IJp )pn
IJpe -t /J p
tiempo creciente
xn
Figura 2.8.2 Grficas que representan en funcin de
tiempo, en un transitorio de corte, la intensidad (a), la carga
total almacenada (b) y la evolucin del exceso de
portadores (c).
SECCIN 2.8: COMPORTAMIENTO DINMICO 53

Por otro lado, ya se ha visto que el exceso de portadores est
relacionado con la cada de potencial en el diodo mediante la siguiente
expresin:
Captulo 2
p n (t ) = pn 0 (e v D (t ) / VT
1). (2.40)
Por tanto, aunque desde t = 0 no circule corriente, la tensin vD
no se anula hasta que desaparece el exceso de minoritarios (huecos en
nuestro caso particular).
En la figura se muestra cmo evoluciona la tensin vD para
diferentes valores del tiempo de recombinacin, que es el que determina
la rapidez con la que desaparece el exceso de minoritarios.
tp 0.1 us
v d( t , 0 )
tp 1 us 0.5
v d( t , 1 )
tp 10 us v d( t , 2 )
7 6 5 4
1 10 1 10 1 10 1 10
t
Figura 2.8.3 Grfica de Mathcad que muestra la evolucin

temporal de la tensin VD para tres valores diferentes de p.
Como puede verse, para mejorar la rapidez del diodo hay que
disminuir p. Esto puede lograrse introduciendo impurezas que favorecen
la recombinacin (como el oro) al crear niveles energticos
aproximadamente en la mitad de la banda prohibida. Otra opcin es usar
diodos cortos, que acumulan poca carga en las regiones neutras.
2.8.4 Conmutacin. Transitorio de paso a inversa

Es el que tiene lugar en la mayora de las aplicaciones de
conmutacin. Para su estudio, supongamos el circuito mostrado en la
Figura 2.8.4.
VDD (t)
E
R
VDD (t) +
vd
t
-
-E
Figura 2.8.4 Circuito y seal aplicada para el estudio del
transitorio de paso a inversa en una unin PN.
Antes de pasar de activa a inversa, se debe eliminar el exceso de

huecos en la zona N para pasar a la situacin correspondiente a la
polarizacin en inversa. Mientras haya un exceso de huecos, la tensin vD
que cae en el diodo ser positiva y la corriente vendr dada por la
siguiente expresin (si la tensin de la fuente de alimentacin es del orden
de varios voltios):
E + vd (t ) E
I D (t ) = . (2.41)
Captulo 2
R R
Se denomina tiempo de almacenamiento (tsd: storage delay time)
al tiempo necesario para eliminar el exceso de carga y que vd se anule.
Una vez que eliminado el exceso de carga, se tiene que llegar a la
situacin correspondiente al estado en inversa. Para ello, se deben
eliminar minoritarios y aumentar la tensin del diodo en inversa. La
siguiente grfica ilustra claramente los dos pasos del proceso:
Figura 2.8.5 Evolucin temporal de la corriente que

atraviesa el diodo y de la tensin que cae en sus extremos
durante un transitorio de paso a inversa (simulacin
realizada con Pspice).
2.8.5 Modelos de pequea seal. Rgimen AC
Introduccin
Antes de explicar el modelo de pequea seal de una unin PN,

vamos a hacer un pequeo inciso para exponer qu es un modelo de
pequea seal y cul es su utilidad
Comentario: Qu es un modelo de pequea seal?
Supongamos un circuito en el que se cumple una relacin de

proporcionalidad entre las seales de entrada y de salida (ya sean
voltajes o corrientes):

y ( x) = Ax, (2.42)
donde A es una constante. Este circuito es lineal (su curva caracterstica
de transferencia est descrita por una recta) y se verifica el principio de
Captulo 2
superposicin:
y ( x0 + x) = Ax0 + Ax = y ( x0 ) + y (x) . (2.43)
En una defincin ms general, se define un sistema lineal como
aquel que verifica el principio de superposicin, cualquiera que sea la
relacin entre la entrada y la salida (puede ser adems de una relacin
de proporcionalidad, de tipo diferencial, integral o combinacin lineal de
las tres posibilidades).
El principio de superposicin nos permite estudiar la respuesta
de un circuito descomponiendo el problema en dos partes: primero se
estudia la salida con ciertos valores fijos de las variables de entrada
(polarizacin) y luego cmo cambia la respuesta del circuito al cambiar
el valor de una de las variables de entrada.
En general, las curvas de transferencia de los dispositivos no son
lineales (por ejemplo, la curva I-V de un diodo es de tipo exponencial) y
no se puede aplicar el principio de superposicin. Para evitar esto y
conseguir trabajar con sistemas lineales, se linealiza la curva de
transferencia en torno a un cierto punto de trabajo (o de polarizacin)
desarrollando en serie de Taylor:
y
y ( x 0 + x ) = y ( x 0 ) + x . (2.44)
x x = x0
Esta aproximacin nos permite:

Poder seguir descomponiendo el problema en dos: respuesta en el
punto de polarizacin (y(x0)) y respuesta debido a variaciones en
torno a este punto de polarizacin:
( ) y
x x = x0
x )
Obtener una relacin de proporcionalidad entre las variaciones en la
salida y las variaciones en la entrada:
y
y = x, . (2.45)
x x= x 0
donde: y = y ( x0 + xi ) y ( x0 ).
Se entiende por anlisis de pequea seal el estudio de la
respuesta del circuito ante las variaciones de tensin (o corriente)
pequeas (x) en torno a un punto de polarizacin DC (dado por (x0,y0)).
Se impone que sean pequeas para que se cumpla la relacin de
linealidad para que en el desarrollo en serie de Taylor (2.44) podamos
quedarnos slo con los dos primeros trminos y, de este modo, poder
aplicar el principio de superposicin y obtener la relacin lineal (2.45)
entre las variaciones de la seal de salida y de salida.
Por tanto, con un modelo de pequea seal en primer lugar se
resuelve el circuito en continua, para obtener el punto de polarizacin.
Posteriormente, se anulan las fuentes que polarizan al circuito y se
estudia la respuesta de ste ante variaciones de los valores de estas
fuentes. Posteriormente se particularizaremos este explicacin para el
caso de una unin PN y veremos un ejemplo de aplicacin.
Cuando adems el cambio en las seales de entrada en pequea
Captulo 2
seal es de tipo sinusoidal, hablamos de rgimen de alterna o AC.
Modelo de pequea seal y baja frecuencia
En este apartado particularizaremos lo estudiado en el anterior

para una unin PN. Supongamos la siguiente tensin aplicada al diodo3:
v D (t ) = VD + vd (t ), (2.46)
donde VD es la tensin de polarizacin (DC) y vd(t) las variaciones de
pequea seal. En este apartado supondremos que son independientes del
tiempo o lo suficientemente lentas como para que no influya el tiempo
necesario para modificar la carga almacenada en las zonas neutras.
R
+
vd(t) +
- vD(t)
VD -
Figura 2.8.6 La tensin vD aplicada al diodo se ha

descompuesto en dos componentes: una componente
continua que fija el punto de polarizacin del diodo (VD) y
una eventual variacin en torno a dicho valor (vd).
Veamos qu corriente, en funcin del tiempo, pasa por el diodo:
i D (t ) = I S e v D (t ) / VT
= I S e (V
D + vd (t ) ) / VT
= I D ev d (t ) / VT
, (2.47)
donde
I D = I S e VD / VT (2.48)
Como ya sabamos, no hay una relacin de linealidad entre la
corriente y la tensin en el diodo ni entre las variaciones de tensin y
corriente en el diodo. Sin embargo, esto ltimo puede solucionarse.
Desarrollando en serie de Taylor podemos obtener una relacin lineal
entre la corriente y la tensin de pequea seal:
3
La notacin aqu empleada es bastante habitual cuando se emplean modelos de pequea
seal. En minscula y con subndice en mayscula se expresa la tensin (o corriente, en su
caso) total. Cuando se escriben con mayscula tanto la variable como el subndice se indica
un punto de polarizacin (seal no variable). Con minscula y con subndice en minscula
se representan las variaciones de pequea seal.

i
iD (t ) = I D + D vd = I D + id (t ). (2.49)
v D v D =VD
Captulo 2
Es decir:
i 1
id (t ) = D vd vd (2.50)
v D v D =VD
rd
De este modo, se obtiene una relacin lineal entre las pequeas

variaciones de corriente (id) ante pequeos cambios en la tensin aplicada
al diodo.(vd). El coeficiente de proporcionalidad se expresa mediante una
resistencia (rd), puesto que relaciona una tensin entre los terminales de
un elemento (el diodo) con la corriente que circula por dicho elemento
debido a esa tensin.
rd
Figura 2.8.7 Modelo de pequea seal y baja frecuencia de

un diodo.
Observaciones:
rd depende del punto de polarizacin (DC)

rd-1 no coincide necesariamente con la pendiente de la recta del
modelo de gran seal lineal a tramos, excepto si sta se calcula
precisamente a partir de la pendiente en el punto de polarizacin
dado.
En general, para resolver un ejercicio en el que intervienen variables
de pequea seal, se siguen los siguientes pasos:
Se resuelve el circuito en DC (se hacen las fuentes de pequea
seal igual a cero).
Se sustituye el elemento por su modelo de pequea seal y se
anulan las fuentes no variables que fijan el punto de
polarizacin4.
Se resuelve el circuito con las fuentes de pequea seal para
calcular las variaciones de pequea seal en la salida.
Ejercicio:
Considere el circuito de la Figura 2.8.8. La fuente de alimentacin

V+ tiene un valor en continua igual a 10V, sobre el que se superpone un
rizado dado por una sinusoide de 60 Hz y 0.5 V de amplitud. Calcule el
voltaje que cae en el diodo en continua y la amplitud de la seal
sinusoidal que aparece en la salida superpuesta sobre el valor en continua.
4
Anular una fuente de corriente equivale en un circuito a quitarla (dejando el circuito
abierto) y una fuente de tensin a sustituirla por un cortocircuito.
Suponga que el diodo tiene una cada de 0.7 V con una corriente de 1 mA.
V+
Captulo 2
R 10K
Figura 2.8.8 Circuito del ejercicio
2.8.6 Modelos de pequea seal dependientes de la

frecuencia
Introduccin
Como se sabe, la capacidad est asociada a la presencia de

cargas, que modifican la distribucin de potencial acumulando energa.
Cuando se altera el potencial, cambiar la carga almacenada. El tiempo
necesario para ello depender de lo fcil que pueda circular o modificarse
la carga (p.e., en un circuito RC, depende del valor de la resistencia. En
una unin PN polarizada en directo, de lo rpido que se recombine el
exceso de carga). Como es sabido, en los condensadores de lminas
paralelas o, en general, en los sistemas en los que la carga depende
linealmente del voltaje aplicado, la capacidad se define como:
Q
C= . (2.51)
V
Sin embargo, hay sistemas en los que la carga depende de forma
ms complicada del voltaje:Q = Q(V). En este caso, se linealiza la funcin
Q(V) en torno a cierto punto de inters y se define la capacidad como:
dQ
C= , (2.52)
dV
de forma que el cambio en la carga almacenada se relaciona con el
cambio en el voltaje segn:
Q = CV . (2.53)
En el diodo hay dos tipos de carga: fijas y mviles y darn lugar
a dos capacidades en el modelo de pequea seal.
Capacidad de unin o de transicin
Se debe a la carga de los iones fijos de la zona de carga espacial.

La carga Q almacenada en la z.c.e. de un diodo es:

N AND
Q = qAx p 0 N A = qAx n 0 N D = qA W (2.54)
NA + ND
Sustituyendo el valor de W:
Captulo 2
1/ 2
N AND
Q = A2q (V0 v D ) (2.55)
N A + ND
Por tanto, la capacidad (Cj) asociada a esta carga es:
1/ 2
dQ A 2 q N AND A
Cj = = Cj (2.56)
dv D 2 (V0 v D ) N A + N D W
Como puede verse, esta expresin es anloga a la de un condensador
de lminas planoparalelas de rea A y separadas una distancia W.
Observaciones:
Si la unin no es abrupta, sino que el perfil de impurezas cambia de

otra forma, la relacin entre W y vD es diferente. Para una unin en la
que el perfil de impurezas cambia linealmente se cumple:
1/ 3
A 2 q N AND
Cj = . (2.57)
2 (V0 v D ) N A + N D
Para una unin cualquiera, se obtendra:

m
A 2 q N AND
Cj = , (2.58)
2 (V0 v D ) N A + N D
donde m es un exponente que depende del perfil de impurezas y que
vara entre 1/2 (unin abrupta) y 1/3 (unin lineal).
Normalmente se suele expresar la capacidad de unin Cj en funcin
de su valor en ausencia de polarizacin:
m
A 2 q N A N D 1 CJO
Cj = Cj (2.59)
2 V0 N A + N D (1 v ) m D v
(1 V ) m D
V 0 0
En inversa, la carga almacenada es mayor que en directa, pero la

capacidad es menor. Adems, cuanto mayor sea la tensin inversa
aplicada, menor ser la capacidad y mayor la carga fija en la z.c.e.

Supongamos un diodo P N. Entonces:
m
A 2 q
Cj = ND . (2.60)
2 (V0 v D )
Por tanto, a partir de medidas experimentales de la capacidad Cj en
funcin de la tensin podemos determinar la concentracin de
impurezas donadoras (ND) del diodo.
Captulo 2
Capacidad de difusin o de almacenamiento
A diferencia de la anterior, se debe a la carga mvil almacenada

en las zonas neutras de la unin. Supongamos de momento una unin
P+N. Ya sabemos que la carga debida al exceso de huecos en la zona P es:
Q p = I p p I p = p I S e v D / VT
(2.61)
Por tanto, la capacidad asociada a pequeos cambios en Qp es:
dQ p 1 I p
Cs = = p I S ev D / VT
CS = (2.62)
dv D VT VT
Si consideramos una unin PN hay que tener en cuenta tambin
la contribucin de Qn:
I p p I n n I
Cs = + Cs = T (2.63)
VT VT VT
Como vemos, en lugar de usar dos parmetros diferentes (n y
p), se ha definido un nico parmetro T (cuyo valor est comprendido
entre n y p) y que se denomina tiempo de trnsito.
Modelo de pequea seal
Finalmente, el modelo de pequea seal completo se obtiene al

incluir tanto la influencia sobre la corriente de los incrementos de tensin
de baja frecuencia (rigurosamente, de continua) como el efecto de ambas
capacidades, que limita la velocidad a la que puede cambiar la tensin en
los extremos del diodo.
Cs Cj
rd
Figura 2.8.9 Modelo de pequea seal de un diodo de

unin.

2.9 Tipos de diodos y aplicaciones
Captulo 2
En este apartado describiremos brevemente algunos tipos de

diodos y sus principales aplicaciones.
2.9.1 Rectificadores
Se aprovecha la caracterstica del diodo de dejar pasar la
corriente slo en un nico sentido. Deben tener una caracterstica lo ms
prxima a la de un diodo ideal:
Muy baja corriente en inversa
Tensin umbral prxima a 0 V
Rd = 0
Tensin de ruptura elevada
Ejemplos de diodos rectificadores comerciales: 1N4001,

BYV95C.
2.9.2 Diodos de conmutacin

Se usan en aplicaciones en las que se requiere que el tiempo de
conmutacin entre los estados de conduccin y bloqueo de la corriente sea
muy bajo.
Ejemplo: UF4001.
2.9.3 Diodos Zner. Regulacin de voltaje

Se usan para estabilizar (o limitar) la tensin en un determinado
punto de un circuito. Ejemplo: eliminacin del rizado de una fuente de
alimentacin.
Vo Vo
rz
Figura 2.9.1 El diodo Zner fija la tensin de salida V0 (el

valor de rz es muy pequeo).
2.9.4 Varactores o diodos varicap

El smbolo de un diodo varicap se muestra en la siguiente figura:
Figura 2.9.2 Smbolo de un diodo varicap.
Estos diodos se usan para conseguir capacidades controladas por
una tensin (por ejemplo, para su uso en filtros sintonizados) ya que la
capacidad de unin depende del voltaje aplicado entre sus extremos (VD).
Efectivamente, recordemos que:
Captulo 2
CJO
Cj VD m
VDm (en inversa) . (2.64)
(1 V0
)
2.9.5 Diodos emisores de luz (LED)

El smbolo de estos diodos se muestra en la Figura 2.9.3.
Figura 2.9.3 Smbolo de un diodo emisor de luz
En el arseniuro de galio y otros semiconductores compuestos, la

recombinacin de los minoritarios da lugar a la emisin de fotones.
Variando la composicin de algunos semiconductores (como GaAs1-x Px),
podemos modificar la anchura de la banda prohibida y, por tanto, la
longitud de onda de los fotones emitidos. La intensidad de la luz es
proporcional a la intensidad de corriente que circula por el diodo. Por
tanto, podemos establecer la intensidad luminosa polarizando
adecuadamente el diodo.
2.9.6 Fotodiodos o diodos fotodetectores

Su smbolo es:
Figura 2.9.4 Smbolo de un diodo fotodetector
Al contrario que los LED, se basan en el mecanismo de

generacin. La luz incidente rompe un enlace covalente y genera un par
electrn-hueco. Los fotodiodos se polarizan en inversa. En ausencia de
luz, la corriente es despreciable (-IS). Sin embargo, al iluminar el diodo, se
genera una corriente que, al igual que la corriente inversa de saturacin,
es independiente de la tensin inversa pero que, en este caso, depende de
la intensidad de la iluminacin.
SECCIN 2.9: TIPOS DE DIODOS Y APLICACIONES 63

2.10 Unin metal-semiconductor
En este apartado veremos las uniones entre un metal y un

Captulo 2
semiconductor y cmo se pueden obtener caractersticas similares a las de

un diodo de unin PN. Ms importante an, veremos que adems pueden
lograrse uniones entre metales y semiconductores no rectificadoras, es
decir, que permiten el paso de la corriente en ambos sentidos. Esto es
importante porque en la fabricacin de dispositivos semiconductores
siempre es necesario establecer contactos metlicos hacia las conexiones
externas y, en principio, no es admisible la limitacin de que conduzcan
slo en un sentido.
En un diodo de unin PN hemos visto que la diferencia en la
posicin del nivel de Fermi en los dos semiconductores provoca que al
unirlos se desplacen los portadores para igualar el nivel de Fermi en toda
la estructura, apareciendo una zona de carga espacial, caracterizada por la
curvatura de las bandas (y el consiguiente campo elctrico) y la presencia
de cargas fijas debidas a las impurezas ionizadas.
En una unin metal-semiconductor sucede algo similar. La
diferencia en la posicin del nivel de Fermi provoca el movimiento de los
electrones al unir ambos metales hasta que el nivel de Fermi se hace
uniforme en toda la estructura.
En el caso de la unin PN, ambos semiconductores poseen la
misma estructura de bandas y el nivel de Fermi en cada semiconductor
puede fijarse, por ejemplo, respecto a la banda de conduccin del mismo.
Sin embargo, el metal y el semiconductor tienen diferente estructura de
bandas y, por tanto, la banda de conduccin no es equivalente en ambos
materiales. Sin embargo, necesitamos comparar la posicin del nivel de
Fermi en ambos materiales. Para tener un punto de referencia comn,
elegimos la energa del vaco (E0), definida como la que tendra un
electrn sin energa cintica no ligado a ninguno de estos materiales.
Se definen la funcin trabajo como la energa que habra que
aportar a un electrn para que pase de tener la energa correspondiente al
nivel de Fermi a tener la del nivel del vaco. Para el metal y el
semiconductor, respectivamente:
q m = E 0 E Fm (2.65)
q s = E 0 E Fs (2.66)
Adems, en el caso del semiconductor, se define la
afinidad electrnica como la energa que habra que aportar a un electrn
situado en el fondo de la banda de conduccin para que escapase del
material y pasase al nivel del vaco E0. Esto es, la afinidad electrnica del
semiconductor viene dada por:
q = E 0 E c (2.67)
Metal Semiconductor
E0
eP
eMs
Captulo 2
eMm - EC
Efs
Efm
EV
Figura 2.10.1 Funciones trabajo del metal y del

semiconductor y afinidad electrnica. Los diagramas de
bandas se corresponden con la situacin en la que los dos
materiales no estn en contacto.
En la Figura 2.10.1 se muestran los diagramas de bandas del

metal y de un semiconductor (tipo N) aislados y el significado grfico de
las magnitudes anteriormente definidas. En el caso representado, la
funcin trabajo del metal es mayor que la del semiconductor (Nm > Ns).
Esto implica que cuando los materiales se pongan en contacto, habr un
flujo de electrones del semiconductor al metal, hasta que se igual el nivel
de Fermi.
Al igual que suceda en la unin PN, este traspaso de electrones
del semiconductor al metal no puede continuar indefinidamente, sino que
se corta debido al campo elctrico opuesto a este movimiento que se crea
por las impurezas positivas descompensadas al irse los electrones. La
misma carga que aparece en el semiconductor, se produce tambin en el
metal, pero de signo contrario. No obstante, al ser la conductividad del
metal muy grande, el campo elctrico en su interior debe ser nulo y toda
la carga negativa se acumula en la interfaz con el semiconductor, no
existiendo por tanto una zona de carga espacial en la regin
correspondiente al metal.
La Figura 2.10.2 muestra el diagrama de bandas de la estructura
metal-semiconductor en equilibrio trmico. En la banda de conduccin
del semiconductor aparece una barrera de potencial que dificulta el
trnsito de electrones del semiconductor hacia el metal. La altura de esta
barrera de potencial viene dada por la diferencia de los potenciales de las
funciones trabajo de ambos materiales:
V0 = m s (2.68)
Obsrvese que debido a que para las energas en torno al nivel de
Fermi no hay estados energticos que puedan ser ocupados en el
semiconductor, aparece tambin una barrera de potencial del metal al
semiconductor. Esto es consecuencia directa de la discontinuidad en las
bandas de conduccin de ambos materiales y por eso no sucede en la
unin PN, en la que ambos materiales tienen la misma banda de
conduccin. La altura de esta barrera viene dada por:
SECCIN 2.10: UNIN METAL-SEMICONDUCTOR 65

B = m (2.69)
Captulo 2
E0
- + Ps
EC
EF
EV
Figura 2.10.2 Unin metal-semiconductor. La grfica
muestra la curvatura de la banda de conduccin del
semiconductor y la barrera de potencial que dificulta el
trnsito de los electrones del semiconductor hacia el metal.
Si ahora aplicamos una tensin positiva en el metal respecto del

semiconductor, atraeremos electrones del semiconductor hacia el metal. O
lo que es lo mismo, disminuye la barrera de potencial V0, rompindose la
situacin de equilibrio y producindose corriente neta. La corriente ser
tanto mayor cuanto mayor sea el voltaje aplicado y la consiguiente
disminucin de la barrera. Si, por el contrario, se aplica una tensin
negativa, se incrementa esta barrera de potencial, impidiendo el flujo de
electrones del semiconductor hacia el metal. Adems, la barrera NB entre
el metal y el semiconductor impide el trnsito de electrones del metal al
semiconductor. Por tanto, cuando la tensin aplicada es negativa, no
circula corriente por la unin.
Este comportamiento rectificador es completamente anlogo al
de la unin PN y la curvas caractersticas I-V son similares en ambos
casos.
En el caso de una unin entre un metal y un semiconductor tipo P
se obtiene el mismo comportamiento rectificador si Nm < Ns. En este caso
se forma una barrera en la banda de valencia que dificulta el paso de
huecos del semiconductor al metal.
Pueden lograrse uniones no rectificadoras (esto es, que permitan
el paso de la corriente en ambos sentidos) si Nm < Ns y el semiconductor
es tipo N o si Nm > Ns y el semiconductor es tipo P. En estos casos, la
carga que aparece en el semiconductor no la proporciona la deplexin del
mismo, sino la acumulacin de mayoritarios provenientes del metal. Por
ejemplo, en el primer caso, el nivel de Fermi en el metal es mayor que en
el semiconductor y por tanto, para igualar el nivel de Fermi, hay un
transvase de electrones del metal al semiconductor y la barrera que se
forma cuando se alcanza el equilibrio trmico es precisamente en esta
direccin (ver Figura 2.10.3).
Si ahora aplicamos una tensin positiva en el metal respecto del
semiconductor, los electrones no tienen ningn problema para ir hacia el
Captulo 2
metal, producindose corriente. Si la tensin es en sentido contrario, los
electrones que van a pasar del metal al semiconductor ven una barrera de
potencial, pero esta es mucho menor que en los contactos rectificadores
(Ec - EF), por lo que una pequea disminucin de la barrera causada por la
tensin negativa aplicada es suficiente tambin para permitir el paso de
corriente. Por tanto, en este tipo de uniones metal-semiconductor se
permite el paso de la corriente en ambos sentidos, por lo que se
denominan no rectificadoras o contactos hmicos.
Tambin pueden lograrse contactos hmicos dopando mucho el
semiconductor, para conseguir una zona de deplexin delgada. De este
modo, en el caso en el que exista una barrera de potencial, sta ser muy
estrecha y podr ser atravesada mediante efecto tnel.
E0
+ -
EC
EF
EV
Figura 2.10.3 Diagrama de bandas de una unin metal-

semiconductor no rectificadora en equilibrio trmico.
2.11 Heterouniones
Ya hemos estudiado las uniones de dos semiconductores (P y N)

del mismo material y las uniones entre un metal y un semiconductor. En
este apartado estudiaremos las uniones entre dos materiales
semiconductores diferentes.
Por lo general, estos dos semiconductores tendrn diferentes
anchuras de la banda prohibida, afinidades electrnicas y funciones
trabajo. Esto provoca que estas uniones, adems de la curvatura de las
bandas (barrera de potencial) debida a la redistribucin de cargas para
igualar los niveles de Fermi, contengan discontinuidades en las bandas de
conduccin y de valencia y que las barreras para los electrones y para los
huecos no sean las mismas. En principio cabe esperar que la
SECCIN 2.10: UNIN METAL-SEMICONDUCTOR 67

discontinuidad en la banda de conduccin d cuenta de la diferencia de
afinidad electrnica entre los dos materiales ()Ec = q(Ps1 - Ps2)). La
discontinuidad en la banda de valencia sera entonces la resta de )Ec con
la diferencia de las anchuras de la banda prohibida ()Eg) en ambos
Captulo 2
materiales (ver Figura 2.11.1).

Como puede observarse, en una heterounin las barreras de
potencial que tienen que superar los electrones y huecos para pasar de un
lado de la unin al otro son diferentes. Esto permite que con las
heterouniones se pueda controlar la proporcin de electrones y huecos
inyectados en la unin. Esta propiedad se emplea, por ejemplo, en los
transistores bipolares de heterounin ( HBT, segn las siglas inglesas) en
los cuales se aumenta la proporcin de electrones inyectados a travs de
una unin respecto de la de huecos sin tener que ajustar los dopados de
los semiconductores (que se fijan entonces de acuerdo con otros
requerimientos). Esto permite mejorar la eficiencia de estos transistores,
como se comprobar en el captulo 3.
Por otro lado, las heterouniones tambin se emplean en
transistores de efecto campo. Como puede verse en la heterounin
mostrada en la Figura 2.11.1 se ha formado un pozo de potencial en donde
los huecos pueden quedar confinados. Anlogamente, en las
heterouniones entre AlGaAs y GaAs se forma un pozo de potencial en la
banda de conduccin que puede confinar a los electrones, formando un
gas bidimensional (los electrones slo pueden moverse en las dimensiones
del plano formado por la interfaz) que tiene buenas propiedades para la
conduccin.
E0
qV0
Captulo 2
Ps 2
EC2
E0
Ps1
)E c
EC1
EF
EV 2
)E v
Figura 2.11.1 Diagrama de bandas de una heterounin, en

equilibrio trmico, formada por un semiconductor tipo N y
un semiconductor tipo P con diferente ancho de banda
prohibida.
REFERENCIAS
[1] B.G. Streetman, S. Banerjee, Solid State Electronic Devices, Prentice

Hall, 2000.
SECCIN 2.11: HETEROUNIONES 69

Captulo 1. El Trancto de Campo
de Unin (Esto esta
3
Captulo
EL TRANSISTOR
BIPOLAR DE UNIN
(BJT)
Transistor Bipolar
ndice
3-1 Introduccin 3-5 Comportamiento dinmico
3-2 Fundamentos bsicos. Descripcin 3-6 Efectos de segundo orden
cualitativa
3-3 Clculo de la corriente en rgimen
DC. Ecuaciones de Ebers-Moll
3-4 Caractersticas de transferencia.
Polarizacin
Objetivos
Describir el transistor bipolar.
Entender el funcionamiento bsico del transistor bipolar.
Describir los distintos modos de operacin de este dispositivo.
Evaluar de forma cuantitativa la corriente que circula por los diferentes
terminales del transistor.
Proporcionar modelos elctricos equivalentes en gran seal y pequea seal. Los
modelos debern ser lineales y permitirn analizar o disear circuitos electrnicos
que incluyan a este dispositivo.
circuitos.
Estudiar la conmutacin de este dispositivo entre sus estados.
Analizar la influencia de efectos de segundo orden no considerados en un primer
anlisis simplificado del dispositivo.
Palabras Clave
Transistor bipolar de unin. Saturacin. Efecto Kirk.
Transistor npn y pnp. Activa inversa. Modelo de gran seal.
Emisor. Corte. Modelo de pequea seal.
Base. Modulacin de la anchura de Transconductancia.
Colector. la base. Resistencia de salida.
Ganancia de corriente en Tensin Early. Capacidades de las uniones.
base comn y en emisor Ruptura. Resistencias parsitas.
comn. Deriva en la base. Respuesta en frecuencia.
Activa. Ecuaciones de Ebers-Moll.
3.1 Introduccin
El transistor bipolar fue el primer dispositivo activo de estado

slido. Fue inventado en 1949 en los Laboratorios Bell por W. Schockley,
J. Bardeen y W. Brattain (que recibieron el premio Nobel en 1956).
Tambin se suele denominar por sus siglas inglesas BJT (bipolar junction
transistor).
Captulo 3
Se trata de un dispositivo formado por dos uniones y que tiene

tres terminales (llamados emisor, base y colector). Hay dos tipos, npn y
pnp:
B B
N P N P N P
E C E C
C C
B B
E E
Figura 3.1.1 Estructura y smbolo de un transistor bipolar

npn (izquierda) y pnp (derecha)
Entre sus principales aplicaciones podemos distinguir:

Analgicas: amplificadores, seguidores de tensin, ...
Digitales: conmutadores
3.2 Fundamentos bsicos. Descripcin cualitativa.
3.2.1 El BJT como fuente de corriente controlada por voltaje
En este apartado vamos a introducir el BJT como una fuente de

corriente controlada por tensin. Supongamos una unin PN polarizada en
inverso. Se puede considerar que es una fuente de corriente casi ideal
porque la corriente que la atraviesa es independiente de la tensin entre
sus extremos, como se ilustra en la Figura 3.2.1.
Sin embargo, presenta un inconveniente: la corriente es muy
pequea
(IS) y est limitada por la generacin trmica de minoritarios en las
cercanas de la unin. Esta corriente podra, no obstante, incrementarse
generando minoritarios, por ejemplo, mediante luz (ver Figura 3.2.2).
Adems, con la intensidad de la luz podemos controlar la intensidad de la
fuente de corriente. Sera bueno poder hacer esto elctricamente. Para
72 CAPTULO 3 EL TRANSISTOR BIPOLAR DE UNIN

ello, podramos aadir una unin ms al sistema, puesto que en una unin
P+N se inyectan huecos desde la zona P+ en la zona N y el nmero de
huecos inyectados depende de la tensin aplicada en esta unin. Por tanto,
se tiene entonces una fuente de corriente controlada por tensin (que
determina el nmero de huecos inyectados en el semiconductor N), como
se observa en la Figura 3.2.3.
N - P
+
Captulo 3
VD
EF P
q(V0+V D )
EF N
Figura 3.2.1 Una unin PN en inverso se comporta como

una fuente de corriente: la corriente no depende de la
tensin en inverso aplicada, sino de lo rpido que se
reponen los minoritarios que caen por la barrera de
potencial.
(a) V (b) (c) V

I
N P N P
V
Inyector de
portadores
Figura 3.2.2 El incremento de la concentracin de

minoritarios puede realizarse con luz (a) y provoca el
aumento de la corriente inversa (b). Sera deseable contar
con otro procedimiento de inyeccin de minoritarios (c) que
pudisemos controlar elctricamente.
SECCIN 3.2: FUNDAMENTOS BSICOS. DESCRIPCIN CUALITATIVA 73

3.2.2 Las corrientes en el BJT
En un transistor bipolar pnp polarizado como en la Figura 3.2.3 se
producen los siguientes flujos de portadores:
1: huecos inyectados que se recombinan sin llegar al colector
2: huecos inyectados en el colector
3: corriente inversa de saturacin en la unin PN de la base y el
colector
4: electrones suministrados por el contacto de base para
Captulo 3
recombinarse con los huecos en la base

5: electrones inyectados en el emisor debido a que el emisor y la
base forman una unin PN polarizada en directo
Emisor Base Colector

IC
IE IC
p+ n p
IE
IB
VB C
VE B VB C
Figura 3.2.3 Polarizacin en activa de un BJT pnp
Flujo de huecos Flujo de electrones
2
IE IC
1
4 3
IB
VE B VB C
Figura 3.2.4 Flujo de portadores en un transistor pnp

polarizado en activa
En un buen transistor es deseable que se verifiquen las siguientes

condiciones:
Casi todos los huecos aportados por el emisor llegan al colector.

Por tanto, se requiere que exista poca recombinacin en la base,
lo cual se consigue haciendo que la base sea estrecha (Wb << Lp).
Se define el factor de transporte:
I Cp IC
B T . (3.1)
I Ep I Ep
(Por tanto, se busca que B sea aproximadamente 1).
Captulo 3
La corriente de emisor se debe casi exclusivamente a los huecos
inyectados, no a los electrones procedentes de la base (para ello,
hay que dopar el emisor mucho ms que la base). Se define la
eficiencia de emisor como:
I Ep I Ep
= . (3.2)
IE I Ep + I En
(Por lo que en un buen transistor, se debe cumplir que sea
aproximadamente igual a 1).
Calculemos ahora cul es la relacin existente entre las
corrientes de colector y emisor (ganancia en base comn):
IC I Cp I Cp I Ep
F = = B . (3.3)
I E I Ep + I En I Ep I Ep + I En
En un buen transistor se cumple que F es casi 1, puesto que el

factor de transporte y la eficiencia de emisor son prximos a 1.
Por otra parte, la relacin entre las corrientes de colector y base
(ganancia en emisor comn):
IC IC 1 1 F
F = = = = (3.4)
I B I E IC IE
1 F1 1 1F
IC
De donde tambin se deduce que:

F
aF = . (3.5)
F +1
Cuanto ms prximo a 1 sea el valor de F mayor ser la
ganancia en corriente F. Valores tpicos de F son 200 para transistores
de baja potencia y 50 para transistores de potencia.
3.2.3 Modos de operacin del BJT

Puesto que el BJT tiene cuatro uniones, puede operar segn 4
modos diferentes, segn estas uniones estn en directa o en inversa. Estas
regiones de operacin son:

Activa
Es el modo anteriormente analizado:

unin BE en directo: |VBE| 0.7 V
unin BC en inverso
En esta regin de operacin se cumple que:

IC = F I E ,
Captulo 3
(3.6)
IC = F I B .
Se usa sobre todo en aplicaciones analgicas (por ejemplo, como
amplificador).
Corte
Las dos uniones estn en inverso, por lo que no hay inyeccin de

portadores del emisor al colector y todas las corrientes son prcticamente
nulas.
Saturacin
En esta regin de operacin:

Unin BE en directo: |VBE| 0.7 V
Unin BC en directo: |VBE| 0.8 V
En estas condiciones existe inyeccin de portadores desde el
emisor, pero tambin desde el colector y, por tanto, se verifica (como
luego comprobaremos con ms detalle) que:
IC < F I E ,
(3.7)
IC < F I B .
Adems, se cumple que la diferencia de tensin entre el emisor y
el colector es baja (del orden de 0.1-0.2 V). Por ejemplo, para un pnp:
VEC = VEB + VBC (0.7 0.6) V = 0.1 V (3.8)
Los modos de corte y saturacin se emplean sobre todo en
aplicaciones digitales.
Activa inversa
Este modo de operacin es parecido al de la regin activa, pero

intercambiando los papeles de colector y del emisor. Es decir:
Unin BE en inverso
Unin BC en directo: |VBC| 0.6 V

Normalmente el transistor no opera en esta regin. Recurdese que el BJT
no es completamente simtrico y est optimizado para trabajar en modo
activo normal (por ejemplo, el emisor se dopa ms que el colector).
3.3 Clculo de las corrientes. Ecuaciones de Ebers-Moll
Captulo 3
3.3.1 Introduccin
Hasta ahora, hemos visto cualitativamente el funcionamiento del
BJT, calculando unas corrientes a partir de otras a travs de los
parmetros F y F. Pero no sabemos el valor de estos parmetros ni cmo
relacionar las corrientes con las tensiones aplicadas. Esto es lo que se
pretende hacer en este apartado.
De forma anloga a como se hizo en el caso del diodo, se puede
calcular la corriente de emisor (debida a los huecos) a partir de la
corriente de difusin en la base justo en el lmite de la z.c.e. entre el
emisor y la base (se desprecia la recombinacin en la z.c.e). Del mismo
modo, la corriente de colector se calcula a partir de la corriente de
difusin en el lmite de la base con la z.c.e. espacial que comparte con el
colector:
dpn ( xn = 0)
I Ep = qAD p
dxn
(3.9)
dpn ( xn = Wb )
I Cp = qAD p
dxn
Por tanto, lo primero que hay que hacer es resolver la ecuacin
de difusin para calcular el perfil de minoritarios inyectados en la base
(pn):
d 2p( xn ) p n ( xn )
= (3.10)
dxn2 L2p
3.3.2 Solucin de la ecuacin de difusin en la base

En activa, el emisor inyecta huecos de forma que se genera un
exceso en la base, justo en el borde de la z.c.e., igual a:
p E = p n (0) = p n 0 (eV EB / VT
1) p n eV
EB / VT
. (3.11)
En el otro borde de la base, los huecos son barridos por el campo
elctrico hacia el colector, de modo que:
pC = pn (Wb ) = pn 0 . (3.12)

dpn
Si no hubiese corriente de base, el gradiente sera el
dxn
mismo en el colector y el emisor (para tener la misma corriente, como
indican las ecuaciones (3.9). Por tanto, la solucin de la ecuacin de
difusin sera una lnea recta, como se indica en la figura inferior.
Sin embargo, la corriente de base no es nula, aunque s pequea,
por lo que la solucin real no es exactamente una lnea recta, aunque se
aproxima bastante (por debajo, para obtener menos gradiente en el lado
Captulo 3
del colector):
*p
Sin recombinacin
)pE
en la base
-pn
WB
Con recombinacin
0 WB
Figura 3.3.1 Exceso de minoritarios en la base en funcin

de la posicin (activa)
En activa inversa, se obtiene una solucin completamente

anloga, pero intercambiando los papeles del emisor y del colector.
Como la ecuacin de difusin es lineal, la solucin general (con
inyeccin de huecos por parte del emisor y del colector) puede expresarse
como la superposicin de las soluciones obtenidas en activa (inyeccin
slo por parte del emisor) y activa inversa (inyeccin slo por parte del
colector). Esto se ilustra en la siguiente figura:
*p (a) *p (b) *p (c)
)pE )pE
)pC )pC
0 WB 0 WB 0 WB
Figura 3.3.2 Concentracin y flujo de minoritarios en la

base (c) como superposicin de la solucin de la ecuacin
de difusin en activa (a) y en activa inversa (b)

Puede comprobarse fcilmente que la solucin de la ecuacin de
difusin (3.10) es:
(Wb xn ) / L p (Wb xn ) / L p
e e
p( x n ) = p E Wb / L p Wb / L p
+
e e
xn / L p xn / L p
(3.13)
e e
+ pC Wb / L p Wb / L p
.
e e
Captulo 3
Efectivamente se observa que la solucin es la suma de dos
trminos con la misma forma, cada uno debido a la contribucin de una
de las uniones.
3.3.3 Evaluacin de las corrientes

Conocido p(xn), podemos calcular ya las corrientes (). Al
realizar las derivadas, se obtendr que, como suceda con la concentracin
de minoritarios en la base, las corrientes tambin son superposicin de la
contribucin de ambas uniones.
Suponiendo que IE = IC (esto es, que la eficiencia de emisor es
igual a 1) se obtiene:
(
I E = A eV EB / VT
) (
1 B eV CB / VT
)
1 ,
IC = B (e VEB / VT
1) A(e VCB / VT
1), (3.14)
I B = I E IC ,
con:
qAD p W
A= coth b pn 0
Lp Lp

(3.15)
qAD p W
B= cosh b pn 0
Lp Lp

3.3.4 El modelo de diodos acoplados. Ecuaciones de Ebers-

Moll
Introduccin
Las ecuaciones vistas en el apartado anterior (dependientes de la

geometra) slo son vlidas para ese caso concreto de geometra uniforme
y simple y suponiendo, adems, = 1. En este apartado pretendemos
generalizarlas, buscando expresiones adecuadas para cualquier geometra
y dependientes de parmetros fcilmente medibles.
SECCIN 3.3: CLCULO DE LA CORRIENTE. ECUACIONES DE EBERS-MOLL 79

Para ello, nos basaremos en las ecuaciones y conclusiones del
apartado anterior: la inyeccin de portadores en la base se puede
descomponer en dos contribuciones debidas a dos diodos independientes.
Pero adems de la corriente de emisor o colector debida a estos
diodos, debemos superponer la contribucin de los inyectados por el otro
electrodo (colector o emisor) en la base y que llegan, respectivamente, al
emisor o al colector.
Esta descripcin se corresponde con el siguiente circuito
Captulo 3
equivalente:
IES(e qVEB/ kT-1) "F IES(e qVEB/k T-1)
IE IC
E C
"R ICS(e qVCB/ kT-1) IB I (eq VCB/kT-1)

CS
Figura 3.3.3 Circuito equivalente de un BJT

correspondiente a las ecuaciones de Ebers-Moll (modelo de
diodos acoplados)
Vemos pues que este modelo est descrito por la corriente de dos
diodos independientes y de dos fuentes de corriente que dan cuenta del
acoplamiento entre las dos uniones de la estructura.
Las ecuaciones de Ebers-Moll son las expresiones que relacionan
las corrientes y tensiones en el BJT de acuerdo con este modelo de diodos
acoplados.
Ecuaciones de Ebers-Moll
Segn el modelo de diodos acoplados presentado anteriormente,

las corrientes en los tres terminales de un BJT vienen dadas por las
siguientes expresiones (conocidas como ecuaciones de Ebers-Moll):
(
I E = I ES eV EB / VT
)
1 R I CS eV ( CB / VT
1 )
(
I C = F I ES eV EB / VT
)
1 I CS (eVCB / VT
1) (3.16)
I B = I E IC
Estas ecuaciones relacionan las corrientes en el BJT con las
tensiones aplicadas en sus uniones y son dependientes de cuatro
parmetros (las corrientes inversas de saturacin, IES e ICS y los
coeficientes de acoplamiento, F y R.

Observaciones:
Con el convenio de signos seguido en este trabajo, en el caso de un

transistor npn las ecuaciones son exactamente iguales que las de un
pnp. Slo hay que cambiar las tensiones de signo o, lo que es lo
mismo, sustituir VBB por VBE y VCB por VBC.
En muchos textos se definen como positivas las corrientes entrantes
en el dispositivo. Con ese convenio de signos, habra que cambiar el
signo en los sumandos del miembro de la derecha de la ecuacin
Captulo 3
correspondiente a IC y IB = -IE IC.
Con VCB = 0 V (y, en general, en la regin activa) se cumple:
(
I E = I ES eVEB / VT 1 )
(
I C = F I ES eVEB / VT 1 ) (3.17)
I B = (1 F ) I ES e( VEB / VT
)
1
Por tanto, tal y como habamos definido en la introduccin de este
tema, se cumple que (en activa):
IC
=F
IE
(3.18)
IC F
= F
IB 1 F
Como puede verse, si cortocircuitamos la base y el colector, el BJT se
comporta como un diodo.
Anlogamente, en la regin activa inversa se cumple que:
IE
= R (3.19)
IC activa inversa
Como se ha comentado anteriormente, las ecuaciones de Ebers-Moll
son dependientes de cuatro parmetros. Sin embargo, puede
demostrarse que se cumple la siguiente relacin entre ellos:
F I ES = R I CS . (3.20)
Por tanto, slo quedan tres parmetros independientes.
Otros modelos DC
Versin de transporte de las ecuaciones de Ebers-Moll

Basndonos en la relacin (3.20) podemos expresar las
ecuaciones de Ebers-Moll como:

IE =
IS
F
(e
VEB / VT
) (
1 I S eV CB / VT
1 )
I C = I S eV( EB / VT
)
1
I CS
R
(e VCB / VT
1 ) (3.21)
I B = I E IC
Estas expresiones se conocen como la versin de transporte de
Captulo 3
las ecuaciones de Ebers-Moll.

En estas ecuaciones cambia el punto de vista respecto de las
ecuaciones de Ebers-Moll. En lugar de expresar la corriente de las fuentes
de corriente en funcin de la corriente que pasa por los diodos (mediante
los coeficientes F y R), expresamos la corriente que pasa por los diodos
en funcin de la de las fuentes de corriente.
De acuerdo con esto, se definen las corrientes de las fuentes de
corriente como:
I EC = I S eV ( CB / VT
1 )
I CC = I S (e VEB / VT
1)
(3.22)
Y el circuito equivalente queda del siguiente modo:
ICC /"F ICC
IE IC
IEC IEC /"R

IB
B
Figura 3.3.4 Versin de transporte del modelo de diodos

acoplados
Versin de Spice
Puesto que las ecuaciones de Ebers-Moll tienen slo tres
parmetros independientes, se puede buscar un modelo en el que slo
aparezcan tres elementos en lugar de cuatro.
El modelo de Spice conecta directamente el emisor con el
colector. Para obtenerlo, primero se calcula la corriente de base a partir de
la figura anterior:

I CC I EC
IB = + I EC I CC =
F R
(3.23)
1 1 I I
= I EC 1 + I CC 1 = EC + CC
R F R F
Es decir, podemos expresar la corriente de base como la
contribucin de dos diodos, con corriente inversa de saturacin igual a
IS/F e IS/R, respectivamente.
Captulo 3
Evidentemente, ninguna de estas corrientes es igual a la de
emisor ni a la de colector, por lo que debemos aadir ms elementos al
circuito equivalente. La corriente de emisor viene dada por:
I CC +1
IE = I EC = F I CC I EC =
F F
(3.24)
I
= I CC I EC + CC
F
Anlogamente:
I EC
I C = I CC I EC + (3.25)
R
El ltimo sumando de las ecuaciones (3.24) y (3.25) ya est
incluido en la expresin de la corriente de base, mientras que el resto es el
mismo en ambas expresiones. Por tanto, podemos expresar estas
ecuaciones mediante el siguiente circuito equivalente:
C
IC
IEC /$R
IB
B ICC - IEC
ICC /$F
IE
E
Figura 3.3.5 Versin de Spice del transistor bipolar
Modelos simplificados para anlisis a mano
Segn la regin en la que se encuentre operando el transistor, se

pueden eliminar algunos elementos de los anteriores modelos,
simplificando notablemente el modelo. Adems, los diodos se pueden

sustituir a su vez, para la resolucin a mano de circuitos, por su
correspondiente modelo (ideal con desplazamiento o lineal a trozos).
Activa
En la regin activa podemos eliminar los elementos dependientes
de la exponencial eV / V . El circuito basado en las ecuaciones de Ebers-
CB T
Moll queda entonces como:

Captulo 3
IE IC
E C
IB
Figura 3.3.6 Versin simplificada del modelo de diodos

acoplados vlida en la regin activa
El diodo se puede sustituir a su vez (para clculos sencillos a

mano) por una pila de 0.6-0.7 V en serie con una resistencia rd.
No obstante, el circuito equivalente en activa usualmente
empleado es el que se obtiene a partir de la versin de Spice:
C
IC
IB
B $FIB
IE
E
Figura 3.3.7 Modelo simplificado para el BJT en activa

Saturacin
En saturacin hay que usar el modelo completo. No obstante, se
puede simplificar teniendo en cuenta que tenemos dos uniones polarizadas
en directo. Por tanto, VBB = 0.6 V y VBC = 0.2 V.
Corte
En corte, slo quedan en las ecuaciones de Ebers-Moll los
trminos correspondientes a las corrientes inversas de saturacin de los
diodos, que son muy pequeas. Teniendo en cuenta la relacin (3.20)
podemos poner el circuito equivalente como:

C
IC
(1- "R )ICS

IB
B
(1- "F)IES
Captulo 3
IE
E
Figura 3.3.8 Modelo equivalente en la regin de corte
Para un anlisis sencillo a mano, basta con eliminar el transistor

cuando ste se encuentra en la regin de corte.
Ejercicio
Dibujar los circuitos equivalentes vistos en esta seccin y en la

anterior en el caso de que el transistor sea de tipo npn.
3.4 Caractersticas de transferencia. Polarizacin
3.4.1 Introduccin
Ya hemos visto que un BJT puede trabajar en cuatro regiones de
operacin diferentes. Que lo haga en una u otra depende de las tensiones
aplicadas a travs de elementos externos (resistencias y bateras), que
fijan el punto de trabajo del transistor (es decir, su polarizacin).
Los circuitos de polarizacin son los encargados de fijar el
funcionamiento en continua (DC) del transistor, esto es, el valor de las
tensiones aplicadas al BJT y de las corrientes que circulan por l.
En principio, hay seis variables para fijar: las tensiones entre los
terminales (VBB, VBC y VEC) y las corrientes que circulan (IE, IB e IC). Sin
embargo, slo dos de ellas son independientes puesto que existen cuatro
ecuaciones que relacionan estas seis variables: las dos ecuaciones de
Ebers-Moll y las dos leyes de Kirchoff. Por tanto, basta con fijarnos en
dos de estas variables e imponerlas externamente para determinar por
completo el punto de polarizacin del transistor.
Vamos a ver ahora uno de los circuitos de polarizacin ms
sencillos. Adems, introduciremos simultneamente las caractersticas de
transferencia (relaciones entre las variables, tensiones o corrientes, en el
transistor) habitualmente empleadas, tanto para la descripcin como para
la polarizacin de un BJT.

3.4.2 Caracterstica de transferencia IB-VBE
En la siguiente figura se muestra un circuito tpico de
polarizacin:
VCC
RC IC
Captulo 3
VCE
RB
VB B IB V IE
BE
Figura 3.4.1 Circuito tpico de polarizacin de un BJT
La malla formada por la pila VBB, la resistencia de base (RB) y la

unin BE determinan la corriente de base (y, por tanto, la de colector y la
de emisor). En efecto, como la corriente de base y la tensin de base-
emisor son la solucin del siguiente par de ecuaciones (en activa):
VBB = I B RB + VBE
IS (3.26)
IB = (eVBE / VT 1)
F
Obsrvese la completa analoga con la polarizacin de un diodo.
La solucin se puede obtener grficamente mediante la interseccin de la
curva caracterstica IB-VBE del transistor con la recta de carga impuesta
por la resistencia RB y la pila VBB (como suceda en el caso de un diodo).
iB
Recta de carga
IB
- 1/RB
VB E VB B vB E
Figura 3.4.2 Curva caracterstica iB-vBE de un transistor

bipolar npn y recta de carga impuesta por la malla formada
por la pila VBB, la resistencia de base RB y la unin BE en el
circuito de polarizacin de la Figura 3.4.1.

Normalmente, para realizar un anlisis y diseo a mano de un
circuito de polarizacin no se suele resolver el anterior sistema de
ecuaciones, sino que se da un valor fijo a la tensin VBB
(aproximadamente 0.6-0.7 V) y se calcula la corriente de base como:
VBB VBE
IB = (3.27)
RB
Captulo 3
3.4.3 Caracterstica de transferencia IC-VCE
Estas caractersticas de transferencia tienen la forma mostrada en
la siguiente figura:
iC
Recta de carga
IB 5
IB 4
IB 3
IC IB 2
IB 1
- 1/RB
vCE
VCE VCC
Figura 3.4.3 Familia de curvas caractersticas ic-vce con ib

como parmetro
Cada una de las curvas se corresponde con un valor constante de

la intensidad de base (IB) o, lo que es lo mismo, de la tensin VBE. Para
entender por qu tiene esta forma la caracterstica I C VCE recordemos
las ecuaciones de Ebers-Moll:
IE =
IS
F
(eVEB / VT
) (
1 I S eVCB / VT 1 )
(3.28)
(
IC = I S e VEB / VT
)
1
IS
R
(e VCB / VT
)
1
En la regin activa:
SECCIN 3.4: CARACTERSTICAS DE TRANSFERENCIA. POLARIZACIN. 87

IS
IE = eV EB / VT
F
I C = I S eV EB / VT
(3.29)
IS
IB = eV EB / VT
F
Como vemos, fijado el valor de VBB est fijado tambin el valor
Captulo 3
de las corrientes que circulan, que son independientes de la tensin en la

otra unin (VCB) y, por tanto, tambin de la tensin VCE = VCB + VBE. Por
eso, la curva IC-VCE es casi plana (tiene una pequea pendiente debida al
Efecto Early, que comentaremos posteriormente).
Fijado el valor de VBB, al disminuir el valor de VCB va cobrando
importancia el otro sumando de las ecuaciones de Ebers-Moll, y va
disminuyendo el valor de las corrientes de emisor y de colector. Cuando
VCB es igual a cero, estamos en la frontera entre las regiones activa y
saturacin. Para valores inferiores, la unin CB est en directo y la
tensin VCB es pequea. Las regiones activa y saturacin estn separadas
en la grfica IC-VCE por una curva de tipo exponencial. En efecto:
VCB = 0 VCE = VCB I C = I S eVEB / VT
3.5 Comportamiento dinmico
3.5.1 Introduccin
Hasta ahora se ha estudiado la relacin entre las corrientes y las
tensiones en el BJT cuando stas son estacionarias, no cambian con el
tiempo. Sin embargo, en la operacin normal del BJT pasaremos de un
estado a otro o le aplicaremos seales variables con el tiempo, por lo que
a continuacin se va a estudiar cmo responde el transistor bipolar en
estas situaciones.
3.5.2 BJT en conmutacin
Introduccin
En aplicaciones digitales, interesa que los BJTs acten como

interruptores. Un interruptor ideal cumple con las siguientes
especificaciones:
Estado ON: entre sus extremos caen 0 V para cualquier intensidad
circulando entre sus extremos
Estado OFF: bloquean el paso de corriente (I = 0 A) para cualquier
tensin aplicada entre sus extremos

Un BJT en los estados de saturacin y corte cumple
aproximadamente con estas especificaciones, puesto que:
En saturacin, VCE = 0.2 (es decir, casi 0 V) independientemente de la
corriente de colector.
En corte, I es prcticamente igual a 0 A, independientemente de las
tensiones aplicadas (siempre que mantengan las uniones en inversa)
Antes de analizar el transitorio de conmutacin entre estos

estados, vamos a analizar con ms detalles estas regiones de operacin.
Captulo 3
BJT en corte
Como ya explic anteriormente, las corrientes en el estado de

corte son muy pequeas y pueden despreciarse en la mayora d los casos.
En los lmites de la base con las zonas de carga espacial, tenemos un
defecto de minoritarios (las uniones estn en inverso). En un transistor
pnp:
p E = p n 0 = pC (3.30)
Puesto que la corriente es despreciable, podemos suponer que en
toda la base el gradiente de concentracin es nulo y, por tanto, la
concentracin de minoritarios es constante (y nula). Es decir, el exceso de
minoritarios viene dado por la siguiente expresin (ver tambin Figura
3.5.1):
p n ( xn ) = pn 0 (3.31)
*p
0 WB xn
)pE *p(xn) = -pn )pC
Figura 3.5.1 Exceso de minoritarios en la base cuando el

transistor se encuentra en corte
Conmutacin
Hacer pasar el BJT de corte a saturacin y viceversa requiere un

cierto tiempo, no es una transicin instantnea. El tiempo necesario se
emplea en eliminar o aportar la carga en la base.
SECCIN 3.5: COMPORTAMIENTO DINMICO. 89

La Figura 3.5.2 ilustra cmo cambia la carga en la base y la
corriente en el colector durante una conmutacin de corte a saturacin
seguida de otra en sentido contrario. Es importante sealar que mientras
que el transistor est en saturacin, no cambia la corriente de colector.
iB
IB
iE
Captulo 3
RB
t
+ iB -IB (c)
RL iC
- QB
Lmite regin
de saturacin
-VCC t
(a) iC
IC IC = V CC /RL
t
*p
(b) t4
t3
t1 t2
t0 xn
-pn
Figura 3.5.2 Transitorios de conmutacin de corte a

saturacin y de saturacin a corte. Circuito (a), evolucin
del exceso de minoritarios en la base (b), de la carga total
en la base y de la corriente de colector (c). La carga en la
base en el instante t2 corresponde con el lmite de la regin
de saturacin.
3.5.3 Modelo de pequea seal

En la Figura 3.5.3 se ilustra el modelo en de pequea seal de un
transistor bipolar npn.en activa.
r:
rb B C rC
B C
C:
+
CB
vb 'e rB gm vb'e r0
Figura 3.5.3 Modelo de pequea seal de un transistor

bipolar npn

Donde:
rbb y rcc dan cuenta de la cada de tensin desde los terminales del
dispositivo hasta la regin en donde est el BJT
ree es despreciable porque el terminal de emisor est ms prximo a
la conexin correspondiente y porque el dopado de emisor es ms
alto (la resistencia es menor)
Las variaciones en la corriente de emisor (ie) debidas a un cambio en
la tensin en la unin BE (vbe) las descomponemos en las variaciones
en la corriente de colector (ic) ms las variaciones en la corriente de
Captulo 3
base (ib):
ie = ic + ib
gmvbe reproduce la variacin en la corriente de colector causada por
un cambio (vbe) en la tensin en la unin BE. Por tanto, gm viene
dada por:
i IC
g m = C = (3.32)
v BE V
CE = cte
VT
r da cuenta de la variacin en la corriente de base:

i B I I
r1 = = B = C (3.33)
v BE VT F VT
Las capacidades C y C estn asociadas a las uniones BE y BC,
respectivamente:
IC CJE
C = C d + C je = F + m
F g m + 2CJE
VT V (3.34)
1 BE
Vi

C = Ccj = CJC
(1 ) V BC m
Vi
(3.35)
Finalmente, r0 da cuenta del efecto Early:
i IC
r01 = C = (3.36)
vCE V BE =cte
VA

3.6 Efectos de segundo orden
A continuacin se comentar brevemente algunos efectos no

considerados en el tratamiento simplificado que condujo a las ecuaciones
de Ebers-Moll.
Deriva en la base
Captulo 3
3.6.1
La diferente concentracin de impurezas en la base da lugar a la

presencia de un campo elctrico que altera la difusin de minoritarios en
la base.
A veces este efecto se provoca, para conseguir que el campo
elctrico generado est a favor del movimiento de los minoritarios,
disminuyendo su tiempo de trnsito por la base y aumentando, por tanto,
F. En este caso, se obtienen transistores bipolares de deriva.
3.6.2 Estrechamiento de la base

Segn el modelo de Ebers-Moll, en activa la corriente de emisor
es independiente de la tensin VCE entre colector y emisor o, lo que es lo
mismo, es independiente de la tensin inversa aplicada en la unin BC.
Sin embargo, cuanto mayor sea esta tensin, mayor es la zona de carga
espacial y menor es la anchura efectiva de la base. Esto hace que la
probabilidad de recombinarse en la base sea menor y aumenta, por tanto,
el factor de transporte T y, consiguientemente, F y F.
Este fenmeno (conocido como efecto Early) puede modelarse
incluyendo un factor adicional en la expresin que nos proporciona la
corriente de colector en activa:
VCE
I C = I s eV
BE / VT
1 + , (3.37)
VA
donde a VA se le conoce como tensin Early.
3.6.3 Ruptura por avalancha

En activa la unin BC est en inverso y, al igual que sucede con
una unin PN, pueden producirse mecanismos de ruptura por avalancha
que incrementen bruscamente la corriente de colector. La tensin de
ruptura depende de la configuracin y se comprueba que la
correspondiente a emisor comn (BVCE0) es menor que la base comn
(BVCB0).

iC
Captulo 3
-VA vCE
Figura 3.6.1 Efecto de la modulacin de la anchura de la

base y tensin Early
IC IC
IE IB
-VCB -VCE
BV CB0 BV CE0
(a) (b)
Figura 3.6.2 Ruptura por avalancha en la unin BC con una

configuracin de base comn (a) y de emisor comn (b)
3.6.4 Dependencia de F con la corriente de colector

La ganancia de corriente F resulta ser dependiente de la tensin
de colector aplicada, siendo menor en las zonas de baja y alta corriente
que en la zona central de corriente intermedia.
A bajas corrientes, la corriente de colector disminuye debido a
que la fraccin de portadores inyectados por el emisor que se recombinan
en la zona de carga espacial antes de llegar a la base (y, por tanto, al
colector) no es despreciable. Con altos niveles de inyeccin, el efecto
Kirk provoca la disminucin de la corriente de colector. Del mismo modo
que el efecto Early provoca el aumento de la corriente de colector debido
a una disminucin de la anchura efectiva de la base, el efecto Kirk
provoca la disminucin de la corriente de colector al aumentar el ancho
efectivo de la base.
Este aumento del ancho efectivo de la base est provocado por el
hecho de tener una gran concentracin de portadores en trnsito por la
zona de carga espacial (por ejemplo, huecos en un transistor pnp). Esto
hace que tengamos una densidad de carga positiva adicional, que se suma
a la de impurezas ionizadas positivamente en la z.c.e. correspondiente a la
base y que resta a la densidad de cargas negativas debida a las impurezas
SECCIN 3.6: EFECTOS DE SEGUNDO ORDEN 93

ionizadas en la z.c.e. del colector. Por tanto, para tener la misma densidad
de carga que (con baja inyeccin) se corresponde con la caida de tensin
VCB, el ancho de la z.c.e en la base tiene que ser menor y en el colector
mayor.
REFERENCIAS
Captulo 3
[1] B.G. Streetman, S. Banerjee, Solid State Electronic Devices,

Prentice Hall, 2000.

Captulo
Estructura metal aislante
semiconductor
4
Captulo
LA ESTRUCTURA
METAL AISLANTE
SEMICONDUCTOR
Diagrama de
bandas
de una
estructura MIS
en equilibrio
ndice
4-1 Transistores de efecto campo. 4-4 Determinacin de la carga
4-2 Estructura MIS. en el semiconductor.
4-3 Estructura MIS polarizada. 4-5 Capacidad de la estructura MIS.
Objetivos
Definir el concepto de transistor de efecto campo.
Clasificar distintos tipos de transistores de efecto campo.
Presentar el dispositivo de efecto campo ms usado hoy en da en electrnica: el
MOSFET.
Analizar de forma separada, como dispositivo aparte, una parte esencial de su
estructura: el dispositivo metal-aislante-semiconductor (MIS).
En esta estructura el objetivo prioritario ser establecer una relacin entre la
tensin aplicada a los terminales externos con magnitudes elctricas internas
como son la cada de potencial en el xido y en el semiconductor, y las cargas
existentes en el semiconductor, en el aislante y en la interfaz silicio-aislante.
Palabras Clave
Transistor de efecto campo. Estructura metal-aislante- Tensin de banda plana.
Resistencia controlada por semiconductor. Potencial de superficie.
tensin. Funcin trabajo de un Carga en el xido.
Corriente controlada por material. Estados superficiales.
tensin. MIS en acumulacin. Carga en el semiconductor.
Dispositivos unipolares. Regin de vaciamiento Capacidad MIS.
Terminales de puerta, fuente depletion.
y drenador. MIS en inversin.
4.1 Transistores de efecto campo
Transistor de efecto campo Son dispositivos de tres terminales unipolares pues en su

Es un dispositivo de tres funcionamiento interviene solo un tipo de portadores de carga. A travs
terminales, unipolar. La corriente de uno de esos terminales, denominado puerta, aplicaremos un campo
que circula entre dos de ellos se
elctrico, con el cual controlaremos la corriente que circula entre los otros
controla por la tensin aplicada al
dos terminales del dispositivo. A estos ltimos los denominaremos fuente
tercero. Dicho control se lleva a
cabo modificando el espesor del (donde salen los portadores de carga) y drenador (donde se recogen los
canal por el que circulan las portadores).
cargas. La idea original de transistor de efecto campo la encontramos en
unas patentes de Lilienfeld de 1926-28, donde se presentaba una
estructura en la que se poda controlar la carga de un canal semiconductor
Captulo 4
mediante una lmina metlica G.

G
D S
Figura 4.1.1 Idea original de transistor de efecto campo:

una lmina metlica G controla la carga de un
semiconductor (entre los terminales D y S).
El desarrollo de este tipo de transistores fue posterior al de los
transistores bipolares. Recordemos que tres investigadores, Shockley,
Brattain y Bardeen recibieron el premio Nobel por sus trabajos
encaminados a la invencin del transistor bipolar de unin a finales de la
dcada de los 40. Sin embargo, hoy en da el nmero de transistores de
efecto campo que se producen en un ao, en particular los transistores de
efecto campo metal xido semiconductor (MOSFET), superan con creces
a los transistores bipolares.
El estudio de los transistores de efecto campo se va a iniciar con
el MOSFET (Figura 4.1.2) por ser el transistor ms empleado en
electrnica [1]. En esta figura tambin se muestran otros transistores de
efecto campo como el transistor de efecto campo de unin (JFET). La
corriente que circula entre fuente y drenador se controla modificando la
tensin aplicada a una unin en inverso. Sus aplicaciones principales se
limitan a lo que se conoce como front-end electronics, que podra
traducirse como electrnica de choque. Existen ciertas situaciones donde
las condiciones de operacin son extremadamente desfavorables, como
existencia de radiacin. El transistor ms resistente es el JFET,
eligindose para trabajar en ellas. El anlisis de este transistor se llevar a
cabo en el captulo 6. En el captulo 7 se describir el funcionamiento del
transistor de efecto campo metal semiconductor (MESFET). La diferencia
98 CAPTULO 4 ESTRUCTURA METAL AISLANTE SEMICONDUCTOR.

con el anterior es que emplea una unin entre un metal y un
semiconductor en lugar de una unin semiconductora como parte esencial
de la estructura. Una variante de este transistor es el transistor de efecto
campo de alta movilidad (HFET), con aplicaciones en la regin de
microondas, y que emplea heterouniones semiconductoras para conseguir
un canal de electrones de movilidad elevada. Todas estas estructuras se
pueden contemplar en la Figura 4.1.2.
S G D
G
+ +
+ P +
S xido D + +
+ + + + + +
canal
N
Captulo 4
canal
Semiconductor
MOSFET JFET
S G D S G D
+++++
+++ n+ n+
canal
canal GE2D
sustrato
sustrato GaAs (i)
MESFET HFET
Figura 4.1.2 Diferentes estructuras de transistor de efecto

campo: MOSFET, JFET, MESFET Y HFET.
4.2 Estructura MIS
Antes de analizar la estructura completa de un MOSFET la

estudiaremos paso a paso. En primer lugar se estudiar un dispositivo de
dos terminales conocido con el nombre de metal aislante semiconductor
(MIS), que realmente es el pilar en el que se sustenta dicha estructura. Se
emplear la palabra aislante para hacer ms general este dispositivo,
aunque realmente la mayor parte de los casos el aislante ser el SiO2.
Consideremos las tres partes que constituyen la estructura MIS
por separado (Figura 4.2.1). Las vamos a caracterizar por su funcin
trabajo, , (s si se trata del semiconductor y m si se trata del metal).
Funcin trabajo, : Diferencia entre el nivel del vaco, E0, (nivel
que tendra un electrn libre en el vaco) y el nivel de Fermi del material,
EF.
SECCIN 4.2: ESTRUCTURA MIS 99

En la Figura 4.2.1 tambin se representa la afinidad electrnica
del semiconductor, s. Vamos a considerar que el semiconductor es tipo P
con lo que el nivel de Fermi est situado prximo a la banda de valencia.
Por otro lado consideremos el caso en el que la funcin trabajo del
semiconductor es menor que la del metal: s < m.
4.2.1 Estructura MIS en equilibrio

Si encontrramos la forma de que estos tres materiales entraran
en contacto y los dejramos evolucionar hacia el equilibrio, la estructura
de bandas de la nueva estructura sera diferente a la que presentan los tres
materiales por separado. Para que se alcance el equilibrio, y el nivel de
Fermi sea el mismo en el metal y en el semiconductor, necesariamente
debe haber una redistribucin de carga. En la Figura 4.2.1 vemos que el
Captulo 4
nivel de Fermi del semiconductor, EFs, est por encima del nivel de Fermi
del metal, EFm,. Para que se igualen los niveles de Fermi, en el
semiconductor se debera desocupar la banda de valencia de electrones y
en el metal debera ocuparse la banda de conduccin con ms electrones.
E0
s
s
EC
m
E Fi
E Fs
E Fm EV
Metal Aislante Semiconductor
M I S
Figura 4.2.1 Diagrama de bandas de cada una de las partes

constituyentes de la estructura MIS analizadas por
separado.
Al desocuparse la banda de valencia en el semiconductor, es
decir al llenarse con ms huecos, la banda de valencia tiende a acercarse
al nivel de Fermi (Figura 4.2.2). El acercamiento es mayor cuanto ms
Regin de acumulacin en un cerca nos encontremos del aislante. Lejos del aislante, la accin del
MIS: contacto deja de sentirse en el semiconductor con lo que la banda de
Los portadores mayoritarios del valencia est situada con respecto al nivel de Fermi en la misma posicin
semiconductor se acercan a la que en el caso de encontrarse el semiconductor aislado. La banda de
superficie prxima al aislante, conduccin se curva exactamente igual que la de valencia pues el ancho
aumentando su concentracin en
de la banda prohibida es una constante del semiconductor.
esa regin.
En esta situacin se dice que la estructura se encuentra en
acumulacin, por los huecos acumulados cerca de la superficie con el
aislante.

qV FB
m
s
EF
P
M I S
Captulo 4
Figura 4.2.2 Diagrama de bandas de la estructura MIS en
equilibrio.
4.3 Estructura MIS polarizada
Recordemos que nuestro objetivo con cualquier dispositivo es

aplicarle una diferencia de potencial entre sus terminales y encontrar la
corriente que circula por los mismos. En esta estructura la conexin de
una fuente de alimentacin entre el metal y el semiconductor no va a dar
como resultado una corriente pues entre ambos se encuentra un aislante
que acta de barrera. Sin embargo, es de gran inters analizar qu ocurre
en la estructura, pues ser fundamental para estudiar el MOSFET.
Definamos en primer lugar sus terminales (Figura 4.3.1). Llamaremos
puerta al terminal conectado al metal y sustrato al terminal conectado al
semiconductor
Puerta P Sustrato
M I S
VG
Figura 4.3.1 Estructura MIS polarizada.

4.3.1 Tensin de banda plana
Cuando aplicamos una diferencia de potencial entre el metal y el
semiconductor, aunque no exista una corriente, s habr una
reorganizacin de la carga en el mismo. Lo que es evidente es que si
aplicamos una tensin positiva a la puerta alejaremos los huecos de la
superficie con el aislante. Si la tensin es negativa lo que haremos ser
atraer ms hacia esa superficie. Lo primero que nos vamos a preguntar es
qu tensin debemos aplicarle al metal para que las bandas sean planas, es
decir para conseguir la misma concentracin de huecos en todo el
semiconductor e igual a la que tendra en el caso de estar aislado (Figura
SECCIN 4.3: ESTRUCTURA MIS POLARIZADA 101

4.3.2). A esa tensin la llamaremos tensin de banda plana, VFB. Para
lograr esa situacin debemos alejar los huecos acumulados en superficie.
Habr que aplicar una tensin positiva al metal. El nivel de Fermi en el
metal quedar por tanto desplazado del nivel de Fermi en el
semiconductor en una cantidad qVFB. En el caso de que no existan cargas
en la estructura (cargas en el xido o estados superficiales) que den lugar
a un campo elctrico adicional la tensin de banda plana ser igual a la
diferencia de funciones trabajo entre el metal y el semiconductor
EC
E Fi
EF
qVG=qVFB EV
Captulo 4
qVFB=m- s EF
Figura 4.3.2 Diagrama de bandas de la estructura MIS para

una tensin de puerta igual a la tensin de banda plana.
4.3.2 Regin de vaciamiento o deplexin
Cuando aplicamos una tensin positiva al metal mayor que la
Regin de deplexin: tensin de banda plana se siguen alejando huecos de la superficie,
Los portadores mayoritarios del
crendose un zona de carga espacial, compuesta por impurezas ionizadas
semiconductor se alejan de la
negativamente (Figura 4.3.3). Las bandas en el semiconductor se curvan
superficie prxima al aislante
dejando en esa regin una carga de forma que reflejen este fenmeno. Cerca de la superficie la banda de
fija formada por impurezas valencia se aleja del nivel de Fermi indicando la disminucin de huecos
ionizadas. en esa regin. A la curvatura total de las bandas la llamaremos qs, donde
s se denomina potencial de superficie.
Potencial de superficie,s: EC
qs
Referido a la curvatura mxima
de las bandas en el E Fi
semiconductor corresponde al EF
valor del potencial en la EV
qVG
superficie del semiconductor con
el aislante. EF
Zona de
vaciamiento

deplexin. La regin sombreada indica la zona del
semiconductor donde se han eliminado los huecos por la
aplicacin de una tensin positiva a la puerta.
4.3.3 Regin de inversin
Si se aumenta la tensin positiva aplicada al metal no slo se
seguirn repeliendo huecos de la superficie sino que se atraern
portadores minoritarios (electrones). En la superficie se crear una capa

de inversin (carga mvil) que convivir con la zona de carga espacial
(carga fija) situada a continuacin de la capa de inversin (Figura 4.3.4).
Es primordial conocer el lmite entre la regin de vaciamiento y la regin
de inversin, es decir cundo existe solo carga fija y cundo aparece la Regin de inversin:
carga mvil. Para contestar esta pregunta debemos fijarnos en el diagrama Los portadores minoritarios del
de bandas de la estructura. Al aumentar la tensin aplicada al metal la semiconductor se acercan a la
banda de valencia se sigue alejando del nivel de Fermi, pero superficie prxima al aislante. Se
simultneamente la banda de conduccin se acerca al nivel de Fermi. produce un cambio en el tipo de
Llegar un momento en el que la diferencia entre el fondo de la banda de portadores existentes en esa
conduccin y el nivel de Fermi en la superficie se aproxime a la regin.
separacin entre el nivel de Fermi y el mximo de la banda de valencia en
la zona neutra del semiconductor, lejos de la superficie. Ese ser el
momento en el que se defina el lmite entre las regiones de deplexin e
Captulo 4
inversin. Se define dicho lmite entre regiones cuando se cumpla
s = 2 F con F = ( E Fi () E F ) / q .
qs
qV i
s
EC
E
m F E Fi
F
EV
qV G
Lmina de inversin Zona de vaciamiento

inversin. La regin sombreada ms cercana al aislante
corresponde a la zona del semiconductor donde han
aparecido electrones.
La condicin anterior no es suficiente para determinar la
separacin entre las regiones de vaciamiento e inversin. Lo que
realmente se necesita conocer es la tensin aplicada a la puerta para que
aparezca la lmina de inversin de carga. A partir del diagrama de bandas
de la Figura 4.3.5 y haciendo uso de la ley de Gauss se puede relacionar el
potencial de superficie con la tensin entre terminales VG.
Para ello se definen dos volmenes delimitados por sendas
superficies cerradas, uno dentro del aislante y otro en el semiconductor,
tal y como se ven en la Figura 4.3.5. El volumen localizado en el
semiconductor comprende toda la carga por unidad de superficie existente
en este material, QS. Uno de los extremos de ese volumen se coloca dentro
del semiconductor pero muy prximo al aislante. En esa cara el campo

elctrico se denomina ES. El otro extremo se toma dentro de la zona
neutra del semiconductor donde el campo elctrico es nulo. La otra
superficie de Gauss se sita dentro del aislante de manera que incluya las
posibles cargas fijas por unidad de superficie que existen en el xido, Qox,
y la densidad de estados superficiales de la interfaz semiconductor-
aislante, QSS. Una superficie de contorno se elige dentro del aislante de
manera que el campo sea igual al campo del xido, Ei, y la otra en la
interfaz semiconductor-aislante pero dentro del semiconductor, de manera
que el campo corresponda al del semiconductor en ese punto, ES, y el
volumen contenga los estados superficiales.
qs
qV i
Captulo 4
Qs E=0
Es EC
E
m F E Fi
F
EV
Qox qVG
Ei Es
Qss
Figura 4.3.5 Relacin entre el campo y las cargas

existentes en diferentes regiones de la estructura MIS.
Aplicando la ley de Gauss a las dos superficies se obtiene:
Qs = - s E s
Vi - (4.1)
Qox + Q ss = - i E i + s E s = - i Qs
di
donde s y i son las constantes dielctricas del semiconductor y el
aislante respectivamente, Vi es la tensin que cae en el aislante y di es el
espesor del aislante.
Analizando el diagrama de bandas de la Figura 4.3.5 se puede
relacionar la tensin externa VG con el potencial de superficie s:
q V G = m - s + q s + q V i . (4.2)
Introduciendo las ecuaciones (4.1) en esta ltima se obtiene:
Q s + Q ss + Qox
q V G = ms + q s - q , (4.3)
C ox
donde COX es la capacidad del aislante por unidad de superficie,
COX = i / d i y di es el espesor del aislante.
Si se quiere calcular ahora la tensin de banda plana bastara con
anular la carga del semiconductor y el potencial de superficie. La tensin

de banda plana queda corregida por las cargas en el xido y en la interfaz
Si-SiO2:
Qss + Qox
q V FB = ms - q . (4.4)
C ox
La ecuacin (4.3) se puede expresar por tanto:
Qs
q V G = qVFB + q s - q . (4.5)
C ox
4.4 Determinacin de la carga en el semiconductor
La ecuacin (4.5) no es definitiva por cuanto se desconoce cul
Captulo 4
es el valor de la carga que existe en el semiconductor para un valor dado
de la tensin de puerta, QS = QS (VG ) . Ni siquiera se conoce la relacin
carga del semiconductor con el potencial de superficie, QS = QS ( S ) .
Esta relacin se puede obtener resolviendo la ecuacin de Poisson en el
semiconductor:
dV
2
(x) q(p - n - N A )
=- =-
s s
2
dx
qV qV (4.6)
p = p po e - KT , n = n po e KT ,
N A = p po - n po ,
donde p es la concentracin de huecos, n la de electrones, NA la
concentracin de impurezas aceptadoras, pp0 es la concentracin de
huecos en equilibrio, np0 la concentracin de electrones en equilibrio, S es
la constante dielctrica del semiconductor y V = V ( x) es el potencial en
un punto x del semiconductor (Figura 4.4.1). Se ha tomado como origen
x = 0 la interfaz aislante-semiconductor, y como origen de potenciales el
potencial de los electrones de la banda de conduccin situados en la zona
neutra del semiconductor.
Introduciendo los valores de n, p y NA en la ecuacin de Poisson
(4.6) y relacionando el campo elctrico con el potencial se obtiene:
2
dV q dE dE
= n po( e KT - 1) - p po( e - KT - 1) = -
qV qV
=E . (4.7)
dx
2
s dx dV
Integrando entre el borde de la zona de carga espacial con la
zona neutra, donde el campo y el potencial son nulos, y un punto x del
semiconductor se llega a:

(n )
V
q qV qV
2
E =2 po( e KT - 1) - p po( e - KT - 1) d V
s 0
(4.8)
KT - qV qV qV qV
=2 p po( e KT + - 1)+ n po( e KT - - 1)
s KT KT
SiO 2 Si
0 EC
qV
E
qF E Fi
F
EV
V
Captulo 4
Figura 4.4.1 Diagrama de bandas en el semiconductor de la

estructura MIS. Definicin del potencial V = V ( x) en un
punto x.
Introduciendo la longitud de Debye, LDp, y la funcin f definidas
como:
sKT ,
L Dp = 2
q NA
1 (4.9)
qV qV n po qV qV 2
f = ( e - KT + - 1)+ ( e KT - - 1) ,
KT p po KT

donde el signo negativo se emplea para semiconductores N y el signo
positivo para semiconductores P, se puede escribir el campo elctrico
como:
KT
E= 2 f . (4.10)
q L Dp
Se puede calcular el campo en la superficie del semiconductor,
ES, sin ms que particularizar el valor del potencial V por el potencial de
superficie s:
KT q s
Es = 2 f . (4.11)
q L Dp KT
Conocido este campo podemos calcular la carga que existe en el
semiconductor.
| Q s |= s | E s | . (4.12)
En acumulacin e inversin los trminos que dominan en la
funcin f son los exponenciales, obtenindose un crecimiento de la carga

en estas regiones a medida que aumenta el valor absoluto de la tensin
aplicada a la puerta:
q| s|
| Q s | e 2KT . (4.13)
En la regin de vaciamiento quienes dominan son los trminos

lineales dentro de la raz, pudindose aproximar la carga por:
2 KT q s 2 KT q s
| Qs | s 1 s = 2 s q N A s . (4.14)
qL Dp KT qL Dp KT
A partir de esta expresin se puede estimar el ancho de la zona
de carga espacial sin ms que igualar:
| QS |= qN AW = 2 s q N A s , (4.15)
Captulo 4
de donde se obtiene una expresin muy similar a la de la anchura de la
zona de carga espacial en una unin pn:
2 s s
W = . (4.16)
qNA
4.5 Capacidad de la estructura MIS
Si se somete a la estructura a variaciones de tensin la carga

almacenada en el semiconductor tambin se ver alterada. Esto da lugar a
unos efectos capacitivos que se pueden cuantificar sin ms que derivar
(4.12) respecto al potencial de superficie:
dQ s
Cs = A ,
d s
-q s n po q s
| (1 - e KT )+ ( e KT - 1)|
sq N A
2
p po (4.17)
C s = A 1
2KT -q q 2
s n po q q s s
( e KT + - 1)
s
- 1)+ ( e KT -
KT p po KT
Si se representa esta funcin se puede ver que el valor de la
capacidad tiende rpidamente a infinito cuando la estructura se adentra
mucho en acumulacin o inversin. Esto es lgico pues a medida que se
penetra en esas dos regiones la concentracin de portadores mviles ir en
aumento, incrementndose tambin la capacidad.
Sin embargo, una cosa es el valor terico de la capacidad
asociada al semiconductor y otra bien distinta es la capacidad real de la
estructura. sta es la combinacin serie de la capacidad que se acaba de
calcular con la capacidad que presenta el xido, COX tal y como se
muestra en la Figura 4.5.1.
SECCIN 4.4: DETERMINACIN DE LA CARGA EN EL SEMICONDUCTOR 107

C OX CS
Figura 4.5.1 Modelo de capacidad de la estructura MIS.

Est compuesta por la capacidad del aislante y la capacidad
del semiconductor C = COX // C S .
Como la capacidad del xido toma un valor constante,
independientemente de la tensin externa aplicada, la capacidad
equivalente en las regiones de inversin y acumulacin coincidir con la
capacidad del xido COX. (Figura 4.5.2)
C
Captulo 4
Acumulacin Inversin
COX C OX
VG
Figura 4.5.2 Capacidad vista entre los terminales de la

estructura MIS.
Esta curva es vlida a bajas frecuencias. La razn es que los
portadores que constituyen el canal son portadores minoritarios que
provienen de todo el semiconductor. Si aumentamos la frecuencia puede
ocurrir que no le demos tiempo a estos portadores minoritarios a acercarse
y retirarse del canal de inversin a la misma velocidad a la que cambia la
tensin externa. Por tanto, aunque tengamos canal de inversin, ste no se
modifica, por lo que no se apreciar el crecimiento de la capacidad en
dicha regin. Se observar lo que se muestra en la Figura 4.5.3 en lnea
discontinua:
C
Acumulacin Inversin
LF
HF
VG
Figura 4.5.3 Capacidad vista entre los terminales de la

estructura MIS en alta y baja frecuencia. La separacin
entre ambas regiones la define el tiempo que tardan los
electrones del semiconductor en crear la lmina de
inversin bajo el aislante.

RESUMEN
En este captulo se ha descrito la parte fundamental del
MOSFET: la estructura Metal-Aislante-Semiconductor. Se han estudiado
las diferentes regiones en las que se puede encontrar este dispositivo de
dos terminales y como evoluciona la carga del semiconductor al pasar de
una regin a otra. Se han definido las magnitudes elctricas ms
significativas de la estructura. Se ha definido el valor de la tensin de
puerta necesaria para que aparezca el canal de inversin de carga. Se ha
encontrado una relacin entre la carga almacenada en el semiconductor y
la tensin externa aplicada a los terminales del dispositivo. Por ltimo se
ha encontrado una expresin para la capacidad de la estructura.
Captulo 4
CUESTIONES Y PROBLEMAS
1. Considerar una estructura MIS donde el semiconductor es de

silicio tipo P con una concentracin de impurezas aceptadoras
NA=1016 cm-3 y el aislante es SiO2. Cul es el potencial V(x) en el
semiconductor de una estructura MOS en inversin, calculado en
direccin perpendicular a la superficie Si-SiO2? Cul sera la
concentracin de electrones en el canal de inversin en esa misma
direccin? Cul es la carga asociada al canal de inversin? Y la
carga almacenada en la regin de vaciamiento?
La solucin a este problema depende del modelo que se utilice.
Podemos tener en cuenta o no la cuantizacin en la lmina de
inversin de carga. Hay que pensar que los electrones se
encuentran confinados en una capa muy delgada, dentro de un
pozo de potencial. Los estados permitidos de los electrones en ese
pozo realmente estn cuantizados. Aun despreciando la
cuantizacin lo que s deberamos usar es el hecho de la
degeneracin del semiconductor en esa lmina (el nivel de Fermi
sobrepasa con creces el fondo de la banda de conduccin).
A pesar de ello en este problema se propone estimar la
concentracin de electrones en el canal admitiendo que no existe
ni cuantizacin ni degeneracin.
Para obtener la solucin a este problema se propone resolver las
siguientes cuestiones:
a) Plantear la ecuacin de Poisson en el semiconductor, desde
la superficie con el xido hasta el borde de la zona de carga
espacial con la zona neutra, admitiendo que slo existen
impurezas ionizadas, despreciando los electrones y los
huecos.
b) Obtener el valor del campo elctrico en la misma regin.
CUESTIONES Y PROBLEMAS 109

c) Integrar una vez ms para obtener la expresin del potencial.
d) A partir de la distribucin de potencial calcular la
concentracin de electrones en esa regin, n (x ). Integrar la
expresin resultante a toda la regin para extraer la carga de
inversin por unidad de superficie QI.
e) Evaluar la anchura de la zona de carga espacial W y calcular
la carga por unidad de superficie, QB, asociada a esta regin.
f) Calcular la carga del semiconductor por unidad de superficie,
QS, de acuerdo con el modelo utilizado en este captulo.
g) Comprobar si esta QS, calculada con el modelo anterior, es
igual a la suma QI + QB , obtenidas con el modelo propuesto
en este problema. Identificar las posibles discrepancias.
Captulo 4
h) Representar la densidad de electrones y la densidad de

impurezas ionizadas a lo largo del semiconductor.
Considerar tres casos (S =1.5F, S =2.0F, S =2.2F) para
analizar cmo evolucionan estas magnitudes con el paso de la
zona de deplexin a inversin. Simular este transistor con
PISCES y comparar el resultado con el obtenido
analticamente.
2. Considrese la estructura MIS de la Figura P.1. en el que el
semiconductor de silicio est dopado con impurezas aceptadoras
en concentracin 1015 cm3. Se quiere comparar cul es la
densidad de electrones en fuerte inversin (S =2F ) y en dbil
inversin (S =F ).Evaluar la densidad de electrones en estos dos
casos justo en la superficie Si-SiO2.
EC
qS
E Fi
qF
EF
EV
SiO 2 Si
Figura P.1.

REFERENCIAS
[1] Y. P. Tsividis, Operation and modeling of the MOS Transistor.

McGraw Hill, New York, 1987.
Captulo 4

Captulo
5
Captulo
EL TRANSISTOR DE
EFECTO CAMPO MOS
(MOSFET).
Transistor
MOSFET. Estados
On y Off.
ndice
5-1 Estructura y smbolos de circuito. 5-7 Respuesta en frecuencia del
5-2 Modo de operacin. MOSFET.
5-3 Caracterstica de gran seal. 5-8 Efectos de canal corto.
5-4 Curvas caractersticas del MOSFET. 5-9 Conduccin subumbral en MOSFETs.
5-5 Modelos de circuito del MOSFET. 5-10 Corriente en el sustrato de
5-6 Uso de los modelos del MOSFET en MOSFETs.
circuitos.
Objetivos
Descripcin del transistor completo, partiendo de la estructura MIS, con el fin de
encontrar la caracterstica corriente tensin.
Encontrar las relaciones entre las corrientes que circulan por los tres terminales
con las diferencias de potencial existentes entre ellos. Para ello se har uso de un
modelo de canal gradual y se considerarn campos elctricos bajos.
Encontrar un modelo lineal a partir de las relaciones no lineales obtenidas entre
estas magnitudes. El objeto es simplificar el anlisis de los circuitos que
contengan a este tipo de dispositivos.
Descripcin de los modelos de gran seal y pequea seal. Encontrar esos
modelos lleva consigo sustituir el dispositivo por un circuito equivalente donde
aparezcan exclusivamente elementos con caracterstica I-V lineal.
Mostrar como se utilizan estos modelos en el anlisis de circuitos con MOSFETs.
Anlisis de un caso concreto: estudio de la respuesta en frecuencia del
dispositivo.
Introduccin de otros mecanismos en los modelos. Efecto de campos elctricos
elevados en el canal, corriente subumbral y la corriente a travs del sustrato.
Palabras Clave
MOSFET de enriquecimiento Regin triodo. Frecuencia para ganancia en
(normally off). Regin de saturacin. corriente en cortocircuito
MOSFET de deplexin Modulacin de la longitud del unidad.
(normally on). canal. Efectos de canal corto.
Canal de inversin de carga. Modelo de gran seal. Velocidad de saturacin.
Tensin umbral. Modelo de pequea seal. Conduccin subumbral.
Efecto body. Corriente en el sustrato.
Caracterstica I-V.
5.1 Estructura y smbolos de circuito
Una vez que se han asentado las bases de parte de este transistor,
como es la estructura metal-aislante-semiconductor, ya se est en
condiciones de abordar el estudio de la estructura completa. El dispositivo
se muestra en la Figura 5.1.1.
G
S D
MOSFET: SiO2
SiO2
SiO2
Transistor de efecto campo
+ +
basado en la estructura MIS. La n n
tensin aplicada a la puerta Contacto metlico
controla el espesor del canal, que o de polisilicio
une fuente y drenador, y en
consecuencia controla la Sustrato p L
corriente que por l circula.
Captulo 5
Figura 5.1.1 Estructura de un MOSFET de canal N.

Definicin de los contactos de fuente, S, puerta,G,
drenador, D, y sustrato, B, y de la longitud del canal, L.
En esta estructura se distinguen cuatro terminales: puerta, G, y
sustrato, B, definidos en la estructura MIS, y dos terminales ms:
drenador, D, y fuente, S. Se llaman as estos ltimos porque entre
drenador y fuente circula una corriente de forma que los portadores parten
de la fuente y llegan al drenador. En esta figura el semiconductor del
sustrato es silicio tipo P y los contactos de drenador y fuente son
contactos hmicos realizados sobre semiconductores N+. El aislante es el
propio xido del semiconductor, SiO2. Para que exista corriente entre
fuente y drenador es necesario establecer un camino por el cual fluya la
misma. Eso slo es posible si se crea una lmina de inversin de carga de
electrones que una las dos regiones N+. Para ello hay que aplicar una
tensin apropiada a la puerta.
Se pueden encontrar otras variedades de transistor MOSFET,
distintas a las presentadas en la Figura 5.1.1, dependiendo del tipo de
sustrato y si introducimos un canal entre fuente y drenador durante el
proceso de fabricacin del dispositivo. Se tienen los siguientes tipos de
MOSFET:
MOSFET de canal N de enriquecimiento (normally off): el
sustrato semiconductor es tipo P y no existe canal a menos que
apliquemos la tensin necesaria a la puerta para que esto ocurra.
114 CAPTULO 5 EL TRANSISTOR DE EFECTO CAMPO MOS (MOSFET)

MOSFET de canal P de enriquecimiento (normally off): el sustrato
semiconductor es tipo N y no existe canal a menos que apliquemos la
tensin necesaria a la puerta para que esto ocurra.
MOSFET de canal N de deplexin (normally on): el sustrato
semiconductor es tipo P y existe canal a tensin de puerta nula. Se puede
hacer desaparecer al canal con la aplicacin una tensin apropiada a la
puerta.
MOSFET de canal P de deplexin (normally on): el sustrato
semiconductor es tipo N y existe canal a tensin de puerta nula. Se puede
hacer desaparecer al canal con la aplicacin una tensin apropiada a la
puerta.
Cada uno de estos cuatro transistores se puede representar con
una pareja de smbolos como se muestran en la Figura 5.1.2. En el
smbolo de la izquierda de cada pareja aparece una flecha que nos indica
el sentido real de la corriente. En el smbolo de la derecha la punta de la
flecha nos indica que el sustrato o el canal es tipo N (dependiendo hacia
donde apunte la flecha).
Captulo 5
D D D D
Canal n G B G B G G B
S S S S
D D D D
Canal p G B G B G G B
S S S S
Enriquecimiento Deplexin
normally off normally on
Figura 5.1.2 Smbolos del MOSFET empleados en

circuitos. Hay cuatro modalidades dependiento del tipo del
canal y de si existe canal o no bajo tensin nula.
5.2 Clculo cualitativo de la caracterstica corriente-

tensin
5.2.1 Modo de operacin

La idea de estos transistores, como cualquier otro de efecto
campo, es poder controlar la corriente que circula por un canal
semiconductor mediante la aplicacin de un campo elctrico. En el caso
del MOSFET, el canal semiconductor lo constituye la lmina de inversin
de carga prxima a la superficie con el xido; la corriente fluye entre
drenador y fuente y el campo elctrico que controla el canal se aplica a la
puerta. En el caso de un transistor canal N de enriquecimiento, como el de
la Figura 5.2.1, para que exista canal es necesario aplicar una tensin
positiva, VGS. Por un lado repele los huecos de la superficie con el xido
SECCIN 5.1: ESTRUCTURA Y SMBOLOS DE CIRCUITO 115

(crendose una zona de carga espacial) y por otro atrae electrones
(formndose el canal propiamente dicho).
+
- VGS
Tensin umbral: S G D
Tensin aplicada a la puerta
necesaria para que aparezca la
lmina de inversin de carga y, + Canal n +
n n
por tanto, posibilite la conduccin
entre drenador y fuente. Zona de
carga espacial
Sustrato p L
Figura 5.2.1 MOSFET con canal de inversin de carga

bajo la puerta.
A la tensin aplicada a la puerta necesaria para que empiece a
crearse el canal se le conoce con el nombre de tensin umbral, VGS = Vt.
Captulo 5
Este es uno de los parmetros ms importantes de este dispositivo pues es

quien nos delimita los regmenes de conduccin y no conduccin en el
MOSFET. Su estudio es tema prioritario, aunque antes de abordarlo es
conveniente estudiar el efecto del terminal conectado al sustrato.
5.2.2 Efecto body
En el captulo 4 se calcul la carga que exista en el
semiconductor de una estructura MIS. En particular se calcul la carga de
la zona de carga espacial cuando la estructura operaba en deplexin.
Evaluando el valor de esa carga para el inicio de la regin de inversin
( S = 2 f ) se tiene que la carga de la regin de vaciamiento, Qbo, vale:
Q bo = - 2q N A s 2 f . (5.1)
En la Figura 5.2.1 se observa que el canal est a cero voltios,
pues estn conectados a tierra el drenador y la fuente. El sustrato tambin
se encuentra conectado a tierra. Si se observa exclusivamente el
semiconductor se puede ver una unin pn con los dos extremos a tierra. Si
ahora se aplicase una tensin negativa al sustrato (pues no interesa que
circule corriente en esa unin pn) esta tensin se empleara en aumentar la
zona de carga espacial que existe debajo del canal. El nuevo valor de la
carga, Qb, dependera de la diferencia de potencial aplicada entre el
sustrato y fuente, VSB:
Qb = - 2q N A s (2 f + V SB ) . (5.2)
Por regla general, la aplicacin de tensiones al sustrato no se
hace de manera intencionada. Lo ms conveniente sera no aadir
dificultad al estudio del dispositivo y conectar el sustrato al valor ms

bajo de todas las tensiones que existan en el resto del mismo (con el fin de
que la unin pn que se forma entre canal y sustrato no quede nunca
polarizada en directo y no fluyan corrientes parsitas hacia el sustrato). En
este caso, si se usan dos fuentes de alimentacin para que funcione
correctamente el dispositivo, una entre puerta y fuente, VGS, para controlar
la existencia de canal, y otra entre drenador y fuente, VDS, para hacer
circular una corriente entre el dispositivo, el sustrato debera conectarse a
tierra, al igual que la fuente (Figura 5.2.2).
+ +
- VGS - V DS
S G D
+ Canal n +
n n
Zona de
carga espacial
Sustrato p L
Captulo 5
B
Figura 5.2.2 MOSFET de canal N con fuentes de

alimentacin en la puerta y el drenador.
Sin embargo, los dispositivos, al formar parte de un circuito, no
se encuentran aislados sino que se encuentran conectados a otros
elementos iguales o distintos. Consideremos a modo de ejemplo el
circuito de la Figura 5.2.3, formado por dos transistores MOSFET de
canal N.
VDD
D
V G1
S
D
V G2
S
Figura 5.2.3 Combinacin de dos MOSFETs en un circuito

en el que se hace presente el efecto body.
Las tensiones VDD, VG1 y VG2 son positivas. Obsrvese como se
ha conectado el sustrato de los dos transistores al valor ms bajo de
tensin que existe en el circuito, en este caso a tierra. Sin embargo,
tambin se observa que mientras en el transistor 2 VSB 2 = 0 , en el
transistor 1 VSB1 > 0 . Ejemplos como este se pueden encontrar en
muchos circuitos con MOSFETs. Para hacer ms general el estudio de
SECCIN 5.2: MODO DE OPERACIN 117

este transistor se deber tener en cuenta que la diferencia de potencial
entre fuente y sustrato es mayor o igual que cero ( VSB 0 ).
5.2.3 Clculo de la tensin umbral Vt

En el captulo 4 se obtuvo una relacin entre la tensin aplicada a
la puerta, VG, con el potencial de superficie,S , y la carga almacenada en
el semiconductor de un MIS, QS . Si particularizamos ahora para el inicio
de la regin de inversin, VGS VG = Vt , la carga en el semiconductor ser
debida exclusivamente a la carga de la zona de vaciamiento, QS = Qb , y
el potencial de superficie tomar el valor S = 2 F . La relacin queda
por tanto:
ms Q b Q ss + Q ox
Vt= + 2 f -- =
q C ox C ox
Q Q + Q ox Q b - Q bo
= ms + 2 f - bo - ss - ,
q C ox C ox C ox
(5.3)
Captulo 5
V t = V t0 + ( 2 f + V SB - 2 f ),
=
1
2q s N A , C ox =
ox ,
C ox t ox
donde se ha definido Vt0 como la tensin umbral para VSB=0. Valores
tpicos para el parmetro y la capacidad del xido por unidad de
superficie COX son: = 0.5 V1/2 , C ox = 3.5 104 pF m 2 .
La tensin umbral Vt0 se puede controlar aadiendo impurezas
aceptadoras al semiconductor. Este es uno de los parmetros de diseo
ms relevantes del transistor por lo que su control resulta primordial. Para
espesores del xido de unas 0.1 m Vt0 puede oscilar entre 0.5 y 1.5 V.
Si las impurezas se introducen en una capa muy delgada prxima
a la superficie del semiconductor la variacin de la tensin umbral vendr
dada por:
Qi
V t = , (5.4)
C ox
donde Qi es la carga introducida por unidad de superficie. Si las nuevas
impurezas penetran una distancia considerable en el semiconductor habra
que recalcular la expresin (5.3) con los nuevos dopados.
Tambin se puede controlar la tensin umbral aadiendo
impurezas donadoras, es decir, implantado un canal tipo N, con lo que
tendramos un MOSFET canal N de deplexin. En este caso se pueden
conseguir valores de tensin umbral, Vt0, entre 1 y 4 V.

5.3 Caracterstica de gran seal
5.3.1 Modelo cualitativo

Consideremos la estructura MOSFET polarizada con las fuentes
de alimentacin que se muestran en la Figura 5.3.1. Para obtener las
relaciones corriente tensin en un MOSFET habr que relacionar la
corriente que circula entre drenador y fuente con las diferencias de
potencial VGS, VDS y VSB. No existen otras corrientes en el dispositivo, o al
menos apreciables, pues en el terminal de puerta nos encontramos un
aislante y en el terminal de sustrato una unin polarizada en inverso.
+ +
- VGS - V DS
S G D
+ +
n n
Captulo 5
0 V(y) V DS V
Sustrato p 0 y y+dy L y
-
B VSB
+
Figura 5.3.1 MOSFET de canal N. Definicin del potencial

V(y) en un elemento de longitud del canal situado a una
distancia y de la fuente.
En primer lugar se va a fijar la tensin VGS de forma que exista
canal de conduccin, y se va a estudiar qu ocurre cuando se vara la
tensin VDS. La existencia de una diferencia de potencial entre drenador y
fuente hace que la diferencia de potencial entre el metal de puerta y
cualquier punto del canal sea diferente segn la posicin en el canal. As,
en el extremo de fuente la diferencia de potencial puerta-canal coincidir
con VGS, pero en el extremo de drenador esa diferencia de potencial ser
igual a VGD = VGS VDS . Si llamamos V(y) a la tensin de un punto y del
canal, con V(y) variando entre V (0) = 0 y V ( L) = VDS , la diferencia de
potencial puerta-canal en ese punto y ser VGS V ( y ) . Esto significa que
si la tensin puerta canal vara con la posicin tambin variar el tamao
del canal de conduccin. Nos podemos encontrar con las situaciones que
se muestran en la Figura 5.3.2 dependiendo del valor de la tensin VDS :
(a) Para valores bajos de la tensin VDS el canal se puede considerar
uniforme.
(b) Para valores superiores s es apreciable la diferencia de espesor del
canal entre fuente y drenador.
SECCIN 5.3: CARACTERSTICA DE GRAN SEAL 119

(c) Si se sigue aumentando la tensin VDS llegar un momento que se
agote el canal. Eso ocurre cuando se d la condicin VGD = Vt . Al
valor de la tensin VDS que permite que esto ocurra se le denomina
VDSsat.
(d) Para valores ms altos de VDSsat. El agotamiento del canal tendr lugar
en lugares cada vez ms alejados del drenador.
S G D
V DS bajo
+ +
n n
(a)
S G D
V DS mayor
+ +
n n
Captulo 5
(b)
S G D
VGS-VDS=Vt
+ + VDSsatVGS-Vt
n n
(c)
S G D
V DS>V DSsat
+ +
n n
(d)
VDS
Figura 5.3.2 Evolucin del canal de un MOSFET cuando

se modifica la tensin VDS para un valor fijo de la tensin
VGS.
La corriente que circula por el canal tambin depende de cada
una de las situaciones anteriores (Figura 5.3.3).
(a) En este caso el canal se comporta como una resistencia cuya forma
geomtrica corresponde a un paraleleppedo. La relacin corriente
tensin ser lineal.
(b) En esta regin tenemos de nuevo un trozo de semiconductor, por lo
que tendremos un comportamiento resistivo. Sin embargo, la seccin

de este semiconductor en uno de sus extremos se va haciendo ms
pequea de forma progresiva. Eso significa que la resistencia que
presenta es mayor a medida que aumenta la tensin VDS. En
consecuencia, la pendiente de la curva I-V ir disminuyendo hasta
anularse.
(c) Punto de agotamiento del canal en el drenador. Es el punto donde se
anula la pendiente de la curva I-V.
ID
(c)
VDSsat
Captulo 5
V DS
(a) (b) (d)
Figura 5.3.3 Evolucin de la corriente que circula por el

canal de un MOSFET para los casos definidos en la Figura
5.3.2.
(d) A partir de ese punto el agotamiento del canal se desplaza hacia la
fuente. Se aprecia una regin con carga de inversin con forma
triangular en la que existe una diferencia de potencial entre sus
extremos igual a VDSsat (condicin de agotamiento del canal). Si
admitisemos que la longitud de esa cua no disminuye mucho con la
tensin VDS, al no variar la forma de manera apreciable y al tener
siempre aplicada la misma diferencia de potencial, tendramos la
misma corriente. Esto realmente no es cierto pues la longitud de esa
regin de carga de inversin se hace ms pequea con lo que su
resistencia disminuira y la pendiente de la curva I-V se hara mayor.
Esto se conoce como efecto de la longitud efectiva del canal y lo
trataremos ms adelante. Podran hacerse dos objeciones al clculo de
la corriente en esta regin: (i) Que la corriente se anule por agotarse
los portadores en parte del canal. (ii) Que la velocidad de los
electrones se haga infinita para poder mantener una corriente finita
con una densidad de electrones nula. A la primera objecin se
responde diciendo que si en parte del canal hay portadores
disponibles y existe una diferencia de potencial entre sus extremos,
necesariamente habr un flujo de electrones. Este flujo de portadores
no podr detenerse de forma brusca en el extremo donde se agota el
canal a menos que exista otra fuerza opuesta. Realmente hay
electrones atravesando todo el canal, por lo que el canal no se elimina

por completo. Tendr el tamao necesario para permitir ese flujo de
electrones. Esto responde tambin a la segunda objecin, pues si
existe canal ya no es necesario hacer tender la corriente a infinito,
hecho que no sera justificable fsicamente.
5.3.2 Modelo cuantitativo
Una vez descrito el comportamiento cualitativo del MOSFET
vamos a encontrar expresiones analticas para la caracterstica corriente
tensin. Para ello vamos a dividir el canal en unidades de longitud
infinitesimales de manera que podamos considerar uniforme el espesor
del canal en cada elemento (Figura 5.3.1). Sea dy la longitud de ese canal
infinitesimal, e y su distancia a la fuente. Como hiptesis se va a
considerar que la carga inducida en el canal por unidad de superficie se
puede expresar como:
QI ( y ) = C ox (VGS V ( y ) Vt ) . (5.5)
El significado de esta expresin es que toda la tensin aplicada
entre la puerta y el canal, (VGS V ( y )) , que supere la tensin umbral Vt se
Captulo 5
emplea en aumentar la carga de la lmina de inversin. Estrictamente esto

no es cierto, porque parte de la tensin aplicada se emplea tambin en
aumentar la carga de la zona de vaciamiento. Sin embargo, para establecer
un primer contacto con este dispositivo se asumir esta hiptesis.
La resistencia de este elemento del canal vendr dada por:
dy
dR = , (5.6)
W n Q I (y)
donde W es la profundidad del dispositivo y n es la movilidad de los
electrones.
La diferencia de potencial en los extremos de ese elemento ser
dV = I D dR = ID dy , (5.7)
W n Q I (y)
donde ID es la corriente que atraviesa el canal. Integrando la expresin
anterior a lo largo del canal se obtiene
L V DS V DS
I D dy = W Q (y)dV = W C
n I n ox (VGS -V -Vt )dV ,
0 o 0
k'W
ID= 2( V GS - V t )V DS - V 2DS , (5.8)
2 L
k = nC ox = n
ox .
t ox
Esta funcin es una parbola que presenta un mximo para
VDS = VGS Vt , justo el valor del agotamiento del canal en el drenador. A
partir de ese valor no tiene sentido usar la expresin parablica pues eso
implicara una disminucin de la corriente. Hemos visto que a partir del

valor de la tensin de agotamiento la corriente se mantiene constante,
tomando el valor del mximo. La expresin de la corriente en todo el
rango de tensiones quedara de la forma: Regin triodo:
El canal no se ha agotado en
k'W ningn punto del trayecto entre
ID= 2( V GS - V t )V DS - V 2DS VDS < VGS Vt ,
2 L drenador y fuente.
(5.9)
k W
VDS VGS Vt .
2
ID= ( V GS - V t )
Regin lineal:
2 L
Caso particular de la regin
Cuando el transistor se encuentra en la primera regin (tensiones triodo donde el espesor del canal
inferiores al valor de agotamiento) se dice que trabaja en la regin triodo se puede considerar uniforme a
y cuando se encuentra en la segunda se dice que trabaja en saturacin (por lo largo del mismo (en algunas
el valor constante de la corriente). ocasiones se utilizan como
sinnimas esta regin y la triodo).
5.3.3 Correccin por la modulacin del canal
Se ha mencionado anteriormente que la corriente no es Regin de saturacin:
exactamente constante una vez que aparece el agotamiento del canal en la El canal de inversin desaparece
en las proximidades del contacto
regin de drenador. Para tener en cuenta la longitud real del canal se
de drenador.
debera sustituir el parmetro longitud fsica, L, por longitud efectiva,
Leff = L xd , donde xd es la distancia que separa el punto de agotamiento
Captulo 5
en el canal del drenador (Figura 5.3.4). Introduciendo esta variable, la
corriente en la regin de saturacin quedara:
k W
VDS VGS Vt .
2
ID = ( V GS - V t ) (5.10)
2 L eff
G
S D
n+ n+
Leff xd
Figura 5.3.4 Definicin de la longitud efectiva del canal en

un MOSFET trabajando en la regin de saturacin.
Esta expresin presenta un problema: se desconoce cul es la
variacin de Leff con la tensin VDS. Sera muy til encontrar un parmetro
que modelara este efecto sin tener que encontrar la forma de la funcin
Leff = Leff (VDS ) . Para ello se calcula la pendiente de la corriente en la
regin de saturacin:
ID k W 2 dL eff I dx d
=- ( V GS - V t ) = d . (5.11)
V DS 2 Leff dV DS L eff d V DS

Si en la expresin anterior agrupamos en un trmino todo lo que
depende de la corriente y en el otro trmino lo que no depende de ella
encontramos:
-1
ID = dxd
Leff .
ID dV DS (5.12)
V DS
Definiendo los parmetros tensin Early, VA, y como:
-1
dx d 1
V A L eff (0.05-0.005 V -1 ), (5.13)
dV DS VA
podemos escribir la corriente en la regin de saturacin empleando este
ltimo parmetro:
k W
( V GS - V t ) (1+ V DS ) .
2
ID= (5.14)
2 L
De acuerdo con la definicin de la tensin Early, VA es un
parmetro que es independiente de la corriente ID. Se puede comprobar
Captulo 5
que es un parmetro nico para todo el dispositivo sin ms que evaluar el

cociente I D /(I D / VDS ) para cualquier curva I D VDS , tal y como se
observa en la Figura 5.3.5. El resultado de ese cociente es realmente la
base de todos los tringulos mostrados en la figura. Como se observa esa
base es comn a todos ellos. Los tringulos se construyen a partir de la
extrapolacin de las curvas I-V en saturacin hacia valores negativos de la
tensin.
ID
ID
/ V D
S
I D
VA V DS
Figura 5.3.5 Significado de la tensin Early. Base comn a

todos los tringulos construidos extrapolando las curvas I-V
en saturacin.
Ejemplo 5.1
El modelo empleado para calcular la caracterstica I-V en un

MOSFET considera que una variacin del potencial V(y) en un
punto y del canal slo afecta a la carga del canal de inversin y no a
la carga de la regin de vaciamiento, que coexiste debajo del canal,

segn se desprende de la ecuacin (5.5). En este ejemplo se
pretende deducir una nueva expresin para la corriente
I D = I D (VDS , VGS ) en un MOSFET incluyendo los efectos de la zona
de carga espacial.
Solucin.
Una forma ms correcta de calcular dicha corriente es

considerar que la carga de deplexin tambin se ve afectada
por ese potencial V ( y ) :
ms Q ss + Q ox Qb
Vt= - + 2 f - = V FB + 2 F + 2 F +V(y),
q C ox C ox
(5.15)
ms Q ss + Q ox
V FB = - .
q C ox
De esta forma la carga en inversin se puede escribir

como:
Q I (y) = - C ox ( V GS - V FB - 2 F - V(y) - 2 F + V(y) ) . (5.16)
Captulo 5
Para calcular la corriente se sustituye esta nueva
expresin de QI ( y ) en (5.6):
dy
dR = ,
nW C ox [ V GS - V FB - 2 F -V(y) - 2 F +V(y) ]
L V DS
I dy = C W[ V
0
D
0
n ox GS - V FB - 2 F -V(y) - 2 F +V(y) ]dV , (5.17)
W V DS 2 3 3

I D = nC ox [( V GS - V FB - 2 F ) - 2 ]V DS - 3 [(2 F - V DS ) - (2 F ) ] .
2 2
L
Si se desarrolla en serie el siguiente trmino:
3 3 3 1 3 1
(2 F + V DS )2 = (2 F )2 + (2 F )2 V DS + (2 F ) 2 V DS 2 + .. .
-
(5.18)
2 8
y admitimos que trabajamos a tensiones tales que VDS < 2 F

podemos quedarnos con los dos primeros trminos del
desarrollo, con lo quedara una corriente igual a la que se ha
obtenido en (5.9). Para tensiones VDS ms elevadas
deberemos incluir el tercer trmino del desarrollo en serie
con lo que la corriente tomar la forma:

K W
ID= 2( V GS - V t )V DS - (1+ )V 2DS V DS < V DSsat ,
2 L
K W ( V GS - V t )
2
ID= V DS > V DSsat , . (5.19)

2 L (1+ )
( V GS - V t )
= V DSsat = .
2 2 F (1+ )
5.4 Curvas caractersticas del MOSFET
En un MOSFET se puede trabajar con dos tipos de curvas I-V

(Figura 5.4.1). En una se representa la corriente de drenador, ID, en
funcin de la tensin drenador-fuente, VDS, manteniendo como parmetro
la tensin puerta fuente VGS. Se puede ver como al aumentar VGS la
corriente tambin lo hace. En esa grfica se pueden distinguir las regiones
hmica o triodo, la de saturacin y la regin de corte, caracterizada esta
ltima porque no circula corriente por el transistor. En la otra grfica se
Captulo 5
hace una representacin de la corriente de drenador en funcin de la

tensin puerta fuente, VGS, en la regin de saturacin. Dependiendo del
valor de la tensin fuente sustrato se tendrn diferentes valores para la
tensin umbral, y por tanto una menor corriente si aumenta VSB.
Regin de
ID Regin 300
saturacin
hmica o pinch-off
o triodo 250
VSB=0
V DS=V GS-V t 200
Real 150 VSB>0
Ideal 100
VGS aumenta
50
0
VDS 0 1 2 3 4 5 6 VGS (V)
VGSVt
Figura 5.4.1 Curvas ID-VDS para VGS constante y curvas ID-

VGS en la regin de saturacin de un MOSFET canal N de
enriquecimiento.
Para un transistor NMOS de deplexin las curvas caractersticas
tienen el mismo aspecto que el de enriquecimiento salvo que hay un
desplazamiento de la tensin umbral (Figura 5.4.2). Hay conduccin para
VGS = 0 e incluso para valores negativos de esta tensin, hasta que se
alcance la tensin umbral, tambin negativa. En el caso de transistores de
canal P habra que cambiar el signo tanto a la corriente como a las
tensiones del dispositivo.

Deplexin Acumulacin
ID
Acumulacin
(V GS>0)
VDS=cte
VGS=0
Deplexin
(VGS<0) Vt
V DS V GS
Figura 5.4.2 Diferentes curvas caractersticas de un

MOSFET canal N de deplexin: Existe conduccin para
VGS Vt , donde ahora Vt < 0 .
5.5 Modelos de circuito del MOSFET
5.5.1 Modelo de gran seal

Cuando el MOSFET forma parte de un circuito es conveniente
Captulo 5
trabajar con un modelo que simplifique el anlisis de ese circuito. En
primer lugar debemos conocer, o asumir y comprobar posteriormente, en
qu regin trabaja el dispositivo. En el caso de trabajar en la regin de
saturacin el modelo sera el de la Figura 5.5.1.
El modelo refleja el modo de operacin del MOSFET. Presenta
una resistencia infinita en el terminal de puerta como consecuencia del
aislante. Dispone de una fuente de corriente entre fuente y drenador
dependiente de la diferencia de potencial entre puerta y fuente. Si se
quiere incluir el efecto Early habra que hacer uso de la expresin (5.14),
que incluye al parmetro . Si se trabaja en la regin triodo habra que
sustituir la expresin de la corriente de la fuente dependiente que aparece
en el modelo por la correspondiente a esta regin triodo (5.9).
G + D
VGS ID= k W (VGS-Vt)2

2 L
-
S
Figura 5.5.1 Modelo de gran seal de un MOSFET.

5.5.2 Modelo de pequea seal en la regin de saturacin
Un transistor en general tiene inters cuando se utiliza en
aplicaciones dinmicas, es decir, cuando sus variables cambian con el
tiempo. Resulta primordial conocer, adems de la relacin entre las
variables estticas, la relacin entre las variaciones de estas mismas
variables.
SECCIN 5.5: MODELOS DE CIRCUITO DEL MOSFET 127

Cuando se emplea el transistor MOSFET como amplificador
interesa elegir la zona de saturacin y no la regin triodo. En primer lugar
porque en la zona de saturacin la corriente de drenador depende de una
sola variable, la tensin de control VGS, mientras que en la regin triodo
depende adems de la tensin VDS. Por otro lado, al ser la caracterstica
IV no lineal, la distorsin que se obtenga a la salida del amplificador
ser mayor en la zona triodo que en la de saturacin. Por estas razones nos
vamos a centrar en la regin de saturacin.
Analicemos la expresin de la corriente en saturacin desde un
punto puramente formal y veamos qu ocurre cuando las variables que en
ella aparecen cambian con el tiempo.
La corriente
k W
( V GS - V t ) (1 + V DS )
2
ID= (5.20)
2 L
es funcin de tres variables: VGS, VDS y VSB. La ltima est implcita en la
tensin umbral. Ya vimos que la tensin VSB no tiene porqu ser cero, lo
mismo que tampoco tiene que ser cero su variacin temporal. Es como si
Captulo 5
el sustrato actuara de segunda puerta en el MOSFET. Aunque de forma

intencionada solo modifiquemos externamente la tensin de control VGS,
por influencia del resto del circuito del que forma parte este transistor, las
tensiones VDS y VSB tambin pueden variar. Consideremos por tanto a
estas variables como la suma de su valor esttico ms un incremento:
VGS = VGS 0 + VGS ,
VDS = VDS 0 + VDS , (5.21)
VSB = VSB 0 + VSB .
La ecuacin de la corriente (5.20) se puede desarrollar en serie
de Taylor y expresarse en funcin de los incrementos anteriores:
I D I I
I D = I D I D 0 = VGS + D VDS + D VSB + ... , (5.22)
VGS VDS VSB
donde solo se han escrito los trminos de primer orden. Si las variaciones
de tensin que ah aparece son pequeas nos podramos quedar
exclusivamente con estos trminos del desarrollo. Tendramos una
relacin puramente lineal entre las variaciones de las distintas variables,
donde las derivadas parciales seran parmetros. Identificando las
variaciones de las variables con su notacin en minscula tendramos:
id = g m v gs + g D vds + g mb vsb , (5.23)
donde las transconductancias gm, gmb y la conductancia gD se definen
como:

I D
gm ,
VGS
I D
g mb , (5.24)
VSB
I D
gD .
VDS
La ecuacin (5.23) tiene un equivalente de circuito directo: la
combinacin de tres elementos en paralelo como se muestra en la Figura
5.5.2.
id
+
g mvgs g mbvsb rO=1/g D vds
Figura 5.5.2 Circuito elctrico equivalente que modela la
Captulo 5
ecuacin (5.23).
Desde el punto de vista del anlisis de circuitos lo que nos
estamos planteando se muestra en la Figura 5.5.3. Realmente nos estamos
preguntando por la corriente que circula por el drenador con una
configuracin de fuentes de corriente continua (que representan el
comportamieno esttico) y fuentes de corriente alterna (que representan
las variaciones de tensin).
ID+)ID
+ - +
V GS V SB V DS
- + -
)V GS )V SB )V DS
Figura 5.5.3 Combinacin de fuentes de corriente continua

y alterna en un circuito con un MOSFET.
El resultado que se ha encontrado en (5.23), donde aparece una
relacin lineal entre las distintas variaciones de las tensiones y corriente
(siempre que esas variaciones sean pequeas, lo que hace posible
introducir el concepto de pequea seal), nos permite analizar este
circuito aplicando el principio de superposicin. Eso es posible porque
tambin se dispone de un modelo lineal para estudiar al transistor en
condiciones de gran seal. Antes de hacer sto se debe encontrar el

modelo de pequea seal, aunque ya est representado parte del mismo en
la Figura 5.5.2.
Dicho modelo debe relacionar variaciones de la corriente de
salida con variaciones de seal a la entrada VGS , VSB. En l no deben
intervenir las variables estticas o dc aunque sus elementos dependan
intrnsecamente de ellas. Los parmetros que deben incluirse son los
siguientes:
Transconductancias: reflejan las relaciones entre las variaciones de
las fuentes de tensin VGS y VSB con la corriente ID.
Resistencia de salida: indica la relacin entre las variaciones de
tensin y corriente a la salida. Es consecuencia directa del efecto de la
modulacin de la longitud del canal o efecto Early.
Capacidades: afectan al comportamiento en frecuencia e introducen
retardos. Incluyen las regiones de la estructura donde aparece algn
almacenamiento de carga elctrica.
Resistencias parsitas asociadas a los contactos: reflejan los
elementos resistivos que se encuentra la corriente a su paso por las
Captulo 5
diferentes regiones del dispositivo.

El valor de cada uno de estos elementos se comenta a
continuacin. Posteriormente se irn combinando cada uno de estos
elementos para obtener el circuito equivalente del transistor.
Clculo de la transconductancia gm. Haciendo uso de las
definiciones (5.24) se obtiene:
ID W
gm = = k ( V GS - V t )(1 + V DS ) . (5.25)
V GS L
En el caso que VDS << 1 se puede aproximar la
transconductacia por
W W
gm k ( V GS - V T ) = 2k I D . (5.26)
L L
Clculo de la transconductancia gmb:
ID W V t
g mb = = -k ( V GS - V t )(1 + V DS ) . (5.27)
V BS L V BS
Derivando la tensin umbral dada en (5.3) se obtiene:
V t
=- - . (5.28)
V BS 2 2 f + V SB
En el caso que VDS << 1 se puede aproximar por:

W W
k ( V GS - V t )(1 + V DS ) k ID
L L (5.29)
g mb = .
2 2 f + V SB 2(2 f + V SB )
Comparando las expresiones (5.26) y (5.29) se obtiene la

siguiente relacin entre las transconductancias:
g mb
= = . (5.30)
g m 2 2 f + V SB
El parmetro , definido en (5.28), puede tomar valores

tpicos entre 0.1 y 0.3. Este parmetro se obtiene tambin
como resultado de dividir la capacidad asociada a la zona de
carga espacial que existe debajo de la capa de inversin, Cjs,
(para calcularla se hace uso de la ecuacin (4.16)) y la
capacidad del xido de puerta, COX :
C js q s N A
= ; C js = . (5.31)
C ox 2(2 f + V SB )
Captulo 5
Clculo de la resistencia de salida rO:
-1 -1
ID Leff dx d 1 V
r o = =

=
= A. (5.32)
V DS I D dV DS ID ID
Como se observa, rO es funcin de la tensin Early.
Clculo de las capacidades. En este dispositivo existen
varias regiones que introducen efectos capacitivos:
9 Las zonas de carga espacial de las uniones drenador-
sustrato y fuente sustrato. Las expresiones de estas
capacidades, Csb y Cdb respectivamente, corresponden a
las de dos uniones polarizadas en inverso:
C sb 0
C sb =
V SB
1+
o
(5.33)
C db 0
C db =
V DB
1+
o
donde Csb0 y Cdb0 son las capacidades a tensin cero,
VSB y VDB son las diferencias de potencial en las uniones
fuente-sustrato y drenador-sustrato respectivamente y
0 es el potencial barrera de esas uniones.
9 Las regiones de interconexiones de puerta fuera de la
zona activa del transistor. Dan lugar a una capacidad
parsita entre el material de puerta y el sustrato, Cgb.

Los valores tpicos de esta capacidad oscilan entre 0.04
y 0.15 fF por micrmetro cuadrado de interconexin.
9 Capacidad de la estructura MOS. Recordemos que en la
estructura MIS la capacidad de la estructura tanto en
acumulacin como en inversin coincida con la
capacidad del xido. En el caso del MOSFET existe
canal trabajando tanto en la regin triodo como en la de
saturacin. Sin embargo, en saturacin la carga de
inversin no se reparte por todo el canal, sino que se
encuentra ms cerca de la fuente. Hay que distinguir por
consiguiente entre la capacidad asociada a la zona
puerta-fuente, Cgs, y la capacidad puerta-drenador, Cgd.
Tambin hay que diferenciar si se trabaja en la regin
triodo o saturacin.
En la regin hmica el canal tiene un espesor
prcticamente uniforme por lo que las dos capacidades
sern iguales y su valor ser el de la mitad de la
capacidad del xido: C gs = C gd = (C OX WL) / 2 .
Captulo 5
En saturacin la regin de drenador no contribuye con

efectos capacitivos pues no existe carga en esa zona.
nicamente habr que tener en cuenta la capacidad
asociada al pequeo solapamiento que existe entre el
xido de puerta y la regin N+ de drenador (C gd 0) .
Para calcular la capacidad Cgs habr que ver como se
modifica la carga almacenada en el canal, QT, cuando se
produce una variacin de la tensin VGS.
Q T
Cgs = , (5.34)
V GS
donde, de acuerdo con (5.5), la carga almacenada en el
canal se puede expresar como:
L

QT = W C ox ( V GS - V(y) - V t )dy
0
W C n
2 2 V GS -V t

ox 2
= ( V GS - V - V t ) dV = (5.35)
ID 0
2
= WL C ox ( V GS - V t ).
3
Derivando con respecto a la tensin se obtiene:
2
C gs = WL C ox + Csolapamiento (5.36)
3
donde Csolapamiento es la capacidad asociada al pequeo
solapamiento que existe entre el xido de puerta y la
regin N+ de fuente.

La disposicin final de todos estos parmetros entre los cuatro
terminales del dispositivo se puede ver en la Figura 5.5.4.
Cgd
G D
Cgs g mvgs g mbvbs rO

C db
S C sb
C gb B
Figura 5.5.4 Modelo de pequea seal de un MOSFET.
5.6 Uso de los modelos del MOSFET en circuitos
Considrese el circuito de la Figura 5.6.1 en el que aparece una
Captulo 5
fuente de alimentacin VDD y una fuente de pequea seal vi. En el
apartado anterior se han encontrado modelos lineales para los regmenes
de gran y pequea seal. Este hecho permite que en primer lugar se pueda
aplicar el principio de superposicin y, posteriormente, analizar por
separado la respuesta del circuito a cada una de las fuentes.
V DD
R G1 RD
vi R G2 RS RL
Figura 5.6.1 Circuito real con un MOSFET donde se

combinan fuentes de corriente continua y alterna.
Si se estudia el rgimen de corriente continua se anula la fuente
vi y los condensadores permanecen en circuito abierto. El circuito se
transforma en el que se muestra en la Figura 5.6.2.a. En la Figura 5.6.2.b
se ha sustituido el MOSFET por su modelo equivalente. A partir de aqu
habra que hacer uso de las leyes de Kirchoff para analizar el circuito.
En el rgimen de pequea seal se anula la fuente de tensin
continua. El circuito resultante se muestra en la Figura 5.6.3.a. En la
Figura 5.6.3. b se ha eliminado el transistor y en su lugar se debe colocar

el modelo equivalente de pequea seal. No se ha incorporado en el
dibujo para no aadir complejidad al mismo.
En cualquier caso, en la mayora de las situaciones prcticas no
se consideran todos los elementos del modelo. Normalmente se utilizan
modelos simplificados, especialmente cuando se hace anlisis a mano de
circuitos. Cuando se hace necesario un anlisis ms preciso se utilizan
programas de simulacin de circuitos. En estos casos s se incorporan
todos los elementos.
V DD V DD
RG1 RD R G1 RD
D
G
ID
S
RG2 RS R G2 RS
Captulo 5
(a) (b)
Figura 5.6.2 Respuesta del transistor de la Figura 5.6.1 a la

fuente de corriente continua y sustitucin del mismo por su
modelo equivalente de gran seal.
vi R G1 RG2 RS RD RL
(a)
D
G
S
vi R G1 RG2 RS RD RL
(b)
Figura 5.6.3 Respuesta del transistor de la Figura 5.6.1 a la

fuente de seal alterna y sustitucin del mismo por su
modelo equivalente de pequea seal.

5.7 Respuesta en frecuencia del MOSFET
Considrese un circuito con un MOSFET en el que se quiere

amplificar una corriente y recogerla amplificada a la salida en una carga
RL = 0 . Dicho circuito deber contar con fuentes de alimentacin para
polarizarlo adecuadamente. En este ejemplo vamos a mostrar slo el
anlisis de pequea seal de este circuito. Despus de anular las fuentes
de continua el circuito queda como en la Figura 5.7.1. En l se muestra la
fuente de corriente ig que se quiere amplificar y el cortocircuito de salida
donde se quiere medir la corriente id. El resto de elementos que aparecen
pertenecen al modelo de un transistor MOSFET. De la configuracin de
este circuito se deduce que el sustrato y la fuente se encuentran
cortocircuitados pues no aparecen los elementos gmb y Csb.
C gd
id
Captulo 5
ig vgs C gs Cgb g mvgs rO Cdb
Figura 5.7.1 Respuesta en pequea seal de un MOSFET

excitado con una fuente de corriente y donde la corriente de
salida se mide en un cortocircuito.
Para calcular la ganancia en corriente en funcin de la frecuencia
debemos acudir a la notacin fasorial y al formalismo de la transformada
de Laplace, para lo cual se transforman todos los elementos del circuito y
posteriormente se aplican las leyes de Kirchoff. De esta forma las
corrientes Ig(s) e Id(s) quedan de la forma:
I g = V gs(s( C gs + C gb + C gd )),
(5.37)
I d = g mV gs .
La funcin de transferencia se obtiene dividiendo las dos
corrientes anteriores:
gm
H (s) = I d = . (5.38)
I g s( C gs + C gb + C gd )
Para conocer la respuesta en frecuencia de este circuito basta
evaluar su funcin de transferencia en s = j .
gm
H ( j ) = . (5.39)
j( C gs + C gb + C gd )
SECCIN 5.7: RESPUESTA EN FRECUENCIA DEL MOSFET 135

Se observa como el mdulo de la funcin de transferencia
disminuye con la frecuencia. Eso significa que la ganancia de corriente
puede tomar valores inferiores a la unidad a partir de una determinada
frecuencia. Sera interesante calcular dicha frecuencia pues ella nos
permite separar los rangos de frecuencia donde hay amplificacin de
aquellos en los que hay atenuacin. Para ello basta con hacer uno el
mdulo de la ganancia y despejar la frecuencia:
id 1 gm
(j2 f T ) = 1 f T = . (5.40)
ig 2 C gs + C gb + C gd
Esta frecuencia se va a denominar frecuencia para ganancia en
corriente en cortocircuito unidad, fT. Vemos que depende de la
transconductancia, es decir de la corriente del transistor, y de las
capacidades parsitas. Esto demuestra la importancia que tienen estas
capacidades a altas frecuencias, pues son las que determinan el
decrecimiento de la ganancia a medida que aumenta la frecuencia. En el
caso frecuente de que domine la capacidad Cgs el parmetro fT se puede
aproximar por:
Captulo 5
1 gm n
fT = 1.5 ( V GS - V t ) , (5.41)
2 C gs 2 L2
donde se ha hecho uso de (5.26) y (5.36). Se observa que la fT depende
inversamente del cuadrado de la longitud del canal. Eso significa que si
nosotros queremos aumentar el rango de frecuencias de operacin de un
transistor MOSFET uno de los primero aspectos en los que nos
deberamos fijar sera en reducir las dimensiones del dispositivo. Ms
adelante justificaremos que en el caso de transistores de longitud de canal
inferior a la micra el parmetro fT es proporcional a 1/L.
Otra de las conclusiones que se pueden sacar de este estudio es
que en el caso de frecuencias bajas o intermedias el efecto de los
condensadores del modelo es despreciable. Por ello, se suele emplear un
modelo simplificado que permite hacer una estimacin rpida del
comportamiento de los circuitos con MOSFETs. Este modelo se muestra
en la Figura 5.7.2. Este modelo recoge los mismos parmetros que se
tuvieron en cuenta cuando se realiz el anlisis puramente formal del
transistor en el apartado 5.5.2
G D
g mvgs+g mbvbs rO
Figura 5.7.2 Modelo simplificado del MOSFET a bajas

frecuencias.

5.8 Efectos de canal corto
Se acaba de deducir que la reduccin de la longitud del canal

comporta beneficios en cuanto que se puede utilizar el transistor a
mayores frecuencias. La disminucin de dimensiones en esta y las otras
direcciones lleva consigo, adems de un aumento de la fT, una reduccin
de los costes de fabricacin y valores ms bajos de las capacidades
parsitas. En un transistor bipolar la dimensin tpica es la anchura de su
regin de base, medida en sentido vertical al de fabricacin del
dispositivo, y que puede tomar valores del orden de 0.05 m. En el caso
de un MOSFET su dimensin tpica es la longitud del canal, de direccin
horizontal, y que toma valores inferiores a 1m. El uso de transistores de
longitud del canal inferior a 1m obliga a modificar los modelos de gran y
pequea seal del transistor. En los casos que hemos trabajado hasta
ahora se ha considerado rgimen de bajos campos en el movimiento de
los portadores por el canal del MOSFET. Sin embargo, si se reducen las
dimensiones del dispositivo pero no se reducen en la misma proporcin
las tensiones aplicadas entre sus terminales, el campo elctrico se ver
Captulo 5
incrementado. Esto tiene una repercusin inmediata: la relacin entre la
velocidad de los portadores de carga en el canal y el campo elctrico deja
de ser lineal. La Figura 5.8.1 muestra este fenmeno. En ella se representa
la velocidad de los electrones en un semiconductor en funcin del campo
elctrico. Para bajos valores del campo elctrico la relacin velocidad-
campo es de la forma:
v = n E . (5.42)
Para altos campos esta relacin se puede aproximar
empricamente por:
n E
v ,
E (5.43)
1+
Ec
donde Ec es el campo crtico, a partir del cual la relacin vE deja de ser
lineal. En esta figura Ec = 1.4104 V/cm y la movilidad de los electrones
n = 700 cm2V-1s-1.
Para ver cmo afecta esta relacin al comportamiento de un
MOSFET se puede evaluar la tensin que habra que aplicar al drenador
de un MOSFET de canal de 1m para alcanzar el campo crtico. El
resultado sera 1.5 V, por lo que resulta necesario modificar los modelos
empleados para describir al dispositivo.
Hasta ahora siempre que se haba trabajado con la expresin de
la corriente I = qnvWt (donde n es la densidad de electrones, v es su
velocidad, y W y t son la anchura y el espesor del canal respectivamente)
se haban considerado bajos campos, con lo que se apreciaba un
comportamiento hmico:
SECCIN 5.8: EFECTOS DE CANAL CORTO 137

I = qn n EWt = EWt = V / R . (5.44)
v
(m/s)
5
10
510
4
Medida
210
4
Aproximacin
4
10
510
3
3 4 5
10 10 10 E(V/cm)
Figura 5.8.1 Velocidad de los electrones en un

semiconductor en funcin del campo elctrico aplicado al
mismo.
De hecho, cuando se calcul la corriente de drenador en el
Captulo 5
MOSFET, se dividi el canal en elementos de longitud y se trabaj con la

resistencia de esos elementos, lo que llevaba implcito el comportamiento
hmico (ecuacin (5.6)).
Haciendo uso de la carga por unidad de superficie QI ( y ) = qnt y
de la expresin de la velocidad de los electrones a bajos campos (5.42)
podemos rescribir la expresin (5.7) correspondiente a la corriente que
circula por cada uno de esos elementos:
dV
I D = W Q I (y) n . (5.45)
dy
Para altos campos, haciendo uso de (5.43), quedara de la forma:
1 dV dV
I D 1+ = W Q I (y) n . (5.46)
Ec dy dy
Integrando la ecuacin anterior a lo largo del canal se obtiene
L
1 dV
V DS
I D 1+ dy = W Q (y) dV .
I n (5.47)
0 E c dy 0
La solucin de esta integral nos proporciona la expresin de la

corriente en la regin triodo:
nC ox
W
ID= ( 2( V GS - V t )V DS - V 2DS ) .
1 V DS L (5.48)
2 1+
Ec L
La corriente en la regin de saturacin se obtiene evaluando la
expresin anterior para V DS = VGS Vt :

k W
ID= (V GS - V t )2 ,
2 ( 1+ (V GS - V t ) ) L
(5.49)
aunque en la prctica la saturacin empieza antes de este valor. En esta

expresin se ha definido el parmetro 1 /( LE c ) . En este parmetro
tambin se suele incluir la dependencia de la corriente de drenador con el
campo perpendicular al canal. Para canales muy cortos la corriente de
drenador tiene un comportamiento lineal con (VGS Vt ) .
5.8.1 Modelos del MOSFET de canal corto

Al modificar las ecuaciones que describen el comportamiento del
MOSFET se deben cambiar en consecuencia los modelos del dispositivo.
Considrese un MOSFET de canal largo polarizado en saturacin y
conectado en serie con el terminal de fuente S una resistencia de valor
RSX (Figura 5.8.2) Al otro extremo de la resistencia se le asigna la letra S.
D
Captulo 5
S
R SX
Figura 5.8.2 MOSFET de canal largo con resistencia serie

conectada al terminal de fuente.
Se va a considerar todo el circuito como un bloque y se va a
extraer una relacin entre la corriente ID con la nuevas tensiones VDS y
VGS. Combinando la expresin de la corriente del MOSFET en saturacin
(5.9):
C ox W
(V -V t )
2
ID= G S (5.50)
2 L
y la segunda ley de Kirchoff aplicada a la rama DS:
V GS = V G S + I D R SX , (5.51)
se obtiene:
C ox W
(V - I D R SX - V t ) ,
2
ID= GS (5.52)
2 L
de donde se puede despejar el valor de la corriente ID:
C ox W
(V GS - V t ) .
2
ID=
W L (5.53)
2 1+ C ox R SX (V GS - V t )
L
SECCIN 5.8: EFECTOS DE CANAL CORTO 139

Se observa que un MOSFET de canal largo con una resistencia
en serie con el terminal de fuente proporciona el mismo comportamiento
que un MOSFET de canal corto sin ms que definir el parmetro como:
W
C ox R SX . (5.54)
L
Si se identifica con el mismo parmetro obtenido anteriormente
1 /( LE c ) se obtiene el valor de la resistencia que modela los efectos
de canal corto:
1 1 1
R SX = . (5.55)
E c C ox W
Para obtener el modelo de pequea seal habra que recalcular
las transconductancias gm y gmb tomando como punto de partida la nueva
expresin para la corriente de drenador (5.53).
5.9 Conduccin subumbral en MOSFETs

Captulo 5
De acuerdo con los modelos utilizados para estudiar el

MOSFET, para que exista corriente entre drenador y fuente debe existir
un canal de conduccin. Sin embargo, experimentalmente se comprueba
que por debajo de la tensin umbral existe una corriente pequea pero no
nula. Una corriente asociada al paso de los electrones que parten de la
fuente y deben alcanzar el drenador tras superar la barrera de potencial
entre fuente y sustrato. Esa corriente se representa en la Figura 5.9.1.
ID ID (A)
-4
10
-7
10
10 -10
-13
10
Vt V GS 0.5 1 1.5 2 V GS (V)
(a) (b)
Figura 5.9.1 Corriente de drenador en un MOSFET. Se

puede apreciar la corriente no nula para valores inferiores a
la tensin umbral.
En la Figura 5.9.1a la relacin ID1/2VGS deja de comportarse
como una recta para valores cercanos inferiores a la tensin umbral. Para
ver esa regin con ms detalle se puede hacer una representacin
logartmica (Figura 5.9.1b). En ella se observa un cambio de dependencia
con la tensin VGS , de cuadrtica a exponencial a medida que disminuye

la tensin de puerta. Esa corriente no nula por debajo de la tensin umbral
puede justificarse si se observa el diagrama de bandas del MOSFET en
esa regin de operacin (Figura 5.9.2).
La tensin VDS aplicada entre drenador y fuente cae principalmente
en la unin de drenador porque entre fuente y sustrato no hay diferencia de
potencial (las dos estn a tierra). Si se aplicara una tensin negativa al
sustrato la barrera en la zona de fuente sera an mayor. Los electrones que
pasan de fuente a drenador deben superar la barrera de fuente. La corriente
depende de la altura de esta barrera y es debida a difusin. El trmino de
arrastre es despreciable en el canal. Si tuviramos un canal ms corto las
zonas de carga espacial de drenador y fuente se introduciran en el canal
curvando las bandas en el mismo (esto puede verse en la Figura 5.9.3 donde
se comparan los diagramas de bandas de un transistor de canal largo con uno
corto).
En este caso el sustrato ya no tiene sentido como elemento que fija
la tensin a cero y por tanto se reduce tambin la barrera de fuente. El
trmino de arrastre sera ms importante aunque est demostrado por
diversos autores que sigue siendo despreciable frente al de difusin.
+ +
Captulo 5
V V
- GS - DS
G
S D
+ z.c.e. +
n n
L1
Sustrato p L
EC
E FS
VDS
EV
EFD
Figura 5.9.2 Diagrama de bandas entre fuente y drenador

en un MOSFET de canal largo trabajando en la regin
subumbral.
SECCIN 5.9: CONDUCCIN SUBUMBRAL EN MOSFETS 141

EC
E FS
EV V DS
E FD
Figura 5.9.3 Comparacin de los diagramas de bandas

entre drenador y fuente de un MOSFET de canal largo y
otro de canal corto.
Por tanto, la corriente subumbral es
dn
I sub = -q S eff D n ,
Captulo 5
(5.56)
dy
donde Seff es la seccin eficaz efectiva para la corriente subumbral
( S efff = Wd c ) , y dc es la anchura de la regin donde se encuentran la mayora
de los electrones. Si la longitud de difusin de electrones en el sustrato es
mayor que la longitud del canal ( LnD >> L) la densidad de electrones es
lineal, decreciendo de fuente a drenador (no hay recombinacin):
y
n(y) = n sd - ( n sd - n dd ) (5.57)
L1
donde nsd es la concentracin de electrones en el canal en el lado de fuente:
qV(z)
n sd = n p 0e KT (5.58)
y ndd es la concentracin de electrones en el canal en el extremo de drenador:
q (V(z)-V D )
n dd = n p 0e KT (5.59)
y V(z) es el potencial elctrico perpendicular a la superficie. Dicho potencial
se puede estimar a partir del diagrama de bandas de la Figura 5.9.4.

SiO 2 Si z
0 EC
V(z)
EF
EV
Figura 5.9.4 Diagrama de bandas en el semiconductor en la

direccin perpendicular a la superficie Si-SiO2. Definicin
del potencial V en un punto del semiconductor separado una
distancia z de la superficie.
Captulo 5
En dicho diagrama se ha considerado que el campo en la zona de
carga espacial es constante e igual a:
| Qdep | 2q s N A
Es = = . (5.60)
s s
El potencial en la regin de vaciamiento ser por tanto lineal:
V(z) = s - Es z . (5.61)
De acuerdo con esta expresin la concentracin de electrones en
la superficie con el xido es proporcional a exp(q S / KT ) y decrece
como exp(qES z / KT ) . Podemos considerar por tanto que la mayora de los
electrones se encuentran en una capa de espesor d c KT / qE S . Con este
parmetro se puede calcular finalmente la corriente que circula entre
drenador y fuente:
dn KT KT n dd - n sd
I sub = -q S eff D n = -q(W )( n ) =
dy qF y q L
qV(z)
exp - V D - 1
(5.62)
exp
KT s KT n i2 KT KT
,
= -q(W ) n
q 2q s N A q NA L
donde se ha admitido que en canales largos L1 L . Haciendo uso de la

longitud de Debye:
s KT
L Dp = 2 (5.63)
q NA

y admitiendo que V ( z ) S para 0 < z < d c podemos escribir la corriente
subumbral:
1
q s qV D
W KT n i2 KT 2 e KT (1 - e - KT )
2
I sub = s n . (5.64)
L q N 2A q s 2 L Dp
En esta expresin hay todava una variable interna a la cual no
tenemos acceso desde los terminales: el potencial de superficie s .
Necesitamos conocer su relacin con la tensin aplicada a la puerta del
transistor. Recordemos que esa relacin viene descrita por la ecuacin (4.5):
Qs
qV GS = qVFB + q s - q . (5.65)
C ox
Introduciendo en esta ecuacin la relacin entre el campo elctrico
del semiconductor con la carga en el mismo Q s = - s E s se puede escribir:
d i s
s = V GS - V FB - E s,
i
(5.66)
Captulo 5
d i s 2q s N A
s = V GS - V FB - .
i s
Elevando al cuadrado la ecuacin anterior se tiene:
2
2 2 d 2q s N A
s +( V FB - V GS ) + 2 s( V FB - V GS ) = i s a 2s 2 s , (5.67)
i s
donde se ha definido:
di .
a s q N A s (5.68)
i
De (5.67) se puede despejar el valor del potencial de superficie:
s 2 + 2 s( V FB - V GS - a 2s )+( V FB - V GS )2 = 0,
s = -( V FB - V GS - a 2s ) ( V FB - V GS - a 2s )2 - ( V FB - V GS )2 , (5.69)
s = ( V GS - V FB + a 2s ) - a s a 2s + 2( V GS - V FB ).
Teniendo en cuenta la dependencia del potencial de superficie
con la tensin de puerta se pueden agrupar constantes y modelar la
corriente subumbral por la siguiente expresin:
W qV GS qV DS
ID= kx exp 1- exp - , n 1.5 .

(5.70)
L nKT KT
Para VDS > KT / q , Isub es independiente de VDS. Este resultado era
de esperar pues en un canal largo la tensin VDS cae principalmente en la
unin de drenador. Se tiene una dependencia exponencial con VGS como se

observa experimentalmente (Figura 5.9.1.b). Desde el punto de vista del
dispositivo eso significa que, para valores grandes de VDS , se cumple que
ndd << n sd , con lo que el gradiente dn / dy no se ve afectado por la tensin
VDS.
La aplicacin principal del MOSFET operando en esta regin es
en baja potencia y a frecuencias bajas, ya que se ve obligado por el valor
bajo de fT.
5.10 Corriente en el sustrato de MOSFETs
En el estudio que venimos realizando del MOSFET se ha

admitido que la corriente que circula por el sustrato es despreciable pues
corresponde a la corriente que atraviesa una unin pn polarizada en
inverso. Acabamos de mencionar que la tensin VDS cae principalmente en
la unin de drenador. Tambin conocemos que a altas tensiones pueden
aparecer mecanismos de generacin de pares electrn hueco por
avalancha. Los electrones que se generan en estas condiciones cerca de la
unin de drenador escapan por el drenador y los huecos hacia el sustrato.
Aparece por tanto una corriente parsita en el dispositivo. Dicha corriente
Captulo 5
se puede modelar con el esquema de la Figura 5.10.1:
D
IDB
G B
Figura 5.10.1 Modelo del MOSFET incluyendo los efectos

de la corriente del sustrato.
donde la fuente de corriente IDB viene descrita por la siguiente ecuacin:
k2
I DB = k 1 (V DS - V DS sat ) I D exp - , (5.71)
V DS - V DSsat
donde k1 y k2 son parmetros que dependen del proceso de fabricacin
del dispositivo y toman los siguientes valores en transistores NMOS:
k1 = 5 V 1 , k 2 = 30 V . En transistores de canal P este fenmeno no es tan
importante pues los huecos son mucho menos energticos que los
electrones, por lo que son mucho menos eficientes para generar pares
electrn hueco.
La repercusin mayor de esta corriente parsita es en el
comportamiento de pequea seal del MOSFET. Este nuevo camino por
donde circula la corriente presenta una resistencia que puede ser del orden
de otras resistencias del modelo del dispositivo. Este camino paralelo que
permite disipar potencia puede ser un factor importante a la hora de

disear circuitos con transistores MOS. Para estimar el efecto de dicha
corriente se puede calcular la conductancia de pequea seal asociada,
gdb. Para ello se deriva la ecuacin (5.71):
I DB I DB
g db = = k2 . (5.72)
V DS
2
( V DS - V DSsat )
Para ver el efecto de este parmetro se puede comparar la inversa
de esta conductancia, rdb = 1 / g db , con la resistencia de salida del
transistor, ro. Considrese un transistor caracterizado por los parmetros
= 0.05 V-1 y VDSsat = 0.3 V, por el que circula una corriente ID = 100 A y
al que se le aplican entre drenador y fuente tensiones de 2 y 4 V. La
resistencia de salida de este transistor vale ro = 1/(ID) = 200 K. El valor
calculado de rdb para estas dos tensiones se encuentra en la tabla:
VDS (V) rdb ()
2 5.3109
4 815103
Resulta evidente que para una tensin de drenador de 2V la
Captulo 5
conductancia asociada al sustrato es despreciable frente a la conductancia

de salida 1/ro. Sin embargo, al aumentar la tensin esta conductancia
puede resultar comparable a la conductancia de salida. La configuracin
paralelo equivalente proporciona una conductancia mayor. Este efecto es
perjudicial si se pretenden disear fuentes de corriente de alta impedancia.
RESUMEN
En este captulo se ha descrito el transistor de efecto campo

metal-aislante-semiconductor. La corriente que circula a travs de dichos
terminales se ha expresado en funcin de las tensiones aplicadas al
dispositivo.
La caracterstica I-V resultante se ha linealizado para obtener
modelos de circuito en gran seal y pequea seal, mostrando ejemplos
de aplicacin de dichos modelos. Se han introducido modificaciones a la
corriente de drenador debido a efectos de segundo orden como la
existencia de altos campos en el canal de conduccin, la existencia de una
corriente por debajo de la tensin umbral y la corriente que deriva hacia el
sustrato.
1. Sea un MOSFET con los siguientes parmetros: Funcin trabajo

metal-semiconductor=-0.1eV, densidad de estados
superficiales=+1011 tomos/cm2, espesor del xido=40 nm, dopado

del sustrato= 1016 impurezas/cm3, profundidad W =2 m, longitud
del canal L =1 m, VSB =0 V.
a) Represntese en una grfica la corriente de drenador en
funcin de la tensin aplicada entre drenador y fuente para los
siguientes valores de la tensin VGS: 1.5, 2, 2.5, 3, 3.5 V. Para
la zona de inversin considerar dos casos: (i) que est
presente el efecto Early y (ii) que es despreciable.
b) Representar en otra grfica la corriente de drenador en
funcin de VGS en la zona de saturacin para los siguientes
valores de la tensin VSB: 0, 2, 5, 10, 15 V.
2. Repetir el apartado a) del ejercicio anterior utilizando la expresin
de la corriente (5.19) obtenida en el Ejemplo 5.1. En una grfica
aparte comparar la curva obtenida para VGS=3.5V del ejercicio
anterior con la que se obtendra con el modelo del citado ejemplo.
Incluir una tercera grfica en la que se haga uso del modelo de
canal corto (5.48) y (5.49).
3. Se ha fabricado un MOSFET en un substrato de silicio con una
16 -3
concentracin de impurezas de 210 cm . Se le hace trabajar en
Captulo 5
saturacin aplicndole una diferencia de potencial entre drenador y
fuente de 5 V y una tensin puerta fuente VGS. Se mide una
corriente de drenador de 12 A para esta tensin y se obtiene una
resistencia de salida de 6 M. Datos tecnolgicos: el espesor del
xido es de 400 , las dimensiones dibujadas de la puerta del
transistor son 7 m x 100 m y la difusin lateral de drenador y
fuente de 0.6 m.
a) Avergese si se trata de un transistor canal N o canal P.
b) Calcular la longitud real del transistor.
c) Calcular la tensin de saturacin para esta tensin VGS.
d) Calcular la longitud efectiva del canal.
e) Cul es el factor de decrecimiento de la longitud del canal al
aumentar VDS ( dxd / dVDS )?
4. Para un MOSFET de canal N trabajando en la regin lineal con VDS

= 0.1 V se mide una corriente de 40 A para VGS = 2 V y 80 A
para VGS = 3 V.
a) Cul es el valor aparente de la tensin umbral Vt?.
b) Si k'= 40 A/V2 Cul es el cociente W /L del dispositivo?
c) Qu corriente circular por el drenador si VGS =2.5 V y VDS =
0.15 V?
d) Si el dispositivo trabaja a VGS =2.5 V para qu valor de VDS
se alcanzar el estrangulamiento (pinch-off) en el terminal de
drenador? y cul es la corriente de drenador
correspondiente?

5. Sea un transistor MOS de canal N trabajando en la regin triodo
con valores pequeos de VDS y en un rango de tensiones VGS
comprendido entre los 0 V y 5 V. La tecnologa de fabricacin de
estos transistores proporciona un espesor de xido de 20nm, una
longitud de canal superior a 1 m y una tensin umbral de 0.8 V.
Cul debe ser la profundidad de este dispositivo para conseguir
una resistencia de al menos 1 K?
6. Sea un transistor MOSFET de silicio de canal P con las siguientes
caractersticas: funcin trabajo metal-semiconductor 0.1 V,
11 2
densidad de estados superficiales +10 tomos donadores/cm ,
16
espesor del xido 400 , dopado del sustrato 10
3
impurezas/cm
a) Calcular la tensin umbral.
b) Si se implantan impurezas tipo p con una concentracin de
15 -3
910 cm alcanzando una profundidad de 0.3 m cul es
la nueva tensin umbral?
c) Si la profundidad de la implantacin fuera de 3 m cuanto
Captulo 5
valdra la tensin umbral?

Sol.: a) -1.5 V, b) 1 V, c) -1.159 V
7. Estimar el tanto por ciento de la corriente de drenador que se
pierde por el sustrato en un MOSFET de canal N cuando circula
una corriente de drenador de 100 A y se aplican las siguientes
tensiones entre drenador y fuente: VDS =1 V y VDS =5 V. La tensin
drenador fuente de saturacin es de 0.3 V. Si se necesitan otras
constantes usar valores tpicos.
Sol.: 8.510-17 %, 3.97%
8. Para un transistor MOS de canal N se ha medido una tensin
umbral de 0.793 V a temperatura ambiente. Este transistor tiene
las siguientes caractersticas: concentracin de impurezas en el
sustrato 51015 cm3, densidad de estados superficiales +1011 cm-2,
funcin trabajo metal-semiconductor 0.1 V, (VSB=0 V).Si sobre el
sustrato de este tipo de transistores se implantan impurezas de
15 -3
fsforo en una concentracin 410 cm hasta una profundidad d,
la nueva tensin umbral es de 0.626 V. Estimar la profundidad de
la implantacin.
Sol.: 1.04 m.
9. Calcular el campo elctrico en el xido de puerta de un MOSFET
de silicio de canal N con espesor tox=0.1 m cuando se aplica una
tensin de puerta VGS = 5 V y una tensin de drenador
V DS = 4 V , en los siguientes casos:
a) En un punto prximo a la fuente (x = 0) y en otro prximo al
drenador. Hacer uso de las grficas de la Figura P.1 y de los
siguientes datos: densidad de estados superficiales: +1011

cm2, densidad de carga en el xido: 1.610-8 C/cm2.
Averiguar el signo de la carga en el semiconductor!!.
b) A partir uso de las grficas determinar la tensin de banda
plana y delimitar sobre las figuras las regiones de
acumulacin, deplexin e inversin. Continuar la
representacin del mdulo de la carga en el semiconductor
para valores negativos del potencial de superficie.
c) Comparar el resultado con el campo elctrico necesario para
la avalancha en una unin pn (3105 V/cm para dopados
10 10 cm3 y 10 V/cm para dopados 10 cm3.
15 16 6 18
d) Llamemos EMAX al mximo del campo obtenido en los

apartados a) y c). Si tenemos una unin pn abrupta con
concentraciones uniformes de impurezas donadoras (1016
cm3 en el lado n) y de impurezas aceptadoras (10 cm en el
15 -3
lado p), qu tensin (VMAX) deberamos aplicar a los

extremos de la unin para que el campo mximo en la misma
coincidiera con EMAX?.
e) Si la unin anterior se polariza en inverso con una fuente de
Captulo 5
tensin de valor VMAX + 10 V en serie con una resistencia de
10 K, qu corriente circula por el circuito? AYUDA:
representar la caracterstica I-V en inverso determinando bien
cual es la tensin de ruptura.
-6
10 10
(B)
|QS| (C/cm )
2
-7
10
V G (V)
5
-8
10
0
10 -9
-10
-5 10
0 0.5 1 0 0.5 1
s (V) s (V)
Figura P.1.
REFERENCIAS
[1] Y. P. Tsividis, Operation and modelling of the MOS Transistor,

McGraw Hill, 1987.
[2] P.R.Gray and R.G. Meyer, Analysis and Design of Analog Integrated
Circuits, 3a Ed., John Wiley & Sons, 1993.

Captulo
6
Captulo
EL TRANSISTOR DE
EFECTO CAMPO DE
UNIN (JFET).
S D
Transistor Jfet
G
ndice
6-1 Estructura y funcionamiento. caracterstica corriente tensin.
6-2 Clculo cualitativo de la 6-4 Modelos de gran seal y
caracterstica corriente tensin. pequea seal en saturacin.
6-3 Modelo de uniones abruptas
para el clculo de la
Objetivos
Definir las regiones que componen el transistor de efecto campo de unin.
Describir el funcionamiento bsico de este dispositivo.
Evaluar de forma cualitativa la corriente que va a circular por el canal del
transistor en funcin de las tensiones aplicadas a sus terminales.
Presentar un modelo que permita encontrar expresiones analticas para la
corriente que circula por el transistor.
Proporcionar modelos elctricos equivalentes en gran seal y pequea seal. Los
modelos debern ser lineales y permitirn analizar o disear circuitos electrnicos
que incluyan a este dispositivo.
circuitos.
Palabras Clave
Transistor de efecto campo Tensin de drenador. Modelo de gran seal.
de unin. Regin triodo. Modelo de pequea seal.
Dispositivo unipolar. Regin de saturacin. Transconductancia.
Espesor de la zona de carga Tensin de saturacin. Resistencia de salida.
espacial. Modulacin de la longitud del Capacidades de las uniones.
Espesor del canal de canal. Resistencias parsitas.
conduccin. Tensin Early. Respuesta en frecuencia.
Tensin de agotamiento. Regin de ruptura.
Corriente de drenador. Modelo analtico de uniones
Tensin de puerta. abruptas.
6.1 Estructura y funcionamiento
Como transistor de efecto campo la idea es controlar la corriente

que circula por un canal semiconductor mediante un campo elctrico
Transistor de efecto campo de
aplicado a un terminal de puerta. A diferencia del MOSFET, la estructura
unin:
La corriente que circula entre que nos encontramos ahora en la puerta es una unin polarizada en
fuente y drenador se controla inverso (para evitar que haya corriente a travs de ella). El diseo de
modificando el espesor del canal. dispositivo se muestra en la Figura 6.1.1.
Esto se consigue variando la
zona de carga espacial de las G S D D
dos uniones que constituyen el ID
dispositivo. Dichas uniones se G Canal p
polarizan en inverso mediante el N+ N+
S
terminal de puerta. P Canal
N D ID
G Canal n
N+
P S
Figura 6.1.1 Estructura de un JFET de canal P y smbolos

para el transistor de canal P y N.
En ella vemos un semiconductor tipo P en cuyos extremos
conectamos los terminales de fuente y drenador. A su vez se encuentra
Captulo 6
entre dos semiconductores tipo N sobre los que se conecta el terminal de

puerta. La regin N+ que se encuentra enterrada en la parte inferior del
dispositivo sirve para minimizar resistencias parsitas. Estas resistencias
estn asociadas a los caminos que debe seguir la corriente hasta llegar a la
zona activa del dispositivo. La aplicacin de una diferencia de potencial
entre fuente y drenador da lugar a un flujo de huecos (portadores
mayoritarios en el canal) entre estos dos terminales. Es un dispositivo
unipolar, al igual que el MOSFET, pues no participan portadores
minoritarios en la corriente.
Podemos encontrar igualmente transistores de canal N, es decir,
un semiconductor N entre otros dos tipo P. En este caso la conduccin a
travs del canal es debida a electrones. Para distinguir estos dos tipos de
transistores se utilizan los smbolos de la Figura 6.1.1.
6.1.1 Modo de operacin
El efecto de la puerta como terminal de control se puede ver en la
Figura 6.1.2. Al aumentar la tensin de puerta aumenta la zona de carga
espacial disminuyendo la seccin del canal. Esto permite controlar la
resistencia del semiconductor y por tanto la corriente que por l circula.
152 CAPTULO 6 EL TRANSISTOR DE EFECTO CAMPO DE UNIN

V GS
+
N
S D
P VGS1 < VGS2 < VGS3
+
N
V GS
Figura 6.1.2 Control del espesor del canal variando la

tensin aplicada a la puerta.
La zona de carga espacial se extiende y vara principalmente en
la regin menos dopada. A diferencia del MOSFET aqu existe canal Para
VGS =0. Sin embargo, se alcanzar una tensin a la cual la zona de carga
espacial ocupe todo el canal. A la tensin que origine este fenmeno se
denomina tensin de agotamiento o pinch-off (VGS =Vp ).
Tensin de agotamiento Vp : Diferencia de potencial aplicada entre
la puerta y un punto del canal semiconductor a la cual la zona de carga
espacial de las dos uniones en esa zona del canal se hace igual al espesor
Captulo 6
del canal.
Su clculo es sencillo pues basta igualar la anchura de la zona de
carga espacial de la regin P de una de las uniones (admitindolas
iguales) a la mitad de la anchura del canal:
2 s ( 0 +V p )
a= ,
NA (6.1)
q N A (1 + )
ND
donde NA y ND son las concentraciones de impurezas en la zona P y N
respectivamente y 0 es el potencial barrera de la unin. Despejando el
valor de la tensin de agotamiento se tiene:
NA
q N A (1 + )
ND - (6.2)
Vp= a
2
0 .
2s
La tensin de agotamiento suele tomar valores entre 1 y 3 V.
Presenta una dependencia trmica del orden de 2mV/oC.
SECCIN 6.1: ESTRUCTURA Y FUNCIONAMIENTO 153

6.2 Clculo cualitativo de la caracterstica corriente-
tensin
La relacin entre la corriente de drenador y las tensiones VDS y

VGS en el JFET es muy similar a la de otro transistor de efecto campo.
Basta con analizar la evolucin de la geometra del canal que se muestra
en la Figura 6.2.1.
+
V GS
G -
x(y)
S - V(y) + D +
2a b(y)
VDS
L -
+
G V GS V(L)=VDS
-
(a)
+
V GS
G -
ID
S D +
Captulo 6
V DS
-
G +
VGS VDS=-Vp+VGS
-
Pinch-off
(b)
+
VGS
G -
V(y)=-V p+VGS ID
S D +
V DS
-
G +
VGS V DS>-V p+V GS
-
Saturacin
(c)
Figura 6.2.1 Evolucin del canal a medida que se

incrementa la magnitud de la tensin VDS, para una tensin
VGS constante, en un JFET de canal P.
En esas figuras se mantiene la tensin VGS a un valor constante y
se aumenta el valor de la fuente de drenador. En ellas se muestra como la
zona de drenador es diferente de la de fuente pues la diferencia de

potencial entre la zona N de puerta y la P de canal vara con la posicin,
alcanzando un valor mayor en el drenador. El canal en esta zona es por
tanto ms estrecho. La manera de cambiar la geometra del canal es muy
similar a la del canal de un MOSFET. Por consiguiente, es esperable que
se obtengan unas curvas tambin similares, donde se distinga una regin
triodo, con un comportamiento lineal entre ID y VDS para valores bajos de
la tensin de drenador, y termine la corriente por saturarse a un valor
aproximadamente constante (no es estrictamente constante pues, al igual
que en el MOSFET, tambin aparece el efecto Early).
En la Figura 6.2.2 se muestra una coleccin de curvas para un
transistor de canal P. Se ha incluido tambin la regin de ruptura, que
refleja los mecanismos de generacin por avalancha en la unin drenador-
puerta para altos valores de la tensin VDS. Se observa como a medida que
aumenta la tensin de puerta la ruptura se alcanza para un valor menor de
VDS. Ello es lgico pues el aumento de tensin en la puerta de debe
compensar con una disminucin del potencial en el drenador. El
parmetro BVDG0 se define como la tensin de ruptura en la unin
drenador-puerta con la fuente abierta. El signo negativo del potencial VDS
y de la corriente ID resultan de la definicin de variables que se halla en la
Figura 6.2.1. Se observa como la magnitud de la corriente disminuye a
medida que aumenta la tensin de puerta.
ID (mA)
Captulo 6
-8 -7 -6 -5 -4 -3 -2 -1
BVDG0 V DS (V)
V GS=1.0 V -1
V GS=0.5 V
-2
V GS=0 V Triodo
Acumulacin
Ruptura
Figura 6.2.2 Curvas caractersticas en un JFET de canal P.

Definicin de las regiones triodo, saturacin y ruptura.
6.3 Modelo de uniones abruptas para el clculo de la

caracterstica corriente tensin
Consideremos el transistor que se muestra en la Figura 6.3.1.
SECCIN 6.2: CLCULO CUALITATIVO DE LA CARACTRERSTICA CORRIENTE TENSIN 155

+
VGS
G -
x(y)
S - V(y) + D ID
2a b(y) +
V DS
L -
+
G V GS V(L)=VDS
-
Figura 6.3.1 Definicin de las magnitudes que intervienen

en el clculo de la caracterstica corriente tensin en el
JFETde canal P.
Sean y un punto del canal tomando la fuente como origen, L la
longitud del canal, V(y) el potencial en ese punto y, x(y) la anchura de la
zona de carga espacial en la zona P y b(y) la anchura del canal en ese
punto. La anchura de la zona de carga espacial x(y) se puede relacionar
con la diferencia de potencial entre la tensin puerta y la tensin del punto
y, V R ( y ) VGS ( y ) :
x(y) = k 1 0 + V R(y),
(6.3)
x(y) = k 1 0 +V GS -V(y),
Captulo 6
donde se ha definido
2 s
k1 = .
N (6.4)
q N A (1 + A )
ND
La anchura del canal se puede relacionar con x(y):
b(y) = 2a - 2x(y) = 2a - 2 k 1 0 + V GS - V(y) . (6.5)

La densidad de corriente en el punto y se puede expresar en
funcin del campo elctrico:
J y = E y,
ID dV(y) (6.6)
- = .
Wb(y) dy
Integrando esta ecuacin a lo largo de todo el canal se obtiene:
L V (L)
I D dy = W bdV . (6.7)
0 0
Definiendo V D ' S V ( L) y teniendo en cuenta que

| V DS |>| V ( L) | el resultado de la integral es:

2 k1 3 2 k1 3

I D = G0 V DS + ( 0 + V GS - V DS )2 - ( 0 + V GS )2 , (6.8)
3 a 3 a
donde se ha definido G 0 = 2aW / L . Haciendo uso de la condicin de
agotamiento del canal:
a = k1 0 +V p (6.9)
se puede escribir:
2 ( 0 + V GS - V DS ) 2 - ( 0 + V GS ) 2
3 3
I D = G 0 V DS + . (6.10)
3
1

( 0
+ V p ) 2

Esta expresin corresponde a la regin triodo. Es vlida para
valores de tensin inferiores a la condicin de agotamiento
| V D ' S |<| V Dsat || VGS V p | . En la Figura 6.3.2 podemos ver una serie de
curvas que corresponden a distintos valores de la tensin VGS y el valor de
VDS donde termina la regin triodo y comienza la regin saturacin.
ID
-Vp -3V p /4 -Vp /2 -V p /4
V DS
Captulo 6
V GS=3Vp /4
VGS=Vp /2
V GS=V p/4
V GS=0
Figura 6.3.2 Representacin de curvas de corriente en la

regin triodo junto con los valores de la tensin VDS que
delimitan dicha regin con la de regin de saturacin.
Para encontrar la expresin de la corriente en la regin de
saturacin basta con evaluar la ecuacin (6.10) para V D ' S = V GS V p :
I D = I D ( V D S = - V p + V GS ) , (6.11)
SECCIN 6.3: MODELO DE UNIONES ABRUPTAS 157

2 ( 0 + V p ) 2 - ( 0 + V GS ) 2
3 3

I D = G 0 - V p + V GS + . (6.12)
3
1

( 0
+ V p ) 2

Esta expresin se maximiza para VGS=0 y toma el valor:
2 ( 0 + V p )2 - ( 0 )2
3 3
I DSS I D (VGS = 0) = G 0 - V p + . (6.13)

1

3 ( 0
+ V p ) 2

Normalmente se suele utilizar una expresin emprica ms
compacta para la zona de saturacin, en la que aparece una dependencia
cuadrtica con la tensin VGS:
2
V GS
I D I DSS 1 - .
(6.14)
Vp
Para incluir el efecto de la modulacin de la longitud del canal se
aade el parmetro cuyo inverso nos proporciona la tensin Early.
2
V GS
I D = I DSS 1 - (1 + V DS ) .
(6.15)
Vp
Captulo 6
Ejemplo 6.1
Considerar un JFET de canal N con los siguientes

parmetros: ND =1016 cm-3, W/L=10, NA =1018 cm-3, L=10 m, a=1
m. Representar la relacin ID-VGS en saturacin obtenida con el
modelo de control de carga (ecuacin (6.12)). Compararla con la
relacin cuadrtica (6.14) en la misma grfica.
Solucin.
Para evaluar la expresin de la corriente de drenador

es necesario calcular en primer lugar el potencial barrera de
la unin y la tensin de agotamiento (6.2):
0 = 0.855 V
V p = 6.111 V
A partir de esos valores se puede calcular el parmetro
IDSS:
I DSS = 0.08 mA
El signo positivo de la corriente significa que el sentido
real de la corriente es de drenador a fuente, al revs que en
un transistor canal P. La tensin puerta fuente tambin
cambia de signo para que las uniones sigan en inversa, por
ello la tensin umbral es negativa. Con estos valores se

pueden representar las dos funciones. La Figura 6.3.3 nos
muestra el grado de aproximacin entre ambas expresiones.
IDSS 80
60
ID (A)
40
Funcin
cuadrtica
Modelo
de 20
Vp unin
abrupta
0
-8 -6 -4 -2 0
V GS (V)
Figura 6.3.3 Corriente de drenador en saturacin.
6.4 Modelos de gran seal y pequea seal en saturacin
Conocemos el valor de las corrientes que circulan por todos los

terminales del transistor en funcin de las diferencias de potencias
Captulo 6
existentes entre ellos: se ha obtenido una expresin para ID y sabemos que
la corriente que circula por la puerta corresponde a la de una unin
polarizada en inverso, del orden de 10-12-10-10 A. Se puede por tanto
modelar al transistor. En la regin de saturacin el modelo de gran seal
del transistor se muestra en la Figura 6.4.1. Se puede ver la similitud entre
este modelo y el del MOSFET. La nica diferencia es el valor de la fuente
dependiente de corriente.
G + D
vgs V GS 2
ID=IDSS(1- ) (1+ 8V DS)
Vp
-
Figura 6.4.1 Modelo del gran seal del JFET en

saturacin.
Para obtener el modelo de pequea seal en saturacin se puede
actuar de la misma manera que con el MOSFET. Tendremos los
siguientes elementos:
Transconductancia gm:
dI D 2 V V
gm = = - I DSS (1 - GS ) = g m 0 (1 - GS ) . (6.16)
dV GS Vp Vp Vp
SECCIN 6.3: MODELO DE UNIONES ABRUPTAS 159

Con valores tpicos de IDSS=-1 mA y Vp =2 V encontramos
una transconductancia gm0=1 mA/V.
Resistencia de salida ro:
1 ID V
= I DSS (1 - GS ) I D .
2
= (6.17)
ro V DS Vp
Capacidades asociadas a las zonas de carga espacial de las
uniones:
9 Capacidad puerta-fuente:
C gs 0
.
V GS 13 (6.18)
(1 + )
0
9 Capacidad puerta-drenador:
C gd 0
C gd = .
V 1
(6.19)
(1 + GD )3
0
9 Capacidad puerta-sustrato.
C gss 0
C gss = .
V GSS 12 (6.20)
(1 + )
0
Captulo 6
donde VGS, VGD y VGSS son la tensiones de las uniones

respectivas y Cgs0, Cgd0 y Cgss0 son las capacidades de las
uniones a tensin cero.
Resistencias parsitas de fuente y drenador: rs y rd. Est
asociadas a los caminos resistivos por los que circula la
corriente y unen los contactos con la zona activa del canal.
El efecto de la resistencia de fuente repercute en que IDSS y
gm toman valores ms pequeos. Al incluirse su efecto en
estos parmetros no se incluye explcitamente en el modelo,
que toma la forma definitiva que se muestra en la Figura
6.4.2.
C gd
rd
G D
+
C gss Cgs vgs g mvgs r0
Figura 6.4.2 Modelo de pequea seal del JFET.

Al igual que se estudi la respuesta en frecuencia del MOSFET
se puede hacer un anlisis similar con el JFET. Se puede definir

igualmente una frecuencia de ganancia en corriente en cortocircuito
unidad, fT. Se encontrara una expresin como
1 gm
fT= (6.21)
2 C gs + C dg + C gss
G + D
vgs gmvgs
-
Figura 6.4.3 Modelo de pequea seal simplificado vlido

para baja frecuencia.
Introduciendo valores tpicos para gm=1 mA/V y Cgs+Cdg+Cgss=5
pF se obtendra una fT=30 MHz.
A frecuencias bajas e intermedias el modelo de pequea seal se
puede simplificar por el que aparece en la Figura 6.4.3.
Ejemplo 6.2
Deducir una expresin para la conductancia del canal de un

JFET de canal P operando en la regin lineal, es decir, para valores
bajos de la tensin aplicada entre drenador y fuente, manteniendo
Captulo 6
fija la tensin VGS.
Solucin.
Otra forma de expresar la ecuacin (6.10) es:
( 0 + V GS - V D S ) 2 - ( 0 + V GS ) 2
3 3
V
I D = I p 3 ,
D S
+2 (6.22)
Va V a3 / 2

donde se ha definido V a 0 + V p e I p V a G o / 3 . La
ecuacin (6.22) se puede rescribir:
( 0 + V GS )2
3
VD 'S
3/ 2

V DS
ID = Ip 3 +2
1 1 . (6.23)
Va Va 3/ 2
0 + V GS

Si VD 'S << 0 +V GS podemos aproximar la corriente por:
3
VD 'S
V DS ( 0 +V GS )2
ID Ip 3 + 3 (6.24)
Va Va3/ 2
0 + V GS

La corriente para bajos valores de la tensin de

drenador quedara:
SECCIN 6.4: MODELOS DE GRAN SEAL Y PEQUEA SEAL EN SATURACIN 161

3I p 0 +V GS
1/ 2
ID = 1+ VD 'S . (6.25)
Va Va

La conductancia se obtiene derivando la expresin

anterior con respecto a VDS:
3I p 0 +V GS
1/ 2
I D
gD = = 1+ . (6.26)
VD 'S Va Va

RESUMEN
En este captulo se ha estudiado otro transistor de efecto campo.

Se han descrito las partes constituyentes de su estructura, cul es su
funcionamiento bsico. Se ha hecho uso de un modelo, el de uniones
abruptas y canal gradual, con el que se ha calculado la corriente que
circula por el canal del transistor. En el conjunto de ecuaciones que
describen la corriente de drenador se encuentra la dependencia explcita
con las tensiones aplicadas a los terminales de la estructura. Al igual que
con otros dispositivos la caracterstica corriente tensin es no lineal por lo
Captulo 6
que se han buscado modelos que linealicen esta caracterstica tanto en

condiciones de gran seal como de pequea seal. Estos modelos
constituyen la etapa bsica para poder analizar a este dispositivo en el
seno de un circuito electrnico.
1. Para un JFET canal N de uniones abruptas y concentraciones de

impurezas uniformes deducir una expresin para la corriente en la
regin triodo. Comprobar que se obtiene:
2 ( 0 V GS + V DS ) 2 - ( 0 V GS ) 2
3 3

I D = G 0 V DS . (6.27)
3 ( 0 + V p ) 2
1

Ahora, la diferencia de potencial entre puerta y canal necesaria

para agotarlo es Vp. Encontrar tambin la expresin para la
corriente en saturacin.
2. A partir de la conductancia obtenida en el Ejemplo 6.2, para un
JFET de canal P trabajando en la regin lineal, deducir una
expresin para la variacin ms importante de la conductancia del
canal con respecto a la temperatura. Para ello, seguir

considerando que la unin puerta-canal es abrupta y que la
movilidad de los mayoritarios en el canal vara como T-3/2.
Comprobar que se obtiene la siguiente expresin:

1 g D 3 ( EG + 3KT ) / q 0 1
= + . (6.28)
g D T 2 2Va1/ 2 (V GS + 0 )1/ 2 1 ( (V GS + 0 ) / Va ) T
1/ 2

3. Para el JFET (de canal N) de la figura calcule el punto de

operacin, la tensin umbral y comprobar que la tensin total a la
salida vale:
v O (t ) = 14.7 + 2.4 10 6 cos(t + ) V .
Datos: ND = 1016 cm-3, NA = 1018 cm-3, L = m, W / L = 10 , a = 1.0

m, 2a = ancho del canal, v i (t) = 0.1 cos ( t ) mV , C ,
R1 = 83 K, R2 = 100 K, R3 = 8 K, R4 = 282 K.
15 V
R1 R3
C
C V o(t)
Captulo 6
vi(t)
- R2 R4
Figura P.1.
4. Se pretende utilizar el JFET de la Figura P.2 como resistencia
variable en el intervalo 21.3 k 26.7 k para valores de la
tensin de puerta entre 10 V y 20 V. Suponiendo pequeos valores
de la tensin VDS calcular cual debe ser la longitud del canal y la
concentracin de impurezas del mismo conocidos el resto de los
parmetros que se muestran en la figura.
(Sol.: NA = 1.271017 cm-3, L = 266 m).
G
+
N
D
S
P 2 m
N
+
10 m
G
Figura P.2.

REFERENCIAS
[1] P.R.Gray and R.G. Meyer, Analysis and Design of Analog Integrated
Circuits, 3a Ed., John Wiley & Sons, 1993.
[2] S. M. Sze, Physics of semiconductor devices, John Wiley & Sons,
1981.
Captulo 6

Captulo
7
Captulo
EL TRANSISTOR DE
EFECTO CAMPO METAL
SEMICONDUCTOR
Transistor
MESFET
ndice
7-1 El arseniuro de galio. 7-4 Circuito equivalente
7-2 Estructura del MESFET. de pequea seal.
7-3 Principio de operacin.
Objetivos
Presentar otros materiales semiconductores empleados en aplicaciones
electrnicas particulares.
Describir la estructura del MESFET y su modo de operacin.
Presentar distintos modelos que tienen como fin el llegar a una expresin
analtica para la corriente de drenador.
Presentar otro modelo empleado en diseo asistido por ordenador que
proporciona una relacin I-V vlida para cualquier valor de la tensin.
Analizar cmo se modifican las expresiones de la corriente cuando se tienen en
cuenta otros efectos como las resistencias parsitas o la corriente de puerta a
travs del contacto Schottky.
Proponer un mtodo para extraer los parmetros que aparecen en las
caractersticas I-V a partir de medidas experimentales.
Presentar un modelo de pequea seal vlido para muy altas frecuencias, rango
donde es especialmente til este dispositivo.
Mostrar ejemplos de aplicacin de este modelo.
Palabras Clave
GaAs. Modelo de canal gradual. Corriente de puerta.
Contacto Schottky de puerta. Modelo de dos tramos para la Extraccin de parmetros.
Zona de carga espacial. velocidad de los electrones. Modelo de pequea seal.
Tensin de agotamiento. Modelo de Curtice.
Conductividad del canal. Resistencias parsitas.
7.1 El arseniuro de galio (GaAs)
La mayora de los transistores de efecto campo estn fabricados

de silicio por las excelentes propiedades de este material y por su
abundancia en la naturaleza. Sin embargo, tambin se utilizan materiales
compuestos en su fabricacin para utilizarlos en ciertas aplicaciones como
alta velocidad, alta frecuencia, o en situaciones donde se someten a los
circuitos a condiciones de operacin extremas, como alta y bajas
temperaturas y exposicin a la radiacin.
La tecnologa de materiales compuestos est menos desarrollada
que la del silicio por lo que se prefiere este material en la mayora de las
aplicaciones. Sin embargo, el GaAs y otros materiales compuestos
presentan ciertas ventajas sobre el silicio. Entre las ventajas hay que citar
(a) que es un material de ancho de banda prohibida directo, con lo que es
preferible en aplicaciones optoelectrnicas, (b) los electrones en este
material tienen mayor movilidad, con lo que se obtienen resistencias
parsitas menores, proporciona una mayor velocidad al funcionamiento
del dispositivo y un aumento de las frecuencias de operacin, (c) la
posibilidad de utilizar sustratos semiaislantes permite a este material
usarlo como base de los circuitos integrados monolticos de microondas y
ondas milimtricas. Entre las desventajas que presenta este material
frente al silicio hay que mencionar (a) una conductividad trmica menor,
con los problemas que esto conlleva a la hora de eliminar la potencia
disipada en los circuitos, (b) ausencia de unxido de calidad y (c) los
mayores costes de produccin.
7.2 Estructura del MESFET

Captulo 7
Transistor de efecto campo El transistor de efecto campo basado en materiales compuestos

metal semiconductor: ms importante es el transistor de efecto campo metal semiconductor
La corriente que circula entre (MESFET). El MESFET de GaAs (Figura 7.2.1) consta de un sustrato
fuente y drenador se controla semiaislante o ligeramente dopado tipo P. Encima de este semiconductor
modificando el espesor del canal.
hay otra capa conductora tipo N (canal) en la que se conectan tres
A semejanza del JFET, esto se
consigue variando la zona de
terminales: los contactos hmicos de fuente y drenador y un contacto
carga espacial en un Schottky que acta como puerta. Se pueden encontrar tambin canales
semiconductor. La diferencia con tipo P, sin embargo, son menos frecuentes puesto que la movilidad de los
el JFET estriba en que, en lugar huecos es inferior a la de los electrones. Entre fuente y drenador se har
de uniones pn, la puerta del circular una corriente mediante una tensin aplicada entre estos
transistor la constituye una unin terminales. Esta corriente se puede controlar a su vez mediante una
entre un metal y un tensin aplicada al terminal de puerta. El control de esta corriente se
semiconductor. realiza gracias a la variacin de la zona de carga espacial que aparece en
el canal debajo de la puerta. Esta regin de vaciamiento aumenta con el
incremento de la tensin aplicada entre puerta y fuente, VGS .
168 CAPTULO 7 EL TRANSISTOR DE EFECTO CAMPO METAL SEMICONDUCTOR

G
S D
z.c.e.
n+ n+
Canal n
Sustrato semiaislante
Figura 7.2.1 Estructura de un MESFET y detalle de la

modificacin de la zona de carga espacial para distintas
tensiones aplicadas entre los contactos de puerta y fuente.
Puede ocurrir que al ir aumentando esta tensin se agote por
completo el canal, anulndose la corriente entre drenador y fuente para
tensiones superiores. A la tensin VGS que agota el canal se le conoce con
el nombre de tensin umbral Vt , al igual que se defini en el MOSFET.
Para calcularla basta con igualar el espesor de la zona de carga espacial h,
que viene dado por
2 s ( 0 V GS )
h= , (7.1)
q ND
con el espesor del canal a (Figura 7.2.2). Despejando de esa igualdad la
tensin umbral se obtiene:
Captulo 7
qa 2 N D
Vt VGS (h = a) = 0 , (7.2)
2 s
donde ND es la concentracin de impurezas donadoras. Se suele definir
tambin la tensin de agotamiento o pinch-off, Vp, como:
qa 2 N D
Vp = . (7.3)
2 s
El espesor de la zona de carga espacial se puede rescribir:
( 0 V GS )
h=a . (7.4)
Vp
La unin metal semiconductor est polarizada en inverso para

aislar el terminal de puerta de los otros terminales. Al modificar la zona
de carga espacial con variaciones de la tensin VGS aparecen efectos
capacitivos entre la puerta y el canal, comportamiento anlogo al resto de
los transistores de efecto campo. Las diferencias con el resto de
transistores de efecto campo estriban en (i) la localizacin del canal, (ii)
SECCIN 7.2: ESTRUCTURA DEL MESFET 169

cmo se consigue el aislamiento de puerta y (iii) el tipo de material
utilizado.
G
S D
h
+ a +
n n
Canal n
Figura 7.2.2 Definicin del espesor del canal h en un

MESFET.
7.3 Principio de operacin
La conductancia que presentara el canal tipo N sin tener en

cuenta la zona de carga espacial sera:
qN D nWa
G0 = , (7.5)
L
donde L es la longitud del canal y W su profundidad. La conductividad
real de este canal incluyendo los efectos de la zona de carga espacial
Captulo 7
sera:
qN D nW (a h)
G ds = . (7.6)
L
Cuando la zona de carga espacial ocupe todo el canal (a = h) la
conductividad se har nula.
Cuando, adems de aplicar una tensin a la puerta, la tensin VDS
es distinta de cero la diferencia de potencial entre puerta y un punto x del
canal variar a lo largo del mismo. Se debe dividir el canal en elementos
de longitud dx, cada uno de los cuales presentar un espesor ( a h( x)) )
y una conductividad diferentes entre s (Figura 7.3.1). El espesor de la
zona de carga espacial en un punto x es:
2 s ( 0 V GS + V ( x) )
h( x ) = , (7.7)
q ND
donde V ( x) es el potencial del canal en ese punto referido al terminal de

fuente. Este procedimiento se conoce como aproximacin de canal

gradual, y es el que se ha venido usando para calcular la caracterstica
corriente tensin en todos los transistores de efecto campo. El primero
que us este mtodo fue Shockley en su trabajo de 1952 Un transistor de
efecto campo unipolar [1].
G
S D
h(x)
h(x)
+ +
n n
Canal n
y
dx
Sustrato semiaislante x
Figura 7.3.1 Variacin del espesor del canal a-h en un

MESFET por efecto de la tensin VDS .
La resistencia de ese elemento de canal se puede escribir como:
dx
dR = , (7.8)
qN DW n (a h( x))
con lo que la cada de potencial en este pequeo segmento ser:
dx
dV = I D . (7.9)
qN DW n (a h( x))
Captulo 7
Integrando esta ecuacin entre 0 y L se obtiene la relacin entre
la corriente que circula por el canal con las tensiones aplicadas entre los
terminales del transistor:
2 (V DS + 0 V GS )2 - ( 0 V GS ) 2
3 3
I D = G0 V DS . (7.10)
3 1

( V p ) 2

Esta aproximacin es slo vlida mientras no aparezca el
agotamiento del canal en la regin de drenador, es decir, mientras no se
cumpla h( L) = a . A partir de ese punto la corriente tomara un valor
constante que se obtiene imponiendo la condicin de agotamiento
VDSsat = V p 0 + VGS :
V 3
2 ( 0 V GS ) 2
I D = G0 p
+ + V . (7.11)
3 3 ( ) 21
0 GS
Vp
SECCIN 7.3: PRINCIPIO DE OPERACIN 171

Si quisiramos mantener una corriente finita en un canal de
espesor nulo obligara a trabajar con una velocidad de los electrones
infinita o con un campo elctrico infinito. Para solucionar este problema
se puede hacer uso del hecho que la velocidad de deriva de los electrones
se satura para campos elevados, como se observa en la Figura 7.3.2.
v
GaAs
vsat
EC E
Figura 7.3.2 Relacin entre la velocidad de los electrones

en GaAs y el campo electrico aplicado al semiconductor.
7.3.1 Modelo de dos tramos de la velocidad
En los transistores de efecto campo de GaAs actuales es normal
que se supere el campo elctrico crtico, Ec, a partir del cual se satura la
velocidad. En consecuencia, vamos a considerar que la expresin de la
corriente (7.10) es vlida para tensiones VDS inferiores a VDSsat, donde
VDSsat se define como la diferencia de potencial entre drenador y fuente a
la cual el campo elctrico en el drenador E ( L) se iguala al campo crtico
Ec.
Captulo 7
El campo elctrico lateral se puede obtener de la siguiente

relacin:
J ( x) = E ( x),
ID
= qN D n E ( x),
W (a h( x)) (7.12)
ID
E ( x) = .
qN D nW (a h( x))
El campo es mximo en el extremo de drenador, ( x = L) :
I D (VDS )
E ( L) =
2 s( 0 V GS + VDS )
qN D nW (a )
qN D
I D (VDS ) (7.13)
= .
0 V GS + VDS
qN D nWa 1
Vp


Igualando el campo en el extremo de drenador al campo crtico
E ( L) = E c se tiene el inicio de la regin de saturacin (VDS = VDSsat ) .
Evaluando la expresin de la corriente (7.10) para VDSsat y haciendo uso
de las definiciones:
V DSsat VGS E L
u sat , ug 0 , c , (7.14)
Vp Vp Vp
se puede escribir la ecuacin (7.13) de la forma:
u sat
2
3
[ ]
(u g + u sat ) 3 / 2 u g3 / 2
= , (7.15)
1 (u g + u sat ) 1 / 2
de donde se puede extraer el valor de VDSsat.
Para >>1 la solucin de esta ecuacin se puede aproximar por
u sat + u g = 1 , idntico al modelo de canal gradual.
Para << 1 se puede aproximar u sat .
Tambin se puede resolver numricamente la ecuacin (7.15) y
obtener una frmula de interpolacin. Shur [2] demostr que dicha
frmula se poda aproximar por:
(1 u g )
u sat . (7.16)
+ 1 ug
La corriente de saturacin vendr dada por:
I D = qvsatWN D (a h( L))
0 VGS + VDSsat
= Go LEc (1 ( )1/ 2 )
Captulo 7
Vp (7.17)
= GoV p (1 (usat + u g )1/ 2 ).

En el caso lmite (dispositivo largo con pequea tensin
de estrangulamiento) la corriente de saturacin se reduce a la obtenida con
el modelo de canal gradual (7.11). En el otro extremo, <<1 (puerta corta
o gran tensin de estrangulamiento), se puede aproximar la corriente de
saturacin (7.17) por:
I D G oV p (1 ( + u g ) 1 / 2 ) . (7.18)
Para valores intermedios Shur [3] propuso una formula de
interpolacin:
(1 u ) 2
I D = G oV p
g
, (7.19)
1 + 3
que tambin se puede escribir como:

I D = (VGS Vt ) 2 , (7.20)
donde
2 s n v sat W
= , Vt = 0 V p . (7.21)
a( nV p + 3v sat L)
Ejemplo 7.1
Considerar un MESFET de GaAs con los siguientes

parmetros: 0 = 0.6 V, ND = 31017 cm-3, W = 20 m, L = 1 m, VGS
= 0 V. Considerar que la movilidad de los electrones en este
material es 4000 cm2/(Vs) y la velocidad de saturacin 107 cm/s.
Calcular la curva IDS VDS empleando el modelo de canal gradual y
el modelo de dos tramos para la velocidad. Evaluar en este segundo
caso la anchura del canal en la regin de saturacin.
Solucin.
Con estos datos se puede calcular la tensin de

agotamiento Vp, que toma el valor de 2.069 V, y el campo
crtico 2.5103 V/cm. Con el modelo de canal gradual la
regin de saturacin comenzara para
VDSsat = VGS Vt = VGS + V p 0 = 1.469 V
Si la relacin velocidad-campo elctrico la
aproximamos por dos tramos lineales como se observa en la
Figura 7.3.2 e igualamos el campo E(L) de la expresin
(7.13) a 2.5103 V/cm se puede obtener el valor de la
tensin VDS que cumple estas condiciones: VDSsat = 0.223 V.
Captulo 7
Si evaluamos Ec L se obtiene 0.25V. Se puede comprobar

que para Ec L >>Vp se cumple VDSsat =Vt y en el caso Ec L
<<Vp se cumple que VDSsat Ec L. En la Figura 7.3.3 se
representa la curva IDVDS para este transistor admitiendo
(a) que la velocidad de los electrones crece de manera
indefinida y (b) que la velocidad de los electrones se satura a
partir del campo crtico (modelo de dos tramos para la
velocidad).
Cuando comienza la saturacin del transistor el canal
se agota en el extremo de drenador. Sin embargo, para
evitar hablar de espesores de canales nulos y de campos y
velocidades infinitas lo ms adecuado es hablar de un
espesor del canal finito. Este espesor, bsat, se puede estimar
introduciendo la velocidad de saturacin de los electrones:
I DSsat = qN DWbsat v sat
En este ejemplo IDSsat =3.547 mA con lo que bsat
=0.037 m. Se puede comparar este valor con el espesor del
canal en la regin de fuente: 0.046 m (Figura 7.3.4).

(a)
12
10
ID (mA)
6
4 (b)
2
0.22 V 1.469 V
0
0 1 2 3
VDS (V)
Figura 7.3.3 Representacin de las curvas IDVDS con el

modelo de canal gradual y admitiendo la saturacin de la
velocidad de los electrones en el canal.
VDS>VDSsat
G
S D
h(x)
+ +
n n
46 nm 37 nm
Inicio del agotamiento
Captulo 7
del canal
Figura 7.3.4 Estimacin del espesor del canal en las

regiones de fuente y drenador.
7.3.2 Modelo de Curtice
La conductancia del canal para valores bajos de la tensin VDS, se
puede obtener derivando la expresin de la corriente (7.10) con respecto a
VDS manteniendo constante VGS:
I V + V
1/ 2

g chi = D = G0 1 0 GS DS . (7.22)

V DS VGS = cte

V p

El modelo del dispositivo que se emplea en diseo asistido por
ordenador debe reproducir las curvas I-V en todo el rango de tensiones,
no solo en saturacin. Curtice [4] propuso una expresin que interpolaba
la corriente en todo el rango de tensiones:

I D = I DSs (1 + V DS ) tanh(V DS ) , (7.23)
donde
I DSs = (VGS Vt ) 2 , (7.24)
0 VGS
I DSs = qWv sat N D a(1 ), (7.25)
Vp
es un parmetro que se elige de manera que cuando VDS 0 el valor de

la corriente de esta ltima ecuacin converja al valor de la corriente del
modelo de canal gradual:
g chi
= (7.26)
I DSs
y es un parmetro emprico que da idea de la conductancia de salida y
refleja la modulacin de la longitud del canal.
7.3.3 Efectos parsitos
Las resistencias serie de fuente y drenador (Figura 7.3.5) juegan
un papel importante en las caractersticas I-V del transistor. La resistencia
serie de fuente representa la resistencia total del contacto hmico de
fuente y la resistencia de la zona neutra del semiconductor entre el
contacto de fuente y la parte activa del canal. La resistencia serie de
drenador refleja o mismo que la de fuente pero referida a la regin de
drenador.
G
Captulo 7
RG
G
RS RD
S S D D
Figura 7.3.5 Resistencias serie en los tres terminales del

transistor.
Las diferencias de potencial entre los terminales externos se
pueden relacionar con las del dispositivo intrnseco:
VG ' S ' = VGS + I D RS ,
(7.27)
VD ' S ' = VDS + I D ( RS + RD ).
Para valores VDS << VDSsat podemos escribir la corriente de
drenador
I D g chiV DS g chV D 'S ' , (7.28)

donde gch es la conductancia del canal extrnseca. Combinando las
ecuaciones (7.27) y (7.28) se encuentra la relacin:
g chi
g ch = . (7.29)
1 + g ch ( R S + R D )
Despejando el valor de VGS de (7.27) e introducindolo en (7.24)
se obtiene una nueva expresin para la corriente de saturacin, IDSs, en
funcin de las tensiones de los terminales externos:
1 + 2R S (VG ' S ' Vt ) (1 + 4R S (VG ' S ' Vt )) 1 / 2

I DSs = . (7.30)
2R S
2
Teniendo en cuenta estos elementos extrnsecos se puede

rescribir la relacin corriente tensin (7.23):
I D = I DSs (1 + V D ' S ' ) tanh(V D ' S ' ) , (7.31)
g ch
= . (7.32)
I DSs
Hasta ahora se ha considerado que la corriente que circula por la
puerta es despreciable pues la unin Schottky est polarizada en inversa.
Sin embargo, hay situaciones en las que puede ser til hacer circular
corriente por la puerta, en particular cuando se est interesado en extraer
parmetros del dispositivo. Para tener en cuenta estas situaciones se suele
modelar la corriente de puerta mediante la combinacin de dos diodos.
Uno de ellos est conectado entre el contacto de puerta y el de fuente y el
otro entre el contacto de puerta y drenador (Figura 7.3.6). Ello dara lugar
a una corriente de puerta de valor:
Captulo 7
I G = I gs + I gd ,
VG ' S ' I G RG ( I D + I gs ) RS
I gs = I g 0 exp q ,
KT (7.33)
VG ' D ' I G RG ( I D + I gd ) RD
I gd = I g 0 exp q .
KT
S S D D
Figura 7.3.6 Inclusin de las uniones Schottky en el

modelo del transistor.

7.3.4 Extraccin de parmetros del MESFET
Las ecuaciones estudiadas en el modelo de Curtice junto a las
correcciones por los elementos parsitos forman un conjunto completo de
expresiones que se emplean en el modelo analtico del MESFET usado en
el simulador de circuitos de GaAs UM-SPICE. Los parmetros del
modelo estn relacionados con la geometra, el dopado y los parmetros
del material tales como la velocidad de saturacin y la movilidad de bajo
campo.
Los parmetros de un MESFET real se pueden extraer a partir de
medidas experimentales corriente-tensin.
El parmetro se puede extraer de una curva ID VDS para
un valor constante de VGS.
Las corrientes de saturacin se extrapolan a VDS =0 para
todos los valores de VGS, considerando conocido el valor de
.
Para obtener RS, se representa ID1/2 en saturacin en funcin
de (VGS IDSRS) para diferentes valores de RS. Esta
representacin ser una lnea recta si se ha elegido el valor
adecuado para RS. Se puede tomar como criterio el que el
que el coeficiente de correlacin sea mayor que un valor
determinado.
De la pendiente de esta recta y del corte con el eje de abcisas
se obtienen y VT respectivamente.
El potencial barrera 0 se determina a partir de las
caractersticas I-V de la puerta.
El espesor del canal y el dopado se pueden extraer
Captulo 7
combinando (7.3) y la dosis de implantacin (producto

N D a ).
Considerando que las resistencias RD y RS son iguales se
puede obtener la resistencia intrnseca del canal Ri a partir
de la pendiente de la curva ID VDS en la regin lineal para
VGS elevada:
Rchi = R DS R S R D , (7.34)
donde Ri se relaciona con la tensin de puerta Rchi = 1 / g chi :
L L
Rchi = = . (7.35)
q n N DW (a h) qa n N DW (1 (( 0 VGS ) / V p )1 / 2 )
De esta ecuacin se puede obtener la movilidad de los

electrones n.
Posteriormente se puede calcular la velocidad de saturacin
despejndola de la definicin de .

7.4 Circuito equivalente de pequea seal
Los transistores de efecto campo, en particular los MESFETs de

GaAs, son tiles como amplificadores de bajo ruido, como generadores de
potencia con un alto rendimiento, y en aplicaciones lgicas de alta
velocidad. El modelo equivalente del transistor se muestra en la Figura
7.4.1, donde se sita cada elemento en la estructura real.
S G D
LS LG LD
RG
+
C gs v C gd
RS - gsr RD
ds
Ri
jt
g mvgse
Cds
Figura 7.4.1 Localizacin de los elementos del modelo de

pequea seal en el MESFET.
LG RG Cgd FET intrnseco RD LD
Captulo 7
+
vgs C gs
- jt
g mvgse rds C ds
Ri
RS
LS
Figura 7.4.2 Modelo de pequea seal del MESFET.

El MESFET (Figura 7.4.2) se puede dividir en dos partes: el
dispositivo intrnseco y los elementos extrnsecos o parsitos. La parte
intrnseca representa la zona activa del dispositivo, aquella cuyas
caractersticas dependen de la tensin aplicada a los terminales. El
funcionamiento del dispositivo intrnseco es el que se acaba de describir
SECCIN 7.4: CIRCUITO EQUIVALENTE DE PEQUEA SEAL 179

en el apartado anterior e incluye la zona activa del canal. Los elementos
extrnsecos no son necesarios para que el dispositivo pueda operar con
normalidad y no varan con las condiciones de polarizacin. Sin embargo,
en aplicaciones de alta frecuencia y alta velocidad el efecto de las partes
reactivas del MESFET puede deteriorar el funcionamiento del mismo por
lo que hay que incluirlos en el modelo equivalente.
El modelo est basado en la estructura real del dispositivo y es
vlido hasta la regin de microondas (varias decenas de gigahercios).
Cada elemento refleja las peculiaridades de alguna regin del dispositivo.
Cgs y Cgd representan el almacenamiento de carga en las zonas de carga
espacial de las regiones puerta-fuente y puerta-drenador. La resistencia RS
representa la resistencia total del contacto hmico de fuente y la
resistencia de la zona neutra del semiconductor entre el contacto de fuente
y la parte activa del canal. La resistencia RD igual que la de fuente pero
referida a este terminal. LG, LS y LD representan las inductancias de puerta,
fuente y drenador respectivamente. RG representa la resistencia de la
metalizacin de puerta. Ri es la resistencia del canal entre puerta y fuente.
Los valores de los elementos extrnsecos e intrnsecos dependen
de la estructura del canal, de la concentracin de impurezas, del tamao
del dispositivo, de su layout y de los procesos de fabricacin. Los
principales parmetros intrnsecos son la transconductancia gm, la
capacidad de entrada Cgs, la resistencia de salida rds y la capacidad de
realimentacin Cgd. Estos parmetros dependen de las tensiones de
polarizacin del dispositivo. El retardo de la corriente de drenador o de
la transconductancia respecto a la seal de entrada refleja el tiempo que
necesitan los electrones en atravesar la zona activa del canal. Es el tiempo
empleado para el intercambio de carga con la zona de vaciamiento en la
Captulo 7
regin de saturacin del canal. Es cero hasta que se alcanza la velocidad

de saturacin. Se espera que aumente con la tensin de drenador y
disminuya cuando aumente la tensin de puerta.
7.4.1 Estimacin de los elementos del circuito
Transconductancia: Derivando la expresin de la corriente
de drenador en la zona lineal (7.10) (obtenida del modelo de
canal gradual) se obtiene para este parmetro:
1 1
I D (VDS + 0 V GS ) 2 - ( 0 V GS ) 2
gm = = G0 . (7.36)

VGS VDS = cte
1
(V p )2
Para valores bajos de la tensin de drenador
(VDS << 0 VGS ) la corriente de drenador y la
transconductancia se pueden aproximar por las siguientes
expresiones:

1/ 2
0 V GS
ID G0 1 V ,
V p DS
(7.37)
G0VDS
gm .
2(V p )1/ 2 ( 0 VGS )1/ 2
Derivando la expresin de la corriente en saturacin (7.11)
se obtiene la transconductancia en esta regin:
V GS 1 / 2
( g m ) sat G0 1 0 . (7.38)
V p
Capacidades: Las cargas almacenadas en la estructura dan

lugar a efectos capacitivos. La zona de carga espacial de la
regin de puerta vara en espesor a lo largo del canal por lo
que el acoplamiento capacitivo entre el metal de puerta y el
semiconductor se encuentra distribuido. En la prctica esta
capacidad se puede representar mediante dos capacidades
asociadas a las uniones Schottky de drenador-puerta y
fuente-puerta.
C g0
C GS = ,
1 V GS
o
(7.39)
C g0
C GD = ,
1 V GD
Captulo 7
o
donde
WL qN D s
Cg0 = . (7.40)
2 2 0
Resistencia intrnseca del canal entre puerta y fuente,

rds = Rchi = 1/ g chi .
L L
rds = =
{ }
.
q n N DW (a h) qa N W 1 ( V ) / V 1/ 2 (7.41)
n D 0 GS p
Resistencia asociada a la regin neutra entre los contactos de

fuente y puerta Ri (Figura 7.4.3). Admitiendo que la longitud
de esta regin es igual a la mitad de la longitud del canal
podemos escribir:

s ( L / 2) ( L / 2)
Ri = = . (7.42)
Wa q n N DWa
L/2 L
a
Ri
Figura 7.4.3 Resistencia asociada a la regin neutra entre

los contactos de fuente y puerta.
Capacidad drenador fuente Cds (Figura 7.4.4): refleja el
acoplo capacitivo entre los contactos de fuente y drenador a
travs del sustrato semiaislante
sA s aW
C ds = = . (7.43)
X 3L
X 3L
Captulo 7
Figura 7.4.4 Capacidad asociada al acoplo entre los

contactos de drenador y fuente a travs del sustrato.
Un circuito simplificado que permite predecir de forma muy
acertada el funcionamiento de los transistores de efecto campo de GaAs
en circuitos de microondas como amplificadores y osciladores se muestra
en la Figura 7.4.5. En l no aparecen las resistencias de los contactos de
fuente, drenador y puerta as como la capacidad drenador puerta.
Ri
G D
+
vgs C gs gmvgs rds C ds
-
S S
Figura 7.4.5 Modelo de pequea seal simplificado para el

MESFET.

Los parmetros de un MESFET tpico suelen tomar los
siguientes valores: Cgs =0.3 pF, Cds =0.05 pF, gm =40 mS, rds =600 , Ri
=25 .
Como aplicacin de este circuito equivalente se puede calcular la
ganancia disponible mxima del MESFET, que se define como la
ganancia de potencia mxima que podemos conseguir a cualquier
frecuencia admitiendo que la entrada y salidas del circuito estn
adaptadas. Para ello se considera el circuito de la Figura 7.4.6.
Zs Ri io
+ + + +
ii
vs vi vgs Cgs g mvgs rds C ds Z o vo
-
- - -
Figura 7.4.6 Modelo de pequea seal del MESFET

excitado con una fuente de tensin a la entrada y cargado en
su puerta de salida con una carga Zo.
En primer lugar se calcula el valor de las impedancias Zs y Zo que
permiten adaptar la entrada y la salida:
j
Z s = Ri + ,
C gs
(7.44)
1
ZO = .
1/ rds j C ds
Una vez conseguido esto se calculan las potencias entregadas a la
Captulo 7
entrada del dispositivo y a la carga Zo:
Pi = 1/ 2 Re( I i*Vi ),
(7.45)
Po = 1/ 2 Re( I o*Vo ).
Su cociente proporciona la ganancia de potencia mxima:
1 g m2 rds 1
MAG = . (7.46)
4 (2 ) 2 Ri (C gs f ) 2
Introduciendo en esta ecuacin las expresiones de los distintos
parmetros que en ella aparecen (7.37)-(7.42) se tiene que la ganancia
mxima es proporcional a ND2 e inversamente proporcional al producto
( L f ) 2 . Esto indica que si queremos aumentar el rango de operacin de
este dispositivo debemos disminuir la longitud del canal o aumentar el
dopado del semiconductor. Las longitudes de canal que se emplean hoy
en da son inferiores a las 0.5 m, valor que ronda el lmite inferior para
la fotolitografa ptica. Con otras tcnicas como la litografa por haces de
electrones se pueden conseguir longitudes inferiores a las 0.2 m. Con

respecto al aumento de las impurezas del canal semiconductor stas
incrementan los mecanismos de dispersin por impurezas ionizadas,
disminuyendo la movilidad, por lo que no es una solucin acertada el
aumento indiscriminado de este parmetro.
RESUMEN
En este captulo se ha introducido al transistor de efecto campo

metal semiconductor (MESFET). Se ha hablado de la importancia del
material sobre el que normalmente se construye este dispositivo (GaAs ) y
de las razones por las que se utiliza. Se ha descrito la estructura y el
funcionamiento bsico. Se han estudiado diferentes modelos que tienen
como objeto el llegar a una expresin para la corriente de drenador en
funcin de las tensiones aplicadas a los terminales. Se ha aadido
complejidad a estas expresiones al introducir otros efectos como las
resistencias parsitas o la corriente de puerta. Se ha propuesto un mtodo
para extraer los parmetros caractersticos del dispositivo. Finalmente se
ha presentado el modelo de pequea seal y se ha estimado el valor de los
parmetros que en l aparecen.
1. Considerando el circuito con un MESFET de la Figura 7.4.6

calcular la ganancia de potencia disponible mxima y la ganancia
Captulo 7
en potencia en caso de que la impedancia de fuente y carga tomen

el valor ZS =Zo =50 . Calcular el cuadrado de la ganancia en
corriente en cortocircuito. En este tercer caso cambiar la fuente de
tensin por una de corriente y considerar Zo = 0.
Para los parmetros del modelo de pequea seal utilizar los del
transistor MA4TF5005 polarizado a VDS =3V e ID =10 mA (Ri =5 ,
rds =406 , Cgs = 0.35 pF, Cds = 0.16 pF, gm = 32 mS). Evaluar
dichas ganancias comparndolas entre s en una grfica.
2. Considrese el dispositivo cuya estructura se representa en la
Figura P.1, con los siguientes valores de los parmetros:
a = 2 m, L = 20 m, W = 10 m, ND = 1016 cm-3
Para este dispositivo, conocido como MESFET, son aplicables las
expresiones obtenidas en el anlisis de JFET con unin abrupta.
Las difusiones N+ realizadas debajo de la fuente y el drenador se
realizan exclusivamente para conseguir contactos hmicos,
mientras que el contacto metlico de puerta es rectificador. Si la
barrera de este contacto vista desde el metal es de 0.6 eV, y

despreciamos el abatimiento Schottky de la barrera debido al
efecto imagen, calcular:
a) El potencial barrera visto desde el semiconductor.
b) La tensin de puerta que agota el canal. (Para poder aplicar la
misma expresin que se utiliza en el JFET admitir que el metal
es como si fuera un semiconductor fuertemente dopado).
c) La transconductancia del canal.
d) El tiempo de trnsito a travs del canal para una tensin de
drenador tal que se alcance la saturacin con VG=0.5Vp.
e) La limitacin en frecuencia del dispositivo.
V S=0 VG<0 V D>0
+ +
N N
a
L
GaAs tipo N
Figura P.1.
REFERENCIAS
[1] W. Shockley. "A unipolar field effect transistor", PROC. IRE, vol.
40, pp. 1365-1376, November 1952.
[2] M.S. Shur. Low field mobility, effective saturation velocity and
Captulo 7
performance of submicron GaAs MESFETs Electron., Lett., Vol.
18 (21), pp. 909-911, Oct. 1982.
[3] M.S. Shur. Analitical model of GaAs MESFETs, IEEE Trans.
Electron Devices, vol. ED-25, pp. 612-618, June 1978.
[4] W.R. Curtice. A MESFET model for use in the design of GaAs
integrated circuits, IEEE Trans. MTT, vol. MTT-29, pp. 448-456,
May 1980.

C
8
Captulo
DISPOSITIVOS
OPTOELECTRNICOS.
Diodo Lser
S D
G
ndice
8-1 Introduccin 8-8 Descripciones cualitativas de la
8-2 Clasificacin de los dispositivos absorcin y de la ganancia de luz
optoelectrnicos en un semiconductor
8-3 Interaccin luz-materia 8-9 Amplificadores pticos y lseres
8-4 Transiciones entre estados. Ecua- semiconductores
cin de Einstein 8-10 Coeficiente de ganancia en un
8-5 Coeficiente de ganancia de inten- semiconductor
sidad de la radiacin luminosa 8-11 Perfil de emisin espontnea
8-6 Revisin de la teora elemental 8-12 Ejemplo: Obtencin de una
de semiconductores condicin umbral para obtener
8-7 Materiales semiconductores utili- ganancia en un semiconductor
zados en dispositivos optoelectr- 8-13 Diodos lser de homounin
nicos
Objetivos
Definir y clasificar funcionalmente los dispositivos optoelectrnicos.
Describir las caractersticas de la interaccin luz-materia, las transiciones entre
estados y la Ecuacin de Einstein.
Definir y evaluar los coeficientes de ganancia y absorcin de la intensidad de la
radiacin luminosa.
Establecer las condiciones de conservacin de la energa y el vector de onda en
las transiciones entre estados en materiales semiconductores.
Describir los materiales semiconductores utilizados en la fabricacin de estos
dispositivos.
Determinar las condiciones umbral en los diodos lser de homounin.
Palabras Clave
Dispositivos Conservacin de la energa y Densidad conjunta de
optoelectrnicos. del momento cristalino. estados.
Transiciones entre estados. Transiciones entre bandas de Perfil de emisin espontnea
Ecuacin de Einstein energa. en un semiconductor.
Absorcin de fotones. Amplificadores pticos. Espectro de emisin
Emisin espontnea y Lseres semiconductores. estimulada
estimulada de fotones. Condicin de mantenimiento Diodos lser de homounin
Coeficiente de absorcin y de la oscilacin.
de ganancia de la intensidad Condicin umbral de
de radiacin oscilacin.
8.1 Introduccin.
Hasta ahora todos los dispositivos estudiados tienen como

mecanismo bsico de su funcionamiento el transporte de corriente por uno
Dispositivos optoelectrnicos
o dos tipos de portadores de carga, electrones o huecos (o ambos). Existe
semiconductores
Son aquellos dispositivos otros tipos de dispositivos semiconductores cuya funcin es, en unos
semiconductores cuyo objetivo casos, producir luz a partir de corrientes elctricas, en otros, generar
es obtener radiacin luminosa a corrientes elctricas a partir de la incidencia de luz sobre ellos: son los
partir de corriente elctrica o bien denominados Dispositivos Optoelectrnicos Semiconductores. Aunque
generar corrientes elctricas a existen dispositivos realizados con materiales no semiconductores que
partir de radiacin luminosa. pueden realizar esta misma funcin (por ejemplo, los fotomultiplicadores)
Aunque hay dispositivos para nosotros, y en el contexto de esta materia, cuando hablemos de
optoelectrnicos que no son
dispositivos optoelectrnicos nos referiremos siempre a dispositivos
semiconductores, para nosotros
dispositivos optoelectrnicos
optoelectrnicos realizados con semiconductores.
equivaldr a dispositivos Por lo tanto, tenemos que introducir un nuevo elemento a lo ya
optoelectrnicos conocido: la radiacin luminosa, y estudiaremos algunos efectos de la
semiconductores interaccin de la luz con la materia, y de forma especial con los
semiconductores y su accin en los dispositivos con ellos fabricados. La
importancia actual de este tipo de dispositivos es obvia para cualquiera
que est un poco familiarizado con los circuitos electrnicos, e incluso
con la electrnica domstica: los mandos a distancia de los
electrodomsticos habituales funcionan (en su gran mayora) por emisin
y recepcin de rayos infrarrojos. El origen de la informacin que se
transmite por fibras pticas, propias de redes de comunicacin avanzadas,
suele estar en la emisin de luz por un dispositivo LED o lser
semiconductor. Los optoacopladores, en circuitos de control e
instrumentacin y las clulas solares son otros componentes en los que la
interaccin de la luz con las propiedades de uniones p-n determina el
funcionamiento de estos dispositivos.
Adems del aspecto aplicado de los dispositivos optoelectrnicos
que acabamos de citar, tambin conviene sealar que desde un punto de
Captulo 8
vista de conocimiento bsico de las propiedades de los materiales

semiconductores, las experiencias realizadas iluminando de forma
adecuada y controlada los semiconductores han ayudado en gran manera a
la comprensin de las propiedades de los mismos. As pues, tanto desde
un punto de vista fundamental como aplicado, estos elementos revisten
una importancia creciente en el mundo de la electrnica y merece la pena
que nos detengamos en su estudio.
Vamos a hacer ahora una puntualizacin en cuanto a la
nomenclatura: Por lo general, por "luz" entendemos la parte del espectro
de la radiacin electromagntica a la que es sensible el ojo humano, esto
es, que "vemos". Con ms propiedad, a esta zona deberamos llamarla
"espectro visible". Aqu, y en un abuso de lenguaje, por "luz"
entenderemos radiacin electromagntica en general, aunque los valores
188 CAPTULO 8 DISPOSITIVOS OPTOELECTRNICOS

numricos los centraremos en el espectro visible y la zona prxima del
infrarrojo -aquella que est limitando con el color rojo-. Alguna vez,
aunque muy raramente, incluiremos el ultravioleta.
8.2 Clasificacin de los dispositivos optoelectrnicos
Normalmente, los dispositivos optoelectrnicos se clasifican en

funcin de que sean capaces de emitir luz por ellos mismos o respondan
de determinada manera al recibirla. Los primeros se denominan emisores
de luz, y dentro de ellos, tenemos los dispositivos LED y los LSER.
Los segundos, receptores de luz, son los que producen corriente
elctrica al recibir una radiacin luminosa. En este grupo podemos
distinguir dos tipos distintos, que tienen, por diseo y objetivos,
caractersticas diferentes: unos cuya tarea primordial es detectar pequeas
intensidades de luz (la emisin de un mando a distancia, por ejemplo, o en
casos ms especializados y particulares, la dbil luz de una estrella a
travs de un telescopio), y estn formados por los dispositivos
denominados fotodiodos y fototransistores, y otros que se dedican a
producir tanta potencia elctrica como sea posible: las clulas solares.
An dentro de estos grupos se pueden establecer clasificaciones mas finas
en funcin de su construccin o de variaciones en su forma de operar, que
pueden ser importantes. Ms adelante, al explicar los distintos tipos de
estos dispositivos, veremos estas diferencias. Por ahora, para fijar ideas,
basta con tener en cuenta el cuadro siguiente:
DISPOSITIVOS SEMICONDUCTORES OPTOELECTRNICOS
EMISORES DE LUZ RECEPTORES DE LUZ
LASER LED FOTODIODOS

CLULAS
Captulo 8
FOTOTRAN-
SOLARES
SISTORES
Figura 8.2.1 Clasificacin de los dispositivos semiconductores

optoelectrnicos segn su funcin
8.3 Interaccin luz-materia
Puesto que los dispositivos optoelectrnicos se basan en la

interaccin luz-materia, necesitamos introducir algunos conceptos bsicos
de estos procesos, mantenindonos al nivel que necesitaremos. Desde
luego, esta presentacin ser muy fenomenolgica, sin entrar en sus
fundamentos bsicos, lo que nos llevara a profundizar en la mecnica
cuntica mucho ms all de lo razonable en este curso. Con todo, unas
SECCIN 8.3 189

nociones mnimas de esa materia sern necesarias, ya que no podremos
evitarla por completo por la misma naturaleza de lo que aqu estamos
tratando. Y para entrar en el tema, vamos ahora, en primer lugar, a
recordar algunas definiciones y propiedades de las ondas
electromagnticas
8.3.1 Algunas propiedades de las ondas electromagnticas.
Las caractersticas ms elementales de una onda que se propaga
en un medio material vienen dadas por su frecuencia, , y su longitud de
onda . Estas magnitudes estn relacionadas por
= v con v = c/n , (8.1)
donde v es la velocidad de propagacin de la onda en el medio, lo que
normalmente llamamos la velocidad de la luz en ese medio, n su ndice de
refraccin y c la velocidad de la luz en el vaco (aproximadamente
31010cm/s). Normalmente, la velocidad de propagacin en el aire se toma
igual a la del vaco, y as lo haremos nosotros (lo que equivale a tomar
n = 1 en el aire). En general, n depende de la frecuencia, y se define un
nuevo ndice de refraccin ng que toma en cuenta dichas variaciones por
dn
n g = n + . (8.2)
d
Este valor interviene en las frmulas que se deducen desde
principios bsicos y que nosotros utilizaremos ms adelante.
Conviene tener en cuenta que la frecuencia no cambia al pasar de
un medio material a otro. Como la velocidad de propagacin s cambia, la
longitud de onda tambin. Tendremos pues que tener en cuenta esta
circunstancia y tener siempre presente a que medio nos referimos, que en
general ser o bien el semiconductor o bien el aire (que tomaremos como
vaco).
El nmero de onda se define como
1
= ; en el vaco, = (8.3)
Captulo 8
c
El vector de onda k es un vector que indica la direccin de
propagacin de la onda en el medio, y cuyo mdulo se indica a
continuacin:
2
k= ; en el vaco, k = 2 (8.4)

De acuerdo con la fsica cuntica, la energa de una onda
electromagntica se transmite en "paquetes" de valor h, siendo h la
constante de Plank. Cada uno de estos paquetes recibe el nombre de
fotones, y la energa de una onda depende del "nmero de fotones que
transporta la onda". En realidad, esta frase no tiene sentido, ya que lo que
se puede medir es el nmero de fotones que inciden en una superficie en

un tiempo dado. Esto nos dara la energa que ha alcanzado la superficie
en ese tiempo, que lgicamente, depende del tamao de la superficie y del
tiempo durante el que hemos medido. Para conseguir un parmetro que
sea independiente del rea y del tiempo de medida definimos la
intensidad de la radiacin como la energa de la onda incidente por
unidad de rea y unidad de tiempo:
Energa Potencia
I= = . (8.5)
Area Tiempo Area
A ttulo de informacin, la potencia media aportada por el sol
sobre la superficie terrestre, y en latitudes como las nuestras en el
momento de mxima iluminacin es de unos 1200 W/m2 = 120 mW/cm2 =
1.2 mW/mm2.
Si consideramos un elemento de volumen V en el espacio,
atravesado por radiacin luminosa, dentro de l hay almacenada una cierta
cantidad de energa, procedente del campo electromagntico que forma la
radiacin. Si la radiacin tiene un espectro continuo, llamemos ()d a
la densidad de energa en el volumen (energa por unidad de volumen) en
el intervalo de frecuencias entre y +d, e I()d a la intensidad de la
radiacin en el mismo intervalo. Se cumple que:
I ( ) d = [ ( ) d ] v , (8.6)
siendo v es la velocidad de propagacin de la onda electromagntica en el
medio en que est el volumen considerado. En el caso de una onda
monocromtica, esto es, que tenga una sola frecuencia, I representa la
intensidad de esa onda, y (8.6) queda:
I = v . (8.7)
Finalmente, nos quedan dos propiedades ms de las ondas: su
fase y su polarizacin. La fase tiene el sentido habitual, y la polarizacin
indica las direcciones en las que vibran los campos elctrico y magntico,
y son propios de cada onda.
Captulo 8
8.4 Transiciones entre estados. Ecuacin de Einstein
A principios del siglo XX se hicieron las primeras hiptesis

cunticas con el fin de explicar la estructura y estabilidad de los tomos.
Uno de los primeros modelos de xito fue el de Bohr, que estableca que
las transiciones de electrones entre dos niveles de energa E2 y E1 (E2 >
E1) slo se podan realizar si estaban acompaadas por la absorcin o
emisin de un fotn de energa h = E2 - E1. En 1916, y con el fin de
deducir de forma estadstica la densidad de energa emitida por el cuerpo
negro, A. Einstein propuso un modelo dinmico de las transiciones
electrnicas que podan tener lugar entre dos estados, y, con respecto a la
forma en que se emitan o absorban los fotones, consider los siguientes
tipos:
SECCIN 8.3 191

E2
h
electrn h
h =E 2-E 1
electrn
E1
Figura 8.4.1 En la emisin espontnea los electrones pasan del nivel 2 al

1 de forma aleatoria, y los fotones que se emiten salen en todas
direcciones y con cualquier fase en cualquier instante de tiempo
a) Emisin espontnea de un fotn del nivel 2 al nivel 1.

En este caso un electrn pasa del nivel E2 al nivel E1, y se emite
un fotn con energa h = E2 - E1 en cualquier direccin, con cualquier
polarizacin y con fase aleatoria, sin relacin con la de ningn otro fotn.
Adems, si N2 designa la densidad (nmero por unidad de volumen) de
tomos cuyo nivel 2 est ocupado por electrones, propuso que la variacin
temporal de la misma fuera de la forma:
dN 2
= A21 N 2 .
dt esp
(8.8)
siendo A21 una constante que depende de los niveles particulares que
estemos considerando. (Obsrvese que esta expresin presupone que
cualquier electrn que pase del nivel 2 al 1 encuentra un estado vaco en
el nivel 1, es decir, no tiene en cuenta el principio de exclusin de Pauli.
Tngase en cuenta que en 1916 no se conoca dicho principio).
E2
h electrn h =E 2-E 1
E1
Figura 8.4.2 El fotn absorbido produce la transicin del electrn del

Captulo 8
nivel 1 al 2. La desaparicin del fotn produce una disminucin de la

intensidad de la radiacin presente
b) Absorcin de un fotn
Ahora el electrn pasa del nivel 1 al 2 mediante la absorcin de
un fotn de igual energa que el caso anterior. Para ello es necesario que
haya fotones presentes, es decir, radiacin procedente de alguna otra
fuente (otros tomos, las paredes del recipiente, radiacin externa al
sistema, etc). Si ()d es la densidad de energa (por unidad de
volumen) entre las frecuencias y + d, la variacin temporal de la
densidad de tomos N1 cuyo nivel 1 est ocupado por electrones es de la
forma

dN 1 dN 2
= B12 ( ) N 1 =
.
dt abs
(8.9)
dt abs
Como antes, B12 es otra constante de proporcionalidad.
c) Emisin estimulada
Los dos tipos a) y b) citados anteriormente podan corresponder
ms o menos con las ideas admitidas que ya formaban parte del modelo
atmico de Bohr, y ser lgicas para la poca. Pero Einstein propuso
adems otro tipo de proceso, las transiciones del nivel 2 al nivel 1 por
emisin estimulada, en la que un fotn presente provocara (estimulara)
la transicin generando otro fotn. Esta idea era completamente nueva
Emisin estimulada de un
para la poca. La explicacin que da la mecnica cuntica actual es fotn
bastante compleja, y hay que tener en cuenta que los fotones son Es un proceso por el cual un
partculas de spin entero denominadas bosones. Este tipo de partculas fotn origina una transicin de un
tienen la propiedad de que pueden haber muchas en un mismo estado (no electrn de un nivel de mayor
rige para ellas el principio de exclusin de Pauli), y que cuantas ms hay energa a otro de menor. El
en un estado ms probable es que se les aada otra ms. Pero adems, los resultado es que el fotn saliente
fotones emitidos salen en el mismo estado que el que provoca la emisin, tiene todas sus propiedades
idnticas al que induce la
esto es, salen con la misma energa, fase, direccin y polarizacin que el
emisin, con lo que el proceso
fotn que induce la transicin. As, si un grupo de n fotones idnticos
termina con dos fotones. De esta
induce la emisin de otro ms, tenemos n+1 fotones con la misma fase, forma se puede obtener mayor
direccin, frecuencia y polarizacin, con lo que la intensidad de la nmero de fotones idnticos a la
radiacin formada por esos fotones aumenta. Si somos capaces de salida que a la entrada: Se puede
producir este tipo de emisin en una longitud d de materia podremos tener "amplificar" la intensidad de la
ms fotones idnticos a la salida que en la entrada: podemos "amplificar" radiacin.
la seal luminosa. Podemos pues ver que este tipo de radiacin va a ser,
precisamente, de capital importancia en el funcionamiento de los
amplificadores de luz y lseres. Ahora, la dinmica de los niveles
ocupados por electrones inducida por este proceso vendr dada por:
dN 2
= B21 ( ) N 2 . (8.10)
Captulo 8
dt em est
electrn E2
h h h =E 2-E 1
h
E1
Figura 8.4.3 La presencia de un fotn provoca (estimula) la transicin de

un electrn del nivel 2 al 1. El fotn emitido en esta transicin es idntico
al que la origina, y el proceso acaba con dos fotones idnticos
SECCIN 8.3 193

Por lo tanto, la variacin total de la densidad de niveles 2
ocupados por electrones viene dada por la suma de los distintos procesos,
y es:
dN 2
= A21 N 2 + B12 ( ) N1 B21 ( ) N 2 . (8.11)
dt
Esta ecuacin recibe el nombre de ecuacin de Einstein, y
constituye el punto de partida para el estudio de todos los procesos
optoelectrnicos.
Los coeficientes de proporcionalidad A21, B21 y B12 estn
relacionados entre s. Esta relacin se puede obtener imponiendo que en
equilibrio termodinmico N1 y N2 satisfagan la relacin de Boltzmann y
que () sea la del cuerpo negro:
E 2 E1
N 2 g2 8 n 2ng 2 h
= e k BT
; ( ) = h
. (8.12)
N1 g1 c3
e k BT
1
g1 y g2 son la degeneracin (nmero de electrones que pueden
ocupar cada nivel atmico) del nivel 1 y 2 respectivamente, y kB la
constante de Boltzmann. As se obtiene:
c3
g 2 B 21 = g 1 B12 ; B 21 = A21 . (8.13)
8 n 2 n g h 3
Consideremos ahora una situacin en la que nicamente

tengamos emisin espontnea: Por ejemplo, iluminamos un material, lo
que provoca transiciones desde los niveles de menor energa a los de
mayor, con lo que los estados ms energticos son ocupados por
electrones. Si apagamos la luz, estos electrones permanecen un cierto
tiempo en el nivel superior, y su cada al inferior se produce por emisin
espontnea ya que () es despreciable. Sea N2 la densidad de niveles
altos ocupados por electrones. Su evolucin temporal tras apagar la luz la
Captulo 8
podemos obtener a partir de la ecuacin de Einstein, que tendr la forma

dN 2 N 1
= A21 N 2 = 2 si definimos esp = . (8.14)
dt esp A21
Integrando, obtenemos:
t

esp (8.15)
N 2 (t ) = N 20 e .
El nmero de fotones que se emiten por unidad de tiempo es
precisamente la derivada de N2(t) con respecto al tiempo. Estos fotones
tienen una energa h cada uno por lo que la energa emitida por unidad
de tiempo, es decir, la potencia, ser:

t (8.16)
dN 2 N
W = h = h 20 e esp .
dt esp
Los fotones salen en todas direcciones. Si nuestro detector
determina un ngulo slido , los que detectar ser /(4) del total.
Considerando que este ngulo slido corresponda a un rea A, la
intensidad que incidir sobre ella ser:
t

W dN 2 N
I= = h = h 20 e esp . (8.17)
4 A 4 A dt 4 A esp
Lo que nos indica que la intensidad medida ser proporcional a
una exponencial de constante de tiempo esp, que representa justamente la
vida media espontnea del nivel 2, y por eso recibe este nombre. En lo
sucesivo utilizaremos indistintamente A21 o esp, dependiendo de lo que
sea ms habitual en la prctica segn el contexto.
8.5 Coeficiente de ganancia de intensidad de la

radiacin luminosa
Vamos a dar ahora una definicin matemtica de la ganancia de

intensidad de una radiacin luminosa, sin proceder a una demostracin
rigurosa de la misma. La ganancia de intensidad est asociada a los
mecanismos de absorcin y emisin estimulados que dependen de la
intensidad de la radiacin presente a travs de (). Como ya se ha
indicado, cuanto mayor sea esta intensidad mayor sern el nmero de
fotones que se aadirn (y absorbern) en un trozo de material. Adems,
si tenemos en cuenta que el fotn estimulado es idntico al que estimula,
aquel sale en su misma direccin. As, podemos considerar un haz de
fotones idnticos (misma energa o frecuencia, fase, direccin y
polarizacin) que se propagan en la direccin z constituyendo un haz
monocromtico de intensidad I , y un trozo de material de longitud dz en
Captulo 8
dicha direccin (Figura 8.5.1). La intensidad que saldr del mismo ser
I + dI. El incremento dI depende de I (intensidad presente en el inicio
de dz), por lo que en cada trozo dz la produccin de fotones ser mayor
que en el anterior, en la mayora de los casos de forma no lineal. Teniendo
en cuenta esto, se define el coeficiente de ganancia de intensidad de
radiacin luminosa () como el incremento relativo de intensidad por
unidad de longitud:
1 dI La Ganancia de intensidad de
( ) = (8.18)
I dz radiacin luminosa es el
incremento relativo de intensidad
depende del material y en muchos casos de la posicin dentro por unidad de longitud.
del material, esto es =(, z, propiedades del material). Si >0 la
derivada de (8.18) es positiva, lo que significa que la intensidad aumenta.
SECCIN 8.3 195

I0
I1 I2 I3 I4
dz1 dz2 dz3 dz4
Figura 8.5.1 La intensidad que sale de cada elemento dz depende de la

que entra en el mismo.
Cuando < 0, se suele reemplazar || por , denominado

El coefiente de absorcin es la coeficiente de absorcin del material y la expresin anterior queda:
disminucin relativa de
intensidad por unidad de 1 dI
= . (8.19)
longitud. I dz
La relacin entre ellos es = - Y si es constante en todo el material, (8.19) se integra

inmediatamente y sale:
I ( z ) = I 0 e z , (8.20)
en donde I0 es la intensidad que incide sobre el origen del material que
estamos considerando. (8.20) es la conocida frmula que da la absorcin
de luz en un material. Tanto como dependen, en general, de la
frecuencia de la intensidad luminosa que estimula las transiciones.
Otra forma muy utilizada de expresar la ganancia se obtiene
multiplicando el numerador y denominador del segundo miembro de
(8.18) por el rea A sobre la que incide I :
d ( A I ) Incremento de potencia generada
= A dz =
Volumen en el que se genera la potencia (8.21)
.
I Intensidad incidente
O, vuelta a escribir de otra forma equivalente:
Captulo 8
Incremento de potencia generada por unidad de volumen

= . (8.22)
Intensidad incidente
Podemos an relacionar con el nmero de fotones, dividiendo
el numerador y el denominador de la expresin anterior por h. Y as,
tenemos:
Incremento del nmero de fotones generados por unidad de volumen

=
Nmero de fotones incidentes por unidad de rea
(8.23)

8.6 Revisin de la teora elemental de semiconductores
La nica forma de explicar correctamente las propiedades

elctricas y pticas de los slidos es utilizando la mecnica cuntica, lo
que introduce una dificultad tanto conceptual como matemtica muy
grande. Para que en nuestro nivel podamos hacer un uso adecuado de la
misma es preciso admitir bastantes ideas sin demostracin y hacer
simplificaciones muy considerables, con lo que podremos reducir
notablemente la complejidad. An as los resultados que se obtienen
tienen un grado de aproximacin bastante bueno y nos permitirn obtener
valores razonables de las propiedades que nos interesen, en el sentido de
que muestran una buena coincidencia con los datos obtenidos
experimentalmente. Aunque en el captulo 1 se ha dado una visin
cualitativa de las caractersticas de los semiconductores, vamos ahora a
profundizar un poco ms, especialmente en lo que concierne a la
estructura de bandas, ya que nos va a resultar imprescindible para explicar
los procesos de interaccin entre electrones y fotones en un material de
este tipo.
Para empezar, lo primero que vamos a admitir es que los slidos
que nos interesan son slidos cristalinos, esto es, que los tomos que los
constituyen estn dispuestos peridicamente en el espacio, ocupando
posiciones fijas en el espacio. Este modelo presenta algunas dificultades
conceptuales, ya que los ncleos y los electrones ms cercanos a ellos,
que no participan de la conduccin, tambin se mueven. No obstante, no
tendremos en cuenta esta situacin, considerndolos fijos. Esta ser, pues,
la primera de las aproximaciones citadas, (llamada, en este contexto
aproximacin adiabtica).
Lo caracterstico de la distribucin peridica de los tomos es
que tomando como origen uno cualquiera de ellos, los dems estn
dispuestos en puntos "discretos" R tales que
R = n1a 1 + n 2 a 2 + n3a 3 (8.24)
siendo n1, n2 y n3 nmeros enteros, y a1, a2 y a3 los tres vectores ms
Captulo 8
cortos que unen el origen con sus tres vecinos ms prximos. El conjunto
de puntos R se denomina red de Bravais, y, bsicamente, es una
idealizacin matemtica del cristal, ya que, en muchos casos, no basta con
asociar a un punto de la red un slo tomo, sino que hay que asociarle un
grupo de tomos. Este grupo constituye la base del cristal, de forma que
Slido cristalino = red de Bravais + base
Con estas aproximaciones, se puede demostrar que:

Los electrones del cristal se pueden tratar como independientes, de
forma que cada uno de ellos se puede describir mediante una funcin
de onda solucin de la ecuacin de Schrdinger :
SECCIN 8.3 197

h2 2
(r ) + V0 (r ) (r ) = E (r ) , (8.25)
2m
donde V0(r) es el potencial peridico de la red al que est sometido el
electrn considerado y que cumple la condicin de periodicidad
V0(r+R) = V0(r).
Las soluciones de la ecuacin anterior han de ser de la forma
k (r ) = e ik r u k (r ); con u k (r + R ) = u k (r) ,
(8.26)
E=E(k); E(k) = E(-k).
es decir, las soluciones dependen de un vector k que juega el papel de
nmero cuntico. El resultado expresado en la primera lnea de (8.26)
recibe el nombre de Teorema de Bloch, y las funciones (r) reciben
el nombre de funciones de Bloch. Para cada k, la funcin u(r) es
diferente, lo que hemos indicado por el subndice k. Por la misma
razn, lo ponemos tambin en (r). Si ahora reemplazamos k(r) en
(8.25) por su expresin en funcin de uk(r), la ecuacin que sta ha
de cumplir es:

h2
2m
{ }
2uk (r ) + [2ik uk (r )] k 2uk (r ) + V0 (r ) uk (r ) = E (k ) uk (r )
(8.27)
Si fijamos el valor de k, esta ecuacin es del tipo de las de valores
propios, que, en general, tiene infinitas soluciones, por lo que
necesitaremos otro nmero para sealar cada una de estas. Llamemos
n a este otro nmero, y los distintos valores de k(r), uk(r) y E(k) los
tendremos que sealar como n,k(r), un,k(r) y En(k). En la Figura
8.6.1 se muestra un diagrama de los posibles valores de la energa
para todo k en una dimensin y distintos valores consecutivos de n.
E
Captulo 8
Ed
Bandas de Energa
Los materiales que tienen una
E n+1
estructura cristalina tambin tiene
una estructura de bandas.
Ec
Esto no es privativo de
materiales cristralinos. Los que k
Eb
no lo son tambin pueden tener
estructura de bandas Ea En
Figura 8.6.1 Diagrama de bandas de un slido en una dimensin. Se

muestran tres bandas, En, En+1 y En+2

En ella se puede ver que un electrn puede tener cualquier valor
de la energa entre Ea y Eb, y entre Ec y Ed. En cambio no hay
ningn valor de k que permita los valores entre Eb y Ec. Las
zonas de energa permitida se llaman bandas permitidas, y las
que no son posibles, bandas prohibidas, o "gaps" (utilizando la
terminologa inglesa). No obstante, en la prctica se confunde
esta definicin con la expresin En(k). As, si decimos que "el
electrn est en la tercera banda con k0 ", queremos expresar que
el electrn tiene el valor de la energa que corresponde a E3(k0).
Como En(k)= En(-k) en k = 0 tiene que haber un mximo o un
mnimo relativo (un extremo relativo) de la energa.
En un semiconductor, a T = 0 K, estn ocupadas todas las bandas
hasta la que determina el lmite inferior de la banda prohibida o
gap. (Banda En en la Figura 8.6.1). Las bandas superiores estn
completamente vacas. A temperatura ambiente, algunos de los
electrones de la ltima banda pasan, adquiriendo energa de la
red cristalina, a la banda superior, quedando estados no ocupados
-huecos- en la banda inferior y estados ocupados por electrones
en la superior. La ltima banda que est ocupada a T=0 K se
denomina banda de valencia, y la primera vaca, banda de
conduccin.
Los valores que puede tomar k dependen de los vectores a1, a2 y
a3 que elijamos, pero para lo que necesitaremos podemos admitir
un cristal en el que tales vectores estn sobre los ejes de
coordenadas de forma que si las dimensiones del cristal son Lx ,
Ly y Lz , y la separacin entre los puntos de la red de Bravais (en
cada punto puede haber ms de un tomo si la base es
poliatmica) es ax , ay y az , el nmero de puntos de dicha red de
Bravais en cada direccin habr de ser Ni = Li/ai. (i=x,y,z). Pues
bien, cada componente del vector k, ki, debe valer:
2
ki = mi (i = x, y, z ); mi es un nmero entero (8.28)
N i ai
Captulo 8
(Para una deduccin rigurosa ms general ver las referencias 0 y
0).
En los materiales de inters para nosotros, ax =ay =az =a , y se
denomina constante de red. Para un material tpico en
optoelectrnica, el arseniuro de galio, GaAs, a = 0.565 nm
(= 5.65 ).
Los valores de mi mayores que Ni, si bien son posibles, no
aportan ninguna informacin ya que se puede demostrar que las
propiedades fsicas, elctricas y pticas de mi y de mi - Ni son las
misma. Por lo tanto,
mi es un nmero entero que vale 0 mi < Ni (i = x, y, z) (8.29)
SECCIN 8.3 199

Por lo tanto, hay Ni posibles valores para cada componente de k.
En cada banda de energa hay N1 x N2 x N3 =N estados posibles,
esto es tantos estados como puntos de la red de Bravais del
cristal. Si tenemos en cuenta que los slidos tienen del orden de
1022 tomos por centmetro cbico, podemos estimar
El vector de onda k tiene Ni (1022)1/3 = 2.15 x 107 (considerando que en cada punto de la
valores discretos, y hay tantos red de Bravais hay un tomo) para un cristal cbico de 1 cm de
valores permitidos como puntos lado. Incluso para un cristal cbico de 1 m de lado (=10-12 cm3)
de la red de Bravais tiene el el nmero de tomos sera:
cristal.
Ni (1022 at/cm3 x 10-12 cm3)1/3 = 2.15 x 103 tomos
que representa un nmero bastante grande (si dibujamos el eje kx

por ejemplo, sobre una longitud de 1m, la separacin entre
valores de kx sera inferior a 0.5 mm). Esto significa que hay
muchos valores de ki posibles en cada direccin.
La separacin en el espacio de las k entre cada uno de sus
valores la podemos obtener teniendo en cuenta que entre ki y ki+1
hay una distancia ki
2 2
k i = k i +1 k i = = (i = x, y, z ) (8.30)
N i ai Li
por lo que podemos considerar que cada k (cada estado
electrnico) "ocupa" un volumen k dado por:
2 2 2 (2 )3
k = = , (8.31)
Lx L y L z VC
siendo VC el volumen del cristal. Este resultado, aunque
deducido para un caso muy particular, vale de forma general.
El vector de onda k desempea el papel que en mecnica clsica
tiene el momento lineal con respecto a la conservacin del
Captulo 8
mismo: En las interacciones del electrn con fotones o con

vibraciones de la red (denominadas fonones), el vector de onda
total se conserva. As, si un fotn tiene un vector kph y es
absorbido por un electrn con un vector de onda ki, el electrn
acabar con un vector de onda kf tal que:
k f = k i + k ph . (8.32)
O, si el proceso fuera de emisin del fotn por parte del electrn:
k f = k i k ph . (8.33)
k recibe el nombre de pseudomomento o momento cristalino del
electrn, ya que no es momento lineal total del electrn, pero
tiene las propiedades de conservacin mencionadas.

Supongamos que un electrn pasa de un estado en una banda
En+1 a otro estado en otra banda de menor energa En emitiendo
un fotn de = 500 nm (que corresponde al color amarillo -
verdoso, en la zona visible del espectro). El fotn emitido tiene
un vector de onda (considerando n = 1):
2 2
k ph = = 10 5 cm 1 = 2 2 10 4 cm 1
5
Tomemos el valor de a para este material de 0.5 nm, por lo que el
mximo valor de k que puede tener el electrn es km
2 2
km = = 10 7 cm 1 = 2 2 10 7 cm 1 = 10 3 k ph
a 0.5
Si ahora dibujamos a escala en un diagrama de bandas esta
transicin, (Figura 8.6.2), partiendo de un valor para ki nos
encontraremos con que el valor de kf, que cambia en una
milsima de km, tenemos que dibujarlo vertical, ya que no
disponemos de tanta resolucin grfica como necesitaramos para
ver esta variacin. Esto es cierto no slo grficamente, sino
tambin con la precisin con que podemos calcular los valores ki
y kf, y la condicin que normalmente se toma en las transiciones
pticas es
kf = ki
E n+1
Captulo 8
Ec
Eb km = 2
a
kf = ki - kph
En
Figura 8.6.2 Diagrama de bandas de un slido mostrando una

transicin con emisin de un fotn entre dos bandas. Obsrvese
que la representacin de la grfica ha de ser vertical
Esta condicin es muy importante, y nos explica porqu unos

materiales tienen buenas propiedades optoelectrnicas y otros
SECCIN 8.3 201

no. Consideremos el caso de emisin de luz, y veamos en primer
lugar porque el silicio cristalino no sirve como dispositivo
emisor. Su banda de valencia tiene un mximo en k = 0, y la de
conduccin un mnimo en la direccin kx (y tambin en ky y kz )
aproximadamente a 0.85km. A temperaturas normales de
funcionamiento, los estados ocupados por electrones se sitan
entorno del mnimo de la banda de conduccin, y los ocupados
por huecos (vacos de electrones) entorno del mximo de la
banda de valencia, por lo que slo se pueden dar transiciones
entre estos extremos (los electrones no pueden realizar
transiciones "verticales" desde el mnimo de la banda de
conduccin a la de valencia porque los estados de esta banda a
los que deberan ir a parar los electrones provenientes de la de
conduccin ya estn ocupados). Sin embargo, los fotones no
tienen el vector k suficientemente grande para compensar la
variacin del momento cristalino del electrn y esta transicin no
puede tener lugar. En consecuencia, el silicio no emite luz. En
cambio, el GaAs, tiene el mximo de la banda de valencia, y el
mnimo de la banda de conduccin en k = 0. La transicin
"vertical" es posible, y este material es uno de los ms usados en
optoelectrnica.
E E
EC
EC
k k
EV EV
a) b)
Figura 8.6.3 Diagrama esquemtico de las bandas de

conduccin y valencia de un slido a) de gap indirecto tipo
Captulo 8
silicio y b) de gap directo tipo GaAs. En el caso a) un fotn no

puede producir una variacin de k tan grande, por lo que no
puede darse la transicin indicada.
En las situaciones normales de funcionamiento, se admite que

los electrones en la banda de conduccin y los huecos en la
banda de valencia estn situados en torno a un mnimo o mximo
(ambos en el mismo valor de k). (Ver Captulo 2). Si llamamos
EC0 y EV0 al mnimo y mximo de la banda de conduccin y
valencia respectivamente, y m c* , m v* a las masas efectivas de
electrones y huecos, la energa de los electrones en la banda de
conduccin la podemos expresar por:

h 2k 2
EC = EC 0 + , (8.34)
2 m c*
y la de los huecos en la de valencia por:
h2k 2
EV = EV 0 . (8.35)
2 m v*
Estas relaciones son una aproximacin un poco burda a la forma
de EC,V(k), muy especialmente en el caso de la banda de
valencia, en la que, incluso los modelos ms simples obligan a
considerar al menos dos bandas de diferente curvatura, las
denominadas banda de huecos ligeros y banda de huecos
pesados. An as, nos quedaremos con una sola banda para poder
establecer con cierta simplicidad las ideas bsicas y obtener
expresiones analticas que describen bastante bien los resultados
experimentales.
Finalmente, la probabilidad de que un estado de energa E1 est
ocupado por un electrn viene dada, en equilibrio
termodinmico, por la funcin de Fermi-Dirac:
1
f (E) = E EF
.
(8.36)
1 + e k BT
T es la temperatura absoluta, kB la constante de Boltzmann y EF
el nivel de Fermi (o potencial qumico) y es independiente de la
posicin. Cuando no estamos en equilibrio, utilizaremos los
pseudoniveles de Fermi, EFn y EFp y la probabilidad de que un
estado de la banda de conduccin est ocupado por electrones
vendr dado por
1
f c (E) = E E Fn
,
(8.37)
1 + e k BT
y la de que un estado en la banda de valencia est ocupado por
electrones por
Captulo 8
1
f v (E) = E E Fp
.
(8.38)
1+ e k BT
En equilibrio termodinmico, EFn = EFp = EF y las expresiones

anteriores se reducen a (8.36).
8.7 Materiales semiconductores utilizados en

dispositivos optoelectrnicos
Los materiales utilizados en dispositivos optoelectrnicos son

muy variados, y su uso depende de la aplicacin y rango de frecuencias a
que vayan destinados. En las zonas del espectro correspondientes al
infrarrojo cercano y al visible se usan aleaciones de materiales de la
SECCIN 8.3 203

columna III y V del sistema peridico, tipo GaAs (Arseniuro de Galio),
AlGaAs (Arseniuro de Galio y Aluminio), GaN (Nitruro de Galio), GaP
(Fosfuro de Galio), InP (Fosfuro de Indio), y mezclas entre ellos, y en el
infrarrojo medio o lejano algunos de estos as como compuestos de la
columna II y IV (CdHgTe, PbSSe...), casi siempre materiales de gap
directo. La razn ya ha sido mencionada. Los de gap indirecto pueden
jugar tambin algn papel si se impurifican convenientemente, de forma
que se creen niveles permitidos en la banda prohibida que pueden ayudar
a modificar el valor de k en una transicin que vaya de una banda al nivel
creado, y de all a la otra banda. Estos procesos, por su complejidad, no
los trataremos aqu.
El primer lser semiconductor que emiti luz fue de GaAs, y la
combinacin de este material con AlGaAs ha sido el ms utilizado.
Vamos, a modo de ejemplo, a ver principalmente este tipo de estructura.
En la Figura 8.7.1 se muestra el ancho de banda en funcin de la
constante de red. Como ejemplo tpico, podemos ver que el GaAs y el
AlAs tienen prcticamente la misma constante de red y diferente ancho de
banda prohibida.
Captulo 8
Figura 8.7.1 Ancho de la banda prohibida en funcin de la constante de

red. Las lneas discontinuas muestran las combinaciones de compuestos
en las que el gap es indirecto
Si ahora mezclamos adecuadamente GaAs y AlAs, de forma que

reemplacemos un cierto nmero de tomos de Ga por tomos de Al

podemos obtener un compuesto denominado AlxGa1-xAs, donde la x
indica la proporcin de tomos de Ga sustituidos por los de Al. As, por
ejemplo, Al0.2Ga0.8As significa que un 20% de tomos de Ga han sido
reemplazados por los de Al. El gap de este nuevo material est entra los
valores de los del GaAs y AlAs, y en el caso citado es de 1.67 eV. As
pues, podemos variar el gap a voluntad (dentro de unos lmites), y obtener
materiales que pueden emitir o absorber radiacin luminosa con una
frecuencia umbral determinada. Adems, en este ejemplo, la separacin
interatmica del nuevo material es muy aproximadamente la misma que la
del GaAs, y eso da una nueva posibilidad: Se pueden crecer capas de
AlGaAs sobre capas de GaAs sin que se produzcan tensiones que
deformen la red, y por lo tanto, no cambien la estructura de bandas de los
mismos. De ello resultan compuestos formado por capas de GaAs, con un
gap de 1.42 eV, y capas de AlxGa1-xAs con otro gap mayor, por ejemplo
de 1.67 eV. Estas estructuras compuestas presentan muchas ventajas, y de
hecho constituyen la base de la optoelectrnica actual. A modo de
ejemplo, podemos ver que en un dispositivo emisor de luz, si se consigue
que la emisin se produzca en la capa de GaAs, las capas de AlGaAs no
absorbern fotones porque tienen mayor gap, con lo que no disminuirn el
rendimiento. Volveremos sobre ellas cuando hablemos de los lseres de
heterounin. Lo que hemos referido, a modo de ejemplo al par GaAs y
AlAs vale para otros pares como GaP-AlP y (GaAs-InAs) - InP, dando, en
este caso, compuestos cuaternarios, esto es, formados por cuatro
elementos. En la Tabla 1 se dan algunos datos para los materiales ms
habituales:
Ancho de
Constante
banda Constante de
Material dielctrica
prohibida red (nm)
relativa - r
(eV)
GaAs 1.43 0.5653 13.2
AlAs (i) 2.16 0.5660 10.9
Captulo 8
GaP (i) 2.26 0.5451 11.1
InP 1.35 0.5969 12.4
Tabla 8.7.1 Propiedades ms significativas de algunos de los materiales
usados en optoelectrnica. El smbolo (i) indica que la banda prohibida es
indirecta.
8.8 Descripciones cualitativas de la absorcin y de la

ganancia de luz en un semiconductor
Con el fin de empezar a entender cmo son los procesos

optoelectrnicos en un semiconductor, consideremos algunas situaciones
ideales que nos servirn para ir describiendo cualitativamente las
SECCIN 8.3 205

transiciones entre bandas que en ellos tienen lugar, y fijar algunos
conceptos que luego utilizaremos de forma cuantitativa.
Ganancia
T=0 K
Estados
vacios
Eg h
I0
Perdidas
Ii
Estados
ocupados
a) b) c)
Figura 8.8.1 En a) se ilumina una muestra semiconductora que se

mantiene a 0 K. b) Diagrama de bandas, mostrando la ocupacin a 0 K. c)
Forma de la ganancia o perdida de luz del semiconductor.
En primer lugar, supongamos que tenemos un semiconductor

intrnseco a T = 0 K. En este caso, los estados de la banda de valencia
estarn completamente ocupados por electrones, y los de la de
conduccin, totalmente vacos (esta es la caracterstica que define a un
semiconductor). Supongamos ahora que iluminamos el semiconductor
con un haz de luz monocromtico cuya frecuencia podemos variar y que
no sea muy intenso (Figura 8.8.1 a). Si la frecuencia de la radiacin es tal
que su energa h es menor que la de la banda prohibida, Eg, entonces no
hay transiciones posibles ya que si bien hay muchos electrones en la
banda de valencia, no hay estados adonde puedan ir. Por lo tanto, si
prescindimos de las reflexiones que se producen en las superficies que
limitan al semiconductor, y que son inherentes a cualquier separacin de
medios de propagacin, la intensidad incidente sera igual a la
transmitida. No se absorberan fotones, por lo que el material sera
transparente (Figura 8.8.1 b). Cuando la energa de la luz supere la de la
banda prohibida, los electrones en la banda de valencia podrn saltar a la
Captulo 8
de conduccin, absorbiendo fotones. La intensidad de la luz saliente I0

ser menor que la de la luz incidente Ii. Si definimos la "Ganancia" como:
Ganancia = log (I0 /Ii) = - Perdidas
este parmetro tiene la forma que se muestra en la Figura 8.8.1 c). En esta
situacin no puede haber ganancia, tan slo prdida de luz.
Obsrvese que al describir la anterior situacin hemos
considerado que la radiacin incidente no fuera muy intensa, y, aunque
parezca que esto no nos ha servido para nada, no es as. Siempre que hay
radiacin, hay una parte de la misma que se absorbe: hay estimulacin.
Son dos procesos que se manifiestan juntos. Por lo tanto, en la explicacin
anterior deberamos haber aadido un trmino de emisin estimulada. Si

la radiacin incidente no es muy intensa, generar "pocas" transiciones
(por unidad de tiempo) y la concentracin de electrones en la banda de
conduccin nunca ser comparable a la que hay en la banda de valencia,
por lo que la contribucin de la emisin estimulada es despreciable.
Supongamos ahora que, manteniendo la temperatura a 0 K, y el
haz de prueba a frecuencia variable, iluminamos uniformemente el
semiconductor con una luz de energa h1 > Eg, de forma que hay
electrones ocupando estados en la banda de conduccin y estados vacos
en la de valencia. Como estamos a 0 K, la banda de conduccin estar
llena hasta EFn y la de valencia hasta EFp (Figura 8.8.2).
Ganancia
h1
Eg
2h h
I0
h
Perdidas
h
Ii h1 E Fn-E Fp
T=0 K
a) b) c)
.
Figura 8.8.2 En a) se ilumina una muestra semiconductora con una luz
de frecuencia h1 adems de la de test h . La muestra se mantiene a 0 K.
b) Diagrama de bandas, mostrando la ocupacin a 0 K la presencia de h1
causa que se ocupen estados en la banda de conduccin y se vacen en la
de valencia . c) Forma de la ganancia o perdida de luz del semiconductor.
Con esta nueva situacin, los procesos cambian radicalmente.

Ahora, un fotn de energa ligeramente superior a Eg no puede ser
absorbido, ya que los estados con esta diferencia de energa de la banda
de valencia estn vacos y los de la de conduccin ocupados. En cambio,
si pueden emitir por fotones estimulados en el mismo estado que el que lo
Captulo 8
provoca: Podemos tener amplificacin. A 0 K, esto se puede dar en el
intervalo de frecuencias:
E g < h < E Fn E Fp . (8.39)
O sea, en este intervalo podemos tener ganancia, si conseguimos
que haya suficientes electrones en la banda de conduccin y huecos en la
de valencia. Para energas superiores a EFn-EFp de nuevo tendramos
absorcin sin estimulacin (Este proceso est representado en la Figura
8.8.2 b) mediante una flecha que va desde la banda de valencia a la de
conduccin). La forma de la curva de ganancia es la que se muestra en la
Figura 8.8.2 c), y es justamente la misma que la de la Figura 8.8.1 c) pero
invertida. La emisin y la absorcin son fenmenos inversos uno del otro.
Si la temperatura no es de 0 K, la separacin entre estados vacos
y ocupados por electrones en ambas bandas no est bien definida. An
SECCIN 8.3 207

as, la forma de la curva es muy parecida a la dibujada, con los bordes de
la lnea vertical redondeados: El paso de ganancia a perdidas ya no es
brusco, sino continuo, aunque muy rpido, salvo que la temperatura sea
muy elevada.
8.9 Amplificadores pticos y Lseres semiconductores
De acuerdo con lo dicho, si conseguimos tener un nmero alto -

ms correctamente, una densidad elevada- de electrones en la banda de
conduccin y huecos en la de valencia podemos generar fotones mediante
emisin estimulada y amplificar la luz. Podemos, pues, conseguir un
amplificador ptico. Como veremos ms adelante, esta amplificacin
puede tener lugar para todas las frecuencias que se den en el intervalo
GE < h < CFN-FEPP . En realidad, no todas las transiciones de electrones
de una banda hacia la otra emiten fotones. Muchas de esas transiciones
ceden su energa a la red, calentando el semiconductor. La eficiencia de la
transicin ptica no es la misma a todas las frecuencias.
Espejos
Electrones
EC
Ii I0
EV
Huecos d
a) 1
b)
Figura 8.9.1 En a) se muestra un amplificador ptico. La luz que entra se

amplifica. En b) se han aadido dos espejos. Ya no hace falta luz externa.
Captulo 8
La emisin espontnea inicia el proceso que se mantiene por la accin de

los espejos.
Si ahora nosotros ponemos dos espejos en los extremos del

material semiconductor, separados por una distancia d, de forma que, al
reflejarse la luz entre ellos repetidamente, puedan formarse ondas
estacionarias, entonces en la cavidad ptica delimitada por los espejos
aumenta la densidad de energa correspondiente a las frecuencias que
puedan cumplir la condicin de ondas estacionarias:
c
m = d m = (m es un nmero entero). (8.40)
2 2d n
Cmo habr ms densidad de energa a estas frecuencias, se
inducirn ms transiciones estimuladas, lo que a su vez incrementar ms

la densidad de energa, que producir ms emisiones estimuladas, etc. De
esta forma tendremos amplificacin a unas determinadas energas, es
decir, un amplificador con seleccin de modos (cada par m, que
cumplen la ecuacin (8.40) recibe el nombre de modo). Pues bien. un
amplificador ptico en el que podamos amplificar selectivamente uno o
varios modos recibe el nombre de LSER.
En la prctica, los dispositivos LSER no requieren de ningn
haz externo para su funcionamiento. Consideremos de nuevo la estructura,
sin radiacin externa, y con una elevada densidad de electrones en la
banda de conduccin y de huecos en la de valencia. Estos electrones y
huecos se recombinarn espontneamente, emitiendo fotones en todo el
rango de frecuencias posible y en todas direcciones. La gran mayora de
estos fotones (por ejemplo, los que salgan en direccin paralela a los
espejos) se perdern al salir del semiconductor o ser absorbido de nuevo
por el mismo. Pero aquellos que salgan en la direccin de los espejos
sern reflejados una y otra vez, induciendo, en cada paso entre los
espejos, la emisin estimulada de nuevos fotones. De esta forma los
modos estacionarios irn incrementando su nmero de fotones, es decir,
su intensidad, hasta que se alcance una situacin estacionaria definida por
el hecho de que la velocidad a la que se recombinan los pares electrn-
hueco ha de ser igual a la velocidad a la que desde el exterior se aportan
pares electrn-hueco, ya que, en definitiva, no podemos obtener de ningn
sistema ms energa de la que aportamos.
Las siglas LSER son el acrnimo de Light Amplificacin by
Emision of Stimulated Radiation, en clara referencia al mecanismo fsico
que tiene lugar. Como ya hemos dicho, en la prctica hay que aadirle,
adems, la seleccin de frecuencia.
Podemos tambin ver un lser como un oscilador. En la Figura
8.9.2 se ha dibujado de forma muy esquemtica un lser: Una pieza de
material que proporciona una ganancia G de la intensidad luminosa, y dos
()lg
G=e I02
Captulo 8
I01 A
lg R2
R1
Figura 8.9.2 El Lser como oscilador. Se ha supuesto que () no

depende de la posicin en el material activo. En casi todos los lseres
reales, RD o RD = 1 con lo que Hilo o IOA es despreciable, y la luz slo sale
por un extremo
espejos con un coeficiente de reflexin RD y RD en los que se han incluido

todas las otras prdidas de intensidad que se puedan producir en el
sistema: zonas en las que slo hay absorcin de luz, reflexiones en las
superficies que puedan separar distintos materiales, etc. Consideremos un
SECCIN 8.3 209

punto cualquiera (por ejemplo, al A de la Figura 8.9.2) entre los espejos, y
sea IOA la intensidad de la luz en ese punto en un instante determinado.
Despus de una vuelta completa, la intensidad en el mismo punto HILA
ser:
I A1 = (G I A0 ) R 2 G R1 = G 2 R1 R 2 I A0 . (8.41)
Ahora se pueden dar tres situaciones:

G 2 R1 R 2 < 1 Despus de cada vuelta completa del haz de luz,
la intensidad decrece, por lo que al cabo de un cierto nmero de
vueltas "la luz se apaga". El sistema acabara teniendo slo la
radiacin debida a la emisin espontnea.
G 2 R1 R 2 > 1 Esta situacin representa un incremento de la
intensidad luminosa. Se puede dar al principio para iniciar la
oscilacin, pero no indefinidamente ya que tiene que haber algn
mecanismo que limite el aporte de energa.
G 2 R1 R 2 = 1 Es esta la condicin de mantenimiento estable
de la intensidad, y es la que representa un funcionamiento
continuo.
Estas tres condiciones se corresponden punto por punto con las
de cualquier circuito oscilador electrnico (construido con transistores o
amplificadores integrados, resistencias, bobinas y condensadores), y
describen respectivamente las situaciones de apagado, inicio y
mantenimiento.
Cuando se disea un sistema lser, normalmente se busca que
cumpla la condicin G 2 R1 R 2 = 1 . Esta condicin se denomina la
condicin umbral de funcionamiento, y es un problema bastante difcil ya
que implica tener conocimientos de las propiedades de los materiales que
intervienen (para obtener G) y de las pticas asociadas al tipo de cavidad
que realmente se va a tener segn sea el dispositivo (para calcular R1, R2 y
todas las dems prdidas que hemos resumido en ellas). Nosotros nos
Captulo 8
limitaremos exclusivamente a tratar de obtener G en casos muy sencillos,

pero suficientemente ilustrativos.
Como en general consideraremos que los materiales con los que
tratamos tienen propiedades uniformes en el espacio (una vez ms, para
simplificar), G lo podemos obtener de (), ecuacin (8.18):
1 dI
( ) = . (8.42)
I dz
Si () no depende de la posicin, en una ida y vuelta del haz de
luz (cruza dos veces lg), la intensidad I1 vale:
2l g 2l g
I1 = I 0 e G=e . (8.43)

As pues, y ms concretamente, nuestro objetivo ser calcular
().
Finalmente, conviene recalcar un ltimo aspecto de los
amplificadores y lseres. Hemos dicho que para que se produzca la
amplificacin deber haber una elevada densidad de electrones y huecos.
Por lo tanto, tendremos de alguna manera que generarlos. El proceso por
el cual se generan estos electrones y huecos recibe el nombre de
bombeo("pumping"). En los primeros lseres de estado slido -por
ejemplo, los de rub-, en los que los electrones realizaban transiciones
entre varios estados (aunque la parte estimulada era tan slo entre dos de
ellos), este bombeo se realizaba mediante un destello de luz. En los
lseres semiconductores, que se construyen con estructuras tipo uniones
p-n del mismo material (homouniones) o de distintos materiales
(heterouniones), el bombeo se realiza por inyeccin de corriente elctrica,
lo que es mucho ms eficiente en cuanto a la relacin entre energa
suministrada - energa obtenida (esto es, rendimiento energtico) y
adems, resulta fcil de variar, por lo que se puede, de forma
relativamente sencilla, modular la salida del lser y transmitir as
informacin. Estas son algunas de las ventajas de los lseres
semiconductores sobre los de otro tipo. En cambio, entre sus desventajas
podemos sealar la poca potencia que en general se obtiene as como el
hecho de que el haz de luz tenga un ngulo de apertura bastante notable.
Con todo, desde un punto de vista de aplicaciones electrnicas y
especialmente en comunicaciones, las ventajas superan claramente a las
desventajas .
8.10 Coeficiente de ganancia en un semiconductor
Vamos a obtener el coeficiente de ganancia () para el caso de

un semiconductor en el que las transiciones se realizasen entre la banda de
conduccin y la de valencia y que ambas fueran esfricas, es decir, que su
relacin E(k) fuera de la forma dada en las ecuaciones (8.34) y (8.35) y
Captulo 8
que para ms comodidad repetimos a continuacin:
h2k 2 h2k 2
EC = EC 0 + ; E V = EV 0 . (8.44)
2 m c* 2 m v*
Sea E2 un valor permitido de la energa de un electrn en la
banda de conduccin, y dE2 un intervalo infinitesimal de energa entorno
a E2. Los electrones que realicen transiciones con emisin de fotones
debern conservar su vector de onda k, y ello nos dar el valor de la
energa E1 y el correspondiente intervalo dE1 de la banda de valencia al
que debern ir a parar (ver Figura 8.10.1).
Llamemos k2 al valor de k cuya energa es E2. Este mismo valor
de k ser el que corresponder a E1. Por lo tanto,
SECCIN 8.3 211

E
E 2+dE 2 EC
E2
E C0 h +d(h)
h
EV0 k
E1
E 1+dE 1
EV
Figura 8.10.1 a) La forma de las bandas determina E1 y dE1 una vez

elegidos E2 y dE2 o viceversa.
h 2 k 22
= m c* ( E 2 E C 0 )
m c ( E 2 E C 0 ) = m v ( E v 0 E1 )
* *
2
. (8.45)
h 2 k 22 m c* dE 2 = m v* dE1
= m v* ( E v 0 E1 )
2
La energa del fotn emitida en esta transicin es:

h = E 2 E1 = ( E 2 E C 0 ) + ( E C 0 EV 0 ) + ( EV 0 E1 ) , (8.46)
y como EC0 -EV0 = Eg ,
m c*
h = ( E 2 E C 0 ) + E g + ( E 2 E C 0 ) o, lo que es lo mismo
m v*
m v*
E 2 EC 0 = (h E g ).
m v* + m c* (8.47)
Analogamente ,
m c*
EV 0 E1 = (h E g ).
m v* + m c*
As pues acabamos de relacionar el nivel E2 (o E1) con la
Captulo 8
frecuencia del fotn emitido o absorbido en la transicin

Sabemos que la densidad de estados entre E2 y E2 +dE2 viene
dada por g(E2)dE2. Supongamos ahora que todos los estados en el
intervalo dE2 estuvieran ocupados por electrones, y que todos realizaran
transiciones entre dE2 y dE1. Cul sera la densidad de fotones emitidos
en el intervalo d correspondiente?. Es decir, queremos pasar de la
densidad de estados a la densidad de frecuencias.
Para responder a esta cuestin, consideremos primero un caso
hipottico en el que el semiconductor fuera bidimensional. Entonces, el
vector de onda de los electrones tendra tambin slo 2 dimensiones (2D)
y la representacin E(k) la podemos "ver" en la Figura 8.10.2 . Los
electrones con energas E2 estaran sobre la circunferencia designada
como E2 y sus valores kx,ky determinan puntos que estn sobre la

proyeccin de dicha circunferencia en el plano kx,ky, y que es la
circunferencia interior dibujada. Anlogamente pasa con E2+dE2 y las
circunferencias interiores.
EC b x/2 bx/2
E 2+dE 2
E2
ky
bx
E1
E 1+dE 1
b x=2 /(L xa x)
EV b y=2 /(L ya y)
Figura 8.10.2 Representacin en 2 dimensiones de las bandas de energa,

y forma de obtener el rea asociada a cada estado k
Todos los electrones con energas entre E2 y E2+dE2

correspondern a estados que estn entre ambas circunferencias. Teniendo
en cuenta que se puede demostrar que en 2D el rea que ocupa cada
estado es (2 )2/SC , (siendo SC [= (Nx ax)(Ny ay)] la superficie del cristal,
Nx, Ny el nmero de tomos del cristal en las direcciones x, y y ax, ay la
distancia interatmica en dichas direcciones), el nmero de estados entre
E2 y E2+dE2 lo podemos obtener dividiendo el rea entre las
circunferencias en el plano kx ,ky por el rea que ocupa cada estado.
Pues bien, esto mismo podemos hacer con tres dimensiones,
reemplazando reas por volmenes. Obviamente, no podemos dibujarlo,
por lo que hemos de recurrir a la abstraccin del caso 2D. La superficie
entre las dos circunferencias del caso 2D se transforma en el volumen
entre dos esferas cuyas energas valen E2 y E2+dE2. Este volumen lo
podemos obtener fcilmente si tenemos en cuenta que a una esfera de
energa E2 le corresponde un radio k2 y un volumen V2 dados por:
Captulo 8
1
h2k 2 2 m c* 2
E 2 EC 0 = k = (E 2 E C 0 )1 / 2 ;
2 m c* h2

3
(8.48)
4 2m 2
*
V2 = 2 c (E 2 E C 0 )3 / 2 .
3 h

Si ahora incrementamos E2 hasta E2+dE2, el volumen V2
experimenta un incremento dV2 que se obtiene derivando (8.48):
3
2 m* 2
dV 2 = 2 2 c (E 2 E C 0 )1 / 2 dE 2 . (8.49)
h

SECCIN 8.3 213

Como cada estado ocupa un volumen (2)3/V en el espacio k,
siendo V el volumen del cristal, el nmero de estados en dV2 lo
obtendremos dividiendo dV2 por lo que ocupa cada estado:
3
V 2 m c 2
*
dV 2 (E 2 E C 0 )1 / 2 dE 2 ,
dN = =
4 2 h 2 (8.50)
(2 ) 3
V
y teniendo en cuenta (8.47),
3 1
V 2 m c 2 m v* 2
( )1 / 2
*
h E g m v* d (h ) ,
dN = (8.51)
4 2 h 2 m* + m*
c v

m *
c + m *
v
A este nmero, referido a la unidad de volumen (es decir, dN/V)
se le llama densidad conjunta ("joint density") de estados, j(h):
3
1 2 m r 2
( )1 / 2 ; m c* m v*
*
j ( h ) = h E g m r* = . (8.52)
4 2 h 2
m c* + m v*
j(h) d(h) representa el nmero por unidad de volumen de
transiciones con emisin de radiacin con energa entre h y h+d(h)
que se produciran si los estados de partida estuvieran completamente
llenos y los de llegada completamente vacos. De esta manera ya hemos
conseguido poner las energas en funcin de h. Conviene remarcar aqu
que la variable que interviene en j es h , o sea, la energa. Si queremos
pasarlo a frecuencia, ms til en nuestro caso, habremos de tener en
cuenta que:
j ( ) d = h j (h ) d (h ) . (8.53)
Ahora ya estamos en condiciones de calcular la ganancia de un
semiconductor. Recuperemos las ecuaciones de Einstein (8.9)-(8.11) y
planteemos un razonamiento anlogo. Sea R12 el nmero de transiciones
Captulo 8
por unidad de tiempo y unidad de volumen que tienen lugar desde la

banda de valencia a la de conduccin, en el intervalo de frecuencias entre
y +d. Estas transiciones dan cuenta de los procesos de absorcin que
tienen lugar en las condiciones citadas. De acuerdo con la frmula de
Einstein, R12 ser igual al producto de:
1. Un coeficiente de proporcionalidad B12
2. La densidad de energa () en el intervalo de frecuencias citado
3. El nmero de transiciones posibles en este intervalo de
frecuencia si los estados de partida estuvieran completamente
llenos y los de llegada completamente vacos, j() d
4. La probabilidad de que el estado de partida este realmente
ocupado fv(E1) por la probabilidad de que el estado de llegada
est vaco, 1-fc(E2):

R12 = B12 ( ) j ( ) d f v ( E1 ) [1 f c ( E 2 )] . (8.54)
De la misma forma, si R21 representan las transiciones producidas
por emisin estimulada que tienen lugar por unidad de tiempo y volumen
en el mismo intervalo de frecuencias, tendremos:
R 21 = B 21 ( ) j ( ) d f c ( E 2 ) [1 f v ( E1 )] . (8.55)
El nmero neto de transiciones con emisin de fotones es:
R 21 R12 = B 21 ( ) j ( ) d [ f c ( E 2 ) f v ( E1 )] . (8.56)
Aqu se ha tenido en cuenta que B21 = B12 ya que la degeneracin
de los estados es la misma en ambos casos. Si este valor lo multiplicamos
por h obtenemos la energa generada por unidad de tiempo y unidad de
volumen, es decir la potencia neta generada por unidad de volumen.
Si ahora calculamos la potencia incidente por unidad de rea,
esto es I() d, la intensidad en el intervalo de frecuencias d, teniendo en
cuenta la definicin (8.22) de () podremos obtener su valor
I ( ) d = ( ) d c / n g , (8.57)
siendo c la velocidad de la luz en el vaco. Como
Incremento de potencia generada por unidad de volumen
= , (8.58)
Intensidad incidente
reemplazando tenemos:
h (R 21 R12 ) ng
( ) = = B 21 h j ( ) [ f c ( E 2 ) f v ( E1 )] . (8.59)
I ( ) d c
Teniendo en cuenta la relacin
c3
B 21 = A21 , (8.60)
8 h 3 n 2 n g
Captulo 8
podemos poner
c2
( ) = A21 j ( ) [ f c ( E 2 ) f v ( E1 )] . (8.61)
8 n 2 2
Otra forma equivalente es:
c2 f ( E ) [1 f c ( E 2 )]
( ) = A21 f c ( E 2 ) [1 f v ( E1 )] j ( ) 1 v 1
8 n c ( E 2 ) [1 f v ( E1 )]
2 2
f
(8.62)
Y operando un poco ms:
SECCIN 8.3 215

h ( E Fn E Fp )
c2
( ) = A21 f c ( E2 ) [1 f v ( E1 )]
j ( ) 1 e k BT . (8.63)
8 n 2 2

Esta ltima expresin muestra un aspecto muy importante: Todos
los factores son siempre positivos excepto el ltimo corchete. Este puede
ser negativo si h > EFn - EFp. En este caso, en lugar de ganancia
tendremos atenuacin (absorcin) de la radiacin. Por lo tanto, para tener
ganancia en un semiconductor intrnseco tendremos que seleccionar las
concentraciones de portadores para que, a aquellas frecuencias que
deseemos tener ganancia,
E g < h < EFn EFp . (8.64)
Este resultado lo habamos deducido para T=0 K. Ahora se
amplia a cualquier temperatura. Si estamos en equilibrio termodinmico,
EFn = EFp, y por lo tanto, no puede haber ganancia. Para tenerla hemos de
generar una situacin de no equilibrio, por lo general bastante fuerte.
Si observamos la expresin (8.61) y el hecho de que j()
depende de de la forma (h -Eg)1/2, se suele representar () por:
( ) = K (h E g )1 / 2 [ f c ( E 2 ) f v ( E1 )] . (8.65)
La constante K se determina experimentalmente, y E2 y E1
vienen dados por (8.47). A la vista de esta expresin se puede pensar que
se ha eliminado la parte de dependencia con la frecuencia debida al
trmino 2 en el denominador de (8.63), y as es. Ello se debe a que en el
intervalo de frecuencias de inters, es decir, aquellas en las que puede
haber ganancia, la influencia debida al citado trmino del denominador es
relativamente poco importante.
8.11 Perfil de Emisin Espontnea
Adems de relacionar el coeficiente de ganancia con el de

Captulo 8
absorcin, podemos relacionar aquel con el espectro de emisin

espontnea que resulta de la recombinacin de los electrones y los huecos,
y que se puede medir con bastante facilidad experimentalmente. El
razonamiento para establecer tal relacin es como sigue: Supongamos que
tenemos un semiconductor contenido en una cavidad cerrada que acta
como cuerpo negro, ambos en equilibrio termodinmico a una
temperatura T. Dentro de la cavidad, la densidad de energa de la
radiacin viene dada por la frmula de Plank (8.12) y que repetimos por
ms comodidad a continuacin:
8 2n 2ng h d
( ) d = . (8.66)
c 3 exp(h / k B T ) 1

Esta energa, al incidir sobre el semiconductor y ser absorbida
por l, producir transiciones de electrones desde la banda de valencia a la
de conduccin, que sern reemitidos a continuacin de nuevo a la banda
de valencia por recombinacin ya que en equilibrio termodinmico, la
concentracin de huecos y electrones es constante. Adems, en esta
situacin, la energa absorbida por el semiconductor del campo de
radiacin habr de ser igual a la que devuelve a partir de la recombinacin
de electrones y huecos (principio del equilibrio microscpico).
Sea R()d el nmero de fotones generados por unidad de
tiempo y de volumen, por los procesos espontneos de recombinacin,
con frecuencias entre y+d. Si multiplicamos esta cantidad por h
obtenemos la energa emitida por unidad de tiempo y volumen (=potencia
emitida por unidad de volumen) en el intervalo de frecuencias. Por lo
dicho anteriormente, esta potencia ha de ser igual a la absorbida, y
atendiendo a (8.22),
h R( )d = [ ( )]eq I ( )d = ( ) (c / n g ) ( )d , (8.67)
en donde hemos puesto el subndice "eq" al parmetro para subrayar la
condicin de equilibrio termodinmico. Reemplazando (8.66) y operando:
h
c2 k BT
[ ( )]eq = R( )
2 2
e 1. (8.68)
8 n

La condicin de equilibrio termodinmico implica que
EFn = EFp = EF. As pues, podemos poner:
[ ( )]eq = [ ( )]E Fn = E Fp
=
h
c2 k BT (8.69)
= A21 f ( E 2 ) [1 f ( E1 )] j ( ) e 1
8 n
2 2

Lo que nos permite identificar
Captulo 8
R ( ) = A21 f ( E 2 ) [1 f ( E1 )] j ( ) , (8.70)
y relacionar el coeficiente de ganancia con datos experimentales:
h ( E Fn E Fp )
f c ( E2 ) [1 f v ( E1 )] c2 .
( ) = R( ) 1 e k BT
f ( E2 ) [1 f ( E1 )] 8 n 2 2 (8.71)

Es bastante habitual definir, de forma semiemprica,
f c ( E2 ) [1 f v ( E1 )] n
R( ) = g ( ) ,
f ( E2 ) [1 f ( E1 )] r
(8.72)
en donde n es la densidad de electrones en la banda de conduccin, r es

la vida media de recombinacin espontnea y g() una funcin que
SECCIN 8.3 217

representa la distribucin espectral de la emisin espontnea y el cociente
entre las funciones de ocupacin en el equilibrio y fuera de l. As:
h ( E Fn E Fp )
n c2 1 e .
( ) = g ( ) k BT
(8.73)
r 8 n 2 2

8.12 Ejemplo: Obtencin de una condicin umbral para

obtener ganancia en un semiconductor
Vamos a calcular, a modo de ejemplo, una condicin mnima

para que en un semiconductor tal como arseniuro de galio (GaAs) el
coeficiente de ganancia sea mayor que cero en algn intervalo de
frecuencias. Para ello tendremos que conseguir que los pseudoniveles de
Fermi se encuentren a una distancia en energa mayor que el gap del
GaAs (Eg = 1,43 eV). La forma fsica de conseguirlo es hacer que haya
muchos electrones en la banda de conduccin y muchos huecos en la de
valencia a la vez, lo que obviamente, est muy alejado de la condicin de
equilibrio termodinmico. Esta situacin se denomina inversin de
poblacin, ya que es la inversa de las "normales" que habitualmente
tenemos.
Para obtener la densidad de electrones en la banda de conduccin
tenemos que multiplicar la densidad de estados entre E2 y E2+dE2,
gc(E2)dE2, por la probabilidad de que estos estados estn ocupados por
electrones fc(E2) y sumar para todo el intervalo de energa que incluye la
banda de conduccin, que va desde EC0 hasta un valor muy grande ECM
que, por lo general, no conocemos y que podemos tomar como infinito sin
error apreciable, ya que para l la probabilidad de ocupacin ser
prcticamente nula:

n= f ( E ) g ( E )dE
EC 0
c 2 c 2 2 . (8.74)
Captulo 8
Anlogamente, la densidad de huecos en la banda de valencia la

podemos expresar como:
EV 0
p= [1 f ( E )] g ( E )dE .

v 1 v 1 1 (8.75)
Aqu es el valor mnimo de la banda de valencia el que se toma

muy alejado, a menos infinito.
La densidad de estados en la banda de conduccin no es sino el
nmero de estados por unidad de volumen que hay entre E2 y E2+dE2, y la
podemos obtener directamente de (8.50) teniendo en cuenta que
gc(E2)dE2 = 2 dN/V ya que hay dos electrones por cada estado debido a la
degeneracin por el spin. Por lo tanto,

3/ 2
1 2 mc* (E2 EC 0 )1 / 2 dE
n=
2 2 h 2
EC 0
E 2 E Fn 2 . (8.76)
1+ e k BT
Siguiendo un proceso completamente similar al utilizado para la

obtencin de gc(E2) se puede obtener gv(E1), y la expresin que da la
densidad de huecos en la banda de valencia es:
(EV 0 E1 )1/ 2 dE
3 / 2 EV 0
1 2 mv*
p=
2 2 h 2

E1 E Fp 1
. (8.77)
1+ e k BT
El signo menos en el exponente del denominador de la expresin

anterior aparece porque para obtener la densidad de huecos hay que
multiplicar por la probabilidad de que no haya electrones en los estados
considerados en la banda de valencia, [1-fv(E1)]. Ambas integrales se
pueden tratar de forma muy similar. En efecto, si llamamos
E 2 EC 0 EV 0 E1
=x =y
k BT k BT
EV 0 E Fp (8.78)
E Fn E C 0
= =
k BT k BT
y operamos las expresiones anteriores de n y p tenemos:
3/ 2
1 2 mc*k BT x1 / 2
n=
2 2 h 2

1 + e x
dx
0
3/ 2
. (8.79)
1 2 mv*k BT 1/ 2

y
p= dy
2 2 h 2
0
1 + e y
Las integrales son las mismas en las dos expresiones, excepcin

hecha de y , ya que x e y son variables de integracin que, por si
mismas, no significan nada. Este tipo de integrales se denominan
Captulo 8
integrales de Fermi de orden 1/2, y forman parte de un conjunto ms
amplio de integrales de Fermi de orden n/2 definidas por:

zn / 2
n ( ) =
2

0
1 + e z
dz . (8.80)
Para estas integrales no se conoce ninguna expresin analtica

exacta, para ningn valor de n 0 de modo que su clculo se realiza bien
mediante una aproximacin analtica del integrando suficientemente
precisa 0, o integrndola numricamente para distintos valores de .
Nosotros utilizaremos aqu el segundo mtodo, aunque el primero es ms
general.
Para mantener una conexin ms prxima con la electrnica de
los dispositivos vista en captulos anteriores, vamos a dejar el tratamiento
SECCIN 8.3 219

de las integrales de Fermi y multipliquemos y dividamos las expresiones
de n y p por exp() y exp() respectivamente, y pongmoslo de la forma:
3/ 2 EC 0 E Fn
1 2 mc*k BT
x1 / 2
n=

k BT
e dx
2 2 h 2
0
e + e x
. (8.81)
3 / 2 EV 0 E Fp
1 2 mv*k BT y1 / 2
p=

k BT
e dy
2 2 h 2
0
e + e y
En rgimen de funcionamiento "normal" de la mayora de los

dispositivos electrnicos habituales, la situacin es tal que EFn - EC0 < 0 y
EV0 - EFp < 0, por lo que siempre, en esos casos, exp() < exp(x) y
exp() < exp(y), y, tambin casi siempre, el smbolo "menor" se puede
reemplazar por "mucho menor". As,

x1 / 2 x1 / 2

0
e
+ e x
dx
0
e x
dx =
2
,
(8.82)
y lo mismo se obtiene para huecos. Pongamos (8.81) como:

EC 0 E Fn
2 mc*k BT
3/ 2

x1 / 2
dx
e + e
1 2
n=
2
e k BT
2 h 2 2
x
0 .
EV 0 E Fp (8.83)
2 mv*k BT
3/ 2
1/ 2
dy
1 2 y
p=
2
e k BT
2 h 2 2
0 e +e y

Los productos de constantes previos a los trminos
exponenciales representan lo que normalmente se denomina NC y NV,
densidad equivalente de estados en la banda de conduccin y de valencia
respectivamente. As pues:
EC 0 E Fn
x1 / 2

2
n = NC e k BT
E Fn
dx
0
E
C0
k BT
+ ex .
Captulo 8
e
(8.84)
EV 0 E Fp
y1 / 2

2
p = NV e k BT
EV 0 E Fp
dy
0 k BT
e + ey
Si consideramos una temperatura de 27 C (T = 300 K;
kBT = 0.0259 eV); mc* = 0.067 m0 y mv* = 0.55 m0 (m0 es la masa en
reposo del electrn. Estos datos son propios del GaAs), obtenemos
NC = 4.36 1017 cm-3, NV= 1.02 1019 cm-3 . Para seguir con los clculos,
llamaremos I al termino entre parntesis en ambos casos, y utilizaremos la
tabla Tabla 8.7.1, de la que podemos deducir algunas consecuencias
importantes:

exp[(EC0-EFn)/kBT] (EC0-EFn)/kBT
n p
o o I
(cm-3) (cm-3)
exp[(EFp-EV0)/kBT] (EFp-EV0)/kBT
103 6.91 1.000 4.361014 1.021016

102 4.61 0.996 4.341015 1.021017
50 3.91 0.993 8.661015 2.041017
20 3.00 0.983 2.141016 5.041017
10 2.30 0.967 4.221016 9.921017
7.75 2.05 0.957 5.401016 1.271018
5 1.61 0.936 8.161016 1.921018
2 0.69 0.860 1.871017 4.411018
1 0.00 0.765 3.341017 7.841018
0.5 -0.69 0.641 5.591017 1.311019
0.2 -1.61 0.457 9.961017 2.341019
0.129 -2.05 0.373 1.271018 2.991019
0.1 -2.30 0.329 1.431018 3.371019
Tabla 8.12.1 Clculo de los valores de n y p para distintas posiciones de

los pseudoniveles de Fermi. Las filas sombreadas indican posiciones de
los pseudoniveles de Fermi dentro de las bandas prohibidas
Para situar los pseudoniveles de Fermi en una determinada

posicin respecto de los extremos de las bandas hacen falta
muchos ms huecos que electrones. Por lo tanto, sera
conveniente inyectar electrones en un material muy dopado de
tipo p. Sin embargo, en los materiales dopados a los niveles altos
Captulo 8
de la tabla (~1019 cm-3), los niveles de energa creados por las
impurezas ya no son "individuales", sino que se mezclan entre
ellos creando "bandas de niveles", y tambin interaccionan con
las bandas de energa cambiando la forma del gap, de manera
que ste no queda claramente definido entre estados permitidos y
no permitidos, lo que conlleva que la regla de conservacin de k
ya no tiene que cumplirse necesariamente. Para evitar estas
cuestiones, vamos a seguir con nuestro modelo sencillo.
Si el dopado no es muy alto, entonces la conservacin de la
neutralidad elctrica obligar a que n p y estos provendrn de
la inyeccin elctrica. Por lo tanto, para conseguir situar los
niveles de Fermi de manera que Eg < EFn - EFp necesitaremos un
valor mnimo de n = p = 1.27 1018 cm-3. Este valor se deduce de
SECCIN 8.3 221

los de la tabla, y es el menor que cumple que n = p y
EFn - EFp = Eg. Esta condicin mnima para poder tener ganancia
se denomina condicin umbral para el funcionamiento del lser,
y es uno de los parmetros ms importantes en cualquier clculo
sobre el funcionamiento de estos dispositivos. Lgicamente, si
aumentramos los valores de n y p obtendramos ganancia neta
Por lo tanto, hemos de conseguir esas concentraciones de

electrones y huecos. Estas densidades tan altas darn lugar a una
recombinacin muy intensa que emitir luz -eso es lo que queremos-, y
que provocar una disminucin de la densidad de electrones que, al ser
banda a banda, podemos tomar proporcional al producto de n y p. Si al
mismo tiempo aportamos una densidad de electrones por unidad de
tiempo dada por G (bombeo de portadores), la densidad de electrones en
la banda de conduccin (y huecos en la de valencia) variar como:
dn
= R n p + G , (8.85)
dt
en donde R es el coeficiente de proporcionalidad de la recombinacin, y
para estas densidades de huecos y electrones en GaAs se puede tomar
como R = 210-10 cm-3/sec. En rgimen estacionario, para mantener estas
concentraciones necesitaremos un aporte (bombeo) G dado por:
dn
dt
(
= 0 G = R n p = 2 1010 1.27 1018 )
2
= 3.23 1026 cm 3s 1 . (8.86)
Como la densidad de electrones inyectados es igual a la de

huecos, G se expresa normalmente como:
pares e h
G = 3.23 1026 . (8.87)
cm3 s
Si admitimos ahora que la recombinacin se produce en una
distancia d tpica de 1 m, (ms adelante veremos como obtener esta
distancia) la densidad de corriente J necesaria para tener este valor de G
Captulo 8
es:
1 kA
J = q d G = 1.6 1019 C 10 4 cm 3.23 1026 3
= 5.17 2 . (8.88)
cm s cm
(q es el valor absoluto de la carga del electrn).
Este valor de la corriente es considerablemente grande, y de
todas las magnitudes que intervienen, la que parece ms fcil de
manipular sera la distancia d en la que hay recombinacin, ya que el resto
son parmetros propios del semiconductor. As se hace, y en los apartados
siguientes veremos cmo.
De las expresiones de n y p dadas por (8.83), podemos deducir
que estos parmetros tienen una dependencia muy grande con la
temperatura, y, por ello, tambin lo ser la densidad de corriente umbral.

Especialmente importante es el trmino de la forma exp(-E/kBT), y por lo
general se admite de forma semiemprica que la densidad de corriente
umbral a una temperatura T, J(T), se relaciona con la correspondiente a
otra temperatura T0, J0, por
T T0
(8.89)
J (T ) = J 0 e T0
,
en donde T0 suele tener un valor aproximado de 400 K para un buen lser.
8.13 Diodos lser de homounin
Vamos a ver ahora como se aplicara lo dicho anteriormente a un

diodo lser, y para empezar, consideraremos un diodo exclusivamente de
GaAs, es decir un dispositivo formado por un nico semiconductor, esto
es, un lser de homounin.
La Figura 8.13.1 muestra una estructura tpica de uno de tales
lseres. Los que as se construyeron era bsicamente una unin P-N (de
GaAs, aunque desde el punto de vista del tratamiento terico el
semiconductor puede ser otro). Lo importante es que toda la estructura es
del mismo semiconductor.
La zona sombreada representa la zona de carga espacial, y la
rayada, la zona en la que puede haber emisin de luz, no necesariamente
con coeficiente de ganancia positivo. La longitud de esta zona viene
determinada por la dispersin de la corriente debida, por ejemplo, a la
desigual superficie de los contactos metlicos. La anchura la podemos
determinar a partir del comportamiento general de una unin p-n.
Contactos
Metlicos I
10 m Zona de
Carga
Captulo 8
V
Espacial
p
~1 m
n m
200
Zona activa
Figura 8.13.1 Esquema de un diodo lser de GaAs con dimensiones

tpicas. La zona activa tiene una anchura aproximadamente igual al
contacto metlico superior, y es mayor que la zona de carga espacial
Debido a la alta inyeccin de portadores que hace falta para

situar los pseudoniveles de Fermi dentro de las bandas de conduccin y de
SECCIN 8.3 223

valencia, los dos materiales estn degenerados. Para simplificar el
problema, consideraremos que an as vale la representacin tpica de los
semiconductores con niveles de energa creados por las impurezas bien
definidos (no bandas de impurezas), con los extremos de las bandas de
energa perfectamente delimitados y que se cumple la regla de
conservacin de k.
Otro efecto de la alta inyeccin sobre las uniones p-n (en
general) es que la zona de carga espacial prcticamente desaparece, y en
cambio, los electrones inyectados en la zona p penetran profundamente en
ella, y ah tiene lugar la recombinacin con los huecos, mayoritarios en el
material tipo p. Lo mismo sucede con los huecos en la zona n. Las
profundidades de esta penetracin podemos estimarlas del orden de las
longitudes de difusin Ln = (Dn n)1/2 y Lp = (Dp p)1/2, siendo Dn y Dp los
coeficientes de difusin de huecos y de electrones respectivamente, y n y
p sus vidas medias. Para el GaAs , a estas concentraciones, podemos
tomar como valores tpicos:
n = 600 cm2/(Vs) Dn = n(kBT/q) = 15.51 cm2/s
p = 30 cm2/(Vs) Dp = p(kBT/q) = 0.78 cm2/s,
con lo que vemos que, si admitimos que la vida media de los electrones y
de los huecos, tendremos que:
Ln = Dn n 20 D p p = 4.47 L p , (8.90)
es decir, la longitud de difusin de los electrones ser unas 4.5 veces la

de los huecos. La Figura 8.13.2 muestra la forma de dichas
concentraciones.
p n
pp
nn
Ln pn
np
Lp
Captulo 8
Figura 8.13.2 Representacin esquemtica de las concentraciones de

huecos y de electrones en las zonas p y n en condiciones de alta
inyeccin. La longitud de difusin de los electrones en la zona p es
apreciablemente mayor que la de los huecos en la n.
Para hacer una estimacin aproximada de los valores numricos de las

magnitudes caractersticas de este tipo de dispositivos podemos despreciar
la longitud de difusin de huecos y admitir que toda la recombinacin
tiene lugar en una distancia d tal que
d Ln , (8.91)

Unin
Metalrgica
EC p n
E Fn
EFn E Fp
d
EV
EFp E Fp
Figura 8.13.3 Diagrama de la forma de los pseudoniveles de Fermi en

una unin p-n de GaAs. La variacin espacial de los mismos se produce
aproximadamente en el entorno de la longitud de difusin
Para calcular los parmetros propios de un diodo hemos de

conocer las concentraciones de portadores, o en su lugar, las posiciones
energticas de los pseudoniveles de Fermi en cada punto de la estructura.
Estos datos no son nada simples de obtener, as que para fijar ideas
tomaremos para ellos unos valores razonables.
Los electrones en la zona p, np se recombinan con los huecos all
presentes en densidad pp de acuerdo con
dn p
dt
=
np
p
( )
= p p np . (8.92)
Considerando los mismos valores que en el apartado anterior,

esto es, que pp = 91018 cm-3 y = 210--10 cm3/s obtenemos:
1
n = s = 0.56 ns Ln = 15.51 0.56 109 = 0.93m . (8.93)
1.8 109
Si ahora admitimos que el pseudonivel de Fermi de electrones
est 50 meV por encima del extremo inferior de la banda de conduccin,
y la temperatura de funcionamiento es de 350 K, entonces
(EC - EFn)/kBT =-1.66. De la Tabla 8.12.1, obtenemos n 9.961017 cm-3.
As pues, tenemos una densidad de electrones n que se recombina en una
Captulo 8
distancia d Ln a una velocidad n/r La densidad de corriente J para
mantener esta situacin de no equilibrio es:
qnd kA
J= = 18.49 . (8.94)
r cm 2
Este resultado es parecido al del apartado anterior, aunque algo
diferente por los valores numricos utilizados, y es tpico de los lseres de
homounin. Como se ve, J sigue siendo bastante grande, y para unas
dimensiones como las dadas en la Figura 8.13.1, la intensidad de corriente
que debera circular sera I=370 mA
De los razonamientos utilizados podemos deducir algunas
consideraciones importantes:
SECCIN 8.3 225

- La distancia d en la que hay recombinacin es un parmetro no
controlable tecnolgicamente, esto es, en el momento de disear el
dispositivo. De nuevo vemos que si se consiguiera actuar sobre d se
podra controlar J, y cualquier reduccin de d repercutira en una
reduccin de J, y por lo tanto, de I
- La distancia d es del orden de la longitud de onda de la luz amplificada.
El haz de luz puede extenderse a una distancia mayor que d, de forma que
no toda la intensidad de luz producida participar en la amplificacin.
- La forma tan poco simtrica de la zona donde se produce luz har que el
haz emergente sea muy divergente (se "abra mucho" a medida que nos
alejemos del dispositivo emisor).
Los dos primeros defectos se pueden corregir con el uso de
heterouniones, propias de los lseres semiconductores actuales. El tercero
de ellos se aplica a todos los lseres semiconductores, y es posiblemente
la mayor desventaja de stos frente a los lseres de gas o de estado slido
tipo YAG por ejemplo.
Captulo 8

RESUMEN
En este captulo se ha iniciado el estudio de los dispositivos

optoelectrnicos, empezando con los conceptos bsicos de la interaccin
luz-materia. Partiendo de las ecuaciones de Einstein se han definido los
coeficientes de absorcin y de ganancia de la intensidad luminosa en un
material cualquiera, se ha revisado sucintamente la teora de
semiconductores para establecer las reglas que rigen las transiciones entre
los estados de diferentes bandas, obteniendo la relacin bsica de
conservacin del momento cristalino, que distingue las transiciones
permitidas de las que no lo estn. De esta forma podemos explicar cmo
se produce la amplificacin de la luz en un semiconductor, es decir, como
funciona un amplificador ptico. Si ahora esta luz amplificada la hacemos
ir y volver entre dos espejos situados al inicio y final de la zona de
amplificacin de forma que se constituyan ondas estacionarias y podamos
por lo tanto seleccionar su frecuencia tenemos un oscilador con luz: un
lser. Como en todos los osciladores, se puede establecer una condicin
umbral para el arranque de la oscilacin, y otra de mantenimiento de la
misma. Hemos establecido tales condiciones, las hemos calculado en el
caso de semiconductores de bandas esfricas (tipo GaAs), definiendo a la
vez conceptos de uso ms general como la densidad conjunta de estados,
y se han determinado, la forma de la dependencia de la ganancia con la
frecuencia de la radiacin, as como el perfil de emisin espontnea.
Finalmente, se ha aplicado todo este conocimiento para la determinacin
de la condicin umbral de diodo lser de homounin de GaAs.
Captulo 8
1. Un modelo algo ms realista del GaAs puede obtenerse
admitiendo que la banda de valencia est compuesta por dos
bandas, denominadas banda de huecos ligeros y banda de huecos
pesados, y se describen por la expresin (8.44), reemplazando mv*
por mlh* y mhh* respectivamente (lh = light holes, hh = heavy holes).
Estas bandas tienen la misma energa en k=0 y se pueden tratar
como bandas independientes. Pues bien, considrese una muestra
de GaAs intrnseco con me* = 0.067 m0, mlh* = 0.067m0,
mhh* = 0.55m0 siendo m0 la masa en reposo del electrn
(m0 = 9.110-31 Kg), y Eg = 1.43 eV. Mediante bombeo ptico se
generan 51018 cm-3 electrones en la banda de conduccin (e igual
densidad de huecos en total en las de valencia). Considerando
T=0K
SECCIN 8.3 227

a) Determinar la posicin del pseudonivel de Fermi de electrones
EFn con respecto al extremo inferior de la banda de conduccin
(Rta: 0.1596 eV)
b) Cual es la posicin de EFp relativa a EV0? (Rta: 0.0189 eV)
c) Obtener las densidades de huecos ligeros y pesados (Rta:
17 -3 18 -3
plh = 210 cm , pph=4.810 cm )
d) Aceptando que la energa de los electrones en la banda de
valencia por encima de su mnimo de energa es toda ella energa
cintica, Cul es la "velocidad" de los electrones en el estado de
mayor energa ocupado?. (Rta: 9.141017cm/s)
e) Repetir los apartados anteriores pero considerando que la
temperatura es de T = 300 K. Observar las diferencias. (Para este
apartado es conveniente utilizar alguna herramienta informtica de
clculo numrico)
2. En una muestra de GaAs intrnseco a T = 0 K se generan
pares electrn hueco por absorcin de la radiacin producida por
un haz de luz de un lser de argn con =514.5 nm. Considerar
que la potencia de bombeo es de 103 W/cm3, que cada fotn
absorbido crea un par electrn-hueco, que estos se recombinan de
acuerdo con (8.85), con = 210-10 cm3/s, y que se ha alcanzado
un rgimen estacionario.
a) Cul es la densidad de huecos y de electrones en sus
15 -3
respectivas bandas? (Rta: 3.610 cm )
b) Cul es la distancia EFn - EC0 (en eV)? (Rta: 1.28103 eV)
c) Repetir los apartados anteriores a T 300 K y comparar.
(Tomar los datos necesarios del problema 1. Para el apartado c) es
muy conveniente usar algn programa de clculo numrico)
3. Un semiconductor intrnseco de GaAs se irradia con una
onda tal que h - Eg = 0.05 eV Suponiendo T = 0 K e ignorando los
huecos ligeros,
a) Identificar los niveles de energa en la banda de conduccin y de
Captulo 8
valencia que pueden participar en la transicin, admitiendo

conservacin de k. (Rta: E2-EC0 = 0.044 eV; EV0 - E1 = 0.0054 eV)
b) Determinar la densidad mnima de pares electrn-hueco
necesarios para conseguir ganancia a esa frecuencia. (Rta:
17 -3
7.410 cm )
c) Complicar el problema repitiendo los apartados anteriores sin
despreciar la banda de huecos ligeros y a T = 300 K.
(Tomar los datos necesarios del problema 1. Para el apartado c) es
muy conveniente usar algn programa de clculo numrico)
4. Las dimensiones de un semiconductor pueden llegar a
ser tan pequeas que la difusin de los portadores del punto en
que se producen puede convertirse en un problema. La ecuacin

que rige la generacin y perdida de los poretadores puede ponerse
como:
dn n
= G n2 ,
dt D
siendo D la vida media de difusin, que para este problema

tomaremos de 2.6 ns, y el coefienciente de recombinacin de
huecos y electrones, cuyo valor ser de 210-10 cm3/s.
a) Cul debe ser la concentracin mnima de portadores para que
la velocidad de recombinacin exceda a la de difusin? (Rta:
18 -3
1.910 cm )
b) Si se desea mantener una densidad de portadores de 31018 cm-
3
bombeando con un lser de argn que emite con =514,5 nm, y
cada fotn crea un par electrn hueco, obtener la potencia
absorbida por unidad de volumen de la radiacin de bombeo.
(Rta: 1.14109 W/cm3)
5. En la figura adjunta se muestra un esquema del perfil de
emisin espontnea de un lser de GaAs. La longitud del mismo
es de 680 m, su ndice de refraccin es 3.6, la reflectividad de las
aras es de 0.3, el coeficiente de absorcin residual en el cristal es
-1
10 cm , y la vida media de recombinacin, 1 ns.
m
0
23
68
0
m
1 m 12 meV
1.476 eV
43 meV
Captulo 8
a) Cul es la longitud de onda para la mxima ganancia? (Rta:
0.84 m)
b) Cul es la anchura a mitad de altura de altura (FWHM = Full
Width at Half Maximum) del coeficiente de ganancia en Hz y cm-1?
12 -1
(Rta: 5.110 Hz y 169 cm )
c) Determinar la densidad de portadores necesaria para llevar el
15 -3
lser a la condicin umbral. (Rta: 6.510 cm )
d) Esta concentracin de portadores debe mantenerse mediante
algn tipo de bombeo -inyeccin de portadores, bombeo ptico u
otros. Estimar la mnima potencia de bombeo para mantener una
inversin de 1016 cm-3 en toda la estructura. (Rta: 369 mW)

6. La grfica de la figura muestra el coeficiente de absorcin
a T =0 k de un semiconductor. Si la nuestra se somete a un
bombeo ptico tal que EFn - EC0 = 0.050 eV y EV0 -EFp = 2 meV,
encontrar el valor mximo del coeficiente de ganancia as como la
energa de los fotones a la que se produce.
300
200
(cm )
-1 100
Eg=1.43 eV
25 meV
Captulo 8

REFERENCIAS
J. T. Verdeyen, Laser Electronics, 3rd Edition. Prentice Hall, 1995

A. Yariv, Quantum Electronics, 3rd Edition. John Wiley and Sons, 1989
S.L. Chuang, Physics of Optoelectronic Devices. John Wiley and Sons,
1995
C. Kittel, Introduccin a la Fsica del Estado Slido, 3 Edicin. Ed.
Revert, S.A. Barcelona, 1975.
N. Ashcroft, M. Mermin. Solid State Physics. Holt, Rinehart and Winston,
1976
I. Melchor Ferrer. Tesis Doctoral. Departamento de Electrnica.
Universidad de Granada, 1997
Captulo 8

9 )
9
Captulo
CRECIMIENTO DE
SEMICONDUCTORES.
Fabricacin de una
oblea de Silicio
ndice
9-1 Introduccin 9-4 Produccin de obleas

9-2 Crecimiento en volumen. 9-5 Crecimiento epitaxial
Obtencin de Si cristalino. 9-6 Calidad de las capas cristalinas.
9-3 Crecimiento de materiales Defectos, dislocaciones, impurezas
compuestos. Tcnica LEC. Mtodo de residuales y otras imperfecciones
Bridgman.
Objetivos
Describir los principales mtodos de crecimiento en volumen de un cristal

semiconductor.
Explicar como se fabrica una oblea.
Definir los diferentes tipos y tcnicas de crecimiento epitaxial.
Presentar los principales defectos que se pueden producir en un cristal y
comentar sus efectos en el comportamiento elctrico del semiconductor.
Palabras clave
Mtodo de Czochralski. Homoepitaxia. Posicin substitucional
Mtodo de Zona Flotante. Heteroepitaxia. Defecto Frenkel.
Policristalin Epitaxia en fase liquida o LPE Gettering.
Monocristalino. Epitaxia en fase gaseosa o VPE
Coeficiente de segregacin. Epitaxia por haces
Tcnica LEC. moleculares (M.B.E.).
Mtodo de Bridgman. Posicin intersticial
9.1 Introduccin
Los semiconductores ms importantes para la fabricacin tanto

de dispositivos discretos como de circuitos integrados son, con diferencia,
el silicio (Si) y el arseniuro de galio (GaAs). El diagrama de la Figura
9.1.1 muestra el proceso de crecimiento de una oblea del semiconductor
correspondiente a partir de los materiales iniciales:
Figura 9.1.1: Esquema del proceso de fabricacin de una oblea.

Los materiales de partida (SiO2 para el silicio y galio y arsnico
para el GaAs) son tratados qumicamente para obtener un semiconductor
policristalino de gran pureza. Partiendo de este semiconductor de alta
pureza, se crecen, por diferentes tcnicas lingotes de semiconductor
monocristalino de determinado dimetro. Finalmente estos lingotes se
cortan en obleas que son limpiadas y pulidas. Sobre estas superficies
especulares se fabricarn por ltimo los diferentes dispositivos
electrnicos. Una tecnologa relacionada muy de cerca con el crecimiento
de cristales, involucra el crecimiento de capas delgadas de semiconductor
monocristalino. Esta tcnica se denomina Epitaxia. El crecimiento
epitaxial permite controlar los perfiles de dopado, optimizando as la
fabricacin de dispositivos y circuitos.
Captulo 9
9.2 Crecimiento en volumen. Obtencin de Si cristalino.
9.2.1 Obtencin de Si puro.

El material inicial para el crecimiento de lingotes de silicio es
una forma relativamente pura de arena (SiO2) denominada cuarcita. La
cuarcita se coloca en un horno junto con varias formas de carbn (hulla,
coke, astillas de madera), dando lugar a la reaccin siguiente:
234 CAPTULO 9 CRECIMIENTO DE SEMICONDUCTORES

SiC(solido) + SiO2(solido) Si(solido) + SiO(gas) + CO(gas)
Esta reaccin produce silicio metalrgico (MGS) con una pureza

del 98%. Este silicio no es todava lo suficientemente puro para poder
utilizarlo en la fabricacin de circuitos electrnicos. Por lo tanto es
necesario un proceso de purificacin. Para llevar a cabo tal proceso, el
silicio es pulverizado y tratado con cloruro de hidrgeno para obtener
triclorosilano (SiHCl3 ), de acuerdo con la reaccin:
SiO2(solido) + 3HCl(gas) SiHCl3(gas) + H2(gas)
A temperatura ambiente el triclorosilano es un lquido. La

destilacin fraccionada de este lquido permite eliminar las impurezas
indeseadas. A continuacin, el triclorosilano se reduce con hidrgeno para
obtener silicio electrnico (EGS : Electronic Grade Silicon):
SiHCl3(gas) + H2(gas) Si(solido) + 3HCl(gas)
Esta reaccin tiene lugar en un reactor que contiene una barra de

silicio caliente que sirve para que el silicio electrnico se deposite sobre
ella. El EGS es un silicio policristalino de alta pureza (concentracin de
impurezas en una parte por mil millones) y es el elemento de partida para
crear silicio monocristalino.
9.2.2 Crecimiento en volumen.

Una vez que se ha conseguido silicio de alta pureza o EGS
(Electronic Grade Silicon). Para la fabricacin de un CI se requiere Silicio
con estructura cristalina. Para conseguir un cristal de Si se pueden utilizar
varias tcnicas. Las ms importantes son: el mtodo de Czochralski y el
mtodo de Zona Flotante
Metodo de Czochralski
El mtodo de Czochralski es el mtodo empleado en el 90% de

los casos para obtener silicio monocristalino a partir de silicio
policristalino (EGS). Este mtodo utiliza para el crecimiento de cristales
un aparato denominado "puller", que consta de tres componentes
Captulo 9
principales como muestra la Figura 9.2.1
SECCIN 9.2 235

Figura 9.2.1 Puller de Czochralski. Fuente:Libro VLSI Technology
de Sze
(a) Un horno, que incluye un crisol de slice fundida (SiO2 ), un
soporte de grafito, un mecanismo de rotacin (en el sentido de las agujas
del reloj) un calentador y una fuente de alimentacin.
(b) Mecanismo de crecimiento del cristal, que incluye un soporte
para la semilla (muestra patrn del cristal que se pretende crecer) y un
mecanismo de rotacin (en el sentido contrario al de las agujas del reloj).
(c) Mecanismo del control de ambiente. Incluye una fuente
gaseosa (argn por ejemplo), un mecanismo para controlar el flujo
gaseoso y un sistema de vaciado.
El proceso de crecimiento se detalla a continuacin. El silicio
policristalino (EGS) se coloca en el crisol y el horno se calienta a una
temperatura superior a la de fusin del silicio obtenindose el material
fundido (MELT). A continuacin, se suspende sobre el crisol una muestra
pequea del tipo de cristal que se quiere crecer (<111> por ejemplo). Al
Captulo 9
introducir la semilla en el fundido, parte de la misma se funde, pero la punta

de la misma an toca a la superficie del lquido. Entonces lentamente
empieza a levantarse. El progresivo enfriamiento en la interfase slido-
lquido proporciona un silicio monocristalino con la misma orientacin
cristalina que la semilla pero de mayor dimetro.

Figura 9.2.2: Formacin de una barra de Si cristalino mtodo de
Czochralski. Fuente:Libro VLSI Technology de Sze
Controlando cuidadosamente la temperatura, la velocidad de
elevacin y rotacin de la semilla y la velocidad de rotacin del crisol, se
mantiene un dimetro preciso del cristal. Mientras los lingotes son
estirados, se refrescan para que adquieran un estado slido. La longitud
del lingote vendr determinada por la cantidad de silicio fundido que hay
en el crisol. La velocidad tpica de crecimiento es de pocos milmetros por
minuto.
En este proceso se aaden la cantidad de impurezas necesarias
para formar un semiconductor tipo N o P con el dopado deseado.
Normalmente la concentracin de impurezas es de 1015 cm-3. Para
conseguir esta concentracin se incorpora cuidadosamente una pequea
cantidad de dopante por ejemplo Fsforo (para conseguir semiconductor
tipo N) o Boro (para tipo P) al Silicio fundido. La cantidad tpica es de un
microgramo por cada kilogramos de silicio. Para tener un mejor control se
Captulo 9
aade silicio altamente dopado al Silicio intrnseco fundido.
La concentracin de dopante del silicio una vez que se solidifica
es siempre inferior a la del silicio fundido. Esta segregacin causa que la
concentracin del dopante aumente a medida que la barra de cristal crece.
La concentracin de impurezas es menor en lado de la semilla que en el
otro extremo. Tambin se tiene un pequeo gradiente de concentracin a
lo largo del radio de la barra de cristal. La relacin entre estas dos
concentraciones se define como coeficiente de segregacin en equilibrio, k0:
SECCIN 9.2 237

Cs
k0
Cl
donde Cs y Cl son las concentraciones en equilibrio en el slido y en
el lquido respectivamente.
La Figura 9.2.3 muestra algunos lingotes crecidos por el mtodo
de Czochralski.
Figura 9.2.3: Lingotes de Si crecidos por el mtodo de Czochralski

http://www.sumcosi.com/products/products2.html
Como se observa en la tabla siguiente, el valor de k0 para la
mayora de los dopantes habitualmente utilizados es menor que la unidad lo
que significa que durante el crecimiento los dopantes son rechazados hacia el
fundido. Consecuentemente, ste estar progresivamente ms enriquecido en
dopante a medida que se crece el cristal.
Si GaAs
Dopante k0 Tipo Dopante k0 Tipo
As 0.3 n S 0.5 n
Bi 7x10-4 n Se 0.1 n
C 0.07 n Sn 0.08 n
Li 10-2 n Te 0.064 n
O 0.5 n C 1 n/p
P 0.35 n Ge 0.018 n/p
Sb 0.023 n Si 2 n/p
Captulo 9
Te 2x10-4 n Be 3 p
Al 2.8x10-3 p Mg 0.1 p
Ga 8x10-3 p Zn 0.42 p
B 0.8 p Cr 5.7x10-4 Semi-
aislante
Au 2.5x10-5 Deep Fe 3x10-3 Semi-
lying aislante
Tabla 9.2.1: Coeficientes de segregacin para distintos dopantes

Consideremos el caso de un cristal que est siendo crecido a partir
de un fundido de masa inicial M0 y concentracin de dopante inicial M0. Sea
S la cantidad de dopante que queda en el fundido cuando se ha crecido un
cristal de masa M. Supongamos ahora que el cristal aumenta su masa en dM,
lo que corresponde a una disminucin -dS en el peso del dopante presente en
el fundido.
Si Cs es la concentracin de impurezas en el cristal en ese
momento, CsdM ser el peso de las impurezas aadidas al cristal en este
crecimiento infinitesimal, y en consecuencia
- dS = Cs dM (9.1)
El peso del fundido restante tras crecer un cristal de masa M, ser
M0-M, por lo que la concentracin de dopante en el lquido es:
S
Cl = (9.2)
M0 - M
de donde,
S dM
- dS = Cl k0 dM = k0 (9.3)
M0 - M
obtenindose finalmente la siguiente ecuacin diferencial:
dS dm
= - k0 (9.4)
S M0 - M
Conocida la cantidad inicial de dopante presente en el fundido,
S0=C0M0, podemos integrar la ecuacin anterior:
S M
dS - dM

C0 M 0
S
= k0
0 M0
-M
(9.5)
Integrando la ecuacin anterior obtenemos:
M
k0
S
= 1 - (9.6)
C0 M0 M0
Como por otro lado tenemos que
S
Cl = (9.7)
M0 - M
Captulo 9
Cl (M0 - M ) M
k0
= 1 - (9.8)
C0 M 0 M0
De donde finalmente se obtiene la concentracin de dopante en el
cristal:
k0 - 1
M
Cs = C0 k0 1 - (9.9)
M0
SECCIN 9.2 239

A medida que el cristal crece, la concentracin inicial de dopado
C0k0 va disminuyendo si k0<1, e ir aumentando para k0>1. Cuando k01, se
obtiene una distribucin uniforme de impurezas.
Coeficiente de segregacin efectivo

Mientras se crece el cristal, los dopantes son rechazados hacia el
fundido continuamente (k0<1). Si la velocidad de rechazo es mayor que la
velocidad a la que el dopante es transportado por difusin hacia el interior
del fundido, se produce en el lquido un gradiente de concentracin de
dopante, como muestra Figura 9.2.4. Podemos definir un coeficiente de
segregacin efectivo, ke, cmo la relacin entre la concentracin de dopante
en el slido Cs, y la concentracin de dopante en el fluido lejos de la
interface, Cl.
Figura 9.2.4:Gradiente de concentracin de dopante

Consideremos una pequea lmina de fundido de espesor , tal que
fuera de esta lmina la concentracin de dopante tiene una concentracin
constante Cl. Dentro de la lmina, la concentracin de dopante puede
describirse, en condiciones estacionarias, por la ecuacin de continuidad
(analoga con la ecuacin de continuidad de portadores en semiconductores):
2
dC d C
0=v +D 2
(9.10)
dx dx
donde v es la velocidad de crecimiento del cristal, D el coeficiente de
difusin del dopante en el fundido y C la concentracin de dopante en el
fundido. La solucin a esta ecuacin diferencial de 21 orden con coeficientes
constantes es de la forma:
v
C = A1 e- D x + A2 (9.11)
Captulo 9
donde A1 y A2 son las constantes a determinar por las condiciones de

contorno. La primera condicin de contorno es que C=Cl(0) en x=0. La
segunda condicin es la de conservacin del nmero total de dopantes, esto
es, la suma de flujos de dopante en la interface debe ser cero. Considerando
la difusin de los tomos de dopante en el fundido (despreciando la difusin
en el slido) tendremos que:
dC
D + ( Cl (0) - Cs ) v = 0 (9.12)
dx x=0

Teniendo en cuenta las condiciones de contorno anteriores y que
C=Cl para x=, tendremos que
-
v Cl - Cs
e D = (9.13)
Cl (0) - Cs
por lo que el coeficiente de segregacin efectiva queda en la forma:
Cs k0
ke = (9.14)
Cl k0 + (1 - k0 ) e- D
v
mientras que la distribucin de dopante en el cristal sigue la misma

ley anterior, pero sustituyendo k0 por ke:
ke - 1
M
Cs = C0 ke 1 - (9.15)
M0
Los valores de ke son mayores que los de k0 y puede aproximarse a
1 para valores grandes del parmetro de crecimiento v/D. La distribucin
uniforme (ke61) puede obtenerse empleando una velocidad elevada de
crecimiento y una velocidad de rotacin pequea ( es inversamente
proporcional a la velocidad de rotacin).
El Silicio fabricado por el mtodo de Czochralski contiene una
considerable cantidad de oxigeno, debido a la disolucin del crisol de
Slice (SiO2). Este oxigeno no es perjudicial para el silicio de baja
resistividad usado en un circuito integrado, adems puede controlar el
movimiento accidental de impurezas metlicas. Sin embargo para
aplicaciones de alta potencia donde se necesita Si con alta resistividad
este oxigeno es un problema. En estos casos se usa el mtodo de Zona
Flotante.
Metodo de Zona flotante
El mtodo de "float-zone" se utiliza para crecer silicio

monocristalino con concentracin de impurezas ms bajas que las
normalmente obtenidas por el mtodo de Czochralski.
El cilindro de silicio policristalino se sostiene verticalmente y se
conecta a uno de sus extremos a la semilla, girndose todo como muestra la
figura. El cilindro de silicio se encierra en un recipiente de cuarzo y se
mantiene en una atmsfera inerte (argn por ejemplo).
Captulo 9
SECCIN 9.2 241

Figura 9.2.5: Mtodo de zona flotante
http://www.oja-services.nl/iea-pvps/ ar02/dnk.htm
Durante la operacin, una pequea zona (pocos centmetros) del
cristal se hunde mediante un calentador que se desplaza a lo largo de todo el
cristal desde la semilla. El silicio fundido es retenido por la tensin
superficial entre ambas caras del silicio slido. Cuando la zona flotante se
desplaza hacia arriba, el silicio monocristalino se solidifica en el extremo
inferior de la zona flotante y crece como una extensin de la semilla.
Captulo 9
Mediante este proceso de "float zone" pueden obtenerse materiales con

resistividades ms altas que mediante el mtodo de Czochralski. Adems,
como no se necesita crisol, no existe, como en el caso anterior, posible
contaminacin desde el crisol.

Figura 9.2.6: Puller para zona flotante de la empresa GTI
http://www.gt-equipment.com/
Para evaluar la distribucin de dopado de un proceso "float-zone",
consideremos el modelo simplificado de la figura anterior. Supongamos que
la concentracin inicial uniforme de dopante en el cilindro policristalino es
C0. Sea L la longitud de la zona fundida a una distancia x, A la seccin
transversal del cilindro y d la densidad del silicio. Sea S la cantidad de
dopante presente en la zona fundida. Cuando la zona fundida avanza dx, la
cantidad de dopante aadida al fundido es:
C0 d A dx (9.16)
mientras que la cantidad de dopante que desaparece debido a que es
incorporada al silicio monocristalino es:
dx
Cs d A dx = ke S (9.17)
L
donde ke es el coeficiente de segregacin efectiva. En consecuencia
la variacin en la cantidad de dopante en la zona fundida es:
k S
dS = C0 d A - e dx (9.18)
L
Integrando
x S
dS
dx = ke S (9.19)
0 S0
C0 d A -
L
donde S0=C0dAL es la cantidad inicial de dopante en la zona
fundida. Como resultado de la integral anterior se obtiene:
[ ]
Captulo 9
C0 A d L
1 - (1 - ke ) e- L
k x e
S= (9.20)
ke
Como Cs=keCl, y Cl que es la concentracin de dopante en el
lquido viene dada por:
S
Cl = (9.21)
A d L
SECCIN 9.2 243

finalmente la concentracin de dopante en el cristal se expresa en la
forma:
[
Cs = C0 1 - (1 - ke ) e
-
ke x
L ] (9.22)
Puesto que Cs es menor que C0, este mtodo, al igual que el mtodo
de Czochralski puede emplearse para purificar cristales.
Para ciertos dispositivos conmutadores (tiristores) se utilizan
grandes reas del chip (una oblea entera para un slo dispositivo). Esto
implica la necesidad de un dopado homogneo en toda la oblea. Para obtener
esto, se utiliza una lmina de silicio monocristalino crecida mediante la
tcnica de "float-zone" con un dopado mucho ms pequeo que el
finalmente requerido. A continuacin, la lmina se irradia con neutrones
trmicos. Este proceso denominado irradiacin de neutrones da lugar a una
transmutacin del silicio en fsforo obtenindose silicio monocristalino tipo-
n:
Si14 + neutrones Si14 + radiaci n P15 + radiaci n
30 31 31
La profundidad de penetracin de neutrones en silicio es de 100cm,

por lo que el dopado es muy uniforme en toda la lmina.
9.3 Crecimiento de materiales compuestos. Tcnica LEC.

Mtodo de Bridgman.
Los materiales iniciales para la obtencin de arseniuro de Galio

(GaAs) son los elementos puros arsnico y galio. Estos elementos se utilizan
para sintetizar GaAs policristalino. Al ser el arseniuro de galio una
combinacin de dos materiales, su comportamiento es muy diferente al del
silicio. La figura siguiente muestra el diagrama de fases del sistema galio-
arsnico:
Captulo 9
Figura 9.3.1: Diagrama de fases galio-arsnico.

La abcisa representa la composicin de los dos componentes en
trminos del porcentaje de peso atmicos (escala inferior) y porcentaje de
peso (escala superior). Consideremos por ejemplo, un fundido con una
composicin en arsnico inicial x. Cuando se baja la temperatura, la
composicin permanecer fija hasta que se alcance la lnea "lquidus".
Cuando se alcance dicha temperatura, (T1,x), empezar a solidificar material
con un 50% de tomos de arsnico, es decir, arseniuro de galio.
Al contrario que el silicio, el arsnico y el galio tienen presiones de
vapor muy elevadas a la temperatura de fusin del arseniuro de galio. Esto
significa que el arsnico es voltil y se evapora fcilmente a la temperatura
de fusin, tendiendo a abandonar el fluido y a condensarse sobre las paredes
del recipiente. En su fase de vapor, el arsnico existe cmo As2 y As4. Para
evitar la salida del arsnico del fundido, todas las manipulaciones de ste
deben realizarse en condiciones de sobre-presin de arsnico.
Para sintetizar arseniuro de galio, se utiliza un sistema que consiste
en un tubo de cuarzo sellado en el que se ha hecho el vaco. Este tubo se
coloca en un horno tal que tiene dos zonas, cada una de ellas a una
temperatura diferente. El arsnico de alta pureza se coloca en un recipiente
de grafito y se calienta a 610 1C, mientras que el galio de alta pureza se
coloca en otro recipiente de grafito y se calienta hasta por encima de la
temperatura de fusin del arseniuro de galio (1238 1C) En estas condiciones,
se establece una sobrepresin de arsnico que:
(1).-permite el transporte de vapor de arsnico hacia el fundido de
galio, obtenindose arseniuro de galio, y
(2).-evita la descomposicin del arseniuro de galio cuando se
forma (debido a la alta presin de vapor de arsnico).
Cuando el fundido se enfra, se obtiene arseniuro de galio
policristalino de alta pureza.
9.3.2 Tcnica LEC (Liquid-Encapsulated-Czochralski).

Para obtenerse GaAs monocristalino a partir del semiconductor
policristalino, pueden emplearse diferentes tcnicas. Puede utilizarse el
mtodo de Czochralski anteriormente detallado para el silicio. Sin embargo,
debido a la alta presin de vapor del arsnico a la temperatura de fusin del
arseniuro de galio, hay que tomar ciertas precauciones puesto que de lo
contrario, el arsnico abandonara rpidamente el fundido con lo que
nicamente quedara galio en el fundido. Por ejemplo, el proceso puede
hacerse en un ambiente con alta presin de arsnico, para evitar la
Captulo 9
evaporacin del arsnico presente en el fundido. Sin embargo, lo que
realmente se hace es aislar el fundido mediante una capa de un segundo
material (xido brico) que impide la salida del arsnico del fundido como
muestra la Figura 9.3.2
SECCIN 9.4 245

Figura 9.3.2: (a) Tcnica LEC, (b) Puller Czochralski
http://www.taloma.com/cwarwick/ thesis/figure_3_1.gif
A esta tcnica se le denomina tcnica LEC (Liquid-Encapsulated-
Czochralski), y permite, de la misma forma que el mtodo de Czochralski
para el silicio, obtener GaAs monocristalino.
Captulo 9
9.3.3 Tcnica de Bridgman

Existen otras tcnicas que permiten obtener GaAs monocristalino a
partir de un fundido de GaAs policristalino. La figura siguiente muestra un
sistema que emplea la tcnica de Bridgman para obtener GaAs
monocristalino:

Figura 9.3.3: Tcnica de Bridgman
Se utiliza un horno de dos zonas. La zona de la izquierda se
mantiene a una temperatura de 610 1C para producir en el sistema una sobre
presin de arsnico que impida la vaporizacin excesiva del arsnico en el
GaAs fundido. La zona derecha, al contrario, se mantiene a una temperatura
justo por encima del punto de fusin del arseniuro de galio. El tubo sellado
est fabricado de cuarzo, y el recipiente donde se coloca el GaAs
policristalino de grafito. Cuando el horno se desplaza hacia la derecha, el
GaAs fundido se enfra por el extremo izquierdo, donde se coloca una
semilla (patrn con la orientacin cristalogrfica deseada para el cristal
resultante). El enfriamiento gradual del fundido de esta forma permite el
crecimiento de un cristal de GaAs. La distribucin de impurezas puede
describirse por las mismas ecuaciones anteriores:
ke -1
M
Cs = C0 k e 1 - (9.23)
M0
Cs k0
ke = (9.24)
Cl k 0 + (1 - k 0 ) e- D
v
donde la velocidad de crecimiento viene dada por la velocidad de

desplazamiento del horno en la direccin perpendicular.
Captulo 9
SECCIN 9.4 247

Figura 9.3.4: Horno vertical de Bridgman de tres zonas (izquierda) :
Horno vertical de Bridgman de cuatro zonas industrial (derecha)
http://www.cyberstar.fr/crystal/bridgman.htm
9.4 Produccin de obleas.

Captulo 9
Figura 9.4.1: Lingote monocristalino de Czochralski

Despus de crecido el cristal, la primera operacin a realizar es
quitar los extremos del lingote, tanto el de la semilla, como el ltimo
extremo crecido:
Figura 9.4.2:Proceso de corte de la barrra de silicio.

La operacin siguiente es desgastar la superficie hasta que quede
definido el dimetro del lingote. A continuacin, y paralela a la generatriz
del cilindro se hacen unas marcas planas para especificar la orientacin del
cristal y el tipo de conductividad del material. La figura muestra las marcas
realizadas y el significado de stas:
Figura 9.4.3: Tipos de marcas y su significado.

Una vez realizadas estas operaciones, el lingote est preparado para
ser cortado en obleas. Cortadas las obleas, las dos caras de estas son tratadas
con una mezcla de Al2O3 y glicerina para producir una superficie plana
homognea con un error de "2 m. Esta operacin daa y contamina la
superficie y bordes de la oblea. Para reparar estos daos, las obleas son
tratadas mediante ataques qumicos que posteriormente veremos. El paso
Captulo 9
final en la obtencin de las obleas es el pulido, cuyo propsito es obtener una
superficie especular dnde puedan definirse los detalles de los dispositivos
electrnicos.
SECCIN 9.4 249

9.5 Crecimiento epitaxial.
El trmino epitaxia procede del griego "epi" (sobre) y taxis

(arreglo), y se aplica al proceso usado para crecer una capa delgada
cristalina sobre un substrato cristalino. En un proceso epitaxial, el
substrato de la oblea acta como la semilla en el crecimiento de un cristal.
Los procesos epitaxiales se diferencian de los procesos de crecimiento de
volumen antes mencionados en que la capa epitaxial puede crecerse a
temperaturas substancialmente ms pequeas que las del punto de fusin
del material (sobre un 30-50 % ms bajas). Cuando un material se crece
epitaxialmente sobre un substrato del mismo material, el proceso se
denomina homoepitaxia. Si la capa y el substrato son de materiales
diferentes, tal como el caso de AlxGa1-xAs sobre GaAs, el proceso se
denomina heteroepitaxia. En cualquier caso, en heteroepitaxia, las
estructuras cristalinas del substrato y de la capa crecida deben ser
parecidas si se pretende obtener un crecimiento cristalino.
Existen diferentes tipos de procesos epitaxiales:
-Epitaxia en fase gaseosa o VPE, en la que se crece la capa cristalina a

partir de los reactivos en fase gaseosa.
-Epitaxia en fase lquida LPE, en la que los reactivos utilizados para

crecer la capa cristalina estn en fase lquida.
-Epitaxia por haces moleculares MBE. Los reactivos involucrados en

este proceso son haces de tomos o molculas, en un entorno de muy alto
vaco.
En los dispositivos de silicio, el proceso epitaxial ms importante es

la epitaxia en fase gaseosa (VPE):
Captulo 9

9.5.2 Vapour Phase Epitaxy (VPE)
Las obleas de silicio se introducen en un recipiente sobre un soporte
de grafito, como muestra la figura:
Figura 9.5.1: Vapour-Phase Epitxy (VPE)

En el recipiente se introduce la fuente gaseosa, tpicamente
tetracloruro de silicio (SiCl4) y se calienta todo a una temperatura de 12001C,
dndose la reaccin:
SiCl4(gas) + 2H2(gas) Si(solido) + 4HCl(gas)
Pero adems se produce tambin la reaccin siguiente:
SiCl4(gas) + Si(solido) 2SiCl2(gas)
Por lo tanto, si la concentracin de tetracloruro de silicio (SiCl4) es

demasiado elevada, predominar la segunda reaccin, por lo que se
producir una eliminacin de silicio del substrato en vez del crecimiento de
la capa epitaxial.
La Figura 9.5.2muestra el efecto de la concentracin de SiCl4 en el
gas reactivo sobre la velocidad de crecimiento de la capa epitaxial.
Inicialmente, la velocidad crecimiento aumenta linealmente con la
Captulo 9
concentracin de SiCl4, alcanzndose un valor mximo. Despus de este
mximo, la velocidad de crecimiento disminuye a medida que aumenta la
concentracin de SiCl4, llegando un momento en que la velocidad es
negativa, es decir, ocurre la reaccin de eliminacin de silicio. Generalmente
la capa epitaxial de silicio se crece en la regin de bajas concentraciones en
la que se verifica un comportamiento lineal:
SECCIN 9.6 251

Figura 9.5.2: Velocidad de crecimiento (VPE)
La capa epitaxial puede crecerse con un cierto dopado. El dopante
se introduce a la vez que el SiCl4 en la mezcla gaseosa. Como dopante tipo
p se utiliza el diborano (B2Cl4), mientras que la arsina (AsH3) y la fosfina
(PH3) se utilizan como dopantes tipo n.
Es posible crecer epitaxialmente tambin arseniuro de galio
mediante un proceso de epitaxia en fase gaseosa. Como el arseniuro de galio
se descompone en arsnico y galio por evaporacin, no es posible su
transporte directo en fase de vapor. Un procedimiento alternativo es usar As4
para el componente de arsnico y cloruro de galio GaCl3 para la componente
de galio. La reaccin que conduce al crecimiento epitaxial del GaAs es:
As4 + 4GaCl3 + 6H2 4GaAs + 12HCl
El As4 se genera trmicamente por descomposicin de la arsina:
As4 + 4GaCl3 + 6H2 4GaAs + 12HCl
El As4 se genera trmicamente por descomposicin de la arsina:
4 AsH 3 As 4 + 6 H 2
mientras que el cloruro de galio se obtiene a travs de la reaccin:
6 HCl + 2 Ga 2 GaCl3 + 3 H 2
Los reactivos se introducen en el reactor con un gas portador (H2),
mientras que las obleas de GaAs se mantienen a una temperatura entre 650
1C y 850 1C. Para evitar la descomposicin trmica del substrato y de la
lmina crecida cmo consecuencia de la elevada presin de vapor del
arsnico, debe existir una sobrepresin suficiente de arsnico.
Captulo 9
Otro procedimiento alternativo para obtener una capa epitaxial de

GaAs es el proceso de deposicin qumica de gases metal-orgnicos:
MOCVD (Metal-Organic-Chemical-Vapor-Deposition). Se utilizan
compuestos metalorgnicos como el trimetilgalio, Ga(CH3)3, que junto con
la arsina (AsH3) proporcionan, de acuerdo con la reaccin siguiente la capa
epitaxial de GaAs:
AsH3 + Ga (CH3 )3 GaAs + 3 CH 4
Durante el proceso de epitaxia, puede introducirse la cantidad
adecuada de dopante en el arseniuro de galio para obtener el dopado

deseado. El proceso se realiza aadiendo los dopantes en fase gaseosa a la
mezcla gaseosa utilizada. Como dopantes tipo n, se utilizan hidruros de
azufre o selenio, o tetrametilestao. Para conseguir un dopado tipo p, se
aade dietilzinc o dietilcadmio; tambin se utiliza cloruro de cromilo
(CrO2Cl2) para introducir cromo en el arseniuro de galio para obtener capas
semiaislantes.
-Cintica de crecimiento.
Consideremos la figura siguiente:
Figura 9.5.3:Esquema de una reaccin VPE

Sea Cg la concentracin de reactivos en la mezcla gaseosa, lejos de
la interface gas-substrato. Sea Cs la concentracin de reactivos justo en la
interface. Sea F1 el flujo de reactivos desde el volumen del gas hacia la
interface (flujo es el nmero de molculas que cruzan un rea unidad en la
unidad de tiempo). Sea F2 el flujo correspondiente de especies reactivas
consumidas en la reaccin epitaxial. Supongamos que F1 viene dado por:
F1 = h g (Cg - Cs ) (9.25)
donde hg es el coeficiente de transferencia de masa en la fase de
vapor, y viene dada por:
3 d v
hg = Dg (9.26)
2 L
siendo Dg la difusividad del gas, su viscosidad, d su densidad, v
la velocidad a la que es introducido el gas y L la longitud del tubo donde se
realiza el crecimiento epitaxial.
Por otro lado, el flujo consumido por la reaccin qumica que tiene
lugar en la superficie de la capa crecida puede expresarse cmo:
F2 = k s Cs (9.27)
donde ks es la constante de velocidad de la reaccin. En el estado
Captulo 9
estacionario ambos flujos sern idnticos, por lo que tendremos que:
F F1 = F2 (9.28)
de donde se obtiene que la concentracin de reactivos en la
interface es:
SECCIN 9.6 253

Cg
Cs =
(9.29)
1 + ks
hg
La velocidad de crecimiento de la capa semiconductora viene dada
por el flujo de estados estacionarios, F, dividido por el nmero de tomos de
semiconductor incorporados a una unidad de volumen de la lmina, Ca:
F k s h g Cg
v= = (9.30)
Ca k s + h g Ca
Ca tiene un valor de 5x1022 tomos/cm3 para el silicio y de 4.4x1022
tomos/cm3 para el arseniuro de galio.
Cmo Cg= y Ct, donde "y" es la fraccin molar de las especias
reactivas y Ct el nmero total molculas por cm3 de gas (reactivos ms gas
portador) se obtiene que la velocidad de crecimiento de la capa epitaxial:
F k s h g Cg
v= = (9.31)
Ca k s + h g Ca
La expresin anterior indica que la velocidad de crecimiento, para
una fraccin molar dada, est determinada por el menor de ks o hg:
- Si ksn hg entonces la velocidad de crecimiento viene dada por:
Ct
ks hg _ v = ks y (9.32)
Ca
es decir, la velocidad de crecimiento est determinada por cmo de
rpido se produzca la reaccin en la superficie del semiconductor. Se dice
que el proceso est controlado por la velocidad de reaccin superficial.
- Por otro lado, si ks o hg, entonces, la velocidad de crecimiento:
Ct
ks hg _ v = hg y (9.33)
Ca
es decir, la velocidad de crecimiento est determinada por cmo de
rpido llegan los reactivos a la superficie de la oblea. En este caso se dice
que el proceso est controlado por la transferencia de masa.
La Figura 9.5.4muestra la dependencia con la temperatura de la
velocidad de crecimiento para varias fuentes de silicio. A bajas temperaturas
(regin A) la velocidad de crecimiento sigue una ley exponencial,
Captulo 9
v _ e- Ea / KT 1 (Ea -1.5eV). A ms altas temperaturas (regin B) la

velocidad de crecimiento es esencialmente independiente de la temperatura.
Para obtener una lmina epitaxial de gran calidad las temperaturas
de crecimiento deben ser relativamente altas. Adems, el crecimiento
epitaxial debera hacerse a una temperatura a la que la velocidad de
crecimiento sea insensible a variaciones de la temperatura. Por lo tanto, el
crecimiento epitaxial en fase de vapor se produce generalmente en la regin
de transferencia de masa (altas temperaturas).

Figura 9.5.4: Velocidad de crecimiento epitaxial frente a la temperatura
9.5.3 Epitaxia por haces moleculares (M.B.E.)

La epitaxia por haces moleculares es un proceso epitaxial
(crecimiento de la lmina delgada de semiconductor monocristalino) que
involucra la reaccin de uno o ms haces trmicos de tomos o molculas
con una superficie cristalina en condiciones de alto vaco (10-10 Torr). De
esta forma se consigue un control muy preciso tanto en la composicin
qumica cmo en los perfiles del dopante. La epitaxia por haces moleculares
(MBE) tiene un gran nmero de ventajas comparada con la epitaxia en fase
de vapor (VPE), alguna de las cuales se enumeran a continuacin:
-Procesado a bajas temperaturas (400 a 800 1C)
-Control preciso del perfil del dopado.
-Crecimiento de mltiples capas monocristalinas con espesores atmicos.
(superredes).
La figura siguiente muestra esquemticamente un sistema de
crecimiento MBE para GaAs:
Captulo 9
Figura 9.5.5 Esquema de un reactor MBE
SECCIN 9.6 255

Para evaporar As, Ga y los diferentes dopantes se utilizan diferentes
hornos de efusin realizados con nitruro de boro piroltico. Todos los hornos
se alojan en un recipiente en el que se mantiene un alto vaco (10-10 Torr). La
temperatura de cada horno se ajusta para dar la velocidad de evaporacin
deseada. El soporte del substrato gira continuamente para proporcionar capas
epitaxiales uniformes.
Antes de crecer la capa epitaxial es necesario realizar una limpieza
de la superficie. Esto puede hacerse "in-situ" cociendo a altas temperaturas la
muestra, lo que hace que desaparezcan las impurezas por evaporacin, o por
difusin hacia el interior del volumen. MBE puede usar una mayor variedad
de dopantes que VPE. Adems, puesto que el crecimiento se hace a capas
atmicas, el perfil de dopado puede ser controlado de una forma muy
precisa, sin ms que controlar los flujos relativos de dopantes y de silicio o
arseniuro de galio.
La temperatura del substrato para el crecimiento MBE est en el
rango 400 a 800 1C. La velocidad de crecimiento est comprendida entre
0.001 a 0.3 m/min.
9.6 Calidad de las capas cristalinas. Defectos,

dislocaciones, impurezas residuales y otras
imperfecciones.
Un cristal real, tal como una oblea semiconductora como las que
acabamos de estudiar, difiere en varios aspectos de un cristal ideal:
1.- El cristal real es finito, por lo que los tomos de la superficie
estn incompletamente ligados, rompindose de esta forma la periodicidad
de la red.
2.- Presenta defectos que influyen fuertemente sobre las
propiedades elctricas, mecnicas y pticas de los semiconductores.
Hay cuatro tipos de defectos diferentes en un semiconductor: (a)
puntuales ; (b) dislocaciones; (c) de rea, (d) de volumen.
(a) Defectos puntuales.

Cualquier tomo extrao a la red incorporado tanto en posicin
substitucional (en un lugar regular) o en posicin intersticial (entre lugares
regulares) es un defecto puntual. Un tomo ausente de la red provoca una
vacante que tambin es considerada como un defecto puntual. Un tomo
situado en posicin intersticial al lado de una vacante se denomina defecto
Captulo 9
Frenkel. Los defectos puntuales son particularmente importantes en los

procesos de difusin y oxidacin. La difusin de muchas impurezas depende
de la concentracin de vacantes, al igual que la velocidad de oxidacin del
silicio. Para ser elctricamente activos, los tomos en la red deben estar
colocados, por lo general, en posicin substitucional, creando de esta forma
niveles de energa en la banda prohibida del semiconductor.

Figura 9.6.1:Tipo de defectos puntuales
(b) Dislocaciones o defectos de lnea.

La figura siguiente muestra una red cristalina que presenta este tipo
de defecto, que consiste en la existencia de un plano extra de tomos AB
intercalado en la red. Este tipo de defectos son no-deseados puesto que
actan como lugares de precipitacin para impurezas metlicas que degradan
las caractersticas de los dispositivos.
Figura 9.6.2: Ejemplo de dislocaciones en una red
(c) Defectos de rea.
Captulo 9
Los defectos de rea representan una superficie de discontinuidad
en la red. Existen dos defectos tpicos:
-Twins. Representa un cambio en la orientacin cristalogrfica en un plano.
-Contorno granular aparece cuando se produce una transicin entre

cristales que no tienen una orientacin cristalogrfica particular a cristales
con una orientacin determinada.
SECCIN 9.6 257

Estos tipos de defectos se inducen durante el crecimiento del cristal.
Los cristales que presentan alguna de estos tipos de defectos no son tiles
para la construccin de circuitos integrados.
(d) Defectos de volumen.

Los precipitados de impurezas o tomos de dopantes constituyen la
cuarta categora de defectos en cristales semiconductores. Estos defectos se
producen como consecuencia de la solubilidad de las impurezas en el
material anfitrin. Hay una concentracin especfica de impurezas que la red
anfitriona puede aceptar en una solucin slida del material anfitrin y la
impureza. La solubilidad de la mayora de las impurezas disminuye a medida
que disminuye la temperatura. Por lo tanto, si a una temperatura dada, se
introduce la concentracin mxima permitida por su solubilidad de una
impureza en un cristal, y a continuacin este se enfra a temperaturas ms
bajas, la nica posibilidad de alcanzar el estado de equilibrio es precipitando
el exceso de tomos de impureza. Sin embargo, la diferencia de volumen
entre el cristal y el precipitado de la impureza da lugar a dislocaciones.
-Impurezas residuales.
Tanto el carbono como el oxgeno son impurezas residuales (no
intencionadamente introducidas) que aparecen al crecer el cristal. Las
concentraciones de carbn y oxgeno son mucho mayores en los cristales
crecidos mediante la tcnica de Czochralski que mediante la tcnica del
"float zone", debido a la disolucin del crisol de slice (que proporciona
oxgeno) y a la contaminacin del fundido con carbono procedente del
soporte de grafito.
Las concentraciones tpicas de carbono estn en el rango 1016 a 1017
tomos/cm3. Carbono entra en posicin substitucional en el silicio dando
lugar a la formacin de defectos.
En cuanto al oxgeno, las concentraciones tpicas caen dentro del
rango 1017 a 1018 tomos/cm3. Al contrario que el carbono, el oxgeno tiene
tanto efectos perjudiciales como beneficiosos.
-Perjudiciales. Puede actuar como donador, perturbando de esta

forma la resistividad de la red proporcionada por el dopado
intencionadamente introducido en el cristal.
-Beneficiosos. Por otro lado, los precipitados de oxgeno pueden ser

usados para gettering. Por gettering se entiende el proceso consistente en
Captulo 9
eliminar impurezas no deseadas o defectos de la regin de la oblea dedicada

a fabricar dispositivos electrnicos. Cuando la oblea se somete a altas
temperaturas (1050 1C en N2) el oxgeno se evapora de la superficie. Esto
hace disminuir el contenido de oxgeno cerca de la superficie, y de esta
forma la precipitacin de oxgeno no ocurre cerca de la superficie de la
oblea. El tratamiento crea una zona libre de defectos (zona desnuda) para la
fabricacin de dispositivos. Ciclos trmicos adicionales pueden utilizarse
para fomentar la formacin de precipitados de oxgeno en el interior de la
oblea que actan como sumideros (que atraen) impurezas, de manera que los

tomos de impurezas son atrados hacia estos zonas, dejando el resto de las
zonas, donde se fabricarn los dispositivos libres de impurezas.
9
Figura 9.6.3: Gettering
La profundidad de la zona desnuda (libre de impurezas) depende
del tiempo y de la temperatura de los ciclos de temperatura. La figura
siguiente muestra la anchura de la zona desnuda en funcin del tiempo, para
diferentes condiciones ambientales a las que se realiza el proceso:
Figura 9.6.4 Espesor de la zona libre de impurezas (zona desnuda) frente

al tiempo de tratamiento trmico
En cuanto al arseniuro de galio, suele estar altamente contaminado
por el crisol. Sin embargo, para aplicaciones fotnicas no supone restriccin
alguna debido al alto valor del dopado requerido en la mayora de los casos.
Para aplicaciones de circuitos integrados, el arseniuro de galio se dopa con
Captulo 9
cromo para obtener una resistividad inicial de 109 -cm. Oxgeno es una
impureza no deseada en el arseniuro de galio debido a la formacin de
complejos que aumentan la resistividad de la oblea. Para minimizar la
contaminacin de oxgeno puede emplearse crisoles de grafito. Mediante la
tcnica de Bridgman se obtiene una densidad de dislocaciones un orden de
magnitud ms pequea que la obtenida mediante el mtodo de Czochralski
SECCIN 9.6 259

REFERENCIAS
[1] S. Sze. VLSI Technology, Ed. Mcgraw-Hill.

[2] J.D.Plummer, M.D.Deal, P.B.Griffin, Silicon VLSI Technology,
Ed.Prentice Hall.
[3] Chang and S. Sze, ULSI Technology, Ed. Mcgraw-Hill.
[4] Streetman and Banerjee, Solid State Electronic Devices, Prentice
Hall,Fifth Edition, 2000.
[5] Glosario: http://semiconductorglossary.com/
Captulo 9

C
10 IMPURIFICACIN
CONTROLADA DE
Captulo
SEMICONDUCTORES.
Implantador
ndice
10-1 Introduccin. Difusin e 10-6 Implantacin Inica.

Implantacin Inica. Energa y dosis.
10-2 Difusin. 10-7 Mecanismos de parada.
Ecuacin de Fick. 10-8 Reactivacin de Impurezas.
10-3 Perfiles de difusin. Desorden y recocido.
10-4 Difusin extrnseca. 10-9 Efectos relacionados con la
10-5 Efectos relacionados Implantacin inica.
con la difusin.
Objetivos
Conocer las razones por las que es necesario contaminar determinadas zonas de
una muestra semiconductora.
Describir los diferentes procedimientos existentes para la impurificacin
controlada de semiconductores. Establecer las principales ventajas,
inconvenientes y diferencias de los diferentes procedimientos.
Obtener modelos analticos que nos proporcionen el perfil de dopado en funcin
de las variables tecnolgicas de proceso.
Obtener la ecuacin de la difusin de Fick y obtener soluciones a la misma una
vez establecidas las condiciones iniciales y de contorno.
Obtencin de mscaras para la difusin y la implantacin inica a partir de
dixido de silicio.
Difusin lateral.
Palabras Clave
Difusin. Difusin Intrnseca. Rango.
Implantacin Inica. Difusin extrnseca. Rango proyectado.
Impurezas. Difusin con concentracin Parada nuclear.
Substitucional. de dopante constante en la Parada electrnica.
Vacantes. superficie. Acanalamiento.
Intersticios. Difusin con cantidad de Implantacin lateral.
Ecuacin de Fick. dopante constante.
Perfil Impurezas. Mscaras.
Coeficiente de difusin. Difusin lateral.
10.1 Introduccin. Difusin e Implantacin Inica
Para la construccin de dispositivos electrnicos es necesario

introducir localmente en el semiconductor cantidades controladas de
Dopantes
impurezas en posicin substitucional (dopantes). Para ello se utilizan
Defectos puntuales, que
generalmente alguna de las dos siguientes tcnicas: difusin o
consisten en tomos de
impurezas que sustituyen a un
implantacin inica. Con estas tcnicas se puede dopar selectivamente el
tomo de la red cristalina, substrato del semiconductor y producir regiones tipo p tipo n segn
ocupando su misma posicin, y convenga.
que suelen tener un electrn ms
(donadores) o un electrn menos
(aceptores), modificando de esta
forma la conductividad intrnseca
del cristal al aadir portadores de
carga: electrones en el caso de
impurezas donadoras, y huecos
en el caso de impurezas
aceptadoras.
Captulo 10
Figura 1.1 Perfil de impurezas obtenido mediante la difusin de fsforo

en Silicio a 1000C durante 30 minutos.
264 CAPTULO 10 IMPURIFICACIN CONTROLADA DE SEMICONDUCTORES

Hasta comienzos de 1970, el dopado selectivo se realizaba
principalmente mediante difusin a altas temperaturas. En este mtodo los
tomos de dopante se colocan en la superficie del semiconductor o cerca
de ella por deposicin a partir del propio dopante en fase gaseosa o bien a
partir de xidos dopados. La concentracin de dopante disminuye
montonamente a medida que se aleja de la superficie, y el perfil de
dopado depende tanto de la temperatura como del tiempo de difusin
(Figura 10.1.1).
Captulo 10
Figura 10.1.2. Perfil de impurezas resultante de la implantacin inica de

fsforo en silicio.
SECCIN 11.1 INTRODUCCIN. DIFUSIN E IMPLANTACIN INICA 265

A partir de 1970, muchas operaciones de dopado selectivo han
sido realizadas mediante tcnicas de implantacin inica. En esta tcnica,
los tomos del dopante son implantados en el interior del semiconductor
por medio de haces inicos de alta energa. El perfil del dopado tiene un
mximo en el interior del semiconductor (Figura 10.1.2), y est
determinado por la masa de los iones y la energa con que se hacen incidir
los mismos sobre la superficie semiconductora. Las ventajas de la
implantacin inica sobre la difusin son un control preciso de la cantidad
de dopantes introducidos, la reproductibilidad de los perfiles de impurezas
y una menor temperatura de proceso.
10.2 Difusin. Ecuacin de Fick
Para producir la difusin de impurezas en el interior del

semiconductor, se colocan las obleas del mismo en el interior de un horno
a travs del cual se hace pasar un gas inerte portador que contenga el
dopante deseado. El sistema es similar al empleado en la oxidacin
trmica. Los rangos de temperatura van entre 800 y 1200C para el silicio
y 600 y 1000C para el arseniuro de galio. (Figura 10.2.3)
Para el silicio, el dopante ms usual es el boro en el caso de
impurezas tipo p, y el arsnico y fsforo en el caso de impurezas tipo n.
Estos tres elementos tienen una alta solubilidad en silicio (5x1020 cm-3) en
el rango de temperatura de difusin, como muestra la figura 10.2.4. La
introduccin de estos dopantes puede hacerse de muy diferentes formas a
partir de fuentes slidas (BN, As2O3, P2O5), lquidas (BBr3, AsCl3, POCl3)
y gaseosas (B2H6, AsH3 y PH3). Generalmente el material elegido es
transportado hasta la superficie del semiconductor por un gas inerte (N2).
Para la difusin de impurezas en el arseniuro de galio, hay que
utilizar tcnicas especiales debido a la alta presin de vapor del arsnico,
para evitar la prdida de ste por evaporacin. Estos mtodos especiales
incluyen la difusin en ampollas selladas con una alta sobrepresin de
arsnico, y la difusin en un horno abierto con una capa protectora de
xido dopado. Para dopado tipo p se utilizan aleaciones de Zn-Ga-As y
ZnAs2 en el caso de ampollas selladas y ZnO-SiO2 para el horno abierto.
Como dopantes tipo n se utilizan tanto el azufre como el selenio. La
figura 10.2.5 muestra una fotografa de un horno de difusin.
Captulo 10

Figura 10.2.3.- Diferentes sistemas de difusin, con fuentes lquidas,
gaseosas y slidas.
Captulo 10
SECCIN 10.2 DIFUSIN. ECUACIN DE FICK 267

Figura 10.2.4. Solubilidad de diferentes sustancias en silicio en funcin
de la temperatura.
Captulo 10
Figura 10.2.5. Horno de difusin con el mdulo de control a la izquierda

y cuatro reactores de difusin.

1.2.1 Ecuacin de Fick.
El proceso de difusin en un semiconductor puede verse como el
movimiento de los tomos de dopantes por la red cristalina a travs de las
vacantes e intersticios de la misma, como consecuencia de un gradiente de
concentracin de impurezas, como muestra la figura 10.2.6
Figura 10.2.6. La difusin de las impurezas es provocada por un

gradiente de concentracin.
A temperaturas elevadas los tomos de la red vibran en torno a
su posicin de equilibrio. Existe por lo tanto una probabilidad finita de
que el tomo que forma la red adquiera la suficiente energa para
abandonar su lugar en la red y pase a ocupar un intersticio dejando una
vacante. Cuando un tomo de impurezas ocupa la vacante dejada por el
tomo anfitrin, el proceso se denomina difusin por vacante (a). Si un
tomo intersticial se mueve de un lugar a otro del cristal sin ocupar un
sitio de la red, entonces el mecanismo se denomina difusin por
intersticios (b). La figura 10.2.7 muestra los dos mecanismos de difusin:
(a) (b)
Figura 2.7 Mecanismos de difusin: (a) por vacantes; (b) por intersticios.
Captulo 10
En general ambos mecanismos de difusin pueden estar

presentes en el movimiento de las impurezas a travs de un substrato
cristalino, aunque dependiendo del tipo de impureza o substrato puede
dominar uno u otro mecanismo. En general, la facilidad de una impureza

a moverse a travs de un substrato se caracteriza por el coeficiente de
difusin D.
Para obtener una ecuacin que nos relacione la evolucin de la
concentracin de impurezas con el tiempo como consecuencia del
movimiento de impurezas en el interior del semiconductor, consideremos
la figura 10.2.8. Si C(x) es la concentracin de impurezas en un punto x
del cristal, supondremos que el flujo de impurezas en ese punto x, F(x),
que atraviesa una superficie unidad por unidad de tiempo es proporcional
a C(x):
C ( x )
F (x ) = D (10.1)
x
donde la constante de proporcionalidad D se denomina coeficiente de
difusin o difusividad. De acuerdo con esto, el flujo de tomos de dopante
es proporcional al gradiente de concentracin, y stos se movern desde
regiones con alta concentracin a regiones con ms baja concentracin, tal
como indica el signo menos.
Consideremos una capa infinitesimal de semiconductor de
espesor dx como muestra la figura 10.2.8
C(x)
Superficie F(x) F(x+dx)

semiconductor
x dx
Figura 10.2.8. Modelo de Fick para la difusin de impurezas.

Captulo 10

El cambio en la concentracin C(x) de tomos de dopante con el
tiempo en dx a una distancia x de la superficie puede escribirse como la
diferencia de flujo de tomos de dopante que entran en dicha regin por la
izquierda y el flujo de tomos de dopante que salen de ella por la derecha
C ( x, t )
dx = F ( x ) F ( x + dx ) (10.2)
t
Desarrollando en serie de Taylor, F(x+dx) hasta primer orden y
sustituyendo se obtiene:
C (x, t ) F ( x ) C ( x, t )
= = D (10.3)
t x x x
Si el coeficiente de difusin, D, es constante, se obtiene
finalmente:
C ( x, t ) 2 C ( x, t )
=D (10.4)
t x 2
Esta ecuacin se conoce con el nombre de ecuacin de difusin

de Fick, y puede emplearse para calcular la concentracin de dopante en
todo instante en el interior del cristal, una vez que se fijen las condiciones
iniciales y de contorno para poder resolverla.
La figura 10.2.9 muestra los coeficientes de difusin empricos,
medidos para bajas concentraciones en silicio y arseniuro de galio. Se
observa una dependencia del tipo exponencial:
Ea

D = D0 e kT (10.5)
donde D0 es el coeficiente de difusin para temperatura infinita y Ea la

energa de activacin. Para el modelo de difusin por intersticios, Ea est
relacionada con la energa requerida para mover los tomos de dopante de
un intersticio a otro; en este caso, los valores de Ea caen entre 0.5 y 1.5eV,
tanto para el silicio como para el arseniuro de galio. Por el contrario, para
el modelo de difusin por vacantes, la energa de activacin, Ea est
relacionada tanto con la energa de movimiento como con la energa de
formacin de vacantes. Por ello, para la difusin por vacantes, la energa
de activacin es mayor que en el caso de difusin por intersticios,
tomando valores entre 3 y 5eV. En la figura 10.2.9, puede observarse que
para los dopantes con mayor coeficiente de difusin (parte superior de las
grficas (cobre, litio, sodio)) la pendiente de las curvas, esto es, la energa
Captulo 10
de activacin, Ea, es menor de 2eV, siendo el movimiento atmico

intersticial el mecanismo de difusin dominante. Sin embargo, para las
impurezas con menor coeficiente de difusin (parte inferior de las

grficas) la energa de activacin es mayor de 3eV, siendo la difusin por
vacantes el mecanismo principal.
Figura 10.2.9. Coeficientes de difusin empricos de diferentes impurezas

en silicio y arseniuro de galio frente al inverso de la temperatura.
10.3 Perfiles de difusin
El perfil del dopado obtenido a travs de difusin depende de las

condiciones iniciales y de contorno. Vamos a estudiar en este apartado
dos casos importantes de difusin:
1.-Difusin con concentracin de dopante constante en la
superficie.
Los tomos de impureza son transportados a partir de una fuente
gaseosa hacia la superficie semiconductora. La fuente gaseosa mantiene a
nivel constante la concentracin de superficial durante todo el proceso de
difusin.
2.- Difusin con cantidad total de dopante constante.
Se deposita inicialmente una cantidad fija de dopante sobre la
superficie de la oblea. Este dopante se difunde a continuacin hacia el
interior de la oblea. La concentracin en la superficie disminuye a medida
Captulo 10
que transcurre el proceso de difusin.

1.3.1 Difusin con concentracin de dopante constante en
la superficie
Para poder resolver la ecuacin de Fick , (Eq.10.4) necesitamos
fijar condiciones iniciales y las condiciones de contorno.
Bajo la suposicin bajo la cual se obtuvo la ecuacin 10.4 de que
el coeficiente de difusin no depende de la concentracin, sin prdida de
generalidad podemos fijar como condicin inicial:
C ( x, t = 0) = 0 (10.6)
esto es, inicialmente la concentracin de dopante en el semiconductor es
cero. En cuanto a las condiciones de contorno:
C ( x = 0, t ) = cte = C S (10.7)
C ( x = , t ) = 0 (10.8)
donde Cs es la concentracin en la superficie (x=0) que es independiente
del tiempo (esta condicin es la que da nombre al mtodo). La segunda
condicin de contorno establece que a grandes distancias de la superficie
no hay tomos de dopante.
La solucin a la ecuacin de difusin de Fick con estas
condiciones iniciales y de contorno viene dada por:
x
C ( x, t ) = C S erfc (10.9)
2 Dt
donde erfc es la funcin error complementaria y Dt la longitud de
difusin. La figura siguiente muestra, tanto en escala lineal como en
escala logartmica la concentracin normalizada de impurezas como
funcin de la profundidad para tres valores diferentes de la longitud de
difusin (D se mantiene fija). Se observa que a medida que aumenta el
tiempo el dopante penetra cada vez ms hacia el interior del
semiconductor.
Captulo 10
10.3 PERFILES DE DIFUSIN 273

Figura 10.3.1. Perfiles de difusin con concentracin de dopante
constante para diferentes tiempos de difusin.
El nmero total de tomos de dopante por unidad de rea en el
semiconductor viene dado al integrar la concentracin de dopante a toda
la estructura:

Q (t ) = C ( x, t )dx (10.10)
0
Teniendo en cuenta la forma de C(x,t) se obtiene finalmente:
2
Q (t ) = C S Dt 1.13 Dt (10.11)

La ecuacin 10.11 pone de manifiesto que la cantidad de dopante
aumenta a medida que aumenta el tiempo. Finalmente el gradiente del
perfil de difusin puede obtenerse derivando la concentracin de tomos
de dopante (Ecuacin 10.9) teniendo en cuenta las propiedades de la
funcin error complementaria:
x2
dC C
= S e 4 Dt (10.12)
dx x ,t Dt
Captulo 10
1.3.2 Difusin con cantidad total de dopante constante

En este caso se deposita una cantidad fija de dopante sobre la
superficie del semiconductor que va difundindose por el mismo poco a

poco. La condicin inicial de este problema es la misma que en el caso
anterior, es decir, suponemos que no hay inicialmente tomos de dopante
en el interior del semiconductor:
C ( x, t = 0 ) = 0 (10.13)
Las condiciones de contorno por el contrario son ahora:

C (x, t )dx = S
0
(10.14)
C ( x = , t ) = 0 (10.15)
donde S es la cantidad total de dopante por unidad de rea. Con estas
condiciones de contorno, la solucin a la ecuacin de Fick (Ecuacin
10.4) es una distribucin gaussiana:
x2

C ( x, t ) =
S
e 4 Dt (10.16)
Dt
Puesto que la cantidad total de dopante permanece constante, a
medida que este se difunde hacia el interior del semiconductor deber
disminuir su concentracin en la superficie:
C ( x = 0, t ) C S (t ) =
S
(10.17)
Dt
La figura 10.3.2 muestra el perfil de la distribucin normalizada
por la cantidad total de dopante. Se observa en la figura la reduccin de la
concentracin superficial a medida que aumenta el tiempo de difusin, y
se ensancha el perfil de la distribucin. El gradiente del perfil del dopado
viene dado por:
x2
dC xS
= e 4 Dt (10.18)
2 (Dt )
32
dx x ,t
Captulo 10

Figura 10.3.2. Perfiles de difusin con cantidad total de dopante
constante para diferentes tiempos de difusin.
Las dos tipos de difusiones que hemos estudiado (funcin error y
funcin gaussiana) son funciones de la distancia normalizada x / 2 Dt .
Por lo tanto si se normaliza la concentracin de dopado con la
concentracin en la superficie, podemos representar cada distribucin con
una nica curva vlida para todo t. Hay que hacer notar que mientras para
la funcin error complementaria Cs es una constante, para la distribucin
gaussiana, la variable de normalizacin depende del tiempo (Figura
10.3.3).
En la fabricacin de circuitos integrados, generalmente se utiliza
un proceso de difusin de dos pasos: En un primer paso se lleva a cabo un
proceso de difusin con concentracin superficial constante
(predeposicin). A continuacin se lleva a cabo una difusin con
cantidad de dopante constante (redistribucin). Para la mayora de los
casos prcticos, la longitud de difusin para la etapa de predeposicin es
mucho ms pequea que la longitud de difusin para la etapa de
distribucin. Por lo tanto, podemos considerar que el perfil de impurezas
conseguido mediante la etapa de predeposicin es una funcin delta en la
superficie.
Captulo 10

Figura 10.3.3. Concentraciones normalizadas frente a distancias
normalizadas para la funcin error complementada (erfc) y la distribucin
gaussiana.
10.4 Difusin extrnseca
Hasta ahora hemos considerado que el coeficiente de difusin es

constante. Esto ocurre nicamente cuando la concentracin de dopado es
ms pequea que la concentracin intrnseca del semiconductor, ni a la
temperatura de difusin. Por ejemplo para T=1000C, ni=5x1018cm-3 para
el GaAs y ni=5x1017cm-3 para Si. Cuando la concentracin de dopado es
ms pequea que la concentracin intrnseca se habla entonces de
difusin intrnseca, para la cual los coeficientes de difusin son
constantes y se obtienen los perfiles que acabamos de estudiar. Por el
contrario si la concentracin del dopado es mayor que la concentracin
intrnseca ni a la temperatura de difusin, entonces se habla de difusin
extrnseca, y los coeficientes de difusin dependen de la concentracin de
impurezas, tal como muestra la figura 10.4.1, esto es, produciendose un
aumento del coeficiente de difusin al aumentar la concentracin de
dopantes.
Captulo 10

Figura 10.4.1. Evolucin del coeficiente de difusin en funcin de la
concentracin de dopantes.
En la regin intrnseca, los perfiles de dopado de difusiones
secuenciales o simultneas, pueden determinarse por superposicin, es
decir, las difusiones pueden tratarse independientemente.
Cuando los coeficientes de difusin dependan de la
concentracin de impurezas, no podremos utilizar la ecuacin de difusin
de Fick para determinar el perfil del dopado, y habr que utilizar por
contra la ecuacin de Fick generalizada:
C ( x, t ) C ( x, t )
= D (10.19)
t x x
Supongamos el caso en el que el coeficiente de difusin pueda
escribirse en la forma:

C
D = DS (10.20)
CS
donde CS es la concentracin en la superficie, DS es el coeficiente de
difusin en la superficie y un entero positivo. En este caso, la ecuacin
de difusin proporciona una ecuacin diferencial ordinaria que puede
resolverse numricamente. La figura 10.4.2 proporciona las soluciones en
condiciones de concentracin constante en la superficie para diferentes
valores de .
Captulo 10

Figura 10.4.2. Diferentes perfiles normalizados de difusin extrnseca.
En la figura 10.4.2 se aprecia que para cuando el coeficiente de
difusin depende de la concentracin, los perfiles de difusin son mucho
ms abruptos que los obtenidos cuando el coeficiente de difusin es
constante.
Captulo 10
Figura 10.4.3. Perfiles de difusin para una difusin extrnseca.
10.4 DIFUSIN EXTRNSECA 279

Los coeficientes de difusin de las impurezas ms usadas en
silicio dependen con la concentracin: arsnico y boro depende
linealmente con la concentracin, mientras que el coeficiente de difusin
del fsforo depende del cuadrado de la concentracin, por lo que
proporcionan uniones muy abruptas cuando se difunden sobre un dopado
con impurezas del tipo contrario. El fsforo tiene una alta difusividad en
silicio de ah que se utilice para formar impurezas profundas.
10.5 Efectos relacionados con la difusin
1.5.1 Efecto de difusiones sucesivas

Frecuentemente, en el proceso de fabricacin de un circuito
integrado hay diferente procesos de difusin. Cada proceso de difusin
supone el someter toda la oblea a una temperatura T durante un periodo
de tiempo t. Las impurezas introducidas previamente en el semiconductor
por procesos de difusin o implantacin anteriores tambin se movern
modificando su concentracin.
Si todos los procesos de difusin se producen a la misma
temperatura, donde el coeficiente de difusin es constante, entonces la
longitud de difusin viene dado por:
(Dt )eff = D1 (t1 + t2 + K) = D1t1 + D1t2 + K (10.22)

La expresin 10.21 viene a decir que hacer una difusin con un
tiempo total t1+t2 es lo mismo que hacer una difusin durante un tiempo t1
y posteriormente otra difusin, a la misma temperatura durante un tiempo
t2.
Matemticamente, podramos aumentar el tiempo t2 en la
expresin 10.21 multiplicando por un factor D2/D1, quedando:
D
(Dt )eff = D1t1 + D1t 2 2 = D1t1 + D2 t 2 (10.22)
D1
y obtener as una expresin para la longitud de difusin efectiva total para
un dopante que se difunde a una temperatura T1 con difusividad D1
durante un tiempo t1 y posteriormente se difunde a una temperatura T2
con una constante de difusin D2 durante un tiempo t2. En general, la
longitud de difusin total viene dada por la suma de las longitudes de
difusin de cada proceso:
(Dt )eff = D1t1 + D2 t 2 + K = Di ti (10.23)

i
Captulo 10

1.5.2 Mscaras para la difusin de SiO2
Las difusividades de los dopantes usualmente utilizados son
mucho ms pequeas en SiO2 que en silicio. Por lo tanto, el dixido de
silicio puede emplearse como una mscara efectiva de aislamiento frente
al paso de impurezas. Este efecto es la base del desarrollo de la moderna
tecnologa electrnica: Se deposita una capa de xido sobre la superficie
del semiconductor. En este xido se abren ventanas mediante un proceso
de etching o grabado. De esta forma se consigue incorporar impurezas en
reas selectivas del dopado.
En el caso del dixido de silicio el proceso de difusin puede
describirse mediante las dos siguientes etapas. Durante la primera etapa
las impurezas del dopante reaccionan con el dixido de silicio para formar
vidrio. A medida que el proceso contina el espesor del vidrio aumenta
hasta que todo el dixido de silicio se convierta en vidrio. Una vez
formado el vidrio, las impurezas de dopante se difunden por el vidrio, y
tras alcanzar la interfase vidrio-silicio, penetran y se difunden por el
interior del silicio. Durante la primera etapa el dixido de silicio es
totalmente efectivo en proteger el silicio de las impurezas del dopante. En
consecuencia, el espesor del xido requerido para la proteccin del silicio
viene determinada por la velocidad de formacin del vidrio la que a su
vez est determinada por el coeficiente de difusin de las impurezas en el
dixido de silicio. Las constantes de difusin tpicas en dixido de silicio
de los dopantes ms utilizados son, a 900 C, 4x10-19cm2/s para arsnico
3x10-19cm2/s para boro, y 10-18cm2/s para fsforo, mucho ms pequeas
que en silicio como puede observarse en la figura 10.2.9.
La figura 10.5.1 compara los perfiles de fsforo obtenidos
mediante una difusin a T=1000C durante t=30 minutos sobre SiO2
(negro) y sobre Si (rojo). Obsrvese cmo la penetracin de impurezas de
boro en la capa de dixido de silicio es mucho menor que en el caso de
silicio. La figura 10.5.2 muestra el espesor mnimo de xido trmico
crecido en ambiente seco requerido para formar una mscara efectiva para
la difusin de boro y fsforo en funcin del tiempo y de la temperatura.
Puesto que la constante de difusin del fsforo en el SiO2 es mayor que la
del boro, se necesitan espesores ms grandes de xido para fabricar las
mscaras para la difusin del fsforo.
Captulo 10
10.5 EFECTOS RELACIONADOS CON LA DIFUSIN 281

Figura 10.5.1. Prfiles de impurezas obtenidos mediante la difusin de
fsforo en Silicio y SiO2.
Captulo 10
Figura 10.5.2. Espesor mnimo de la mscara de SiO2 requerido para

impedir la difusin de boro y fsforo en el substrato.

1.5.3 Redistribucin de impurezas durante la oxidacin
trmica
Al producirse la oxidacin trmica del silicio, se consume el
silicio prximo a la superficie. Como consecuencia se produce la
redistribucin de las impurezas contenidas en el silicio. Esta
redistribucin depende de diferentes factores. Un primer factor es el
conocido coeficiente de segregacin. Cuando dos fase slidas se ponen en
contacto (silicio + oxido) las impurezas en ambos slidos se redistribuyen
hasta alcanzar el equilibrio. La relacin entre las concentraciones de
impurezas en el silicio y en el dixido de silicio se conoce con el nombre
de coeficiente de segregacin, k :
Concentracin en equilibrio impurezas en Si
k= (10.23)
Concentracin en equilibrio impurezas en SiO 2
Si el factor de segregacin para una determinada impureza es
mayor que 1, k>1, las impurezas son rechazadas del xido hacia el silicio,
aumentando la concentracin de impurezas en el silicio. Si k<1, entonces
las impurezas se mueven rpidamente hacia el SiO2, disminuyendo la
concentracin de impurezas en el silicio.
Captulo 10
Figura 10.5.3. Redistribucin de impurezas en silicio como consecuencia

de la oxidacin trmica.

Hay que tener en cuenta un segundo factor que influye sobre la
redistribucin de impurezas, y es la facilidad con la que las impurezas se
puedan mover a travs del SiO2 y escapar al ambiente gaseoso. La figura
10.5.3 resume las posibles combinaciones entre los factores anteriores,
mostrando los perfiles de impurezas resultantes tras la oxidacin.
En el caso de silicio, los dopantes tipo N, fsforo y arsnico
presentan un coeficiente de segregacin mayor que 1, por lo que las
impurezas son rechazadas del SiO2 al Si, producindose el aumento de la
concentracin en la superficie del silicio. Por el contrario, el boro presenta
un coeficiente de segregacin menor que la unidad, y por lo tanto se
produce una disminucin de la concentracin de impurezas en la
superficie del silicio (Figura 10.5.4).
Figura 10.5.4 Perfiles de boro, fsforo y arsnico en silicio tras una

oxidacin trmica.
1.5.4 Redistribucin de impurezas durante el crecimiento
epitaxial.
Al igual que en el caso de la oxidacin trmica, tambin se
produce una redistribucin de impurezas durante el crecimiento epitaxial.
De esta forma el perfil de impurezas real se separa del perfil abrupto.
Durante el crecimiento epitaxial, la temperatura es tan elevada que se
produce la difusin de impurezas tanto hacia el substrato como hacia la
capa epitaxial crecida, como se muestra en la figura 10.5.5 donde se
representa los perfiles de boro y fsforo, cuando sobre un substrato de
Captulo 10
silicio tipo p con un dopado NA=5x1015cm-3, se crece una capa epitaxial

de silicio tipo n, con dopado ND=2x1016cm-3.

Figura 10.5.5. Perfil de boro y fsforo obtenidos tras el crecimiento
epitaxial de una capa de silicio de 0.5m de espesor.
Figura 10.5.6. Perfil de boro obtenido tras el crecimiento epitaxial de una

capa de silicio de 0.5m de espesor
Captulo 10
La figura 10.5.6 muestra, el perfil total obtenido (en azul) cuando

sobre un substrato tipo p con una concentracin NA-sub=3x1016cm-3, se
crece una capa epitaxial de silicio tipo p, pero con una concentracin
menor de NA-epi=5x1015cm-3. Obsrvese como el perfil total se separa de

un perfil escalonado como consecuencia de la redistribucin de impurezas
durante el crecimiento epitaxial.
1.5.5 Difusin lateral
La ecuacin de difusin unidimensional que hemos considerado
hasta ahora no es vlida en los extremos de las ventanas abiertas en el
xido de mscara. En estos puntos las impurezas se difundirn tanto hacia
abajo, como lateralmente, por lo que habr que considerar un tratamiento
bidimensional. La figura siguiente muestra las lneas de concentracin de
dopante constante para el caso de difusin con concentracin constante en
la superficie, y difusividad independiente de la concentracin.
Figura 10.5.7. Contornos de difusin en torno al extremo de una ventana

abierta en la mscara de xido.
La figura 10.5.7 muestra que la penetracin lateral es del orden
del 80% de la profundidad alcanzada en la direccin vertical. Para
difusividades dependientes de la concentracin la relacin entre la
penetracin lateral y penetracin vertical es del 65 al 70 %. Debido a los
efectos de la difusin lateral, las uniones (material tipo n difundido en un
material tipo p o viceversa) consiste en una zona plana con extremos
cilndricos con un radio de curvatura rj como muestra la figura anterior.
(Ojo al tener en cuenta la longitud por ejemplo del canal en un MOSFET
(longitud de mscara y longitud efectiva).
10.6 Implantacin Inica. Energa y dosis
La implantacin inica consiste en la introduccin de partculas

energticas, cargadas, en el interior de un substrato cmo el silicio. La
energa de los iones va del rango 30 a 300 keV. Las concentraciones
Captulo 10
11 16
tpicas de iones implantados por centmetro cuadrado es de 10 a 10
2
iones/cm . Las principales ventajas de la implantacin inica sobre la

difusin es el control ms preciso de los perfiles de dopado deseados y la
baja temperatura a la que se realiza el proceso.
Figura 10.6.1. Esquema de un implantador inico.

La fuente de iones contiene los tomos ionizados del dopante.
Estos tomos pasan a travs de un analizador magntico de masas donde
los iones no deseados son eliminados del haz de iones. A continuacin el
haz de iones entran en un tubo acelerador donde son acelerados por un
campo elctrico, adquiriendo altas energas. El haz de iones de alta
energa pasa a travs de scanner verticales y horizontales y es
implantando en el substrato semiconductor.
Los iones altamente energticos que se introducen en el interior
substrato del semiconductor pierden su energa mediante colisiones con
electrones y ncleos del semiconductor, quedando finalmente en reposo.
La distancia total que recorre un in hasta quedar en reposo se denomina
rango, R cmo muestra la figura siguiente. La proyeccin de esta
distancia sobre el eje de incidencia se denomina rango proyectado, Rp.
Puesto que el nmero de colisiones por unidad de distancia recorrida y la
energa perdida en cada colisin son variables aleatorias, por lo que no
todos los iones irn a parar a la misma distancia de la superficie, sino que
existir una distribucin espacial de los iones que tienen la misma masa y
la misma energa inicial. Las fluctuaciones estadsticas en el rango
proyectado se denominan dispersin proyectada, Rp. Existe tambin
una fluctuacin estadstica a lo largo del eje perpendicular a la direccin
de incidencia, y se denomina dispersin lateral, R.
Captulo 10
10.6 IMPLANTACIN INICA. ENERGA Y DOSIS 287

Figura 10.6.2.
Figura 10.6.3.
A lo largo del eje de incidencia, el perfil de las impurezas
implantadas puede aproximarse por una funcin gaussiana (Ecuacin
10.25) tal como muestra la figura 10.6.4.
(
xRp )2
S 2 R 2p
n( x ) = e (10.25)
2 R p
donde S es la concentracin de iones por unidad de rea (dosis).
Captulo 10

Figura 10.6.4. Perfiles de impurezas implantadas a 200keV.
La concentracin en el mximo, Cp, (n(x=Rp), ejemplo 10.1) es
igual a:
S
C p n( R p ) = (10.26)
2 R p
expresin que nos da una relacin muy til entre la dosis, S, y la
concentracin de impurezas en el pico, Cp.
La ecuacin 10.25 es idntica a la ecuacin 10.16 obtenida en el
caso de difusin con cantidad total de dopante constante, excepto que el
2
factor 4Dt es reemplazado ahora por 2Rp ; adems, ahora la distribucin
aparece desplazada a lo largo del eje x una distancia Rp. Por lo tanto, para
la difusin el mximo aparece en x=0, mientras que en el caso de
implantacin inica el mximo aparece a una distancia Rp de la superficie.
La concentracin de iones se reduce en un 40% de su valor mximo a una
distancia Rp. A lo largo del eje perpendicular al eje de incidencia, la
distribucin de impurezas sigue tambin una funcin gaussiana, por lo
que aparecer tambin cierta implantacin lateral. Sin embargo, sta es
mucho ms pequea que la difusin lateral, cmo veremos prximamente.
Captulo 10

Figura 10.6.5. Rango proyectado, Rp, y desviacin tpica, Rp, para los
dopantes ms usuales en silicio, en funcin de la energa de implantacin.
Captulo 10

Ejemplo 10.1
Considere un proceso de implantacin inica de boro con una

dosis S de 5x1014cm-2 y una energa de 80keV. Calcule la
concentracin de boro en el mximo del perfil.
Solucin
El perfil de impurezas implantadas para el caso del boro viene
descrito en funcin de la dosis, el rango proyectado y la desviacin tpica
del rango proyectado por la expresin 10.25. El mximo se obtendr en el
punto donde se anule la primera derivada:
( )2
dn
=
S (x R ) e p
xRp
2 R 2p
=0 (10.27)
dx 2 R p R 2
p
La derivada (10.27) se anular para x=Rp. Particularizando la

ecuacin 10.25 para x=Rp, se obtiene que el mximo de concentracin es
igual a:
S
C p n( R p ) = (10.28)
2 R p
De acuerdo con la figura 10.6.5, para boro y con una

energa inicial de 80keV, Rp=0.25m Rp=0.08m. Por lo
tanto el mximo de la distribucin es, de acuerdo con 10.28
para una dosis S=5x1014cm-2, Cp=2.49x1019cm-3.
10.7 Mecanismos de parada
Existen dos mecanismos mediante los cuales los iones pierden su

energa a medida que penetran hacia el interior del semiconductor.
El primer mecanismo es mediante la transferencia de energa a
los ncleos del substrato (Figura 10.7.1). Esto provoca la desviacin del
in incidente de su trayectoria original as como el que el ncleo del
semiconductor abandone su posicin de equilibrio, provocando
dislocaciones en la red.
Si E es la energa de un in en un punto x de su trayectoria,
definimos la potencia de parada nuclear como la energa perdida por el
in por unidad de espacio recorrido debido a colisiones con los ncleos de
la red cristalina:
Captulo 10
S n (E ) =
dE
(10.29)
dx colisiones

Figura 10.7.1. Diagrama de una colisin entre el in de impureza (M1)
con energa E0 y un in de la red cristalina (M2) inicialmente en reposo.
El segundo mecanismo mediante los cuales el in implantado

pierde su energa es la interaccin culombiana con la nube de electrones
que rodean a los tomos de la red cristalina en la que son implantados.
Los electrones del tomo de la red cristalina son excitados de esta forma a
niveles superiores, pudiendo llegar incluso a la ionizacin.
Figura 10.7.2. Diagrama de una colisin electrnica entre el in

implantado y la nube electrnica del substrato implantado.
Al igual que en el caso de las colisiones nucleares, si E es la
energa de un in en un punto x de su trayectoria, definimos la potencia de
Captulo 10
parada electrnica como la energa perdida por el in por unidad de

espacio recorrido debido a colisiones electrnicas:

S e (E ) =
dE
(10.29)
dx e
La prdida media de energa con la distancia recorrida puede

obtenerse mediante la superposicin de los dos mecanismos:
= S n (E ) + S e (E )
dE dE dE
= + (10.30)
dx dx n dx e
Si un in posee una energa inicial E0 la distancia total recorrida
hasta perder toda la energa y quedar en reposo, es decir, el rango, R,
R E0 dE
R = dx = (10.31)
0 0 S n ( E ) + S e (E )
conocida la energa inicial del in, E0, podemos calcular el rango R,
supuestas conocidas las funciones Sn(E) y Sp(E).
Estudios detallados del proceso de colisin de iones con tomos
del substrato, muestran que Sn(E) aumenta con la energa del in, para
bajos valores de la energa, y alcanza un valor mximo para un valor
intermedio de energa. Para altas energas, Sn(E) disminuye con la energa
debido a que las partculas a tan alta velocidad no tienen tiempo suficiente
de interaccin para que se produzca una transferencia efectiva de energa.
En el caso de Se(E) se ha comprobado que es proporcional a la
velocidad de incidencia del in (o lo que es lo mismo):
S e (E ) = k e E (10.32)
donde ke es igual a 107 (eV)1/2/cm para el silicio y 3x107 (eV)1/2/cm para
el arseniuro de galio.
La figura 10.7.3 muestra los parmetros Sn(E) para arsnico,
fsforo y boro en silicio, y Ss(E) para el silicio. A medida que los iones
son ms pesados la prdida de energa por colisin con los ncleos es
mayor. Se muestra tambin en la figura los puntos de corte de ambas
curvas. Para el boro, el punto de corte es de 10 keV. Esto significa que
puesto que el rango normal de energa de implantacin es de 30 a 300
keV, en el caso del boro el principal mecanismo de prdida de energa es
el de interaccin electrnica. Por el contrario, en el caso de arsnico que
tiene un masa atmica elevada, el cruce se produce para 700 keV, por lo
que las colisiones con los ncleos son el mecanismo principal de prdida
de energa para los iones implantados. Captulo 10
10.7 MECANISMOS DE PARADA 293

Figura 10.7.3. Potencia de parada nuclear y electrnica para los
principales impurezas en silicio, en funcin de la energa del in.
Una vez que se conoce Sn(E) y Sp(E), podemos calcular el rango a
partir de la ecuacin 10.31. Conocido el rango, podemos calcular el rango
proyectado y la dispersin proyectada a partir de las expresiones
aproximadas siguientes:
R
Rp
M (10.33)
1+ 2
3M 1
2 M 1 M 2
R p Rp (10.34)
3 M 1 + M 2
donde M1 es la masa del in incidente y M2 la masa de un tomo de la red
cristalina sobre la que se produce la implantacin.
Captulo 10

Figura 10.7.4. Rango proyectado en funcin de la energa de
implantacin para las principales impurezas implantadas en silicio. Se
muestra tambin, en lnea discontinua el rango proyectado en SiO2.
Figura 10.7.5. Desviacin del rango proyectado en funcin de la energa

de implantacin para las principales impurezas implantadas en silicio. Se
muestra tambin, en lnea discontinua el rango proyectado en SiO2
Captulo 10
Por lo que a partir de la energa inicial y la dosis (parmetros

tecnolgicos que controlan el proceso) hemos encontrado unas
expresiones analticas que nos permiten obtener el perfil de las impurezas
implantadas, evaluando la expresin 10.25.
10.7 MECANISMOS DE PARADA 295

Las figuras 10.7.4 y 10.7.5 muestran los rangos proyectados Rp
para arsnico, boro y fsforo en silicio y dixido de silicio y la desviacin
tpica del rango proyectado, Rp. A medida que mayor es la energa
perdida menor es el rango proyectado. En primera aproximacin, el rango
proyectado vara linealmente con la energa de los iones. Tambin se
observa que a igualdad de energa los iones que menor peso atmico
recorren una mayor distancia. Se muestra tambin la dispersin del rango
proyectado.
10.8 Reactivacin de Impurezas. Desorden y recocido
Cuando los iones energticos penetran en el substrato

semiconductor, pierden su energa tras una serie de colisiones electrnicas
y nucleares. La energa perdida en colisiones electrnicas produce
excitaciones de los electrones hasta niveles de mayor energa o
generacin de pares electrn-hueco. Sin embargo las colisiones
electrnicas no desplazan a los tomos del semiconductor de su posicin
de equilibrio en la red. Solamente las colisiones nucleares pueden
transferirla suficiente energa a los tomos del semiconductor de forma
que el desplazamiento de estos provoque desrdenes en la red. Estos
tomos desplazados pueden provocar a su vez una cascada secundaria de
desplazamientos en los tomos vecinos dando lugar a lo que se conoce
como rbol de desrdenes.
El rbol de desorden provocado por un in ligero es muy
diferente al rbol que producen los iones pesados. La mayora de la
energa perdida por un in ligero (B+ en silicio) es debido a colisiones
electrnicas que no causan dao en la red. Los electrones pierden su
energa a medida que penetran en la red. nicamente cuando la energa
del in es menor de 10 keV empiezan a ser dominantes las colisiones
nucleares, pero entonces el in se encuentra ya muy lejos de la superficie,
por lo que la mayora de los desrdenes ocurren en la parte final del
recorrido.
Por el contrario, para los iones pesados la prdida de energa se
debe principalmente a las colisiones nucleares, de ah que sea esperable
un dao mucho mayor que en el caso de iones ligeros.
Debido al dao causado por la implantacin inica, diferentes
parmetros del semiconductor, tales como la movilidad y vida media,
sufren una fuerte degradacin. Adems, la mayora de los iones
implantados no ocupan lugares substitucionales en la red, sino posiciones
intersticiales, no siendo por lo tanto elctricamente activos. Para activar
los iones implantados y restaurar los diferentes parmetros del
semiconductor daados por la implantacin, el semiconductor se recuece
durante un tiempo determinado y a una temperatura apropiada, que
Captulo 10
depende del tipo de impureza implantada y de la dosis de impurezas

implantadas.

Figura 10.8.1. rboles de desorden para iones ligeros (boro), y para iones
pesados (arsnico).
La figura 10.8.2 muestra la temperatura de recocido para
implantaciones de boro y fsforo en silicio. La temperatura de recocido se
define, para una dosis de iones dada, como la temperatura a la que el 90%
de los iones implantados son activados mediante un recocido de 30
minutos. En el caso del boro, mayores temperaturas de recocido son
necesarias para mayores dosis de iones implantados. En el caso del
fsforo, el comportamiento es similar al del boro para dosis pequeas. Sin
embargo cuando la dosis es mayor de 1015 cm-2 el silicio se convierte en
amorfo (debido al dao causado por la implantacin) y la temperatura de
recocido cae por debajo de 600 C. Este silicio amorfo puede
recristalizarse tomando como semilla la parte de silicio cristalino que
queda por debajo y que no ha sido daada por la implantacin. A este
fenmeno se le conoce como epitaxia en fase-slida, con la que se
consiguen altas velocidades de crecimiento (100 /min) a relativamente
bajas temperaturas.
Captulo 10
Durante el recocido, el perfil implantado puede ser ensanchado

por difusin. El perfil inicial de los iones implantados es una distribucin
gaussiana. El perfil obtenido mediante una difusin con cantidad
constante de dopante es tambin gaussiano.
10.8 REACTIVACIN DE IMPUREZAS. DESORDEN Y RECOCIDO 297

Figura 10.8.2. Temperatura de recocido para boro y fsforo en silicio en
funcin de la dosis implantada. Tiempo de recocido=30 min.
Por lo tanto, el perfil despus del recocido viene dado por:

(x R p )2
S 2 (R 2p + 2 Dt )
n( x ) = e (10.35)
2 R p
donde t es el tiempo de recocido y D el coeficiente de difusin de las
impurezas a la temperatura de recocido. Como se observa, en un recocido
en horno convencional se produce un ensanchamiento importante debido
al tiempo elevado de recocido. Para evitar esto, lo que se hace es
implantar iones inertes que conviertan a la superficie del silicio en
amorfa, y proceder despus a una epitaxia en fase slida. Recientemente
se han utilizado otras fuentes energticas para llevar a cabo el recocido,
como por ejemplo recocido con haces de electrones. Los resultados se
muestran en la figura 10.8.4.
Captulo 10

Figura 10.8.3. Redistribucin del perfil de impurezas implantadas tras el
recocido trmico para reactivacin de las impurezas.
Figura 10.8.4. Perfil de impurezas implantadas (lnea continua) y

obtenido tras un proceso de reactivacin de impurezas por recocido
trmico o un proceso de reactivacin de impurezas por bombardeo con
Captulo 10
electrones energticos.
10.8 REACTIVACIN DE IMPUREZAS. DESORDEN Y RECOCIDO 299

10.9 Efectos relacionados con la implantacin inica
1.9.1 Mscara para la implantacin

Las figuras 10.7.4 y 10.7.5 muestran el rango proyectado de las
principales impurezas en silicio y dixido de silicio. Se observa que el
rango proyectado en silicio y en dixido de silicio prcticamente coincide,
lo que supone una diferencia apreciable con el caso de la difusin en
donde vimos que el dixido de silicio se comporta como una mscara
efectiva para la difusin de impurezas, es decir, por trmino medio, la
longitud de difusin en el silicio es un orden de magnitud mayor que la
longitud de difusin en el SiO2 en igualdad de condiciones. No ocurre lo
mismo en el caso de la implantacin, como acabamos de mencionar. Para
que la mscara sea efectiva, su espesor, xm, debe ser tal que:

(x
m Rp )
* 2
( )
* 2
2 R p (10.36)
C ( xm ) = C e
* *
p C substrato
siendo R p y R p el rango proyectado y la desviacin tpica del rango

* *
proyectado en la mscara y Csubstrato la concentracin inicial (residual) de

impurezas en el substrato.
Despejando de la ecuacin 10.36, se obtiene que el espesor de la
mscara debe ser mayor de:
C*
xm = R *p + R *p 2 ln p = R *p + mR *p (10.37)
CB
La dosis de impurezas implantadas que atraviesan la mscara y
alcanzan el substrato viene dada por:
(x
m Rp
* 2
)
S

( 2
) S x m R *p
dx = erfc
2 R*p
Sp =
2 R *p
xm
e
2 2 R *
(10.38)
p
siendo S la dosis total de las impurezas implantadas.

1.9.2 Implantacin lateral
La figura 10.9.1 muestra el perfil bidimensional de una
implantacin de inica de fsforo en silicio:
Captulo 10

Figura 10.9.1. Perfil bidimensional de impurezas implantadas.
En el extremo de la mscara se observa que al igual que la
difusin tambin se produce una pequea penetracin de impurezas por
debajo de la mscara. Si la mscara es suficientemente gruesa, de manera
que las impurezas no la atraviesan (como es el caso) el perfil de
impurezas en el extremo de la mscara viene determinado por la
desviacin lateral, R , que es mucho menor que la difusin lateral.
Figura 10.9.2. Fotografa que muestra el perfil resultante de la

implantacin de arsnico a 35keV y 120keV en el extremo de la mscara
de polysilicio.
1.9.3 Acanalamiento
El substrato sobre el que se realiza la implantacin suele ser una
red cristalina, es decir, un conjunto de tomos ordenados espacialmente
siguiendo un determinado patrn. Existen determinadas direcciones
Captulo 10
cristalogrficas privilegiadas en la que existen grandes huecos, grandes

intersticios, como muestra la figura 10.9.3.
10.9 EFECTOS RELACIONADOS CON LA IMPLANTACIN INICA 301

Figura 10.9.3. Sucesin de intersticios en una red cristalina.
Si los iones implantados lo hacen siguiendo una de estas
direcciones pueden penetrar en el interior del cristal sin apenas sufrir
prdida de energa. En realidad, el nico mecanismo de prdida de energa
en este caso son las colisiones electrnicas. En consecuencia, el rango
proyectado es mucho mayor de lo esperado.
Para evitar este comportamiento, se pueden adoptar alguna de las
soluciones mostradas en la figura 10.9.4:
Figura 10.9.4: Alternativas para evitar el acanalamiento.

Captulo 10

RESUMEN
Para controlar la conductividad localmente en una muestra
semiconductora es necesario impurificar el semiconductor con impurezas
en posicin susbstitucional. Se han estudiado las diferentes tcnicas de
contaminacin controlada (difusin e implantacin inica) resaltando las
ventajas e inconvenientes de cada proceso. Se han obtenido expresiones
analticas para ambos procesos, que proporcionan el perfil de impurezas
en funcin de los parmetros tecnolgicos de cada proceso.
1. Se realiza una implantacin de fsforo sobre silicio con una dosis

D=2x1015cm-2 a una energa de 40 KeV. Obtenga el perfil de
impurezas. A continuacin se realiza un recocido trmico a 900 C.
Calcule el tiempo que debe transcurrir para que una profundidad
de 0.2m se alcance una concentracin de 1017cm-3.
2. Calcule el espesor de oxido necesario para bloquear el 98% de
una implantacin de As a 40 KeV.
Captulo 10
RESUMEN 303
REFERENCIAS
[1] S. Sze. VLSI Technology, Ed. Mcgraw-Hill.
Ed.Prentice Hall.
[3] Chang and S. Sze, ULSI Technology, Ed. Mcgraw-Hill.
[4] Streetman and Banerjee, Solid State Electronic Devices, Prentice
Hall,Fifth edition, 2000.
Captulo 10

11
CRECIMIENTO Y
11 DEPOSICIN DE
Captulo PELCULAS DELGADAS
Horno de Oxidacin
ndice
11-1 Introduccin 11-4 Deposicin de silicio policristalino

11-2 Oxidacin trmica 11-5 Metalizacin
11-3 Deposicin de dielctricos
Objetivos
Describir el papel de diferentes pelculas delgadas de distintos materiales en el

funcionamiento y fabricacin de los dispositivos electrnicos.
Describir las tcnicas de fabricacin y propiedades de los xidos trmicos o
nativos.
Estudio de las tcnicas de deposicin de dielctricos, especialmente de xidos no-
nativos.
Importancia del silicio policristalino en la fabricacin de dispositivos electrnicos.
Tcnicas de deposicin.
Describir las tcnicas de deposicin de pelculas metlicas.
Palabras Clave
xidos nativos CVD PVD
Oxidacin LPCVD Metalizacin
Oxidacin seca PCVD Sputtering
Oxidacin hmeda TEOS Metales refractarios
Cintica de oxidacin Nitruro de silicio Siliciuros
xidos delgados LOCOS Electromigracin
Silano Polisilico
11.1 Introduccin
Para la fabricacin tanto de dispositivos discretos cmo de

circuitos integrados es necesario construir diferentes lminas delgadas.
Estas lminas delgadas pueden ser clasificadas en cuatro tipos: xidos
trmicos (xidos crecidos trmicamente), capas de aislantes, silicio
policristalino y pelculas metlicas. La figura 11.1.1 muestra un grfico
esquemtico de un MOSFET canal-n en el que se observan los cuatro
tipos de lminas delgadas anteriores
Figura 11.1.1. Esquema de un MOSFET canal N.

Un primer representante de las pelculas delgadas del grupo de
xidos crecidos trmicamente es el xido de puerta (gate oxide) bajo el
que puede formarse un canal conductor entre la fuente y el drenador. Una
capa relacionada con la anterior es el xido de campo (field oxide)
utilizado para aislar los diferentes dispositivos de un mismo circuito
integrado. Ambos xidos (xido de puerta y xido de campo) son
crecidos mediante un proceso de oxidacin trmica, ya que es el nico
proceso que proporciona xidos de buena calidad.
Las capas de dielctricos tales como la capa depositada de
dixido de silicio y nitruro de silicio se utilizan como aislantes entre las
diferentes capas conductoras, o bien como mscaras para la difusin o
implantacin inica, para prevenir la prdida de dopantes, y para
pasivacin y prevencin de los dispositivos de impurezas perjudiciales. El
silicio policristalino o polisilicio se utiliza como electrodo de puerta en
dispositivos MOS, como material conductor para dispositivos con varios
niveles de metalizacin, y como material de contacto para dispositivos
con uniones poco profundas. Las lminas metlicas de aluminio y
siliciuros se emplean para formar interconexiones de baja resistencia,
contactos hmicos, y contactos rectificadores metal-semiconductor.
Captulo 11
308 CAPTULO 11 CRECIMIENTO Y DEPOSICIN DE PELCULAS DELGADAS.

11.2 Oxidacin trmica
Los semiconductores pueden ser oxidados mediante diferentes

tcnicas (oxidacin trmica, anodizacin electroqumica, reaccin con
plasmas). De todas ellas, la ms importante con diferencia, para
dispositivos de silicio es la oxidacin trmica. Para el arseniuro de galio la
oxidacin trmica da lugar a capas no estequiomtricas que contienen
xidos de galio y arsnico e iones de arsnico. Estos xidos proporcionan
un aislamiento elctrico pobre. Por consiguiente estos xidos se utilizan
raramente para dispositivos de arseniuro de galio.
La figura 11.2.1 muestra el montaje bsico para un proceso de
oxidacin trmica. ste consiste en un horno calentado por resistencia, un
tubo cilndrico de cuarzo fundido que contiene a las obleas de silicio
verticalmente y una fuente bien de oxgeno puro seco, bien de vapor de
agua. En el extremo de carga del horno se mantiene un flujo de aire
filtrado que elimina el polvo y minimiza la contaminacin de las obleas.
La temperatura de oxidacin est normalmente en el rango de 900 a
1200C.
Figura 11.2.1. Montaje bsico para el proceso de

oxidacin.
Para que pueda producirse el proceso de oxidacin es necesario
poner el silicio en contacto con las especies oxidantes, oxgeno o vapor de
agua. A medida que se forma el xido, las especies oxidantes tienen que
atravesar el xido previamente crecido para alcanzar el silicio de la
interfase, tal como muestra la figura 11.2.2. Una vez en contacto,
oxidantes y silicio, se produce la oxidacin cuyo resultado es la formacin
de dixido de silicio, SiO2, y la desaparicin del silicio de la oblea
semiconductora. Por lo tanto la oxidacin trmica, involucra a su vez dos
procesos
i) difusin de oxidantes a travs del xido
ii) reaccin qumica de oxidacin.
Captulo 11
SECCIN 11.2 OXIDACIN TRMICA 309

Figura 11.2.2. El proceso de oxidacin trmica necesita
que los oxidantes atraviesen el xido previamente crecido
para alcanzar el silicio del substrato y se pueda producir la
reaccin qumica.
Durante el proceso de oxidacin la interface silicio-dixido de
silicio se desplaza hacia el interior del silicio, de manera que para crecer
una capa de xido de espesor x, se consume una capa de silicio de espesor
0.44x, (Figura 11.2.3) lo que produce cierta tensin en la estructura que
puede provocar dislocaciones (Figura 11.2.4).
Figura 11.2.3. Al formarse SiO2 desaparece Si del

substrato. El mayor volumen del SiO2 formado hace que
para crecer una capa de xido de espesor x, se consume una
capa de silicio de espesor 0.44x.
Captulo 11

Figura 11.2.4. El mayor volumen del SiO2 provoca la
aparicin de tensiones en la estructura de silicio, y
superficies no planas.
Las siguientes reacciones qumicas describen el proceso de
oxidacin trmica del silicio con oxgeno o con vapor de agua:
Si ( s ) + O2 (g ) SiO2 (s ) (11.1)
Si ( s ) + 2 H 2O (g ) SiO2 (s ) + 2 H 2 (11.2)
Cuando se utiliza como oxidante oxgeno molecular, se dice que
la oxidacin se realiza en ambiente seco (ecuacin 11.1) mientras que si
se emplea vapor de agua, se dice que la oxidacin se realiza en ambiente
hmedo (ecuacin 11.2).
La unidad bsica estructural del dixido de silicio trmicamente
crecido es un in de silicio rodeado por cuatro tomos de oxgeno
formando un tetraedro (Fig11.2.5 a). Estos tetraedros se unen unos a otros
por los extremos compartiendo un tomo de oxgeno de distintas formas
que dan lugar a diferentes estructuras de dixido de silicio (slice). La
slice tiene varias formas cristalinas (por ejemplo el cuarzo) y una forma
amorfa. Cuando el dixido de silicio se crece trmicamente se obtiene una
estructura amorfa. La estructura amorfa es menos densa que la cristalina
debido a la mayor cantidad de huecos existentes. Adems estos huecos
permiten que los tomos de impurezas (por ejemplo sodio) se difundan de
forma relativamente fcil a travs de la capa de dixido de silicio.
Captulo 11

Figura 11.2.5. (a) Unidad estructural del SiO2. (b) Slice.
Estructura cristalina. (c) Slice. Estructura amorfa.
Cintica de oxidacin (Modelo de Deal-Grove)
Necesitamos desarrollar un modelo que nos proporcione el
espesor de la capa de xido en funcin de las variables tecnolgicas del
proceso, esto es, el tiempo y la temperatura. Para ello, teniendo en cuenta
que la formacin de SiO2 involucra la participacin de dos procesos,
difusin de oxidantes a travs del xido crecido, y reaccin de oxidacin,
consideremos la figura siguiente11.2.6.
Figura 11.2.6. Esquema para la obtencin del modelo de

oxidacin de Deal-Grove.
La superficie del xido se encuentra en contacto con los
oxidantes (oxgeno o vapor de agua ) en una concentracin C0, que a una
Captulo 11

temperatura de 1000 C y a una presin de 1 atm, resulta ser de C0=
5.2x1016 molculas /cm3 para el oxgeno seco y de C0= 3x1019 molculas
/cm3 para el vapor de agua. Las especies oxidantes se difunden a travs
del xido ya crecido, de manera que a la superficie del silicio (interface
silicio/dixido de silicio) llega una concentracin Cs. El flujo de
molculas que atraviesa el xido, F1, puede ponerse cmo:
dC C Cs
F1 = D D 0 (11.3)
dx x
donde D es el coeficiente de difusin y x el espesor del xido ya crecido.
En la superficie del silicio los oxidantes reaccionan con este, siguiendo
alguna de las reacciones qumicas detalladas anteriormente. Suponiendo
que la velocidad de reaccin es proporcional a la concentracin de
especies oxidantes en la superficie del silicio, el flujo F2, de molculas de
oxidante que desaparecen en la interface entre Si y SiO2, viene dado por:
F2 = kC s (11.4)
donde k es la constante de velocidad de la oxidacin. En el estado
estacionario, ambos flujos deben ser iguales, F1 = F2 F , de ah que
finalmente se obtenga:
DC0
F=
D (11.5)
x+
k
reaccin de las especies oxidantes con silicio forma dixido de silicio. Sea
C1 el nmero de molculas de especies oxidantes en una unidad de
volumen del xido. Por cada cm3 de xido hay 2.2x1022 molculas de
dixido de silicio. Por cada molcula de SiO2 se necesita una molcula de
oxgeno (O2) y dos molculas de (H2O). Por lo tanto, C1=2.2x1022 cm-3
para la oxidacin en oxgeno seco, mientras que C1=4.4x1022 cm-3 en
oxidacin con vapor de agua. La velocidad de crecimiento de la capa de
xido viene dada por el cociente entre la velocidad de molculas que
llegan a la interface Si-SiO2 y las que se incorporan a la capa de xido:
C0
D
dx F C1
= = (11.6)
dt C1 D
x+
k
Esta ecuacin diferencial puede resolverse sujeta a las
condiciones iniciales, x(0)=d0, donde d0 es el espesor inicial del xido. La
solucin a la ecuacin diferencial anterior viene dada por:
Captulo 11

2 DC0
x2 + 2
D
x= (t + ) (11.7)
k C1
donde por definicin:
2 2 Dd 0
d0 + C1
k (11.8)
2 DC0
Resolviendo la ecuacin de segundo grado (11.7) podemos
calcular el espesor del xido tras un tiempo de oxidacin t:
D 2C k 2 (t + )
x= 1+ 0 1 (11.9)
k DC1

La expresin 11.9 nos proporciona el valor del espesor de xido
en funcin del tiempo, una vez conocidos D y k, que son funcin de la
temperatura y del tipo de oxidacin (seca o hmeda) utilizada. Por lo
tanto, proporciona el modelo que nos planteamos en un principio. Para
obtener una mayor informacin, consideremos los lmites asintticos de
esta expresin. Para valores muy pequeos del tiempo t + , podemos
x
usar la aproximacin 1+ x 1+ , con lo que el espesor de xido
2
queda:
x=
kC0
(t + ) (11.10)
C1
Es decir, el espesor de xido depende linealmente del tiempo, y
viene limitado por la velocidad de oxidacin (no depende del coeficiente
de difusin de las especies oxidantes a travs del xido previamente
crecido).
Para valores grandes del tiempo t + , el espesor de xido
puede ponerse como
2C0 D (t + )
x =
(11.11)
C 1
Es decir, el espesor de xido aumenta con la raz cuadrada del
tiempo, y adems la velocidad de crecimiento est limitada por la difusin
de los oxidantes a travs del xido crecido (no hay dependencia con la
velocidad de oxidacin).
De acuerdo con las expresiones anteriores, en las primeras etapas
de crecimiento del xido, cuando la reaccin en la interface Si-SiO2 es el
factor que limita la velocidad de crecimiento, el espesor del xido vara
Captulo 11

linealmente con el tiempo. Cuando el espesor de xido comienza a ser
mayor, las especies oxidantes deben difundirse a travs del xido ya
crecido para alcanzar la interface, de manera, que la velocidad de
crecimiento viene limitada por la difusin de los oxidantes a travs del
xido. En este caso, el espesor de xido es proporcional a la raz cuadrada
del tiempo de crecimiento, lo que implica una velocidad de crecimiento
parablica.
Con las definiciones siguientes,
2D
A (11.12)
k
2 DC0
B (11.13)
C1
Las expresiones 11.9 a 11.11quedan ahora:
x 2 + Ax = B (t + ) (11.14)
Regin lineal:
x=
B
(t + ) (11.15)
A
Regin parablica:
x 2 = B (t + ) (11.16)
Por esta razn, el trmino B/A se denomina constante de
velocidad lineal, mientras que el trmino B se denomina constante de
velocidad parablica. Las figuras 11.2.7 y 11.2.8 muestran los valores
experimentales de estos coeficientes para el silicio en funcin de la
temperatura:
Captulo 11

Figura 11.2.7. Constante de velocidad lineal en funcin del
inverso de la temperatura.
En las figuras se aprecia que la constante de velocidad lineal
depende de la orientacin del cristal. Este comportamiento se debe a que
este coeficiente est relacionado con la velocidad de incorporacin de los
tomos del reactivo a la red, lo que a su vez depende de la densidad de
tomos de silicio en la superficie. Como la densidad de tomos de silicio
es mayor en la superficie (111) que en la (100), la constante de
crecimiento lineal es mayor para una superficie 111 que para una
superficie 100. Por otro lado la constante parablica no depende de la
orientacin de la superficie. Este resultado es esperable puesto que en este
caso la velocidad de crecimiento est controlada por la difusin de los
reactivos a travs del xido ya crecido.
Captulo 11

Figura 11.2.8. Constante de velocidad parablica para
oxidacin seca y oxidacin hmeda en funcin del inverso
de la temperatura.
Los xidos crecidos en ambiente seco tienen mejores
propiedades elctricas que los crecidos en ambiente de vapor de agua. Sin
embargo, se necesitan tiempos considerablemente mayores para obtener el
mismo espesor de xido. Para xidos delgados, como el xido de puerta
en un transistor MOSFET, se utiliza oxidacin seca. Sin embargo para
xidos ms gruesos, como los xidos de campo, se utiliza oxidacin en
ambiente hmedo.
El modelo descrito anteriormente reproduce adecuadamente los
resultados experimentales para la oxidacin en ambiente hmedo, esto es,
el espesor de xido previstos por la ecuacin 11-14 para un tiempo de
oxidacin determinado coincide muy aproximadamente con el espesor
que se obtiene experimentalmente si se trata de una oxidacin en
ambiente hmedo, esto es, usando H2O como oxidante. Sin embargo, para
el caso de la oxidacin en ambiente seco, usando O2 como oxidante, el
modelo que hemos desarrollado nicamente reproduce el comportamiento
experimental para espesores de xido crecido por encima de 200 ,
colocando como condicin inicial d0=200 (espesor de xido inicial) aun
cuando no haya ningn xido inicialmente, el espesor de ste sea menor
de 200.. Experimentalmente se observa que en el caso de la oxidacin
seca se produce un crecimiento muy rpido hasta los primeros 200. Se
han propuesto varias teoras para tratar de explicar este fenmeno, pero
ninguna de ellas ha sido plenamente aceptada.
Captulo 11

Figura 11.2.9. Espesor de xido crecido en ambiente seco
en funcin del tiempo de oxidacin a diferentes
temperaturas.
Figura 11.2.10. Espesor de xido crecido en ambiente

hmedo en funcin del tiempo de oxidacin a diferentes
temperaturas.
Ejemplo
Se oxida una muestra de silicio en ambiente seco (O2)

durante una hora a 1200C. (a) Cual es el espesor de xido crecido?
Captulo 11

(b) Cunto tiempo adicional es necesario para crecer 0.1m ms
de espesor en ambiente hmedo a 1200C?
Solucin
(a) De la figura 11.2.7 a temperatura de 1200C y para

una oxidacin seca se obtiene que la constante de velocidad
lineal B/A es igual a 1 m/hr mientras que la constante de
velocidad parablica B es igual a 0.052 m2/hr, por lo
tanto, la constante A=0.052m. Para calcular el espesor de
xido necesitamos calcular , que es funcin del espesor de
xido inicial que en el caso de oxidacin seca es d0=200 .
d 0 (d 0 + A)
= = 0.028 hr (11.17)
B
Con estos parmetros y usando la ecuacin
x 2 + Ax = B (t + ) (11.18)
se obtiene un espesor de xido de x=0.206m.
(b) De la misma forma que en el caso anterior, lo

primero es obtener de las grficas los valores de las
constantes de oxidacin lineal y parablica, pero ahora para
una oxidacin hmeda: B/A=16.7 m/hr, B=0.839m2/hr
por lo que A=0.05m. Puesto que se trata de una oxidacin
hmeda usamos como condicin inicial el espesor inicial de
xido, que es el resultado del apartado anterior, esto es,
d0=0.206m, con lo que =0.063hr. Queremos aadir un
espesor de xido de 0.1m a lo que ya tenamos, esto es,
d0=0.206m, por lo que el espesor final es x=0.306 m. Con
estos parmetros en la ecuacin 11.18 se obtiene que el
tiempo necesario es t=0.067hr=4 min
Crecimiento de xidos delgados
Anteriormente hemos visto que para oxidacin seca hay una
primera etapa de oxidacin rpida que proporciona un xido inicial de
espesor d0 (~200 ). Por lo tanto el modelo simple que acabamos de
estudiar no es vlido para estudiar procesos de oxidacin en ambiente
seco cuando el espesor del xido es menor de 200 . Por otro lado, con
las reglas de escalado, la capacidad de producir xidos delgados ha
crecido espectacularmente en los ltimos aos.
Desde un punto de vista prctico, el crecimiento de xidos
delgados debe ser lo suficientemente lento para garantizar uniformidad y
reproductibilidad. La figura 11.2.11 muestra el espesor del xido en
funcin del tiempo de oxidacin para diferentes temperaturas y presin
parcial de oxgeno.
Captulo 11

Figura 11.2.11. Espesores de xido en funcin del tiempo
para diferentes combinaciones de
Reduciendo la presin parcial de oxgeno y la temperatura es
posible crecer xidos delgados suficientemente despacio para garantizar
la reproductibilidad. En la figura 11.2.11 se observa tambin que
aumentando la presin parcial de oxgeno se consigue un aumento
importante de la velocidad de crecimiento. El crecimiento de xidos
gruesos a altas presiones permite reducir la temperatura del proceso, lo
que minimiza el movimiento de impurezas previamente implantadas y la
difusin lateral.
Efectos de las impurezas sobre la oxidacin
Tanto los valores de las constantes de velocidad parablica como
lineal son sensibles a las impurezas existentes tanto en el gas oxidante
como en el substrato de silicio.
-Agua: La existencia de molculas de agua en el gas oxidante en
un proceso de oxidacin seca produce un aumento importante en la
velocidad de crecimiento.
-Cloro: En los modernos circuitos integrados, el cloro se
introduce en el ambiente de oxidacin para mejorar la calidad del xido y
las propiedades de la interface Si-SiO2. La accin del cloro tiene lugar al
eliminar ciertas impurezas de la superficie del silicio mediante la
formacin de cloruros voltiles.
-Dopantes bsicos: Los dopantes bsicos del silicio, (boro y
fsforo) pueden mejorar el comportamiento de la oxidacin cuando se
encuentran a concentraciones elevadas. Las impurezas de los dopantes
son redistribuidas a medida que se crece el xido, permaneciendo en el
silicio o en el xido dependiendo del coeficiente de segregacin.
Captulo 11

11.3 Deposicin de dielctricos
Las lminas de dielctricos se utilizan principalmente para

aislamiento y pasivacin de dispositivos discretos y circuitos integrados.
Hay tres mtodos de deposicin:
CVD a presin atmosfrica (Deposicin qumica en fase de
vapor)
LPCVD (Deposicin qumica a bajas presin)
PCVD (Deposicin de plasmas)
Los criterios de seleccin de uno u otro mtodo son la
temperatura del substrato, la velocidad de deposicin y uniformidad de la
pelcula, la forma del substrato, las propiedades elctricas y mecnicas, y
la composicin qumica de la capa dielctrica. (Por ejemplo los proceso
PCVD se utilizan cuando las dimensiones de los dispositivos alcanzan las
regiones submicra debido a que es necesario utilizar bajas temperaturas
para evitar la difusin de los dopantes de unas zonas a otras de los
dispositivos.
Mtodos de deposicin de dixido de silicio
El dixido de silicio creado mediante un proceso CVD es de peor
calidad que el crecido trmicamente. Los xidos crecidos con CVD se
emplean para completar a los xidos trmicos. xidos CVD se utilizan
para aislar las capas de metal en metalizaciones de varios niveles, como
mscara para la difusin de impurezas e implantacin inica, y para
aumentar el espesor de los xidos crecidos trmicamente. El dixido de
silicio dopado con fsforo se utiliza tanto como aislante entre diferentes
lminas de metal y como capa final de pasivacin de los dispositivos. Por
ltimo, xidos dopados con fsforo, arsnico o boro se utilizan
ocasionalmente como fuentes de difusin.
Las capas de dixido de silicio pueden ser depositadas por diferentes
mtodos. A bajas temperaturas (300 a 500 C) las pelculas se forman al
reaccionar silano, dopante y oxgeno. Las reacciones qumicas para
xidos dopados con fsforo son las siguientes:
SiH 4 + O2 SiO2 + 2 H 2 (450 C ) (11.19)
4 PH 3 + 5O2 2 P2O5 + 6 H 2 (450 C ) (11.20)

La baja temperatura de deposicin de la reaccin silano-oxgeno
hace este proceso adecuado para depositar capas de xido sobre una capa
de aluminio.
En un rango de temperatura intermedias (500 a 800 C), el
dixido de silicio puede formarse por descomposicin del
tetraetilortosilicato Si(OC2H5)4 (TEOS) en un reactor LPCVD. Estos
xidos puede doparse aadiendo pequeas cantidades de hidruros de
dopantes (fosfina, arsina, o diborano).
Captulo 11
SECCIN 11.3 DEPOSICIN DE DIELCTRICOS 321

A altas temperaturas (900 C) la deposicin de dixido de silicio se
consigue haciendo reaccionar diclorosilano, SiCl2H2 con xido nitroso a
bajas presiones, de acuerdo con la reaccin qumica:
SiCl2 H 2 + 2 N 2O SiO2 + 2 N 2 + 2 HCl (11.21)

Este mtodo proporciona capas de muy uniformes y se usa
alguna veces para obtener capa de aislantes sobre polisilicio.
Las propiedades y calidad de las capas de xido depositadas
depende de la temperatura del proceso. En general, a medida que mayor
es la temperatura mejor es la calidad del xido, de manera que a altas
temperaturas el xido depositado se parece al xido crecido
trmicamente. Por el contrario, los xidos obtenidos a bajas temperaturas
son porosos lo que implica una baja calidad dielctrica, de manera que
cuando se aplica un campo elctrico al xido se establece a travs de l
un flujo importante de corriente.
Cobertura de escalones (Step Coverage)
Este concepto est relacionado con la topografa de la capa
depositada sobre las diferentes escalones del substrato semiconductor.
Cuando la cobertura es homognea, el xido crecido tiene el mismo
espesor independientemente de los huecos o escalones que presente el
substrato. La figura 11.3.1 expone claramente este concepto.
Figura 11.3.1 Cobertura de escalones

En la figura (a), el espesor de la capa depositada es el mismo en
todas las zonas del substrato. Es lo que se denomina conformal step
Captulo 11

coverage. Esta uniformidad se debe a la rpida migracin de los reactivos
despus de la adsorcin sobre toda la superficie del substrato.
En la figura (b), el espesor de la capa depositada depende de la zona del
substrato. Es lo que se denomina non conformal step coverage. En este
caso los reactivos no se distribuyen por la superficie del substrato despus
de la adsorcin. En este caso, la velocidad de crecimiento de la capa es
proporcional al ngulo de llegada de las molculas de gas. Por ejemplo,
para la superficie superior, las molculas llegan con ngulos desde 0 a
180. Para las zonas de las esquinas, slo llegan aquellas molculas que
tengan un ngulo de incidencia entre 0 y 90. Por ltimo, a la zona en el
interior del pozo, slo llegan aquellas molculas con un ngulo de
incidencia
W
3 = arctg (11.22)
l
donde l es la profundidad del pozo y W la anchura.
El dixido de silicio obtenido a partir de TEOS proporciona una
cobertura uniforme. Sin embargo, la deposicin a partir de la reaccin del
silano con oxgeno proporciona una cobertura que depende del ngulo de
llegada de las molculas.
Deposicin de nitruro de silicio
Las capas de nitruro de silicio se utilizan para pasivacin de
dispositivos, puesto que actan como barrera a la difusin de agua y
sodio.
Pueden usarse tambin cmo mscaras para la oxidacin
selectiva del silicio (LOCOS - LOCal Oxidation of Silicon), puesto que el
nitruro de silicio se oxida muy lentamente evitando que el substrato de
silicio que existe por debajo de l se oxide. La figura 11.3.2 muestra
esquemticamente un proceso de oxidacin selectiva mediante el uso de
Si3N4
Captulo 11
SECCIN 11.3 DEPOSICIN DE DIELCTRICOS 323

Figura 11.3.2. Tcnica de oxidacin local de silicio
(LOCOS) mediante el uso de Si3N4.
Para depositar una capa delgada de nitruro de silicio se hace reaccionar
diclorosilano y amonaco a baja presin y a una temperatura entre 700 y
800 C:
3SiCl2 H 2 + 4 NH 3 Si3 N 4 + 6 HCl + 6 H (11.23)
11.4 Deposicin de silicio policristalino
El uso del silicio policristalino (o polisilicio) en circuitos

integrados MOS ha supuesto un avance tecnolgico muy importante. La
razn principal es que proporciona electrodos mucho ms fiables que el
aluminio. La figura 11.4.1 muestra el tiempo mximo de ruptura del
electrodo para capacidades MOS que utilizan tanto electrodos metlicos
como de polisicilio. Como se observa el polisilicio es claramente superior
especialmente para xidos ms delgados. El polisilicio tambin se utiliza
como fuente de difusin para crear uniones poco profundas y para
asegurar contacto hmico con silicio cristalino.
Captulo 11

Figura 11.4.1. Tiempo mximo de ruptura del electrodo
para capacidades MOS con electrodos metlicos (rojo) o
electrodos de polisilicio (azul).
Para depositar polisilicio, se utiliza un reactor LPCVD a una temperatura
entre 600 y 650 C donde se produce la pirlisis del silano:
SiH 4 Si + 2H 2 (11.24)
La velocidad de crecimiento y la estructura del polisicio
depositado, depende de la temperatura y presin parcial del silano
empleado, y de los dopantes. El polisilicio puede doparse por difusin,
implantacin inica o mediante la adicin de gases dopantes durante la
deposicin. Generalmente se utiliza la implantacin inica debido a la
menor temperatura del proceso.
El empleo del polisilicio ha sido especialmente importante en
tecnologa MOS. Recientemente, sin embargo, ha sido utilizado tambin
en circuitos integrados bipolares.
Captulo 11
SECCIN 11.4 DEPOSICIN DE SILICIO POLICRISTALINO 325

11.5 Metalizacin
El proceso de metalizacin se refiere a la formacin de pelculas

metlicas usadas para interconectar los diferentes dispositivos de un
mismo circuito integrado, y crear contactos hmicos o contactos
rectificadores metal-semiconductor. Las pelculas metlicas puede crearse
mediante diferentes tcnicas, de entre las que destacan PVD (Physical
Vapor Deposition) y CVD (Chemical Vapor Deposition).
Physical Vapor Deposition (PVD)
Este proceso se realiza en un ambiente de alto vacio,
emplendose tcnicas de evaporacin o de sputtering (Bombardeo inico).
Los tomos de metal vaporizado por alguna de estas tcnicas viajan hacia
las obleas donde se condensan para formar una pelcula uniforme. El
metal suele ser normalmente aluminio o una aleacin de ste (figura
11.5.1).
Para el proceso de evaporacin se utiliza alguna de las fuentes
siguientes:
En la figura 11.5.2(a) se utiliza un filamento de tungsteno
(temperatura de fusin muy elevada). De cada espira del filamento se
cuelga un pequeo trozo de aluminio. Este mtodo es simple y barato y no
produce radiacin ionizante. Presenta sin embargo como desventajas la
posible contaminacin debida al calentador y a que slo pueden formarse
capas delgadas debido a la pequea carga de aluminio.
La figura 11.5.2(b) muestra otro posible montaje para conseguir
la evaporacin del metal. En un crisol de nitruro de boro se deposita el
metal empleada para la metalizacin. El crisol se calienta mediante
induccin RF.
La figura 11.5.2(c) muestra el procedimiento de evaporacin por
haces de electrones (e-beam). Un filamento termoinico suministra el haz
de electrones que son acelerados por un campo elctrico y conducidos
hacia la superficie del metal donde al chocar con ste producen la
evaporacin del mismo. Si se utilizan diferentes depsitos con metales
diferentes pueden depositarse diferentes aleaciones. El principal
inconveniente de este proceso es la generacin de rayos-X (radiacin
ionizante que produce la creacin de trampas en el xido y degrada las
caractersticas elctricas de los dispositivos).
Captulo 11

Figura 11.5.1. Sistemas de deposicin fsica en fase de
vapor (PVD)
La otra tcnica empleada en PVD es el sputtering o bombardeo
de iones. El proceso consiste en la aceleracin de iones (generalmente
Ar+) a travs de un gradiente de potencial y el posterior bombardeo de
estos iones sobre un material diana u ctodo (Figura 11.5.3) . Debido a la
transferencia de momento desde los iones a los tomos de la superficie del
metal diana, estos ltimos se convierten en voltiles y son transportados
como vapor hacia la superficie del substrato (Figura 11.5.4)
Captulo 11
SECCIN 11.5 METALIZACIN 327

Figura 11.5.2. Distintos sistemas de evaporacin de
metales.
Figura 11.5.3. Diagrama de un sistema de sputtering para

metalizacin.
Captulo 11

Figura 11.5.4. Esquema del funcionamiento de la
deposicin de metales por sputtering.
Deposicin qumica en fase de vapor
El otro procedimiento para la deposicin de capas metlicas es
CVD. Una de las mayores aplicaciones de la deposicin de metales con
CVD, es la deposicin de metales refractarios como el tungsteno, puesto
que su elevado punto de fusin y baja resistividad lo hacen un material
apropiado para la fabricacin de circuitos integrados.
Cuando las dimensiones de los dispositivos se reducen, los
requerimientos sobre la metalizacin son cada vez ms severos. La
reduccin de las dimensiones implican el aumento de la densidad de
corriente a travs de las conexiones entre los diferentes dispositivos: si las
dimensiones del dispositivo se reducen en un factor k, la corriente
escalada debera disminuir tambin en un factor k. Sin embargo, la
2
seccin de la interconexin se reduce en un factor k , por lo que la
densidad de corriente aumenta en un factor k. Este aumento de la
densidad de corriente supone un aumento de la tensin que caen entre los
extremos de las conexiones. Para minimizar este efecto se requiere.
lgicamente, reducir la resistividad de los materiales empleados para la
interconexin. Antes hemos visto las ventajas del polisilicio frente al
aluminio. Sin embargo, la resistividad del polisilicio es de 500/cm
mientras que la del aluminio es de 2.7 /cm.. Por esta razn se utilicen
siliciuros de metales refractarios (TaSis, TiSis) que presentan propiedades
Captulo 11
SECCIN 11.5 METALIZACIN 329

parecidas a las del polisicilio pero con una menor resistividad (50
/cm).
Electromigracin
Un fenmeno relacionado con la interconexin de los circuitos
integrados y que supone un serio problema de fiabilidad de los circuitos
integrados es la electromigracin que puede provocar el mal-
funcionamiento de un circuito integrado tras cientos de horas de buen
funcionamiento, debido a la ruptura de alguna de sus conexiones internas.
El fenmeno de la electromigracin se debe al movimiento de los
tomos del material conductor que forma la conexin debida a la
transferencia de momento entre los portadores mviles y los tomos del
metal. En aluminio, los electrones al moverse colisionan con los tomos
que empujan hacia el electrodo positivo. Este trasiego de material hacia el
terminal positivo debilita la capa metlica que acaba rompindose: En el
caso del aluminio la electromigracin empieza a ser importante para
densidades de corriente del orden de 105 A cm-2. Este fenmeno puede
reducirse aadiendo pequeas cantidades de otro metal como cobre.
Pueden emplearse tambin metales refractarios como el tungsteno.
Figura 11.5.5. Fotografa mostrando la ruptura de una

conexin metlica por el efecto de la electroemigracin.
Captulo 11

RESUMEN
En este capitulo se han analizado las tcnicas principales para la

obtencin de diferentes pelculas delgadas necesarias para la fabricacin
de dispositivos electrnicos. Estas pelculas pueden formar parte de los
propios dispositivos electrnicos, o son necesarias en el proceso de
fabricacin de las mismas. Empezamos estudiando la obtencin de
dielctricos y principalmente el dixido de silicio, un buen aislante
fcilmente obtenible. Se distingue entre xidos nativos (aquellos
obtenidos directamente del propio silicio del substrato por oxidacin) y de
los xidos depositados (aquellos en los que el xido se obtiene a partir de
una fuente de silicio externa). Se estudian las diferentes propiedades y
usos del dioxido de silicio dependiendo de la tcnica utilizada para su
obtencin. A continuacin se estudia la deposicin de otros dielctricos,
como el nitruro de silicio. Finalmente se estudia la deposicin de pelculas
de polisilicio y pelculas metlicas.
1. Se oxida una muestra de silicio en ambiente hmedo a una

temperatura de 900C durante 15 minutos. Calcule el espesor de
xido formado. Una vez finalizado el proceso anterior se prosigue
con una oxidacin en ambiente seco a la misma temperatura
durante 30 minutos. Obtenga el espesor final del xido.
2. Obtenga el tiempo necesario para obtener un espesor de xido de

0.5m en una oxidacin seca. Repita el apartado anterior
suponiendo que la oxidacin es una oxidacin hmeda. En ambos
casos la temperatura del proceso es de 1000C.
Captulo 11
RESUMEN 331
REFERENCIAS
[1] S. Sze. VLSI Technology. Ed. McGraw-Hill.
[2] Chang and S. Sze. ULSI Technology. Ed. McGraw-Hill.
Ed.Prentice Hall.
[4] Streetman and Banerjee. Solid State Electronic Devices. Prentice
Hall, Fifth edition, 2000.
Captulo 11

12
12 LITOGRAFA Y
GRABADO
Captulo
ndice
12-1 Litografa 12-2 Grabado
Objetivos
Describir los conceptos de litografa y grabado.

Explicar los diferentes tipos de procesos existentes.
Comentar los problemas y soluciones que se presentan a medida que las
dimensiones de los dispositivos, que se quieren fabricar, son mas pequeas.
Explicar como son las instalaciones donde se realizan estos procesos, las llamadas
Salas Blancas y que condiciones deben cumplir.
Palabras clave
Litografa UV Mascara Selectividad en el grabado
Litografia rayos X Grabado seco Sala Blanca
Haces de electrones Grabado humedo Escalonador
Fotorresina positiva Ataque isotrpico Reactive Ion Etching (RIE)
Fotorresina negativa Ataque anisotrpico
Captulo 12
12.1 Litografa
Una vez creada la capa de aislante SiO2 sobre la oblea, parte de ella
debe ser eliminada selectivamente en aquellos sitios en los que den
introducirse los tomos de dopante. El grabado selectivo se realiza
generalmente mediante el uso de un material sensible a la luz denominado
fotorresina. Para ello, la oblea oxidada se cubre en primer lugar por una
capa de fotorresistencia. A continuacin se recubre la fotorresistencia con
un negativo fotogrfico parcialmente transparente denominado mscara o
fotomscara.
Figura 12.1.1: Esquema de un proceso de litografa ptica.

Una vez convenientemente alineada la mscara se ilumina con luz
ultravioleta. La luz ultravioleta cambia la estructura de la fotorresistencia:
las molculas de una fotorresistencia negativa se unen entre si
(polimerizan) en las regiones expuestas a la luz. Por el contrario, en el
caso de fotorresistencias positivas, los enlaces entre las molculas se
rompen al iluminarse, permaneciendo polimerizadas el resto. Las partes
no iluminadas de las fotorresistencias no se ven afectadas. Las reas no
336 CAPTULO 12 LITOGRAFA Y GRABADO

Captulo 12
polimerizadas de la fotorresistencia (no iluminadas en el caso de
fotorresistencia negativa e iluminadas en el caso de fotorresistencias
positivas) se disuelven selectivamente usando por ejemplo tricloroetileno.
De esta forma las zonas polimerizadas, resistentes al ataque del cido
quedan protegiendo al SiO2 .
Sala blanca
En el proceso de litografa debe realizarse en una habitacin espacial
denominada sala blanca. La necesidad de esta sala blanca se debe a que
las partculas de polvo del aire pueden depositarse sobre la superficie del
semiconductor y las mscaras litogrficas causando defectos en los
dispositivos. Cuando las partculas de polvo se depositan sobre las
fotomscaras, se comportan como cuerpos opacos de la misma forma que
los diferentes patrones grabados sobre la mscara (las partculas de polvo
tienen dimensiones del orden de los diferentes patrones). La figura 12.1.2,
muestra los posibles efectos de una partcula de polvo depositada sobre
una fotomscara.
Figura 12.1.2: Efectos de una partcula de polvo sobre una

mscara litogrfica.
La partcula 3 da lugar a un cortocircuito entre las dos regiones
conductoras.
En una sala blanca, se controla con precisin el nmero total de
partculas de polvo por unidad de volumen. La figura 13.1.3 muestra la
distribucin del tamao de partculas para diferentes clases de salas
blancas.As por ejemplo, una sala blanca clase A, tiene 100 partculas con
dimetro 0.5:m o mayor por pie cbico (corresponde a 3500 partculas por
metro cbico). Se observa que el nmero de partculas permitido aumenta
a medida que disminuye el dimetro de estas. Para el proceso litogrfico
se requiere normalmente una sala blanca clase 10.
SECCIN 12.1 337

Captulo 12
Figura 12.1.3.: Distribucin de particulas segn el tipo de clase.

Si la dimensin mnima de los dispositivos se aproxima a la longitud de
onda de la luz utilizada en la exposicin ptica para sensibilizar la
fotoresina ( ~ 400 nm) los fenmenos de difraccin pueden limitar la
resolucin del mtodo (tamao mnimo que puede distinguirse). Para
evitar esta limitacin se han propuesto tcnicas alternativas. Un
procedimiento alternativo a la fotolitografa con luz convencional, es
utilizar luz ultravioleta, que al tener menor longitud de onda reduce los
fenmenos de difraccin. Las ventajas de este simple mtodo son
limitadas de ah que se consideren otro tipo de tcnicas, como el uso de
haces de electrones, rayos x, o haces de iones para sensibilizar la
fotorresistencia.
-Litografa por haces electrnicos: Un chorro de electrones energticos

se dirige sobre la fotorresistencia que queda sensibilizada. En vez de
sensibilizar todos los patrones a la vez, se van "dibujando" uno a uno los
distintas partes del circuito integrado, por lo que no es necesaria ninguna
mscara. Aunque se consigue de esta forma una resolucin mucho mayor
que cualquier dimensin del circuito integrado, presenta el inconveniente
de ser un proceso lento, puesto que hay que grabar uno a uno los
diferentes partes del circuito integrado.
-Litografa por rayos x: Un haz de rayos X se hace pasar por una

mscara para sensibilizar selectivamente la fotorresistencia. Al igual que
la fotolitografa convencional, la litografa con rayos X permite grabar
varios patrones de forma simultnea. Adems, puesto que la longitud de
onda es mucho ms pequea, se consigue tambin de esta forma una
mejor resolucin, y por lo tanto unos dispositivos de menor tamao. Los
inconvenientes fundamentales de este tipo de fotolitografa es que las
mscaras son difciles de fabricar y que adems la utilizacin de rayos X
puede daar las partes activas de los dispositivos.

Captulo 12
12.2 Grabado
Una vez que los patrones se han grabado sobre la fotorresistencia por
alguna de las tcnicas de litografa estudiadas, y se ha disuelto la parte no
polimerizada de sta mediante el uso de tricloroetileno, es necesario
eliminar la parte de SiO2 no protegida para abrir las ventanas deseadas en
el xido, que dejen a la vista el substrato de silicio. Para eliminar la parte
de xido no protegido puede usarse un bao de cido fluorhdrico que
ataca al dixido de silicio no protegido, pero no ataca al silicio. Existen un
gran nmero de diferentes reactivos qumicos que atacan a los materiales
selectivamente de manera que eliminan la capa de xido pero producen un
ataque muy pequeo sobre los materiales subyacentes. Esta tcnica se
denomina grabado qumico o grabado hmedo.
Generalmente el ataque qumico de la capa de xido suele ser isotrpico,
es decir, por igual en todas las direcciones (aunque existen algunas
excepciones). Esto significa que el xido no slo se ataca hacia abajo sin
que tambin se ataca lateralmente por debajo del protector:
Figura 12.2.1. Comparacin de ataque isotrpico (b) y

anisotrpico (c)
En consecuencia las ventanas abiertas en el xido, son por este motivo
mayores que las marcadas en mscara. Esto que puede llegar a ser un
inconveniente importante cuando se reducen las dimensiones de los
dispositivos. Esta dificultad se resuelve satisfactoriamente con los
grabados en seco- (Dry etching) en un proceso de grabado en seco, la
oblea se expone a un plasma, que consiste en un gas parcial o totalmente
ionizado compuesto de iones, electrones y neutrones. El plasma se
produce cuando un campo elctrico de suficiente magnitud se aplica al
gas, causando la ionizacin de las molculas o tomos del gas. El plasma
SECCIN 12.2 339

Captulo 12
se inicia por electrones libres que tras ser proporcionados por un electrodo
polarizado negativamente adquieren energa cintica gracias al campo
elctrico. En el transcurso de su viaje a travs del gas los electrones
chocan con las molculas del gas y pierden su energa. La energa
transferida durante las colisiones hace que las molculas del gas se
ionicen. Las concentracin de electrones en un plasma empleado para
grabado en seco suele ser baja, del orden de 109 a 1012 cm-3. Las
molculas ionizadas del plasma son aceleradas perpendicularmente a la
oblea, donde chocan con los tomos del semiconductor, que adquieren
energa para liberarse de los enlaces que los mantienen unidos al mismo.
(en otros casos los molculas ionizadas reaccionan qumicamente con el
material que debe ser atacado, con lo que se consigue una mayor
selectividad (RIE.reactive-ion-etching). De esta forma se eliminan los
tomos de la superficie, llevndose a cabo el grabado. Como no se
produce bombardeo sobre las paredes laterales el grabado lateral es
mucho ms pequeo que el grabado perpendicular, con lo que se consigue
un alto grado de anisotropa. Existe sin embargo un inconveniente
importante, que es la prdida de selectividad en el grabado, de tal forma
que tambin el substrato se ve afectado por el ataque.
El proceso de accin de grabado por plasma queda esquematizado en la
Figura 12.2.2
Figura 12.2.2 Esquema de funcionamiento del ataque RIE

(1) El proceso comienza con la formacin de los reactivos
(2) Los reactivos son transportados por difusin a travs de una capa
gaseosa de estao hacia la superficie.
(3) La superficie adsorbe a los reactivos.
(4) Se produce la reaccin qumica de los reactivos con la especies de la
superficie, junto con efectos fsicos (bombardeo inico).
(5) Los materiales resultados de la reaccin qumica o bombardeo fsico
son repelidos por la superficie y eliminados por un sistema de vaco.

Captulo 12
Proceso de Litografa y Grabado usando una fotorresina positiva.
Fotorresina +
SiO2
SiO2
SUBSTRATO Si
SUBSTRATO Si
(a) Oblea despues de haber realizado

(b) Recubrimiento con una resina
el proceso de oxidacin termica
fotorresistente positiva
LUZ UV
Tricloroetileno
Fotorresina +
Fotorresina +
SiO2
SiO2
SUBSTRATO Si
SUBSTRATO Si
(d) Tratamiento con un disolvente

(c) Colocacin de la mascara alineada (tricloroetileno) para eliminar la resina
y exposicin a fuente de luz. expuesta a la luz.
R.I.E
Fotorresina +
Fotorresina +
SiO2
SiO2
SUBSTRATO Si SUBSTRATO Si
(e) Ataque hmedo o seco del oxido

no protegido por la resina.
SO4H2
Fotorresina +
SiO2
SiO2
SUBSTRATO Si
SUBSTRATO Si
(f) Bao con sulfurico (SO4H2) para (g) Oblea preparada para el proceso de
eliminar la capa de resina implantacin
SECCIN 12.2 341

Captulo 12
REFERENCIAS
[1] S. Sze. VLSI Technology, Ed. Mcgraw-Hill

Ed.Prentice Hall

C
13 TECNOLOGA DE
FABRICACIN DE
Captulo
CIRCUITOS
SOI MOSFET
ndice
13-1 Introduccin 13-5 Tecnologa CMOS

13-2 Componentes pasivos en un circuito 13-6 Tecnologa SOI
integrado 13-7 Tecnologa BiCMOS
13-3 Tecnologa bipolar 13-8 Tecnologa MESFET
13-4 Tecnologa NMOS
Objetivos
Descripcin de la secuencia de fabricacin de componentes pasivos en tecnologa

bipolar y MOS
Descripcin de la secuencia de fabricacin de transistores bipolares
Descripcin de la secuencia de fabricacin de transistores NMOS, CMOS y BiCMOS
Descripcin de la secuencia de fabricacin de obleas de silicio sobre aislante (SOI)
Descripcin de la fabricacin de transistores MESFET en Arseniuro de Galio
Palabras Clave
Resistencia laminar Si3N4 xido enterrado
Capacidades integradas Mscara Aislamiento en trinchera y
NMOS, CMOS, SOI Fotorresistencia meseta
BiCMOS, MESFET Litografa Latchup
Difusin Grabado
Implantacin Eltran, Smart Cut
Oxidacin Silicio Poroso
13.1 Introduccin
La mayora de los sistemas electrnicos se implementan

Captulo 13
utilizando circuitos integrados. Un circuito integrado es un conjunto de

dispositivos activos y pasivos construidos sobre un mismo substrato
semiconductor e interconectados mediante diferentes capas de
metalizacin. Los elementos ms importantes de un circuito integrado son
los transistores, por lo tanto, describiremos cmo se fabrican los
transistores en las diferentes tecnologas existentes. La figura siguiente
muestra los principales pasos a seguir en la fabricacin de un circuito
integrado.
Figura 13.1.1 Diagrama de flujo en el proceso de

fabricacin de circuitos integrados.
A la hora de disear un circuito integrado es necesario tener en
cuenta las siguientes reglas que son diferentes de las de diseo de un
circuito discreto:
El material de partida en la construccin de un circuito integrado
es una oblea semiconductora con una determinada resistividad y
orientacin cristalogrfica. El primer proceso consiste
generalmente en la formacin de capas delgadas de material
sobre la oblea. Esta se puede realizar mediante procesos de
crecimiento epitaxial de pelculas semiconductoras, crecimiento
trmico de xidos, y deposicin de polisilicio de capas
dielctricas y metlicas.
Tras la formacin de las diferentes pelculas de material, el
siguiente paso suele ser el de litografa o el de introduccin de
impurezas (bien por difusin o por implantacin inica).
346 CAPTULO 13 TECNOLOGA DE FABRICACIN DE CIRCUITOS INTEGRADOS

El proceso litogrfico normalmente va seguido por un grabado
(etching) al que pueden seguir nuevamente otros procesos de
dopado y/o formacin de pelculas delgadas.
Despus de realizar la secuencia apropiada, cada oblea contiene
Captulo 13
cientos de chips rectangulares idnticos de 1 a 10mm de lado. Cada chip
es comprobado elctricamente y los defectuosos se marcan con una
mancha de tinta negra. A continuacin, los diferentes chips son cortados y
separados. Aquellos que han superado satisfactoriamente todos los tests,
se encapsulan. De esta manera se consigue un buen aislamiento trmico y
elctrico y un entorno adecuado para la utilizacin del circuito integrado
en diferentes aplicaciones electrnicas.
Un chip puede contener desde unos cuantos dispositivos (activos
o pasivos) hasta varios millones. Desde la invencin del circuito integrado
en 1958, el nmero de componentes ha crecido exponencialmente.
Generalmente se hace la siguiente clasificacin de los circuitos
integrados:
-SSI (small scale of integration) hasta 102 componentes.
-MSI (medium scale of integration) hasta 103 componentes.
-LSI (large scale of integration) hasta 104 componentes.
-VLSI/ ULSI (very/ultra large scale of integration) ms de 105
componentes.
13.2 Componentes pasivos en un Circuito Integrado
13.2.1 Resistencias en un circuito integrado

Para construir una resistencia en un circuito integrado se define
una ventana en una capa de xido trmicamente crecido sobre un
substrato de silicio. A continuacin se implantan (o se difunden)
impurezas del tipo contrario a las ya existentes en la oblea.
Si se considera una resistencia lineal, la conductancia de una
lmina delgada de material tipo p y espesor x paralela a la superficie viene
dada por
V
J = E = q p p ( x ) ; As = x W
L
(13.1)
1 I J As W
G= = = = q p p ( x ) x .
R V V L
Segn esta expresin podemos escribir la conductancia
diferencial como
W
dG = q p p ( x ) dx , (13.2)
L
donde W es la anchura de la barra y L su longitud. La conductancia total
de toda la regin implantada se calcula como
SECCIN 13.2 COMPONENTES PASIVOS EN UN CIRCUITO INTEGRADO 347

xj xj
W
G = dG = q
L
p p ( x ) dx . (13.3)
0 0
Captulo 13
Se define la resistencia laminar, R :
1
R = xj
,
(13.4)
q pp ( x ) dx
0
que se mide en ohmios por cuadrado ( ) . Por lo tanto la resistencia de

la barra se calcula como
L
R= R . (13.5)
W
En consecuencia, el valor de la resistencia en un circuito
integrado depende por un lado de los parmetros geomtricos W y L, y
por otro lado del valor de la resistencia laminar, R , que depende a su vez
del proceso de implantacin. Una vez que R es conocida, el valor de la
resistencia viene dada por la relacin L/W, o por el nmero de cuadrados
de dimensiones WW que contiene el patrn de la resistencia. Los
contactos tambin introducen una resistencia adicional.
13.2.2 Capacidades integradas
Los primeros circuitos integrados se disearon pensando que los
valores prcticos de las capacidades eran imposibles de integrar debido al
gran rea que necesitaran y por tanto se haca uso de capacidades
externas. Todava es cierto que las capacidades integradas con valores
superiores a unas decenas de picofaradios son muy costosas en trminos
de rea consumida, sin embargo los diseos han cambiado de tal manera
que pequeas capacidades pueden realizar funciones que antes
necesitaban valores muy elevados. Un buen ejemplo es la compensacin
en los amplificadores operacionales. Ahora se utiliza un gran nmero de
capacidades integradas en casi todos los circuitos integrados. La
fabricacin de estos componentes es diferente dependiendo de si estamos
trabajando en tecnologa bipolar o MOS.
En tecnologa bipolar encontramos dos tipos diferentes. En
primer lugar se utiliz el hecho conocido de que una unin pn polarizada
en inverso presenta una capacidad de deplexin. No obstante aparecen
inconvenientes tales como que la unin debe mantenerse siempre
polarizada en inversa, que el valor de la capacidad vara con la tensin
aplicada y que para una unin similar a la base-emisor la tensin de
ruptura es de slo 7V. Para la unin base-colector la tensin de ruptura es
mayor pero la capacidad por unidad de rea es bastante baja.

Por estas razones la capacidad integrada ms utilizada en
tecnologa bipolar es la capacidad MOS.
En la secuencia de fabricacin normal se aade un paso adicional
en el que se utiliza una mscara para definir una regin en la que se crece
Captulo 13
una delgada lmina de xido sobre una difusin de emisor y a
continuacin se realiza una metalizacin de aluminio sobre el xido.
Queda definida una capacidad entre el aluminio y la difusin de emisor
con un valor comprendido entre 0.2 y 0.3 pF/mm2 y una tensin de
ruptura de entre 60 y 100V. Esta capacidad es extremadamente lineal y
presenta un coeficiente de temperatura muy bajo. Aparece un
inconveniente en forma de capacidad parsita inherente a la regin de
vaciamiento que se forma entre el substrato tipo p y la regin epitaxial n.
No obstante, es despreciable en la mayora de los casos.
En tecnologa MOS las capacidades juegan un papel ms
importante que en tecnologa bipolar ya que stas desempean muchas
funciones que en el caso bipolar desarrollan las resistencias.
Diferentes procesos de fabricacin MOS utilizan dos lminas de
polisilicio para implementar funciones analgicas. La segunda lmina
proporciona una estructura capacitiva eficiente y una lnea de
interconexin extra. La separacin entre lminas es comparable al espesor
de xido de puerta de los transistores MOS.
Se debe tener en cuenta la existencia de capacidades parsitas
asociadas a cada una de las lminas de polisilicio. La ms grande es la que
se forma entre la lmina inferior y el substrato, proporcional al rea de la
lmina inferior y con un valor tpico que ronda entre el 10 y el 30 % de la
capacidad total. La capacidad parsita asociada a la lmina superior tiene
su origen en la metalizacin que conecta dicha lmina con el resto del
circuito ms la capacidad parsita del transistor al cual est conectado. El
valor de esta capacidad parsita est comprendido entre 5 y 50 fF.
Otros parmetros importantes de estos componentes son la
tolerancia, el coeficiente de tensin y el coeficiente de temperatura. La
tolerancia en el valor absoluto de la capacidad es una funcin del espesor
del xido y se mueve en un rango de entre el 10 y el 30%. Sin embargo
dentro del mismo chip, las diferencias entre capacidades se reducen a
menos de 1%. Esto se debe al hecho de que las lminas que forman los
contactos de la capacidad estn constituidas por semiconductores muy
dopados en lugar de conductores ideales. La realidad es que se producen
variaciones en el potencial superficial de la lmina al aplicar la tensin
(fenmeno de poli deplexin) resultando en un ligero cambio en la
capacidad con la tensin aplicada.
El transistor MOS en s mismo se puede utilizar tambin como
una capacidad cuando se polariza en la regin triodo; la puerta constituye
un contacto y la fuente, el drenador y el canal la otra. Debido a que el
substrato no est muy dopado se producen grandes variaciones del
potencial al modificar la tensin aplicada y por tanto presenta un
coeficiente de tensin muy elevado.
13.3 TECNOLOGA BIPOLAR 349

13.3 Tecnologa Bipolar
Muchos circuitos con aplicacin comercial necesitan aumentar el

ancho de banda de manera que puedan trabajar a frecuencias ms
Captulo 13
elevadas. Esta necesidad de operar a mayores velocidades se traduce en

una reduccin de la anchura de la base para as disminuir el tiempo de
trnsito de los portadores y el valor de las capacidades parsitas. La
reduccin de las dimensiones del dispositivo obliga a que la anchura de
las regiones de deplexin dentro de la estructura se reduzca en
proporcin, por lo que es necesario el uso de menores tensiones de
operacin y mayores concentraciones de impurezas en las distintas
regiones que componen el dispositivo. Para cubrir estas necesidades se ha
desarrollado una secuencia de procesos para fabricar transistores bipolares
diferente a la que se utilizara, por ejemplo, en aplicaciones de potencia
donde es frecuente la aplicacin de grandes tensiones. Como diferencias
ms destacas con respecto a otro tipo de aplicaciones se puede mencionar
el uso de lminas epitaxiales ms delgadas y dopadas, oxidaciones
selectivas en diferentes regiones para conseguir el aislamiento elctrico
entre regiones en lugar de uniones polarizadas en inverso y el uso del
polisilicio como fuente de dopantes para el emisor.
Partiendo de un substrato de silicio tipo p, se comienza con una
primera mscara que permite una implantacin, obtenindose una regin
n+ en el substrato p. A continuacin se lleva a cabo el crecimiento
epitaxial de una lmina de silicio tipo n con un espesor aproximado de
1micra y alrededor de 0.5 -cm de resistividad. El resultado se muestra
en la siguiente figura,
SiO 2
-
n
n+
Silicio p
Figura 13.3.1 Seccin transversal de la estructura

resultante tras la formacin de una lmina enterrada n+ y el
crecimiento epitaxial de una lmina tipo n.
El siguiente paso consiste en realizar una oxidacin selectiva que
permite aislar el transistor de sus vecinos y el contacto de colector del
resto del transistor. Antes de crecer una gruesa lmina de xido, se lleva a
cabo un grabado que elimina el silicio de aquellas regiones donde se
quiere situar el xido. Sin este paso previo el xido resultante presentara
un perfil abultado y poco uniforme que dificultara o impidira depositar
sobre esas zonas lminas de metal o polisilicio. Por tanto, la eliminacin
del silicio antes de la oxidacin permite conseguir una superficie casi
plana despus de la oxidacin y elimina el problema del posterior

recubrimiento con otros materiales. La estructura resultante es la que
aparece en la siguiente figura,
SiO2
Captulo 13
n
+
n
Silicio p
Figura 13.3.2 Seccin transversal del dispositivo

resultante despus de realizar un grabado selectivo y la
posterior oxidacin.
Las zonas oxidadas se extienden hasta alcanzar el substrato p
aislando elctricamente las regiones n crecidas epitaxialmente. El
crecimiento de lminas de xido de grosor mayor que 1 micra requiere
tiempos muy largos, por este motivo este mtodo de aislamiento es til
exclusivamente para estructuras muy finas.
A continuacin se van a definir los contactos de base y colector
comenzando con una implantacin de impurezas donadoras en elevada
concentracin en la regin de contacto del colector y una difusin
posterior en la lmina enterrada, dando lugar a un camino de baja
resistencia hasta el colector. Seguidamente se utiliza una segunda mscara
para definir la regin de base junto con un implante de impurezas
aceptadoras. El resultado final se muestra en la figura,

Base p
n
+
n
Silicio p

resultante despus de utilizar una mscara para implantar y
difundir impurezas donadoras en la regin de colector y
usar otra mscara e implantar impurezas aceptadoras en la
regin de base tipo p.
Un reto fundamental en la fabricacin de este tipo de dispositivos
es la formacin de una base y emisor muy delgados y al mismo tiempo
conseguir un camino de baja resistencia para los portadores hasta los
contactos. Normalmente se consigue utilizando polisilicio como fuente de
impurezas. Se deposita una lmina de polisilicio n+ justamente encima del
emisor. Durante los posteriores ciclos trmicos a elevadas temperaturas
los dopantes (normalmente arsnico) se difunden desde el polisilicio hacia
el interior del silicio cristalino formando una regin de emisor muy
delgada y muy dopada. Siguiendo a la deposicin del polisilicio se realiza
un implante de boro que da lugar a una lmina de silicio tipo p+ en todos

los puntos de la base excepto justamente bajo el polisilicio ya que ste
acta como una barrera que impide a los tomos de boro alcanzar el
substrato. La estructura que se obtiene tras este paso se observa en la
figura,
Captulo 13
Emisor de
polisilicio
n
n+
Silicio p

resultante despus de la deposicin del polisilicio y usar
una mscara para implantar impurezas aceptadoras en la
regin de base.
El mtodo utilizado para formar contactos de baja resistencia en
la base se denomina estructura auto-alineada porque el alineamiento de la
regin de base con el emisor se produce automticamente. Un proceso
similar se utiliza tambin en tecnologa MOS como se ver en el apartado
correspondiente. La estructura que se obtiene despus de la metalizacin
se muestra en la siguiente figura,
Contacto Contacto
de base Emisor de
polisilicio de colector
n +
n
+ n
Silicio p
Figura 13.3.5 Seccin transversal del dispositivo final

resultante. Los contactos de base y colector pueden
solaparse con los xidos permitiendo una reduccin de sus
dimensiones. El contacto de emisor se realizara en una
extensin del polisilicio mostrado en la figura.
Puesto que las zonas de aislamiento estn compuestas de SiO2,
las ventanas de metalizacin pueden solaparse con ellas. Esto reduce
considerablemente las dimensiones mnimas que se pueden conseguir en
las regiones de base y colector. Todas las superficies de silicio y
polisilicio se cubren con un siliciuro metlico para reducir las resistencias
de contacto. En dispositivos de dimensiones reducidas el contacto de
emisor se realiza extendiendo el polisilicio fuera del rea activa del
dispositivo y formando el contacto metlico con el polisilicio all. No
obstante, esta solucin aade una resistencia serie de emisor. Los circuitos
integrados fabricados con una secuencia de procesos similar a la que
acabamos de describir producen transistores bipolares con valores de fT
superiores a 10 GHz que es muy superior a los valores tpicos de 500

MHz que se consiguen en los procesos diseados para soportar elevadas
tensiones.
13.4 Tecnologa NMOS
Captulo 13
En la actualidad los transistores MOS son los ms utilizados en
circuitos VLSI ya que pueden ser escalados a dimensiones ms pequeas
que el resto de dispositivos. La tecnologa MOS puede dividirse en
tecnologa NMOS que produce transistores canal n, y tecnologa CMOS
compuesta por transistores canal n y canal p sobre el mismo substrato. Las
dos tecnologas son importantes puesto que la tecnologa NMOS es ms
simple que la tecnologa bipolar (involucra menos pasos de proceso)
mientras que la tecnologa CMOS proporciona circuitos con muy bajo
consumo de potencia. A principio de los 70, la longitud mnima de los
transistores MOS era del orden de 7.5 m y el rea total del chip del
orden de 6000 m2. En la actualidad se fabrican transistores con longitud
de canal por debajo de 0.1 m (100nm).
13.4.1 Proceso de fabricacin
El material inicial para la fabricacin de transistores NMOS es
una oblea de silicio tipo p, ligeramente dopada ( 1015 cm-3) y orientada,
generalmente en la direccin <100>, ya que posee menor densidad de
trampas en las interfases que la <111>, lo que proporciona mejores
propiedades elctricas a los dispositivos (mayor movilidad). Se pueden
destacar los siguientes puntos:
1.- El primer paso en la fabricacin del transistor NMOS es la
formacin del xido de aislamiento. El proceso es parecido al utilizado en
tecnologa bipolar para crecer el xido que asla lateralmente a los
distintos dispositivos. Una capa de xido delgado (500 ) se crece sobre
toda la oblea para proteger al silicio de la capa de nitruro de silicio que se
deposita para la oxidacin selectiva. A continuacin se define el rea
activa del dispositivo mediante una mscara de fotorresistencia.
Seguidamente se implanta a ambos lados de la zona activa el channel-
stop. El nitruro no cubierto por la mscara se elimina mediante un proceso
de grabado (etching). La oblea se introduce entonces en un horno de
oxidacin donde sobre las zonas no cubiertas por el nitruro se crece una
capa gruesa de xido (0.5 a 1 m), que ser el responsable del aislamiento
elctrico del dispositivo.
2.- El segundo paso es el crecimiento del xido de puerta y el
ajuste de la tensin umbral. Para ello se elimina toda la capa de nitruro y
xido que cubre la zona activa, y se crece un xido delgado con un
espesor de unos cientos de angstroms. Para ajustar la tensin umbral se
implanta el canal con iones de impurezas. En el caso de un transistor en el
modo de realce (tensin umbral positiva) se implanta el canal con tomos
de boro, hasta que la tensin umbral tenga un valor determinado. Para el
caso de transistores canal n de deplexin (tensin umbral negativa) se
implanta el canal con tomos de arsnico.

3.- El tercer punto es la formacin de la puerta. Para ello se
deposita una capa de polisilicio y se dopa fuertemente mediante difusin o
implantacin de fsforo hasta obtener una resistencia laminar tpica de 20
o 30 . Esta resistencia es adecuada para transistores con longitud de
Captulo 13
canal mayor de 3 m. Para canales ms cortos se utilizan metales

refractarios o siliciuros metlicos para reducir la resistencia laminar por
debajo de 1 .
4.- El cuarto paso es la formacin de la fuente y drenador. El
polisilicio que cubre la puerta sirve cmo mscara a la implantacin de
arsnico para formar la fuente y drenador que estarn autoalineadas con
respecto a la puerta. El nico solapamiento existente entre puerta y fuente
y drenador es debido a la difusin lateral de los iones implantados. Se ha
comprobado experimentalmente que usando iones de baja energa es del
orden de 50 .
5.- El ltimo paso es la metalizacin. Antes de realizarla, se
cubre todo el dispositivo con una capa de xido dopado con fsforo que
por un lado proporciona aislamiento y por otro da a la superficie una
topografa suave que evite saltos bruscos y pueda provocar la ruptura de
la capa de metalizacin. El contacto de puerta se realiza normalmente
fuera de la zona activa para evitar posibles daos del xido delgado de
puerta en el proceso de fabricacin
En la fabricacin del transistor NMOS, hay seis procesos de
formacin de lminas delgadas, cuatro operaciones litogrficas, tres
implantaciones inicas, y cuatro operaciones de grabado.
Como ejemplo, la siguiente figura muestra la seccin transversal
de transistor NMOS una vez finalizada la secuencia de procesos.
Figura 13.4.1 Seccin transversal de un transistor NMOS.

13.5 Tecnologa CMOS
En un inversor CMOS ideal no hay disipacin de potencia en

reposo ya que ninguno de los dispositivos conduce. stos lo hacen
nicamente cuando se produce la transicin entre estados, por lo que
nicamente en rgimen dinmico es cuando se produce disipacin de
potencia. Esto hace que la potencia media disipada por el inversor CMOS
sea muy pequea (del orden de nanowatios). Cuando el nmero de

componentes por chip aumenta, la disipacin de potencia se convierte en
uno de los principales agentes limitadores (ms que el espacio) del
nmero de dispositivos que pueden integrarse. Por esta razn es muy
utilizada la tecnologa CMOS (aunque un inversor CMOS ocupe ms
Captulo 13
espacio que un inversor NMOS).
Asociado con todos los circuitos CMOS aparece un problema
inherente denominado latchup. Este problema est relacionado con la
aparicin de transistores bipolares parsitos. Puede formarse un transistor
npn con la difusin n+ de fuente o drenador cmo emisor, el pozo p como
base y el pozo n cmo colector. De la misma forma puede observarse la
formacin de un transistor pnp con la difusin p+ de fuente o drenador
como emisor y con los pozos n y p cmo base y colector respectivamente.
Los dos transistores bipolares parsitos pueden acoplarse y actuar como
un tiristor. En condiciones normales de operacin, todas las uniones pn
estn polarizadas en inverso. Sin embargo, si por algn motivo los dos
transistores bipolares entran en la regin activa, el dispositivo posee una
gran realimentacin positiva (si el producto de las betas es mayor que la
unidad) de manera que los transistores conducen producindose la ruptura
del transistor MOS.
Para que ocurra el latchup, una de las uniones debe estar
polarizada en directo fluyendo corriente a travs de los transistores. Esta
corriente puede proceder de una gran multitud de causas, como por
ejemplo la aplicacin de una tensin a una de las entradas superior a la de
alimentacin.
Para evitar el latchup se debe reducir la ganancia de corriente de
los dispositivos parsitos. Una forma de conseguirlo es utilizar dopado de
oro o irradiacin de neutrones para reducir la vida media de los portadores
minoritarios. Sin embargo este procedimiento es difcil de controlar. Un
procedimiento ms efectivo es usar el aislamiento de trinchera (trench
isolation). En este caso los transistores bipolares quedan fsicamente
aislados y por lo tanto se elimina el latchup.
La tecnologa CMOS tiene que proporcionar transistores canal n
y transistores canal p sobre la misma oblea. Ahora bien, el substrato de un
transistor NMOS es tipo p, mientras que el de PMOS es tipo n. El
principal inconveniente a salvar por la tecnologa CMOS es el de
proporcionar los dos tipos de substrato. Este problema se resuelve
fabricando por implantacin o difusin en el substrato de la oblea (que
ser tipo n o tipo p) un pozo de conductividad contraria al del substrato.
Para ello hay que aadir una concentracin de dopante mayor que la
existente en el substrato. Si el substrato es tipo n, hay que aadir una
concentracin de aceptadores en la regin del pozo NA >ND para que el
pozo tenga conductividad tipo p. Debido a la alta concentracin de
impurezas que hay que aadir en el pozo, la movilidad del canal quedar
degradada ya que sta depende de la concentracin total de dopantes (ND
+NA). Para evitar este problema, se utiliza un substrato muy poco dopado,
y se realizan dos pozos, cada uno de ellos con un tipo de conductividad.
13.5 TECNOLOGA CMOS 355

En este caso como no es necesaria la compensacin de dopantes, la
movilidad ser mayor.
Dependiendo de la seleccin inicial (sustrato) el proceso de
fabricacin CMOS se puede catalogar como procesos de pozo n, pozo p o
Captulo 13
pozo gemelo. Este ltimo es ms complejo pero el ms flexible en la

optimizacin de los dispositivos de canal n y p. Se ha elegido un proceso
CMOS de pozo n para mostrarlo aqu, ya que se puede extender
fcilmente al caso de tecnologa BiCMOS. A lo largo de la explicacin se
mostrar con figuras la evolucin de la estructura hasta llegar al inversor
CMOS.
Se necesitan un mnimo de 7 mscaras para completar los
dispositivos, no obstante, en la mayor parte de los procesos CMOS se
necesitan mscaras adicionales como por ejemplo una segunda capa de
polisilicio para la fabricacin de capacidades y tambin en el caso de
varios niveles de interconexiones metlicas para conseguir una alta
densidad de integracin. La inclusin de estos procesos aumentara el
nmero total de mscaras a ms de diez.
Difusin de fsforo
SiO2
Sustrato de silicio tipo p
Figura 13.5.1 Mscara 1, difusin de pozo n.

El proceso se inicia con la difusin del pozo n. El pozo n es
necesario siempre que se fabriquen transistores MOS de canal p. Se crece
una gruesa capa de dixido de silicio sobre aquellas regiones que se
quieren proteger de la difusin de fsforo. Por lo general se emplea
fsforo en las difusiones profundas dado que tiene un alto coeficiente de
difusin y, en consecuencia, puede difundirse ms rpidamente en el
sustrato de lo que podra hacerlo el arsnico.
Si3N 4 Regin Activa
SiO2
Pozo n
Silicio p
Figura 13.5.2 Utilizacin de la tcnica LOCOS para el

crecimiento del xido. Las zonas cubiertas con Si3N4
definen la regin activa de los dispositivos.

El segundo paso es definir una regin activa (regin donde se
localizan los transistores) mediante una tcnica llamada oxidacin local
(LOCOS). Se deposita una capa de nitruro de silicio (Si3N4) sobre el pozo
n y otra sobre el pozo p. Las regiones cubiertas por el nitruro no se
Captulo 13
oxidarn de modo que despus de un tiempo prolongado de oxidacin
hmeda aparece un xido de campo grueso en las regiones situadas entre
los transistores. Este xido grueso es necesario para aislar transistores.
Tambin permite que las lneas de interconexin se tracen en la parte
superior sin que se formen inadvertidamente canales de conduccin en la
superficie del silicio.
SiO2 SiO2 SiO2
Pozo n
Silicio p
Figura 13.5.3 Resultado de aplicar el proceso de oxidacin

local LOCOS. Los xidos gruesos sirven para aislar
elctricamente los dispositivos.
El siguiente paso es la formacin de la puerta de polisilicio. Este
es uno de los puntos crticos del proceso CMOS. La delgada capa de
xido en la regin activa se elimina primero usando un grabado hmedo,
seguido por el crecimiento de un xido muy delgado y de gran calidad en
la puerta. De manera rutinaria en los procesos actuales de 0.18 y 0.25
micras se hace uso de grosores de xido de slo 100. Se deposita una
capa de polisilicio generalmente dopado con arsnico (poly tipo n). La
fotolitografa es muy exigente en este paso puesto que se requiere una
resolucin muy fina para conseguir reducir al mximo la longitud de canal
del transistor MOS. Esta distancia est representada por el tamao de la
franja ms estrecha de polisilicio que se pueda definir.
Contactos de polisilicio
Pozo n
Silicio p
Figura 13.5.4 Formacin de las puertas de polisilicio.

La puerta de polisilicio es una estructura que se alinea por si sola
y se prefiere sobre al uso de puertas metlicas. Se emplea un implante de
arsnico en elevadas dosis para formar las regiones de fuente y drenador
n+ de los MOSFETs canal n. El contacto de polisilicio tambin acta

como barrera para este implante para proteger la regin del canal. Se
puede usar una capa de material fotorresistente para impedir que las
impurezas de As alcancen el transistor de canal p. El xido de campo de
elevado grosor detiene el implante e impide que se formen regiones n+
Captulo 13
fuera de las regiones activas.

Implante de arsnico
Fotoresistencia
Pozo n
Silicio p
Figura 13.5.5 Implantacin de As para formar regiones de

fuente y drenador en el transistor MOS de canal n.
Se puede realizar un proceso similar de fotolitografa para
proteger los MOSFET n durante el implante de boro cuando se definen
los contactos de fuente y drenador en los MOSFET canal p. Ntese que en
ambos casos la separacin entre las difusiones de fuente y drenador
definida como longitud de canal, viene dada slo por la mascara de puerta
de polisilicio, de ah la propiedad de autoalineamiento.
Implante de boro
Fotoresistencia
+ + Pozo n
n n
Silicio p
Figura 13.5.6 Implantacin de boro para formar regiones

de fuente y drenador en el transistor MOS de canal p.
Antes de que se abran los huecos para realizar los contactos, se
deposita en toda la estructura una gruesa capa de xido mediante un
proceso denominado Chemical Vapor Deposition (CVD). Se emplea una
fotomscara para definir la abertura de ventana de los contactos seguida
por un grabado de xido hmedo o en seco.

xido de depsito de vapores qumicos
Captulo 13
SiO2
+
n+ n+ p+ p
Pozo n
Silicio p
Figura 13.5.7 Deposicin de una gruesa capa de xido

mediante CVD. Abertura de las ventanas donde se realizan
los contactos a los diferentes terminales de los transistores.
A continuacin se vaporiza o metaliza por bombardeo inico una
delgada capa de aluminio sobre la oblea. Se emplea un paso final de
enmascaramiento y grabado para formar la interconexin. El paso final
antes del empaquetamiento y conexin es la pasivacin de la superficie
mediante un tratamiento con soluciones cidas para eliminar partculas y
residuos. Por lo general se deposita una gruesa capa de xido mediante
CVD o cristal pirex sobre la oblea que acta como proteccin.
n MOSFET
SiO2
n +
n
+ p+ p+
Pozo n
Silicio p
Figura 13.5.8 Metalizacin para formar los contactos de

fuente/drenador en los transistores p y n.
13.6 Tecnologa SOI
El silicio sobre aislante (SOI) es un nuevo material para la

fabricacin de chips que reemplaza a las obleas tradicionales de silicio.
Este substrato est compuesto de tres capas diferenciadas. Primero una
delgada lmina de silicio que puede ir desde unos pocos nanometros hasta
varias micras. A continuacin una capa de aislante, normalmente xido de
silicio con un grosor variable y finalmente la lmina ms gruesa de silicio
que acta como material que da soporte mecnico a toda la estructura. Los
dispositivos se fabrican en la capa superficial de silicio. Cada transistor se
encuentra aislado del resto gracias al xido enterrado. Esta caracterstica
permite evitar el fenmeno de latchup y fabricar ms transistores por cm2.
Adems se ha demostrado una importante mejora en sus prestaciones ya
que pueden trabajar a menores tensiones, aumentar la velocidad de
conmutacin y son menos vulnerables al efecto de las partculas csmicas

y efectos de canal corto (SCE). Todas estas mejoras se consiguen sin
necesidad de alterar los procesos que tradicionalmente se han seguido en
tecnologa CMOS. El cambio fundamental se produce en el punto de
partida ya que las obleas son completamente diferentes. Se han
Captulo 13
desarrollado muchas tcnicas para conseguir una lmina muy delgada de

silicio sobre aislante con buenas propiedades (espesor uniforme en toda la
superficie, baja densidad de defectos en el volumen y en las interfases,
etc). En sus inicios se realizaba un crecimiento epitaxial de silicio sobre
una oblea cubierta de aislante (tcnicas homoepitaxial y heteroepitaxial).
Otras tcnicas se basaban en la cristalizacin de una lmina delgada de
silicio previamente fundida (recristalizacin lser o por haces de
electrones). Posteriormente se utiliz una implantacin de oxigeno sobre
silicio para crear el xido enterrado (SIMOX). No obstante, estos
procedimientos no proporcionaban regiones activas de calidad
comparable a las obleas de silicio puro y adems los costos seguan
siendo elevados ya que la produccin y la demanda seguan siendo bajos.
Hoy en da se utilizan tcnicas de wafer bonding, pegado de obleas, que
proporcionan muy buenos resultados ya que mejoran la calidad al tiempo
que reducen costes. Son precisamente estos procesos de fabricacin de
obleas los que van a ser comentados a continuacin. Partiendo del
substrato de SOI la secuencia de fabricacin de transistores es similar a lo
que hemos comentado para tecnologa CMOS.
13.6.1 ELTRAN, Epitaxial Layer Transfer
El silicio poroso se forma mediante una reaccin electroqumica
cuando el silicio constituye el nodo de una celda electroltica con cido
fluorhdrico (HF) como electrolito. Esta tcnica utiliza el hecho de que el
silicio poroso es mecnicamente dbil pero mantiene la estructura
cristalina del substrato en el que se form. Mediante un recocido a
elevadas temperaturas en ambiente de hidrgeno se sellan los poros en la
superficie de la oblea. Sobre este silicio poroso sellado se crece
epitaxialmente una lmina de silicio y a continuacin un xido trmico.
En este punto la oblea se une con otra que actuar como soporte
mecnico. Puesto que el silicio poroso es mecnicamente frgil puede
romperse con facilidad con, por ejemplo, un chorro de agua a presin.
Una mejora posterior ha sido el uso de dos lminas de silicio poroso con
diferente morfologa. Puesto que se produce una tensin muy fuerte en la
interfase entre las dos lminas, el chorro de agua produce un corte limpio
entre estas dos interfases disminuyendo la rugosidad en la superficie. El
silicio poroso que permanece en la superficie de la oblea se elimina y nos
encontramos con la superficie del silicio sobre aislante (SOI) que
nuevamente se somete a un proceso de recocido a 1100C en un ambiente
rico en hidrogeno. La oblea sobrante se puede reutilizar nuevamente con
el consiguiente ahorro de costes. La tecnologa ELTRAN se ha empleado
con xito en obleas de 300mm (12 in) y se han conseguido espesores de
silicio inferiores a 30nm con una calidad comparable a otras ms gruesas.

Captulo 13
Figura 13.6.1 Representacin de la secuencia ELTRAN
para la fabricacin de obleas SOI.
13.6.2 Smart Cut
Al implantar iones de hidrgeno en una dosis superior a
51016cm-2 se producen microcavidades en la red de silicio. Si esa oblea
implantada se calienta a temperaturas entre 400 y 500 C los tomos de
hidrgeno pasan a formar molculas H2 haciendo que la presin aumente
hasta un punto de fractura. Para una dosis implantada superior a 1017cm-2
se forman pequeas burbujas en la zona implantada incluso sin el
tratamiento trmico. La versin comercial del proceso que se acaba de
comentar se denomina Smart Cut y se desarroll en el CEA-Leti de
Grenoble (Francia). Esta tecnologa la comercializa la empresa SOITEC y
la primera familia de obleas se denomin UNIBOND.
La secuencia del proceso necesario para conseguir obleas SOI
mediante el proceso Smart Cut es la siguiente. La oblea inicial se oxida
con el espesor deseado. Este xido se convertir posteriormente en el
xido enterrado de los dispositivos resultantes. El siguiente paso es la
implantacin de hidrgeno a travs del xido en una dosis superior a
51016cm-2. Despus de la implantacin la oblea soporte y la oblea
semilla se limpian cuidadosamente para eliminar cualquier partcula o
contaminante y hacer las dos superficies hidroflicas. Las dos obleas se
alinean y funden para formar un nico cuerpo. A continuacin estas
obleas se introducen en un horno calentado en un rango de temperaturas
de entre 400 y 600C que produce la separacin entre obleas a lo largo del
implante de hidrgeno que es la zona ms frgil mecnicamente. La
superficie de las obleas resultantes presenta una rugosidad de unos pocos
nanometros. Un proceso posterior de pulido consigue la misma rugosidad
superficial que una oblea de silicio convencional. La oblea semilla puede
reutilizarse de nuevo reduciendo el costo final de la oblea SOI. Esta oblea
semilla es la que proporciona la lmina de silicio y por este motivo debe
ser de gran calidad mientras que la segunda oblea acta nicamente como
13.6 TECNOLOGA SOI 361

soporte mecnico por lo que no se necesita gran calidad. El hecho de
definir el espesor de lmina de silicio mediante la energa de implantacin
permite un control mucho ms preciso del que es posible conseguir con
cualquier proceso mecnico o qumico. El espesor del xido y/o de la
Captulo 13
lmina enterrada pueden ajustarse en el proceso Smart Cut eligiendo la

energa de implante y el tiempo de oxidacin. El espesor de la lmina de
silicio se mueve en el rango de 5nm a 1.5m y el espesor del xido puede
ser tan delgado como 2nm. Actualmente se utilizan nuevas tcnicas para
mejorar los resultados, por ejemplo el uso combinado de hidrgeno y
helio se ha demostrado ms eficaz en la separacin de las obleas.
Figura 13.6.2 Secuencia de pasos seguida para fabricar

obleas SOI siguiendo la tcnica SmartCut.
13.7 Tecnologa BiCMOS
Para conseguir una elevada tensin de ruptura en la unin base

colector de un transistor bipolar es necesario utilizar una lmina epitaxial
muy gruesa (17m de material con 5-cm para 36V). Si se permiten
tensiones de ruptura mucho ms bajas (por ejemplo 7V si se trabaja con
tensiones de alimentacin de 5V) entonces se puede utilizar un dopado
elevado en el colector (del orden de 0.5-cm). En este caso es posible
aislar lateralmente los diferentes dispositivos fabricados siguiendo la
tecnologa bipolar mediante capas de xido gracias a la tcnica LOCOS.
Esto tiene la gran ventaja de reducir enormemente la capacidad parsita
existente entre colector y substrato porque las regiones muy dopadas
prximas a la superficie ahora se sustituyen por las capacidades mucho
menores de los xidos de aislamiento. Adems, los dispositivos se pueden
empaquetar con mayor densidad dentro del chip y la tecnologa de
fabricacin bipolar y CMOS comienzan a parecerse mucho.
La utilizacin conjunta de transistores bipolares y CMOS es
atractiva desde el punto de vista del diseo digital puesto que la alta
capacidad de conduccin de corriente del transistor bipolar facilita el

manejo de grandes capacidades de carga con tiempos de carga y descarga
pequeos. Desde el punto de vista del diseo analgico tambin es
interesante el poder disponer en un mismo circuito de transistores de los
dos tipos (altas impedancias de entrada de los transistores MOS y alta
Captulo 13
ganancia de corriente de los transistores bipolares).
El proceso comienza con el enmascaramiento y la implantacin
de iones de antimonio para la formacin de capas enterradas n+ dentro del
substrato tipo p, en las zonas donde se vaya a realizar el transistor bipolar
npn o el transistor PMOS. Una segunda implantacin de boro se realiza
para formar el pozo donde se fabricar el dispositivo NMOS. Se crea una
capa epitaxial de 1 m de espesor para formar los colectores de los
transistores bipolares y el canal del transistor PMOS. A continuacin se
crecen las capas de xido de campo que sirven para aislar a los diferentes
dispositivos. Finalmente se realiza una serie de implantaciones para
formar las regiones de base y emisor en los transistores bipolares y de
drenador y fuente en los transistores MOS. Durante esta secuencia se
crece el xido de puerta, se crecen las puertas de polisilicio y se ajusta la
tensin umbral de los transistores mediante implantacin. Posteriormente
se depositan las diferentes capas de metalizacin. El resultado puede
observarse en la siguiente figura,
Figura 13.7.1 Deposicin de una gruesa capa de xido

mediante CVD. Abertura de las ventanas donde se realizan
los contactos a los diferentes terminales de los transistores.
13.8 Tecnologa MESFET
Avances recientes en el procesamiento tecnolgico del arseniuro

de galio han hecho posible una tecnologa de circuitos integrados en
arseniuro de galio similar a la del silicio.
El arseniuro de galio tiene tres ventajas fundamentales sobre el
silicio:
1.- Mayor movilidad de los electrones, lo que se traduce en una
menor resistencia serie para una geometra dada, y mayores niveles de
corriente.
2.- Mayor velocidad de deriva para un valor aplicado de campo
elctrico, lo que mejora la velocidad de respuesta del dispositivo.
13.7 TECNOLOGA BICMOS 363

3.- Pueden crecerse capas de arseniuro de galio semiaislante, lo
que proporciona la posibilidad de substratos cristalinos aislantes.
Sin embargo, el arseniuro de galio posee tambin tres
inconvenientes importantes frente al silicio:
Captulo 13
1.- Vida media de minoritarios muy corta.

2.- Ausencia de un xido estable y de buena calidad.
3.- Los defectos cristalinos en el arseniuro de galio son muchos
rdenes de magnitud mayores que en el caso del silicio.
La escasa vida media de los minoritarios y la ausencia de un
xido estable y de buena calidad ha hecho imposible la fabricacin de
transistores MOS en arseniuro de galio.
Por lo tanto, la tecnologa del arseniuro de galio se ha basado
principalmente en los transistores MESFET en la que los portadores
mayoritarios son transportados a travs de contactos metal semiconductor.
El material inicial para la construccin de un circuito integrado
en arseniuro de galio es un substrato semi-aislante de GaAs. Sobre l se
crece una lmina buffer de GaAs muy puro antes de la deposicin de lo
que ser la lmina activa en si misma. De esta forma se consigue una
importante mejora en la movilidad de los portadores al reducir la densidad
de defectos en la interfase de la regin activa. Encima de la lmina activa
se crece otra lmina de GaAs muy dopado con objeto de reducir el valor
de la resistencia de acceso. Esta lmina se elimina de la regin que queda
bajo la puerta mediante un ataque selectivo. Los mtodos ms frecuentes
para conseguir estas lminas de material son la epitaxia en fase de vapor y
la epitaxia por haces moleculares.
La fabricacin de MESFETs requiere de cuatro pasos bsicos:
aislamiento, contactos hmicos, contactos Schottky y finalmente
pasivacin y metalizacin. Cada uno de estos pasos involucra reas
localizadas de la pieza semiconductora que se definen mediante
fotolitografa convencional o litografa por haces de electrones. Las
tcnicas de fotolitografa o MBE se explican con detalle en captulos
previos.
El propsito esencial del aislamiento es restringir el rea
elctricamente activa de toda la lmina de GaAs a las regiones activas de
cada uno de los dispositivos fabricados. La tcnica ms empleada para los
dispositivos discretos se denomina aislamiento en meseta. En esta tcnica
la regin activa del dispositivo se protege con un material fotorresistente y
se ataca el resto del material que no ha sido previamente protegido.
Normalmente para este propsito se utiliza un ataque qumico. El
inconveniente principal de esta tcnica es que el relieve de la estructura
resultante produce graves dificultades para su posterior recubrimiento con
contactos metlicos, mscaras u otros materiales. Otro mtodo de
conseguir el aislamiento es mediante una implantacin inica. En un caso
se implantan iones en las regiones no activas del dispositivo sin un
posterior recocido. Puesto que la implantacin produce graves daos en la
red, la regin implantada se convierte en aislante. En el caso de

implantacin selectiva, que se utiliza a menudo en la fabricacin de
circuitos integrados, el rea activa se forma implantando iones en la
regin activa de cada dispositivo y posteriormente desarrollando un
recocido para su activacin. La principal ventaja de estas dos tcnicas es
Captulo 13
que conserva la planaridad de la estructura resultante.
Contactos hmicos
Los contactos hmicos de fuente y drenador de un MESFET de
GaAs deberan tener una caracterstica I-V lineal con una resistencia de
contacto mnima. El mtodo ms usado para conseguir un buen contacto
hmico es depositar una lmina de AuGeNi por evaporacin y entonces
formar una aleacin con el GaAs. De hecho la formacin de contactos
hmicos sobre GaAs es un proceso muy complejo que an hoy no se
comprende completamente. Para contactos hmicos planos en MESFETs
la transicin entre el material en volumen y el contacto se caracteriza
mediante una resistencia de contacto que normalmente es menor que 0.1
mm.
Barreras Schottky
Debido a la reduccin de dimensiones, la formacin de la barrera
Schottky es el paso crtico en la fabricacin de MESFETs. El mtodo ms
utilizado en la fabricacin de barreras Schottky es depositar aluminio o
una aleacin de AuPtAu sobre la zona deseada. Como resultado se
obtiene una caracterstica I-V que, en condiciones de polarizacin directa,
responde a la siguiente expresin
qV qV
I = A*T 2 S exp b exp GS , (13.6)
kT nkT
donde A* es la constante de Richardson, S el rea, Vb la altura de la
barrera, n el factor de idealidad y VGS la tensin de puerta. Normalmente
Vb es aproximadamente 0.8 y n 1.1. La puerta tambin se caracteriza por
la resistencia de metalizacin que es un factor que puede limitar el
comportamiento del dispositivo.
Formacin de dielctricos: Interconexiones
Los pasos finales en la fabricacin de un MESFET son la
formacin del dielctrico y la interconexin. El propsito de la lmina
dielctrica es proteger la superficie de posibles ataques qumicos o
mecnicos. Estas lminas generalmente se forman mediante una
deposicin asistida por plasma o sputtering. El dielctrico ms utilizado
sobre GaAs es el nitruro de silicio (Si3N4). En el caso de circuitos
integrados, las lminas dielctricas tambin se utilizan como aislante entre
dos niveles de metalizacin.
El problema de interconexin es importante en MESFETs de
potencia y en circuitos integrados cuando se necesita aumentar la anchura
total de la puerta. Son dos las tcnicas ms empleadas para realizar las
interconexiones. La primera se conoce como puentes sobre aire que se
fabrican depositando el metal sobre una lmina gruesa del semiconductor
que posteriormente se elimina. El segundo mtodo consiste en un ataque
13.8 TECNOLOGA MESFET 365

qumico a una lmina de GaAs previamente adelgazada. De esta forma se
consigue una importante reduccin de las capacidades e inductancias
parsitas que mejoran el comportamiento del dispositivo.
Captulo 13
Figura 13.8.1 Imagen de un transistor MESFET que utiliza

aislamiento de tipo meseta.

RESUMEN
Captulo 13
En este captulo se ha estudiado la tecnologa de fabricacin de
circuitos integrados. Se ha tratado de explicar brevemente la secuencia de
procesos necesarios para fabricar un dispositivo en cada una de las
tecnologas seleccionadas basndonos en las explicaciones de captulos
previos dedicados al estudio de la oxidacin, difusin, implantacin
inica, litografa, etc.
Se ha hecho un recorrido por las diferentes tecnologas que
histricamente han jugado un papel importante. Algunas como la bipolar
y NMOS se encuentran en un claro declive ya que sus aos de apogeo
pasaron y han sido sustituidas por la CMOS que actualmente domina el
mercado con claridad. Para algunas aplicaciones especficas podemos
encontrar la BiCMOS. Muy importante en nuestros das es el silicio sobre
aislante (SOI) que est conquistando rpidamente una importante cuota de
mercado debido a las ventajas que le confiere el aislante enterrado. Existe
la posibilidad de fabricar dispositivos con materiales diferentes al silicio
como por ejemplo el GaAs, AlGaAs, InP, etc. Sin embargo todos ellos
ocupan nichos de mercado muy restringidos a aplicaciones especficas
(comunicaciones aerospaciales o militares fundamentalmente). Nunca han
tenido xito debido a sus elevados costes y a la constante mejora de la
tecnologa de silicio que sigue inexorable la Ley de Moore.
Por supuesto existen variantes a los procedimientos aqu
mostrados ya que por ejemplo no sera lo mismo fabricar un dispositivo
de potencia que otro diseado para actuar a frecuencias elevadas. No
obstante, conocidos los procesos bsicos la alteracin de la secuencia no
implica una mayor dificultad conceptual.
RESUMEN 367
REFERENCIAS
Captulo 13
[1] S. Wolf. Silicon Processing for the VLSI Era, Volume 4.

Lattice Press, 2002.
[2] Gray, Hurst, Lewis and Meyer. Analysis and Design of
Analog Integrated Circuits. John Wiley and Sons, 4th Edition, 2001.
[3] A.S. Sedra and K.C. Smith. Microelectronic Circuits. Oxford
University Press, New York, 1998, p. 139.
[4] G. K. Celler, S. Cristoloveanu, Frontiers of silicon-on
insulator; J. Appl. Phys., vol. 93, no.9, pp. 4955-4978, 2003.
[5] http://www.soitec.com
[6] http://www.sigen.com (Technology; Technical References)
[7] http://www.canon.com/technology/detail/device/soi

14
ASPECTOS
14 INDUSTRIALES DE LA
Captulo FABRICACIN DE
Proceso de cableado del chip

ndice
14-1 Tcnicas de diagnstico 14-3 Rendimiento y fiabilidad

14-2 Tcnicas de ensamblaje y
empaquetamiento
Objetivos
Describir las diferentes tcnicas para el anlisis y resolucin de las problemas de

la tecnologa ULSI.
Estudiar el proceso de encapsulado de un chip.
Ver los fenmenos que afectan al rendimiento de fabricacin y a la fiabilidad.
Palabras clave
Nomarski Reflactancia laser Chip bonding
SEM Channeling Pegado eutectico
TEM X ray diffraction Wire bonding
Auger TED Empaquetamiento TCP
NAA EBIC Empaquetamiento Flip-Chip
RBS Empaquetado cermico Rendimiento
SIMS Empaquetado plstico Fiabilidad
XRF Back grinding
XPS Dicing
14.1 Tcnicas de diagnstico
En este apartado veremos los diferentes mtodos instrumentales

para el anlisis y resolucin de los problemas de la tecnologa VLSI.
Existen diferentes mtodos instrumentales para la deteccin de
problemas en la fabricacin VLSI. Estos mtodos se usan
fundamentalmente para cuatro tipos de anlisis:
1) La determinacin de la morfologa
Captulo 14
2) Anlisis qumico
3) Determinacin de la estructura cristalogrfica y de las
propiedades mecnicas
4) Mapeo elctrico de los lugares con roturas y fugas
Estructura
Determina
Anlisis cristalogrfica Mapeo
Mtodo instrumental Acrnimo cin de la
Qumico y propiedades Elctri
morfologa
mecnicas co
Auger electron
AES X
Spectroscopy
Electron Bean induced
EBIC X
current microscopy
Laser reflectance LR X
Neutron activation
NAA X
Analysis
Normarski interference
contrast optical X
microscopy
Rutherford
backscattering RBS X (X)
spectroscopy
Scanning electron
SEM X (X) (X)
microscopy
Secondary ion mass
SIMS X
spectroscopy
Transmission electron
TED X
diffraction
Transmission electron
TEM X (X) X (X)
microscopy
Voltage contrast
VC X
microscopy
X-ray diffraction XRD X
X-ray emission
XES X
microscopy
X-ray fluorescence XRF X
X-ray photoelectron XPS,
X
spectroscopy ESCA
Tabla 14.1.1: Aplicacin de los mtodos instrumentales para anlisis de
los problemas de la VLSI
372 CAPTULO 14 ASPECTOS INDUSTRIALES DE LA FABRICACIN DE COMPONENTES

En la Tabla 14.1.1 se muestra los diferentes mtodos
instrumentales existentes y para que diagnostico se utiliza cada uno. Las
cruces indican que tipo de anlisis se puede realizar con cada mtodo
instrumental, las cruces entre parntesis indican que se puede utilizar esa
tcnica experimental pero con equipo accesorio especial.
En algunos procedimientos analticos descritos en la las muestras
son bombardeadas con un haz de electrones o rayos X y el anlisis
requiere la medida de la radiacin resultante.
Captulo 14
En la Tabla 14.1.2 se muestran los procesos basados en estas
iteraciones y los rangos de energa tpica de las radiaciones incidentes y
secundarias:
Rayo incidente Radiacin secundaria
Electrn X-ray
Procedi Procedi
Energa Energa
Radiacin Tipo miento Energa miento
E0 (keV) (eV)
analtico analtico
2-10 Auger 20-200 AES
Secunda
2-40 <10 SEM(VC)
ria
Electrn
Back-
2-40 <E0 SEM(BS)
scattared
20-200 <E0 XES
<2 Primary 20-200 XPS
X-ray
<50 ionized <E0 XFR
Tabla 14.1.2: Tipos de radiacin resultante del bombardeo de la
superficie de una muestra y mtodos instrumentales basados en esas
interacciones
14.1.1 Determinacin morfolgica
Con este anlisis se examina las formas de partes relevantes
como los bordes de las lneas grabadas, proximidad entre estas,
alineamiento. Estas caractersticas se pueden examinar por microscopia
ptica, SEM (scaning electrn microscopy) y TEM (transmisin electrn
microscopy). Los aumentos mximos de cada tcnica son
aproximadamente de 1000X, 50000X y 500000X respectivamente. Puesto
que los rangos de magnificacin se superponen pocas caractersticas
morfolgicas podrn escapar del escrutinio.
14.1.1.1 Microscopia optica de interferencia de contraste

de Nomarski
La microscopia ptica de interferencia de contraste de Nomarski

es la forma mas usual de microscopia ptica para resolver problemas de
proceso en la VLSI. Con este mtodo la forma de la superficie con
diferentes alturas aparece en diferentes colores o diferentes niveles de
grises. Este contraste se consigue separando un rayo de luz en dos
desplazados una pequea distancia en la superficie de la muestra seguido
SECCIN 14.1 373

de una reflexin y preconstitucin de los rayos reflejados. La longitud del
camino ptico cambia debido a la presencia de escalones y cambios en el
ndice de refraccin (debido a una frontera de fase). Estos cambios en la
longitud de los caminos pticos producen un cambio de contraste en el
haz reconstituido, lo cual aparece en la imagen del microscopio.
Captulo 14
Figura 14.1.1: Configuracin de un microscopio ptico de

interferencia de contraste.
http://www.microscopy.fsu.edu/primer/techniques/dic/dicintro.html
http://www.olympus.co.jp/en/insg/ind-micro/product/semicon.cfm
Figura 14.1.2: Microscopio Optico Leitz Wetzlar con

interferencia de contraste de Nomarski
http://www.staff.ncl.ac.uk/k.vassilevski/EECE-CR/Leitz.htm
La resolucin de un microscopio ptico viene dada por la
longitud de onda de la fuente de luz y la apertura numrica (NA) de la
lente del objetivo:
0.61
r= (14.1)
NA
El limite de la resolucin de un microscopio ptico es
aproximadamente de 0.25m. Si a resolucin visual con el ojo humano se
toma 0.1mm, la perdida de la claridad de imagen puede empezar a

detectarse por encima de los 400 aumentos y el limite superior para una
ampliacin til esta comprendido entre los 1000 y 2000 aumentos. Para
muchos de los problemas que requieren el anlisis de la morfologa de la
superficie una resolucin lateral de 0.25 o incluso 1m es bastante
aceptable. Un nivel de resolucin vertical as es tambin til , permite la
clara identificacin de zonas con grosores hasta de 200.
El sistema de microscopia por contraste de interferencia de
Nomarski se muestra en la Figura 14.1.3:
Captulo 14
Figura 14.1.3: Esquema de un microscopio optico de contraste de
interferencia de Nomarski libro VLSI Technology de Sze
La luz pasa a travs de un polarizador y es reflejada para abajo,
hacia unos cristales birrefrigentes que juntos forman un prisma Wollaston,
esto es, un prisma en el cual la luz se separa en dos componentes
polarizadas perpendiculares que se mueven a diferentes velocidades con
una divergencia angular d. Despus de emerger del prisma y reflejarse en
la muestra, los dos rayos se recombinan al pasar nuevamente por el
prisma en direccin opuesta. El haz reconstituido pasa entonces a travs
de un analizador donde sus cambios de intensidad son observados.
14.1.1.2 SEM Scaning Electrn Microscopy
La tcnica de microscopia por escner de electrones SEM es un

mtodo analtico estndar en los laboratorios VLSI, principalmente
porque proporciona una mayor resolucin espacial y mayor profundidad
de campo comparada con la microscopia ptica, adems de proporcionar
informacin qumica del espectro de rayos x generado por el bombardeo
de electrones. Se pueden conseguir resoluciones mejores de 100 en
condiciones optimas y profundidades de campo de 2 a 4m a diez mil
aumentos y de 0.2 a 0.4mm para cien aumentos.
SECCIN 14.1 375

Captulo 14
Figura 14.1.4: Esquema de un microscopio electrnico de barrido

libro VLSI Technology de Sze
La Figura 14.1.4 muestra el dibujo de un esquema de un
microscopio SEM. Este esta formado por un can de electrones, que
consiste en un filamento de tugsteno o LaB6 que genera los electrones,
estos son acelerados a energas de 2 a 40 keV. Una combinacin de lentes
magnticas y scan coils proporciona un haz de dimetro pequeo es cual
es rastreado a lo largo de la superficie de la muestra. El bombardeo de
electrones produce tres tipos tiles de radiacin : rayos X, electrones
secundarios y electrones dispersados hacia tras (backscattered electrons).
Figura 14.1.5: Espectro de energias de los electrones emitidos libro

VLSI Technology de Sze
La Figura 14.1.5 muestra el espectro de energas de los
electrones emitidos por la muestra que ha sido bombardeada con un haz
de electrones. Una gran parte del espectro lo forma electrones con
energas inferiores a 50 eV teniendo un mximo para menos de 5eV. A
esta emisin de electrones se le denomina emisin secundaria. El otro
pico de emisin de electrones se encuentra para energas cercanas a la
energa de los electrones incidentes E0 y esta emisin se denomina
electrones dispersados hacia atras (backscattered electrons).
La corriente de los electrones secundarios y dispersados hacia
tras se utiliza para modular la intensidad de un haz de electrones en un
tubo de rayos catdicos (CRT). Ya que el haz de electrones del CRT se
mueve sincronizado con el haz de electrones de rastreo del SEM , el haz
del CRT produce una imagen de la superficie de la muestra cuyo contraste

esta determinado por las variaciones del flujo de electrones secundarios y
dispersados hacia tras. La emisin de rayos X es til para el anlisis
qumico.
Captulo 14
Figura 14.1.6: Penetracin de los electrones en funcin de
la energa de los electrones incidentes para diferentes
materiales
El haz de electrones incidentes experimenta mltiples colisiones
al penetrar en la muestra. Los electrones que no son reflejados finalmente
se detienen despus de atravesar una distancia R que puede ser calculado
o medida. La Figura 14.1.6 muestra el clculo de las distancias que
recorren los electrones para el silicio el aluminio y el oro. Estas distancias
se incrementan cuanto menor es el nmero atmico de la muestra y mayor
es la energa E0 del haz de electrones incidentes. La trayectoria de los
electrones vara con cada colisin lo que causa que el estrecho rayo
incidente se disperse a medida que penetra en la muestra.
Figura 14.1.7: Penetracin mxima de los electrones

incidentes para cuatro energas deferentes
SECCIN 14.1 377

La Figura 14.1.7 muestra la penetracin mxima de los
electrones incidente para cuatro haces de energas diferentes. La
penetracin viene dada por una serie de crculos los cuales incrementan su
profundidad y anchura a medida que la energa aumenta.
Para la incidencia normal sobre una muestra el rea que
contribuye en la emisin de electrones dispersados hacia tras, es un disco
con un dimetro aproximadamente equivalente a la profundidad de los
electrones. La resolucin de la imagen de electrones dispersados hacia
tras es mejor cuanto menor es el espesor de la muestra por ejemplo para
Captulo 14
capas de metal o xidos delgados. La resolucin de las imgenes

formadas por la emisin secundaria de electrones viene determinada por
el tamao lateral del material dentro del cual la emisin secundaria es
generada para una profundidad inferior que la profundidad de escape. La
profundidad de escape de los electrones en un metal alcanza un mnimo
de 4 a 70eV y se incrementa cuando disminuye la energa 25 para
10eV. La profundidad de escape es mayor de 50 en los aislantes. La
resolucin lateral de la emisin secundaria para una superficie plana viene
dada por tanto por el dimetro del haz incidente mas un incremento lateral
debido al camino libre principal de los electrones.
Figura 14.1.8: Microscopio Electrnico de Barrido JEOL 6300V

http://www.med.sc.edu:89/IRF/EQUIP.HTM
http://www.jeol.com/wi/wi.html
El contraste de ambas emisiones electrones dispersados hacia
tras y secundaria depende de las variaciones de flujo de electrones que
llegan al detector. El rendimiento la emisin de los electrones dispersados
hacia tras depende del numero atmico Z. As que se produce un
contraste entre materiales con distintos nmeros atmicos. Este es de un

6,7% entre el aluminio y el silicio. Por tanto la deteccin de electrones
dispersados hacia tras es til para la deteccin de partculas de aluminio
sobre fondo de silicio.
La emisin secundaria de electrones no depende tanto del
numero atmico Z. En este caso el rendimiento depende de la diferencia
de funcin trabajo de los materiales. Con esta emisin se puede
claramente diferenciar las regiones de oxido, metales y semiconductores.
Una segunda fuente de contraste en la emisin secundaria se debe a la
Captulo 14
dependencia del rendimiento con una curvatura de la superficie. Las
superficies cuya pendiente difieren pueden se claramente distinguidas.
La resolucin espacial por tanto depende de la superficie de la
muestra que contribuye a las emisiones secundaria y dispersada hacia tras,
de los cambios locales de fase, composicin y orientacin de la muestra.
Los cuales como se ha explicado influyen en el flujo de electrones de las
dos emisiones.
El anlisis de los circuitos VLSI mediante SEM tiene tres
problemas: la contaminacin de la muestra, el dao que produce el haz de
electrones y las cargas que se inducen en la superficie durante el anlisis.
La mayor parte de contaminacin se produce por polimerizacin de
hidrocarbono producida cuando el haz de electrones choca con la
superficie. Aunque los microscopios modernos tienen unas buenas
bombas para mantener un vaco de unos 10-6 Torr esta contaminacin no
puede ser evitada. El segundo problema es el dao que causa los
electrones en lo xidos. La radiacin de electrones produce cargas
positivas en el oxido y trampas en la interfaces las cuales se pueden evitar
si se mantiene una energa baja para que no penetren los electrones en las
zonas activas como los oxido de puerta. Una vez que se han formado
estos defectos pueden ser eliminados por recocido a temperaturas entre
400 y 550 C
El tercer problema es la carga inducida en superficies aislantes.
Esto sucede cuando las energas del haz incidente estn por encima del
punto de cruce de rendimiento de la emisin secundaria. La superficie se
carga negativamente enturbiando la trayectoria del haz de electrones
incidente y degradando la imagen. Una forma de evitar esto es usar un haz
incidente de baja energa.
14.1.1.3 Microscopia electrnica de transmisin (Electrn

Transmision Microscopy TEM)
La microscopia por transmisin de electrones (TEM) es una

herramienta habitual para resolver problemas de la tecnologa VLSI que
requieren una alta resolucin espacial. TEM ofrece una resolucin de 2.
En un microscopio de transmisin de electrones un haz de electrones
atraviesa la muestra de fina capa y forma una imagen que proporciona las
caractersticas morfolgicas y cristalogrficas de los componentes de la
misma. Los microscopios TEM comerciales utilizan haces de electrones
con energas entre 60 y 350 KeV. Cuanto mayor es la energa mayor ser
SECCIN 14.1 379

el espesor de la muestra que se podr analizar. El espesor mximo de
silicio que se puede examinar para una fuente de 200KeV es de 1,5 m y
de solo 0,5 m para energa de 80KeV.
Captulo 14
Figura 14.1.9: Esquema de un microscopio electrnico

de transmisin
http://www.unl.edu/CMRAcfem/temoptic.htm
Figura 14.1.10: Anlisis mediante TEM: a) de una muestra

bien orientada con dos interfaces. b) de una muestra mal
orientada. c) de una muestra bien orientada pero mal
cortada.

Los especialistas en ULSI estn normalmente interesados en las
caractersticas morfolgicas cuyas fronteras de fase se extienden de una
cara a la otra de la muestra. Estas fronteras adems limitan el espesor
mximo de la muestra. Por ejemplo una muestra de delgada bien
orientada que contiene una pista de polisilicio con una anchura de una
micra sobre oxido produce una imagen de dos lneas. Correspondiente a
cada una de las dos interfaces. Como se puede ver en la Figura 14.1.10
(a).
Captulo 14
Hay que tener un cuidado especial en la preparacin y colocacin
de la muestra para el anlisis con TEM. En la Figura 14.1.10 podemos
ver un dibujo de la seccin de un corte vertical de un chip (el plano del
dibujo es perpendicular a la superficie del chip). Si la muestra esta mal
orientada se produce un desdoblamiento de las lneas que marcan los
limites de las interfaces (b). Esto es un gran problema que aparece
tambin si el corte de la muestra no se hace debidamente como se ve en el
dibujo (c)
El contraste en un TEM es diferente segn se trate de estructuras
cristalinas o amorfas.
Para estructuras cristalinas el haz de electrones sufre una
difraccin por el material y, las variaciones en la intensidad de difraccin
producen un contraste en una imagen proveniente del haz no difractado
(zona brillante) o desde uno o mas haces difractados (zona oscura). Los
cambios abruptos de espesor, fase de la estructura o orientacin
cristalogrfica causan cambios abruptos en el contraste y estas
caractersticas cristalogrficas pueden ser vistas fcilmente con gran
resolucin
Figura 14.1.11: Microscopio Electrnico de Transmisin JEOL 200CX

http://www.med.sc.edu:89/IRF/EQUIP.HTM
http://www.jeol.com/wi/wi.html
SECCIN 14.1 381

En el caso de materiales amorfos el contraste viene determinado
por los cambios locales en la dispersin de los electrones debido a las
diferencias de espesor, distinta composicin qumica o diferencia de fase.
Una regin cuyo espesor vara continuamente produce una variacin
continua en la intensidad de la imagen, a diferencia del caso de contraste
por difraccin. Las imgenes obtenidas de xidos Nitratos y otros
materiales amorfos son mas fciles de interpretar que las imgenes de
materiales cristalinos.
Captulo 14
Figura 14.1.12: microfotografa de un cristal de silicio con una gran

resolucin (http://focus.aps.org/story/v2/st24)
La dificultad en la preparacin de las muestras es el principal
factor que limita la aplicacin del TEM al estudio de ULSI. Una gran
dificultad es la preparacin de una muestra lo suficientemente delegada.
Otra es que despus de preparar la muestra las caractersticas
morfolgicas de inters deben estar presentes en la fina regin
14.1.2 Anlisis Qumico
Se necesitan diferentes mtodos para el anlisis qumico de
materiales en la tecnologa ULSI. La resolucin espacial que se requiere
va desde dimensiones atmicas, hasta dimensiones macroscpicas. Las
resoluciones espaciales verticales y laterales son diferentes en estos
estudios. Son necesarios diferentes requerimientos de sensibilidad desde
1011At/cm3 hasta 1022at/cm3. Las sustancias qumicas buscadas en estos
estudios son dopantes (arsnico , boro, fsforo), oxigeno , carbn,
componentes de las metalizaciones, impurezas metlicas, es decir, una
gama extensa de elementos desde los elementos ligeros hasta los pesados.
14.1.2.1 Auger Eelctron Spectroscopy (AES)
La espectroscopia Auger analiza una clase de electrones

llamados electrones Auger. Estos se generan al incidir sobre una muestra
un haz de electrones. Lo que produce que estos electrones Auger se
desprendan de la muestra con diferentes energas dependiendo del tipo de
material que se trate.
El mecanismo por el cual se liberan electrones Auger es el
siguiente: Un electrn o un fotn con suficiente energa incide sobre la

muestra, provoca que un electrn de la capa K salga despedido, otro
electrn del nivel L1 pasa a ocupar el nivel de energa K en este proceso
se produce una energa que provoca que un electrn de la capa L2,3 ,
electrn Auger , salte al vaco.
Captulo 14
Figura 14.1.13: Generacin de un electrn Auger
(http://www.almaden.ibm.com/st/scientific_services/materials_analysis/)
La energa del electrn incidente esta comprendida entre los 2 y
10 KeV y penetra una pequea distancia. Las energas de los electrones
Auger van de los 20 a 2000Ev energas entre las bajas energas de los
electrones secundarios y las altas energas de los electrones dispersados
hacia atras (backscattered electrons). La energa de escape de los
electrones Auger es menor de 50 y mas pequea cuanto menor es a
energa de transmisin. Ver Tabla 14.1.3
Elemento Energa de transmisin Profundidad de escape
(eV) ()
120 5
Fosforo
1859 32
Boro 179 6
Oxigeno 507 12
Arsnico 1228 23
Aluminio 1396 26
92 4
Silicio
1619 29
Tabla 14.1.3: Profundidad de escape para los electrones Auger
SECCIN 14.1 383

Se puede realizar por tanto un anlisis qumico de la superficie
de una muestra usando AES.
Algunos diagnostico de problemas requieren un anlisis mas
profundo que la profundidad de escape de los electrones Auger. En ese
caso la muestra es horadada por iones como en el Sputtering para crea una
nueva superficie. Los datos son obtenidos cada cierto tiempo parando el
proceso de horadado, o continuamente junto con el proceso de horadado.
Las alturas de los picos Auger pueden ser representados en funcin del
tiempo de horadado o de la profundidad y se puede obtener un pefil
Captulo 14
profundo de una muestra.

Para el anlisis cuantitativo de la concentracin de un elemento i
Ci en el material base se utiliza la siguiente expresin
i Ii
Ci =
j I j
j
(14.2)
Donde Ii es la intensidad de pico Auger del elemento i y Ij es la

intensidad de pico del elemento base. La constante de proporcionalidad
pude ser fcilmente determinada de estandares conocidos.
La resolucin espacial lateral viene dada por el tamao del haz
incidente. Actualmente se consiguen resoluciones de hasta 20nm.
El inconveniente de esta tcnica es que es destructiva.
Figura 14.1.14: JAMP-7810 Scanning Auger Microprobe

http://www.jeol.com/sa/saprods/jamp7810.html
14.1.2.2 Anlisis por activacin de neutrones (Neutron

Activation Anlisis) NAA
El anlisis por activacin de neutrones es el mtodo analtico

mas sensible para detectar la presencia de gran cantidad de elementos
qumicos. Con este mtodo se puede determinar de forma precisa la
concentracin de elementos en una muestra de material. Tiene la
suficiente sensibilidad para medir ciertos elementos a nivel de nano
gramos e incluso por debajo.

Las ventajas de este mtodo son su alta sensibilidad, la
posibilidad de analizar a la vez de hasta 40 elementos y adems es una
tcnica no destructiva
nicamente no se pueden analizar los materiales ligeros como
Boro Oxigeno Nitrogeno y Carbon porque no producen istopos
radioactivos analizables o tienen vidas medias muy cortas.
El mtodo se basa en la deteccin y medida de los rayos gamma
emitidos pro istopos radioactivos producidos en una muestra sometida a
Captulo 14
una irradiacin de neutrones.
Figura 14.1.15: Esquema del proceso de captura de un neutrn por parte

de un ncleo y posterior emisin de radiacin gamma
(http://www.missouri.edu/~glascock/naa_over.htm)
La irradiacin se realiza con un flujo de neutrones trmicos de
1013 a 1014 /cm2-s durante un periodo de 0.5 a 12 horas. Durante la
irradiacin de las obleas de silicio se produce un numero de especies
radioactivas, incluyendo Si31 . La vida media del Si31 es de 2,6 horas.
Despus de la irradiacin se deja reposar la muestra durante 24 a 48h para
permitir que el nivel de radiacin del silicio descienda por debajo de los
niveles de otros elementos.
La radiacin ms comnmente monitorizada durante el proceso
de deteccin es radiacin con energas entre los 0.1 y 2.5 MeV. Esta
radiacin es detectada por un detector de germanio y analizada por un
analizador multicanal.
Ambas la energa de emisin y la medida de la vida media son
utilizadas para la identificacin del istopo que aumenta la radiacin. Para
evaluar la cantidad de elemento presente varios factores deben conocerse
como la cuenta de la radiacin de un intervalo de tiempo, las eficiencias
del emisor y detector para un pico particular, el flujo de neutrones
trmicos, el tiempo de reposo desde la irradiacin, el tiempo de
irradiacin etc.
El nmero de tomos en de un elemento particular en una
muestra puede calcularse a partir de formulas conocidas y la
correspondiente concentracin en volumen puede ser calculada.
SECCIN 14.1 385

NAA es muy til para medir la concentracin de impurezas y
para la resolucin de problemas de contaminacin introducidos en los
procesos de fabricacin. Pequeas cantidades de impurezas pueden
degradar la vida media de los portadores en las regiones activas de los C.I.
Muchas impurezas tienen una actividad elctrica significativa para
concentraciones incluso de 1 ppmm (una parte por mil millones). Las
medidas de las concentraciones de estos elementos en el semiconductor
son esenciales para el desarrollo de los dispositivos y el mantenimiento
del control de calidad durante su manufacturacin.
Captulo 14
14.1.2.3 Rutherford Backscattering Spectroscopy RBS
La Espectroscopia Rutherford RBS consiste en detectar la

energa y flujo de los iones incidentes que son dispersados hacia tras
(backscattered) mediante colisiones elsticas con los atomos de una la
muestra.
En la tcnica RBS se dirige un haz de iones con energas entre 1
y 3MeV hacia la superficie de la muestra. El dimetro del haz es de 10m
a 1mm. Los iones al incidir con los tomos de la superficie sufren
choques elsticos que les hacen perder energa salen dispersados hacia
tras (backscattered) y son detectados por un detector de barrera de silicio
de energa dispersiva y procesada en un analizador multicanal. En RBS
solo se detectan los iones dispersados hacia tras, y esto solo se produce si
el tomo diana es mas pesado que el in incidente. Normalmente se usan
iones de He4 .
El factor cintico K relaciona la energa del ion incidente E0 con
la energia del ion reflejado E0
E0 = K E0 (14.3)
Ya que el valor K es conocido para cada elemento. La
composicin qumica en la superficie de la muestra puede ser determinada
midiendo la energa de los iones reflejados
Figura 14.1.16: Esquema del anlisis de una muestra por el

metodo RBS.

Si los iones incidente penetran en la muestra antes de sufrir el
choque entonces se produce una perdida de energa. Los iones dispersados
hacia tras para una profundidad Z que salen de la muestra sufren una
perdida adicional de energa. La diferencia total de energa entre los iones
dispersados en superficie y los que se introducen una distancia Z viene
dada por la expresin
= KE0 E1 = [] N Z (14.4)
Captulo 14
Donde [] es el factor de seccin de corte de parada y N es la
densidad atmica de los elementos de la muestra. Se puede obtener un
perfil de profundidad representando el numero de iones dispersados hacia
tras en funcin de las energas de los iones E1
RBS es de los pocos anlisis qumicos que pueden proporcionar
informacin cuantitativa sin el uso de estndares.
RBS no es una tcnica destructiva ya que no existe dao de
radiacin, sputterin o transferencia de carga
14.1.2.4 Secondary Ion mass Spectroscopy SIMS
La espectroscopia de masa de los iones secundarios SIMS es un

mtodo destructivo de anlisis de la superficie con una sensibilidad
bastante alta. Este consiste en el bombardeo de iones de la muestra que
provoca la extraccin de iones secundarios que son analizados con un
espectrmetro de masas.
Se utilizan iones positivos y negativos dependiendo del material
que queremos estudiar con energas entre 5 y 15keV. Un haz de iones es
rastreado a lo largo de una pequea rea de la superficie para crear un
crter poco profundo de fondo plano. El anlisis de masa se realiza sobre
la fraccin de iones de material desprendidos de la parte central del crter.
Cuando se usan corriente de iones primarios muy bajas se realizara solo
un anlisis superficial de unas pocas capas atmicas. Para obtener perfiles
mas profundos se usan corriente de iones primarios mayores.
Figura 14.1.17: Esquema de un espectrmetro de masas de iones

secundarios. libro VLSI Technology de Sze
SECCIN 14.1 387

La resolucin espacial viene determinada por el tipo de iones
utilizados, consiguindose resoluciones espaciales de 0.5m. Sucede que
a mayor resolucin se pierde de sensibilidad. La sensibilidad es bastante
grande de 1 ppm, en la siguiente tabla podemos ver las cantidades
mnimas detectables para varios elementos en un substrato de Si.
SIMS se usa ampliamente para la caracterizacin de
implantacin inica, perfiles de dopado, el anlisis de laminas delgadas,
anlisis de trazos de contaminacin,. Por tanto es una importante
herramienta para industria microelectrnica en las reas de control de
Captulo 14
calidad, anlisis de fallos y desarrollo de procesos.

Iones Iones
Elemento Cmin (atomos/cm3)
primarios secundarios
Arsnico Cs+ 75
As- 5x1014
31
Fsforo Cs+ P 5x1015
Boro O2+, O- 11 +
B 1x1013
Oxigeno Cs+ 16 -
O 1x1017
Hidrogeno Cs+ 1 -
H 5x1018
Tabla 14.1.4: Parmetros SIMS para la deteccin de algunos
elementos relacionados con problemas de la tecnologa
14.1.2.5 Espectroscopia de emisin de rayos X (XES)
Cuando comentamos la tcnica SEM vimos que al incidir un haz

de electrones sobre una muestra se pueden generar rayos X. En la tcnica
XES se analizan esta emisin de rayos X. Cada material tiene un espectro
caracterstico de emisin de rayos X con picos identificables
caractersticos.
La resolucin espacial depende del volumen de la muestra que
contribuye a la emisin de rayos X. Estos son generados durante la
dispersin del haz de electrones incidentes y de los electrones dispersados
hacia atrs (backscattered).
La sensibilidad y la precisin en el anlisis cuantitativo viene
determinada por la eficiencia de la generacin de rayos X, la interferencia
con otros picos y con el fondo de radiacin y por el detector y otros
parmetros de los instrumentos. En condiciones optimas se pueden
conseguir sensibilidades de 10-15 gramos sobre un substrato de otro
material. Lo que correspondera a una partcula de oro de 100 de
dimetro.

Captulo 14
Figura 14.1.18: Seccin de un NMOS. (b): anlisis XES de una banda de
oscura de 300 de ancho. (regin A) la figura (b) muestra el pico
correspondiente a la presencia de arsnico. (c) anlisis de de la regin de
substrato sin arsnico.
14.1.2.6 X-Ray Fluorescense (XRF)
En este caso se estimula la muestra con una radiacin primaria de

rayos X y se analiza la emisin de rayos X de la muestra bombardeada.
Del espectro de radiacin emitida por la muestra se puede realizar un
anlisis cualitativo cuantitativo. Los mtodos usados para la deteccin del
espectro de rayos X son parecidos a los usados en la tcnica XES.
SECCIN 14.1 389

Captulo 14
Figura 14.1.19: Analizador por fluorescencia de rayos X de la

casa Jordan Valley
http://www.jordanvalleysemi.com/product.asp
http://www.sea.rl.ac.uk/newsea/newpubs/combimexx/wyon.pdf
XRF se suele utilizar para analizar muestras de material aislante
como xidos y polmeros usados en el empaquetamiento. Estos materiales
son difciles de examinar con la tcnica XES ya que se cargan
negativamente o se descomponen durante el bombardeo de electrones. Sin
embargo con la tcnica XRF son fcilmente analizables. La gran anchura
del haz de rayos X incidentes hace que este anlisis no sea apropiado para
pequeas regiones del chip. Pero es muy til para reas mayores. Ya que
los rayos X penetran a mayor profundidad que los electrones XRF ser
til para el estudio de estructuras multicapas.
14.1.2.7 XPS ESCA
La espectroscopa de fotoelectrones por rayos X (X-ray

Photoelectron Spectroscopy) XPS tambin llamada anlisis qumico por
espectroscopia de electrones (ESCA) se usa en la industria para investigar
la composicin de los materiales y sus propiedades electrnicas como
anchura de bandas o gaps.
Esta es una tcnica que consiste en el bombardeo de rayos X de
una muestra y posterior anlisis de la energa de los fotoelectrones
emitido por ella. La diferencia entre la energa de los rayos X y las
energas de los fotoelectrones nos da las energas de los enlaces de los
electrones del nivel ms prximo al ncleo.

Captulo 14
Figura 14.1.20: Haz de rayos X incidiendo sobre un tomo y posterior
expulsin de un electrn de su capa fundamental
http://www.almaden.ibm.com/st/scientific_services/materials_analysis
/xps/
La deteccin de los electrones y la instrumentacin utilizada en
parecida a la que se hace en el mtodo AES. La resolucin en profundidad
es parecida en ambos mtodos. La resolucin espacial lateral de XPS es
bastante pobre ya que el dimetro del haz de rayos X es bastante grande.
Sin embargo XPS tiene la ventaja de ser un mtodo no
destructivo. Adems puede ser aplicada para el estudio de materiales
aislantes ya que no tiene el problema de cargas en la superficie al usar un
haz incidente neutro.
14.1.3 Estudio de las Propiedades mecnicas y
Cristalogrficas.
Un aspecto importante de los materiales de los dispositivos y los
programas de desarrollo de los procesos es el anlisis de las propiedades
cristalogrfico y mecnico de las capas y substratos del C.I. Estos anlisis
incluyen
a) La determinacin del a orientacin del sustrato
b) El grado de la orientacin preferente
Los mtodos utilizados en estos anlisis son los siguientes:
1) Reflectancia Lser usado para medir la curvatura de la oblea
para saber el estrs. LR
2) Rutherford backscattering Spectroscopy (Channeling).
RBS(Channeling)
3) X-ray Difraction (metodos de camara y difractometro). XRD
4) Transmisin Electrn Difracttion. TED
5) Transmisin electrn Microscopy. TEM
En la Tabla 14.1.5se puede ver el campo de aplicacin y su eficacia de
los diferentes metodos para los distintos problemas de la estructura
SECCIN 14.1 391

XRD RBS
XRD
Tipos de problemas Diffrac- TED (channe LR TEM
Camera
tometer lling)
Identificacin de fase Bueno Bueno Bueno No No No
Orientacin preferente Bueno Pobre Bueno No No No
Parmetro celda unidad Aceptable Bueno Aceptab No No No
Presencia de regiones
Bueno Bueno Bueno Bueno No Bueno
amorfas
Localizacin en la red
No No No Bueno No No
de tomos de impurezas
Captulo 14
Orientacin del subtrato Bueno Aceptable No No No Pobre

Anlisis de defectos
No No No No No Bueno
cristalograficos
Stres Pobre Bueno Pobre No Bueno Pobre
Tabla 14.1.5: Campo de aplicacin de varios mtodos analticos para la
problemas relacionados con la estructura
14.1.3.1 Laser Reflectance (LR)
Con este mtodo se puede medir la curvatura de la oblea y

calcular el estrs de pelculas delgadas sobre substratos gruesos. El
mtodo consiste en medir la diferencia de posicin de un haz reflejado en
la oblea. El haz reflejado es recogido a una distancia grande (10m). La
oblea se mueve una distancia conocida mientras es iluminada por el lser.
La curvatura de la oblea causa un desplazamiento en el haz reflejado. Para
medir el estrs de una pelcula delgada se mide la curvatura antes y
despus de depositarla.
Figura 14.1.21: Sensor ptico Multihaz montado en un sistema de

deposicin de pelcula delgada comercial.
http://www.moorfield.co.uk/pr01.htm

14.1.3.2 Rutherford backscattering Spectroscopy
(Channeling)
La espectroscopia Ruterford adems de usarse para analizar la

composicin qumica de un material se utiliza para la determinacin de la
estructura cristalina y los defectos caractersticos de un cristal.
Si la direccin del haz de iones coincide con un eje
cristalogrfico de bajo ndice o con un plano de alta simetra se produce el
Captulo 14
efecto channeling. Los iones penetran profundamente en el material sin
encontrar ningn obstculo. Si se cambia el ngulo de incidencia
ligeramente la dispersin hacia tras crece abruptamente.
Figura 14.1.22: Dibujo de un electrn penetrando profundamente en un

cristal debido al efecto Channeling
http://ionbeam.kigam.re.kr/oldpage/channeling_k.html
http://www.uam.es/otroscentros/cmam/espanol/tecnicas/node4.html
Para una orientacin alineada se podrn detectar las anomalas en
la perfeccin cristalogrfica tales como la originadas por tomos
intersticiales o defectos lineales ya que estas causan un incremento de los
iones dispersados hacia tras. En el caso extremos de capas de material
amorfas el rendimiento de los iones reflejados es idntico a que se obtiene
con una orientacin aleatoria de un cristal perfecto.
Con este mtodo tambin se puede determinar la distribucin de
dopantes entre lugares intersticiales y substitucionales.
14.1.3.3 Difraccin de rayos X
El mtodo de la difraccin de rayos x consiste en el anlisis de la

posicin angular e intensidad del haz de rayos X difractado por un cristal
el cual proporciona informacin de la estructura cristalogrfica del
material.
SECCIN 14.1 393

Captulo 14
Figura 14.1.23: Difractometro de Rayos X D8 Discover de la empresa

Bruker AXS
http://www.bruker-axs.de/
Existen cuatro tcnicas diferentes de difraccin de rayos X :
1) La tcnica Lau de back reflection
2) La tcnica de cmara de lectura (Read Camera Technique)
3) La tcnica de cmara de Huber-Seemann-Bohlin
4) El mtodo de difractometro
Todos estos mtodos se basan en el establecimiento de las condiciones
que satisfacen el requerimiento de Bragg para la difraccin de los rayos X
por una red cristalina:
n = 2dsen (14.5)
Donde es la longitud de onda del rayo X, d es el espacio
interplanar, es el ngulo de difraccin Bragg y nes un numero entero
que indica el orden de la difraccin. La difraccin ocurre solo cuando se
satisface la ecuacin (14.5)

14.1.3.4 Transmision Electrn difraction (TED)
La tcnica de Difraccin por transmisin de electrones es

parecida a la difraccin con rayos X pero en este caso el haz incidente
que atraviesa la muestra es de electrones. Igualmente tiene que cumplirse
la ecuacin para que se produzca en este caso la difraccin de los
electrones. Para realizar este anlisis se usa un microscopio electrnico de
Captulo 14
transmisin. La imagen que se obtiene de un material policristalino es una
seria de crculos concntricos, en caso de un material cristalino una serie
de puntos. La tcnica TED se puede usar para la determinacin de la
orientacin de pequeos cristales de Silicio que se producen dentro del
oxido de polisilicio en el proceso de oxidacin trmica del polisilico.
Figura 14.1.24: Imagen TED de una muestra delgada de oro policristalino.

Cada anillo de difraccin es debido a un plano especifico de tomos.
([100] o [111]). http://www.world-mysteries.com/ sci_mpbpp.htm
Figura 14.1.25: Imagen TED de un material cristalino

http://www.matter.org.uk/diffraction/electron/electron_diffraction.htm
SECCIN 14.1 395

14.1.4 Mapeo elctrico
El mapeo elctrico es un mtodo de anlisis que utiliza un haz de
electrones para localizar regiones dentro de la estructura de un dispositivo
con diferente actividad elctrica y en algunos casos medir esta diferencia.
Se suelen utilizar dos tcnicas diferentes de mapeo elctrico: la
microscopia de contraste de voltaje y la microscopia de recuento de carga
o EBIC (Electron Beam Induced Current). La primera se basa en la
Captulo 14
influencia del potencial de superficie local sobre la energa de los

electrones secundarios que se producen cuando un haz de electrones
incide en la muestra del dispositivo. El flujo de electrones secundarios
que alcanza el detector proporciona por tanto informacin sobre ese
potencial. Este fenmeno que es esencialmente una imagen de contraste
de voltaje, puede utilizarse para determinar el potencial de un elemento
sobre la superficie del dispositivo. La otra tcnica se basa en la generacin
de cargas en el dispositivo producida por un haz de electrones y posterior
recuento de esas cargas mediante una capacidad o unin. Los cambios
locales en la morfologa, propiedades de los materiales y el campo
elctrico de unin causan la modulacin local correspondiente de la
corriente registrada. Estas dos clases de mapeo elctrico pueden realizarse
con la ayuda de un microscopio de barrido. En el caso de del mapeo EBIC
se puede utilizar un microscopio electrnico de transmisin.
14.1.4.1 Microscopia de contraste de voltaje
Para realizar la tcnica de contraste de voltaje se utiliza un

microscopio electrnico de barrido SEM. La imagen de los electrones
secundarios se crea mediante un campo extractor de varios cientos de
voltios que dirigen los electrones hacia un detector donde un alto campo
elctrico los atrae hacia una superficie brillante. Un tubo de luz transfiere
la seal a un tubo fotomultiplicador. No todos los electrones alcanzan la
superficie brillante. Los campos elctricos locales de la superficie de la
muestra afectan la trayectoria a de los electrones secundarios y permiten
que solo sean detectados electrones con energas superiores a una umbral
1eV. El flujo total de electrones secundarios que alcanzan el detector y
por tanto la intensidad de la seal depende del numero de electrones
secundarios con energa mayor que la umbral. Este numero esta afectado
por el potencial en a superficie como se muestra en la Figura 14.1.26. La
mnima diferencia de intensidad que se puede apreciar en la pantalla
corresponde a un potencial de superficie de un voltio. Lo cual se
considera el limite practico.

Captulo 14
Figura 14.1.26: Intesidad de la seal debido a la emisin de electrones
secundarios en funcion del potencial de superficie.
Esta tcnica se puede aplicar para detectar las discontinuidades

elctricas en regiones conductoras de un circuito integrado. Para medir la
discontinuidad elctrica se aplica una tensin continua a una metalizacin.
Esta polarizacin puede ser aplicada utilizando una punta o sonda de
contacto mvil dentro de la cmara del microscopio de barrido o por un
contacto fijo a los terminales de entrada en el dispositivo empaquetado.
Se puede tambin aplicar un pulso de tensin, por tanto, el
dispositivo operaria de forma dinmica dentro del microscopio SEM y la
imagen de contraste de voltaje obtenida mediante un pulso estroboscopico
del haz de electrones incidente en sincronismo con el circuito. De esta
forma en el modo de contraste de voltaje estroboscpico se pueden
conseguir resoluciones de tiempo de 0.2 pico segundos.
Los circuitos de testeo, anlisis y verificacin de diseo a
menudo requieren la caracterizacin de las formas de ondas en
determinados nodos internos del circuito. Estas medidas son normalmente
realizadas poniendo puntas de finas de prueba en esos nodos o en los
terminales conectados a ellos. Como la anchura de las lneas de
metalizacin es muy pequea (aproximadamente 1micra), el hecho de
situar la punta de prueba en el lugar seleccionado evitando daar la
metalizacin es bastante difcil. Un segundo problema con las puntas de
contacto se debe a la capacidad de esta, generalmente mayor de 0.1pF,
esta capacidad parsita en el nodo que se testea puede tener efectos sobre
la mediada. Estos problemas se pueden resolver utilizando un haz de
electrones de pequeo dimetro como sonda, el haz no aade ninguna
capacidad en el circuito y puede ser posicionado fcilmente en elementos
pequeos del circuito.
SECCIN 14.1 397

14.1.4.2 Microscopia de recuento de carga EBIC
La microscopia de recuento de carga o corriente inducida por haz

de electrones EBIC se basa en el hecho de que al incidir un haz de
electrones penetrando en un dispositivo se pueden generar portadores que
pueden ser detectados en forma de corriente, la cual se puede monitorizar.
Esta forma de anlisis es til para localizar fallos en los dispositivos
dentro de una unin o una capacidad.
Captulo 14
Figura 14.1.27: Esquema de la medida EBIC (a) de una unin PN, (b) de
una unin de barrera Schottkly, (c) de una capacidad. La energa del haz
incidente es k0.
La tcnica EBIC se suele utilizar para estudiar las barreras
Schottky y las uniones PN detectndose los defectos en el silicio como las
fault stacking, dislocaciones e inhomogeneidades segregadas durante el
proceso de crecimiento del cristal. La microscopia EBIC puede utilizarse
tambin para detectar defectos en los xidos delgados de las capacidades
debido al aumento local de la corriente tnel con un alto campo que
aparece en esos sitios. En todos los casos los defectos crean una
perturbacin local de la corriente la cual crea un contraste de imagen. Por

tanto con el anlisis EBIC se pueden localizar espacialmente los defectos
responsables de las perdidas en las capacidades y su rotura.
En la Figura 14.1.27 aparece un esquema de cmo se realiza el
anlisis EBIC para una barrera Schottkly una unin PN y una capacidad.
Mediante una punta de contacto dentro de la cmara de un microscopio
SEM se aplica una tensin. Se hace incidir un haz de electrones con una
energa adecuada y una corriente de unos 10nA, generndose pares
electrn hueco dentro o por debajo de la regin de carga espacial que se
Captulo 14
difunden hacia la regin de carga espacial y son recogidas dando una
corriente. Los centros de recombinacin debidos a los defectos que estn
en el camino que recorren los portadores generados disminuyen la
corriente localmente que se recoge, formndose, de esta forma, una
imagen de contraste con la cual se localizan estos defectos.
SECCIN 14.1 399

14.2 Tcnicas de ensamblaje y empaquetamiento
El empaquetamiento del chip es un tema amplio que abarca

desde la preparacin de la oblea para el ensamblado hasta las tcnicas de
fabricacin de empaquetamiento. El propsito del empaquetamiento del
chip es proveer al chip de una conexin elctrica, (expandir los pitch
electrodos del chip para el siguiente nivel de empaquetamiento), proteger
el chip de estreses mecnico y medioambientales y proporcionar un
Captulo 14
camino adecuado para la disipacin del calor que se produce en el chip.

Despus de ver todos los procesos planares de fabricacin de un
chip en muchos de los cuales se utilizan sofisticadas tcnicas. Se podra
pensar que el proceso de empaquetamiento es un proceso sencillo. Esto no
es cierto el empaquetamiento requiere de las tcnicas mas sofisticadas de
diseo y fabricacin, adems, esta fase final es crucial en el buen
funcionamiento de un circuito integrado y es la mas costosa
econmicamente de todo el proceso de fabricacin.
Las fases por orden de fabricacin en las que se puede dividir
este proceso son las siguientes:
1. Preparacin de la oblea
2. Interconexin del chip
3. Encapsulado
4. Testeo de fiabilidad
14.2.1 Tipos de empaquetamiento

En la tecnologa ULSI se usan una gran cantidad de tipos de
empaquetamiento. Estos se pueden dividir en dos tipos bsicos: Los
empaquetamientos hermticos cermicos y los empaquetamientos
plsticos.
En los empaquetamientos cermicos el chip esta aislado del
exterior mediante un cerramiento fuertemente al vaci. Este tipo de
empaquetamiento esta dirigido a aplicaciones de altas prestaciones donde
puede ser asumido el alto coste de empaquetado.
En los empaquetamientos plsticos el chip no esta perfectamente
aislado del exterior ya que el encapsulado esta formado por materiales de
resina, normalmente resinas de tipo pegamento. El ambiente exterior
afecta al chip pasado un determinado tiempo y gradualmente penetra en el
plstico. Los empaquetamientos plsticos son ms populares por su
expansin de sus aplicaciones y sus mejoras de funcionamiento debido a
los adelantos en los materiales plsticos y otros procesos de desarrollo.
Debido a que su produccin esta totalmente automatizada tienen un
conste muy competitivo.

Captulo 14
Figura 14.2.1: Dibujo de un empaquetamiento cermico.
En la Figura 14.2.1 podemos ver un empaquetamiento hermtico
cermico tpico. El chip se ubica en una cavidad del empaquetado. El
material base del empaquetado es un molde cermico sobre el cual se
emplaza el cableado metlico y las patillas externas. El chip y el
empaquetamiento esta interconectado por hilos finos de oro. El sellado
hermtico se completa con una tapa normalmente de material cermico o
de metal. El empaquetamiento evita los contaminantes externos y apenas
tiene efectos mecnico ni qumicos sobre el chip ya que los componentes
del empaquetado no tocan la superficie del chip. El material usado para el
empaquetamiento cermico suele ser el Al2O3 tambin se usa el AlN
cuando se requiere un gran capacidad de disipacin.
Figura 14.2.2: Esquema de un empaquetado plstico.

En la Figura 14.2.2 podemos ver un empaquetado plstico tpico.
En este caso el chip esta sujeto a la paleta de la estructura principal. La
estructura grabada o estampada con una fina capa de metal sirve como
esqueleto alrededor del cual se ensambla el empaquetamiento y
SECCIN 14.2 401

proporciona las patas externas del empaquetamiento completo. Las
interconexiones se realizan con cables finos de oro. El encapsulado se
extrae por el mtodo de transferencia de molde utilizando un pegamento
plstico. La resina cubre al chip y da la forma exterior del empaquetado al
mismo tiempo. El alargamiento de las patillas externas se realizan despus
del moldeo. Este empaquetado no puede desacoplar el chip del ambiente
exterior as que los efectos mecnicos y qumicos sobre el plstico tendrn
que tenerse en cuenta.
A parte de los encapsulados cermicos y plstico. Los
Captulo 14
empaquetamientos se pueden clasificar segn el nivel de integracin

siguiente, el nivel de placa impresa PWB (printed wiring board). Se tienen
dos grandes grupos de empaquetamientos de un solo chip, los de
atravesado por agujero TH (through hole) y los montados en superficie
SM (sourface mount). Dentro de los TH se incluyen los DIP (dual in line
package) y los PGA (pin grid array). Ambos estn disponibles en
encapsulados cermicos y plsticos. Los empaquetamiento TH
proporcionan una colocacin mas sencilla de la pastilla para su soldadura
y unas soldaduras mas fuertes con la placa impresa. Pero restan
flexibilidad en el diseo de la placa impresa restringiendo la densidad de
montaje.
El empaquetado de superficie SM (sourface mount) es el mas
usado en la industria, sobre un 50% de todos los empaquetados son de
este tipo y se utilizan en el empaquetado ULSI. Aunque este puede ser
cermico o plstico, se prefiere el plstico debido a su bajo coste de
fabricacin . Los empaquetados SM mejoran la flexibilidad de diseo de
la placa impresa PWB y el aprovechamiento del espacio. Los
empaquetados SM pueden tener dos tipos diferentes de formas de patillas
las patillas J y las patillas de ala de gaviota (gull-wing). Los
empaquetados SOJ (small-outline J-lead) y los QFJ (quad flat J-lead) son
del tipo J y los empaquetados SOP (small-outline package) y los QFP
(quad flat package) son del segundo tipo. Ver Figura 14.2.3
Para las aplicaciones ULSI de memoria donde se requieren
pequeo numero de patillas, se utilizan los empaquetados J. Para los
microprocesadores donde se necesitan una gran cantidad de patillas se
suele usar los empaquetados de ala de gaviota.

Captulo 14
Figura 14.2.3: Clasificacin y dibujo de los diferentes tipos de

empaquetados del mercado.
SECCIN 14.2 403

14.2.2 Preparacin de las obleas
El proceso de preparacin de las obleas comienza con el pulido
de la parte posterior para reducir el espesor de la misma (backgrinding).
En los empaquetamientos montados en superficie (Surface Mount) los
ms usados en ULSI, un espesor delgado de la oblea es especialmente
beneficioso para reducir el estrs trmico debido a la diferencia del
coeficiente trmico de expansin (TCE) entre el chip y el material de la
moldura de plstico. El proceso de pulido se realiza en maquinas
automatizadas. Este debe ser cuidadoso. Una mala operacin degrada la
Captulo 14
fortaleza mecnica de los chips y puede provocar roturas en los chips

despus de ser empaquetados.
Figura 14.2.4: Maquina para le pulido posterior de la oblea

(backgrinding) http://www.icservice.com/
Figura 14.2.5: Proceso de cortado de la oblea (wafer dicing).

http://www.icservice.com/

Despus del pulido posterior (en caso de usar un pegado
eutectico del chip) se realiza una metalizacin posterior de la oblea. Las
metalizaciones mas usadas son de oro y metalizaciones multicapa de oro-
nquel-plata o de Ti-Ni-Au. La combinacin adecuada de los materiales
de la mentalizacin posterior y las operaciones de pegado del chip
proporcionan una mayor fortaleza de adhesin y conexiones elctricas.
Finalmente se procede a la obtencin de los chips individuales cortando la
oblea Figura 14.2.5. Las obleas se pegan con adhesivo a una cinta que ha
Captulo 14
sido preensamblada es un bastidor. Para el cortado se usa una sierra de
diamante de 25 micras de espesor y que gira 20.000rpm. Esta corta la
oblea a una profundidad que varia entre el 90 y 100% del espesor de esta.
El corte con esta sierra permite secciones de corte de solo 60micras de
ancho.
Figura 14.2.6: Proceso de seleccin y ordenacin de los chips. (Die

sorting). http://www.icservice.com/
Las maquinas para recortar los chips de la oblea son
completamente automticas y pose un sistema de alineamiento, una
unidad de limpieza de la oblea, un horno de secado y un buen sistema
supervisor. Las obleas cortadas son entonces cargadas para la operacin
de pegado del chip donde una juntadora automticamente pone en orden
los chips en buen estado reconociendo los chips defectuosos marcados o
leyendo los datos del mapa de posicin del las operaciones de test de la
oblea. Ver Figura 14.2.6.
Video: http://www.surftape.com/solutions2.html
SECCIN 14.2 405

14.2.3 Interconexin del chip
La interconexin del chip consta de dos pasos: el pegado del chip
(chip Bonding) y la unin con cables (Wire bonding)
En el primer paso el pegado del chip (chip bonding) se pega la
parte de debajo del chip mecnicamente a un material base apropiado que
pude ser un substrato cermico o un substrato metlico. El pegado del
chip adems de proporcionar el soporte adecuado al chip para su posterior
conexionado tambin proporciona un camino trmico para la disipacin
Captulo 14
de calor del mismo, y algunas veces las conexiones elctricas que se

realizan por debajo del chip. En el segundo paso el unin por cables (Wire
bonding) se realiza la conexin de los terminales del chip a los del
empaquetado. Para ello se suele usar hilos finos de metal de oro o
aluminio.
14.2.3.1 Pegado del chip (Chip bonding)
El pegado del chip es la primera operacin de empaquetamiento

propiamente dicha. A medida que se ha ido aumentando el nivel de
integracin se ha complicado la tecnologa del pegado del chip. A la hora
de realizar el pegado del chip habr que tenerse en cuenta varios factores
como el estrs trmico causado por los diferentes coeficientes trmicos de
expansin (TCE) entre el chip y el material de empaquetado, la disipacin
de potencia, capacidad de corriente, fiabilidad y costo.
La diferencia de coeficientes trmicos de expansin (TCE) entre
el chip y el material de empaquetado provoca problemas de estrs que
pueden producir que se despegue o que se rompa el chip. Por eso lo ideal
es escoger materiales para empaquetado con TCE lo mas prximo al
Silicio.
Existen dos tipos de pegado del chip pegado por soldadura y
pegado con pegamento. El primer mtodo se usa en los empaquetamientos
hermticos cermicos y el segundo en los empaquetamientos plsticos.
14.2.3.1.1 Pegado por soldadura
Figura 14.2.7: Esquema de una unin por soldadura de un

chip la soporte del chip.
El pegado por soldadura esta libre de contaminacin, tiene una
excelente resistencia al desprendimiento, y asegura una baja humedad. La

mayor desventaja es la dificultad para automatizar el proceso y el estrs
trmico al que se somete el chip debido a la alta temperatura del proceso.
En la figura 14.2.7 podemos ver como se realiza un pegado por
soldadura. Tanto la parte de abajo del chip como la base del substrato
tienen que tener una mentalizacin para que se pueda realizar bien la
soldadura. El material que se usa para la soldadura es una lamina delgada
de espesor menor de 0.05mm de una aleacin adecuada (oro germanio por
ejemplo). Al mismo tiempo que se aplica calor para realizar la soldadura
Captulo 14
se realiza un ligero movimiento o restregn del chip. El proceso se realiza
por un brazo robotizado que coge el chip lo orienta y lo sita encima del
substrato. La temperatura de fusin debe ser ms elevada que la
temperatura que se alcanza en el proceso posterior (wire bonding).
14.2.3.1.2 Pegado con pegamento
En el pegado con pegamento se usa una resina con trocitos de
plata para mejorar la conduccin elctrica y trmica. Los pegamentos con
plata son mucho mas baratos que las soldaduras con alto contenido en oro,
adems son mas flexibles en la absorcin del estrs trmico entre el chip y
el substrato.
El chip no necesita la mentalizacin posterior ya que ya que el
pegamento proporciona una mejor adhesin con el dixido de silicio de
atrs, al substrato si se somete a una mentalizacin. En el proceso de
pegado no se necesita un restregado, por tanto la probabilidad de dao de
los bordes del chip es menor. El proceso de pegado se puede automatizar
fcilmente. Con este mtodo se consigue una velocidad de pegado e un
chip por segundo. En el proceso de pegado se tendr que completar con
un tratado a altas temperaturas de 125 a 175C con una duracin de una a
dos horas.
En el pasado la resina tenia muchos iones hidrolizables, lo cual
puede afectar directamente a fiabilidad. En la actualidad se usan resinas
con concertaciones muy pequeas de iones. Las resinas son ampliamente
usadas en la actualidad en la tecnologa ULSI.
14.2.3.2 Unin con cables (Wire bonding)
El proceso de unin con cables es el mtodo mas utilizado para

realizar la conexin de los terminales del chip con los terminales del
encapsulado. Los cables que se utilizan son unos hilos finos de oro o de
aluminio (de unos 20 a 30 micras de dimetro). Se eligen estos materiales
porque con ellos se consigue una buena unin con los terminales del chip
y las metalizaciones del empaquetado.
Para realizar la unin existen varias tcnicas: termo-compresin,
termosnico y vibracin ultrasnica. Dependiendo de la forma de la unin
se tiene dos tipos de unin: la unin de bola y la unin en cua. En el caso
del oro se suele usar la unin de bola por termo-compresin para los
contactos del chip junto con una unin en cua en los terminales del
substrato del empaquetado, lo que se llamara la unin bola cua (ball-
SECCIN 14.2 407

wedge bonded). Cuando se usa el aluminio como material las dos uniones
son de cua y se realizan por vibracin ultrasnica, unin cua-cua,
(wedge-wedge bonded).
Captulo 14
Figura 14.2.8: Esquema como se realiza una de una Union bola-cua

(ball-wedge bonded)
Figura 14.2.9: Fotografia del proceso de wire bonding del tipo una unin
bola-cua http://www.netmotion.com/
http://www.smallprecisiontools.com/caps_bond_cycle.htm

En la Figura 14.2.8 podemos ver un esquema de como se realiza
una unin bola-cua usando hilos de oro. El proceso consta de los
siguientes pasos:
Se monta una bobina de hilo fino de oro en el aparato de
cableado, el cable de oro se hace pasar por un capilar de cristal o carburo
de tungsteno (a). Una llama de gas de hidrgeno se hace incidir sobre el
trozo de hilo de oro que sale por debajo del capilar formando una bola (b).
Se baja el capilar hasta hacer incidir la bola de oro con el contacto del
Captulo 14
chip. El capilar ejerce la necesaria presin sobre la bola formndose la
unin entre la bola de oro y el contacto de aluminio del chip (c), (en caso
de que el sistema fuera termosnico se aplicara despus una vibracin
ultrasnica). Despus se sube el capilar dejando que corra el cable a travs
de el y se lleva hasta el terminal del substrato metlico, se baja de nuevo
el capilar hasta el terminal del empaquetado (d), mediante la combinacin
de temperatura y presin del capilar se forma una unin del cable al
terminal (en una maquina termosnica se aplicara luego una vibracin
ultrasnica), despus se sube el capilar y se cierra a una altura programada
,el capilar sigue subiendo de forma que el cable se corta en la parte mas
delgada de la unin (e). De esta forma se tiene nuevamente un trozo de
hilo que sobresale por la parte inicial del capilar y se vuelve a repetir el
proceso con la formacin de la bola de oro mediante una llama de
hidrgeno.
La ventaja del mtodo de unin bola cua es que despus de
realizar la unin de bola, la unin con el empaquetado se pude realizar en
cualquier otra direccin mientras que en las uniones cua-cua las dos
uniones tiene que estar alineadas. Por tanto la versatilidad del mtodo de
unin bola-cua permite un mayor potencial de automatizacin. El
mtodo de unin bola-cua con hilo de oro es ampliamente usado en la
tecnologa de empaquetamiento ULSI. En la actualidad las maquinas de
cableado totalmente automatizadas del tipo unin bola-cua tiene una
velocidad de seis cables por segundo.
Figura 14.2.10: Union cua-cua, (wedge-wedge bonded)
SECCIN 14.2 409

En la Figura 14.2.10 podemos ver un esquema de como se
realiza una unin cua-cua usando hilos de aluminio. El proceso consta
de los siguientes pasos:
Un capilar en forma de cua portando el hilo de aluminio
desciende y presiona el hilo contra el terminal en el substrato aplicando
una vibracin ultrasnica. Se levanta el capilar dejando el hilo libre y se
lleva hacia el contacto del chip haciendo un arco, el capilar en forma de
cua vuelve a bajar y presiona el hilo contra el contacto del chip
aplicando de nuevo una vibracin ultrasnica. El capilar se levanta
Captulo 14
sujetando el hilo de forma que al tirar de el se rompe finalizando el ciclo

de pegado. Las dos direcciones de las uniones deben ser iguales en este
proceso
Las ventajas de usar hilos de aluminio es que la unin con los
contactos de aluminio del chip son mejores desde el punto de vista
metalrgico. En las uniones Oro Aluminio se pueden producir
compuestos intermetlicos que son frgiles y pueden producir la rotura de
la unin. Este mtodo de cableado del chip es normalmente utilizado en
los empaquetamientos cermicos.
14.2.4 Encapsulado
14.2.4.1 Empaquetamiento cermico
Para realizar el empaquetado se utiliza una tcnica multicapa.

Partiendo de una disolucin de material cermico se transforma en una
tira fina. Despus de secarse las planchas se cortan a un determinado
tamao, se realizan mecnicamente una serie de agujeros de lado a lado (a
travs de los cuales se realizaran las interconexiones) y cavidades en las
laminas. Se realizan el cableado rellenado las cavidades y agujeros con
una disolucin de tungsteno. Se ponen las laminas de forma alineada y
son prensadas, posteriormente la estructura completa es sometida a una
temperatura de 1600C para formar una estructura monoltica. Despus se
realizan realiza el patillado y chapado metlico. Finalmente, una vez que
se ha colocado el chip y sus conexiones se coloca una tapa cermica o
metlica pegndola con materiales del tipo cristal o metlicos Au-Sn.
14.2.4.2 Empaquetamiento plstico
Existen dos tipos de dispositivos encapsulados plsticos, los de

post-molde como los de la figura y los de pre-molde como los de la figura
. Los encapsulados de post-molde utilizan silicona termosellante,
pegamento de silicona o resina de silicona y se moldean alrededor de la
estructura principal del chip ensamblado despus de que el chip se haya
unido a la estructura principal. El proceso de post-molde es bastante
agresivo. Para evitar la exposicin del chip y uniones de los cables y tapa
se desarrollo el mtodo de pre-molde para empaquetar. El proceso de pre-
molde el empaquetado es moldeado primero y despus se emplaza el chip

y se hace sus interconexiones o cableado. El molde se realiza con material
termosellante como los mencionados anteriormente o con polmeros
termoplsticos. El empaquetado plstico de premolde es el equivalente al
empaquetado de cavidad cermica refractaria.
14.2.5 Otras tcnicas de empaquetamiento
Las tcnicas anteriores de empaquetamiento consumen mucho
tiempo al unir los cables individualmente existen varias tcnicas de
Captulo 14
empaquetamiento que son mas rpidas. Estas son:
1) El empaquetado TCP (tape carrier package)
2) El empaquetado de vuelta de chip (Flip Chip Pakage)
14.2.5.1 Empaquetado TCP
Esta tcnica utiliza un conjunto de laminas finas de metal

normalmente de cobre recubierto de oro o estao en el empaquetado, en el
en vez de cables. Estas patillas de metal se conectan al los contactos del
chip, para ello los contactos del chip son recubierto por oro en forma de
pequeo cilindros. En otros casos a las finas laminas de metal se les aade
una soldadura para luego unirlas directamente con los contactos de
Aluminio del chip, en la siguiente figura se muestran los distintos tipos de
laminas utilizadas.
Figura 14.2.11: Diferentes mtodos para realizar el empaquetado TCP.
SECCIN 14.2 411

Las uniones se hacen todas a la vez por termocompresin. Con
esta tcnica se pueden conseguir espaciados entre lneas inferiores a
100micras lo que lo hace adecuado para dispositivos con gran nmero de
entradas salidas. Los problemas de esta tcnica son el alto coste y la
tecnologa de empaquetamiento del siguiente nivel. El empaquetamiento
usual en TCP es el plstico.
Captulo 14
Figura 14.2.12: Esquema del procedimiento de empaquetado TCP.

14.2.5.2 Metodo flip-chip
La tcnica flip-chip consiste en depositar metal (tpicamente Pb o

Sn) en forma de burbuja sobre los contactos de aluminio del chip antes de
que estos se separen de la oblea. Estas soldaduras servirn para ser
conectadas al substrato del empaquetado. Despus de separar el chip de la
oblea se pone boca abajo con las burbujas perfectamente alineadas con las
metalizaciones del substrato. Despus mediante unin ultrasnica se une
Captulo 14
cada burbuja del chip a su correspondiente conexin del substrato. La
ventaja de este mtodo es que todas las conexiones se realizan a la vez, se
pude conseguir una gran densidad de interconexiones y se tiene una
inductancia muy baja de interconexin con el empaquetado. Las
desventajas se deben a que las uniones se hacer debajo del chip siendo
imposible su inspeccin visual. Adems de que tiene un peor
comportamiento trmico.
Figura 14.2.13: Esquema de la unin de los contactos del chip con los
terminales del encapsulado mediante la tcnica flip chip
www.mm.fh-heilbronn.de/wehl/ projekte/lotdruck.htm
http://education.netpack-europe.org/
http://extra.ivf.se/ngl/
.
SECCIN 14.2 413

14.3 Rendimiento y fiabilidad
Dos condiciones tienen que cumplir la tecnologa electrnica la

primera, la tecnologa tiene que ser capaz de fabricar un circuito integrado
en grandes cantidades y con un coste competitivo, la segunda el circuito
debe de ser capaz de realizar su funcin durante toda la vida media
estimada. Para producir circuitos que cumplan estas dos condicione se
tendrn que conocer los mecanismos que hacen que los dispositivos sean
Captulo 14
caros y poco fiables.

El tamao ptimo de un circuito integrado con respecto al
nmero de funciones depender de varios factores: el nmero de chips del
sistema, el coste esperado de un buen circuito, el coste de ensamblado y
empaquetado y sobre todo la fiabilidad del sistema completo. Se tendr
que evaluar que es ms rentable utilizar un nmero grande de CI
pequeos o usar un menor nmero de CI de tamao mayor.
Empezaremos viendo los mecanismos causantes de la perdida de
rendimiento en la tecnologa electrnica
14.3.1 Mecanismos de prdida de rendimiento
Idealmente se esperara que todos los chips que se producen en
una misma oblea fueran buenos y funcionales. En la prctica la cantidad
de chips en buen estado puede varia entre unos pocos o cantidades mas o
manos cercanas al 100%. Las causas de chips en mal estado se pueden
dividir en tres categoras: los problemas de procesado, los problemas de
diseo y defectos aleatorios
14.3.1.1 Problemas de procesado
Si uno observa la fotografa o plano de una oblea testada se

puede dar cuenta que esta tiene regiones con gran calidad de chips en
buen estado mientras que existen otras donde casi todos los chips son
defectuosos. Ver Figura 14.3.1.
La existencia de estas regiones de baja productividad se pueden
deber a varias causas: variaciones en el espesor de las capas de oxido y
polisilicio, en la resistencia de las capas implantadas, en la anchura de los
rasgos definidos litogrficamente, en la relacin de una fotomascara con
la anterior. Muchas de estas relaciones dependen unas de otras. Por
ejemplo las regiones donde la capa de polisilicio es mas delgada que la
media son grabadas de forma que las puertas de polisilicio sern mas
pequeas en esa regin. Este efecto hace que haya una regin donde las
longitudes de canal sean muy pequeas y los dispositivos no dejen de
conducir cuando se les aplique la apropiada tensin de puerta. Por tanto
estos dispositivos tendrn excesivas corriente de perdidas o no
funcionaran. Las variaciones en el dopado de las capas implantadas
pueden provocar variaciones en la resistencia de contacto de la capa
implantada. Variaciones del espesor de un material dielctrico puede

provocar variaciones en el tamao de las ventanas de contacto. Ambos
efectos puede conducir a circuitos no operativos su los caminos incluidos
en el circuito no tienen un bajo valor de resistencia de contacto.
Captulo 14
Figura 14.3.1 fotografa de una oblea con chips defectuosos sealados en
oscuro.
Durante la fabricacin de la oblea se llevan a cabo varias
operaciones que pueden dar lugar a pequeas pero crticas variaciones en
el espesor y tamao de la oblea. Por ejemplo durante el proceso de
oxidacin trmica se crece una capa de oxido por las dos caras de la oblea
que tensionar la capa de silicio de forma que la oblea resultante de la
oxidacin tendr un dimetro mayor que el anterior. Si el grado de tensin
supera el lmite elstico del material se producir una deformacin. Si el
oxido es quitado de unas de las caras la oblea estar curvada.
A medida que las tcnicas de procesado y procesos se van
desarrollando muchas de estos efectos se reducen o son eliminados pero
sin embargo otros nuevos aparecen.
14.3.1.2 Problemas de diseo
Adems de las zonas de la oblea donde el rendimiento es bajo

debido a las dificultades del proceso que hacen que los parmetros de los
dispositivos se salgan del rango de especificaciones, algunas reas de la
oblea pueden tener un bajo rendimiento debido a que el diseo del
circuito falla al no tener en cuenta la variacin esperada de los parmetros
del dispositivo y la relacin entre las variaciones de los diferentes
parmetros.
En el caso de transistores MOSFET la tensin umbral (VT) y la
longitud de canal (L) son dos de los parmetros ms importantes del
SECCIN 14.3 415

dispositivo en el diseo del circuito integrado. Las variaciones en el
dopado de substrato, en la dosis de dopado y el espesor del oxido de
puerta causaran variaciones en la tensin umbral. Las variaciones en la
longitud de la puerta y las profundidades de las difusiones de fuente y
drenador hacen que la longitud del canal vari. Las variaciones de la
tensin umbral y de la longitud de canal no estn generalmente
relacionadas una con otras. Sin embargo la velocidad de un circuito
integrado normalmente se incrementa a medida que decrece la tensin
umbral y la longitud de puerta. El funcionamiento del circuito se simula a
Captulo 14
menudo bajo condiciones de alta velocidad (VT y L pequea) y baja

velocidad ( VT y L grande). Es importante que la operacin del circuito se
simule en el caso de VT pequeo y L grande y en el caso de VT grande y L
pequeo. El diseo del circuito debe tambin considerar las variaciones de
otros parmetros del circuito como la resistencia de las regiones
implantadas, las capacidades de los conductores con el substrato, las
resistencias de contacto y las corrientes de perdidas.
A menudo dos circuitos con el mismo tamao nominal y
complejidad, procesados bajo la misma tecnologa tienen rendimientos de
produccin muy diferentes. La baja productividad en unos casos se debe
al desconocimiento de la sensibilidad de los parmetros del circuito. Un
mayor rendimiento de la productividad requiere de la cooperacin entre el
diseador de circuitos, quien identifica los parmetros del dispositivo para
los cuales el circuito es sensible y el ingeniero de proceso, el cual
optimiza el valor y el rango de variacin de esos parmetros. Una vez que
se han determinado las sensibilidades del circuito para los parmetros
especficos del proceso el rediseo del circuito para reducir esas
sensibilidades conseguir un alto rendimiento en la produccin y un bajo
coste con una atencin mnima del ingeniero de proceso.
14.3.1.3 Defectos puntuales
Dentro de las reas de la oblea que estn correctamente

fabricadas, todos los paramentos de proceso estn dentro del rango de
operacin correcta de los circuitos se pueden encontrar algn chip en mal
estado. La causa de esta perdida de rendimiento de fabricacin se debe a
los defectos puntuales.
Un defecto de punto es una regin defectuosa de la oblea que
tiene un tamao inferior al de un chip. Por ejemplo consideremos un chip
de 2000m cuadradas con una pista de 2 micras. Una partcula de polvo
de tres micras de dimetro sobre la oblea puede causar la rotura de el
metal conductor.
Existen varios tipos de defectos de proceso que se pueden
considerar como defectos puntuales. Uno de los mas usuales son la
partculas de polvo u otro tipos de partculas del ambiente. Estas
partculas pueden caer sobre la oblea mientras son trasportadas por las
instalaciones, o pueden ser generados en la operacin de deposicin de

pelcula delgada. Estas partculas tambin pueden estar presentes en las
pelculas fotoresistivas y ser depositadas durante el proceso de litografa o
pueden ser partculas de silicio desprendidas de la oblea durante su
manejo que quedan adheridas a la superficie de la oblea.
Los defectos de punto pueden deberse a las partculas que se
adhieren a las mascaras litogrficas durante la generacin de estas. Lo que
produce un error permanente en la mascara. O partculas que se adhieren a
estas mascars durante el proceso litogrfico. Para evitar esto las mascaras
Captulo 14
tienen que ser limpiadas peridicamente.
Un fabricacin satisfactoria requiere el continuo control de la
densidad de defectos puntuales. Este control se realiza mediante la
observacin con microscopio SEM durante todos los pasos del proceso de
fabricacin.
14.3.2 Fiabilidad
La fiabilidad de los circuitos integrados viene determinada por
varias disciplinas como el diseo, los procesos de fabricacin del chip, el
empaquetamiento y testeo del C.I. Se usan procesos de fabricacin y
manufacturado delicados para producir finalmente un CI. Cuando este
falla se puede deber a una gran cantidad de causas. Se requieren
sofisticados y tediosos anlisis para saber la causa del error. Desde la
perspectiva del consumidor lo que el requiere es que sea til durante la
vida media especificada. Normalmente los fabricantes disean un CI para
10 aos. La fiabilidad del producto esta asegurada si cada uno de los
elementos del producto es fiable durante esos aos. Existen tres elementos
fundamentales en la fiabilidad: la fiabilidad del diseo, la fiabilidad de los
procesos, y la fiabilidad del ensamblado. Si la fiabilidad de cada uno de
esos procesos cumple los requisitos de vida media, entonces la fiabilidad
del producto esta asegurada.
La tecnologa ULSI conlleva el escalado de los procesos por
debajo de las dimensiones submicra, como tambin la adicin de nuevos
mdulos de procesos no usados en la era VLSI. La fiabilidad de cada uno
de esos nuevos procesos y como interacciona con los anteriores ser
critica en la fiabilidad final del proceso completo. En la tecnologa ULSI
el concepto de diseo para la fiabilidad es muy importante. Se debe hacer
un diseo de la fiabilidad durante todos los pasos de fabricacin de un CI,
diseo del circuito, procesado y manufacturado.
Los circuitos integrados estn formados por varios elementos
discretos como transistores, resistencias interconexiones, pelculas de
dielctricos y capacidades. Todas estas partes de un CI integrado sufren
poco a poco un deterioro debido a su operacin. En el caso de los
transistores una de las causas de fallo es el efecto de los electrones
calientes Hot carriers, otra, la ruptura de oxido de puerta. En el caso de
las interconexiones aparecen los problemas de electromigracin y
migracin de estrs.
SECCIN 14.3 417

REFERENCIAS
[1] VLSI Technology, Sze, Ed. Mcgraw-Hill
[2] ULSI Technology, Chang and Sze, Ed. Mcgraw-Hill
[3] Solid State Electronic Devices Streetman and Banerjee, Prentice

Captulo 14
Hall, 2000 Fifth edition
[5] Microscopia ptica:

http://www.microscopy.fsu.edu/primer/techniques/dic/dicintro.html
[6] Microscopia electrnica Universidad de Nebraska:

http://www.unl.edu/CMRAcfem/
[7] IBM Anlisis de materiales:

http://www.almaden.ibm.com/st/scientific_services/materials_analysis/
[8] Centro de Micro-Anlisis de Materiales CMAM:

http://www.uam.es/otroscentros/cmam/espanol/tecnicas/node1.html
[9] Preparacin de obleas, IC Services Corporation:

http://www.icservice.com/
[10] The Nordic Electronics Packaging Guideline: http://extra.ivf.se/ngl/
[11] Netpack: http://education.netpack-europe.org/
[12] Video de la empresa Surftape, (requiere Quicktime):

http://www.surftape.com/solutions2.html

C
15
MODELOS PARA
SIMULACIN DE
DISPOSITIVOS
Captulo
ELECTRNICOS
Concentracin de electrones
en un DGSOI
ndice
15-1 Modelado de Dispositivos 15-4 Discretizacin del Espacio Continuo
15-2 Clasificacin de los Simuladores 15-5 Condiciones de Contorno
15-3 Modelos de Movilidad y Generacin- 15-6 Simuladores Comerciales
Recombinacin
Objetivos
Justificar la necesidad de simuladores de dispositivos
Presentar las diferentes aproximaciones a la ecuacin de transporte
Introducir el mtodo Monte Carlo
Presentar diferentes modelos de Movilidad y Generacin-Recombinacin
Estudiar el modelo de discretizacin del espacio continuo y de las ecuaciones a
resolver
Justificar los diferentes tipos de condiciones de contorno que pueden ser
impuestas al espacio a simular
Presentar diferentes soluciones comerciales
Palabras Clave
Ecuacin de Poisson Mtodo de Monte Carlo Modelo Shockley-Reed-Hall
Ecuacin de Continuidad Procesos de dispersin Recombinacin Auger
Ecuacin de Transporte Autoscattering Mtodo de Diferencias Finitas
de Boltzmann Aproximacin semiclsica Condicin de contorno
Modelo de Difusin-Deriva Hiptesis ergdica Dirichlet
Relacin de Einstein Ecuacin de Schrdinger Condicin de contorno
Modelo Hidrodinmico Modelo de Caughey-Thomas Neumann
15.1 Modelado de Dispositivos
Modelado de Dispositivos La simulacin se ha convertido en un campo muy importante para

Toda serie de modelos y el estudio de dispositivos semiconductores. La complejidad cada vez
mtodos que describen el mayor de las estructuras, la miniaturizacin de las dimensiones y la
transporte de portadores,
utilizacin de efectos ms complejos para mejorar las prestaciones hacen
distribuciones de potencial y de
necesario un tratamiento mucho ms riguroso de los modelos que rigen el
campos en una estructura a
estudio. comportamiento de los dispositivos. Las aproximaciones realizadas para
los estudios tericos dejan de tener validez y el problema a resolver deja
de tener solucin analtica hacindose necesario el uso de mtodos
numricos que permitan alcanzar una solucin satisfactoria al problema.
A pesar de todo, existen diferentes niveles de aproximacin al
problema debido a que, para la resolucin, se necesita una gran cantidad
Captulo 15
de recursos en cuanto a potencia de clculo y tiempo se refiere

requirindose un compromiso entre exactitud y precisin en la solucin y
tiempo de simulacin. Los modelos que se pueden encontrar en las
distintas herramientas van desde los de ms simples de difusin y deriva a
los ms complejos y costosos en cuanto a requerimientos de clculo como
pueden ser los de balance de energa para la resolucin de la ecuacin de
transporte de Boltzmann (BTE). Asimismo la complejidad de la fsica
puesta en juego hace necesario el uso de cdigos de tipo Monte Carlo que
resuelven de una manera estocstica la BTE y la resolucin de la ecuacin
de Schrdinger para tener en cuenta diferentes efectos cunticos que cada
da son ms importantes para explicar el comportamiento de dispositivos
con dimensiones submicra o nanomtricas.
Las herramientas de simulacin son ampliamente utilizadas en
estudios de escalado de dispositivos y optimizacin de tecnologas tanto
existentes como emergentes. Por tanto, la capacidad de estos programas
de representar las prestaciones actuales y de predecir las de futuras
tecnologas y sus limitaciones es de vital importancia ya que permite a las
compaas ahorrar grandes cantidades de dinero en los procesos de
desarrollo antes de la fabricacin en masa de los distintos componentes y
a los centros de investigacin comprobar la viabilidad terica de
dispositivos basados en efectos fsicos novedosos con geometras
diferentes a las configuraciones estndar.
El tipo de simulador elegido para cada caso depender pues del
problema a tratar, de la precisin que se quiera conseguir en los clculos y
de los efectos que se quieran tener en cuenta. Al mismo tiempo existe una
limitacin a la hora de elegir el mtodo en funcin de los medios
computacionales disponibles y el tiempo que pueda dedicarse al estudio.
Todos estos factores deben llevar a una solucin de compromiso a decidir
por el usuario.
422 CAPTULO 15 MODELOS PARA SIMULACIN DE DISPOSITIVOS ELECTRNICOS

15.2 Clasificacin de los Simuladores
Con todas estas consideraciones es fcil de imaginar que no es

posible ni prctico realizar una clasificacin nica de los distintos tipos de
simuladores. A continuacin se presentan algunas posibles clasificaciones
atendiendo a diferentes aspectos como pueden ser la geometra a simular
o el modelo utilizado para la descripcin de los fenmenos de transporte.
En primer lugar uno debe considerar qu tipo de estructura va a ser
simulada, de forma que se pueda decidir qu formulacin de las
ecuaciones puestas en juego es la ms interesante pudindose elegir entre
modelos uni, bi y tridimensionales. Normalmente se intenta usar la
descripcin que tenga en cuenta los efectos que quieren ser simulados
pero sin sobredimensionar el problema para no obtener un cdigo
Captulo 15
excesivamente costoso en tiempo de computacin. As por ejemplo, una
simulacin monodimensional puede ser suficiente para estudiar una unin
MOS en equilibrio mientras que para el caso de un transistor MOSFET
con tensin aplicada entre drenador y fuente ser necesaria una
simulacin, al menos, bidimensional para el caso en que la longitud de
canal sea pequea.
Otra decisin crtica que debe tomarse es la eleccin del modelo
que describir el comportamiento del sistema. En la mayora de los casos
la distribucin del potencial en el dispositivo viene descrita por la
ecuacin de Poisson en cualquiera de sus versiones
( V ) = . (15.1)
Sin embargo existe mucha ms flexibilidad a la hora de elegir el
modelo que describir el transporte de los portadores de carga. La teora
semi-csica de transporte est basada en la ecuacin de transporte de
Boltzmann (BTE)
f eE
+ v r f + k f =
t h
= S ( k ', k ) f ( r , k ', t ) 1 f ( r , k , t ) (15.2)
k'
S ( k , k' ) f ( r , k , t ) 1 f ( r , k ', t )
k'
donde r representa la posicin, k el momento, f ( k' ,t ) la funcin de

distribucin (por ejemplo la de Fermi-Dirac si se est en equilibrio), v la
velocidad de grupo, E el campo elctrico, S ( k , k' ) la probabilidad de
transicin entre dos estados con momento k y k y 1 f ( k' ,t ) la
probabilidad de no ocupacin del estado con momento k. La sumatoria
del trmino derecho de la ecuacin representa el trmino de colisiones que
tiene en cuenta los diferentes procesos de dispersin. Los del lado
SECCIN 15.2 CLASIFICACIN DE LOS SIMULADORES 423

izquierdo expresan las dependencias de la funcin de distribucin con el
tiempo, el espacio y el momento.
La BTE es vlida asumiendo transporte semiclsico y
aproximacin de masa efectiva (en la que se incorporan los efectos
cunticos de la periodicidad del cristal).
Es posible obtener soluciones analticas de esta ecuacin solo bajo
condiciones muy restrictivas por lo que, en la prctica, se suelen utilizar
diferentes aproximaciones que intentan evitar su resolucin directa.
15.2.1 El Modelo de Difusin-Deriva para el Transporte
Una de las ms utilizadas por su relativa sencillez es la ecuacin de
continuidad en su aproximacin de difusin-deriva que puede ser
expresada como:
n 1
Captulo 15
= Jn + Un (15.3)
t q
p 1
= J p +U p (15.4)
t q
donde n y p representan la concentracin de electrones y huecos
respectivamente, U las tasas de Generacin-Recombinacin de portadores
y J las densidades de corriente cuya expresin viene dada por:
J n = qn n E + qDn n (15.5)
J n = qp p E qD p p (15.6)
El primer trmino de la densidad de corriente corresponde a la
corriente de arrastre y depende del campo elctrico y de la movilidad de
los portadores. El segundo, describe los procesos de difusin originados
por la diferencia en la concentracin de portadores en las diferentes zonas
del dispositivo.
Si se recuerda la definicin de campo elctrico
E = V (15.7)
se encuentra que el clculo de las concentraciones de portadores depende
tambin de la distribucin de potencial con lo que aparece un sistema de
ecuaciones diferenciales acoplado, requirindose una resolucin
autoconsistente junto a la ecuacin de Poisson.
15.2.2 El Modelo Hidrodinmico
Una segunda aproximacin consiste en el modelo hidrodinmico
que expresa la conservacin de partculas, de momento y energa a partir
del clculo de los momentos de la BTE en trminos de la funcin de
distribucin para los portadores que vienen definidos como

n = f ( r , k , t ) d 3k (15.8)
nv = v ( k ) f ( r , k , t ) d 3 k (15.9)
m* 2
v ( k ) f (r, k, t ) d k
3 (15.10)
W=
2
donde n es la concentracin de partculas, v es la velocidad media y W la
densidad de energa cintica.
Este modelo es bastante ms complicado que el comentado
anteriormente de difusin y deriva. Uno de los principales problemas de
este mtodo es que las tres ecuaciones bsicas de conservacin pueden ser
resueltas siempre que uno conozca con un grado de exactitud adecuado
una aproximacin de las funciones de distribucin de forma que los
Captulo 15
momentos puedan ser calculados de manera razonable. Incluso teniendo
esta informacin, la tarea de resolver estas ecuaciones es muy costosa
computacionalmente, sobre todo para aplicaciones en ingeniera.
15.2.3 El Mtodo Monte Carlo
Quizs el mtodo ms utilizado para el estudio del transporte en
semiconductores junto al de difusin y deriva sea el Monte Carlo. Bajo
este trmino se agrupan una serie de tcnicas de naturaleza estocstica que
utilizan la generacin de nmeros aleatorios. Para el caso del transporte se
usa para resolver la BTE sin realizar ninguna suposicin sobre la funcin
de distribucin. Las distribuciones de probabilidad apropiadas para los
distintos parmetros se obtienen a partir de la generacin de secuencias
nmeros aleatorios uniformemente distribuidos.
Las aproximaciones tomadas para el modelo semiclsico son las
siguientes:
Las partculas se consideran como objetos puntuales con
posicin y momentos perfectamente definidos violndose
por tanto, el principio de incertidumbre. Esta suposicin
es descartada en el caso de la interpretacin cuntica.
Se hace uso de la aproximacin de masa efectiva, donde
se incluyen los efectos cunticos derivados de la
existencia de un potencial peridico correspondiente a la
estructura cristalina
El movimiento de las partculas se describe como una
serie de vuelos libres interrumpidos por procesos de
dispersin. Las variaciones en la trayectoria y en el
momento se calculan utilizando mecnica clsica,
mientras que las probabilidades de dispersin se calculan
de acuerdo a las reglas de la mecnica cuntica.
Dentro de estas tcnicas se pueden encontrar dos aproximaciones
principales para la descripcin del sistema.

La primera denominada Monte Carlo de una Partcula se utiliza
para el estudio de las propiedades de los sistemas en estado estacionario.
Suponiendo que se conoce la distribucin de potencial para ese estado, se
estudia el movimiento de una partcula durante un tiempo lo
suficientemente elevado. De esta forma, aplicando la hiptesis ergdica,
se pueden relacionar las magnitudes medias temporales de la partcula con
los valores medios de esas magnitudes calculados para toda la
colectividad de partculas en un momento dado se cumple que
f = f (15.11)
donde f representa la magnitud a estudio. Este mtodo tiene una
aplicacin limitada en el estudio de dispositivos, aunque permite obtener
resultados interesantes para dependencias de la movilidad y otras
magnitudes con respecto al campo elctrico aplicado de forma que pueden
Captulo 15
obtenerse modelos para su posterior uso en otros simuladores basados en

la BTE como es el caso de los de difusin y deriva.
La segunda aproximacin se conoce como Ensemble Monte Carlo.
El algoritmo utilizado es prcticamente el mismo que para el caso anterior
con la salvedad de que se simula a la vez un conjunto grande de partculas
que representa a la totalidad de partculas. Este mtodo es susceptible de
ser paralelizado para poder aprovechar las posibilidades de la
supercomputacin. Debido a que se realiza un estudio de muchas
partculas es posible calcular valores promedio directamente para cada
intervalo temporal, con lo que no es necesaria la condicin de estado
estacionario para poder aplicar este mtodo. Por todos estos motivos, es el
mejor candidato para la simulacin de procesos transitorios.
Una variante de este mtodo denominada autoconsistente resulta
ser la ms adecuada para el estudio de dispositivos. En ella la ecuacin de
Poisson se vuelve a resolver cada cierto intervalo de tiempo (tpicamente
del orden de los femtosegundos) de forma que se tienen en cuenta las
variaciones que en la distribucin de potencial provoca el movimiento de
los portadores dentro del dispositivo. Cuando las caractersticas del
dispositivo a estudio lo requieren, puede que sea necesario unir a la
solucin autoconsistente la ecuacin de Schrdinger, con lo que las
distribuciones de portadores y energas antes de iniciar EMC en cada
momento vienen dadas a partir de las funciones de onda obtenidas de
resolver dicha ecuacin.
A continuacin se presenta una breve descripcin del mtodo con
el que se deciden la duracin de los vuelos libres entre colisiones, el
mecanismo de scattering que acta y el estado final tras la dispersin.
Para el clculo del tiempo de vuelo libre se debe tener en cuenta
una serie de consideraciones. En primer lugar el vector de onda k cambia
continuamente debido al campo elctrico aplicado. Si la probabilidad de
que un electrn con vector de onda k sufra una dispersin en dt es

( k ( t ) ) dt , la probabilidad de que, habiendo sufrido una colisin en t=0,
sufra una en t es:
t
exp ( k ( t ' ) ) dt ' (15.12)
0
y por tanto la probabilidad de que un electrn sufra una colisin en un
intervalo dt alrededor de un instante de tiempo t viene dada por
t
P ( t ) dt = ( k ( t ) ) exp ( k ( t ' ) ) dt ' dt (15.13)
0
En general la forma de ( k ) es muy complicada, de modo que la
integral resulta bastante difcil de resolver. Sin embargo en 1968 Rees
Captulo 15
propuso la solucin mediante la introduccin de un proceso de dispersin
1
ficticio denominado autoscattering. Se toma M definido como
0
el valor mximo de ( k ) en la regin de inters. De esta forma se tiene
que para cualquier instante, la probabilidad total de dispersin es siempre
constante e igual a M . Cuando el electrn sufre un autoscattering su
estado despus de la colisin es el mismo que el inicial con lo que sigue
su movimiento como si nada hubiese pasado. Aplicando este
razonamiento la ecuacin (15.13) queda de la forma
t

P ( t ) dt = e
1 0 (15.14)
0
y la duracin del vuelo libre
tr = 0 ln ( r ) (15.15)
donde r es un nmero aleatorio uniformemente distribuido.
Una vez que se ha determinado el tiempo de vuelo se debe
determinar qu mecanismo de dispersin entra en juego para poder
calcular as el estado final tras la colisin. Debido a que la probabilidad de
que un vuelo termine como consecuencia del mecanismo n-simo es
proporcional a ( k ) y
n
M = n n ( k ) (15.16)
el mecanismo responsable del fin del vuelo libre puede determinarse
eligiendo un nmero aleatorio uniformemente distribuido entre 0 y M
de forma que el mecanismo seleccionado es aquel para el que el nmero
aleatorio r es menor que la primera suma parcial j que se encuentre:
j

N 1 N
( k ) < r < ( k ).
j =1
j
j =1
j (15.17)
Una vez seleccionado el mecanismo de dispersin el estado final

es calculado en funcin del modelo que se est utilizando para dicho
proceso.
15.3 Modelos de Movilidad y Generacin-Recombinacin
Debido a su mayor sencillez y a su velocidad de resolucin, el

modelo de transporte ms usado (aunque no el nico) en la industria para
simular caractersticas de dispositivos es el de Difusin y Deriva. Como
se puede comprobar en las ecuaciones (15.3) - (15.6) existen tres trminos
sobre los que no se ha comentado nada y que resultan parmetros
Captulo 15
fundamentales en la resolucin del sistema. Estos son la movilidad, , el

coeficiente de difusin, D, y la tasa de Generacin-Recombinacin, U.
El coeficiente de difusin se suele relacionar con la movilidad a
travs de la relacin de Einstein que es vlida slo para en condiciones de
equilibrio o bajos campos:
D kT
= . (15.18)
q
Para el caso de la movilidad y los trminos de G-R existen
diferentes modelos que permiten ampliar el rango de validez de la
aproximacin de Difusin Deriva.
15.3.1 Modelos de Movilidad
La movilidad es una magnitud que da idea de la facilidad con que
se pueden mover los portadores en un cristal semiconductor. Su valor no
es constante en todo el dispositivo y depende de mltiples factores
relacionados tanto con las caractersticas del dispositivo como con la
polarizacin aplicada en los terminales.
En el caso de transporte en volumen la movilidad viene
determinada principalmente por la dispersin producida por los tomos de
la red y las impurezas ionizadas con valores tpicos del orden de 1350
cm2/Vs para electrones y de 500 cm2/Vs para huecos para un cristal
ligeramente dopado a 300 K Para el caso de lminas de inversin en un
MOSFET (gases de e-h bidimensionales) predominan los efectos
producidos por los campos, tanto longitudinal como transversal, y la
rugosidad superficial. La movilidad disminuye a valores del orden de 670
cm2/Vs para electrones y de 160 cm2/Vs para huecos para VGS=VT y NA ,
ND < 1017 cm-3.
En dispositivos en los que aparecen lminas de inversin, los
portadores que circulan por ella estn sometidos a campos transversales
muy fuertes producidos por la polarizacin de la puerta. La dependencia

con el campo transversal puede modelarse de diferentes maneras. Por
ejemplo introduciendo modelos semiempricos que permiten obtener un
valor de movilidad efectiva que ser luego corregida por los efectos de
campo longitudinal.
Los modelos semiempricos se basan en el concepto de campo
efectivo que se define como el campo medio en la lmina de inversin.
Uno de los ms usados es el que fue propuesto por Liang et al en 1986
cuya expresin es:
0
eff =
E (15.19)
1+ eff
E crit
donde 0 representa la movilidad a bajo campo y Ecrit y son parmetros
Captulo 15
obtenidos de forma emprica.
Un segundo modelo, esta vez obtenido de forma emprica, es el de
Lombardi que incorpora efectos tales como son los de dispersin
superficial por fonones acsticos (ac,) rugosidad superficial (sr,) y
efectos de transporte en volumen (b,). En este caso las dependencias con
el campo transversal son directas y no a travs del campo medio. La
movilidad total puede ser calculada usando la regla de Mathiessen
1
1 1 1
eff = + + (15.20)
ac b sr
Una vez obtenida la movilidad efectiva por cualquiera de los
modelos que se elija, se introduce sta en la expresin que contiene la
dependencia longitudinal del campo. El modelo ms utilizado es el de
Caughey-Thomas
eff
=
E (15.21)
1 + effsat
v
sat
donde v es la velocidad de saturacin para los portadores y un
parmetro emprico (tpicamente = 2 para electrones y < 2 para
huecos).
15.3.2 Modelos de Generacin-Recombinacin
En cuanto a los trminos de generacin-recombinacin, existen
diferentes modelos segn el mecanismo que entre en juego para describir
el proceso. As, el modelo de Shockley-Reed-Hall se utiliza cuando los
procesos de G-R estn relacionados con niveles creados por trampas
electrnicas.
SECCIN 15.3 MODELOS DE MOVILIDAD Y G-R 429

np - ni2
U SRH =

q( Et Ei )

q( Ei Et )
(15.22)
p n + ni e kT
+ n p + pi e kT

donde n y p son los tiempos de vida media para electrones y huecos
respectivamente y Et representa el nivel de energa de la trampa envuelta
en el proceso.
Para el caso de zonas con un dopado muy alto como puede ser la
de emisor en un transistor bipolar se utiliza la denominada recombinacin
Auger
U Aug =Cn pn 2 - nni2 + Cn np 2 - pni2 . (15.23)

Captulo 15
Finalmente existe un tercer modelo que da cuenta de los efectos de

la ionizacin por impacto cuya dependencia con los campos viene dada
por:
n p
E crit E crit
an J n + a p exp
p
exp n Jp
E E (15.24)

UI =
q
15.4 Discretizacin del Espacio Continuo
Todas las expresiones anteriormente propuestas estn formuladas

en un espacio continuo, sin embargo, a la hora de ser resueltas
numricamente tanto las variables como los operadores que entran en
juego deben ser transformados a una formulacin discreta debido a la
incapacidad de los computadores de realizar clculos en el continuo.
El problema de la discretizacin no resulta trivial y de l depende
en buena medida que con la simulacin se obtengan unos resultados
aceptables o que no resulte prohibitiva en trminos de tiempo de
simulacin.
Existen distintas aproximaciones para la discretizacin del espacio.
La primera de ellas, que ser comentada con ms detalle posteriormente,
es la denominada de diferencias finitas, en la que el espacio es sustituido
por un mallado de puntos.
Otra aproximacin muy utilizada sobre todo en simuladores
comerciales es la de elementos finitos. En ella el espacio es dividido en
polgonos (normalmente tringulos y rectngulos) de forma que la regin
a estudio queda completamente teselada por ellos.
Por ltimo existe un tercer mtodo denominado espectral que se
basa en algoritmos de resolucin de ecuaciones a travs de la
transformada de Fourier.

En general se pueden definir tres conceptos que nos indican si el Estabilidad:
esquema de discretizacin es apropiado o no para el problema que se Se dice que un esquema es
quiere resolver: estable si la solucin permanece
acotada durante el proceso de
Estabilidad
resolucin.
Convergencia Convergencia:
Consistencia Un esquema es convergente
cuando la solucin numrica se
El Mtodo de Diferencias Finitas
acerca a la solucin real cuando
15.4.1
El mtodo de diferencias finitas es el ms utilizado de todos los el tamao del mallado y el paso
esquemas de discretizacin debido a su relativa simplicidad. Est basado temporal tienden a cero.
en el uso de series de Taylor truncadas para realizar aproximaciones Consistencia:
Un esquema es consistente si el
numricas a las derivadas. As
error de truncamiento tiende a
cero cuando el tamao del
u x 2 2 u
u ( x + x ) = u ( x ) + x + + O x 3 ( ) (15.25) mallado y el paso temporal
Captulo 15
x 2 x 2 tienden a cero.
u x 2 2 u
u ( x x ) = u ( x ) x
x
+
2 x 2
+ O x 3 .( ) (15.26)
A partir de estas dos ecuaciones se puede obtener diferentes

aproximaciones a la primera derivada
De (15.25) se tiene la aproximacin de diferencias hacia delante:
u u ( x + x ) u ( x )
= + O ( x ) . (15.27)
x x
De (15.26) se tiene la aproximacin de diferencias hacia atrs:
u u ( x ) u ( x x )
= + O ( x ) . (15.28)
x x
Restando (15.25) - (15.26) se tiene la aproximacin en
diferencias centradas:
u u ( x + x ) u ( x x )
x
=
2 x
+ O x 2 ( ) (15.29)
Una aproximacin de la derivada segunda se puede obtener a

partir de (15.25) + (15.26)
2u u ( x + x ) 2u ( x ) + u ( x x )
x 2
=
x 2
( )
+ O x 2 . (15.30)
Los trminos en O ( x ) y O x 2 ( ) indican el error de

truncamiento que se comete en la aproximacin. Cuanto mayor sea el
orden del resto menor ser el error de truncamiento. Estas aproximaciones
son las ms utilizadas aunque es posible obtener expresiones en las que se
tengan en cuenta ms puntos.
SECCIN 15.4 DISCRETIZACIN DEL ESPACIO CONTINUO 431

15.5 Condiciones de Contorno
La resolucin de las ecuaciones para un dispositivo implica

resolver un problema de condiciones de contorno. Estas dependern del
tipo de frontera ante la que nos encontremos y de la variable que se deba
caracterizar. Las condiciones de contorno fijan los valores de las variables
o de sus derivadas de forma que se cumplan ciertas leyes fsicas o
condiciones impuestas desde el esterior como pueden ser potenciales
aplicados en los contactos.
En general se suelen distinguir los siguientes tipos de fronteras
sobre las que se aplican condiciones de contorno:
Contactos Ohmicos:
Dentro de estos contactos se pueden encontrar dos tipos;
controlados por tensin o por corriente. En el primero de
Captulo 15
ellos la condicin para el potencial electrosttico es de tipo

Dirichlet y se expresa como
( t ) b D ( t ) = 0 (15.31)
donde b es el potencial debido al dopado de la zona de
contacto y D ( t ) el potencial externo aplicado.
Para el caso de contactos controlados por corriente se tiene
( J n + J p ) dA - I D ( t ) = 0 (15.32)
Do
Donde I D ( t ) es la corriente que se fuerza a pasar por el

contacto.
Para determinar la condicin de contorno de los portadores
se asume la condicin de equilibrio trmico con lo que se
cumplen las relaciones:
np ni2 = 0 (15.33)
n p C = 0 (15.34)
C = N D+ N A . (15.35)
Las condiciones de contorno para portadores quedan de la
siguiente forma
C 2 + 4ni2 + C (15.36)
n= .
2
C 2 + 4ni2 C (15.37)
p= .
2
Interfases:

En la mayora de los dispositivos que se simulan existen
diferentes materiales con distintas constantes dielctricas
que obligan a calcular las concentraciones y los campos en
los puntos correspondientes a las interfases.
El potencial es fijado mediante la ley de Gau en forma
diferencial:

sem ins = Qint (15.38)
n sem n ins
donde el subndice sem corresponde a las magnitudes en el

semiconductor, el subndice ins al aislante y Qint es la carga
superficial encerrada en la interfase.
En las ecuaciones de continuidad se tiene que la componente
Captulo 15
normal a la interfase debe ser igual a la tasa de
recombinacin superficial RSURF
J n n = qR SURF (15.39)
J p n = qR SURF (15.40)
Fronteras artificiales:
En este caso las fronteras son impuestas bien porque el
dispositivo es demasiado grande y en esa zona las
variaciones de las magnitudes son muy pequeas (por
ejemplo en las zonas lejanas a la regin de deplexin de un
MOSFET) o por consideraciones de autocontencin para el
espacio a simular (zonas de drenador y fuente en las que no
se aplica directamente el potencial externo y no estn
cubiertas por xido).
Es posible aplicar condiciones de tipo Dirichlet o tambin de
tipo Neumann

=0 (15.41)
n
n
=0 (15.42)
n
p
=0 (15.43)
n
En cualquier caso, el uso de estas condiciones debe estar
justificado previamente por razonamientos matemticos o
fsicos de forma que el error introducido por la frontera
artificial sea despreciable.
SECCIN 15.5 CONDICIONES DE CONTORNO 433

15.6 Simuladores Comerciales
Existen infinidad de simuladores para propsitos de

investigacin. La mayora de ellos son bastante limitados en el sentido de
que slo permiten estudiar determinado tipo de estructuras o utilizan
modelos bastante complejos que los aqu presentados. Sin embargo, en la
industria la simulacin se lleva a cabo con herramientas especficas que
permiten realizar una gran cantidad de anlisis de distintos tipos y tiene
un entorno bastante amigable con el usuario. Estos simuladores buscan
fundamentalmente optimizar los tiempos de desarrollo, por tanto, salvo en
ciertas excepciones, el modelo estndar para el transporte usado en la
industria es el de difusin y deriva.
A continuacin se presentan algunos de los simuladores
comerciales ms utilizados. Algunos de ellos forman parte de un paquete
Captulo 15
completo que no solo simula el comportamiento del dispositivo, sino que

parte de la simulacin de los procesos, continua con el dispositivo y puede
subir un nivel ms para integrar estos dispositivos en circuitos.
ATLAS Device Simulation Software de la compaa Silvaco
(www.silvaco.com) ofrece un paquete de simulacin integrado por
diferentes mdulos que permite simular el comportamiento elctrico,
ptico y trmico de dispositivos semiconductores. El programa permite
realizar anlisis DC, AC y respuesta en el dominio del tiempo de
dispositivos basados en Si y en materiales compuestos III-V y II-VI tanto
en 2 como en 3 dimensiones. Los diferentes mdulos disponibles
dependiendo del tipo de simulacin que quiera realizarse son los
siguientes:
S-Pisces: Simulador 2D/3D que resuelve las ecuaciones
de difusin, deriva y de balance de energa para
estructuras basadas en silicio. Incluye varios modelos de
movilidad y generacin recombinacin.
Blaze 2D/3D: Simulador de propsito general para
materiales avanzados (III-V, II-VI, binarios, ternarios,
cuaternarios). Este mdulo incluye los modelos para
difusin y deriva y balance de transporte de energa
adems de los distintos modelos usados en S-Pisces
para generacin-recombinacin.
Quantum 2D/3D QCEM: Mdulo para simulacin de
diferentes efectos cunticos debidos al confinamiento de
los portadores en las estructuras a estudio (como en el
caso de dispositivos SOI de lmina delgada o en
hetroestructuras). Incluye clculo de las energas para
los distintos estados ligados y autofunciones.
Giga: Giga calcula efectos trmicos locales tales como
generacin de calor, flujo de calor, self-heating o
calentamiento de la red de una forma autoconsistente.

Mocasim: Mdulo que implementa un generador de
parmetros utilizando el mtodo de Ensemble Monte
Carlo. Incluye mecanismos de dispersin tanto
intravalle como intervalle.
DESSIS (ISE) www.ise.ch simula las caractersticas elctricas,
pticas y trmicas de dispositivos semiconductores pudiendo describir
sistemas con geometras 1D, 2D y 3D. Sus mdulos incluyen la
resolucin de la ecuacin de transporte en su aproximacin
hidrodinmica, transporte cuntico, efecto tnel, transporte no local y
efectos de electrones calientes.
DAMOCLES cuyo nombre viene de Device Analysis Using
Monte Carlo et Poisson solver es un simulador desarrollado por IBM
www.research.ibm.com/DAMOCLES/home.html que resuelve
mediante el mtodo Monte Carlo la BTE y Poisson de forma
Captulo 15
autoconsistente. Tambin es posible acoplar la ecuacin de Schrdinger
para que los efectos cunticos sean tenidos en cuenta. DAMOCLES
utiliza una estructura de bandas completa resolviendo la BTE en 3D para
el espacio de momentos y en 2D en el espacio real. El tiempo es tambin
una variable incluida en el simulador con lo que resulta ser un simulador
6D.
Ejemplo 15.1 La ecuacin de Difusin 1D
Como ejemplo de aplicacin se va a desarrollar la ecuacin de

difusin en 1D dependiente del tiempo por el mtodo de las diferencias
finitas.
f 2 f
=a 2 (15.44)
t x
Se va a estudiar la difusin de un exceso de portadores en un
semiconductor generado por un pulso de luz en el centro del mismo
aplicado durante un tiempo muy pequeo. La recombinacin de los
portadores est implcitamente despreciada en la ecuacin donde a
representa la constante de difusin de los portadores en el medio.
Para utilizar el formalismo de diferencias finitas es necesario
realizar una discretizacin tanto espacial como temporal. Para ello se
dividir el espacio y el tiempo en intervalos de igual amplitud, x y t
respectivamente.
Para la aproximacin de la primera derivada temporal se utilizar
el siguiente esquema:
f f n +1 ( x ) f n ( x )
= (15.45)
t t
donde los superndices indican la variable temporal discreta de forma que
f
n
( x ) = f ( x, nt ) . Aplicando la expresin (15.30) para la derivada
segunda espacial se tiene finalmente:
EJEMPLO 15.1 435

f n +1 ( x ) f n ( x ) f n ( x + x ) 2 f n ( x ) + f n ( x x )
=a (15.46)
t x 2
Con lo que finalmente se puede obtener una relacin recurrente
para calcular la evolucin espacial y temporal de la distribucin de
portadores:
f n ( x + x ) 2 f n ( x ) + f n ( x x )
f n +1 ( x ) = f n ( x ) + at . (15.47)
x 2
Se puede demostrar que para que la solucin sea estable y
converja es necesario que se cumpla la siguiente relacin entre los
intervalos espaciales y temporales:
( x ) 2
Captulo 15
t . (15.48)
2a
En la Figura 15.6.1 se observa la evolucin espacial y temporal
cuando se generan en un intervalo dt 107 portadores. Se impone como
condiciones de contorno que la concentracin de portadores se anule en
7 3
los extremos del semiconductor y se toman t = 10 , x = 10 y a = 1,
todo medido en unidades arbitrarias.
Figura 15.6.1 Solucin a la ecuacin de difusin monodimensional

dependiente del tiempo
Por ltimo en la Figura 15.6.2 se puede observar como, a
diferencia del caso anterior, si el espaciado del mallado no se ajusta
correctamente el resultado oscila y puede terminar divergiendo dando un
resultado que no es aceptable fsicamente.

Captulo 15
Figura 15.6.2 Resultado obtenido para un t = 5.210-7 que no cumple la
condicin (15.48) donde se observan oscilaciones en la solucin.
Simulacin
A continuacin, a modo de ejemplo, se presenta el cdigo que

genera la solucin del ejemplo anterior utilizando MATLAB
% Resolucion de la ecuacion de difusion por el metodo de

% finitas diferencias
% Definicion de los parametros en unidades arbitrarias
dt= 1e-7; % Incremento de tiempo

dx= 1e-3; % Incremento espacial
dif= 1; % Coeficiente de difusion
% Definicion del grid espacio temporal
sol=zeros(101,300); % Matriz de la solucion cada columna

% corresponde a la distribucion de
% portadores en un momento dado
sol(51,1)= 1e7; % Condiciones iniciales de portadores
% Resolucion de la ecuacion
for i=2:300
for j=2:100
sol(j,i)=(dif*dt/(dx*dx))*(sol(j+1,i-1)
-2*sol(j,i-1)+sol(j-1,i-1))+sol(j,i-1);
end
end
EJEMPLO 15.1 437

RESUMEN
En este captulo se han presentado los conceptos bsicos

relacionados con la simulacin de dispositivos. Se ha justificado la
necesidad de realizar simulaciones tanto en el campo industrial como en
el de investigacin. Se han presentado diferentes tipos de simuladores en
funcin de la aproximacin utilizada para describir el transporte de los
portadores describindose los modelos que utilizan cada uno de ellos. Se
han estudiado diferentes modelos de movilidad y de generacin-
recombinacin de portadores que permiten ampliar el rango de validez de
Captulo 15
las ecuaciones. Se ha tratado el problema de la discretizacin tanto del

espacio de simulacin como de las ecuaciones que describen el sistema.
Para terminar, se han enumerado distintas herramientas de simulacin que
pueden ser encontradas en el mercado.

REFERENCIAS
[1] http://silvaco.com/products/TCAD.html
[2] www.research.ibm.com/DAMOCLES/home.html
[3] www.ise.ch
[4] M. Heath. Scientific Computing: an Introductory Survey, 2nd Ed.

McGraw-Hill, NewYork, 2002
Captulo 15
[5] U. Ravaioli. ECE439 - Advanced Theory of Semiconductors and
Semiconductor Devices Numerical Methods and Simulation. 1994
[6] S. Selberherr. Analysis and Simulation of Semiconductor Devices.

Springer-Verlag, Wien, 1984
[7] S. Wolf. Silicon Processing for the VLSI Era, Vol 3: The Submicron
MOSFET, Lattice Press, Sunset Beach, 1995
REFERENCIAS 439
C
16 MODELOS PARA
SIMULACIN DE
Captulo
PROCESOS
Simulacin
ndice
16-1 Importancia de la simulacin de procesos

16-2 Modelos de difusin
16-3 Modelos de oxidacin
16-4 Modelos de silicidacin
16-5 Modelos de implantacin inica
16-6 Otros modelos
Objetivos
Presentacin de los modelos utilizados por los simuladores de procesos.

Describir los modelos matemticos de difusin de impurezas y defectos.
Descripcin matemtica del proceso de oxidacin del silicio y del polisilicio.
Formacin de siliciuros en los contactos.
Descripcin de los modelos analticos y estadsticos de implantacin inica en
materiales cristalinos y amorfos.
Comentar brevemente la capacidad de los simuladores para reproducir el grabado
y la difusin en SiGe.
circuitos.
Palabras Clave
Difusin Athena, SSuprem4 Oxidacin lineal - parablica
Silicidacin Simulacin Monte Carlo Vacantes, intersticiales
Oxidacin Ley de Fick Modelos de Fermi y
Implantacin Inica RTA bidimensional
Grabado (Etching) ETD, OED
Deposicin Distribuciones Gaussiana,
SiGe Pearson y doble Pearson
Epitaxia Modelo CNET de difusin
Materiales amorfos y Stress
cristalinos Clusters
16.1 Importancia de la simulacin de procesos
Los simuladores de procesos basados en modelos fsicos

predicen la estructura resultante de la secuencia de procesos tecnolgicos
Simulacin de Procesos
especificados. Esto se realiza resolviendo el sistema de ecuaciones que
Permite fijar una secuencia de
procesos del tipo oxidacin, describen los procesos fsico-qumicos. Estos simuladores proporcionan
implantacin inica, difusin, tres ventajas fundamentales: Predicen la estructura resultante, permiten
grabado, crecimiento epitaxial, comprender qu sucede y hacen transparente todo el conocimiento terico
as como establecer la duracin necesario para su realizacin a usuarios inexpertos en el tema.
temporal y la temperatura a la La simulacin basada en principios fsicos es diferente al
que se produce cada uno de modelado emprico. El objetivo del modelado emprico es obtener una
ellos para poder predecir la frmula analtica que se ajuste a los datos existentes con precisin y
estructura resultante.
complejidad mnima proporcionando una aproximacin til y eficiente. El
modelado emprico proporciona representaciones compactas de datos
proporcionados por cualquier fuente. Como contrapartida, no aporta una
mejor comprensin del proceso y carece de capacidades predictivas.
Las simulaciones basadas en fundamentos fsicos son una
alternativa a los experimentos como fuente de informacin y son
Captulo 16
importantes por dos razones: 1.- Casi siempre son mucho ms rpidas y
baratas que disear e implementar que los experimentos. 2.- Proporcionan
informacin que es difcil o imposible de medir. El principal
inconveniente es que toda la fsica/qumica relevante del proceso debe
incorporarse al simulador y para ello es necesario desarrollar los mtodos
numricos necesarios para resolver el sistema de ecuaciones resultante. El
usuario del simulador debe especificar:
La geometra de la estructura a simular.
La secuencia de procesos (implantacin, grabado, difusin, etc)
que se van a simular.
Los modelos fsicos a utilizar.
A continuacin se presentan, en cada uno de los apartados de este
captulo, los modelos que los simuladores comerciales utilizan para
reproducir el resultado de la oxidacin, silicidacin, implantacin inica y
algunos otros procesos.
16.2 Modelos de Difusin
Los modelos de difusin describen la manera en que los perfiles

implantados de dopantes y/o defectos se redistribuyen durante los ciclos
trmicos debido a los gradientes de concentracin y a los campos
elctricos internos. Al modelar el proceso de difusin, hay efectos
adicionales a considerar, por ejemplo, la formacin de clusters de
impurezas, activacin de las mismas y el tratamiento de las interfases.
La difusin de dopantes y defectos puntuales se describe
mediante diferentes modelos. Los tres ms utilizados son:
El modelo de difusin de Fermi.
El modelo de difusin en dos dimensiones.
442 CAPTULO 16 MODELOS DE SIMULACIN DE PROCESOS

El modelo acoplado de difusin.
Cada modelo es una extensin del anterior. As el de Fermi est
incluido en el de dos dimensiones, que a su vez se incluye en el modelo
acoplado. Las dos diferencias significativas entre ellos son la manera en
que se tratan los defectos puntuales en la simulacin, y cmo se formulan
las difusividades especficas de cada impureza dopante.
Los tres modelos se basan en el concepto de la difusin del par,
que dice que un tomo dopante no puede difundirse por s solo, necesita la
presencia de un defecto puntual (intersticial o vacante) en su entorno
prximo como vehculo de la difusin. Si existe una energa de enlace no
despreciable entre los dos, pueden moverse como una entidad (un par).
Cuando se habla de la difusividad del dopante se est haciendo mencin a
la difusividad del par en su conjunto. Un defecto puntual, sin embargo,
puede difundirse libremente o como participante en un par dopante-
defecto. La difusividad de un defecto puntual libre, puede ser diferente a
la difusividad de un par dopante-defecto.
Todos los modelos de difusin empleados en simuladores
utilizan los conceptos de concentracin qumica y concentracin activa.
La concentracin qumica hace referencia a la cantidad total de dopante
Captulo 16
implantado. Sin embargo, cuando los dopantes estn presentes en
elevadas concentraciones se produce la formacin de clusters o la
desactivacin elctrica de manera que la concentracin elctricamente
activa es menor que la concentracin qumica correspondiente.
16.2.1 Descripcin matemtica
La definicin matemtica de un modelo de difusin incluye las
siguientes especificaciones:
Una ecuacin de continuidad (ecuacin de difusin).
Uno o ms trminos de flujo.
Un conjunto de condiciones de contorno.
En el caso de la difusin de impurezas en semiconductores, se necesita
una ecuacin para cada impureza dopante presente y para cada tipo de
defecto si stos se representan explcitamente en el modelo. Puesto que
los dopantes se difunden nicamente como miembros de pares dopante-
defecto, la ecuacin de continuidad del dopante es realmente una ecuacin
de continuidad para las parejas defecto-dopante.
La formulacin de las ecuaciones de continuidad se realiza partiendo de
un nmero de suposiciones:
Los procesos electrnicos ocurren en una escala temporal mucho
menor que la del resto de los procesos (aproximacin
adiabtica).
La reaccin de emparejamiento entre dopantes y defectos se
supone siempre en equilibrio.
Los dopantes mviles son elctricamente activos y viceversa.
SECCIN 16.2 MODELOS DE DIFUSIN 443

16.2.2 Ecuacin de difusin genrica
Todos los modelos de difusin, siguen la misma formulacin
matemtica genrica de la ecuacin de continuidad. sta expresa la
conservacin de partculas, es decir, la velocidad de cambio con el tiempo
del nmero de partculas en un volumen unidad debe ser igual al nmero
de partculas que abandonan ese volumen debido a la difusin, ms el
nmero de las partculas que se crean o aniquilan en ese volumen debido a
los posibles trminos fuente y sumidero. Esta ecuacin bsica de
continuidad para la difusin de un tipo concreto de partculas (C) en un
cierto volumen del semiconductor es simplemente una ecuacin de Fick
de segundo orden
CC
= J A + S , (16.1)
t
donde CC es la concentracin total de partculas, JA el flujo de partculas
mviles y S representa los trminos de fuente y sumidero.
En problemas de difusin en un semiconductor hay generalmente
dos contribuciones al flujo de partculas. La primera es proporcional al
Captulo 16
gradiente de la concentracin de partculas mviles y el factor de

proporcionalidad, DA, se conoce como coeficiente de difusin o
difusividad. La segunda es un trmino de deriva, proporcional al campo
elctrico local
J A = DA (C )C A + C A E , (16.2)
donde CA es la concentracin de impurezas mviles, es la movilidad y E
el campo elctrico. En equilibrio termodinmico se cumple la relacin de
Einstein que relaciona la movilidad con el coeficiente de Difusin a travs
de la relacin D = kT .
q
16.2.3 Modelo de Fermi

El modelo de Fermi supone que las concentraciones de defectos
puntuales estn en equilibrio termodinmico y no necesitan una
representacin directa. El efecto de la presencia de defectos puntuales
sobre la difusin de dopantes se tiene en cuenta en las difusividades del
par impureza-defecto. La ventaja principal de usar el modelo de difusin
de Fermi es que la velocidad de la simulacin aumenta considerablemente
ya que los defectos puntuales no se representan directamente y slo se
necesita simular la difusin de dopantes, de manera que el problema
numrico se simplifica considerablemente. Pero, puesto que los defectos
no se simulan directamente, el modelo de Fermi no puede reproducir de
manera fiable ciertas situaciones en las cuales las poblaciones de defectos
no estn en equilibrio (por ejemplo en la oxidacin hmeda o en las
difusiones de emisor-base).

16.2.4 Modelo bidimensional
En este modelo, las poblaciones de defectos puntuales se
representan explcitamente y se analiza su evolucin temporal. Si se
produce una saturacin de defectos, la difusividad del dopante se ve
afectada mediante un factor de escala. Por lo tanto, con perfiles de
defectos en equilibrio, el modelo bidimensional se reduce al modelo de
Fermi, aunque no es tan rpido en este caso ya que debe resolver las
ecuaciones de los defectos que realmente no son necesarias. El
acoplamiento entre defectos y dopantes en este modelo es unidireccional.
Esto significa que la difusin de dopantes est muy influenciada por la
difusin de los defectos puntuales, mientras que la difusin de defectos se
considera totalmente independiente de la difusin de dopantes. En
trminos fsicos, esto corresponde a un apareamiento entre defectos y
dopantes con una energa de enlace nula.
La diferencia principal entre el modelo de Fermi y el modelo de
dos dimensiones es la representacin y la evolucin explcitas de las
poblaciones de defectos fuera del equilibrio. Por lo tanto, hay tres
ecuaciones de difusin que gobiernan el proceso: una para los dopantes,
Captulo 16
otra para los defectos intersticiales y una ltima para los defectos
vacantes. Adems, tambin es necesario tener cuenta la formacin y
disolucin de clusters < 311 >, la generacin de defectos puntuales
producidos por la oxidacin y la recombinacin en el volumen y en las
interfases.
Algunos comentarios sobre la difusin de defectos
Los defectos puntuales tienen difusividades mayores que los
dopantes y pueden difundirse a mayores profundidades en la estructura
durante la simulacin. Si la geometra utilizada es poco profunda,
podemos obtener resultados carentes de significado fsico como por
ejemplo una elevada concentracin de defectos en regiones donde los
dopantes estn presentes y como consecuencia un aumento ficticio de su
difusividad. Por lo tanto, es posible que necesitemos ampliar la
profundidad de la estructura simulada para proporcionar un sumidero
adecuado a los defectos puntuales. Para determinar esta profundidad
debemos estimar la longitud de difusin caracterstica del defecto usando
la siguiente expresin
l = Dx t (16.3)
donde Dx es el coeficiente de difusin del defecto y t el tiempo total de
difusin. Las simulaciones demuestran que una profundidad de entre 20 y
50 micras es suficiente en la mayora de los casos. Esta restriccin en la
profundidad mnima de la estructura plantea una amenaza a la eficacia del
clculo siempre que se empleen los modelos de difusin que incluyen
defectos puntuales. No obstante, puesto que no se necesita una gran
precisin en el perfil de defectos cerca del fondo de la estructura,

podemos reducir el coste de cmputo haciendo el grid ms grueso en esa
regin.
16.2.5 Modelo de acoplamiento total
El modelo completamente acoplado de difusin es idntico al
modelo de dos dimensiones. La nica diferencia importante es que la
difusin de los defectos ahora est influenciada por la difusin de los
dopantes mediante la inclusin de los flujos de pares impureza-defecto al
trmino de flujo en la ecuacin de los defectos. As, ahora existe una
verdadera interaccin en dos direcciones entre la difusin de dopantes y la
difusin de defectos. El modelo acoplado es ligeramente ms costoso
computacionalmente que el modelo de dos dimensiones, pero incluye la
capacidad de reproducir ciertos aspectos importantes del procesado de
semiconductores. Sin embargo, desde un punto de vista fsico este modelo
es incapaz de representar explcitamente pares dopantes-defectos y una
subdivisin clara de defectos y de dopantes en fracciones apareadas y no-
apareadas. Por lo tanto, este modelo no puede reproducir la saturacin de
la difusividad del dopante que se piensa que ocurre cuando todos los
dopantes estn apareados con defectos (por ejemplo en zonas muy
Captulo 16
daadas por implantacin). En otras palabras, el modelo confa en la

aproximacin diluida, la cual supone que la concentracin de pares es
mucho ms pequea que la de dopantes y defectos.
16.2.6 Modelado de difusin RTA
SSUPREM4 posee la capacidad de modelar procesos trmicos
rpidos de recocido (Rapid Termal Annealing, RTA) en el marco de los
modelos existentes de difusin (es decir, el modelo de dos dimensiones y
el modelo completamente acoplado). Puesto que RTA es bsicamente un
ciclo trmico breve consistente en una elevacin rpida de las
temperaturas, el fenmeno transitorio del realce de la difusin (TED)
dominar siempre que se produzca una cantidad apreciable de daos en la
estructura cristalina. Debido a que la difusin del dopante est muy
relacionada con la evolucin de las poblaciones de defectos podemos
calibrar estos modelos a las condiciones de RTA mediante un ajuste de
los parmetros relacionados con defectos puntuales.
16.2.7 Modelos de desactivacin elctrica y formacin de
clusters
Cuando los dopantes estn presentes en elevadas
concentraciones, la concentracin (mvil) elctricamente activa, CA ,
puede ser menor que la concentracin qumica correspondiente, CC . Para
que una impureza llegue a ser elctricamente activa en un material
semiconductor, debe incorporarse a la red sustituyendo a un tomo, en
cuyo caso contribuir con un portador a la Banda de Valencia (impurezas
aceptadoras) o a la Banda de Conduccin (impureza donadora). Pero por
encima de ciertas concentraciones, no es posible incorporar ms dopantes

como sustitutos de tomos semiconductores. El exceso resultante ser
inactivo. El umbral en que se produce esta desactivacin se suele llamar el
lmite slido de la solubilidad, que es una terminologa algo imprecisa
puesto que las impurezas pueden existir en diversas fases en el cristal. Por
lo tanto, no est bien definido a qu transicin de fase se refiere el lmite
slido de la solubilidad. Por ejemplo, los dopantes en exceso podran
participar en pequeos clusters o en precipitados ms grandes. El umbral
de desactivacin sera una designacin ms apropiada para este lmite.
16.2.8 Modelo de activacin elctrica
El objetivo del modelo de activacin elctrica es calcular la
concentracin de dopante en la que se produce la desactivacin. Para ello
se utilizan dos propuestas diferentes:
1.- El modelo de clustering As-vacante para el arsnico se basa
en la reaccin qumica:
As + + V = R AsV (16.4)
2.- El modelo de activacin semiemprico tabulado se utiliza para
todos los dopantes excepto el arsnico. El programa interpola en una tabla
Captulo 16
de datos experimentales que contiene la temperatura y el correspondiente
th
umbral de desactivacin calculando el valor C A que corresponde a la
temperatura de simulacin.
16.2.9 Modelo de activacin transitoria
El modelo transitorio de activacin supone que los dopantes
justamente despus de ser implantados son inactivos. Despus de que un
in se implanta en el silicio, se requiere cierto tiempo antes de que lleguen
a ser elctricamente activos. Por tanto, este modelo asume que todos los
dopantes son inicialmente inactivos y puede que no se activen
inmediatamente sino que llegan a serlo gradualmente despus de cierto
tiempo. El modelo transitorio de activacin simula este comportamiento y
se aplica para activar los dopantes implantados. Para ello debemos
resolver la siguiente ecuacin para la concentracin activa CA:
( CC C A ) CC C Aeq
= (16.5)
t A
eq
donde CC es la concentracin qumica del dopante y C A es la
concentracin activa en equilibrio. El parmetro A , conocido como
constante de tiempo para la activacin, es una funcin de la temperatura y
se calcula mediante una expresin de tipo Arrhenius.
A = A0 exp
TRACT .E
(16.6)
kT

16.2.10 Modelo CNET de difusin para elevadas
concentraciones
El objetivo principal de la simulacin es calcular las
caractersticas elctricas de un dispositivo usando exclusivamente como
parmetros de entrada informacin de los procesos tecnolgicos utilizados
en su fabricacin. Puesto que las caractersticas elctricas del dispositivo
dependen fundamentalmente de la distribucin de impurezas, es
importante que los modelos de difusin utilizados en la simulacin de
procesos sean lo ms exactos posible. Esto es particularmente importante
para los dispositivos de dimensiones submicra.
Las distribuciones bidimensionales de dopantes activos slo
pueden obtenerse mediante simulacin basados en diferentes modelos.
Est comprobado que el comportamiento anormal de la difusin de
dopantes en silicio est producido por defectos puntuales fuera del
equilibrio. El modelo de difusin CNET fue desarrollado en CNET-
Grenoble (France Telecom)
Los principales aspectos fsicos incluidos en el modelo son:
La difusin de dopantes es asistida por vacantes (V) e
Captulo 16
intersticiales (I). Estos defectos puntuales se pueden encontrar en

distintos estados de carga y las concentraciones relativas de cada
uno dependen de la posicin del nivel de Fermi (es decir de la
concentracin local de dopante).
Los dos, V e I, presentan una elevada energa de enlace con los
tomos del dopante, y por lo tanto, las especies que se difunden
son pares dopante-defecto. Se puede concluir que los dopantes
aislados son inmviles. Los pares impureza/defecto, en sus
diferentes estados de carga, se supone que se encuentran en
equilibrio local con los tomos sustitutivos libres del dopante y
los defectos libres.
En el caso de As y B en concentraciones prximas al lmite de la
solubilidad en slidos, se forman complejos neutros e inmviles
(As2V o B2I), que disminuyen la difusividad efectiva y
contribuyen a aumentar la concentracin de dopantes
elctricamente inactivos.
Cuando la concentracin de dopante excede de 1020 cm-3, los
pares dopante-vacante no pueden considerarse como entidades
aisladas porque las vacantes pueden interaccionar con ms de un
tomo del dopante. En el modelo CNET, este hecho se describe
mediante un cluster de tomos del dopante donde la difusividad
eficaz y la concentracin de las vacantes aumentan fuertemente,
causando un realce de la difusin asistida por vacantes.
El flujo de cada especie que se difunde (pares dopante/defecto y
defectos libres) incluye los trminos de deriva causados por el
campo elctrico producido por los gradientes del dopante.

Intersticilaes y Vacantes no se consideran en equilibrio local,
pero pueden ser aniquilados mediante un proceso de
recombinacin bimolecular.
16.2.11 Modelo de difusin en polisilicio
El mecanismo para la difusin de impurezas en polisilicio es
diferente que en el silicio cristalino. En comparacin con las regiones de
inters en el dispositivo, el polisilicio se caracteriza por una
microestructura de regiones cristalinas pequeas denominadas granos.
Estos granos se encuentran separados en sus contornos que ocupan cierto
volumen espacial y se conectan para formar una red compleja. La textura
y la morfologa de la estructura del grano dependen de las condiciones de
la deposicin y del tratamiento trmico posterior. Las impurezas dentro
del grano se difunden de manera diferente que en la frontera con otros
cristales de polisilicio. La simulacin completa de la difusin dentro de
todas las regiones del polisilicio con la complejidad geomtrica que ello
conlleva, es demasiado costosa en tiempo de cmputo y por lo tanto
requiere un tratamiento matemtico especial.
SSUPREM4 incorpora un modelo numrico de dos dimensiones
Captulo 16
para la difusin de la impureza en polisilicio. En este modelo, se describe
matemticamente la microestructura del polisilicio usando una
aproximacin de homogeneizacin local.
En esta aproximacin, cada cristal de polisilicio est formado por
dos componentes, el interior y el contorno del cristal. La red formada por
los contornos de los granos se caracteriza por una funcin escalar que
describe el tamao del grano y una funcin vectorial que describe la
direccin del contorno. En consecuencia, la difusin de cada impureza se
divide en dos componentes: dentro del grano y en el contorno del grano.
Durante un tratamiento trmico, la recristalizacin del polisilicio tambin
se modela para incluir el crecimiento del tamao de los cristales.
16.3 Modelos de Oxidacin
La fabricacin de circuitos integrados depende esencialmente del

proceso de oxidacin trmica para la formacin de dielctricos de puerta,
de las regiones de aislamiento del dispositivo, de las regiones spacer y de
las regiones de mscara de la implantacin inica. El control exacto del
espesor del dixido del silicio resulta ser de mxima importancia a
medida que los geometras del dispositivo continan reducindose a
dimensiones nanomtricas. La oxidacin se produce cuando el silicio (o el
polisilicio) se expone a un ambiente oxidante. La simulacin de la
oxidacin del polisilicio se realiza de una manera muy similar a la del
silicio.
Normalmente las superficies expuestas del silicio tienen una fina
capa de xido. SSUPREM4 deposita automticamente una fina capa de
xido en todas las superficies expuestas del silicio (polisilicio) al
principio del proceso de oxidacin con un valor por defecto de 20 . Los

modelos bidimensionales de oxidacin se basan en la teora lineal-
parablica de Deal y Grove [Deal 1965] en la que la oxidacin del silicio
se modela considerando tres procesos:
(1) El oxidante (H2O, O2) se transporta desde el gas ambiente al
interior del SiO2 a travs de la interfase gas/SiO2.
(2) El oxidante se transporta a travs de la capa de SiO2 hasta
alcanzar la interfase Si/SiO2.
(3) El oxidante, al alcanzar la interfase Si/SiO2, reacciona con
silicio para formar una nueva capa de SiO2.
El transporte del oxidante a travs de la interfase gas/SiO2 se
representa mediante:
( )
F1 = h C * CO no (16.7)
donde h es el coeficiente de transporte de masa en fase gaseosa, C* es la

concentracin en equilibrio del oxidante en el SiO2, C0 es la
concentracin del oxidante en el xido SiO2 en la interfase gas/SiO2 y n0
es un vector unitario perpendicular a la interfase gas/SiO2 que seala
hacia la capa del silicio. La concentracin en equilibrio del oxidante en
SiO2 mantiene una relacin lineal con la presin parcial del oxidante, P,
Captulo 16
en el gas por la ley de Henry
C* = K P (16.8)
donde K es una constante. La difusin de las molculas del oxidante en el
SiO2 es producida por un gradiente de la concentracin y expresada
mediante la ley de Ficks como:
F2 = Deff C (16.9)
donde Deff es el coeficiente de difusin del oxidante (O2 o H2O) en la
lmina de xido.
16.3.1 Modelos numricos de oxidacin
En la seccin previa, se ha presentado una introduccin al
modelado unidimensional de la oxidacin. A continuacin se tratar de
describir los modelos bidimensionales.
Los modelos numricos de oxidacin necesitan resolver la
ecuacin de difusin del oxidante en incrementos temporales en los
puntos del mallado contenidos en la capa de SiO2 conforme este aumenta
de tamao. La ecuacin de la difusin del oxidante viene dada por:
C
= F (16.10)
t
donde C es la concentracin de oxidante en el SiO2, t es el tiempo de la
oxidacin y F es el flujo del oxidante. La ecuacin (16.10) se resuelve
sustituyendo la expresin (16.9) para F, y definiendo condiciones de
contorno apropiadas en las interfases con el SiO2.

La ecuacin (16.10) es suficiente para describir el movimiento de
la interfase Si-SiO2 siempre que el flujo del xido se realice en la misma
direccin que el crecimiento (por ejemplo: oxidacin en superficies
planas). En la mayora de las estructuras de inters, el flujo del xido es
en dos dimensiones. Por tanto, se deben incluir otras ecuaciones que
tengan en cuenta este hecho. El mtodo ms comn consiste en resolver
una ecuacin hidrodinmica simplificada del flujo utilizando los modelos
de compresin o viscoso para calcular el flujo bidimensional de los
elementos xido.
La ecuacin hidrodinmica a resolver es:
2V = P (16.11)
donde P es la presin hidrosttica, V es la velocidad del oxidante y la
viscosidad del xido.
16.3.2 Relacin lineal
Para tiempos breves y bajas temperaturas de oxidacin, el
crecimiento del xido mantiene una relacin lineal con el tiempo de
oxidacin. Los procesos que tienen lugar en las interfases (transporte del
Captulo 16
oxidante a travs de la interfase gas/SiO2 y del oxidante en la interfase
Si/SiO2) constituyen un factor determinante en la descripcin de la
cintica del crecimiento. En este rgimen el espesor del xido se puede
aproximar como:
x0 ( B A ) t (16.12)
donde (B/A) es la constante de la relacin lineal.
Este factor de crecimiento lineal depende de diferentes
parmetros fsicos que ser comentados a continuacin.
Se sabe que la orientacin del substrato afecta la cintica de
oxidacin. La influencia de la orientacin sobre la constante de
crecimiento se modela mediante (B/A)ori (p. ej. (B/A)ori =1 para substratos
<111>)
Utilizando valores elevados de la presin durante la oxidacin se
pueden hacer crecer lminas gruesas de SiO2 manteniendo una
temperatura baja de manera que se evite la redistribucin de dopantes. La
dependencia con la presin viene expresada como
B L. PDEP
=P (16.13)
A P
donde P es la presin parcial del gas oxidante.
El uso de cloro durante la oxidacin consigue mejorar la
pasivacin y aumentar la resistencia dielctrica del xido. Para
oxidaciones en ambiente seco, el HCl reacciona con el O2 y produce H2O
y Cl2 como productos. Para modelar la constante de crecimiento (B/A)Cl se
utiliza un modelo tabulado como funcin de la temperatura y del
porcentaje de HCl.
SECCIN 16.3 MODELOS DE OXIDACIN 451

La formacin de SiO2 en substratos con elevada concentracin de
impurezas dopantes tipo p o n se ve favorecida en comparacin con la
producida en substratos cuasi-intrnsecos. Esta dependencia se manifiesta
tambin en la constante de crecimiento (B/A)doping y el efecto de los
elevados dopados debido al efecto elctrico.
Finalmente, teniendo en cuenta todos estos factores, la constante
se puede escribir como
B B B B B B
= (16.14)
total A i A ori A P A Cl A doping
A
16.3.3 Relacin parablica

Para periodos largos de oxidacin y altas temperaturas el
crecimiento del xido mantiene una dependencia parablica con el tiempo
de oxidacin. La difusin del oxidante en el xido es el factor
determinante en la descripcin de la cintica del crecimiento. En estas
condiciones el grosor del xido se puede aproximar como:
x02 Bt (16.15)
Captulo 16
donde B es la constante en la relacin parablica.

Se ha comprobado experimentalmente que la constante B
depende de factores tales como la presin ambiental o el contenido de
HCl durante la oxidacin, y se expresa como:
B = Bi BP BHCl (16.16)
El trmino Bi se determina en funcin de la temperatura y del
tiempo de oxidacin para los substratos ligeramente dopados recocidos a
presin atmosfrica y sin la presencia de HCl en el ambiente.
La constante B vara con la presin ya que depende de la
concentracin en el equilibrio del oxidante en el xido, C*, que es
directamente proporcional a la presin parcial del gas que oxida. La
relacin siguiente se utiliza para modelar esta dependencia
BP = P P. DEP (16.17)
donde P es la presin parcial del gas que oxida expresada en atmsferas.
Se ha observado que la presencia de HCl durante la oxidacin
tambin afecta la velocidad de crecimiento del xido. Diferentes estudios
suponen que el HCl provoca una tensin en la estructura cristalina del
xido que a su vez aumenta el coeficiente de difusin del oxidante. La
dependencia de la constante B con la concentracin de HCl se modela de
una manera similar al caso anterior de dependencia lineal con el tiempo
de oxidacin. El procedimiento es muy sencillo, dada una concentracin
de HCl, se utiliza una relacin previamente tabulada para determinar el
factor de realce que modifica la constante parablica.

En la prctica, el gas oxidante est formado por una mezcla de
gases compuesto por ms de un oxidante y otras impurezas. La velocidad
final de oxidacin ser el efecto combinado de todas estas especies. Para
simular la oxidacin en un ambiente de gases mezclados se calcula
simultneamente la difusin y la oxidacin de cada uno de los gases que
forman la mezcla.
16.3.4 Recomendaciones para conseguir simulaciones de
oxidacin correctas
Durante el proceso de simulacin es normal encontrar
dificultades y resultados que carecen de significado fsico. Uno de los
errores ms comunes en la simulacin de la oxidacin es el de utilizar un
mallado incorrecto en el xido que puede dar lugar a una distribucin de
xido en forma de dientes de sierra y a errores en la resolucin de la
impureza. Mientras que la capa del xido est creciendo, se van
aadiendo puntos del grid en los espaciamientos previamente definidos.
Al consumirse el silicio, los dopantes se mueven a travs de la interfase
Si/SiO2. Es esencial trabajar con un mallado apropiado en el xido para
explicar correctamente la redistribucin del dopante y las impurezas
Captulo 16
durante el proceso de oxidacin.
Un ejemplo tpico donde es importante utilizar un grid fino y
preciso es durante el crecimiento del oxido de puerta de un MOSFET con
una puerta de polisilicio con elevada concentracin de dopado. Por
defecto, SSUPREM4 utiliza un espaciado en el grid de 0.1 m. De esta
forma, se aade un nuevo punto al grid del xido cuendo este crezca un
espesor de 0.1 m (1000 ). Esta distancia entre puntos del grid es
apropiada para xidos de campo.
Sin embargo, usar este espaciado para la formacin del xido de
puerta en la tecnologa MOS actual da lugar a la ausencia de puntos del
grid en el interior del SiO2. Sin un mallado fino en el xido de puerta, al
resolver la ecuacin de difusin posteriormente, nos encontramos con que
el dopante del polisilicio puede penetrar en el substrato subyacente del
silicio. Este efecto de la simulacin conduce a valores de la tensin
umbral muy diferentes de los esperados.
Con frecuencia los dopantes se implantan sobre capas de xido
crecidas trmicamente. Existen dos razones importantes por las cuales es
necesario tener un espaciamiento apropiado en el grid del xido a travs
del cual el dopante se implanta. En primer lugar, sto ayudar en la
determinacin correcta del perfil de dopante en la capa de xido y el
silicio subyacente. En segundo lugar, es necesario un grid apropiado para
simular la difusin del dopante en el xido durante los procesos
posteriores. Durante el recocido el dopante se difunde en el SiO2 y el
silicio, e incluso puede llegar a evaporarse en el ambiente a travs de la
interfase gas/SiO2. Si el grid en el xido no es el apropiado, la cantidad
de dopante evaporado se puede subestimar, resultando una concentracin
de dopante conservada en el substrato mayor de la real. El origen del
SECCIN 16.3 MODELOS DE OXIDACIN 453

problema es similar al descrito en las secciones anteriores, puede que no
existan suficientes puntos del mallado en el interior del xido. La solucin
se consigue agregando ms puntos en el mallado del SiO2 conforme este
va creciendo.
16.3.5 Oxidation Enhanced Difusin (OED)
Durante la oxidacin trmica del silicio parte de las impurezas
presentes en el silicio se incorporan a la capa cada vez ms gruesa de
SiO2. Mientras se produce la oxidacin, los tomos de silicio ocupan
posiciones intersticiales (los intersticiales se inyectan en el silicio desde la
interfase Si/SiO2) debido a que las molculas de oxgeno se incorporan a
la red cristalina para formar SiO2. Como consecuencia de la inyeccin de
defectos intersticiales durante la oxidacin, es posible que el coeficiente
de difusin del dopante aumente. Para que este fenmeno aparezca
reflejado en el resultado final, debemos incluir la creacin y el
movimiento de intersticiales y vacantes en la simulacin.
Tambin puede producirse una disminucin de la difusin
durante la oxidacin trmica. Para aquellos dopantes que se difunden
sobre todo utilizando vacantes, sus difusividades se pueden reducir
Captulo 16
durante la oxidacin debido a la recombinacin de vacantes con

intersticiales inyectados desde la interfase de SiO2/Si.
16.4 Modelos de Silicidacin
Los siliciuros se forman cuando un metal reacciona con silicio o

polisilicio para crear una fase intermedia. La conductividad de los
siliciuros es normalmente varios rdenes de magnitud mayor que la de las
regiones altamente dopadas (n+ y p+). Las tecnologas ULSI utilizan
siliciuros para reducir la resistencia de contactos e interconexiones
El crecimiento del siliciuro se describe como el movimiento de
las interfases metal-siliciuro y silicio/poly-siliciuro donde los tomos del
silicio y del metal reaccionan para formar el siliciuro. Se calculan las
velocidades con las que se desplazan las interfases usando los coeficientes
de reaccin en la interfase y las concentraciones del silicio y del metal en
el siliciuro. Existen diferentes combinaciones posibles de materiales: el
disiliciuro de platino (PtSi2), de titanio (TiSi2), y el siliciuro de tungsteno
(WSi2). La silicidacin se consigue mediante la deposicin de capas del
metal en la superficie expuesta del silicio/poly y un posterior ciclo
trmico. Es necesario especificar diferentes parmetros para ajustar los
coeficientes de la velocidad de reaccin y el aumento o reduccin de
volumen. Tambin es necesario especificar los parmetros de la difusin
de tomos de silicio y del metal, as como los de tensin mecnica del
metal y del siliciuro. El modelado del proceso de silicidacin es similar al
de oxidacin. Durante cada intervalo temporal, se calculan para cada
punto del grid las velocidades de crecimiento (dependientes de la
temperatura), los coeficientes de reaccin en la superficie y las
concentraciones de silicio y metal.

La difusin del silicio y el metal dentro de la lmina de siliciuro
se modela como un proceso de difusin de defectos puntuales, donde el
silicio y el metal reaccionan para formar el siliciuro de manera semejante
a la recombinacin de intersticiales y vacantes
C
= ( D C ) R . (16.18)
t
donde C es la concentracin de silicio/metal, R es la recombinacin en
volumen de molculas de silicio/metal y D es el coeficiente de difusin
del silicio/metal en el siliciuro.
La formacin del siliciuro trae como consecuencia una reduccin
drstica del volumen que puede originar tensin en el siliciuro. El cambio
de volumen asociado a esta reaccin se modela utilizando los volmenes
atmicos de las especies que reaccionan y el volumen molecular del
producto
xM + ySi M x Si y . (16.19)
El cambio de volumen viene dado por:
( xVM + yVSi ) VM
Captulo 16
Si y
V = x
100 (16.20)
xVM + yVSi
donde V es el cambio de volumen molecular, VM , VSi , VM x Si y el
volumen molecular del metal, el silicio y el siliciuro respectivamente y (x,
y) o las proporciones estequiomtricas, el nmero de tomos de metal y
silicio en el siliciuro MxSiy .
16.5 Modelos de Implantacin Inica
Los simuladores comerciales de procesos utilizan tcnicas

analticas y estadsticas para modelar la implantacin de iones. Por
defecto, se utilizan los modelos analticos basados en la reconstruccin de
perfiles implantados a partir de la distribucin de momentos calculados o
medidos. La tcnica estadstica utiliza el clculo basado en el mtodo
Monte Carlo de la trayectoria del in para averiguar la distribucin final
de partculas.
Una distribucin bidimensional se puede considerar como la
convolucin de una distribucin longitudinal unidimensional (a lo largo
de la direccin del implante) y de otra distribucin transversal
unidimensional (perpendicular a la direccin del implante). A
continuacin se describen tres modelos de implantacin unidimensional,
dos modelos de distribucin transversal y un mtodo para el clculo del
perfil implantado bidimensional.
16.5.1 Gaussiano
La manera ms sencilla de construir un perfil unidimensional es
utilizando una distribucin Gaussiana:

( x Rp )
2

C ( x) = exp (16.21)
2 R p 2R 2p
donde es la dosis de iones por centmetro cuadrado, Rp es el rango

proyectado y Rp es la desviacin estandar.
16.5.2 Pearson
Normalmente, la distribucin gaussiana no es apropiada porque
en la mayora de los casos los perfiles reales son asimtricos. El mtodo
ms simple y ms utilizado para el clculo de perfiles asimtricos
producidos mediante implantacin inica es la distribucin de Pearson, en
particular la funcin de Pearson IV. El simulador Athena utiliza esta
funcin para obtener perfiles longitudinales de la implantacin. La
funcin de Pearson hace referencia a una familia de curvas de distribucin
obtenidas al resolver la siguiente ecuacin diferencial
df ( x ) ( x a) f ( x)
= (16.22)
dx b0 + b1 x + b2 x 2
Captulo 16
donde f(x) es la funcin de la frecuencia. Las constantes a, b0, b1 y b2

estn relacionadas con los momentos de la funcin f(x).
16.5.3 Dual Pearson
Para extender la aplicabilidad del modelo analtico hacia aquellos
perfiles afectados por el fenmeno denominado channeling, se ha
propuesto el mtodo dual (o doble) de Pearson. Con esta expresin, la
concentracin de impurezas implantadas se calcula como una
combinacin lineal de dos funciones de Pearson
C ( x ) = 1 f1 ( x ) + 2 f 2 ( x ) (16.23)
donde la dosis es representada por cada funcin de Pearson f1,2(x). f1(x) y
f2(x) estn normalizadas, cada una con su propio conjunto de momentos.
La primera funcin de Pearson representa la parte de dispersin aleatoria
alrededor del pico del perfil y la segunda funcin representa la regin de
la cola del canal.
16.5.4 Convolution Method
Athena calcula perfiles implantados bidimensionales usando un
mtodo de convolucin. La direccin de la implantacin dentro del plano
de simulacin queda descrito mediante los ngulos de inclinacin y
rotacin . es el ngulo entre la direccin del haz de iones y el eje Y,
es el ngulo entre la direccin del haz de iones y el plano de simulacin.
La manera ms sencilla de construir una distribucin
bidimensional es mediante el producto de una funcin longitudinal f1(x)
que puede ser una Gaussiana, Pearson o doble Pearson y una funcin
transversal ft(y) independiente de la profundidad

f 2 D ( x, y ) = f1 ( x ) f t ( y ) . (16.24)
La funcin ft(y) debe ser simtrica y presentar forma de campana.
No obstante, en general la funcin transversal ft(y) no es independiente de
la profundidad porque existe una correlacin muy fuerte entre el
movimiento longitudinal y transversal de los iones implantados. Es
posible tener en cuenta esta correlacin utilizando una funcin transversal
con desviacin estndar lateral dependiente de la profundidad y(x). La
mejor aproximacin para y(x) es la funcin parablica
y2 ( x ) = co + c1 ( x R p ) + c2 ( x R p )
2
. (16.25)
Los resultados de simulaciones Monte Carlo han demostrado que

en la mayora de los casos la funcin de distribucin transversal ft no es
Gaussiana. Para poder reproducir estos resultados se ha trabajado con
varias distribuciones no Gaussianas. Se ha encontrado que las funciones
Pearson simtricas reproducen satisfactoriamente los resultados de las
simulaciones Monte Carlo y presentan ventajas en el clculo numrico.
Otra buena alternativa es la funcin Gaussiana modificada (MGF). La
Captulo 16
eleccin de una funcin u otra no est clara y normalmente se realiza
mediante comparaciones con distribuciones obtenidas a partir de
simulaciones MC. Athena suele utilizar un promedio de las dos funciones
anteriormente citadas.
16.5.5 Implantes Monte Carlo
Los modelos analticos descritos en la seccin anterior dan
resultados muy buenos cuando se utilizan en implantaciones inicas sobre
estructuras planas (silicio desnudo o cubierto por una delgada lmina de
otro material). Sin embargo, en estructuras formadas por muchas capas de
diferentes materiales, geometras que no sean planas y en los casos que no
se han estudiado todava experimentalmente se requieren modelos ms
sofisticados. La aproximacin ms flexible y extendida para simular la
implantacin de iones en condiciones no estndar es la tcnica Monte
Carlo. Este mtodo permite el clculo de los perfiles de implantacin en
una estructura arbitraria con exactitud comparable a la de los modelos
analticos en estructuras de una capa. Athena utiliza dos modelos para la
simulacin Monte Carlo de la implantacin inica: Materiales amorfos y
materiales cristalinos. Los dos se basan en la aproximacin binaria de la
colisin (BCA), pero aplican distintas aproximaciones a la estructura del
material y a la propagacin del in en ella.
1.- Naturaleza fsica del problema
Un haz de iones rpidos (en un rango de energas aproximado de
entre 50 eV/amu y 100 keV/amu) penetrando en el slido cristalino o
amorfo es frenado y dispersado por las colisiones nucleares y la
interaccin electrnica. A lo largo de su trayectoria, un proyectil
individual interacciona con los tomos del material objetivo que a su vez
SECCIN 16.5 MODELOS DE IMPLANTACIN INICA 457

pueden iniciar una cascada de colisiones. stos pueden abandonar la
superficie (sputtering) o depositarse en un sitio diferente del original.
Junto con los proyectiles que se depositan en el substrato, estos procesos
dan lugar a cambios locales de la composicin, daos en la estructura
cristalina y finalmente la amorfizacin del blanco. Dependiendo de la
orientacin cristalina, la direccin del haz y el tipo de proyectil
implantado, los daos creados por ellos tienen diferente distribucin
espacial. Con flujos an mayores, estos fenmenos provocaran cambios
de la composicin superficial y el establecimiento de un perfil fijo de los
iones implantados.
2.- Mtodo de Solucin
Las trayectorias de las partculas mviles individuales y sus
colisiones se modelan por medio de la aproximacin binaria de la colisin
para materiales cristalinos, policristalinos y amorfos, usando un potencial
colombiano apantallado para las colisiones nucleares y una combinacin
de la aproximacin local y no local del gas de electrones libres para la
prdida de energa electrnica. En cada colisin nuclear, se determina el
parmetro de impacto y el ngulo azimutal de desviacin segn la
estructura cristalina usando su simetra de translacin. Para materiales
Captulo 16
amorfos, estos dos parmetros se determinan mediante la eleccin de

nmeros al azar. Se elige un escalado apropiado de modo que cada
proyectil incidente (pseudo-proyectil) represente una fraccin del flujo
total implantado. Al finalizar la simulacin de cada pseudo-proyectil y de
de las colisiones en cascada asociadas, se calculan las concentraciones
locales de la especie implantada, de las vacantes e intersticiales creadas
segn la matriz densidad correspondiente.
3.- Frenado electrnico
La interaccin inelstica con el gas de electrones utilizado en la
simulacin consiste de dos mecanismos independientes, local y no local.
Estos dos mecanismos de frenado electrnico son absolutamente
diferentes en naturaleza y comportamiento ya que presentan una
dependencia energtica y espacial distinta. Las prdidas de energa
inelsticas locales se basan en el modelo propuesto por Firsov. En este
modelo la estimacin de la energa electrnica perdida por la colisin se
basa en la suposicin de una imagen cuasi-clsica de los electrones (la
energa media de excitacin de las capas electrnicas y la distribucin y
movimientos de los electrones siguen el modelo de Thomas-Fermi del
tomo). En este modelo cuasi-clsico, la transferencia de energa del in
al tomo es debida al paso de electrones de una partcula a la otra,
resultando en un cambio de momento del in.
16.5.6 Monte Carlo para materiales amorfos
En el dopado de semiconductores la distribucin en reposo de las
impurezas implantadas es de enorme importancia. La manera ms sencilla
de describir la penetracin de iones en objetivos amorfos se realiza
usando un modelo estadstico del transporte. Monte Carlo es el

procedimiento ms conveniente cuando se utilizan mltiples componentes
(tanto de impurezas como de objetivos) y pretendemos obtener una
distribucin final en dos o tres dimensiones. La distribucin resultante se
construye despus de simular un gran nmero de trayectorias ya que la
precisin estadstica es proporcional a N . Mientras que el in penetra
un slido, experimenta una secuencia de colisiones con los tomos del
objetivo hasta que alcanza el reposo. Un modelo simplificado de estas
interacciones es una secuencia de colisiones nucleares binarias
instantneas separadas por una cierta distancia en lnea recta (longitud del
camino libre de vuelo) durante la cual el in experimenta una prdida
continua de energa electrnica (no-local). Las colisiones se consideran
independientes, es decir, el estado de un in despus de una colisin
dependa nicamente del estado del in antes de la colisin. El modelo
supone que la distribucin de los tomos del blanco se selecciona al azar
despus de cada colisin (es decir, el blanco no tiene ninguna estructura y
ninguna memoria). Consecuentemente, una secuencia de colisiones se
describe seleccionando aleatoriamente la localizacin de la siguiente
colisin dependiendo de la localizacin y velocidad del in.
Captulo 16
16.5.7 Monte Carlo para materiales cristalinos
Para calcular la distribucin en reposo de los proyectiles, Athena
simula colisiones atmicas en objetivos cristalinos usando la
aproximacin binaria de la colisin (BCA). El algoritmo sigue la
secuencia de los iones lanzados desde un haz externo sobre el material
objetivo. Los objetivos pueden tener regiones compuestas de diferentes
materiales, cada uno con su propia estructura cristalina o amorfa. El
frenado de los proyectiles se sigue hasta que abandonan el material o su
energa disminuye por debajo de un cierto valor umbral.
16.5.8 Daos producidos por implantacin inica
Los daos sobre la estructura cristalina provocados por la
implantacin de iones pueden desempear un papel importante en los
diferentes mecanismos relacionados con la difusin y la oxidacin.
Athena presenta varias maneras de incluir los daos generados para que se
puedan utilizar en un clculo posterior de la difusin. Los daos inducidos
por la implantacin tienen su origen en las colisiones atmicas en
cascada. Si estas colisiones en cascada alcanzan elevadas densidades
puede dar lugar a una transformacin del material cristalino en otro
amorfo. La simulacin precisa de la colisin en cascada junto con una
estimacin simultnea de la generacin de diferentes tipos de defectos
puntuales, clusters y de defectos espaciales se puede realizar solamente en
la aproximacin de colisin binaria (BCA) o con simuladores de dinmica
molecular (MD). Estas simulaciones consumen gran cantidad de tiempo y
recursos y su uso no es prctico dentro de los simuladores de propsito
general. Generalmente, los daos generados y la distribucin de los
SECCIN 16.5 MODELOS DE IMPLANTACIN INICA 459

defectos dependen de la energa, de la especie y de la dosis de iones
implantados.
16.6 Otros modelos
16.6.1 Modelos de grabado

SSuprem4 considerada el grabado como un problema puramente
geomtrico. El ataque qumico se simula como un proceso a baja
temperatura donde no se produce redistribucin de impurezas. Se debe
indicar el material y los contornos geomtricos de la regin a grabar y
existen diferentes formas de hacerlo:
Indicando las coordenadas (x,y) de los vrtices del
polgono que contiene la regin de inters.
Se puede indicar una regin a la derecha o a la izquierda
de una lnea recta hasta el lmite de la estructura. Para
ello se deben especificar las coordenadas de ese
segmento.
Tambin es posible realizar un grabado sobre todas las
regiones que contengan un material particular o sobre
Captulo 16
ese material en una regin determinada.

16.6.2 Simulacin en SiGe
En la mayora de los casos, las capas de Si1-xGex con un
contenido gradual o constante de germanio se forman mediante un
proceso especial de epitaxia. Varios experimentos revelan que la difusin
del boro en aleaciones de Si1-xGex es diferente de la difusin en un
substrato de silicio puro. Estos experimentos tambin demostraron que el
coeficiente de difusin del boro depende de la concentracin de germanio,
x. Para simular estos efectos se utiliza un modelo especial para la difusin
del boro en silicio.
El modelo emprico tiene en cuenta dos hechos
experimentalmente demostrados: La difusividad del B disminuye al
aumentar el contenido de germanio y la concentracin intrnseca de
electrones ni aumenta con el contenido de germanio (menor Eg del Ge).
Estos dos factores se incluyen en los simuladores numricos mediante las
siguientes expresiones:
x DIX .E + x EAFACT SIGE

DBI = DIX .0 exp (16.26)
kT
donde el coeficiente de difusin asociado a la pareja intersticial-boro
disminuye exponencialmente con el contenido de germanio (x).
ni [ Si1 x Gex ] = ni [ Si ] (1 + x NIFACT SIGE ) (16.27)

donde la concentracin intrnseca de electrones en Si1-xGex aumenta
linealmente con el contenido de germanio.

RESUMEN
En este captulo se han estudiado los modelos que se utilizan en
la simulacin de procesos. Para ello se parte de todo lo estudiado
previamente en los captulos dedicados a la tecnologa de fabricacin de
dispositivos electrnicos donde se analizan con detalle los distintos
modelos matemticos utilizados para explicar cada uno de los procesos
fsicos/qumicos implicados (oxidacin, difusin, implantacin inica,
grabado, etc). La resolucin numrica de las ecuaciones implica una
limitacin importante ya que se observa que los modelos ms precisos
implican una gran demanda de recursos computacionales as como de
tiempo de clculo. Por este motivo es habitual encontrar diferentes
posibilidades para un mismo proceso dependiendo de la precisin que se
necesita y de los recursos disponibles.
Captulo 16
RESUMEN 461
REFERENCIAS
[1] S. Wolf. Silicon Processing for the VLSI Era, Volume 4.
Lattice Press, 2002.
[2] Athena Users Manual 2D Process Simulation Software.
Silvaco International, Santa Clara, CA USA December 2002.
[3] http://www.silvaco.com
Captulo 16

C
17 SIMULACIN DE
Captulo
DISPOSITIVOS CON PISCES
MOSFET (POSTMINI)
ndice
17-1 Desarrollo de PISCES 17-5 La Herramienta POSTMINI
17-2 Descripcin del simulador 17-6 Ejemplos
17-3 Tipos de simulacin 17-7 Ejecucin de PISCES
17-4 El Archivo de entrada
Objetivos
Presentar el simulador de dispositivos PISCES
Describir los modelos fsicos incluidos
Comentar los distintos modelos de movilidad y Generacin-Recombinacin
incluidos.
Enumerar los distintos tipos de simulacin disponibles.
Describir la estructura de los archivos de entrada que caracterizan los dispositivos
a simular.
Introducir la herramienta POSTMINI para la posterior presentacin de los
resultados de la simulacin.
Desarrollar algunos ejemplos de simulaciones en dispositivos anteriormente
estudiados en captulos anteriores.
Palabras Clave
Simulador PISCES Modelos de movilidad Simulacin AC
Modelos de movilidad dependientes del campo Simulacin transitoria
Modelo de Difusin-Deriva transversal Archivo de entrada
Modelo DUET Modelos de movilidad Herramienta POSTMINI
Variables de estado para el dependientes del campo Representacin 1D, 2D, 3D
modelo DUET longitudinal
Modelos de movilidad para Modelos de Generacin-
bajos campos Recombinacin
Simulacin estacionaria
17.1 Desarrollo de PISCES
PISCES constituye una de las herramientas ms utilizadas tanto en

la industria como en investigacin para la simulacin de dispositivos
semiconductores. Existen diferentes versiones disponibles tanto freeware
como de pago constituyendo la base de algunos de los mdulos de
programas comerciales tan usados como el ATLAS comercializado por
Silvaco.
La ltima versin de PISCES, desarrollada por un grupo de la
Universidad de Stanford (USA), implementa modelos fsicos avanzados
para dispositivos que han ido apareciendo desde la primera versin y
mtodos numricos mejorados para aplicaciones 2D que permiten el
desarrollo de las nuevas aplicaciones que estn siendo investigadas tanto
en la industria como en el entorno universitario.
Bsicamente este desarrollo se centra en tres objetivos principales:
Desarrollar un nuevo cdigo para PISCES.
Mejorar los modelos de movilidad para estructuras MOS.
Desarrollo de un modo mixto de simulacin.
Como resultado se ha creado una nueva versin denominada
PISCES-2ET debido al modelo que implementa, Dual Energy Transport
(DUET o 2ET), que ser comentado ms adelante.
Partiendo de las versiones de PISCES II 9009 de Stanford y de la
8830 de Intel, en PISCES-2ET se han incluido algunas nuevas
Captulo 17
capacidades ausentes en versiones anteriores que aaden ms flexibilidad

tanto en las estructuras a simular como en los modelos utilizables. Entre
las ms importantes se encuentran:
Un completo modelo de transporte de energa de
portadores vlido para semiconductores simples y
materiales compuestos. En combinacin con el modelo de
difusin trmica para la red cristalina es posible predecir
fenmenos fsicos tales como el de sobredisparo en la
velocidad y efectos de portadores calientes que son
crticos en la determinacin de las caractersticas
elctricas de dispositivos submicra.
Capacidad de simulaciones completas para dispositivos
basados en heteroestructuras. Simulaciones DC, AC y
transitorias para dispositivos multicapa y formados por
distintos materiales. En el simulador es posible encontrar
los parmetros correspondientes a materiales tales como
SiGe, AlGaAs, AlInAs, y GaInAsP.
Anlisis AC para altas frecuencias utilizando el algoritmo
iterativo TFQMR pudindose estudiar las caractersticas
del dispositivo en frecuencias cercanas a las de corte sin
problemas adicionales de memoria o convergencia.
466 CAPTULO 17 SIMULACIN DE DISPOSITIVOS CON PISCES

Han sido incluidos modelos de movilidad dependientes de
la energa de los portadores y modelos de ionizacin por
impacto as como modelos semiempricos de movilidad
dependientes del campo elctrico tanto transversal como
longitudinal.
Finalmente, se ha mejorado la solucin inicial para el
Mtodo de Newton usando el denominado esquema
proyectivo de Newton. Este esquema tambin es utilizado
en el anlisis AC a frecuencia cero fundamental para el
anlisis mixto de circuitos/dispositivos.
El modo mixto de simulacin es una de las ms importantes
aportaciones nuevas que incluye esta versin. Gracias a l es posible
generar los modelos de SPICE de los dispositivos simulados con PISCES
de forma que se puede predecir su comportamiento en circuitos.
Todos los comentarios que aparecen en este captulo estn
realizados sobre la base del PISCES-2ET. Sin embargo las simulaciones y
el cdigo disponible para evaluacin corresponden a la versin PISCES-
IIB. Por tanto, todas las caractersticas simuladas en los ejemplos son
compatibles con PISCES-2ET y IIB aunque no todas las posibilidades
descritas para PISCES-2ET estn disponibles en la versin IIB que solo
incluye el modelo de Difusin-Deriva.
17.2 Descripcin del Simulador
Captulo 17
PISCES es un simulador para dispositivos semiconductores
capaz de resolver el transporte en estructuras tanto uni y bidimensionales.
El modelo utilizado en las primeras versiones fue el de difusin-deriva
(DD) comentado en el Captulo 16.
En PISCES-2ET se utiliza el modelo DUET basado en la
aproximacin de momentos para resolver la ecuacin de transporte de
Boltzmann (BTE). Para describir el dispositivo semiconductor se utilizan
seis variables de estado:
Potencial electrosttico,
Concentraciones de portadores, n y p
Temperatura de los portadores, Tn y Tp
Temperatura de la red cristalina, TL
Todas ellas son funciones del espacio y del tiempo y se
consideran como variables independientes. El resto de magnitudes tales
como la corriente son calculadas una vez conocidas las seis anteriores.
Para conocer las distribuciones de las distintas variables bajo
unas condiciones de polarizacin dadas es necesario resolver seis
ecuaciones acopladas con las condiciones de contorno apropiadas.
Con el modelo de difusin y deriva (DD) para el transporte de
portadores y usando las ecuaciones de continuidad y la de Poisson es
SECCIN 17.2 DESCRIPCIN DEL SIMULADOR 467

posible obtener las distribuciones de potencial electrosttico, , y las de
portadores, n y p.
Para el caso de la temperatura se introducen tres nuevas
ecuaciones derivadas de las ecuaciones de balance de energa que dan
cuenta de los procesos de difusin de la temperatura tanto de los
portadores como de la red cristalina.
17.2.1 Modelos de Movilidad
La movilidad de los portadores es uno de los parmetros ms
importantes para el modelado del transporte. En PISCES-2ET es
modelada principalmente como funcin de la densidad total de dopantes,
la temperatura de la red cristalina, mecanismos de dispersin superficial y
en interfases dependientes de los campos transversales y finalmente, la
dependencia con el campo longitudinal.
En el caso de dispositivos submicra la dependencia con el campo
longitudinal puede no ser suficientemente precisa y deben aadirse
efectos no locales que, principalmente, estn caracterizados por la
dependencia con la temperatura de los portadores. En general la
dependencia de la movilidad puede expresarse de la siguiente forma:
( N , TL , E , E / Tc ) = f ( 0 ( N , TL , E ) , E / Tc ) (17.1)
Donde E y E corresponde con la componente transversal y

longitudinal del campo elctrico con respecto a la direccin de la
Captulo 17
corriente. N es el dopado, 0 es denominada movilidad a bajo campo

porque cuando E 0, 0 . Tc representa la temperatura de los
portadores y el smbolo E / Tc indica que la dependencia se da con uno
de los dos factores pero nunca con los dos a la vez.
A continuacin se presentan los diferentes modelos
implementados en PISCES-2ET.
Modelos de Baja Movilidad:
Movilidad Constante: En l se utiliza una movilidad a
bajo campo constante que slo depende del material que
se est utilizando.
Modelo dependiente del dopado: Cuando se active, la
movilidad se calcula a partir una tabla de valores
dependiente del dopado. En caso de que el valor no
aparezca se realiza una interpolacin. Si el material no
es silicio se aplica el modelo de movilidad constante.
Modelo analtico dependiente del dopado: En este
modelo se tienen en cuenta dos trminos. El primero
dependiente de la movilidad superficial y el segundo de
la movilidad en volumen. El peso de cada uno de los
trminos depende de la distancia a la interfase Si-SiO2.

Modelo de Arora: Modelo emprico basado en el ajuste
de curvas de movilidad a diferentes temperaturas de la
red cristalina. Existe la posibilidad de personalizar el
modelo utilizando unos parmetros distintos de los
propuestos en el modelo original.
Modelo de dispersin carrier-carrier: Este modelo
sigue la aproximacin de Dorkel y Leturq cuya
formulacin incluye una dependencia de la movilidad
con la concentracin de los dos tipos de portadores.
Modelos dependientes del Campo Transversal
Modelo de Campo Local de Intel: Este modelo existente
en dos versiones incluye el modelo analtico para bajo
campo ms una correccin por campo perpendicular
(representada por rperp) dependiente de un campo crtico
de la forma

E
rperp = 1 + (17.2)
Ecrit
Modelo de Lombardi: Obtenido a partir de un gran

nmero de medidas experimentales realizadas por
Lombardi y que da lugar a un modelo dependiente de
tres factores. El primero es la movilidad a bajo campo
calculada con cualquiera de los modelos anteriores (0),
Captulo 17
el segundo tiene en cuenta los efectos de dispersin por
fonones acsticos (ac) y el tercero efectos debidos a la
dispersin producida en la superficie e interfases (srf).
La movilidad final es obtenida aplicando la regla de
Mathiessen.
1 1 1 1
= + + (17.3)
( N , TL , E ) ac ( N , TL , E ) srf ( E ) 0 ( N , TL )
Modelo de Movilidad Superficial de Watt: Este modelo
supone que toda la lmina en inversin se encuentra
dentro del espacio situado entre la interfase con el xido
y el primer punto del mallado correspondiente al Si. Por
tanto, al contrario de lo que se suele utilizar, el primer
punto del mallado debe estar razonablemente separado
de la interfase (unos cientos de ngstrom) en vez de ser
una zona densa desde el punto de vista de la
discretizacin. La movilidad utilizada depende del
campo efectivo que corresponde con el campo medio en
la capa de inversin y es calculada de nuevo a partir de
la regla de Mathiessen a partir de trminos de dispersin
por fonones, rugosidad superficial y dispersin por
impurezas ionizadas en la lmina de inversin.
SECCIN 17.3 TIPOS DE SIMULACIN 469

Modelo de Campo Transversal no Local de Shin: Este
modelo tiene en cuenta no slo efectos locales, sino
tambin otras propiedades no locales como el espesor
de la lmina de inversin.
Modelos dependientes del Campo Longitudinal
Cuando los portadores estn sometidos a campos longitudinales,
la movilidad en general se ve afectada. Este cambio puede ser modelado
como una funcin del campo local para el caso de que el campo no sea
excesivamente elevado y dependiente de la temperatura de los portadores
cuando el tiempo de relajacin para el momento sea menor que para la
energa.
Modelo General para Si: Para el caso del Si se utiliza un
modelo que corrige los efectos producidos por el campo
transversal, de forma que a la movilidad a bajo campo
(ya dependa esta del campo transversal o no) se le aade
un trmino dependiente del campo longitudinal de la
forma
1/
( N ,T , E ) E
( N , TL , E ) = 0 ( N , TL , E ) 1 + 0 L
(17.4)
vsat

Modelos para GaAs: Como se puede comprobar en la
expresin (17.4) la velocidad de arrastre E aumenta
Captulo 17
montonamente con el campo longitudinal hasta que se

satura. Sin embargo para el caso del GaAs y debido a la
existencia de varios valles con diferentes masas
efectivas la velocidad de los portadores va aumentando
hasta alcanzar un pico y luego decrece an cuando el
campo longitudinal sigue creciendo.
Modelos dependientes de la Temperatura de los Portadores
Modelo de Hnsch para Si: Como se ha comentado con
anterioridad existe la posibilidad de utilizar una
dependencia con la temperatura de los portadores en
lugar de con el campo local longitudinal. Uno de los
modelos, propuestos por Hnsch, viene dado por la
siguiente expresin
0 ( N , TL , E )
( N , TL , E , Tc ) =
3 (17.5)
1 + ( N , TL , E ) k B (Tc TL )
2
17.2.2 Modelos de Generacin-Recombinacin

Modelo de Ionizacin por Impacto: Este modelo da
cuenta de los procesos de generacin de pares electrn-
hueco debidos al impacto de portadores contra tomos

de la red siendo su expresin general de la forma
siguiente:
G = n nvn + p pv p (17.6)
En PISCES existen diferentes modelos para calcular los
valores de tenindose en cuenta dependencias con el
campo local o la temperatura de los portadores.
Modelo SRH: El modelo Shockley-Read-Hall se ha
incluido en PISCES con la expresin ya comentada en
el Captulo 16.
np - ni2
U SRH =

q( Et Ei )

q( Ei Et )
(17.7)
p n + ni e kT + n p + pi e kT

Modelo de Recombinacin Auger: Este es un proceso
de recombinacin en el que intervienen tres partculas,
dos electrones y un hueco o dos huecos y un electrn.
Foto-Generacin: En este caso se modela un trmino de
generacin forzada por el flujo de fotones que inciden
sobre el semiconductor. La tasa de generacin es
proporcional a dicho flujo y decae exponencialmente
con la profundidad en el dispositivo a travs de la
trayectoria de incidencia. Este decaimiento est
caracterizado por el coeficiente de absorcin.
Captulo 17
17.3 Tipos de Simulacin
PISCES puede realizar tres tipos de simulaciones: DC, AC y

transitoria. La descripcin de los parmetros para cada uno de los tipos
viene dado por el comando SOLVE. Su sintaxis es la siguiente:
SOlve <estimate> <dc bias> <transient> <ac> <files>
<estimate>
INitial = <logical>: El primer punto de polarizacin para una

estructura dada debe tener este parmetro especificado.
PREvious = <logical>: Utiliza como solucin inicial la anterior
conocida en el caso de que se est variando la polarizacin de uno de los
terminales.
PROject = <logical>: Realiza una extrapolacin a partir de dos
soluciones precedentes de forma que se obtenga una solucin inicial
mejorada. Despus de dar un polarizacin inicial PISCES II usa esta
extrapolacin donde sea posible.
LOcal = <logical>: Si no hay parmetro de estimacin de la
solucin inicial, es posible utilizar una estimacin basada en los valores
locales de los psudoniveles de Fermi.
SECCIN 17.3 TIPOS DE SIMULACIN 471

<bias conditions> Para la polarizacin se pueden utilizar los
siguientes valores:
V1 V0 = <real> Polarizacin para contactos controlados por

tensin.
I1 I0 = <real> Corriente (en A/m) para terminales controlados
por coriente.
VStep/ IStep = <real> (por defecto 0.0) Representa incrementos
en la tensin (corriente) al terminal o terminales especificados por el
identificador entero de la etiqueta de stos asignado en ELECTRODE.
NSteps = <integer> (por defecto 0) Representa el nmero de
veces en que se va a incrementar la tensin/corriente en un electrodo
dado.
Electrode = <integer> Es un nmero entero de n dgitos donde
cada uno de ellos corresponde con un nmero de electrodo. (Nota: si hay
10 electrodos no se debe poner el nmero 0 en primer lugar).
N.bias/ P.bias = <real> Especifica los pseudoniveles de Fermi
para los portadores que no sean resueltos. Si este parmetro no es
especificado los valores son asignados en funcin del dopado.
<transient>
Dt or TSTEp = <real> (por defecto 0) Especifica el incremento

Captulo 17
de tiempo que se utilizar.

TSTOp o TFinal = <real> Representa el tiempo para el que la
simulacin se da por finalizada. Alternativamente se puede utilizar
NSTEPSde forma que el tiempo final de simulacin viene dado por
t final = t0 + NSTEPS TSTEP (17.8)
Ramptime/ENdramp = <real> (por defecto 0) RAMPTIME y
ENDRAMP aplican variaciones lineales para cualquier cambio en la
polarizacin. RAMPTIME indica la duracin de la transicin mientras
que ENDRAMP indica el instante temporal en el que sta termina.
<ac>
AC.analysis = <logical> (por defecto false). Flag que indica el

anlisis en pequea seal que se realiza despus de que se resuelva la
condicin inicial en DC.
FRequency = <real>. Indica a la frecuencia a la que se realiza el
anlisis.
FStep = <real> (por defecto 0). El anlisis puede ser repetido a
diferentes frecuencias sin tener que resolver la condicin inicial en DC de
nuevo cuando se especifica el paso de frecuencias. A la frecuencia

resuelta en el paso anterior se le aade el valor de FSTEP o se multiplica
por este factor si est activado MULT.FREQ.
MUlt.freq = <logical> (por defecto false)
NFsteps = <integer> (por defecto 0) Indica el nmero de veces
que se realiza el incremento dado por FSTEP.
VSs = <real> (por defecto 0.1*kT/q) Es la amplitud de la
pequea seal aplicada.
TErminal = <integer> (por defecto todos) Es el contacto al que
se aplica la seal AC. Es posible especificar ms de un contacto utilizando
la concatenacin aunque cada uno de ellos ser resuelto por separado.
S.omega = <real> (por defecto 1.0). El mtodo de resolucin
utilizado es denominado SOR (Successive Over Relaxations) donde esta
variable da el valor de la constante de relajacin.
MAx.inner = <integer> (por defecto 25) corresponde con el
nmero mximo de iteraciones realizadas con SOR.
TOlerance = <real> (por defecto 1 x 105) indica el criterio de
convergencia para la iteracin SOR.
<files> (optional)
Outfile = <filename>. Con este parmetro se especifica el

nombre del archivo binario de salida en donde se almacena la solucin del
punto de polarizacin. El nombre puede contener hasta 20 caracteres. Si
se resuelve para ms de un punto de polarizacin se aade un carcter al
Captulo 17
final indicando el paso al que corresponde la solucin.
Currents = <logical> (por defecto false). Si se activa esta opcin,
se calculan las corrientes de electrones, huecos y de desplazamiento as
como el campo elctrico guardndose en el archivo de solucin.
AScii = <logical> (por defecto false). Cuando esta opcin est
activada el archivo de salida resulta ser de tipo ASCII en lugar de binario.
17.4 El archivo de entrada
En PISCES las caractersticas del dispositivo a simular, los

modelos a utilizar y las simulaciones a realizar son especificados en un
archivo de entrada generado por el usuario.
El formato utilizado debe seguir ciertas pautas de forma que
pueda ser ledo por GENII que es el procesador de entradas creado por
Stanford y que es utilizado tambin para SUPREM.
Cada lnea constituye una orden especfica y es identificada
mediante la primera palabra. El resto de la lnea son los diferentes
parmetros correspondientes al comando introducido con anterioridad.
Las palabras en cada lnea son separadas por espacios en blanco o
tabuladores. Si en cualquier momento fuese necesario utilizar ms de una
lnea se debe utilizar un signo ms (+) en el primer espacio no blanco de
la nueva lnea.
SECCIN 17.4 EL ARCHIVO DE ENTRADA 473

No es necesario escribir el nombre completo de los caracteres,
basta un nmero suficiente para que sean identificados de forma unvoca.
Existen tres tipos de parmetros: numricos, lgicos y caracteres.
Los parmetros numricos son asignados colocando junto al nombre un
signo igual (=) y a continuacin el valor numrico deseado. En el caso de
los caracteres, despus del signo igual se acompaa la cadena de
caracteres que se considera terminada en cuanto se encuentre un espacio
blanco o un tabulador. Los valores lgicos se determinan de la siguiente
manera; si aparece el nombre del parmetro se considera que el valor de la
variable es TRUE, si ste va precedido por un asterisco (*) se considera
que est negado y, por tanto, toma el valor FALSE.
En algunos casos, el orden de aparicin de los distintos
comandos es importante, debido a que se dan ciertas dependencias entre
unos y otros. Las diferentes reglas que deben ser respetadas son las
siguientes:
MESH debe preceder al resto de los comandos salvo
TITLE, COMMENT y OPTIONS.
Cuando se define un mallado rectangular se debe
realizar en el siguiente orden:
9 MESH
9 X.MESH (todos los puntos)
9 Y.MESH (todos los puntos)
9 ELIMINATE
9 SPREAD
Captulo 17
9 REGION
9 ELECTRODE
ELIMINATE y SPREAD son opcionales, pero si
aparecen deben hacerlo en ese orden.
DOPING debe aparecer justo despus de la definicin
del mallado.
Antes de calcular una solucin es necesario realizar una
factorizacin simblica. A no ser que se calcule una
solucin para el caso en equilibrio se debe utilizar una
previa para aportar una estimacin inicial.
Cualquier CONTACT debe preceder a la orden
SYMBOLIC.
Los parmetros fsicos no deben ser cambiados
utilizando MATERIAL, CONTACT o MODEL despus
de haber utilizado una vez SOLVE o LOAD.
MATERIAL y CONTACT deben preceder al comando
MODEL.
PLOT 2D debe preceder a cualquier trazado de
contornos para establecer los lmites del trazado.
PLOT 2D, PLOT 1D, REGRID o EXTRACT necesitan
acceder a las variables de resolucin (potencial

electrosttico, concentraciones y temperaturas), por
tanto deben ser precedidos por LOAD o SOLVE de
forma que estas cantidades estn disponibles.
17.5 La Herramienta POSTMINI
POSTMINI es una herramienta grfica de postprocesado para

simuladores de dispositivos y procesos. Con ella es posible leer los
archivos guardados con diferentes simuladores tales como MINIMOS,
MEDICI, TSUPREM4 o PISCES y permite al usuario visualizar las
diferentes cantidades almacenadas en los archivos de salida. Asimismo es
posible importar datos desde archivos de tipo ASCII o calcular funciones
de forma analtica sirviendo como un programa de propsito general para
trazar curvas y superficies.
Los grficos realizados estn disponibles para estaciones de
trabajo que trabajen con X11 y con dispositivos PostScript (tanto
monocromo, color y de forma encapsulada). Tambin es posible crear
grficos a partir de comandos escritos en un fichero.
A continuacin se presentan algunas de las funciones disponibles
en POSTMINI:
1D Plot: Dibuja una representacin X-Y de una serie
de datos correspondientes a un fichero 1D o una seccin
de un archivo que represente datos 2D para cualquier
lnea vertical u horizontal.
2D Plot: Representa un diagrama de contorno de un
Captulo 17
archivo de datos 2D.
3D Plot: Representa una cantidad como una superficie
en 3D.
Compare: Dibuja varias curvas sobre el mismo grfico
pudiendo proceder stas del mismo archivo o de
diferentes. Tambin es posible dibujar diagramas de
barras.
Overlay: Permite representar varios diagramas de
contorno sobre la misma grfica.
Find: Busca el punto en que una determinada cantidad
alcanza un valor.
Integrate: Integra una determinada cantidad en una
regin o a lo largo de una lnea.
Line: Escribe en un archivo una seccin de un conjunto
de datos bidimensional a lo largo de cualquier lnea
vertical u horizontal.
Minmax: Determina el valor mximo o mnimo de una
cantidad interna.
Print: Escribe un conjunto de datos bidimensionales en
un formato determinado en un archivo.
SECCIN 17.5 LA HERRAMIENTA POSTMINI 475

Read: Lee datos de un archivo. En primer lugar se pide
el tipo de fichero que se va a leer (en nuestro caso
PISCES). Despus el archivo en el que se almacena el
mallado (generalmente MESH.BIN) y por ltimo el
archivo con los datos que se van a representar.
Show: Muestra informacin sobre la simulacin que se
ha realizado (actualmente slo para archivos ledos
desde MINIMOS).
Default: Cambia los atributos por defecto de
POSTMINI.
Restore: Restaura un grfico desde un archivo
POSTMINI con diferentes comandos.
Shell: Ejecuta comandos del sistema operativo sin salir
de POSTMINI.
Save: Archiva el grfico en uso en un archivo de
POSTMINI.
Window: Gestiona mltiples grficos en estaciones de
trabajo.
Exit, Quit: Finaliza POSTMINI.
Captulo 17

17.6 Ejemplos
A continuacin se presentan varios ejemplos de utilizacin de

PISCES y de visualizacin de los resultados con POSTMINI. Es muy
recomendable variar distintos parmetros de las estructuras aqu
presentadas de forma que es posible ver cmo se modifican ciertas
magnitudes al cambiar las condiciones de polarizacin o la geometra del
dispositivo.
Ejemplo 17.1: Diodo Largo
Como ejemplo de iniciacin se presenta el cdigo para un

diodo largo utilizando el mtodo de Newton para su resolucin y
con el modelo SRH para generacin-recombinacin. El cdigo para
la simulacin es el siguiente
COMMENT Diodo pisces

MESH RECTANG NX=35 NY=20 OUTF=MESH.BIN
X.MESH N=1 LOC=0
X.MESH N=35 LOC=1.0
Y.MESH N=1 LOC=0
Y.MESH N=20 LOC=0.1
Captulo 17
COMMENT DEFINICION zona n
REGION NUM=1 IX.LO=1 IX.HI=18 IY.LO=1 IY.HI=20 SILICON
COMMENT DEFINICION zona p

COMMENT ELECTRODO ZONA N

ELECTRODE NUM=1 IX.LO=1 IX.HI=1 IY.LO=1 IY.HI=20
COMMENT ELECTRODO ZONA P

DOP REGION=1 UNIFORM CONC=1E16 N.TYPE

DOP REGION=2 UNIFORM CONC=1E16 P.TYPE
COMMENT MODELO DE G-R SRH
MODELS CONSRH
MATERIAL REGION=1 MUN=700 TAUN0= 1e16 TAUP0=1e16 NSRHN=1

NSRHP=1
MATERIAL REGION=2 MUN=700 TAUN0= 1e16 TAUP0=1e16 NSRHN=1
NSRHP=1
17.6 EJEMPLOS 477

MATERIAL REGION=1 MUp=250
MATERIAL REGION=2 MUp=250
COMMENT METODO DE RESOLUCION DE NEWTON
SYMBOLIC NEWTON CARRIERS=1

METHOD IT=100
COMMENT ARCHIVO DE SALIDA DE CORRIENTE
LOG OUTF=CURRENT.DAT
SOLVE INIT
SOLVE V1=0 V2=0 OUT=SOL
SOLVE ELEC=2 VSTEP=0.1 NSTEP=20 out=0
SOLVE V1=0 V2=1 OUT=SOL1

SOLVE V1=0 V2=0.7 OUT=SOL07
Como se puede observar en el cdigo se generan varios

archivos de salida. El primero de ellos corresponde a la corriente
para todos los valores de polarizacin simulados. Los que llevan por
nombre SOL, SOL1 y SOL07 contienen informacin sobre
potenciales y portadores para polarizaciones ctodo-nodo de 0, 1 y
0.7 V respectivamente. Finalmente se realiza una simulacin
incrementando la diferencia de potencial en pasos de 0.1 V hasta
2V.
Captulo 17
En la Figura 17.6.1 se puede observar la imagen obtenida

tras procesar con POSTMINI los datos de la distribucin de
potencial para el dispositivo cuando no hay tensin aplicada en los
terminales.

Figura 17.6.1 Potencial en el diodo sin polarizar
En la Figura 17.6.2 se muestra la relacin IV para el diodo
con los datos obtenidos a partir del archivo CURRENT.DAT.
Figura 17.6.2 Caracterstica I-V para el diodo simulado
Captulo 17
17.6 EJEMPLOS 479

Ejemplo 17.2. Transistor MOSFET
El siguiente ejemplo corresponde a una estructura MOSFET

en la que se ha incluido no solo la zona de canal, sino tambin una
parte del Si del substrato. El cdigo para simular la estructura
incluyendo una simulacin transitoria para cambiar la tensin en
la puerta es el siguiente:
COMMENT MOSFET pisces

MESH RECTANG NX=35 NY=45 OUTF=MESH.BIN
X.MESH N=1 LOC=0
X.MESH N=35 LOC=1.1
Y.MESH N=1 LOC=0

Y.MESH N=3 LOC=0.02
Y.MESH N=35 LOC=0.5
Y.MESH N=45 LOC=1.5
REGION NUM=1 IX.LO=1 IX.HI=35 IY.LO=1 IY.HI=3 OXIDE
COMMENT DEFINICION DEL CANAL de arriba

COMMENT DEFINICION CANAL DE ABAJO

Captulo 17
COMMENT DEFINICION SOURCE

COMMENT DEFINICION DRAIN

COMMENT ELECTRODO PUERTA SUPERIOR

COMMENT ELECTRODO DE SOURCE

COMMENT ELECTRODO DRAIN

comment electrodo bulk


DOP REGION=4 UNIFORM CONC=1e19 N.TYPE
DOP REGION=5 UNIFORM CONC=1e19 N.TYPE
CONTACT NU=1 N.pol

SYMBOLIC NEWTON CARRIERS=1
METHOD IT=100
comment LOG OUTF=CURRENTDOWN.DAT
SOLVE INIT
SOLVE V1=1 V4=0 V2=0 V3=1 OUT=SOL
METHOD 2ND TAUTO AUTONR

SOLVE V1=0
SOLVE V1=2 dt=1e-9 TSTOP=25E-9 RAMPTIME=10E-9
+ OUTF=UP1
Como ejemplo se muestran representaciones grficas de la

concentracin de electrones tanto en representacin bidimensional
como tridimensional correspondientes al archivo de salida SOL.
Captulo 17
Figura 17.6.3 Representacin 3D de la concentracin de
electrones en un MOSFET
17.6 EJEMPLOS 481

Figura 17.6.4 Diagrama de contorno para la representacin
2D de la concentracin de electrones en un MOSFET
17.7 Ejecucin de PISCES
Los ejemplos mostrados en la seccin anterior junto a una

Captulo 17
versin gratuita de PISCES, POSTMINI y los documentos de referencia

de ambos programas pueden ser encontrados en el siguiente archivo.
Para realizar una simulacin se debe abrir una ventana de DOS.
Una vez descomprimido en un directorio el archivo adjunto, se ejecuta
desde el directorio en que est el archivo de PISCES la orden pisces2
<nombre_de_archivo_a_simular> la simulacin se realizar de forma
automtica crendose los archivos de salida en el directorio actual si no se
ha especificado lo contrario en el cdigo.

RESUMEN
En este captulo se ha realizado una descripcin de la
herramienta de simulacin PISCES II y de la herramienta de presentacin
de datos POSTMINI. Una vez presentados los distintos modelos
disponibles en PISCES se han explicado las distintas posibilidades de
simulacin y los comandos ms importantes a incluir en la estructura del
fichero de entrada. Tras enumerar las diferentes posibilidades de
POSTMINI se han realizado como ejemplo dos simulaciones
correspondientes a un diodo largo y a un transistor de efecto campo MOS
(MOSFET).
Captulo 17
RESUMEN 483
REFERENCIAS
[1] Z. Yu, et al. PISCES-2ET and its application subsystems. Stanford

University, 1994
[2] J. Faricelli. POSTMINI Users Manual. Alpha Semiconductor

Technology, Hewlet Packard Company
[3] Stanford Technology CAD Home Page: http://www-

tcad.stanford.edu/
[4] Ports of Popular TCAD Software to Win32

http://home.comcast.net/~john.faricelli/tcad.htm
Captulo 17

C
18 SIMULACIN DE PROCESOS
CON ATHENA
Captulo
90 nm CMOS
ndice
18-1 Descripcin de ATHENA 18-3 Uso de ATHENA con DeckBuild
18-2 Descripcin de las posibilidades de 18-4 Creacin de la estructura de un
ATHENA dispositivo
Objetivos
Presentar un simulador de procesos comercial
Mostrar las diferentes capacidades de ste
Describir su uso bajo el entorno DeckBuild
Ilustrar la creacin paso a paso de un transistor MOS
Palabras Clave
ATHENA. DeckBuild. Difusin.
SSUPREM. SSF. Oxidacin.
ELITE. TonyPlot. Grabado.
OPTOLITH. Postmini. Realajacin del mallado.
FLASH. Grid adaptativo. Reflexin de estructuras.
CMP. Deposicin de pelculas
CVP. simples.
18.1 Descripcin de ATHENA
ATHENA es un simulador de propsito general que permite la

simulacin de procesos tecnolgicos en semiconductores utilizando
modelos bidimensionales basados en modelos fsicos.
En la especificacin del problema a resolver deben definirse los
siguientes aspectos:
Geometra inicial de la estructura que va a ser simulada
La secuencia de procesos que se llevarn a cabo sobre el
sustrato definido inicialmente
Los modelos fsicos que sern utilizados durante la
simulacin
ATHENA presenta una arquitectura modular integrada por las
siguientes herramientas:
SSUPREM4: Esta herramienta es utilizada para el
diseo, anlisis y optimizacin de estructuras
semiconductoras basadas en Si simulando procesos
tpicos en esta industria tales como implantacin inica,
difusin y oxidacin.
ELITE: Este mdulo es un simulador de propsito
general para topologas 2D que describe diferentes tipos
de deposiciones y grabados utilizados en la fabricacin
de circuitos integrados.
OPTOLITH: Permite la simulacin de procesos de
litografa ptica en general.
FLASH: Mdulo utilizado para el estudio de procesos
en materiales compuestos tales como GaAs o SiGe.
Captulo 18
18.2 Descripcin de las posibilidades de ATHENA
Para cada uno de los distintos procesos tecnolgicos a simular

ATHENA ofrece distintas posibilidades en los modelos que se pueden
utilizar. Las caractersticas ms destacadas son las siguientes:
Especificacin de tiempos y temperatura de cocido.
Modelos de pulido qumico y mecnico (CMP)
incluyendo pulidos duros, suaves, combinacin de
ambos y grabado istropo.
Modelos de deposiciones conformes, unidireccionales o
bidireccionales. Modelos de metalizacin semiesfrica,
planetaria y cnica. CVD (Chemical Vapor Deposition).
Efectos de difusin superficial y migracin. Deposicin
balstica y modelos definidos por el usuario.
Difusin de impurezas en estructuras bidimensionales
generales incluyendo difusin en todas las capas de
materiales. Modelo completo de difusin de defectos

puntuales acoplados. Efectos de difusin retardada y
oxidacin mejorada. Modelos RTA (Rapid Thermal
Annealing). Difusin de impurezas en polisilicio
diferenciando entre el interior del grano y la frontera de
ste.
Simulacin de epitaxia en 2D incluyendo efectos de
autodopado.
Capacidad de grabado geomtrico. Grabado hmedo
con perfil istropo. Modelo RIE que combina
componentes de grabado istropo y direccional.
Exposicin sobre sustratos con topografa arbitraria,
desenfoque y efectos de grandes aperturas numricas.
Formacin de imgenes bidimensionales, bajo grandes
aperturas numricas y en medios areos. Inclusin de
efectos de aberraciones en el sistema de hasta noveno
orden. Capacidad de incluir mscaras de desplazamiento
de fase y efectos de variacin de transmitancia.
Inclusin de efectos de fuentes de iluminacin extensas.
Implantaciones de tipo Pearson, doble Pearson y
Gaussianas. Tablas de parmetros de implantacin para
bajas y altas energas mejorados. Simulacin Monte
Carlo de implantacin para materiales amorfos y
cristalinos.
Modelos HCL y de presin mejorados para oxidacin.
Efectos de dependencia con la concentracin de
impurezas. Capacidad para simular la oxidacin de
estructuras con trincheras profundas y capas ONO.
Modelos para oxidacin y estiramiento simultneos de
Captulo 18
regiones de polisilicio.
Clculos basados en modelos fsicos incluyendo
difusin simultnea de impurezas, segregacin e
inyeccin de defectos puntuales para procesos de
silicidacin.
18.3 Uso de ATHENA con DeckBuild
DeckBuild es un entorno grfico interactivo que puede ser

utilizado para generar los archivos de entrada para simulaciones de
procesos o dispositivos, ejecutar simulaciones de modo interactivo o
servir de interfase entre distintos simuladores.
Para iniciar ATHENA se debe llamar al siguiente comando
UNIX deckbuild an con lo que aparecer una ventana similar a la
de la Figura 18.3.1.
SECCIN 18.2 DESCRIPCIN DE LAS POSIBILIDADES DE ATHENA 489

Figura 18.3.1 Ventana principal de DeckBuild.
Captulo 18
En la ventana aparece informacin sobre la versin que se est

utilizando y sobre los mdulos instalados. Asimismo es posible encontrar
un indicador de lnea de comandos para introducir diferentes rdenes.
18.4 Creacin de la estructura de un dispositivo
Las simulaciones realizadas con ATHENA se definen a partir de

un fichero de entrada y dan lugar a un cierto nmero de ficheros de salida.
A continuacin se presentan los distintos pasos a realizar para obtener un
fichero de entrada a partir del cual se pueda realizar una simulacin.
Desarrollar un buen mallado para la simulacin
Representar la deposicin
Representar el grabado geomtrico
Manipulacin de las estructuras
Grabar y cargar la informacin sobre las estructuras
Comunicacin con el simulador de dispositivos
Los ficheros de entrada pueden ser de dos tipos: archivos de
configuracin que contienen toda la informacin de los modelos y
procesos que se pueden simular incluyendo los valores por defecto de los

parmetros que describen a stos. El archivo de entrada creado por el
usuario a partir de DeckBuild o de un editor ASCII estndar.
Independientemente de la forma en que este haya sido creado en cada
lnea del fichero se encuentra una instruccin cuya estructura viene dada
por el nombre de sta y una serie de parmetros que modifican los efectos
que dicha instruccin tiene sobre la simulacin.
En cuanto a la informacin generada se tienen dos tipos
principales de salida: En primer lugar la salida estndar provee la
informacin resultante de la simulacin a partir por ejemplo de
instrucciones del tipo PRINT.1D y de las salidas creadas por ATHENA.
En segundo lugar se tiene la salida estndar de errores que contiene todos
los mensajes de error y advertencias que puedan ser generados durante el
proceso de simulacin.
Para el intercambio de informacin entre ATHENA y otros
simuladores y herramientas se ha definido una estructura de archivo
denominada SSF (Standard Structure File) cuyo formato es universal para
diferentes herramientas de Silvaco. La instruccin STRUCTURE crea un
SSF que contiene el mallado, informacin sobre la solucin, los modelos
y otras informaciones relevantes.
El SSF resultante puede ser utilizado para reiniciar la estructura y
continuar la simulacin de procesos desde el punto en que se quedaron,
para simular el dispositivo resultante en un simulador elctrico como
puede ser ATLAS o PISCES o para representar los resultados con una
herramienta grfica como TonyPlot o Postmini.
A continuacin se presentan los distintos pasos que se deben
seguir para crear una estructura a partir del editor DeckBuild. En este
proceso no se va a crear ninguna estructura real, sino que se va a describir
el uso de distintas instrucciones para explorar las distintas posibilidades
ofrecidas que luego deben ser usadas para la creacin de un dispositivo
Captulo 18
real.
18.4.1 Definicin de un mallado rectangular
Para la definicin del mallado se debe marcar en el men
Commands y, una vez desplegado ste, se elige la opcin Mesh Define.
En este momento se puede especificar el mallado inicial. La correcta
especificacin de ste es fundamental para obtener una simulacin lo ms
precisa posible y est directamente relacionada con el nmero de nodos.
Es recomendable definir un mallado fino en las zonas en que se vaya a
producir una implantacin inica, en las uniones p-n o donde la
iluminacin vaya a cambiar las propiedades de la resina fotosensible. El
nmero mximo de nodos que se pueden utilizar es de 20.000 aunque lo
normal es utilizar muchos menos.
Para crear un mallado uniforme de 1 micra por 1 micra primero
se debe seleccionar el campo Location introduciendo el valor 0.0 y a
continuacin seleccionar el campo Spacing dndole el valor 0.1. Haciendo
click sobre el botn Insert. Del mismo modo se debe repetir la operacin
SECCIN 18.4 CREACIN DE LA ESTRUCTURA DE UN DISPOSITIVO 491

para una lnea situada en 1.0 con el mismo espaciado anterior. Una vez
hecho esto, se selecciona la direccin Y y se repite la operacin. Entonces
debera aparecer el Mesh Define Menu como se muestra en la siguiente
figura,
Figura 18.4.1 Men Mesh Define

En este momento es posible escribir la informacin en el fichero
de entrada, aunque es recomendable visualizar el mallado generado
utilizando la opcin View.
Captulo 18
Un mallado uniforme como el que se acaba de generar resulta ser

ineficiente para realizar simulaciones complejas. En primer lugar se va a
mejorar el mallado en la direccin Y. Si la opcin de grid adaptativo est
deshabilitada se debe realizar un estudio a priori de los procesos que se
van a llevar a cabo.
Por ejemplo, si se va a realizar una implantacin de B de 60 keV
se sabe que el mximo del perfil implantado estar aproximadamente en
0.2 micras de profundidad. Para mejorar el mallado en esta zona basta con
aadir una nueva lnea en la direccin Y en la posicin 0.2 y con un
espaciado de 0.02. De esta forma se genera un mallado cuya separacin
va disminuyendo gradualmente de 0.1 a 0.02. Debido a que el espaciado
original era de 0.1, slo existen 3 lneas entre la superficie y el punto de
mxima concentracin tras la implantacin. Si se hace click sobre la lnea
situada en Y = 0.0 es posible cambiar el espaciado a 0.03 por ejemplo, de
forma que quede ms fino en esa zona.
Para mejorar el mallado en la direccin X se deben tener en
cuenta dos factores. En primer lugar uno debe asegurarse de que se
obtiene una buena resolucin bidimensional bajo los lmites de las futuras

mscaras y en segundo lugar que las lneas verticales estn situadas a lo
largo de los bordes de las mscaras.
Si se quiere construir la mitad de una estructura MOS de 0.6
micras con el centro de la puerta situada en X=0 se debe aadir una lnea
adicional en X=0.3 y el espaciado debe resultar lo suficientemente bueno
como para obtener una buena resolucin lateral en los implantes de fuente
y drenador.
Figura 18.4.2 Mallado gradual

Cuando el mallado tenga la disposicin que se esperaba, se puede
Captulo 18
escribir la definicin de este en el archivo de entrada pulsando sobre
Write. El archivo queda de la siguiente forma:
GO ATHENA
# NON-UNIFORM GRID
LINE X LOC=0.00 SPAC=0.1
LINE X LOC=0.3 SPAC=0.02
LINE X LOC=1 SPAC=0.1
LINE Y LOC=0.00 SPAC=0.03
LINE Y LOC=0.2 SPAC=0.02
LINE Y LOC=1 SPAC=0.1
La primera lnea se denomina instruccin de autointerface

indicando que la siguiente parte de cdigo debe ser ejecutada utilizando
ATHENA.
18.4.2 Definicin del Sustrato Inicial
Hasta ahora slo se ha definido la estructura que servir de base
para la simulacin. El siguiente paso consiste en definir el sustrato sobre

el que se realizarn los procesos posteriores. Para ello se debe seleccionar
la opcin Mesh Initialize con lo que aparecer el siguiente men:
Figura 18.4.3 Mesh Initialize

En este men es posible definir diferentes parmetros del sustrato
como pueden ser el tipo de material, la orientacin cristalina o el tipo y
concentracin de impurezas que se van a implatar. De nuevo usando el
botn Write la informacin es transferida al archivo de inicio:
Captulo 18
# INITIAL SILICON STRUCTURE

INIT SILICON C.BORON=3.0E14 ORIENTATION=100 TWO.D
Ahora se debe ejecutar ATHENA pulsando Run para obtener la

estructura inicial.
DeckBuild genera un archivo llamado histoy01.str que permite
realizar simulaciones del tipo what if o visualizar en cualquier momento
la estructura. Una vez realizado este proceso, se obtiene un sustrato listo
para sufrir diferentes tipos de procesos.
18.4.3 Deposicin de Pelculas simples
La deposicin conforme puede ser utilizada para generar
estructuras multicapa. Este modelo es el ms simple y puede ser utilizado
cuando la forma exacta de la lmina depositada no es crtica. Para realizar
un paso de deposicin se debe seleccionar en el men
Process>Deposit>Deposit...
Este tipo de deposicin est seleccionada por defecto, a
continuacin se seleccionar una deposicin de xido de un espesor de

0.02 micras. Es recomendable que haya al menos dos lneas de mallado en
la zona crecida aunque si se quiere representar mejor la forma final de la
capa depositada se deben usar ms. El mallado est controlado por el
parmetro Grid Specification en el men de deposicin. Una vez
seleccionado el nmero de capas a incluir se pulsa de nuevo Write y la
ventana principal se actualizar como sigue,
# GATE OXIDE DEPOSITION

DEPOSIT OXIDE THICK=0.02 DIVISIONS=2
Captulo 18
Figura 18.4.4 Men de configuracin para una deposicin
de xido
El siguiente paso ser la deposicin de una capa de polisilicio
dopado con fsforo de 0.5 micras de espesor. Se debe elegir dicho
material y la concentracin puede fijarse en el cuadro de dilogo. Es
posible seleccionar un mallado ms fino para esta zona fijando el nmero
de capas en 10 con un espaciado nominal de 0.02 micras y localizndolo
en la posicin 0.0 correspondiente a la superficie. El cdigo queda de la
siguiente forma:
DEPOSIT POLY THICK=0.5 C.PHOSPHOR=5.0E19 DIVISIONS=10 \

DY=0.02 YDY=0.0 MIN.SPACING=0.001

Pulsando el botn Cont se contina la simulacin de ATHENA
de forma que se crea la estructura de tres capas definida con anterioridad.
El resultado puede observarse en la Figura 18.4.5
Captulo 18
Figura 18.4.5 Estructura generada tras la deposicin de

xido y polisilicio
18.4.4 Grabado Geomtrico
El siguiente paso en el proceso consiste en definir la puerta de
polisilicio. Para ello se debe seleccionar el proceso de grabado de la forma
Process - Etch - Etch... En el ejemplo siguiente se tiene una puerta de
polisilicio con el borde en X=0.3 micras con el centro situado en X=0.
Para ello se debe seleccionar Right en el apartado Geometrical type y
dar el valor 0.3 a Etch location (Figura 18.4.6).

Figura 18.4.6 Menu de Grabado
Una vez hecho sto se obtiene el siguiente cdigo
# POLY DEFINITION
ETCH POLY RIGHT P1.X=0.3
La estructura creada puede ser observada en la parte izquierda de

la Figura 18.4.8. Tambin es posible definir una forma arbitraria para el
grabado geomtrico utilizando la opcin Any shape, como puede ser
observado en la Figura 18.4.7
Captulo 18
Figura 18.4.7 Men de Grabado a medida

El cdigo generado para este caso es el siguiente:
# POLY DEFINITION
ETCH POLY START X=0.2 Y=-1
ETCH CONT X=0.4 Y=1
ETCH CONT X=2 Y=1
ETCH DONE X=2 Y=-1
A continuacin se muestra el resultado del grabado para las

opciones geomtrica normal (izda) o a medida (dcha)
Captulo 18
Figura 18.4.8 Resultado tras realizar grabado geomtrico

normal (izda) o definido por el usuario (dcha)
18.4.5 Reduccin del nmero de puntos del mallado en reas
no esenciales
Como se ha comentado con anterioridad, la calidad del mallado
es de extrema importancia para la consecucin de una buena simulacin.
El mallado generado hasta ahora ha permanecido intacto en las zonas que
no han sufrido procesos que afecten al grid. Existe una capacidad
denominada relajacin del mallado (Grid Relax) que permite incrementar
el espaciado de los puntos en ciertas zonas del dispositivo. Esta opcin
resulta muy til desde dos puntos de vista principales.
En primer lugar las zonas de mallado muy fino se propagan por
toda la estructura cuando slo resultan necesarios en ciertas zonas. En
segundo lugar reduciendo el nmero de puntos se consigue reducir de una

forma apreciable el tiempo de simulacin sin afectar a la precisin de la
simulacin en s. Estos parmetros pueden ser seleccionados en el
correspondiente men mostrado en la Figura 18.4.9
Figura 18.4.9 Men de parmetros de relajacin del

mallado
A continuacin se muestran los efectos de la aplicacin de esta
caracterstica a los procesos anteriores y en distintas zonas de la
estructura. El archivo de entrada ser modificado de la siguiente forma
segn la zona de la estructura en la que se cambie el mallado:
# RELAX EVERYWHERE
RELAX DIR.X=T DIR.Y=T
Captulo 18
# RELAX LOWER HALF OF THE STRUCTURE
RELAX X.MIN=0.00 X.MAX=1.00 Y.MIN=0.3 Y.MAX=1.00 DIR.X=T
DIR.Y=T
# RELAX LOWER HALF ONLY IN X-DIRECTION RELAX X.MIN=0.00

X.MAX=1.00 Y.MIN=0.3
Y.MAX=1.00 DIR.X=T DIR.Y=F
Quedando la estructura como se muestra en la Figura 18.4.10

Figura 18.4.10 Estructura resultante tras realizar
relajaciones del mallado con distintos parmetros
Bsicamente el algoritmo est diseado para seguir las siguientes
pautas de comportamiento:
Slo puede ser utilizado con mallado rectangular
Nunca se eliminan puntos adyacentes a la frontera de
Captulo 18
una regin
El rea a relajar debe tener, al menos, 5 x 5 puntos
No se permite formar tringulos obtusos
18.4.6 Reflexin de Estructuras
Hasta este punto se ha realizado el equivalente a la mitad de una
estructura MOSFET. En algn momento antes de definir los contactos o
exportar la estructura a un simulador de dispositivos se debe obtener la
estructura completa. En general esto se debe de realizar cuando la
estructura vaya a dejar de ser simtrica.
Para realizar esto con la estructura que se ha ido creando hasta
ahora se debe seleccionar Mirror en el men de instrucciones y se
aadir lo siguiente a la lnea de comandos:
STRUCT MIRROR LEFT
El resultado de esta operacin es el mostrado en la siguiente

figura:

Figura 18.4.11 Estructura final MOSFET con los
electrodos definidos
18.4.7 Especificacin de Electrodos
Normalmente, la estructura que se quiere crear va a ser utilizada
Captulo 18
en un simulador de dispositivos para ser caracterizada elctricamente.
Para ello es necesario definir los electrodos que servirn de contactos para
aplicar las distintas polarizaciones externas.
ATHENA puede asignar un electrodo a cualquier estructura de
siliciuro, metal o polisilicio. Por ejemplo si se deposita una lmina de
aluminio de 0.1 micras de espesor en toda la estructura y despus se
realiza un grabado en parte de ella utilizando la opcin Any Shape
DEPOSIT ALUMIN THICK=0.1

ETCH ALUMINUM START X=-0.8 Y=-20
ETCH CONT X=-0.8 Y=20
ETCH CONT X=0.8 Y=20
ETCH DONE X=0.8 Y=-20
El siguiente paso consiste en definir los electrodos en el men

Electrode en donde se debe especificar la posicin y el nombre de ste de
forma que se agregarn las siguientes tres lneas
ELECTRODE NAME=SOURCE X=-0.9

ELECTRODE NAME=DRAIN X=0.9
ELECTRODE NAME=GATE X=0.0
Para especificar el electrodo del sustrato se debe elegir en el

mismo men un electrodo de tipo Backside de forma que se aadir la
siguiente instruccin
ELECTRODE NAME=BACK BACKSIDE
Tras aplicar estos pasos se obtiene el resultado mostrado en la

Figura 18.4.12.
Captulo 18
Figura 18.4.12 Estructura final MOSFET con los

electrodos definidos
De esta forma se obtiene la estructura final que se quera simular.
A partir de ella, y una vez grabada, es posible generar un archivo de salida
con la caracterizacin del dispositivo para que ste sea caracterizado
elctricamente en otro simulador como puede ser PISCES o ATLAS.
Finalmente, a modo de ejemplo se muestran varios ejemplos de
dispositivos creados con ATHENA que pueden ser encontrados en el sitio
web de Silvaco www.silvaco.com

Figura 18.4.13 Estructura de Transistor Bipolar
Captulo 18
Figura 18.4.14 Estructura de dispositivos de carga
acoplados (CCD)

RESUMEN
En este captulo se ha presentado el simulador de procesos

ATHENA de la empresa Silvaco utilizado ampliamente tanto en la
industria como para propsitos de investigacin. Tras una descripcin de
las capacidades de la herramienta de simulacin, se han comentado los
distintos modelos que incluye y la integracin en el entorno visual
DeckBuild para UNIX. Finalmente se han descrito los procedimientos
para crear una estructura dada partiendo de la definicin del mallado hasta
la creacin de los electrodos utilizando como gua el proceso paso a paso
de definicin de una estructura MOSFET.
Captulo 18

REFERENCIAS
[1] ATHENA Users Manual. Silvaco Internacional. Santa Clara, CA.

2002
[2] Silvaco Internacional, http://www.silvaco.com
Captulo 18

Libro de Apoyo PDF

Загружено:

Сведения о документе

Оригинальное название

Авторское право

Доступные форматы

Поделиться этим документом

Поделиться или встроить документ

Параметры публикации

Этот документ был вам полезен?

Это неприемлемый материал?

Авторское право:

Доступные форматы

Libro de Apoyo PDF

Загружено:

Авторское право:

Доступные форматы

Nuevas Tecnologas en los

Dpto. Electrnica y Tecnologa de Computadores

En el presente tutorial estudiaremos dispositivos de estado

Figura 1.1.1 Esquema de la ordenacin atmica en un

La mayora de los semiconductores de inters son slidos

4 CAPTULO 1 FUNDAMENTOS DE SEMICONDUCTORES

En esta seccin veremos cul es la diferencia, desde dos puntos

1.2.1 Descripcin fenomenolgica

Adems, la conductividad de los semiconductores puede

1.2.2 Descripcin segn el tipo de enlace entre tomos

Se caracteriza porque los electrones estn fuertemente ligados a

SECCIN 1.2: METALES, AISLANTES Y SEMICONDUCTORES 5

Figura 1.2.1 Enlace inico

En los slidos formados con este tipo de enlace, los electrones

En este tipo de slidos, los electrones de la capa ms externa de

6 CAPTULO 1 FUNDAMENTOS DE SEMICONDUCTORES

Figura 1.2.2 Esquema de un slido covalente

En principio (cierto a T = 0 K), los electrones que forman el

1.2.3 Semiconductores (modelo enlace covalente)

En un semiconductor, la conduccin se puede llevar a cabo de

SECCIN 1.2: METALES, AISLANTES Y SEMICONDUCTORES 7

Figura 1.2.3 Creacin de un electrn libre y de un hueco

Figura 1.2.4 Movimiento de los electrones y de los huecos

El movimiento de los electrones ligados equivale al de "una

8 CAPTULO 1 FUNDAMENTOS DE SEMICONDUCTORES

En principio, los huecos y electrones libres se crean por pares

Se obtiene por substitucin de un tomo de silicio por algn

SECCIN 1.2: METALES, AISLANTES Y SEMICONDUCTORES 9

determinado por la concentracin de impurezas donadoras, que se puede

Figura 1.2.5 Semiconductor tipo N (con impurezas

Estos materiales se obtienen por la substitucin de un tomo de

10 CAPTULO 1 FUNDAMENTOS DE SEMICONDUCTORES

Figura 1.2.6 Semiconductor tipo P (con impurezas

1.2.4 Modelo de bandas de energa

El modelo de bandas de energa resulta muy til para el estudio

SECCIN 1.2: METALES, AISLANTES Y SEMICONDUCTORES 11

pasar a la de conduccin. De hecho, el ancho de la banda prohibida es

Figura 1.2.7 Diagrama de bandas de un metal (a), un

Semiconductores dopados en el modelo de bandas de energa

12 CAPTULO 1 FUNDAMENTOS DE SEMICONDUCTORES

En este apartado daremos respuesta a las siguientes preguntas:

Primero veremos cuntos estados pueden ocupar los electrones

1.3.1 Densidad de estados

SECCIN 1.3: ESTADSTICA DE SEMICONDUCTORES 13

1.3.2 Ocupacin de los estados en las bandas de

La funcin de distribucin de Fermi-Dirac

Los estados de las bandas de conduccin y valencia no estn

Como puede observarse, la funcin de distribucin depende de la

Por otra parte, si f(E,T) es la probabilidad de que un estado de

14 CAPTULO 1 FUNDAMENTOS DE SEMICONDUCTORES

Figura 1.3.1 Funcin de Fermi-Dirac para varias

Figura 1.3.2 Funcin de distribucin de Fermi-Dirac y

Finalmente, comentaremos que el nivel de Fermi es un potencial

Ocupacin de los estados en las bandas de conduccin y valencia

El nmero de electrones con energa E es gc(E)f(E) y el de

SECCIN 1.3: ESTADSTICA DE SEMICONDUCTORES 15

Hemos denominado a la posicin del nivel de Fermi en el semiconductor

Prob. 0.5 0.5

Figura 1.3.3 Posicin del nivel de Fermi en un

1.3.3 Concentracin de portadores en equilibrio trmico

mientras que la de huecos en la banda de valencia es:

El subndice 0 indica que estas expresiones son vlidas en situacin de

16 CAPTULO 1 FUNDAMENTOS DE SEMICONDUCTORES