Академический Документы
Профессиональный Документы
Культура Документы
CONSTRUCCIN DE UN CONVERSOR
ANLOGO/DIGITAL
Cormn Hijar, Jim Irvin
Quispe Enriquez, Miriam Yoya
Fluker Cueva, Anthony
Facultad de Ingeniera Elctrica y Electrnica, Universidad Nacional de Ingeniera
Lima, Per
jcorman@uni.pe
mq2593@gmail.com
ant.fluker@gmail.com
INTRODUCCIN
El siguiente Informe Final muestra las simulaciones de los circuitos implementados as como el
desarrollo de la experiencia realizado en el laboratorio.
II. TEORA
Estos dos
procesos
A. Conversor Analgico-Digital
En un CAD de N bits hay 2N estados de salida y su El CAD es un dispositivo no lineal, por lo que no
resolucin (porcin ms pequea de seal que tiene sentido la consideracin de funcin
produce un cambio apreciable en la salida) se expresa transferencia. Su relacin entrada-salida viene dada
como 1/2N (una parte en el nmero de estados). Con por una caracterstica escalonada. La figura 3
frecuencia la resolucin se expresa a partir del representa caracterstica ideal de un CAD de 3 bits.
margen de entrada del convertidor para definir el En ella se consideran los puntos de decisin situados
intervalo de cuantizacin o espacio de 1 LSB (Least en el centro de cada intervalo de
Significant Bit; bit menos significativo).
RC.
TABLA1
Valores reales de la Valores digitales de Experimentalmente se obtuvo la siguiente tabla
seal de entrada la salida
TABLA3
0.01 00000001
Valores reales de la Valores digitales de
0.03 00000010
seal de entrada la salida
0.05 00000011
<0 , 0.01> 00000001
0.07 00000100
[0.01 , 0.03> 00000010
0.09 00000101
[0.03 , 0.05> 00000011
0.11 00000110
[0.05 , 0.07> 00000100
0.13 00000111
[0.07 , 0.09> 00000101
0.15 00001000
[0.09 , 0.11> 00000110
0.17 00001001
[0.11 , 0.13> 00000111
0.19 00001010
[0.13 , 0.15> 00001000
0.21 00001011
[0.15 , 0.17> 00001001
0.23 00001100
[0.17 , 0.19> 00001010
0.25 00001101
[0.19 , 0.21> 00001011
0.27 00001110
[0.21 , 0.23> 00001100
0.29 00001111
[0.23 , 0.25> 00001101
[0.25 , 0.27> 00001110
B. Verifique los rangos de cambio de los [0.27 , 0.29> 00001111
niveles de salida con respecto a las
C. Cul es la frecuencia mxima de la seal
variaciones de entrada.
de entrada que permite ser digitalizada por
En el circuito implementado una entrada el conversor digital construido.
analgica que vara de 0 a 5v, adems de 8 bits
de salida, los cuales determinan un intervalo de La frecuencia de trabajo caracterstica del
valores [an ,an+1> del voltaje de entrada para conversor ADC0804 es de 10KHz. Ya que el
cierto valor digital en la salida que se calcula tiempo de conversin es de 100us. Esto es con
fcilmente de la siguiente manera. la condicin de que fCLK = 640 KHz , entonces
veremos si esta condicin se cumple. Teniendo
5 una f CLK determinado de la siguiente manera: de
an+1 - an = 8
2 1 =0.019608 la fig. 10, observamos que R11=10K y
C1=150pF. Entonces:
TABLA2
Lo cual es un valor aproximado a fCLK = 640
KHz.Calcularemos exactamente la frecuencia
de muestreo, siendo ste un ADC de 8 bits.
Entonces:
f CLK
f s=f muestreo= =75.76 KHz
8
fs
f m= =37.88 KHz
2
1pF
C1
4
TR
CV
5v
1 8
GND VCC
DC
TH
Q
555
U1
6
3
470k
R12
1k
R3
5v
50k
RV1
10k
R11
86%
150pF
C2
19
10
7
6
8
5
4
3
2
1
ADC0804
U2
VIN-
VIN+
CLK R
VREF/2
D GND
A GND
INTR
CLK IN
WR
RD
CS
DB7(MSB)
DB0(LSB)
VCC
DB6
DB5
DB4
DB3
DB2
DB1
11
12
13
14
15
16
17
18
20
5v
2200
R9
2200
R8
2200
R7
2200
R6
2200
R5
2200
R4
2200
R1
2200
R10
SIMULACIN
LED
LED
D8
LED
D7
LED
D6
LED
D5
LED
D4
LED
D3
LED
D2
D1
VI.
VIII. BIBLIOGRAFA
[1] Sebastian M. J., Application - Specific Integrated
Circuits, Addison Wesley, 2000.