CIRCUITOS LOGICOS

CIRCUITOS BIESTABLES

DIDER
JUAN DANIEL
LUIS DUBAN VERJEL ARMESTO

UNIVERSIDAD FRANSISCO DE PAULA SANTANDER, OCAA

INGENIERIA DE SISTEMAS
2017
 CIRCUITOS LOGICOS
CIRCUITOS BIESTABLES

INEGRANTES
DIDER COD:
JUAN DANIEL COD:
LUIS DUBAN VERJEL ARMESTO COD: 191135

DOCENTE
DIANA

UNIVERSIDAD FRANSISCO DE PAULA SANTANDER, OCAA

INGENIERIA DE SISTEMAS
2017
 INTRODUCCION

En el presente trabajo se presenta el estudio de los circuitos biestables o tambin

llamados FLIP - FLOP, desempeando stos, un papel muy importante en la
electrnica digital, ya que ellos son usados para medir frecuencia, computar
tiempo, generar seales en secuencia, memorizar registros (words), etc. Debido a
que existen varios circuitos biestables, todos ellos tienen un fin primordial
almacenar un bit binario, representado por un estado elctrico alto o bajo.
BIESTABLES
Los circuitos biestable, en efecto, provee una memoria, ya que puede "recordar" el
ltimo estado en el que haba sido colocado, el cual pueden adoptar dos estados
estables 0 y 1 , por ello recibe el nombre de biestable . Existen cuatro tipos de
biestables ( RS, JK, D, T ) en donde el circuito secuencial ms simple es un Flip-
Flop tipo RS.
El biestable bsico es el RS. Tiene dos entradas S(set) y R(reset), y tiene dos
salidas complementarias Q (qn) y Q negado, tiene adems una entrada CLK(reloj)
que viene a ser una entrada de habilitacin:

Por otro lado el biestable JK probablemente sea el mas usado en los circuitos
secuenciales lgicos, por su capacidad para CONTAR y DIVIDIR. Dispone de tres
entradas sncronas J y K, para especificar la operacin y CLK, para disparar el
biestable. Tambin consta de dos entradas asncronas PR y CLR, y por supuesto
dos salidas complementarias.
El biestable D, Tambien llamado latch, cuenta esta vez, con una entrada D(datos)
y dos salidas de estados complementarias, Q. Cuenta adems con una entrada de
CLK(reloj), que funciona como habilitador disparando el biestable. Tambin
puede contar con dos entradas ms, conocidas por PR (de preset: reiniciar) y CLR
(de clear: despejar).
El Biestable D que aparece en la figura, puede funcionar de dos formas:
Sncrona: usa una seal de reloj.
Asncrona: usa las seales PR Y CLR.
De forma sncrona lo hace de la siguiente manera: Si la transicin de la seal de
reloj es de bajo a alto (o sea, de 0 a 1) se traslada el dato D a la salida, se dice
que el biestable ha sido disparado por la seal de reloj. Si por el contrario la
transicin en el pulso de reloj es de estado alto a bajo (o sea, pasa de 1 a 0) el
biastable no responde.
Las entradas PR y CLR son lo que se llaman entradas asncronas, pues
independientemente de cmo est la seal de reloj, reiniciarn (pondrn un 1 en la
salida) o despejarn (pondrn un 0 en la salida) el biestable.
El biestable es un dispositivo de almacenamiento temporal de 2 estados (alto y
bajo). El biestable T cambia de estado ("toggle" en ingls) cada vez que la entrada
de reloj se dispara mientras la entrada T est a nivel alto. Si la entrada T est a
nivel bajo, el biestable retiene el nivel previo. Puede obtenerse al unir las entradas
de control de un biestable JK, unin que se corresponde a la entrada T.