Академический Документы
Профессиональный Документы
Культура Документы
CAPITULO I
CONTENIDOS:
OBJETIVOS:
1
SISTEMAS DIGITALES SECUENCIALES
REPRESENTACIN EN DIAGRAMA DE
BLOQUES
2
SISTEMAS DIGITALES SECUENCIALES
x1 z1
CIRCUITO
.
COMBINACIONAL zm
xn
3
SISTEMAS DIGITALES SECUENCIALES
x1 z1
.
xn CIRCUITO zm
COMBINACIONAL
y1 ... yr Y1 ... Yr
MEMORIA
4
SISTEMAS DIGITALES SECUENCIALES
z g ( x, y )
Y h ( x, y )
Donde:
z1 x1 y1 Y1
z x y Y
z 2 , x 2 , y 2 , Y 2
... ... ... ...
zm xn yr Yr
5
SISTEMAS DIGITALES SECUENCIALES
Estado siguiente
Y
z
x/
Estado actual
6
SISTEMAS DIGITALES SECUENCIALES
7
SISTEMAS DIGITALES SECUENCIALES
Entrada
Estado x
actual
y Y/z
Estado siguiente/salida
8
SISTEMAS DIGITALES SECUENCIALES
a) Su diagrama de estados.
b) La secuencia de estados.
c) La secuencia de salida.
x
0 1
[y1, y2]
A D/0 C/1
B B/1 A/0
C C/1 D/0
D A/0 B/1
Estado Inicial: A
Secuencia de entrada: 0 1 0 0 0 1 1 0 0
9
SISTEMAS DIGITALES SECUENCIALES
Solucin:
Debemos notar en primer lugar que los cuatro
posibles estados dados por las dos variables de
estado han sido codificados con letras
maysculas (A, B, C y D) para simplificar la
representacin.
Resumiendo lo dicho:
Entradas: x=0
x=1
10
SISTEMAS DIGITALES SECUENCIALES
Salidas: z=0
z=1
1/1
0/1
A C
0/0
1/0
1/0
0/0
B D
0/1 1/1
11
SISTEMAS DIGITALES SECUENCIALES
Instante 0 1 2 3 4 5 6 7 8
Est. actual A D B A D A C C D
Entrada 0 1 1 0 0 1 0 1 0
Est. Siguiente D B A D A C C D A
Salida 0 1 0 0 0 1 1 0 0
x
0 1
A B/0 C/1
B C/1 B/0
C A/0 A/1
12
SISTEMAS DIGITALES SECUENCIALES
Instante 0 1 2 3 4 5 6 7 8 9
Est. actual A B C A B B B C A B
Entrada 0 0 1 0 1 1 0 1 0 1
Est. Siguiente B C A B B B C A B B
Salida 0 1 1 0 0 0 1 1 0 0
0/0
1/1
1/1
0/0
B C
1/0 0/1
13
SISTEMAS DIGITALES SECUENCIALES
14
SISTEMAS DIGITALES SECUENCIALES
SET
RESET
15
SISTEMAS DIGITALES SECUENCIALES
SET
RESET
CLK
1.3. LATCHES
16
SISTEMAS DIGITALES SECUENCIALES
0
0
0
0
0 Q
S 0
17
SISTEMAS DIGITALES SECUENCIALES
1
Q
S 1 1
1
0 Q
S 1
18
SISTEMAS DIGITALES SECUENCIALES
0
Q
S 0 0
0 1 0
R 0
1
Q
Fig. 1.12: Salida no invertida.
19
SISTEMAS DIGITALES SECUENCIALES
1 0 1
R 1
0
Q
Fig. 1.13: Entrada R = 1.
1 0 1
R 0
0
Q
Fig. 1.14: Entrada R = 0.
20
SISTEMAS DIGITALES SECUENCIALES
Q
Q
R
Q
S N1 Q
N2
21
SISTEMAS DIGITALES SECUENCIALES
Q
S N1 Q
N2
22
SISTEMAS DIGITALES SECUENCIALES
S
N1 Q
N2 Q
R
S
Q
Q
R
23
SISTEMAS DIGITALES SECUENCIALES
S S
N1 Q
N2 Q
R
R
24
SISTEMAS DIGITALES SECUENCIALES
En conclusin:
con S = 1, Q = 1 y Q` = 0 (set)
con R = 1, Q` = 1 y Q`` = Q = 0 (reset)
25
SISTEMAS DIGITALES SECUENCIALES
S
Q
Q
R
S
Q
Q
R
26
SISTEMAS DIGITALES SECUENCIALES
S
Q
Q
R
27
SISTEMAS DIGITALES SECUENCIALES
28
SISTEMAS DIGITALES SECUENCIALES
29
SISTEMAS DIGITALES SECUENCIALES
30
SISTEMAS DIGITALES SECUENCIALES
Entradas
Estado Estado
de
actual siguiente
excitacin
S R Q Q*
0 0 0 0
Ningn cambio
0 0 1 1
0 1 0 0
Reset
0 1 1 0
1 0 0 1
Set
1 0 1 1
1 1 0 x
No permitido
1 1 1 x
SR
0d d0
10
0 1
01
31
SISTEMAS DIGITALES SECUENCIALES
SR
00 01 11 10
Q
0 0 0 - 1
1 1 0 - 1
Q*
Q* = S + R` Q
S S
Q
R Q
R
32
SISTEMAS DIGITALES SECUENCIALES
S
Q
Q
R
33
SISTEMAS DIGITALES SECUENCIALES
S
S
Q
Q
R
R
34
SISTEMAS DIGITALES SECUENCIALES
CSR 0d
10d d/1
0dd/ 110 d0
0 1
101
RQ
CS 00 01 11 10
00 0 1 1 0
01 0 1 1 0
11 1 1 x x
10 0 1 0 0
Q* = S C +R` Q + C` Q
35
SISTEMAS DIGITALES SECUENCIALES
CONSIDERACIONES DE TIEMPO
36
SISTEMAS DIGITALES SECUENCIALES
th th
C tsu tsu
Q
tw
37
SISTEMAS DIGITALES SECUENCIALES
38
SISTEMAS DIGITALES SECUENCIALES
MAESTRO ESCLAVO
S S Q QM S Q
C C
Q Q
R R R
CLK
S Q
CLK
Q
R
39
SISTEMAS DIGITALES SECUENCIALES
40
SISTEMAS DIGITALES SECUENCIALES
41
SISTEMAS DIGITALES SECUENCIALES
CLK
42
SISTEMAS DIGITALES SECUENCIALES
S R Q CLK Q*
0 0 0 _ 0
Sin cambio
0 0 1 _ 1
0 1 0 _ 0
Reset
0 1 1 _ 0
1 0 0 _ 1
Set
1 0 1 _ 1
1 1 0 _ x
Prohibido
1 1 1 _ x
43
SISTEMAS DIGITALES SECUENCIALES
SR
0d
d0
10
0 1
01
Fig. 1.37: Diagrama de Estados.
Q* = S + R` Q
44
SISTEMAS DIGITALES SECUENCIALES
MAESTRO ESCLAVO
D D Q QM D Q
Q Q
C C
CLK
45
SISTEMAS DIGITALES SECUENCIALES
D Q
Q
CLK
46
SISTEMAS DIGITALES SECUENCIALES
CLK
47
SISTEMAS DIGITALES SECUENCIALES
D Q CLK Q*
0 0 _ 0
Almacenar 0
0 1 _ 0
1 0 _ 1
Almacenar 1
1 1 _ 1
48
SISTEMAS DIGITALES SECUENCIALES
D
0 1
1
0 1
Q* = D
49
SISTEMAS DIGITALES SECUENCIALES
J K Q CLK Q*
0 0 0 _ 0
Sin cambio
0 0 1 _ 1
0 1 0 _ 0
Reset
0 1 1 _ 0
1 0 0 _ 1
Set
1 0 1 _ 1
1 1 0 _ 1
Inversin
1 1 1 _ 0
50
SISTEMAS DIGITALES SECUENCIALES
JK
0d d0
1d
0 1
d1
Fig. 1.42: Diagrama de estados del FF JK.
JK
00 01 11 10
Q
0 0 0 1 1
1 1 0 0 1
Q* = K` Q + J Q`
51
SISTEMAS DIGITALES SECUENCIALES
D Q
Q
CLK
CLK
J Q
CLK
Q
K
52
SISTEMAS DIGITALES SECUENCIALES
T Q CLK Q*
0 0 _ 0
Mantenimiento
0 1 _ 1
1 0 _ 1
Inversin
1 1 _ 0
53
SISTEMAS DIGITALES SECUENCIALES
T
0 0
1
0 1
1
Fig. 1.45: Diagrama de estados del FF T.
T J Q
CLK
Q
K
54
SISTEMAS DIGITALES SECUENCIALES
Q* = T` Q + T Q`
55
SISTEMAS DIGITALES SECUENCIALES
Cl
? Q
CLK
Q
?
Pr
56