Академический Документы
Профессиональный Документы
Культура Документы
INGENIERIA EN ELECTRONICA
Fecha: 01/06/2011
Nivel: 5G-1
Todos los cuatro FF-AN pueden implementarse siguiendo las rdenes de un FF-D-AN a su
entrada como muestra el dibujo esquemtico. El FF-D hace de puerta (Cerrojo). Cada pulso
en el clock har que la seal entre al sistema (como salida del FF-D-AN) y salga la misma a
la salida final respetando la tabla de verdad del FF esclavo. As, si el esclavo es un FF-X-
AN, todo el conjunto se comporta como un FF-X-ME aqu X puede ser un FF o bien
tambin un sistema secuencial complejo.
ALARMA CON FLIP FLOPS
El circuito presentado es una simple alarma basada en configuracin flip/flop bajo un
integrado 4093 de fcil adquisicin, su construccin es muy sencilla y nos muestra como
podemos "jugar" con las configuraciones de este tipo de compuertas.
El funcionamiento es el siguiente:
Tenemos como censor una fotocelda la cual al recibir la luz es acoplada a una de las
compuertas AND la cual tiene como referencia las resistencias de 10K y 1M, a la salida de
estas tenemos un led indicador de estado mientras que el otro extremo es conectado a otra
NAND la cual mediante el trimmer preset de 10K ajusta la respuetsa de disparo de la
alarma la cual es emitida por el piezo controlado por el BC547B.
En esta figura podemos apreciar la configuracin de dos censores fotocelda y censores
magnticos con referencia hacia positivo o negativo de acuerdo al control que queramos dar
al circuito.
El T es til para contar. Una seal repetitiva en la entrada de reloj hace que el biestable
cambie de estado por cada transicin alto-bajo si su entrada T est a nivel 1. La salida de un
biestable puede conectarse a la entrada de reloj de la siguiente y as sucesivamente. La
salida final del conjunto considerado como una cadena de salidas de todos los biestables es
el conteo en cdigo binario del nmero de ciclos en la primera entrada de reloj hasta un
mximo de 2n-1, donde nes el nmero de biestables usados.
Uno de los problemas con esta configuracin de contador (ripple counter en ingls) es que
la salida es momentneamente invlida mientras los cambios se propagan por la cadena
justo despus de un flanco de reloj. Hay dos soluciones a este problema. La primera es
muestrear la salida slo cuando se sabe que esta es vlida. La segunda, ms compleja y
ampliamente usada, es utilizar un tipo diferente de contador sncrono, que tiene una lgica
ms compleja para asegurar que todas las salidas cambian en el mismo momento
predeterminado, aunque el precio a pagar es la reduccin de la frecuencia mxima a la que
puede funcionar.
Una cadena de biestables T como la descrita anteriormente tambin sirve para la divisin de
la frecuencia de entrada entre 2n, donde n es el nmero de biestables entre la entrada y la
ltima salida.
CONCLUSIONES
BIBLLIOGRAFIA
- http://medusa.unimet.edu.ve/sistemas/bpis03/contadores_asincronos.htm
- http://www.mailxmail.com/curso-electronica-digital/circuitos-biestables-flip-flop-
basico-rs-1
- http://es.wikipedia.org/wiki/Biestable