UNIVERSIDAD AUTONOMA DE NUEVO

LEN
FACULTAD DE INGENIERA MECNICA Y
ELCTRICA

SISTEMAS DIGITALES
SEMESTRE: ENERO-JUNIO 2016

Resumen Diseo Secuencial

Ing. Oralia Zamora Pequeo

JULIO HUMBERTO BELMONTES PAROCUA

1614781
ANDRES BENAJAMIN MARTINEZ PEREZ 1592727
MARIO ALBERTO HERRERA LOPEZ 1553698
HORA: N4 DIAS: 1,3 Y 5
 CD. UNIVERSITARIA, SAN NICOLAS DE LOS GARZA N.L.
FECHA 18/05/2016
Diseo Secuencial
Sistemas Secuenciales
El sistema secuencial tiene una retroalimentacin entre la entrada y la salida.
Se caracterizan por estar gobernados por seales de reloj, se obtiene
dividiendo la seal principal.
Si todos los circuitos del sistema poseen la misma seal de reloj, el sistema se
denomina sncrono y en caso contrario asncrono.

Tabla de Estados
Es un listado de los estados de un sistema digital.
El mximo nmero de estados de un sistema digital est limitado por el
nmero de Flip-Flop, el nmero de estos estados es igual a 2 n
Las tablas de estados deben contener la siguiente informacin:
a) Los estados presentes Qn indicados por un nmero binario.
b) Los estados prximos Qn+1 para todas las combinaciones de Qn y la
entrada del sistema.
c) Las salidas correspondientes a cada una de estas combinaciones.

Diagrama de Transicin
Es la representacin grfica en el comportamiento de un sistema de un sistema
secuencial, cada uno se representa por un circuito y cada transicin por una
flecha que parte de un estado y termina en otro o el mismo.
Una flecha que sale de un estado y regresa al mismo indica que el sistema
no experimente ninguna transicin.

Reduccin de estados
En un sistema secuencial se presentan estados redundantes o prescindibles
que al eliminarlos se puede reducir la cantidad de Flip-Flop necesarios para su
implementacin.
La tcnica de reduccin se basa precisamente en estos estados redundantes a
los que se les da el nombre de estados equivalentes.

SISTEMAS SECUENCIALES DE MAS DE 2 ESTADOS

El diseo secuencial de ms de 2 estados implica adems de la reduccin de
estados la asignacin de los estados.
Conforme aumenta la cantidad de estados, aumenta tambin la posibilidad de
seleccin de un estado apropiadamente.

REDUCCION DE ESTADOS
En un sistema digital suele presentarse estados redundantes o prescindibles y
se les da el nombre de estados equivalentes.
Una vez formada la tabla, hay que identificar a los estados equivalentes.
Dos estados son equivalentes si cualquiera de sus estados especificados y
seales de salida, corresponden al mismo estado, para todas las
combinaciones de las entradas.

CONTADORES
Un CONTADOR se define como un sistema digital de propsito especial
diseado para contar el nmero de transiciones a la entrada del bloque (Ck).
Las salidas de un contador generalmente son las Qs de los FLIP FLOPS.

RESET
La entrada de RESET a un contador lo obliga a regresar al estado original en
forma asincrnica (independientemente al Ck).

CONTADORES AUTO RESTABLECIENTES

Puede presentarse el caso de un conductor que no tenga 2n FF-ESTADOS es
decir que alguno de sus estados se encuentre aislado, se debe considerar que
se puede caer en ese estado aislado.
En tal caso el contador se puede quedar obstruido en ese estado.

CONTADORES ASCENDENTE/DESCENDENTE
Los contadores ascendente / descendente tambin conocidos como UP / DOWN
son contadores con una o ms entradas de control que determinan el sentido
de la generacin de la secuencia de salida.

CONTADORES A PARTIR DE REGISTROS DE

CORRIMIENTO
Los registros de corrimiento son una alternativa para el diseo de contadores y
generadores de secuencia.

CONTADORES ASINCRONOS
Una desventaja que presenta el tipo de conexin de reloj de estos contadores,
es que para cada FF hay un tiempo de retardo tp, como la salida de un FF va
conectada de Ck de otro FF los tp se acumulan, manifestndose sobre todo en
contadores de muchos bits.