DISEO Y CONSTRUCCIN

**\L

MULTIMETRO DIGITAL

Tesis previa a la obtencin

del Ttulo de Ingeniero en
la especial i zacin de Elec-
trnica y Telecomunicaciones
de la Escuela Politcnica Na_
cional .

ALEXIS KAROLYS - MARTNEZ

QUITO

MARZO DE 1.974
7*31
-C?
t>

Certifico que este trabajo ha sido

realizado en su totalidad por el

seor ALEXIS KAROLYS M.

i
Ing. Mauricio Vega

CONSULTOR DE TESIS

Quito, Marzo de 1.974

I
IR""?.
 R A D E C I M I E N T O

me han b r i n d a d o los conocimientos de I n g e n i e r a .

A los Ingenieros Heerbert Jacobson y M a u r i c i o Vega, que
g u i a r o n la r e a l i z a c i n del presente trabajo.
Y a todas a q u e l l a s personas q u e , de una u otra forma, han
i/s\ los Profesores de l a Escuela
^ c o n t rPi ob luiitdoc npara
i c a Nela c ilogro
o n a l que
de esta Tesis.

Q u i t o , Marzo de 1.974
 N D I C E

INTRODUCCIN . . . . . . . 1
<C
. - CAPITULO I

^ - EXPOSICIN DEL PROBLEMA 3

ESPECIFICACIN DEL MULTIMETRO Y DISEO A BLOQUES . . 5
1.a Diseo A Bloques Del Sistema de Atenuacin . . . 5
l.b Diseo A Bloques del Sistema de Amplificacin
y Rectificacin .6
l.b.l Sistema De Amplificacin 6
l.b.2 Sistema de Rectificacin 7
l.c.Diseo a Bloques del Convertidor Analgico Digital . . . . . . 7
^ l.c.l. Anlisis Matemtico 10
^ l.c.2. Ventajas . . . . . 10
I
-A l.c.3. Errores 10
V -
l.d.Diseo a Bloques de la Lectura Digital del Sistema 15
l.d.l. Indicacin ptica -. . . .18
CAPITULO II
* DISEO CIRCUITAL DEL MULTIMETRO 22

rt 2.a. Diseo de los Atenuadores 22

2 : a : l : Sistema de Atenuacin para Voltajes 22

2 . a . 2 . Diseo del Sistema de Amplificacin para V o l t a j e s . . 23

2 . a . 3 . Sistema de Escalas para Corrientes 26

2 . a . 4 . Sistema de Escalas para Resistencias 30

'*?
2 . a . 5 . Protecciones 33
i 2.b. Diseno del Sistema de Rectificacin 34
2.c. Diseo del Convertidor Analgico Digital 36
 Z . c . l . Clculo de R] C] 36

2 . c . 2 . Clculo de R2 C2 37

> 2 . C . 3 . Clculo de R3 R 4 39

-^ 2 . C . 4 . Clculo de R5 Ru6 40

2.C.5. Seleccin de los Amplificadores Operacionales . . . . 40

2.d. Lectura Digital del Sistema 41
Z.d.l. Diseo del Reloj 41
2.d.2. Diseo de los Contadores 43
2.d.3. Diseo del Sistema de Conmutacin 47
2.d.4. Circuito para la Deteccin de Cero 49
2.d.5. Anlisis Matemtico 52
^ 2.d.6. Clculo de R6, Ry y C4 58
-?
2.d.7. Circuito de Polaridad 58
X
r 2.d.8. Conmutacin 59
' y

2.d.9. Circuito de Acoplamiento ; . 66

2.d.lO Producto Lgico Intercalado entre el Codificador
ms Significativo y su respectivo Retenedor 68
2.d.ll Monoestable 71
CAPITULO III
3 CONSTRUCCIN Y RESULTADOS EXPERIMENTALES . . . 72
3.a. Convertidor A/D 72
3.b. Sistema de Atenuacin y Amplificacin 74
3.c. Sistema de Fuentes 77
^ . - FUENTES DE VOLTAJE CONTINUO 78
- ESPECIFICACIONES DEL MULTIMETRO DIGITAL 86
CAPITULO IV
ANLISIS ECONMICO 89
 -1-

I N T R O D U C C I O N

Una de las caractersticas de los pases centrales (desarro-

liados) es la estrecha relacin que existe entre la industria y las
universidades en el campo de la investigacin, as pues, algn proble-
ma suscitado en la industria es resuelto en sus propios laboratorios o
en las Universidades y generalmente los temas de tesis son las solucio_
nes, o parte de stas, a dichos problemas. En los pases dependientes
(subdesarrollados) como el nuestro, donde la industria es incipiente,
la principal relacin entre sta y las universidades se da en la medi-
da en que la segunda forma tcnicos capaces de comprender la maquina-
ria y las soluciones importadas. Este factor, producto del sistema en
que vive el Ecuador, hace que nuestras Universidades no generen una
tecnologa propia, peor an, den un avance cientfico por s solas,
transformndose de esta manera en entidades apndices de los centros de
investigacin de los pases desarrollados, situacin que a la vez ayuda
a que se estrechen los lazos de dependencia tecnolgica que tanto dao
hacen al pas.
Uno de los deberes ms importantes que deben imponerse las
Universidades Ecuatorianas es el tratar de romper, en la medida que sea
posible, dicha dependencia. Los temas de tesis pueden cumplir un papel
primordial en esta meta, por lo menos en la primera etapa que sera la
de absorver y adecuar a nuestra realidad la tecnologa extranjera.

Este trabajo sugerido por mi Director de Tesis es una asimi-

lacin de la Tecnologa del Multmetro Digital, ya desarrollado en los
 -2-

pases centrales, con miras a la produccin.

Teniendo como objetivo lo mencionado, la tesis no explica

la teora digital bsica como tampoco cubre reas ya tratadas por

otras personas en trabajos similares al presente.

La disposicin de los captulos es la siguiente:

El captulo I trata sobre el diseo a bloques de cada una

de las partes del multmetro.

El captulo II trata sobre el diseo detallado del mult-

metro.

El captulo III versa sobre la construccin y dificultades

encontradas en sta, as como la presentacin de datos experimentales,

En el captulo IV se puntualizan algunas conclusiones del

trabajo y la posibilidad de industrializacin.

 -3-

C A P I L UL O I

EXPOSICIN DEL PROBLEMA:

El desarrollo de la ciencia y la tcnica en general tienen

una interrelacin directa con el desarrollo de la tcnica de experi-
mentacin y medicin de los fenmenos, as pues, un avance suscitado
en una de ellas hace que se adelante en la otra.
En la actualidad gran parte de los instrumentos de medida
clsicos, cuya lectura est dada por el desplazamiento de una aguja,

han sido o estn siendo substituidos por aparatos digitales, cuya

principal caracterstica es la de tener lectura directa en una panta-
lia de la medicin buscada.

A ms de la facilidad de lectura, existen otras ventajas del

multmetro digital sobre el clsico como: precisin, durabilidad, man-
tenimiento, conflabilidad, facilidad de diseo.
La facilidad de diseo se debe al desarrollo de la electr-
nica en el campo de los circuitos integrados, que no son ms que paque_
tes en cuyo interior existen muchsimos elementos que realizan funcio-
nes presealadas, siendo necesario slo el conocimiento de las mismas y
las especificaciones de trabajo. Generalmente, el costo de un integra-

do es mucho menor que el costo de diseo y construccin del mismo con

elementos comunes. Esto ha hecho que el trabajo del ingeniero se re-
duzca en mucho al diseo de bloques.
El multmetro diseado deber medir voltajes DC-AC, corrien_
tes DC-AC y resistencias, en el mayor rango y exactitud posible.
 -4-

En general, el Multmetro est constituido por los bloques

mostrados en la figura N 1.

r;
.-SISTEMAS CONV.ERT:IDOI >
Seal JCL DE" _ fc. "DECODTFICA fe. PANIALLA-
ATENUACIN ^ -ANALGICO ~
medirse' Y DIGITAL DOR
"AMPLIFICA.

Figura N 1

La seal a medirse entra a un sistema de atenuacin o ampli_

ficacin segn la escala escogida. Luego es transformada a una seal
digital, que es con la que trabajan los circuitos lgicos y, a la vez,
cuantificada; esta funcin lo hace el convertidor analgico digital.
La seal digital cuantificada es convertida a una seal numrica deci_
mal, comprensible para las personas, a travs de un decodificador.
Por ultimo, la seal es proyectada en una pantalla.
 -5-

E S P E C I F I C A C I N D E L M U L T I M E T R O Y

D I S E O A B L O Q U E S

El diagrama a bloques del Multmetro es el siguiente:

SEAL A ATENUADORES
MEDIRSE Y
AMPLIFICAD.

RELOJ

DECODIFICA-
DORES

PANTALLA

Figura N 2

1.a.- DISEO A BLOQUES DEL SISTEMA DE ATENUACIN

El convertidor A/D puede recibir un voltaje mximo fijo, es-
te voltaje hace que se proyecte en la pantalla la mxima lectura. Por
lo tanto si se desea medir seales mayores o menores que dicho voltaje,
habr que atenuarlas o amplificarlas respectivamente hasta que alcancen
el voltaje mximo o proporcional a ste.
 -6-

Como se ver en un. futuro el voltaje mximo de entrada al

convertidor A/D es de 5V y si se desea medir voltajes de 20V, 200V,
2000V (ver figura N 3), estos voltajes deben ser atenuados 5/20,
5/200 y 5/2000 respectivamente, antes de entrar al convertidor A/D.
La seleccin del factor de atenuacin dar la escala del
trabajo.

SISTEMA DE ATENUACIN

2V-20V

Voltaje fl Medirse
irse f
20V-20Q V 5V ai convertidor
A/D

Figura N 3
l.b.- DISEO A BLOQUES DEL SISTEMA DE AMPLIFICACIN Y RECTIFICACIN

l.b.l.- Sistema de Amplificacin

Si las seales a medirse representan voltajes menores que el

voltaje mximo de entrada al convertidor A/D, habr que amplificarles

hasta que alcancen el nivel del voltaje mximo o proporcional a ste.

Asi por ejemplo, si se desea medir voltajes de 2V hasta 0 . 2 V

habr que amplificar estas seales en 5/2 y 5/0.2 veces respectivamente,

como se muestra en la figura N 4.

 -7-

S/S'TEMA DE AMPL/FC/\C/ON

0-0.2V
Voltaje a 5:V o converf/dor
medirse A/D

Figura N 4
l.b.2.- SISTEMA DE RECTIFICACIN
El convertidor A/D escogido, transforma solamente seales
continuas de voltaje, por lo que para medir seales alternas es nece-
sario un sistema que las transforme a continuas, para luego alimentar
al convertidor A/D como muestra la figura N 2.
El sistema de rectificacin deber ser lo ms eficiente posi_
ble ya que, como se ver en un futuro, la presencia de una pequea se-
al alterna en el convertidor A/D dar medidas erradas,
l.c.- DISEO A BLOQUES DEL CONVERTIDOR ANALGICO DIGITAL
De los diferentes tipos de convertidores A/D obviamente el
ms conveniente, en este caso, es el convertidor de doble rampa.
Un estudio comparativo ha sido ya realizado en trabajos simi_
lares al presente, por lo que no conviene volver sobre el tema; pero es
interesante describir el convertidor de doble rampa y puntualizar las
ventajas del mismo, ya que va a ser usado en multmetro.
El convertidor A/D de doble rampa bsicamente est constitu^
do como se muestra en la figura N 5.
 rompo proporcional

rampa proporciona/

IN'TEGRADOR

COMPARADOR

al detector de
polaridad
y cero

Figura N 5
Al conectar el switch S-| el voltaje a convertirse V^ (de)
se integra durante un tiempo fijo T-j. Al finalizar el tiempo T] se
desconecta S-[ y se conecta S2 o 83, integrndose un voltaje de magni-
tud constante V r y de signo opuesto al voltaje V., durante un tiempo
T necesario para el cruce por el nivel cero.
El tiempo ^2 es directamente proporcional al voltaje de
.i entrada V-.
l.c.l.- ANLISIS MATEMTICO:
El integrador realiza la funcin matemtica:
 -9-

- " Vi (t) dt

-t,
Como el voltaje de entrada es, continuo, tendremos que el voltaje de
salida en la primera parte ser:
V = -J/J- t ( 2 )
1 Rl^

Mientras que en la segunda parte ser:

v - = - -i. vr (-T
2
De la ecuacin M 2 y de la N 3 se puede obtener que las pendientes
respectivas son:

M 2 =-J (5)
RiC]
Haciendo en la ecuacin N 3 que V^ = 0 en el tiempo t = T-j + ~\_ se
obtiene:

Donde se.puede ver claramente que el tiempo T es directamente propor_

cional al voltaje V. ya que V r y T-j son fijos.
Los tiempos T- y T se los mide en nmeros de pulsos. Slo el tiempo
T expresado en numero de pulsos es el que se proyecta en la pantalla.
El voltaje de entrada V^ deber ser continuo, ya que en caso contrario la
 -10-

senal luego de ser Integrada tendr una forma diferente a la de rampa

y la relacin entre el V - y el T 2 no va a s.er directamente proporcional.

l.c.2.- VENTAJAS:

Existen dos ventajas bsicas con el uso de este mtodo:

a.- Los errores producidos por parmetros variables con la

temperatura como los de R-j y C-, son eliminados ya que

stos se suscitan en ambas partes del proceso de integra^

cin.

b.- No es necesario tener una exactitud de reloj en un tiern

po mayor que T-] y T pero s dentro de ste. Ya que en

caso de suscitarse una variacin todo el sistema de in-

tegracin trabajara con una nueva frecuencia dando lec-

turas correctas. Asi", por ejemplo, si se disea el re-

loj de tal forma que genera 2.000 pulsos durante un tiem_

po T-, y si por imprecisin de ste genera 2.050 pulsos,

esta variacin en la frecuencia no afecta ya que el tiem-

po T ? es cuantificado con la misma frecuencia. Se cometen

errores si la frecuencia del reloj en el tiempo T- es di-

ferente que en el tiempo T-.

l.c.3.- ERRORES:

El principal error suscitado sera debido al voltaje de des-

balanceo del amplificador operacional usado como integrador. Este error

hace que no se comience o termine la integracin en cero sino en un nivel

mayor o menor.

Una manera muy ingeniosa para eliminar este error sera el

mostrado en el circuito de la siguiente pgina.

 -11

INTEGRADOR AMPLIFICADOR
DE RAMPA

Vi

S-
n v
COMPARADOR
AL DETECTOR D

POLARIDAD Y C

'7777:
-v 9777"

Figura M 6
Antes de iniciarse el proceso de integracin se conectan los switches
S4 y S5 durante un tiempo T3 logrando que la seal de entrada sea cero
a travs de S^ y el voltaje de desbalance del integrador y amplifica-
dor de rampa cargue el capacitor ^ a travs de la resistencia Rg y el
switch S 5 , este voltaje hace que el error se elimine, como se explica-
r mas detalladamente en el prximo captulo.
El amplificador insertado entre el integrador y el comparador,
amplifica la rampa y disminuye eV rea de incertidumbre para la detec-
cin del nivel cero por el comparador.
Si se hace un pequeo cambio en el circuito anterior, como
se muestra en la figura N 7 5 se obtienen dos ventajas:
a.- El comparador no solamente detectara el cruce por cero sino tambin
la polaridad de la seal de entrada, que es necesario para generar un
impulso que conecte So o So segn el caso.
 -12-

Vi

Figura N 7

Al poner una seal en cada entrada del comparador, ste tie_

ne una funcin de salida como se muestra en la Figura N 8.
Por lo tanto, al tomar una muestra del voltaje de entrada a
travs del divisor de tensin estara el comparador trabajando en un
nivel alto o en un bajo segn sea la seal negativa o positiva respe
tivamente.
Por ejemplo:
si V d = 3V y V b = 0.1V
V b - V d = 0.1 - 3 = -2.9V da un nivel bajo
y si V d = -3V y vb = -o.iv
V b _ V = -0.1 - (-3) = 2.9V da un nivel alto.
 -13-

Ve

Vb> Vd

Vb

- Figura N 8
b.- El amplificador insertado entre el integrador y el comparador
introduce un retardo de nolinealidad que cambia el tiempo de cruce por
cero. Este error es compensado por la pequea muestra tomada del voj_
taje de entrada a travs del divisor R3 - Rj. ya que no se compara con
el nivel cero (tierra) sino con este pequeo voltaje. Esto se puede
objetivizar en la figura N 9.
El voltaje V. es el de referencia para el cruce por el nivel
b
cero, por lo tanto su valor debe ser tal que compense el error de re-
tardo.
Con el objeto de aislar el convertidor A/D de las otras
pas s se coloca un amplificador seguidor de emisor (BUFFER) como se
muestra en la figura M 10.
 -14-

-V-

tiempo de
retardo

Figura N 9
 -15-

'A/TEGRADOR
Ci
AMPIFJCADOR
SEGIDOR DE
EMISOR
COMPAR

Figura N 10

l.d.- DISEO A BLOQUES DE LA LECTURA DIGITAL DEL SISTEMA

Para transformar la seal analgica en digital por el mtodo
de doble rampar; se necesitan intervalos de tiempos T-p T y T^; stos
se los mide en nmeros de pulsos generados por un oscilador de onda
rectangular llamado reloj del sistema; estos pulsos son cuantificados
por los contadores en forma binaria.
En el diagrama de bloques de la Figura N 11 se da una se-
cuencia del conteo.
 -16-

SIS TEMA
_RELOJ DE
CONMUTACIN

DECO DI FIC ADORES

PANTALLA

Figura N 11
Los pulsos contados en forma binaria durante el tiempo T

son decodificados, es decir, los nmeros binarios son expresados en

forma decimal y luego proyectados en una pantalla; ya que justamente el

nmero de pulsos contados durante el tiempo ^2 es e ^ clue da 1a medida

buscada de la seal.
Ejemplo:
El reloj genera un tren de pulsos que son contados por los
contadores en forma digital. Al llegar a los 4.000 pulsos se conecta
S-, y se abren los restantes (Figura N 12) inicindose la integracin
ascendente durante un tiempo fijo T, igual a un mil pulsos.
En el proceso anterior los contadores llegan a cuantificar
4.999 pulsos. El prximo pulso hace que los contadores vuelvan a cero,
en este momento se abren los switches S , S* y 85 y se cierra el
switch S 2 o S 3 dependiendo de la polaridad del voltaje de entrada sea
sta negativa o positiva respectivamente; de esta manera se inicia la
 -17-

integracin en sentido conirario a la inicial durante un tiempo 1~2

proporcional al voltaje de entrada V - . Este tiempo T 2 finaliza con el

cruce por el nivel cero.

Se cierro S/
y se abren Jos restantes
Se cierra S? o 53 y
se abren /os restantes

Se cierra S^ y S$ y
se abren los restantes.

4000 0.00 3.000 400O

Figura N 12

El nmero de pulsos cuantificados por los contadores en el

tiempo To son proyectados en una pantalla. Supngase, por ejemplo,

que el tiempo T^ es igual a 3.000 pulsos, stos pueden representar

mltiplos o submltiplos de 3V o 3A.

Al cruzar por el nivel cero, se cierran los switches S^ y S 5

mientras que se abren los restantes, comenzando el autobalance del

sistema hasta completar 4.000 pulsos, donde vuelve a iniciarse el pro^

ceso.

Los nmeros de pulsos en forma binaria son expresados por los

niveles de voltaje a la salida de cada biestable (flip-flop).

As, por ejemplo:

de O a 0.8V equivale a O lgico (0^)

de 2V a 5V equivale a 1 lgico (1^)

 -18-

Los contadores son arreglos de flip-flop que pueden contar

N
en forma binaria mximo hasta 2 - 1 pulsos o un nmero .menor segn
el arreglo, siendo N el nmero de biestables.

As!, por citar alguno, los contadores binarios de mdulo 10

son arreglos como se muestra en la siguiente figura:

ENTERADA A

^ Figura N 13
l.d.l.- Indicacin ptica

Para la indicacin ptica existen diferentes dispositivos,

los ms usados son los constituidos por tubos o por diodos. A conti-
nuacin se explica el trabajo de uno de ellos con el objeto de dar una
mayor comprensin de la forma como indican y la funcin de los decodi-
ficadores.
Los diodos emisores de luz LED,(Light Emiting Diode) son dis
 -19-

positivos formados por 7 diodos Incandescentes (Figura N 14 a) que al

igual que una lmina delgada, al ser aplicados a uno de ellos un cier-
to potencial, despiden energa luminosa. Estos diodos estn conecta-
dos realmente de tal manera que cuando todos estn prendidos forman el
nmero 8 (Figura N 14 b) y apagados todos o parte de ellos forman
nmeros del O al 9.

del cfecod/fe ador

I I

lc 1 1E J! IC

T T T T T i
D
. i

Figura N 14 a Figura N 14 b
Los niveles dados por los contadores deben prender o apagar los diodos

segn el numero contado.

Por ejemplo: si se cuentan 7 pulsos que estn expresados en forma bi-

naria por:
a b c d Salida de los contadores
0 1 1 1 Niveles lgicos
Estos niveles deben accionar los diodos A, B, C, G dando el nmero 7,
(Figura N 15). Por lo tanto, es necesario de un sistema que haga esta
funcin, es decir, que teniendo niveles de voltaje que expresan-la ca^
tidad en el sistema binario accionan los diodos que expresan la cantidad en
 -20-

sistema decimal, estos aparatos se los llama decodificadores.

Si conectamos los decodificadores directamente entre los con_
tadores y la pantalla, se van a proyectar en sta los nmeros en forma
continuada segn el nmero de pulsos que entran al contador.

Figura N 15
Como se necesita que solamente se proyecten en el momento de cruce
por cero se coloca entre los contadores y decodificadores los circui-
tos retenedores (LATCH).
Los retenedores son biestables que tienen la siguiente tabla de verdad:
tn. tn + .
entrado al
D Q o
81 ESTABLE decod/fcador
7 i
Seal RETENEDOR
0 0
(LATCH)
Solido del'
contador
n = tiempo antes del
impulso del reloj

frH-l= tiempo despus del

impu/so del reloj

F i g u r a N 16 A Figura N 16 B
Es decir, cuando recibe un impulso en el "el" la salida Q toma el va-
lor de la entrada D, caso contrario da salida permanece en el valor
 -21-

anterior (ver figura N 16 B).

Asi pues, cuando se suscita el cruce por el nivel cero introducimos

un impulso al el. logrando que los contadores entreguen la informa-
cin a los retenedores (LATCH) y stos a los decodificadores para
que se proyecte la informacin.
El diagrama de bloques del conteo y lectura ser:

SISTEMA
R E L OJ C UNTADORES DE CONMUTACIN

R ETENEDORES

DECODIFICADO-
RES.

PANTALLA

Figura N 17
 -22-

C A P I T U L O II

D I S E O C I R C U I T A L D E L M U L T I M E T R O

2.a.- DISEO DE LOS ATENUADORES

Por razones que se vern posteriormente, se debe tomar en

cuenta que:

- Las escalas del multmetro debern ser mltiplos y submltiplos de

2 (ver Pgina 70 ).

- El numero mximo de pulsos que pueden proyectarse en la pantalla es

de 1.999.

- El voltaje de entrada mxima al convertidor A/D es de 5V (ver pgi-

na N37 ).

2.a.l.- . SISTEMA DE ATENUACIN PARA VOLTAJES

Las escalas mayores que 2V son:

De 2 a 20V

De 20 a 200V

De 200 a 2000V

No se opta por una escala mayor porque en los selectores comunes de es_

cala pueden producirse arcovoltaicos y la potencia disipada en las re_

sistencias de atenuacin sera muy grande.

Los voltajes a mxima escala deben atenuarse en 5/20, 5/200 y 5/2000

respectivamente, sto se logra con el circuito de la figura N 18, en

base al cual se pueden plantear las siguientes ecuaciones:

'5v Ri . 2000-v
 -23-

\v = R, -f . 200 v

-v . 20l/

1 ,
> 20 V
i 0 900 \/ al convertidor
A/D
R ^~

2DOV

7777;

Figura N 18
Por tratarse de medir voltajes, la impedancia de entrada
al aparato debe ser grande, se opta por R, + R 2 - f R 3 + R 4 = 2 M/I
De las ecuaciones anteriores se pueden obtener los siguientes valores
de resistencias:
R, -= 5K--TI- R3= 450

R 2 - = 45K-T2- R 4 = 1500

2.a.2.- DISEO DEL SISTEMA DE AMPLIFICACIN PARA VOLTAJES

En esta etapa se usa un a m p l i f i c a d o r operacional por las fa_
ciudades que stos presentan a cambio de su ganancia. Este cambio,
necesario para la existencia de varias escalas, se lo logra con la va_
nacin de los valores de resistencias de realimentacin. La realimenta
 -24-

cin ms simple se la puede realizar en dos formas mostradas a conti-

nuacin:

vi

RS<
-\)RI
Figura N 19

En la Figura N 19A la ganancia es de A =. mientras que en la

R2
Figura N 19B es de A= Rf +F?2 - La ventaja de la segunda sobre la
RS
primera es que no invierte la seal y presenta una im'pedancia de en-
trada muy grande, necesaria para que trabaje como voltmetro. Las
escalas menores de 2V que necesitan ser amplificadas son:
De OV a 0.2V
De 0.2V a 2V
No se toma una escala menor ya que teniendo 0.2 como volta-

je mnimo de escala, en la pantalla se proyectan variaciones de O.lmV

y los errores debido a variaciones de temperatura, desbalances, etc.

son de este rango.

Para amplificar 5/0.2 y 5/2 veces respectivamente, se usa el circuito

de la Figura N 20.
 -25-

S.enaJ a
a '1 " c o n v e r t i d o r
medirse
.A / D

Ar
*2<

7777:

Figura N 20
Para calcular las resistencias se plantean las siguientes ecuaciones:

A R 2 + R, A R 2 -f-R,+

- Si ,R2.. - 2 K.Q

Se tiene: 2 = Rg R2 R, = 3K?

R2
Rj + R2f R, = R, - 45K/L
50

Por lo tanto:
R, R = 45

El amplificador operacional usado en el sistema debe cumplir con 3

requisitos principales:
a.- Presentar una alta impedancia,, de entrada.
b.- Poder amplificar hasta aproximadamente 28 db en el mayor rango de

0 GiG49
 -26-

frecuencia posible,
c.- Tener un costo conveniente.
El amplificador usado en la parte prctica es el SN741
(ver especificaciones Pag. N V ) por tener disponible en laborato-
rio.

2.a.3.- SISTEMA DE ESCALAS PARA CORRIENTES:

Est sistema debe cumplir con dos requisitos:
a.- Presentar una pequea inpedancia de entrada con el obje_
to de que no exista una apreciable cada de voltaje y las me_
diciones sean ms precisas.
b.- Expresar el valor de la corriente a medirse en una ma
nitud proporcional de voltaje ya que el convertidor A/D, que
es el que cuantifica la seal, transforma seales analgicas
de voltaje a seales digitales.
Los dos requisitos mencionados se consiguen con el siguiente circuito:

RI i ^ \1
0 "X. V
C ONVEfTIDOR
Vi K Va ^r*^

li V A/D
^^^

R2

Figura N 21
 -27-

del cual se pueden plantear las siguientes ecuaciones:

I-, + % = X3 - S' Vo -

1I = ^"Vo - Vo = R_
Rf . V, R|

*2 = Vo-V ,- Vo = - R 2 I /
R2 " .,

De la ultima ecuacin se desprende que la resistencia R- sirve exclusj_

vamente para limitar la corriente.
Se optan las siguientes escalas:
De O a 200,UA
De 200^A a 2mA

De 2mA a 20mA
De 20mA a 200mA
De 200mA a 2 A

Se opta 200/uA ya que las variaciones de la ultima cifra proyectada

en la pantalla ser de O . l ^ A y la corriente de entrada al amplificador
operacional es de 500 nA (ver pgina NV"). Mientras que la escala ms
alta se toma de 2A ya que en el sistema usado, como se ver, se requi^
re una resistencia muy baja (0.1*) para dividir la corriente.
Si VQ = 5V se puede plantear que:
R 2 = AV
l
i
T_, = - 2 0 0 /A R2. = 5^200AA = 25 KO.

Se opta un valor de R-| = 100/2

Si se introducen corrientes superiores a ImA el amplificador se puede
daar por lo que es necesario atenuar la corriente, esto se consigue
con el circuito de la figura N 22.
 -28-

Ix al convertidor
A/D

Ib

'7777,

Figura N 22

Del cual:

Si optamos para todas las escalas que I, = IwA, para el clculo de las
resistencias respectivas, se plantean las siguientes ecuaciones:
*2
ImA

Para Ix:= 2 mA

R, =

20
Para Ix =

Por lo a n t e r i o r R| + R 3 =

R
 -29-

Para Ix = 200 mA 200 mA = R ' f R3 . fmA

Rj + R 3 = 200& '

Para Ix = 2 A 2000mA = "I'*' "5 . mA

R3

199/9 R 3 = R,

R, 4- R 3 -

R 3 - O.i-H- R,= 199,9 &>

El circuito con las resistencias calculadas es:

ioo-a
200/4 A
CONVERTIDOR

100 SI A/D
2mA

3o-
20mA
7
99.T2.

4c
5o
200mA-

2A

.La

Figura N 23
 -30-

El amplificador operacional por no necesitar ningn requisito especial*

y por razones de economa se usa el mismo que para amplificar voltajes.

2.a.4.- SISTEMA DE ESCALAS PARA RESISTENCIAS

Este sistema debe cumplir con dos requisitos bsicos:
1.- Debe expresar el valor de la resistencia a medirse en
una magnitud proporcional de voltaje, ya que el convej^
tidor A/D usado transforma seales de voltaje a seales
digitales.
2.- Dentro de las escalas correspondientes, debe circular
una corriente constante a travs de la resistencia a me_
dirse.
Ambos requisitos son satisfechos por el circuito de la Figura N 24.

RrT.

7777;

Figura N 24
 -31-

En el cual R es una resistencia de valor constante segn la escala,

RI y R resistencias fijas y R es la resistencia a medirse.
Su funcionamiento es el s i g u i e n t e :
Si la corriente I S Q disminuye s i g n i f i c a que el V a u m e n t a , ya que
ISD rr y f-"" v (ponindose un poco mayor que V+ que es constante),
Rn
lo que a su vez da un voltaje negativo a la salida del amplificador ope_
racional; al polarizarse ms negativamente el "gate" del FET aumenta
la corriente !$$. Caso contrario, cuando la corriente aumenta, siguien_
do el mismo proceso el "gate" se polariza ms positivamente haciendo a
la vez que la corriente disminuya. Con este proceso se consigue que
la corriente a travs de la resistencia a medirse sea constante, dando
un voltaje VQ proporcional a dicha corriente.
Se opta que las escalas de resistencias son las siguientes:
De O a 20/2^-
De 20 a 200/
De 200 a 2
De 2 a 20
De 20 a 200KA
De 200 a 2 M/I
Si se opta que: Vf = 15V, V+ = 5 y que en las escalas de O a 200&se
debe tener un voltaje de V de 0.2V, se puede plantear las siguientes
ecuaciones:
O. 2V
= -^nc v (./5-5W -
RxM S y T '
J SD

Para R x M = 2 OSl 1$$ - 10 m A y R n = IK/2

 -32-

Para RxM = 200.a SD = f m A Rn = 10 K&-

Rn = 100
Para RxM = 2KJ1 SD

Para RxM = 20KA SD

Para RXM = 200 K A Rn =

SD

Como la corriente I de 1/A es muy baja para el funcionamiento del

circuito operacional se opta que Vp. = 2V para la escala de 2MA,por lo

tanto: R-X = 2 M/L ISD = IJJLA Rn = / o

Los voltajes V_ resultantes de 0.2V y 2V entran al circuito de ampli-

ficacin de voltajes hasta alcanzar 5V respectivamente. El circuito

quedara como muestra la Figura N 25.

Adems:

5V= 5V
Rl f

Rj = 2 R 2

R 2 = 5 KA R, = I O KA
1

El amplificador operacional ms eficiente para realizar la funcin

descrita es el 301A, por necesitar una pequea corriente de entrada

(7nA), pero por contar en laboratorio con el SN 741 se usa ste en la

parte prctica de la tesis, sus caractersticas pueden verse en la

Pgina N V .
 -33-

-J-I5V

7777: r7777'f

Figura N Z5

Se opt la escala ms baja de O a 20i2ya que si se hubiese optado

de O a 2.a la corriente ISQ seria de TOOwA que es lo suficientemente

alta para daar el amplificador operacional. Mientras que si se hubie_

se optado la escala ms alta de 200 M_ala corriente I sera de 10 nA,
oU
que es insuficiente para un buen trabajo del amplificador operacional.
(ver especificaciones Pag. NVI ).
Luego de haber realizado una optimizacin del circuito de conmutacin
para las diferentes escalas y para la seleccin de voltajes, corrien-
tes, resistencias, se ha llegado a optar por el circuito mostrado en
la figura de la siguiente pgina.
2.a.5.- PROTECCIONES
Se. incluyen algunos elementos de seguridad en el circuito de
la figura N I , cuyas funciones son las siguientes:
j . Jy-i fy^-JSj j

> I i I

tT7-7 &
*f / J

^,'V/1 '
V,

I >/v vun>
 -34-

Se inserta una resistencia de 100K con el objeto de evitar corrientes

demasiado grandes a la entrada del amplificador operacional en las es-

calas de voltaje y resistencia.

Los diodos D-] y D~ sirven para evitar que entre las entradas

del operacional haya un voltaje superior a 0 . 6 V , el mismo que lo puede

daar.

El diodo Zener D^ se coloca con el objeto de evitar que haya un voltaje

VQ mayor de 5 V .

2.b.- DISEO DEL SISTEMA DE RECTIFICACIN

Si se opta que el multmetro mida valores picos de una seal

alterna, el sistema debe cumplir con los siguientes requisitos prin-

cipales:

.- Una vez rectificada la seal, debe tener exactamente un valor de

DC igual al valor pico de entrada.

2.- .El rizado debe ser el mnimo posible, ya que de ser apreciable se

. cometen errores, como se ver en un futuro.

3.- Los puntos 1 y 2 deben ser cumplidos en el mayor rango de frecueri^

cia posible.

Se presentan dos posibilidades:

- rectificar la seal alterna antes de que entre al sistema de atenuacin

y amplificacin.

- rectificarla despus de este sistema.

La primera posibilidad sera factible por intermedio de un

rectificador doblador, para luego a travs de un divisor de tensin to-

mar un nivel de voltaje equivalente al valor pico de la seal de entra-

da. Este arreglo tiene la desventaja de que al variar la frecuencia

 -35-

varTa la tensin de salida, como tambin al variar el valor pico de la

seal de entrada no vara la salida proporcionalmente, por lo que se
ha escogido la segunda posibilidad.
En base de lo anotado anteriormente se opta por el siguien-
te circuito:

Figura N 26
Su funcionamiento es el siguiente:
Como la ganancia es igual a uno y el operacional funciona como inver-
sor se tiene que V. = -V, .
i b
En el ciclo positivo el diodo D conduce, mientras que D? no lo hace.
El condesador C se carga negativamente hasta el valor pico, al comen-
zar a bajar el voltaje de entrada V. de su valor pico el condensador
comienza a descargarse hasta tener en el prximo ciclo el mximo vol-
taje positivo de entrada, sto se puede objetivizar mejor en los gr_
fieos mostrados en la Figura N 27.
 -36-

-E.

^ Figura N 27
2.C.- DISEO DEL CONVERTIDOR ANALGICO DIGITAL
En el captulo anterior se explic el funcionamiento del _
vertidor analgico digital, restando ahora calcular los parmetros que
intervienen en el mismo.
La simbologa usada se basa en el circuito de la figura N10,
Pgina N 15.
2.C.I.- CALCULO DE RI y C
Debido a las fuentes elctricas, cerca del lugar donde debe_
r ser usado el multmetro digital, podrn producirse errores por in-
duccin que cambien la medida; en nuestro medio la mayora de fuentes
trabajan a 60HZ, por lo que para disminuir estos errores se debe optar
que T sea un mltiplo de 60HZ; ya que al tomar promedio la parte posj_
ti va se anula con la parte negativa, (ver figura N 28).
 fijo

Figura N 28

Por lo tanto:

T-| = n/60HZ

SI n = 3 se tiene: . '.r

T-, = (3/60) Sg. = 50 mSg.

Se opta adems que:

Tl = T2MX

y de la ecuacin M 6 se obtiene:

Ti - T 2Mx -7 ~ V iM> vr = 5V-

Un voltaje aceptable que permite el amplificador.de rampa (vase especi_

-ftcaciones Pag. NVI) es de 10V, por lo tanto el voltaje de salida m-

ximo del in&egrador deber ser de 10V.

De ? ecuacin N 2 se desprende:
-V-
VM = T
= 25 mSg.
lov = 50mSg -
 -38-

Teniendo el rango indicado por esta ecuacin, para la seleccin de

resistencia y capacitancia se opta por:

2.C.2.- CALCULO DE R2 y C2
Como la resistencia R? y el condensador C? tienen la funcin
de eliminar los voltajes de desbalance del sistema, es necesario una
explicacin ms detallada del proceso para luego volver sobre el cl-
culo.
Cuando los switches S- y 5^ estn conectados, se tiene el siguiente
circuito:

VT^T; TTTT;
Figura N 29
 -39-

Si no existen voltajes de desbalanceo el voltaje en el punto 3 sera

cero, ya que la entrada del sistema est a tierra.
Supngase que los amplificadores del integrador, del de rampa y del
"buffer" tienen un voltaje de desbalanceo. El voltaje de desbalanceo
del amplificador "buffer" es integrado; luego sumado en el punto 2
al voltaje de desbalanceo del integrador; el voltaje resultante es
amplificado y sumado al voltaje de desbalanceo del amplificador de ram_
pa; resultando al final en el punto 3 un voltaje rampa como se muestra
en la figura N 29.
El voltaje rampa carga al condensador C 2 a travs de la re_

sistencia R 2 . Al integrarse la diferencia del voltaje de desbalanceo

del seguidor de emisor (buffer) y el voltaje del condensador, los voj_
tajes en los puntos 2 y 3 van a disminuir hasta que llegue un momento
en que a la salida en el punto 3 el voltaje sea cero.
Este mtodo de autocompensacin va a ser ms eficaz mientras
mayor sea el tiempo d descarga del condensador C 2 .
Si se opta que los switches 84 y $5 estn cerrados durante
1.000 pulsos y como se ver en un futuro, el perodo de los pulsos es
de 25 /lA Sg. 3 la constante de carga deber ser:
C2 R2 < 25/xSg. x 1.000
Con este margen de resistencia y capacidad se opta:
R2 = 2KA
C2 = 3.5./F
2.C.3.- CALCULO DE R 3 y R4

El divisor de voltaje, como se discuti en el captulo an-

terior, tiene dos funciones: la de tomar una pequea muestra para
 -40-

sealizacin de la polaridad, y la de eliminar el retardo producido por

el amplificador de rampa.
La eliminacin de este error solamente se lo puede hacer en
forma experimental, por lo que las resistencias R3 y R^ debe ser un re-
ostato. Como .la impedencia del seguidor de emisor es alto, se opta por:
R + R =

2.C.4.- CALCULO DE R 5 y Rg
Si se opta que el amplificador de rampa, cuya funcin es
hacer ms sensible el cruce por el nivel cero, tenga una ganancia apro_
ximadamente de 20 veces, se pueden plantear las siguientes ecuaciones:

& = R6' - A =2o

;- se opta por =

R 5 =-33

2. a. 5.- SELECCIN DE LOS AMPLIFICADORES OPERACIONALES

Los circuitos integrados son producidos en forma serial por
compaas que operan a nivel mundial. El tipo y precio de los mismos
est en relacin directa con la demanda del mercado, as pues el mto_
do a seguirse para la seleccin entre los diferentes tipos es la revi-
sin de catlogos con el objeto de encontrar una equidad en funcin
de la calidad y del precio.
 -41-

SELECCION DEL A.O. DEL INTEGRADOR.- Este amplificador operacional

debe cumplir con los siguientes requisitos:
- Capacidad para anular el desbalanceo
- Pequeo tiempo de rizado
- Pequeo voltaje sobre el valor estable (over shoot)
- Pequea variacin del voltaje de salida con una variacin del valor
de voltaje de la fuente con que est polarizado el A.O. (Supply vol-
tage reflexin ratio).
- Pequeo consumo de potencia
En base a lo anterior se ha escogido el 5N741.
SELECCIN DEL A. 0. SEGUIDOR DE EMISOR (BUFFER).- La principal funcin
de este amplificador es la de separar la etapa del transformador A/D del
sistema de conmutacin, de ah la necesidad de que tenga una alta impe-
dancia de entradas a ms de cumplir con los requisitos del A.O. que tra^
baja como integrador.
SELECCIN DEL A.O. DE RAMPA.- Este amplificador debe tener una ganancia
superior a 28 dB en el mayor rango de frecuencia posible, a ms de cum-
plir con los requisitos del amplificador operacional del integrador.
Se ha escogido SN741.
SELECCIN DEL A.O. DEL COMPARADOR.- A ms de cumplir con requisitos del
operacional del integrador, los niveles de voltaje de salida debern ser
compatibles con los circuitos lgicos.
2.d.- L E C T U R A D I G I T A L D E L S I S T E M A

2.d.l.- DISEO DEL RELOJ: En el captulo anterior se dedujo que no

 -42-

era importante la precisin de la frecuencia del reloj en tiempos

mayores que T-| + T2 por lo que desechamos un oscilador a cristal. Un
reloj muy usado por su precio y que es compatible con los circuitos
lgicos es el formado por un Disparador Schmitt, como se muestra en la
f i g u r a N 30._

-v
snr
.

'////,

Figura N 30
El disparador Schmitt N7413 tiene la p e c u l i a r i d a d de traba
jar como un producto lgico inverso "NAND" y con la carga - descarga
del condensador a travs de R p r i n c i p a l m e n t e , oscila de la siguiente
manera:
I n i c i a l m e n t e el condensador C est descargado (cero lgico) por lo
que la s a l i d a del disparador Schmitt estar uno lgico. Se carga el
condensador con un voltaje aproximadamente igual al del uno lgico
a travs de la resistencia R S ponindose la s a l i d a a cero l g i c o , as!
sucesivamente. En la Pag. NXXU!se presentan curvas que dan los valo-
res de la resistencia y capacidad en funcin de la frecuencia que se
sea que oscile el reloj.
Si se opta que durante el tiempo T-| = 50-mSg.
se suscitan 2.000 pulsos, se tendr que:
 -43-

= SOmSg. _
2.000 "

Por el grfico de la Pag. NXX\llse tienen los valores de:

R = +330-0. R s = 340.a-
s
C = Cs =

Pero una vez construido el reloj, los valores mas prximos de resis-
tencia y capacidad necesarios para que oscile a la frecuencia desea-
da son:
Rs = 330a-
Cs = 0.046/F.

Z..2.- DISEO DE LOS CONTADORES

Anteriormente se ha optado lo siguiente:

- Que durante el tiempo fijo T-. se cuentan 2.000 pulsos.

- Que T-] = T2fvj o sea que el tiempo de lectura mximo dura

2.000 pulsos.

- Que en el tiempo de autobalance T 3 se cuentan 1.000 pul_

sos, por lo tanto durante una medicin se cuentan 5.000

pulsos como lo indica la figura N 31.

Figura N 31
 -44-

Exlsten en el mercado contadores binarlos decimales (BCD) que

son .circuitos integrados capaces de contar de O a 9 pulsos y con un p^
queo cambio en su conexin, de O a 4 pulsos.
El diseo de los contadores ha sido tratado en tesis anterio^
res e inclusive existe en laboratorio una plancha impresa con todo el
proceso de conteo, que es la que se utiliza en Ta parte prctica de es_
te trabajo, por lo que solamente se dar una explicacin general nece-
saria.
El circuito esquemtico del sistema de conteo y lectura es el mostrado
en la figura N 32.
CNTAD'OR

, SN'74 9 0 d SN *&9O d SM 7490 c! SN 7 49 O c

DEL RE
D* C, 8* A* D* C* B* DI D*. Ct. Bz Ai -D, Ci Bi A,

<i
i
' ^
' i' ^ ', < ' ^* i' ^r ^ i 1 r -' ' 1f ) i i'
RETENED.

5N 7 4 75 5, N 7 4 7 5 SN 7475 5/V 74 75

1' i' ' i ir i' ir ir i' ir 1' i' \ i t ir -\

DECODFC.

MSD O MSD / 0 1 MSD / O / MSD lOt

\ i r ir ^1 \ i r ' i' 1' i^ ir i1 i i' 1 1 <\

PANTALLA

M A N 4 MAN 4 M A N 4- MA N 4

Figura N 32
 -45-

Al ingresar el tren de pulsos proveniente del reloj al conta_

dor menos significativo (el contador de la derecha), las salidas d.e los

biestables internos irn tomando niveles correspondientes al numero de

pulsos que recibe segn la tabla de la figura N 33.

Nmero Binario

Nmero Sal i das

Decimal D C B A
0 0 0 0 0
i 0 0 0 T
2 0 0 L 0
3 0 0 T T
4
_j
0 I 0
Os 0 T O T

0 T T 0
7 0 I I T
8
u i 0 0 0
9 i 0 0 T

Figura N 33
Si han ingresado al contador menos significativo 9 pulsos,
el prximo pulso que reciba har que las salidas de ste vuelvan a ce-
ro y pase este pulso al siguiente contador ms significativo leyndose
10, como se muestra en la figura N 34.
CE
O
Q del reloj
el el el, el
L
O Da C 84. A D 3 C 3 ^ /V C D, C, E3, A,
, . . 1 1 , 1 l 1 1 r
''LATCH".
y -
I | i i 1 i
-hH- t-1 -H-4- - h-l-^
decodifc. i i i 1 1 ! l
^ 1 1 ' I i l 1 i : 1
d f~ ' ' i l !r~ n
1
1 -
J
i
L J
] 1
1
1
1
1
i
1 j
Figura N 34
 -46-

Sigue este proceso hasta cuando las salidas de los blesta-

bles de ambos contadores marquen 01001 = 9 o sea habrn recibido 99

pulsos; el prximo pulso que entre del reloj los satura, regresando

sus salidas a 0000 y ste pulso pasar al tercer contador leyndose

100, como se muestra en la figura N 35:

ce
o Del re
Q Cl el el el
1-

o 04 C4 E 4 A 4 D2 C 2 B2 A 2 D C .8 A
o
I | 1 1 ' ' 1 ! ! ! I i I r
1 1 1 | T ! ' 4 I 1 i
"LATCH_ y ,
J- 1 ' - 4-4-4-4- - + -h -4- 4--
Decodffc , . I
" 1 1T 1 1 1 1

l ---- 1 1 -- 1 "\
h- 1 ! i 1 1
1 ___ i ___ i. 1 ___ i

.Eigura N 35
AsT sucesivamente hasta que se tenga 4.999 pulsos, el prxj_

mo pulso har que se vuelva a comenzar el ciclo de conteo.

ce
o
Q ^ del r
el el' rl el
1-

D f* O /\ ^4 D4 H4
D2 C 2 B 2 A 2 D| C| B| /M
o 3 3 3 3
o
1 1 1 | 1 1 1 1 1 1 '
l r i 4 J 1 i
i -4 ! ! 1 1 1
LATCH "
Decodfic.

y {-
' 4- 4~
l
l
' H - 1j- -14--
i
i
l
l
i
i
!
l i
1
l
l t
i
-t4l j -- *
j[_~ j_ j__| -
1 1 1
i i i
_j i i
-j i i
s i 1 1 ! 1 ! !
0. i 1 1 i !

Figura N 36
 -47-

2.d.3.- DISEO DEL SISTEMA DE CONMUTACIN

Un ciclo de lectura completo del multmetro contiene 5.000

pulsos repartidos 2.000 pulsos en T que es fijo, 2.000 pulsos en T 2M ,

es decir cuando se tiene mxima entrada de voltaje y 1.000 pulsos en

T3 con el objeto de autobalance. El problema ahora es seleccionar en

qu numero de pulsos comienzan y terminan las tres partes del ciclo.

La conmutacin se simplifica grandemente si el cambio de

una etapa a otra se la realiza en mltiplos enteros de 1.000 ya que de

esta forma slo se depender de las saladas del contador ms significa_

tivo.

En las siguientes tabl.as se muestran como ejemplo varias OJD_

ciones para la conmutacin, en funcin de las salidas del contador ms

significativo:

SaTdas del contador Posicin de" los Funcin

N'mero ms significativo switchs
Decimal . . 04 C4 B4, Conecta. Desconec

-000 - 999 0 0 0 s2 Sl Integra e]

0 S4 Voltaje
1000 - 1999 0 0 1 S3 V vr
S4 s] s2
2000 - 2999 0 1 0
- S5 Sq
Autobalance

3000 - 3999 0 1 1 s2 s3 Integra el

voltaje
' Sl
4000 - 4999 ( 1 : 0. 0- Vi
S4 S5

000 - 999 0 0 0

Figura N 37 a
 -A8-

Salidas da contador Posicin de los Funcin

Numero ms significativo switchs
Decimal
04 C4 B4 Conect. Desconec.

200~0 - 2999 0 1 0 s2 si Integra el

^4 Voltaje
,
0
3000 - 3999 0 1 1 S3 S5 . Vr
, s Si
4000 - 4999 1 0 0 - s5- S2 Autobalance
O -s

S2
000 - 999 0 0 0 Integra
si S4 el voltaje
1000 - 1999 0 0- 1 S5 Vi

2000 - 2999 0 1 0

Figura N 37 b

'Nrnfo Salida, del contador Posicin de los Funcin

ms significativo switchs
Decimal
D4- C4 B4 Conect. Desconec
1000 - 1999 0 0 1
Integra
~S2 ST
el
2000 - 2999 0 1 'f4
0 s3 S5
Voltaje + V r
3000 - 3999 0' 1 1 sl s ls s2 Autobalance
S.T s^
4000 - 4999 1 0 0 S2- S3
Integra
000 - 999 0 0 0 ST S4.S5
el
Voltaje Vi
1000 - 1999 0 0 1

Figura N 37 c
 -49-

Se podran transcribir todos los arreglos posibles pero re_

sulta sumamente largo. El arreglo ms conveniente de todos es el mos-
trado en la Tabla b de la figura N 37 ya que los cambios se suscitan
cuando la salida 'B^del biestable es cero, por lo que no es necesario que
intervenga en el proceso de conmutacin, quedndose en que este proceso
solamente es funcin de las salidas Djy C^.-
En la siguiente figura se muestra el arreglo ms convenien-
te en forma grfica:

Figura N 38

Los switches S. y S^ para el autobalance se cierran a los

4.000 pulsos solamente cuando el voltaje de entrada al convertidor A/D

es mximo; caso contrario se cierran en un numero menor dependiendo del

cruce de nivel cero.

2.d.4.- CIRCUITO PARA LA DETECCIN DE CERO

El comparador trabaja ya sea en nivel alto o en un nivel bajo

 -50-

dependiendo de los voltajes de entrada. Cuando existe un cruce por

cero se suscita un cambio de nivel ya sea del alto al bajo o vice-
versa. Como muestra la siguiente figura:
Vo

'(o) (b)

Figura M 39

Aprovechando este fenmeno se construye el siguiente circui_

to con el objeto de poder expresar el salto de nivel en forma digital:

V voltios

del - comprador

b-

Bigura N 40
 -51-

El disparador Schmitt se- conecta a continuacin del compara-

dor para que el cambio de nivel se suscite en un tiempo menor. El fun-
cionamiento de este circuito es el siguiente:
Supngase que se suscite el cruce por el nivel cero y el comparador cam-

bia de un estado alto (V voltios) a un estado bajo (O voltios), ver fi-

gura N 40, a la salida del disparado Schmitt se acelerar este proceso
en forma inversa, es decir, el cambio se hace de un estado bajo a un
estado alto ya que el Schmitt-triger funciona con un circuito "NANO".
Los condensadores al no poder variar tan rpidamente transmiten al pun-
to a_ una baja de voltaje de V voltios (ya que el cambio pasa por un in-
versor quedando este punto con un voltaje de E - V y al punto _b_ una
subida de tensin, quedando un voltaje de E -f- V.
Si se calcula que el valor de la fuente E 3 equivalente al ni-
vel de uno lgico, de tal forma que E - V represente O, y E + V repre-

sente IL se tendr en el punto d _ 0 [ _ .

Si no se suscita un cruce por cero no habr un cambio de nivel,
sino un voltaje alto (V positivo) o un voltaje bajo (O voltios) depen-
diendo de la polaridad. Este voltaje ser bloqueado por los condensado-
res, por lo que los puntos a_ y b_ tendrn un voltaje de E voltios equi-
valente a 1L, dando en la salida c[ uno lgico.
Con el objeto de demostrar mejor el funcionamiento del circuito
detector de cero se explica a continuacin con valores de voltajes.
Supongamos que E = 2V y cuando hay cruce por nivel cero a la
salida del Schmitt-triger cambia de O voltios a 5 voltios.
 -52-

Por no poder los condensadores C-j y C~ cambiar tan rpida-

mente el punto a^ toma un valor de E - V = -3V equivalente a OL y el
punto b_ un valor de E + V = 7V equivalente a ![_, lo que da en el punto
d_ un OL. Cuando no hay cruce por nivel cero supngase que la salida
del disparador Schmitt tiene un valor de V = 5V; en los puntos a_ y b_
estarn aplicados un voltaje E = 2V equivalente a lj_ ya que los 5V
equivalente del punto e_ son bloqueados por el condensador C^.
Para limitar una subida a un potencial tan alto (E + V)
de los puntos a_ o b_ que podran daar el producto lgico "AND", se
opta el circuito de la figura N 41 cuyo funcionamiento es similar al
anterior.

Figura N 41 '
2.d.5.- ANLISIS MATEMTICO.- El circuito equivalente desde el pun_
to a_ al punto b_, o desde el punto c_ al punto d_ es el siguien_
te:
 -53- '

4-
V-o(t)

E,

T/S//

Figura N 42
Para el caso en que V a o V sea de la forma mostrada en la f i g u r a
N 43 b se tiene el siguiente circuito equivalente, ya que el diodo
trabaja como un circuito abierto:

(a) Figura N 43 (b)

De donde se puede obtener que:

>/./*; n.. ffr (E,--o,6v)i

R-.
=> Vo (O) =
 -54-

Para el caso en que Va sea de la forma indicada en la figura

N 44 b se tiene el siguiente circuito equivalente, ya que el diodo tra_
baja como un cortocircuito.

Va,, ^
(2- o-e)

(a)
((W)

Figura N 44
De donde se obtiene:
V0 (i) -- - (E'* 0,6)

t=0^ Va (&)- E

/-- 00 => Vo(OO):

2

El cruce por el nivel cero se puede objetivizar mejor en los siguientes

grficos:
 -55-

Krff A

Figura M 45
 -56-

Con el objeto de no confundir el cruce por el nivel cero del

final del proceso de integracin, que es el que interesa este momento,
con el del comienzo del proceso se debe hacer que el impulso generado
por el circuito detector dependa tambin del nmero de pulsos, sto se
consigue con el siguiente circuito:

^salida del
cont odor--*
significativo ,

Figura N 46
La salida del jK (ver figura N 47 b) tom un nivel de uno lgico bajo
dos condiciones abs'olutas y necesarias:
(a) La entrada de j = C debe estar a uno lgico, sto sucede solamen_
te cuando el contador marca 2.000 a 3.999 pulsos (ver figura N 47 a),
que es justamente el rango donde se debe suscitar el cruce por cero.
( b ) ( Cuando la entrada del reloj del contador tiene un nivel bajo
que ocurre solamente en el cruce por el nivel cero.
 -57-

Adems, se necesita que luego de haber sealado el cruce por

el nivel cero con uno lgico en la salida Q, el blestable jK se borre,
es decir que la salida Q tome nuevamente el valor de cero lgico para
que de esta manera est listo a detectar el cruce por el nivel cero del
prximo ciclo. Esto se lo consigue poniendo en la entrada de borrado
(clear) la suma lgica de las salidas D y C del contador.
En el grfico N 47 a se objetiviza la funcin del circuito
tratado:

Nmero D4 C4 84 04+04 Indica Borra

000 - 999 0 .0 0 0 No SI

1000 - 1999 0 0 1 0 No Si

2000 2999, 0 1 0 *- i Si No^

3000 - 3999- 0 1. 1 1 Si No
ii
4000 - 4999, 1 0 0 1 SI No

tn fcn+1

0 K Q
0 0 Qn
V

0 1 0

[l__ .ij
,

0
tn = tiempo antes del impulso del re
1 1 Q tn+1 = tiempo despus del impulso de
reloj

Figura N 47
 -58-

2.. 6.- CALCULO DE R 6 , Ry y 4.- La deteccin de cruce por l nivel

cero puede hacerse nicamente de los 2.000 a 3.999 pulsos,

por lo tanto la constante de descarga de los capacitadores C4 Rg debe

ser menor que 3.000 pulsos. Por lo tanto:

3000 x 25 Sg.

75000/Sg. < R6

7 5 m S g . < R 5 C4

Se opta por
R7 = R 6 =

2.d.7.- CIRCUITO DE POLARIDAD

Cuando la polaridad del voltaje de entrada es positiva el
comparador marca un nivel &ajo, cero lgico, y en caso contrario un ni-
vel alto, uno lgico (ver figura M 8, Pag. N 13). Al pasar por el
disparador schmitt las posiciones se invierten ya que ste trabaja como
un circuito "NAND". De esta manera la polaridad del voltaje de entra-
da es indicada por la salida del disparador schmitt en niveles lgicos
altos, uno lgico, y bajos, cero lgico, en caso de ser positiva o ne-
gativa respectivamente.
Aprovechando de esta peculiaridad se construye el siguiente
ci rcuito

del
comparador

P2

Figura N 48
 -59-

Cuando l a salida C^ del contador ms s i g n i f i c a t i v o marca 1,

lo que sucede desde los 2.000 hasta los 3.999 pulsos o sea durante la
rampa de integracin del voltaje de referencia, P-j toma los valores de
uno lgico o cero l g i c o , dependiendo de la polaridad del voltaje de
entrada si es positiva o negativa respectivamente. Mientras que Po to_
ma siempre los valores inversos a P , , es decir si el voltaje de entra-
da es negativo P 2 adquiere un valor de uno lgico y si es positivo el
de cero lgico.
2.d.7.- CONMUTACIN
Para un ciclo de medicin del voltaje de entrada, se necesj_
tan 3 switches independientes (ver figura N 10, Pgina N 15), S, , S ,
S3 y un switch de dos canales y dos posiciones para 84 y S 5 .
La conmutacin general va a depender de la lgica del proce_
so mostrado en la siguiente tabla secuencial:

Nmero Z D4 C4 Pl P2 Si S2 S3 S4,S5

- 1999 0 0 0 0 0 1 0 0 0

0 0 1 0 1 0 1 0 0

2000-3999 0 0 1 1 0 0 1 0

1 0 1 X X 0 0 0 1
4000-4999 1 '1 0 0 0 0 0 0 1
X No importa su valor

Figura N 49
 -60-

Existe en el mercado en forma de circuito integrado un

switch que cumple con las necesidades estipuladas, el MC 11 51 L; su
costo es similar al que resultara de disear y construir, con elemen-
tos comunes, un sistema que realice funciones similares.
El MC 11 51 L reemplaza a un switch comn de dos canales y
4 posiciones, sus especificaciones se encuentran en la Pag. N I
Al examinar la tabla de verdad se deduce fcilmente la nece_
sidad de un sistema lgico (ver figura N 50) para que con las seales
puedan alimentar las entradas X-, y X ? ya que segn los niveles de s-
tas el MC 11 51 L toma las diferentes posiciones.

TABLA DE VERDAD
Entradas CANAL
Numero de pulsos x?
*1 x co COMECT
Sistema
Polaridad _ _
1 DES CON
Detector de Cero
Lgico 0 0 0 cllsc?1
1 0 0 r r
U 1?' L ??
0 1 0 C 13> C 23
1 1 C H' C 24

Lgica Negativa
Figura N 50
En el diseo del sistema lgico se emplean diagramas de
Carnought con el objeto de poner las entradas X-| y Xo en funcin de las
variables que dan la conmutacin, es decir en funcin del nmero de pul-
sos, de la polaridad y del cruce por cero. Adems se deber escoger, de_
pendiendo del menor nmero de elementos lgicos que intervengan, cual de
las posiciones del MC 11 51 L har las funciones del switch S-, cual
 -61-

del $2S etc.

Para objetivizar mejor lo dicho, en los grficos N 51 a y
51 b se ha dibujado el conmutador MC 11 51 L en forma de switch mec-
nico con las diferentes posiciones y la funcin que realizara cada
una de stas.

P C11=S4
O C 2 i=S 5

O C12=S3
o c 22
CM] CMc
0 C 13 =$ o c23
O C-]j=Si O Co/i

Figura N 51 a

,0 C 11 =S 1 O C21

O
-M2
o c 23
C 13 =S 3
O C ]4 =S 2 o c.

Figura M 51 b
 -62-

En las siguientes tablas- se muestra el diseo del sistema lgico con

la posicin ms conveniente ya que sera demasiado largo transcribir
el diseo con 24 posiciones diferentes:

2 D4 C4 Pl P-2 Xl X2

0 0 0 0 0 0 0

0 0 1 0 1 0 1
0 0 1 1 0 1 0

1 0 1 X X 1 1
1 1 0 0 0 1 1
( a )
PARA

00 01 11 10 00 01 10

00 0 X X X 00 X 1 X 1
01 X 0 X X P-|P2. ' 01 X 1 X X
T "x~
11 X X 11 X- ' 1 X X
i 1
1
i 1
10
L*_ 1 X X i 10 X 1 . X X

z =o Z = 1

X = X-j + X f = ?1 ** Z + Z = P-, + Z
 -63-

Para X 2 :

00 11 10 00 01 10

00 0 X X X 00 X 1 X 1

01 x 1 X X 01 - X 1 X X

11 ~y X X X 11 X 1 X X

10 X 0 X X 10 X 1 X X

z =o Z = 1

X = no Importa su valor
alor
X ' - P2 Z X" . _
7

X 2 = X ' + X" = P 2 * Z + Z = P 2 + Z

Figura N 52
En base al diseo anterior la forma circu tal sera demostrada en la
f i g u r a M 53.
En laboratorio solamente se dispone productos y sumas i n v e r
sas por lo que es necesario cambiar el circuito anteriormente mencio-
nado, en base a las siguientes ecuaciones:
P-] + Z = P1 + Z = P . Z
P 2 = Z ="P 2 + T = "P Ti
quedando el circuito que se muestra en la f i g u r a N 54.
 -64-

Figura N 53
 -65-

c&mpr a

J O

Figura M 54
 -66-

Z.d.R.- CIRCUITO DE ACOPLAMIENTO

El circuito integrado conmutador MC 11 51 L trabaja con los
siguientes niveles lgicos de voltaje:
Ot = de 3V a 5V
l.t = de -3V a -5V
mientras que los compuestos lgicos trabajan con:
OL = de OV a 0.4V
1 E = de 2,4V a 5V .
De lo anterior se desprende la necesidad de un circuito que
acople dos niveles lgicos como se muestra en el bloque de la figura
N 55.

C-iR CUITO DE OL = 3 Yo 5v

5V- A C OP-.LAMIENTO

Figura N 55

E] siguiente circuito solventa el problema planteado:

-Y

Figura N 56
 -67-

Al ponerse el punto B a cero lgico o sea al tomar un valor

de O a 0.4V el ".transistor entra en corte, tenindose el siguiente ci_r
cuito equivalente:

Rr

-zL isv

'7177:

Figura N e 57
en el cual se pueden plantear las siguientes ecuaciones:

r 3 o - Vd
~ He 4- Si. -

Y si el punto B toma los valores de 2.4V a 5V equivalente a-uno lgico,

el transistor entra en saturacin, tenindose el circuito equivalente
al descrito a continuacin:

Vd
J
4-
V

15'V

Figura N 58
 -68-

en el que se plantean las equaciones:

- V = 15 - V d
! = 15 - Vd

Si se utiliza un zener de 4,4V y si se trabaja con un O, = 3.4V se

puede tantear las siguientes equaciones:

*-= r lTI
R 25 4V= 18
f-^'^ l U a 4V
'rv

R
K]
- 18.4..
?
. Rcp

si R c = 10 K.A-

R- = 26 K/v

La resistencia Rg sirve para limitar la corriente que entra a la base

del transistor y se opta por 15K/X .
2.d.O.- PRODUCTO LGICO INTERCALADO ENTRE EL DECODIFICADOR MAS SIGNI_

FICATIVO Y SU RESPECTIVO RETENEDOR

En el momento de cruce por el nivel cero, se genera un impul_

so que hace que los retenedores (latch) reciban la informacin de los
contadores respectivos, esta informacin pasa por los decodificadores y
finalmente se proyecta en la pantalla.
La informacin recibida por los retenedores (latch) en el
momento de cruce por cero contiene un mnimo de 2.000 y un mximo de
3.999 pulsos, lo que significa que en el tiempo T> se ha contado O a
1.999 pulsos respectivamente, ya que en el tiempo T, fijo se cuentan
2.000 pulsos, (ver figura N 5 9 ) .
 -69-

Proporcional
a Vi

Figura N 59
Es decir la informacin que entregan los contadores a los
retenedores (latch) es la suma del nmero de pulsos contados en el
tiempo T-| fijo y el nmero de pulsos contados en el tiempo T propor-
cional al voltaje de entrada, proyectndose as toda la informacin
que no es justamente la deseada, ya que solamente debe proyectarse
el nmero de pulsos contados en el tiempo ^2-
Se logra hacer que en la pantalla se proyecten solamente
el nmero de pulsos contados en el tiempo T intercalando un producto
lgico de las salidas Cy B del retenedor ms significativo a la en-
trada del decodificador con todas las entradas restantes a tierra, co-
mo se muestra en la figura N 60.
 -70-

Numero . C4 BA 04. 84

000 - 999 0 0 0
de -<? [ s Entrada al

los decodificador 1000 - 1999' 0 i 0

"laten"
2000 - 2999 1 0 0

3000 - 3999 1 ] 1
(a) . (b)
' Figura N 60

El producto lgico Cjx B^que es cero o uno segn la tabla

de la figura N 60 b al ser conectado a la entrada del decodificador
(ver tabla de verdad, pgina NL ) hace que se proyecte en la pantalla
cero desde los 2.000 pulsos hasta los 2.999 pulsos y uno desde los 3000
hasta los 3.999 pulsos. Esta solucin sera equivalente a restar 2.000
pulsos al nmero cuantificado por los contadores antes de proyectarlos
en la pantalla.
Como el mximo nmero de pulsos que se pueden contar en el
tiempo Tp, que es el nmero mximo que se lee en la pantalla, es de
<- y

1.999, las escalas debern ser mltiplos o submltiplos de 2.

 -71

Z.d.ll.- MONOESTABLE

El circuito de deteccin del cruce por el nivel cero marca

a su salida Z, un cero lgico en el momento en que el voltaje de inte-
gracin cruza por OV hasta cuando los contadores cuantifican 4.999 pul-
sos (ver Fig. N 47, Pag. N 57). Por lo tanto si se conecta directa-
mente la salida Z a l entrada de los retenedores (latch) se proyectaran
consecutivamente el nmero de pulsos contados en el proceso de autobalan_
ceo.
Una solucin a este problema es intercalar un circuito mono-
estable entre la salida Z del biestable jK y las entradas a los retene-

dores como se muestra en la figura N U. El tiempo de duracin del

pulso del monoestable deber ser menor que la mitad del perodo con que
oscila el reloj del sistema; caso contrario se puede leer medidas erra-
das.
Se usa como monoestable el circuito 74121, el mismo que pre_
senta la facilidad de regular su tiempo de duracin Tm, intercalando di-
ferentes valores de capacidad y resistencia entre sus terminales, segn
el grfico mostrado en las especificaciones de la pgina NXXX- Se con-
sigue un tiempo de duracin del pulso de 5/Sg. intercalando una resis_
tencia de 2KAcapacitor de InF.
En la figura N III se muestra el circuito detallado del sis_
tema completo del conteo, de la lectura y del convertidor A/D. Mientras
que en la figura N IV se encuentra el diagrama de tiempos de todo el
proceso.
 Figura N II

tx
-J

r
7CMJ GX,

MCDSfL
7777:

r
L K^

-
L
KQjIKQ T IK
IK

320/1
\ 3V
 77

2000 3000 "tOQO ' 3000 I&-Q o

- t tu- ,-j

L
/* f i j //VIL
 -72-

C A P I T U L O I I I
CONSTRUCCIN Y RESULTADOS EXPERIMENTALES
En l a construccin del multTmetro digital diseado se presen_
taron varios problemas, cuyas soluciones se las encontr con un poco de
d i f i c u l t a d ya que requirieron de cierta experiencia en la materia; con el
objeto de p u n t u a l i z a r los problemas mencionados ms importantes en forma
ordenada, es conveniente tratarlos en tres partes que son: el converti-
dor A / D , el sistema de atenuacin y amplificacin y el sistema de fuen-
tes.
3.a.- CONVERTIDOR A/D
En esta parte del multTmetro se presentaron las siguientes
dificultades:
1.- En el circuito comparador se present una oscilacin bastante mar-
cada, a la que se logr eliminarla colocando 2 condensadores de O,!/* F
entre las fuentes de 15V respectivamente y t i e r r a .
2.~ El condensador de autobalance G se cargaba con un potencial simi-
lar al voltaje de entrada, por lo que al integrarse la d i f e r e n c i a de di_
chos voltajes, daba a la s a l i d a valores errados. Se solvent lo menci
nado limitando el voltaje del condensador C~ con ayuda de dos diodos cp_
locados como muestra la figura N 61.
Las rampas de integracin y los voltajes de entrada al opera-
cional seguidor de emisor.se pueden ver en la fotografa de l a f i g u r a
N 62.
 -73-

G8KA

11 N
SEGIDOR 25 KA
DE N,\ ^\,
EMISOR ix^^^^* ,
-
,

,
Tf 1
V//V,
'SI

Figura N 61

3.- Para un mejor trabajo del amplificador operacional que trabaja con
amplificador de rango hubo necesidad de colocar la resistencia R = 4ICA

.entre tierra y 1.a entrada positiva, como muestra la figura N 61.

Figura N 62

V entrada

c, = -^

cl - 100 PF c2 =
1500 KJ^

68 PF .
,C3
= ^^320 Kn
100 PF
C3 =

100 PF C4 ~
L340Kri '
450'.Kr
100 PF
0 (r
r so Ka
C6 =
12 nF
^
C7' = 43 nF ce - "" i^ ^ 3 9 . KA

c7 = L
^ 2.2 KA

t^ 3.9 KA
 -74-

3.b.- . SISTEMA DE ATENUACIN Y AMPLIFICACIN

En esta parte del multmetro se presentaban los siguientes
problemas:
1.- Por no existir en el mercado resistencias de precisin de los va_
lores calculados hubo necesidad de poner resistencias menores en un 5%
del. valor deseado y completarlas con potencimetros, como se muestran
en la figura N 63 a, figura N 63 b y figura N 63 c.

V entrado

cl =~ -*=

C-j = 100 PF c2 = =^560 K.n

1500 K&-

Co = 68 PF
- C3 r~ *s ^ 3 2 0 KP-
C3 = 100 PF ' ' A
C 4 -"= 100 PF C4 = ^340Krz

C s = 100 PF 450'Kfi

" 50 Ka
C6 = 12 nF ?
=
C 7 ' = 43 nF ce - ^-39 KA

45 K.a.
C7 =
^ -f 2.2 K-H

c^8 J \T 3.9 KH
-~
" 5 KA
C9
?\0 ^ 220 SI
Ka

( a J
 o
rg

1
- ro
o

u. -L
c
co

I OJ res
LO o s-
DI
r-
U_

f-
OJ
 -76-

2.- En el sistema de atenuacin y amplificacin para voltajes y corn'en_

tes se presentaron problemas de induccin capacitiva en las diferentes
resistencias, inclusive a bajas frecuencias como 10 HZ3 por lo que hubo
necesidad de compensar dichos efectos con capacitadores pequeos coloca-
dos en paralelo con las respectivas resistencias, esta compensacin se
la hizo en base al siguiente anlisis matemtico:
Como circuito tipo se tom el mostrado en la figura N 64:
Vi

Vo

Figura N 64
Por el cual se pueden plantear las siguientes ecuaciones:
Vo = R2
Vi Rj + Rg
si el divisor se viera como capacitadores
Vo = i/c2S _ c,
Vi '/SC2 + I/SGI c i + c-

como los capacitadores estn al mismo potencial que las resistencias se

tiene:

R/ -f R 2 C, +C2

de donde

Cj K i - CoKo

Si existieran un mayor numero de resistencias y capacitadores se plantea:

C, f?j = C 2 ^ 2 = C 3 ^ 3 ........
 -77-

La ecuacin final expresa que la compensacin es independiente de la

frecuencia, lo cual en la prctica se cumple slo parcialmente.
En base a la ecuacin N 1, se calculan los capacitadores ne-
cesarios, para la compensacin del sistema, pero en la parte experimen-
tal estos valores, por ser necesarios, fueron cambiados por los especi-
ficados en la figura N 63 a y figura N 63 b.
3.- No se pudo realizar la compensacin del sistema de corrientes ya
que no se cuenta en laboratorio con los aparatos necesarios para medir
ni generar corrientes alternas para este fin, por lo que se opt su-

primir esta escala.

4.- En el sistema para medir resistencias hubo necesidad de cambiar
los valores de Rn en las dos ltimas escalas, debido a que dichos valo_
res fueron calculados despreciando la corriente que entra al amplific^

dor operacional y esto no es posible ya que la corriente IDS es igual

a//A mientras que la corriente que absorve el A.O. es de 0 3 5/A apro-

ximadamente.
Para la escala de 200 KA el valor calculado de T O M A , y valor
puesto de 6.8MI+ 2MfL
Para la escala de 2HA el valor calculado de Rn fue de lOM/ly

el valor puesto fue de 5.6MAen serie con un potencimetro de 2Mi^-

3.c.- SISTEMA DE FUENTES
En esta parte del multmetro se encontr la necesidad de rea-
lizar los siguientes cambios al circuito inicial:
1.- Con el objeto de mantener un voltaje continuo Vk = -10V se puso un
condensador de lOO^F a la salida del divisor de tensin de la figura
N 71, quedando el circuito como se muestra en la figura N 65.
 -78-

-24 V

470.A-

-.10:^
2,7
.-45V

KA.

v///; v/v.

-Figura N 65
2.- Con el objeto de evitar oscilaciones fue necesario poner a la sali_
da de cada una de las fuentes pequeos condensadores como se muestra en
la figura N 66.

-20V- -I5V - 5V -15 V

IOO//F -- OO/^F- iso/yp^- -- loo/yp I50//F-

V//A

Figura N 66
FUENTES DE VOLTAJE CONTINUO:
Antes de comenzar a desarrollar el diseo de las fuentes, es
necesario aclarar que no se da mayor explicacin de las mismas ya que
 -79-

no esta incluido en el temario de tesis y adems ha sido tratado en rnu_

chos trabajos similares al presente.
El multmetro tratado requiere de las siguientes fuentes:
Para polarizar el conmutador MC 11 51 L es necesario un voltaje de -20V
con una corriente de 150 mA.
Para polarizar los circuitos operacionales es necesario un
voltaje de -15V con una corriente de 150 mA.
Con el objeto de tomar un voltaje de referencia ~Vr y de po_
larizar el circuito MC 11 51 L es necesario un voltaje de -5V y una c
rriente de 1 mA.
Para la polarizacin de los amplificadores operacionales es
necesario un voltaje de + 15V con una corriente de 150 mA.
Con el objeto de tomar un voltaje de referencia V r y polari_
zar los circuitos lgicos se necesitan 5V con una corriente de 1A.
El diagrama de bloques de las fuentes es demostrado en la
figura N 67.
Por ser el voltaje de salida ms alto que el de -20V y toman_
do en cuenta la cada de potencial en los diodos de rectificacin y en
el transistor del circuito de regulacin, se opta por un transformador
cuyas especificaciones estn mostradas en la figura N 68.
Se usa un sistema de rectificacin de onda completa y un fil_
traje simple como el mostrado en la figura N 69.
 -80-

REGULADOR - 20A/
PARA -2O

REGVLWDOR _ ts
PARA-I5V
ov
TRANSA. RECTIFIC, C!LTRO
- 5-y
PARA ~ 5 V

REGULADOR
PARA 15 V

REGULADOR
RARA 5 V

Figura N 67

24 Vp:

24 Vp,

Figura N 68
 -si-

+24V:

no Vrms.
4- '7777,

-24V.

Figura N 69
Los respectivos sistemas de. regulacin para las cinco fuen-
tes estn constituidos por un circuito similar al mostrado en la figura
N 70 (basado en un amplificador operacional) cuyo funcionamiento es el
siguiente:
Si el voltaje de salida VQ disminuye, V- tambin lo hace en forma pro-
porcional ya que:
- Rb-2
Rb-| V

al disminuir V-j , la corriente Ic2 disminuye mientras que Ic- aumenta,

por lo que IgQ3 tambin aumenta. Al aumentar IBQ3 aumenta el voltaje
VCBQS con T q ue 1a disminucin inicial de V se compensa.
Cuando el circuito esta trabajando normalmente se tiene que:

Vl = V k
el c2 E/2
siendo V un voltaje constante de referencia.
 -82-

Para los diferentes circuitos de regulacin, se necesitan voltajes

fijos de referencia. V,, igual a -10V y - 4 3 5 V , los mismos que se consiguen

con el circuito de la figura N 71.

Rbl

'777?:

Figura N 70
-24-V

470--A-

100,/v

12V., 2!S7K/i.

Figura N 71
 -83-

A continuacin se describen dos diseos tipos de los sistemas

de regulacin:
SISTEMA DE REGULACIN PARA LA FUENTE DE -20V
En la figura N 72 se muestra el circuito de regulacin para
la fuente de -20V, en base al cual se pueden plantear las siguientes
ecuaciones:

1 B3 =- JL59^A-=- 1>5

z)
-24 V
1 f ^ U'

,,

^
"^ "n
RQI
^
\ ^c _^ Rb1 '

i
Cl "-T- i

-10V /G

^U h]

S^
o^y Iaa"
-10V

j
Qo = B x 46
.

-^:^ R b2 ^
RE
QI = ae i51
Oo - Af 1 E1

Sus especificaciones pueden ver

en la pgina N LI . i

Figura N 72
 -84-

ID = 15mA
DO

Ir.. = Ipo = 16,5 mA

IE = 33 mA

= 284-A

R S .,
Cl 15mA

20 -9,4 -VcE2
Ib.bmA

1 6 , SiTlA _

50-

= 353mA

R b1 " 3,3mA

.. 20V = 10V

Rb2= Rbl = 3 K - ^

SISTEMA DE REGULACIN PARA LA FUENTE DE +15V

Este sistema usa, a ms del par diferencial, dos transistores

como muestra la figura N 73 con el objeto de disminuir la corriente que
atraviesa el transistor (53.
Se plantean las siguientes ecuaciones:

IBI =
m
o ro co pn
co ro ro
V
II H^
u n
O ,o CO'
OD HH ro ro ro
o no. CTl cr\
E n
i. -P u en
r+ 3
O u ro > >
CO 3 u ro
n O ro co > o
o o -ro 3 >
3 3
T3 o
4^
3=
fD 3
r+
O

Ci-
ro

P
l

H-
(JD
fD
CO SZ
-s
cu
LO

fD

3
O CT
CO ro
rt-
~S cr co O
CU o -p* -p
V II
hH
03 cr
-P o ro
Cu en II
o o co
-h O co
o o
CO co
3
'3
 69 8 ZNZ a '''o
v o e w s ' 'o 9/ o* Clo r 2lo

S f c - X S ff = 8 Q= fr )= 'O

^n O O O < 'O

J) II '-% , lo EC
3 N 0 ( * ^t V OCR
~& - r t sj ./O 22 vx2
V 0 8 I i**!/ u zi -VX fl'I
v o z ? "y -l/X '2 J

U X 21 r*

-.'* i - :
L/o&r =*
 -86-

ESPECIFICACIONES DEL MULTIMETRO DIGITAL.-

En base al diseo y los cambios respectivos, detallados a lo
largo del presente trabajo, se llego a obtener un multmetro con las
siguientes caractersticas: .
GENERALIDADES.-
- Pantalla de 3 dgitos y medio.
- Selectores Manuales.
- Consumo de potencia: 15 Vatios
- Entrada comn para voltajes continuos y alternos, corrientes,conti-
nuas, resistencias. Entrada independiente para voltajes continuos y
alternos mayores que 200 V. y menores que 2000 V.
- Dimensiones fsicas: 29 Cm. x 25 Cm. x 13,5 Cm.

CARACTERSTICAS ELCTRICAS. -
1. Del voltmetro

-87-

- Escalas de medida: de O a 0,2 V.

de 0,2 V. a 2 V.
de 2 V. a 20 V.
de 20 V. a 200 V.
de 200 V. a 2000 V.
- Impedancia de entrada:
de 2 Mrv para las escalas de 2 V. a 2000 V. y de 15 Mft aproximadamen_
te, para las escalas de 0,2 V. a 2 V.
- Rangos de frecuencia para voltajes alternos: de O a 10 KHz.
- Exactitud:

Para las seales continuas, el error promedio en todas las escalas es

el 0,3%, habindose tomado como instrumento patrn el "410C VOLT METER
 -87-

- Escalas de medida: de O a 0,2 V.

de 0,2 V. a 2 V.
de 2 V. a 20 V.
de 20 V. a 200 V.
de 200 V. a 2000 V.
- Impedancia de entrada:
de 2 MfV para las escalas de 2 V. a 2000 V. y de 15 MfL aproximadamer^

te, para las escalas de 0,2 V. a 2 V.

- Rangos de frecuencia para voltajes alternos: de O a 10 KHz.

- Exactitud:
Para las seales continuas, el error promedio en todas las escalas es
el 0,3%, habindose tomado como instrumento patrn el "410C VOLT METER
HEWLEET PACKART".
Para las seales alternas, el error vara con la frecuencia, debido a
la imposibilidad de poder hacer una compensacin precisa de los efec-
tos parsitos. El error promedio en las escalas de 0,2 V. a 20 V. es
del 3% y en las escalas de 20 V. a 2000 V. el error es del 5%.
2. Del ampermetro
- Escalas de medida: de O a 200 /
de 200 /A a 2mA
de 2mA a 20 mA
de 20 mA a 200 mA
de 200 mA a 2A
- Impedancia de entrada mxima: 100 A
- Exactitud:
El error promedio en todas las escalas es el 1,6%. No se pudo lograr
una buena calibracin de las respectivas escalas de corriente por los
siguientes factores:
a) Todas las escalas son dependientes entre s, excepto la primera.
 b) Los valores de las resistencias en las tres ltimas escalas son

muy bajos.

c) El Instrumento usado fue el " UNIVERSAL AVOMETER, MODELO 8MK III"

3. Del Ohmetro

- Escalas de medida: de O a 20A

de 20 a 200-O.
de 200 a 2K/L
de 2KAa 20K/I
de 20Kna 200KA.
de 200Kaa 2M /v

- Exactitud:

El error promedio en todas las escalas es del 0,3%. Habindose to-

mado como instrumento patrn el " 41OC VOLT METER HEWLEET PACKART".
 -89-

C A P I T U L O I V

Uno de los objetivos del presente trabajo fue la asimilacin

de la tcnica del mutmetro digital con miras a la produccin, de ah!
que la conclusin ms importante (luego de haber obtenido buenos resul-
tados con la construccin del aparato) sera la de llegar a conocer si
es rentable o no su industrializacin en el pas.
Un anlisis econmico completo sera muy extenso y saldra
de los lmites de esta tesis;'por lo que se ha optado realizar un estu-

dio de los costos del material y la mano de obra necesarios para la

construccin del multmetro, con el objetivo de comparar estos resulta-
dos 3 con los precios de aparatos similares existentes en el mercado y
poder visualizar muy tenuemente una posible industrializacin.

ANLISIS DE COSTOS DE MATERIAL.-

El material usado se lo puede dividir en tres tipos, que son:

circuitos integrados, elementos discretos y material para el acabado.

Los costos de los circuitos integrados y elementos discretos
detallados a continuacin, son precios en los Estados Unidos siempre y
cuando se los compre de 100 a 999 unidades de cada uno.
 -90-

CIRCUITOS INTEGRADOS

LIZA DO. EN LA PRECIO UNITARIO PRECIO

ucci ON DE UN TIPO EN DOLARES TOTAL
TIME TRO EN DOLARES

4 MAN 4 3,25 13 s oo
4 MSD 101 1 ,62 6,48
4 SN 7475 0,9 3,6

4 SN 7490 0,99 3,96

6 SN 72741 0,54 3,84

1 AM 311 3,25 3,25

1 MC 1151 L 6,8 6,8

1 SN 74107 . 0,55 0,55

1 SN 7413 1,17 1,17

1 SN 74121 0,7 0,7

1 SN 7402 0,36 0,36

4 SN 7410 0,36 1,44

T O T A L 45.15
 ELEMENTOS DISCRETOS

NUTILIZADO EN LA
CONSTRUCCI
CION DE UN NOMBRE TIPO PRECIO UNI- PRECIO
MULTIMETRO
RO TARIO EN TOTAL
DOLARES

1 MOS FET MF 3003 2 2

24 Resist. de 0S5 % 0,158 3,792

Precisin

40 Resist. co- 0,5 Vat. 0,04 1,6

munes

14 Capacitores 0,51 7,14

Electro ITt.

15 Capacitores 0,096 1S44

Cermi cas

6 Diodos pequeos 0,2 1,2

4 Diodos de poten- 0,36 1,44

cia

4 Diodos Zener 0,5 2,oo

16 Transist. 0,5 A 0,9 14,4

Poten.
0,5 Vat.

1 Transist. Poten.
10 Vat. 1,0 l,o

6 Fusibles 0,06 0,36

8 . Potencim. 0,65 5,2

T 0 T A L 41,572
 -92-

MATERIAL PARA EL ACABADO

N UTILIZADO EN PRECIO UNI- PRECIO

UN MULTIMETRO NOMBRE TIPO TARIO DOLARES TOTAL

1/2 Plancha para

circuito impre_
so 0,7 0,7

Carapacho metal 4 4

1 Punta de
Prueba 1 ' 1

1 Foco Piloto 0,2 0,2

6 Selectores 0,4 2,4

Varios: alambre, tornillos, etc. 3,0

T OT A L 11 ,3

Costo de los Circuitos Integrados 45,15

Costo de los Elementos Discretos 41,572
Costo del material para el Acabado 11,3

T O T A L 98,20

De lo que se desprende que en material usado, en la construccin de

cada multmetro, cuesta aproximadamente US$ 100,oo.
 -93-

Supngase:

a) Que se produzcan 100 multmetros al mes

b) Que los trabajadores necesarios y sus mensualidades sean:

Personal Mensualidades en Sucres

1 Gerente 8.000

1 Secretarla 2.000

3 Tecnlogos 9.000
7 Obreros ( a s ) 7.000
Extras 2.000

TOTAL..' 28.000

Por lo tanto, el precio de cada multfmetro en gastos de

personal ser de S/ 280,oo y su costo total ser de S/ 2.780,oo.

En el mercado existen multmetros con caractersticas simi-

lares cuyos precios oscilan entre los 200 y 250 dlares, de lo que se

desprende que sera aconsejable profundizar en el anlisis econmico

con el objeto de llegar a saber mas certeramente si es conveniente o no

industrializar el multmetro digital.

Adems, se aconseja una optimizacin de los sistemas de ate_

nuacin y amplificacin con la finalidad de obtener mayores rangos de

medida y precisin, como tambin una optimizacin general del circuito
en funcin del precio de los materiales usados.
 MC1151L

DUAL ONE-OF-FOUR CHANNEL .

MULTIPLEXSWITCH MM.OS 1
The MC1151L monolithic multiplex switch contains a single DUAL l-OF-4 CHANNEL
decoderselecting two-of-eight channel outputs, plus an output inhibit MULTIPLEX SWITCH
control. The circuitis constructed with P-channel enhancement mode
MOS devices. It is designed for use in analog and digital applications NOVEMBER 1971 - DS 9119 R1
such as A to D conversin and instrumentaron signal roufing.

Features Include: i . -
High On/Off Resistance Ratio
* Zero Offset Voltage ' !

All Channel Blanking

Diode Protection on All Inputs
' * Low Leakage and Power Consumption

CERAMIC PACKAGE
CASE 638

MXIMUM RATINGS IVoltages referenced to V$S' Pin 8)

Rating Symbol Valu Unt
Gate Supply Voltage VQQ -35.0 to +0.3 Vdc
Draln Supply Voltage VQQ -35.0 to 40.3 Vdc TTTTTTTrTTTTTrTT
Input Voltaga Vn -30.0 to +0.3 Vdc , 0.270
Operating Temperatura Ranga TA 0 to +75 C > J 07280

Storaga Temperatura Ranga "^sta -65 to +150 C JJ.JJ.4JJ.L

0-BOS
.3b ' '
<
, 0.^00 , 0,190 "-OS
m
Bi 1hflEF~1
1 ion REF
L l-

BLOCK DIAGRAM
T IVBlin
0.100 J j 1 1 O.D4S M O.Oli LO-W
ffi wr-'^
03(H. j
T.P. ''" ~"'~~i f*"OTOS5 ^"^^TOIfl .190 r .

C11 C12 C13 C14 C21 C22 C23 C2<1

*Dlm*nt>on U lo tfid cinlulint nhtn fofrrwd poilWI,
2 3 4 5 1 4 1 3 1 2 11
0 0 0 0 . 0 0 O C

XI
^ -~ I_J
' \ .

p-^ n iM

i > -
A-- i | h ;
A
<:=L-^/^r
TRUTHTABLE*
, H'
i >\"i
^^ ^ . X1
DATAIN
X2 X CO
CHANNEL
"ON"

x co 1
^\. t~*
_nZd
L
l
y^
'
>0
iU
I
"
0 0 0 C11.C21
1' 1 0 0 C12, 22
0 1 0 C13, C23
VQP-PIN 1 1 1 0 C14, C24
V G G - PIN16
V s s - PIN Uslng negativo loglc.
8 - < 5> '
, 0
15
 CIRCUIT SCHEMATIC

Xco
is - s 10
0 0 O

X2
9 O-
im_r
C24 CT4
11 O O 5

C23 C13
12 O

C22
23 O
11
Ir rr IT
C12
03

ITT
C21 C11
14 O O 2

i.r

o O o
8 1 7
vss VDD CM1

FIGURE 1 - S W I T C H I N G T I M E T E S T C I R C U 1 T A N D W A V E F O R M S

-ISVdc
10 V '
VOD VGG
XCD cu 50%

XI H
)
10 V X2
ov- 10 V -

+10 Vdc VSS Vout

ov-
tf<100ns
?k
JL MQk
 ELECTRICALCHARACTERISTICS (V DD V GG 15 Vdc, VSS = -MO Vdc,T A = 25C unloss othurwiso spcctficd)
Characterstic Fig. Symbo Mn Typ Max Unit
Supply Currcnts '' 2 'DD 4.0 mAdc
IGG 100
Input Leakage Current" [RX
(Vn = -5.0 Vdc) T A = 25C - - 500 nAdc
TA=75C 1.5
Channel Lcakage Currem* " IRC nAdc

VG = -5.0 Vdc, V| L " +8.0 Vdc) T A - 25C - - 15

150
Common Channel Leakage Current "RCM 50 nAdc
(V|H = +0.5 Vdc, V| L =+8.0 Vdc, VYCO = ^ Vdc,
V c = -5.0 Vdc, V CM = V s s = +10 Vdc)

Channel "On" Resistance** 3 R on Ohms

[ V / H = +0.5 Vdc, V| L - VXGO = + 8 - 0 Vdc -
IG - -ioo/jAdc, VCM = Vdc ' T A = 25c - 365 500
TA = 75C 550
Channel "Off" Resistance" Roff Megohms
(V|H = +0.5 Vdc, V| L = VXGO = +8.0 Vdc,
vc = -5.o vdc, VCM = o Vdc TA = 25c 1500 - -
TA = 7 5 C 100
Channel Swtching Times 1 ns
Turn-On Time _ton - . 750
Turn-Off Time 150
Input Capacitance* Cn - 3.0 - pF
Channel Capacitance** CC - 5.0 - pF
Common Channel Capacitance CCM - - 15.0 - PF

* Each nput tested individually.

Each output tested Indvidualty.

FIGURE 2 - T Y P I C A L DRAlN SUPPLY CURRENT FIGURE 3 -TYPICAL CHANNEL "ON" RESISTANCE

versus AMBIENT T E M P E R A T U R E versus AMBIENT TEMPERATURE

-8.0 800
VDD 3 VGG = -i5 Vdc
Vss "+10 Vdc
- O Vdc de, Vss "+10 Vdc
r: -6.D 600 VIH - +0.5" Vdc, V|L +8.0 Vdc
IC 3 -100/JAdc, V G - O V d c

-4.0 400

S-2.0 < 200

+25 +50 +75 +25 +50 +75

TA ( AMBIENTTEMPEHATURE{C)- TA,AMBIENTTEMPERATURE<C)

This device contains circuitry to protect the inputs against damage that normal precautions be taken to avoid applicarion of any voltage
due to hgh static voltagos or Qlectric fields; howavar, it is advisad higher than mximum rated voltages to this high-impedance circuit,
 FIGURE 1A -CHANNEL "ON" RESISTANCE vorsus F I G U R I S - T Y P I C A L CHANNEL "ON" RESISTANCE
CHANNEL DATA VOLTAGE TEST CIRCUIT versus CHANNEL DATA V O L T A G E

i.uuu 1 1
,Vss-+10Vdc
10,000
7000
>F= ' V | H - 4 0-5 Vdc. Vu '-iB.OVdc
\v C" 100 rAdc, TA * 25"C
-15 Vilc
4000
VDO VGG 3000
AC 2DOO

XI
o 100 JA
1000

xz 700
1 w-o
^
"*-*^
400
300 ^ "^_
200
-N
=.
+10 Vdc vssl 150
***^*m

*.. -. -4.0 -2.0 O +2.0 +4.0 +G.O +8.0 +10

Ve, CHANNEL DATA VOLTAGE (Vdc)

APPLICATIONS INFORMATION

Tho MC1151L multlplexor is a dual digital one-of-four selector
driving an eght-MOS-transistor output array. The two docoded in-
puts, X1 and X2, scloctwhichtwo o the eght output transistor are
"on". The chip onablo Input, XCQ- turns "off" all oight transistors
whon in tho "1" stnto. Thu corrospondinti truth tnblo isshown on.
tho (rsi pngo of this dntn slmot. Tho son reos o tho oight output
tr/inststors oro brought out ndividunlly, whilo tho drnins for two
sois of our ore common. Tho sourco and droin of the transistors
aro dentical and may be ntcrchanged to perform different func-
tons. In a digital sysiam, for example, the MC1151L could be used
as two one-of-four dccoders with the selected output low (by tying
the common drains to ground and the sources through resistors to
Vgg) or with the selected output hgh (by tying the sources
through rcsistors to ground and the common drains to
Similar arrangements could be used for analog signal handling.
Interfacing the MC1151L inputs with bipolar logic family
devices is oasily dono, with many translators available. The most
' common case, when Vgg = +10 V and VQQ = VQQ >-15 V, uses
high-voltago, opon-collcctor gatos to imcrfaco btwoon MOTL/
MTTL nncl the MC1151L. Sovurnl of tho parts availabl, as shown
In Figuro 5, offor vory efficont translation as wot as ouxiliory logic
or docoding.
Motorola Application Noto AN-523 shows sovoral other trans-
a tion/interface techniques for other substrate voltages. In addtion,
severa! system applicatons of the MC1151 are shown.
The turn-on and turn-off propagation delays through the device
are not equal, with the turn-off time being much shorter than the
turn-on delay. Ths insures that two output devices will not be
"on" at the same time (a stuaton whch mght cause crosstalk
problems),

FIGURE 5-MTTL/IVIDTL-TO-MOS INTERFACING '

TYPICAL QRIVERCIRCU1TS

it-lDVdc > +10 Vdc

:u

n
MTTL MDTL

\7 1/6MC1B20 VD D [VGG

FROM
Xco '
i
aCl!
OC13
+10 Vdc
ORIVEfl
CIRCUITS
3: 1

QC14
OC21
xz i QC22
U OC23
MTTL OC24
MTTL OCM)
1 OCM2

1/4MC74Z6 MC7414S

Note: Diveri may be any circu! with apon callector

outpuuwllh VcEX> 10 Vdc,

Circuit diagrarm utillzing Motorola producs ara included as a means is bel i a ved to be en t ral y reliable. However, no responsibility is
of illustratlng typcai semiconductor appllcations; con sequen ti y, assumed for inaccuracles. Furthermora, such Information does not
comploto inlormatlon sufficlont for constructlon purposas is - not convey to the purchasar of tha emlconductor davicas doscribed any
nocossarily glven, Tho Information has bon carafully chacked and licensa undor the patent rlghts of Motorola Inc. or oidor*.
 LINEAR WTEGRATED CIRCU! TYPES SN52747, SN7274
CIRCITS DUAL HIGH-PERFORMANCE QPERATONAL AMPLFIER

*GC-S1GNAL.
NTIAL No frequency Compnsation Requred Large CommoivMode and
UFJCATION Differential Votage Ranges
Low Power Consumption
NCY No Latch-up
Short-Circuit Protection
Designed to be Interchangeable with
l-vtic- . . Offset-Voltage Nuil Capabtlity Fairchild ;iA747 and MA747C

description

The SN52747 and SN72747 are dual high- J OR N DUAL-IN-LINE

PACKAGE TOP VIEW)
pcrformance operatonal amplifiers, featuring offset-
voltnge nuil capability. Each hatf is electrically similar
\S V- IOSN52741/SN72741.
AMPUFIDtNO. I AMPLIFICO NO.!

1OV
M
1M 10M 1MM The Iiigh common-modo nput voltage ronge and the
orrsET
BULL
1IJ1
!
Vcc* OUtPUT KC
2
OUTPUT VcC*
OFFSET
KUUL
ZN1

absence o !atch-up mak'e the amplifiers ideal for

voltage-follower applications. The devices are short-
circuit protected and the interna! froquency compen-
sation cnsures stability without exiernal components.
DLUWER A lovv-value potentiomeler may be connected
JLSE RESPONSE between the offset nuil inputs lo nuil oul the offset
voltage as shown in Figure 3.

The SN52747 is characterized for operation over the

full military tempcrature range o ~55C to 125^C;
the SN72747 is characterized for operation from 0C
to 70C.
INVEH MONIM OFfSCT VCC- Ff^ET fOMN INVEH
1WG VEHIC NULL NLL VtRTlWQ tNG

AMPLiriERNO 1 AMPUIFIIRN. 2
schematic (each ampier)
NCNo Interna! connociion
W t TO 60 90

1NVERTING
INPUT

Er

NON- J
INVERTING o
INPUT

o OUTPUT

o V CC _

TO OTHER
AMPLIFIER
vt.luo* chovvn oro nominal.

TEXAS t INSTRUMENTS
O K I ' O H Al L D 3-33
) MU! (tit*(S l JIIT l:1!
'tV IH EfSI PKPDWI f P W f . i
 CIRCUIT TYPES SW52747, SN72747
DUAL H1GH-PERFORMANCE O'PERATIONAL AMPLIFIERS

absoluto mximum ratings over operating ree-air temperatura rango (unless otherwise notad) operating
SN52747 SN72747 UNIT
Supply vottagr: VCG- Isea N'C 1) 22 13 V
Supply voltafj VCG- ^c NolL' " -22 ~l) V
Dfferuniiul mput voltagn (:ee Note 2) :30 ;30 V
Input voliitin (eitier input, sce Notes 1 and 3) ;15 15 V
SR
Voltagtbetweenu'iiher offset nuil terminal (N1/N2 nntl VcC i 0.5 -0.5 V
Ourotion o ouiput short-circuit (sen Noto 4) unliTtited unli.-mtftl
Coninuous total dissipation at or belovv) 70" C Bach arnolifier 500 500
mW
frec-ar tcmpcrnture (see Note 5) Total psckage SOO 00
Opuroiing frue-ar tcmperature rango -55 to 125 0 to 70 C
Siorage tcmperatuie rango -65 to 150 -65 to 150 "C
Load tcmparature 1/1G inch from coso for GO Ctonds J package 300 300 -e
Leacl temperature 1/16 inch from casa for 10 seconds N pockagc 260 260 "c
NOTES: 1. All voltago valas, unios* ottierwia notod, are with rojpect to iMa zoro reor*ne9 )BV| (ground) of tha (upply volTga wharq
\h tho zoro referonca Icvol is ihe midpoint butwoen VcC*- on VCC
2. Diffcrcnti.il voltaijcs ara ai tlio nortinvcrting input terminal wtth respect to the ioverlifig Input torminal.
3. The ni-TTinltudo o1 llio input volt.igo mus nevor uxcccd tho magnituda of tMe tupply voltage or 1 5 volts, whlchsvw I* (u.
4. The output may bo shortcd to ground Q< cithcr power suppiy. For the SN527"17 only, itie onlimitcc Ouration of thi thort-clrcuit
nppfies at |or below) I^O^C coso tempera ture or 75" C fren-air tcmperaiuro,
5. For oDoratio" of SN52747 abovo 70"C free-atr tomccralura. refer to Disaipation Daroting Curv, Figura 2,

eiectrcal characteristics at specifiecl free-air tempurature, VCCH- = ^5 V, VGC ** -16 V

SN52747 SN7277
PARAMETER TESTCONDITIONSt UNIT
MIN TV? MAX MIN TYP MAX
25' C 1 5 1 6
VIQ Input ofsstvoltage RS-S 10 kn mV
Fu II ^ange 6 7.5
Vjo(ad) Offset voltago adjust rdngo 25' C 15 15 mV
25" C 20 200 20 200
IjO Inpuloffsit currcnt nA
Ful! ranrjtf 500 300
25' C SO 500 00 500
1[B Input bascurrent nA
Full rango 1500 ROO
25" C 12 13 -12 113
V| Input voltagerangc V
Fuli range :12 H2
R L = 10 kl 25 'C 24 28 24 23
Mximum peak-to-peak RL > 10 kn Full rango 24 24
Vnpp V
output votiagc svving RL=2kn 25rC 20 26 20 26
R L > 2k Full range 20 20
9
Largo-signal differcntial R L > 2k'l. 25JC 50,000 200.000 50,000 200,000
voltage amplificaron V0 = 10V Full range 25,000 25.0CO
r Input rcsistance 25" C 0.3 2 0.3 2 MO
V0 = C V,
ro Output resistance 25 C 75 75 l
Sce Note 5
C Input capacitan ce 25"C 1,4 1.4 pF
25 'C 70 90 70 90
CMRR Common-modc rejcclion ratio R S < 10 kn dS
Full ranga 70 70
25" C 30 150 30 1fcO
AVjo/iiVcc Power suppiy sensitvity R s < 10 kn uV/V
Full range 150 130
iQg Short-crcuit output current 25';C - 25 .'.40 ; 25 * 40 rnA

No load, 25 'C 1,7 2.8 1.7 2.3

Ice Supply currcnt mA
No signal Full rdnge 3.3 3.3
Power dissipation No load. 25 C 50 85 50 85
mVV
(cocli amplifier) No si gnal Ftill range 100 100
v o'I/V 0 2 Channel seporatton 2S"C 120 120 1 03
T All choree tcrislics ara spocfied uncr opr-n-loop opcraiion. Full rnn^o for SN5?747s55 Ciol25 CandIorSN72747nf) C 10 JO C.
NOTE 5: This typical v,iluc apptiei only o Ironuunciea .ibovu a fcvv hundred hort bocauso o ida tMoct of drilt ,inj thormal ffe<i*j*r.*.
For defntions o tRtms. moeUantcal dta. and -vdering instructiuns, soe the SN52741/SN72741 data shesi datad Novvm!)r 1070.

3-40 TEXAS INSTRUMENTSJ M UHI'OH A L U

 CIRCU! TYPES SN52747, SN72747
DUAL HiGH-PERFORMANCE OPERAT10NAL AMPLIFIERS

1) - operating charactoristics, V/CC+ = ^ V, VCG~ ~ 15 V, TA - 25C

SU 7274* UN T T SN52747 SN72747 _
13 j PARAMETER TEST CONDITIO
V M1N TYP MAX MIN TVP MAX
-18 V t tf Risftims V j " 2 0 m V , R L = 2 k, 0.3 ' 0.3 ^s
30 V ! : Ovcfshool CL s 100 pF, S<?c Ffurc l 5J 5%
*U' I V ; Vi - 10 V. R, =
= -6 1 V'~ ; bH WtnwMWi.lun.ly .un CL = 100 pF. Soa F "' 0.5 0.5 V/ys
(JUIO 1

500 "( PARAMETER fvlEASUREMENT INFORMATION

SOO
O t o 70 c :
-G5 to 15 D ,c i

300 'c !
260 'c j
JPOIV VOltw, wh,r.
; Vi

ivor 1* IBK.
^^x. '
X^ L^*' r
n o( thp thort'Ctieuli

1
747" : INPUT VOLTAGE
UN1T VVAVEFORM
MAX
G
ir-V
7. 7.&
mV
200
nA

SOO
nA TESTC RCUIT
ROO
RSHOOT, AND SLEW RATE
V
THERMAL INFORMATION TYPICAL APPLICATION DATA

V DISSIPAT10N DERATIE^JG CURVE

j

00
i TOTAL PACKA'GE
f Mfl 5 ^\ EACH AMPLIFien X.

ti

i P?
MOkil
oB
? ^,00 . . , '-^v.
150
uVrV
150 u ^
; 40 mA j 200- DEBATE F R O M - -
TO V cc __
2.6 5 TOTALPACKAGE 1 1 .4 mVif C BQ'C
mA 100 - EACH AMPUFtER l l . l m W ' C 105 C - -
nJ
0 ! 1 1 1 t
8B
> mW 70 SO 90 100 110 120 130
10O i
Tft-Ptce-Ar Tcmpcraiurn C
...y i c9 .1
0 C 10 TO'C.

r 1970.
FIGURE 2 FIGURE 3-lNPUT OFFSET VOLTAGE NULL CIRCUIT

TEXASININSTRUMENTS
nttiMMiM i.D(
- 3-41

^jAi^^
 lai.

LINEAR
CIRCUIT TYPES SN52747, SN72747 INTG
DUAL WGH-PERFORMANCE QPERAT1GNAL AMPF1ERS

MXIMUM PEAK-TO-PEAK
INPUT OFFSET CURRENT INPUT B1AS CURRENT OUTPUT VOLTAGE o
vs vs
FREE-AIRTEMPER ATURE FREE-AIR TEMPERATURE LOAD RESSTANOS o
o

description

The S
operat
toges
SN727
sation
and S
-eo ~o ~?o o 10 eo eo 100 no uo -C -40 -10 O JO 40 60 SO 100 UO 14O
TA -Firt-Au Ttmpriiturt-'C
respon
TA-F'*O A" Tnm<Mi>lu(i-'C
unity)
FIGUREN FIGURES FIGURE 6 higher
OPcN-LOOP LARGE-SIGNAL differe
OPEN-LOOP LARGE-SGNAL
MXIMUM PEAK-TO-PEAK DIFFERENTIAL DIFFERENTIAL outpu
OUTPUT VOLTAGE VOLTAGE AMPL1FICATION VOLTAGE AMPLiFiCATION satcd
vs vs vs capc
FREQUENCY SUPPLY VOLTAGE FREQUENCY
betv^e
VCC.-I5V I to nu
V C C - - -15 v f
a t * I3M1 (.
TA " "" "
2B J--U- The S
O (ull m
3-1 ilf- ^-r-lM

rM In
! ti the S
t|f-
4J--,._ .- -U to 70

+4? terminal a

100 1M J OR
PAC
FIGURE? FIGURES FIGURES

COMMON-MODE REJECTION RATIO OUTPUT VOLTAGE

vs vs VOLTAGE-FOLLOV/ER
FREQUEMCY ELAPSEOT1ME LARGE-SIGNAL PULSE RESPONSC

V CC
5- lOkil
15 V' . i[_.-UUf-l-i.-V^v-]
T A -35'C > * LL~4/J~.7T\ ^-":;t -i

liJlU

\ IO ICO 1 <> 10< ICOi 1M IOM IOOM NCNo int

FIGURE 12

TEXAS INSTRUMENTSI N C Ol I'OI- A f LD

IEX IMSIRHENIS EIStVEi tHE KICHT 10 HiX ('iCS AI t!t '(>s
t! ORDER 10 1MPSOVE OHIOH SD 10 SUPPIY !H[ P[SI PfiOrUf PtT>/f '
 CIRCUIT TYPES SN52101A, SW7230
INTEGRATED CRCITS HIGH-PERFQRMAWCE OPERATIGMAL AMPLiFIER

Low Input Currents Designed To be Interchangeable with

2101A
SN8107
rron
Inietnnly
Atip
Compensa i ed
2 ?
10 10
3 3
5 input offset voltage and current to improve the accuracy of higlvimpedance circuits using Ihese Uevices.
75
0 50
5 0.5
1 i
J -3
7 i22
> 415
O 130
> Vos
i , Y
t Ves
t Yes
Low input Offsot Parameters National Semiconductor LM101A and L.M3Q1A
Frequency and Transient Responso No Latch-Up
Characteristics Adjustable Large Commpn-Mode and
1/.VIT
Short-Circuit Protection Differential Voltage Ranges
Same Pin Assignments as
Offset-Voltage Nuil Capability
SN52709andSIM72709
mV
nA description
vrc The SN52101A and SN727301A are high-performance operational amplfiers, fealuring very low input bias curren! and
nA
V/mV The high common-mode input voltage rangeand theabsencoof latch-up makc the SN52101A and SN72301A ideal for
voltagc-follower applications. The devices are protected lo withstand shorl-ci-cuits at the output. The cxternal
V/pi coinpensation of the SN52101A and the SN72301A allows the changing of the frequency responso (when the
MHt closd-loop gain is greater than unity) for applications requiring wider bandwidth or htgher slew rate.
A potentiometer may be connectod bctwcon the offset-null inputs (N1 and N2J, as shown in Figure 8, to nuil out the
V
offset voltaga.
V
V
The SN52101A is charactcrized for operation ovcr the full mllary temperalure rango of -55C to 125C; tho
SN72301A is characterized for operation rom 0C to 70C.
V
terminal ossignments
PDUAL-1N-LINE
J OR N DUAL.-IN.LINE L PLUG-IN PACKAGE PACKAGi:
Z PI-AT PACKAGE
PACKAGE (TOP VIEW) (TOP VIEW) [TOP VIEW)
(TOP VIEW1

OA SN72307
k>n lilornally UMIT
np Coitipnsaied PIN A IS IN ELL-CTR1CAL
CONTACT WITH THE CASE

_J
U3EZ
50
mV MCNo inie-fi.il conncction
iiA
absolute mximum ratings over operating free-airtemperature range (unless otherv^se noted)
I 6 MWC SN52101A SN72301A UNIT
| 250 HA Stipply voltaq VQC^ 'Sl! No'.e U 22 18 V
1- 25 V/mV Suppiv voltige Vcc sce Ncti 1) -22 -18 V

0.5 Oiffftcntial ir.pt.it voltai (see Noi-: 21 30 30 V

V/MS
Input voliage (cnhctt input, st-e Netos l ur.t 3) 15 15 V
1 f.'.Hz VOL:.*IP betwcen ei'.hcr offset n!) icrm.nai IN1-N21 and V(;Q._ -0.5 to 2 -0.5to2 V
Dut.-ron of output shor t-cucui (ice Nolo *". unlimilcd unlmild

13 Contiimous total potver disr.i>otion at (or hvioivt &5 C, iep-air icinperature eo Note 5) 500 500 mW
V
HB V Oii.iting fret'-air li-inj>"r.uure rsnq -55 to 125 O t o 70 C
H2 V Stor.ttjt? lenipfrtuii,' ranoc -65 to 150 -G5to150 "C

130 Led tcmperaure 1 16 inch froin caw for 00 '-contis J, L, or Z PjckaH' 300 300 "C
V
L(-i)( tcmpof ature 1/1G inch from CO-.B 'ot H. ecmds N or P Piicl,!ijc 260 2CO "c
NOTES" 1. AII volt.iQc vlucx, unless ott.iMwiio notcif. 3ro with rcspoct 10 ihc icto rclcronco Icvul (grouiid) of Uto sopplv voltagcs wltcro tlio
jero rcfcrmcc Icvol is llip ifitipomT bJtwern VQQ.. and VCC--

3. Ttio ma-initudi> t>l iho inpm voll.xj't mini itovor csceort lio iH3jnim.k- o( iho supplv voltjfli; or ID volts, wtiicheuor ts Iu*s.
A. Inn ouiput muy te shoricd ID Qroud Of cnhcr ppkvnr sunplv- Tof iin* SN52 101A wnly, the unlimtod durntion o ihc sttort-clrcuit
naplics at (or hclow 125 C cate ^p^^pcrnlll^^ Or 75 3 C (rec-air tempe- A t . i r f f .
5 Fot operation liote Di C (r-e a>r to"ipCfati"P. ic-for lo Omin.'T.on D--r.it-rti Curve. Figuic 1.

TEXAS INSTRUMENTS 3-5

 CIRCUIT TYPES SN521Q1A, SN72301A
HIGH-PERFORfVlAMClE OPERATIONAL AfVJPLIFIERS

voltajes specified

Throughout this dato sheet, supply votages re spccfied ether os a rancie or as a specific valu. A positivo voltage
within the specified range (or of the specified valu) is applied to VCQ*, and an equal negativo voltagc is applied to
VCG-

elctrica! characteristics at specified free-air temperatura {see note 6)

SW52I01A SN72301A
PARAMETER TESTCONOmONS 1 " UNIT
(V1IW TYP MAX M1N TYP MAX
25 C O.G 2 2.0 7.5
RS = 50 ki mV
Full mogo 3 10
Avenige temperatura coefficient
a vio Ful I rangc 3 15 6 30 V/'C
of inpul offset voltage
25" C 1.5 10 3 50

r^-\ 1O
i<ri3
Input offset curren!
Full rango
T A - -S5"C to26''C 0.02
20
0.2
70
nA

Averagu tomperature coefficient T A - 2 5 C o 125 C 001 0.1

nA/-C
af inpul offset currcnt TA - D C t o 2 G C 0.02 01.
TA " 25 C t o 7 0 C 0.07 0.3
25' C 30 75 70 250
IjB Input btas cunent nA
Full ranga 100 300
V| Inpul voltage rango See Noto 7 Full range '.15 M2 V
V CC , = ! 5 V , 25"C 2-1 28 24 28
Mximum peak-to-peak RU = 10 ka Full rnng? 2-1 24
V OPP
V
output voltagc swmg V C C - 1 5 V . 25 C 20 26 20 26
R L = 2kl Full range 20 20
VGC 15V. 25' C FO.OO 200.000 75.000 2CO.OOO
Large-sgnal dfferental
Aun v o = nov,
voltage amplificacin Full range
RL>2kP. 25,000 15,000

r tnput resistancc 25" C 1.5 4 0.5 2 MU

25'C 80 93 70 DO
CMRR Common-made rcjectian ratio dB
Full rongc 80 70
25'C 80 98 70 9G
AVCC/^V|Q Power suppy rejecton ratio Rs-sokit dB
Fut rango SO 70
No load. 25"C 1.8 3 1.8 3
Ce Supply current No signat, mA
SecNote 7 125C 1.2 2.5

T AI1 chflroctorhtics are spccifled under open-loop oporotion. Full rango for SNG2101 A is 65"C lo 125^C and for SN7230IA is 0UC to 70nC.

NOTES: 6. Unlcss othcrwlsB noted,Vcc = 5 V lo 20 V for SN52101 A and V cc . - *G V to *15 V for SN72301 A. AII typicat valuf-s are
nt V cc - +15 V.
7. ForSN52101A, V cc - 120 V. ForSN723QlA. V c c t * 15 v -

For ordcrng insiructioiis and mcclianical data, soe the SN527'11/SN72741 data siieet dntod November 1970.

3-G TEXAS INSTRUMENTS

 CIRCU! TYPES SN52101A, SN72301A
HIGH-PERFORMANCE OfERATlQPJAl AMPLFfiERS

DEFNIT1ON OFTERMS
input Offse Voltage (VQ) The d-c voltage which must be applied between the input terminis to forc the quiescent
d-c output voltaye to zero. The input offset voltage may also be defined or the case where two equal resistances (Rg)
are inscrtcd in series with the input leads.
Average Temperature Coefficienl of Input Offset Voltago (aviol The ratio of thechange in input offset voltage lo the
change in free-air temperature. This is an average valu for the specified temperature range.
(V|0@T A (i)l-(Vio@T A ( 2 )i
avio ~ ' ~~ where TA[1) and TA(2) are lne specified temperature extremes.
TA(i) -TA(2)
UNtT
Input Offset Current U|Q) The difference between the currents into the two input terminis with the output at zero
volts.
Avcragc Temperature Coefficient Of Input Offset Currcnt (a||Q) The ratio cf the change in input offset current lo the
change in free-air tomperature. This is an average valu for Ihe specified temperature range.
TA(1}) - M|O@ T A(2)
J nA where T A l) and T A (2) are the specified temperature extremes.
70 T A (1)-T A (2)
J Input Bias Current (113} The average of the currents into the two input terminis with the output at zero volts.

0.6
nA/*C Input Voltage Range (Vjj The range of voltage which, if exceeded at either input terminal, will cause the amplfier to
ccase functioning propcrly.
0%
250 Mximum Peak-to-Peak Output Voltage Swing (Vopp) The mximum peak-to-peak output voitage which can be
300 obtained without waveform clipping when the quiescent d-c output voitage s zero.
V Large-Signal Diffurential Voltage AmpMficition (A\/n) The ratio of the peak-to-peak output voltage swing to the
*
change in diferential input voltage required to drive the output.
Inpul Resistancn r] The resistance between the input terminis with eithor input groundd.
Common-Modc Rejection Ratio (CMRR) The ratio of differentinl voltage amplfication to common-mode voltage
amplification. This is measured by determining the ratio of n change n input common-mode voltage to the resulting
change in input offset voltage.
Supply Voltage Rejection Ratio (.iVccMViO The ratio of lite change in power supply voitages to the chnnge n.
M: input ofset voltage. For these devices, both supply voitages ate varied symmerically.

r3 THERMAL INFORMATION

-S- B

DISSIPATION DERATING CURVE

3
inA
f

= 200 1-

50 60 70 80 90 100 110 120 130

T/i~PreP-Air Tomperslu'B C

FIGURE 1

TEXAS INSTRUMENTS
!*.t iHirtlI A I LIJ
3-7
fosT office nox DI . UAU.A. T C X A S )&7ja
 4JS-

CIRCUIT TYPES SW5211A, SN72301A

HIGH-PERFGRMANCE GPERATIQNAL AMPLIFiERS TE

TYPICAL CHARACTERISTICS Lov

MXIMUM PEAK-TO-PEAK
INPUT OFFSET CURRENT INPUTBIAS CURRENT OUTPUT VOLTAGE (WITH
No
vs vs SINGLE-PQLE COMPENSATIONi
FREE-AIR TGMPERATURE
Off
FRSE-AIR TEMPERATURE vsFRgQUENCY
Lov
Des
Na

descriptio
The S
input
The h
voltng
stabil
"-75 -W -35 O 23 SO 75 IDO 19
TA-Fn^A'rTmptfiure-'C
shown
FIGURE 2 FIGURE 3 FIGURE-I The S
is cha
OPEN-LOOP LARGE-SIGNAL OPEN-LOOP LARGE-SIGNAL
DIFFERENTIAL DIFFERENTIAL
VOLTAGE AMPLIFICATION VOLTAGE AMPLIFICATION
vs vs VOLTAGE-FOLLOWER
JOR
SUPPLY VOLTAGE FREQUENCY LARGE-SIGNAL PULSE RESPONSG
PAC

e 10*
=c 30c
J 10' r^ -TU - JS'C
t
< 10* \
f
IQ3

1 'z
0 ,0t \ CC. -r15V
Q
3

J 6 B 10 17 14 10 18 30
<

10-1
1

10 toa iv
\
iov 100 k IM IDM ioa O 1 0 M 3 0 4 0 M 6 0 J 0 9 0 W
IVCCI' -GiPOlV Volto-V
NC~No int
FIGURE5 FIGURE 6 FIGURE?
absolute m
TYPICAL APPLICATION DATA
Sup
Sup
Diff
Inpu
Volt
r
Rl-30pF

R1+R2

R 1-R2
Leat
R1 + R2
MOTES: 1.

2.
FIGURE O - IWVERTING CIRCUIT WITH ADJUSTABLE GAIN, 3.
SINGLE ^OLE COMPEN5ATION, AND OFFSET ADJUSTMENT a.

5.

f"HTf O 1N U S A

3-8 TEXAS INSTRUMENTS 1N( ll I'OIA I t D

HXAS IS!?UMHIS SVti If BICH! 10 MKf CWJGIS A 1' ' '*'
IH OSDIK 10 IMPRQVI tESlCII IIO 10 SUPP1Y IH BfW fSODlKl Pf1'/; J '
LIV!311 votage comparator
general description
The LM311 s a voitage comparator that has nput
currents more than a hundred times lower than de-
vices like tbe LM306 or LM710C. it is also de-
sgned to oprate over a wider range of suppiy
voltages: rom standard 15V op amp supplics
dovvn to the single 5V suppiy used for !C logic. Its
output s compatible with RTL, DTL and TTL as
well as MOS circuits. Further, it can drive lamps or
relays, switching voltages up to 40V at currents as
highasBO mA. Outstanding characteristics include:
B Mximum input current: 250 nA
a Mximum offset current: 50 nA
schematic diagram and auxitary circuits
typica applications
r
100 kKz Frcc Running Multivibrntor Zara Crossing Dotecior DrivinQ MOS SwKch
o Differontial nput voitage range: 30V
Power consumptton: 135 mW at 15V
Both the input and the output of the LM311 can
be isolated from system ground, and the outpu
can drive loads referred to ground, the positivo
suppiy or the negativo suppiy. Offset balancing
and strobe capability are provided and outputs can
be wire OR'ed. Although slower than the LM30G
and LM710C (200 ns responso time vs 40 ns) the
devce is also much less prone to spurious oscilla
tons. The LM311 has the same pin configuraron
as the LM30B and LM710C.
Offset Balancing
Slrobng
Incroasing Input Stage Current^
Detector for Magnctic Trnnsduco
 absolute mximum ratings

Total Supply Voltage {V 5 l l } 36V

Output o Negativa Supply Voltage (V 7 4 ] 40V
Ground to Negativo Supply Voltage ( V 1 4 ] 30V
Diffcrential input Voltage 30V
Input Voltage (Note 1) 15V
Power ObSipation (Note 2) 500 mW
Output Short Circuit Duraton 10 sec
Operating Temperatura Range 0C to 70C
Storage Temperatura Range -65Cto 150C
[_ead Temperature (soldcring, 1-0 sec 300C

eiectrica characteristics (Note 3)

PARAMETER CONDITIONS MIN TYP MAX UNlTS

Input Offset Voftaoe [Note 4) T A = 25C 2.0 7,5 mV

Input Offset Current (Note 4) TA = 25C 6.0 50 nA
Input Bias Current TA - 25C 100 250 nA
Voltage Gain TA =25C 200 V/mV
Response Time (Note 5) TA = 25C 200 ns
Saturation Voltage VIN < -1 mV > IOUT = 50 mA
TA = 25C 0.75 1.5 V
Output Leakage Current V| N > 10 mV, V O U T = 3 5 V
TA = 25C 0.2 50 nA
Input Offset Voitage (Note 4) 10 mV
Input Offset Current {Note 4) 70 nA
Input Bias Current 300 nA
Input Voltage Range 14 V
Saturation Voltage VIN < -10 mV, 0.23 0.4 V
Positive Supply Current I A ~ W 5.1 7.5 mA
Negative Supply Current TA = 25C 4.1 5.0 mA

Noto 1. This rating applies for 15V supplios. Tito postive input voltage limit is 30V above the
negarve suppiy. The negativa input voltage limit is equai to the negativo supply vottage or 30V bclow
the positivo supply, whichever is less.
Nora 2. The mximum juncion temperature of the LM311 is 85C. For operating at elevated
tempcratures. dcvices in the TO-5 package must be derated based on a thermal resistance o 150C/W,
junction to umbont, or 45C/W, junction to case. For the fat package, the derang is based on a
hermal resistanco of 185C/W when mounted on a 1/16-nch-thick epoxy glass board with ten,
0.03-inch-wide, 2-ounce copper conductors. The thermal resistance of the dual-in-line package is
10QC/W, juncion to ambient.
Noto 3. These specificalions apply for Vg = 15V and 0C <TA <70C( unless otherwise specified.
Noto 4. The offset vokages and offset currents given aro the mximum vales required to drive the
output down to IV or up to 14V with a 7.5 kl load. Thus, thcso parameters define an error band and
take into account the \vorst caso cflects of voltagc gain and input impedinco.
Noto 5, The responso time specified sce defmitions) is for a 100 mV input step wiih 5 mV overdrive.
typcai performance
Input Bias Cuirent I n p u t Offset Curront Offset Error

1 Vr 1 Ni -V; 1 5V-
- "^* FIAISEO
400 ^. ^v ^_ RA SED
* *-*^ "<xJ
^-^1 ==^I
"^J
300 ^-*, ~~*

200
-'-. -. NORMAL
NORMA L
f 00 ~

0
r 10 20 30 40 50 GO 70 B ) 10 20 30 40 50 60 70 8 KJk IM
TEMPERATURA f C) TEMPE RATUREf'C) INPUT RESISTAKCE [f

I nput Charactcristics Common Mode Limts Transfer Function

/3

Vs l\> V
T A 2 5' - R E F E H R E D T Q S U P P L Y V O TAGES-
t
^

ffi '"
0 1UU
M
5 0.4
09 " S
>- o
o. 0.2
z ?;

V
-IG -12 -S -- 0 4 B 12 1G 10 20 30 40 50 GO 70 BO -1 -.5 O .5 1

Olf-FERENTIAL INPUT VOLTAGE (V) TEMPERATURE ( 5 C) OIFFERENT1AL INPUT VOLTAGE (mV)

Responso Time for Various Responso Time for Various

Input Ovcrdrives Input Overdrives Output Saturation Voltage

B25 -c-
0.7
^x
^*
O.G
f
0.5 i^^**
X1
^v^1
0.4 /*
0.3 J/
/
/*
0.2
,/
/
0.1

10 20 30 40
OUTPUT CURHENTmA]

Responso Timo for Various Responso Time for Various

Input Ovordrives Input Overdrives Output Limiing Charictenstics

20 mV I I.... = j.J

TIM (yi) Oim'UT V L T A C E IV!

typicai performance
Supply Currcnt Supply Currcni Leakage Curronts
100

OUTPUTVouT'IOV-

WEGATIVE SUPPLY
I ! I IHPUTV, N M5V
-POSITIVE SUPPLY -
OUTPUTIUGH

S 10 15 20 25 30 O 10 20 30 40 SO GD 70 25 35 45 55 05 75
SUPPLY VOLTAGE (VJ TEMPERATUHE f O TEMPERATURE fC)

typica! applications

Low Voltage Adjustable Reference Supply

10 Hz to lOkHz Voltage Controlled Oscillator

Zero Crossing Detector driving MOS logic

""T " Driving Ground-Referred Load

Frequcncy Doubler

Using Clamp Diodes o Improve Response

TTL Intifnco wth High Lovol Logic Crysta! Oscillator Comparator and Sotcnod Driver
typica! appiications

Precisin Squarer

Crovvbar Over-Voltage Protector

*v' tu

Positiva Peak Detector t'

i*1
I
"SJ

"COI
Digital Transmission Isolator

Negativo Peak Dectector

Strobing off Both Input*

and Output Stages Precisin Pholodiode Comparator Relay Driver with Strobe

Switchinrj Powor Amplfier Switching Power Aniplifior

definition of terms
nput Offset Voltage: The voltage between the
npu terminis required lo mako the output volt-
ago greater than or less than specified voltages.
Input Offset Current: The difference between the
two input currents for which the output vvil be
driven higher than or lower than specified voltages.
Input Bias Current: The average of the two input
currents.
input Volaye Rango: The range of voltage on the
input terminis {common mode) over which all
specifications apply. ' '
Votage Gain: The ratio of the chango n output
voltage to the change n voltage between the input
terminis producing t.
Response Time: The interval between the appca-
tion of an input step function and the time when
the output crosses the logic threshold voltage. The
connection diagrarns
Meta! Can
GRDUND
1SPUI
IMFUT
NOIE Piel tonrttnii lo blltriol pKl}r
physical dimensions
Order Nuinfacr LM311H Ordcr Number LM311F
National Semiconductor Corporation
2900 Semiconductor Orive, Santa Clara, California 9505'
(408) 732-5000/TWX (910) 339-9240
input step drives the comparator from some inttial,
saturated input \oltage to an input level just barely
n excess of thaf required lo bring the output from
saturation to the logic threshold voltage. This
excess s referred to as the voltage overdrive.
Saturation Voltage: The low output votage level
with the input drive equal to or greater than a
specified valu,
Output ,Leakage Current: The current into the
output terminal with a specified output voltage
relative to ground and the input drive equal to or
greater than a given valu.
Supply Current: The current required from the
positive or negative supply to oprate the com-
parator with no output load. The power will vary
with input voltage, but is specified as a mximum
for the entice range o input voltage conditions.
Fat Package Dual-ln-Line
v*
DUFUI
10PVIEW
HI UJ LiJ LJ UJ LiJ LU
IaI -l.h
Order Number LM311D
 CIRCUT TYPS SH5413,SN7413
S

J OR N DUAL-IN-LINE OR
W FLAT PACKAGES (TOP VIEW) * recomm

14 3 12 11 10 S
* Operation from Very Slow Edges
F
o Ternperature-Compensated Threshold Levis
p
o Temperature-Cornpensated Mysteress, M
Typically 0.8 V

e High Nose Immunity elctric

positivo ogic: Y =* A8CD

V
NCNo interna! connection.
'"Pin asslgnmonts for thaso circuits ore the sumo far ol pnckagos. V
description
I
The SN5413 and SN7413duaI Schmitt triggers consist of two identcal Schmitt-trigger circuits in monolithic integrated I
circuit form. Logically, each circuit functions as a four-input NAND gato, but because of the Schmitt action, the gate
has different input threshold levis for postve- and negative-going sanis. The hysteress, or backlash, whch is the I
differonce between the two threshold levis, is typically 800 rnV.
!
An important desgn feature s the built-in temperature compensation which ensures very high stability of the thrcshold J
levis and the hysteresis over a very wide temperature range. Typically, the hysteress changes by 3% over the '
temperature range of 55C to 125C and the upper threshoid changes by 1% over the same range. The
SN5413/SN7413 can be triggered from the slowest of input ramps and still give clean, jitter-free output signis. It can T For co
also be triggered from straight d-c levis. tvpe.
A1I typ
S Not m
These circuits are fully compatible with most other TTL, DTL, or MSI circuits. The SN5413 is characterized for
optraton over the full military temperature range of 55C to 125C; the SN7413 is characterized for operation from
0C to70C.
switch
absoluta mximum ratings over operating free-air temperature range {unless otherwse noted}

Supply voltage Vcc see Note 1) 7V

Input voltage (see Note 1) 5,5 V t
Interemitter voltage (see Note 2) . ^ 5.5 V '
Operating free-air temperature range: SN5413 Circuits 55C to 125C
SN7413 Circuits , . . - . . . , . , . . . tfC to 70C
Storage temperature range G5C to 150C

NOTES: 1. Voltage valas, uxcopt Intarcnilttor volloon, oru wiih rmpcct to notwork pro u mi torminal.
2. This is the voltogo botwoon iwo umlners of a muliiplu-uinitiar trnnlstor.

6-22
 .j-.jCfcTOtffl.riMJ.

CiRCUY TYPES SN5413,SN74I3

DUAL NANO SCHMiTT TRIGGERS

rncommonded operating conditions

SN5413 SN7413
UNlt
MIN NOM MAX MIN NOM MAX
Supply voltagc VQC 4.5 5 5.5 4.75 5 5.25 V
Hgh logic Icvel 20 20
Fan-out rom each output, N
Low logic levol 10 10
Operating frcE>-3ir tcmperature rango, TA -55 0 125 0 25 70 C
Mximum rtput riso and foll times No rcstriction No rcstriction

elctrica! characteristcs over recommended operating free-air tempera ture range (unless otherwise noted}

TEST
PARAMETGR TESTCONDITIONS* MIN TYP MAX UNIT
FIGURE
V-p+ Positive-going threshold voltaga 34 VCC = 5 V 1 .5 1 .7 2 V
Vf Negative-going threshold voltage 95 Vcc - 5 V 0.6 0.9 1.1 V
VT+ Vf_ Hvsteresis D 4 & 9 5 VCC - 5 V 0.4 o.a V
V| Input clsmp voltage 97 V CC = MIN. Ii=-I2mA -1.5 V

VQH HIgfi-leval output voltage 95

VCC-MIN, Y! O.B v, V
2.4 3.3
IOH = -soO(tA
V cc = MN, V| "2 V,
VQL Lovv-lcvel output voltage 94 0.22 0.4 V
IOL e 16mA
IT+ Inpul currcnt at positive-going threshold 91 vcc = 5v, VI^VT-,. -O.G5 mA
If Input current at ncgativo-going threshold 95 VCC-5V. V|-VT_- -0.85 mA
L.ifc--
I| Input currcnt ot mximum tnput volrage 96 VCC-MAX, Vj = 5.sv 1 mA
I|H Htgrt-Ivel input current 96 V C C --MAX, V j =2.4 V 40 pA
IjL Lowlcvel inpgt current 37 V CC = MAX, \' =-0.4 v -1 -1.6 mA
'OS Short-circut output current 98 VCCMAX -18 -55 mA
'CCH Supply current, Iiigh-levcl output 99 V CC -MAX, V!-D 14 23 mA
'CCL Supply currcnt, low-level output 99 VCCsMAX, Vj"4.5V 20 32 mA

1 Por concJHfotH shown as MIN or MAX, uso tlifr opproprlale vnluo BpGcHicd tindor racommended operating conditions f or tho appMcnblc deviso
typo.
t All tvplcol vnluo ato ot V cc - 5 V, T A - 25C.
SNot moro tlian ono output shoud be shorted at o time.

switching characterstics, VCG - B V, TA = 25DC, N - 10

TEST
PAR METE n TESTCOND1TIONS MIN TYP MAX UNIT
PICURE
1PLH Propagation dclay time, loiv-to-high-level output 100 C L l5pF, RL = 400i 18 27 ns
*PHl, Propagation dclDy time, high-lo-Iow-Iovel output 100 CL- 5 ISpF, R L S 4001 15 22 ns

G-Z3
 *Hw* - ' "*" "**"'* >lfcii>

CIRCtHT TYPES SNS413,SN7413

DUl NAND SCHMiTT TRGGE8S

TYPiCAL. CHARACTERISTICS
'OSITIVE-GOING THRESHOLD VOLTAGE NEGATIVE-GOING THHESMOLD VOLTAGE
VI VI

FREE-A1R TEMP6RATURE FHEE-AIR TEMPEHATURE

>
1,70
1 ! 1 i
1.B9 -vcc - 5 V S 0.89 l/_
5
I 1,68
o 1 a ea 1

!
^ 1.67 2 0.87 ^
"5
5 1.66
^ * 0.86
ii i ^^-
>-^^ -<

H 1.65 o -85
,^
f^"^
I 1.6-1 J -B*
O
'-60
1

> 1.60
S -50 -25 0 25 60 75 100 125 -75 -50 -25 0 25 50 75 100 125
TA-Frue-Atr Temperaiure-*C 1,,-Freu-Air Tomporatuf-"C

HYSTERESIS
Vi DISTR1BUTIOM OF UNITS
FREE-AIR THMP6RATUHE FOn HYSTERESIS

eso
840 vc _Vcc-5 V
> 830 8
\-
" 1 820
*. O
/
~x "o
X BOO
^^
c
*^-
H 790 ^^
1
'. 7BO
99% ARE /- \

>H 770
A80VE
735 mV_
/
760
te
T ^
V
750 J-
7 5 -50 -25 0 25 50 75 JOO 125 72 74 76 7SO 80 82 840 8CO 880

T HRESHOLD VOLTAGES AND HYSTERESIS OUTPUT VOLTAGE

vs - v
SUPPLY VOLTAGE . INPUT VOLT AGE

> 1.8
A
2.0
TA - 25eC

. 'IJ- . -^T '

=-
. ... _
. V
cc * bR/V
v 1 INPUT

,
' P ottivO-Goirig Ththo| i Vol
5 1.4
I I
T4--


f lp2
_Ni gThrhod Voltag, v-r_
o
\
S O.B
2 0.6
H Hytteresji, V+ V T_
3
o.
3

1
"2
i
1

Ht.

O

> 1
*
*-
n,
"**
0,2
*T
i
1
4- i
r r:
0 U i 1 1 1 1 1 L__J j 1
4. 5 4.75 5 5.25 5.5 0 0.4 O.B 1.2 1.6 2
V_ c Supply Va lege V , V. -Input Voltaae V

B-24
 H.KjHfi"i i

SM5413,S174I3
T TRiGGBS

INPUT

OUTI'U

TTLSYSTEM 1NTERFACE
FOR SLOW INPUT WAVHFORMS" PULSESHAPER

0.1 HztolOMHz

330 SI
'Wvr
INPUT

1KPUT
ST

MULTIVBRATOR
OUTPUT

THRESHOLD DETECTOR
\r
SN74Q1 or
SN7405

INPUT
"H. OUTPUT
INPUT

Ur-s1 ! P01NTA

OUTPUT

PULSE S7RETCHER

G-25
 y' 'i Thus' choosmg resistor R3 = 470H, and substi- Thc circuit is sclf-starting and :t frcqucncy range 1
/ tuting in Equilion;(2), wc havc R 2 = I . 8 3 k H ; lliat is of 8 dccadcs s possiblc by cluinging thc vale of capac-j.
' R3 =470 U. and R2'= 1 .S kT. in prcfcrrcd vales. torC. Circuit opcralion is as follows: Initialiy capac-!;
If R2| = Equation(i) bcconics i t o r C s discharged and thc Schmitt ouput s at a.
logical 1. Capacitor C hcn charges towards (Vcc ~ V BE)
Rl through resistor R, u n t i l thc uppcr thrcshold voltagc is;'
t: R3 =
rcaclicd. Thc o u t p u t ihcn chajiges to a lgica] O and>
capacitor C clischargcs ' to thc lowcr [ threshold voltage^
through resistor R. Thc cyclc thcn rcpcats. tj
Substituting vales in ths cquation gives Thc limiting vales of resistor R are decrmincd by;
- thc voltagc droppcd across Ai whcn 'thc i n p u is ap- 1
R3 = 1.76 or 1.8 k proaching thc lowcr Yucshold and ic ouput is ai a'
f
logca 0. Thc lowcr vale is dctcrmncd by thc output'
The circuit o" Figure 13 is sutablc for use up to iinpcdance of. thc Schmitt triggcr in thc logicaJ 1 statc.
8MHz wilh sinusoidal inputs. Tlic ; valuc of capacitorC 'Thc ouput voltagc should be sufficjcnt o cnsurc a
should be such tlia't its rcacnncc at the opcrating frc- logca 1 at thc iriput of succecding-stagcs when the
qucncy is very much Icss llian 1^2 R3/(R2 + R3). inpu. to thc Schmitt .trigger s at thc lower threshold
. !j Ty pical opcrating wavefornis obtancd with thc voltagc, TIic calculation of the resistores optimum vale
self-biased mode ai 1 *] MMz are shown in Figure 14. for a givcn load is Icngthy and oniy rcsults of this
calculuion will be statcd here. For a ,fan-out of2 ovcr
the full tcmperaurc range, resistor R should be 390 H.-
INPUT Figure 16 s. a graph of pUlse-rcpctHion frcqucncy
SINE W A V E
1 V/DIVISION
i 4. versus vales of capacitor C.. ' ?
. :, ' ^
i
;L
; OUTPUT r ;~
SQUARE WAVE

; ' } i_4;'H
'
2 V/DIVISION ' .
u-"-
: ' ' ! ' i J':'!?;'
'! ;"l

TOO^/DIVISION

3- 1 J
-E FIGURE 14. Typical Operating Wavefarins for the..
,1 ' . Circti in Figure 13 .-!. ";

R-C Multmbraor
.r ^ The circuit of Figure 15 forrns the basis of i a <
. versatiJe wide-frcquency rangc clock-pulse source. -'V
"
..^
' "'
- 'i ' ' ' 1000 pF
1 Hz. , 10 Hi 100 Hi 1 kHn 10 kHi 100 kHz 1 MHr

PULSE REPETITION FREQUENCY.f

f R :

. ' l' ' '

FIGURE ]6. Graph of PulsQ-Rcpetition Frcquency \ Vales

1 i i ^' r^ i
Typical wavcforms assocated with this circuit are
r ' 3 SN7413

shown n Figure 17.' , . ,
: . j WHEN THE OUTPUT ISTIED Tlic duty cyclc is Icss thaii SOpercent due to the
/77 . D I R E C T L Y TO INPUT, D E V I C E
internal 4-kSl resistor on ie base ofttlie nput multie-'
OSCILLATES AT 30 MHz
m i t t e r transistor, acting as a current source^ If a SOper-
cent duty cycle is rcquired Lhe circuit may be modified
FIGURIS. SN7413 (Jsed in a R-CMttltivibrator. Tfis as shown in Figure 18, Hcre the ratio of thc dscharge*
circuit fonns tlie basis ofa versatile lime-constant '.to 'chrging time-constant is jcduced by
wide-frequency range npproxiinatcly (I + RI/R2), by Encluding the addtional:
\ clock-pulsc source fccdback path fornicd by resistor R] and diodcDl In'
narallnl with r^ccf^r DO c1^- en 1 -i --
 Calec Oscillator ( f ' ' ;
A r
: SCHMITT I Thc circuits of Figures 15 and ]8 may be mod-
!i OUTPUT ficd to functon as.gatcd multivibrators by tlic addiion
2V/DIVISION 1 of an SN740J opcn-collcctpr NANO gac as shown jn
I
'}
i
' A
Figure 20.

)j SCHMITT
1 INPUT ;
7Q V/DIVISION

FIGURE 17. Ty pical Operating Wavcfomis for (he

Circuits in Figure 15

PICURE 20. Ciratits in Figure J5 and 18 Modified \ Gacd O

An a d d i t i o n n l ' f c c d b a c k pah from thc o u t p u t of U

thc Sclimitl to thc i n p u t of thc SN7401 prevens thc
gatc signa] from acting until thc ouiput of Liic SN7413
s al a logical ]. Tiis cnsurcs that thc osclator always
produces an integral number of cyclcs. ' !
O. ' ; - Sincc thc capacitor C has to charge from ground
potential to tl]e uppcr Schmitt trigger threshold before
an output is produccd, there is a jdelay beUvccn the
positive-going cdge of the sart pulse/ and he begnnng
of he output-pulsc train. In Figure 21 this .time delay is
plolcd against valu of capacitor C for R equal' to
777,; 390 ^. /;

FIGURE JS. ^Q'rciiit in Figure 15 Modifica for 1000

\ Diny Cyclc . .
100 jp

UJ
SCHMITT u
^ OUTPUT
2 V/DIVISION

SCHMITT o
e
' INPUT
i V/DIVISION
'.Hcv; 'ft^:j'^^M^
^L.^tfvLvJU.^^JiL^^B^ES 0.01
::'r,^r> -1-i-: yvjvvfqs
\.J .-. L:. J..J;.,:-. 'i- ^;.-^.^..-y.j.UK... y'-^j^
r

lOOOpF
10 ^s 100 fis 1 ms 10 m* 10O ms : 1s
10 ps/DIVISION
' ' '
\R STARTTIME, At ,' ".
FIGURE 9. T^'pical Opcraing Wavefornis
for thc. Circuit in Figure 18. ,t\, FIGURE 2]. GraphofOscilatorSartTime /
;''. :' ' vcrsus Timing Capacitance '
.j-; ; ' ' ' - l{}- l.
^'V
: y '; " ; fj f.

R2 - 39H, Rl should be 120. Thc wavcforms asso .Typical opcrating wavcforms associatcd with this
ciaicd \viui tlis circuit are shown'in Figure 19, circuit are shown in Figure 22, O '
! ' , ._ i. i . E i
 CIRCUIT TYPES SN5473, SN54107, SN7473, SN74107
DUAL J-K MASTER-SLAVE FlIPS-FLOPS

SN5473. SN7473 SN5473, SN7473 SN54107.SN74I07 elct

WFLATPACKAGE J OnNDUAL-IN.LINEPACKAGE J OH NDUAL-iN-LlNEPACKAGE
(TOP VIEW (TOP V1EW) (TOPVIL'.V)

J d O i;r;O K o O

V mf1

Vinl0

voot(

LO:nilMllr>r
Veuil0

CLOCK CLEAfl t Vcc CLOCH.CLE.A J J O Q K U Q Qr.n 'in(O)

positivu logic:
Low nput to clear sets Q to lgica! O. 'm(O)
Olear s independen! o clock.
'in(l)

description logic 'in(l)

Thcsc J-K flip-flops aro based on the master-slave os

principie. Inputs to the master section are controlled TRUTH TA1LE j 'CC
by Ihe clock pulse. The clock pulse also reglales the (Escli Flip -f-lof} I
state of the coupling ransistors which connect the 't, HM!
* For ca
devca
t.iy. J master and slave sections. The sequence of opcration j |"K "u 1 JAll tvp

1 r^j
is as follows: (See waveform on poge 2-26) 0 0 '-> .Mot m
0 :
1. Isolate slave from master switc
2. Enter informaton from J and K inputs to I
JL.U
master I 1 T" 1

3. Disajle J and K tnputs NOTES: 1. i,, - Bil timo olorn cloch pn'tp
4. Transfer information frorn master o slave. . 2- r nH ~ Q t timu aflur clock polio
fmax

lpdO

recommended operating conditons

lpd)

SN5473
SW54J7
SN7473
SN74107
1 'pdO
UNIT j
MIN NOM MAX MIN NOM MAX
Supply voltaga VCG 4.5 5 5.5 4.75 5 5.2b v i
Nonnalized fan-out from each output, N 10 10 1
Wiellh of clock pulse, p(ctoek) (Sne Figuro G9) 20 20 05 S

Widih of ctear pulsa, tp(tjear| (Seo Figure 70) 25 2b ni I

input setup timo, i^etup lSfie Fiflure 691 >p{clock3 ^ 'plclock
I
Inpul hold timo. tj,old 0 1
Oporotinfl froe-air temperatura tange, TA -55 25 125 0 25 70
^ 1

6-5?.

": f r""': T 'WJ7" ~*z. w --~?n

 CIRCUT- T Y P E S SN5473, SN54107, SN7473, SN74I07
DUAL J-K MASTER-SIAVE FLP-FLOPS

>r-T7-107 etectrical characteristics (over recommended operating free-air temperando range unless otherwse noted)
.NEPACKAGE
IEVM TEST
PARAMETEFI TESTCONDITIONS* MIN TYP MAX UNIT
OEAfl U.OCX J R'GURE

"QFU
- V;n(i}
Input vollage tequired to
onsura losical 1 at any .
46
and 2 V
input terminal 17
Input voitags requred to 46
Vn(o) onsure logicnl 0 at any and 0.8 V
input terminal 47
Voutl) Logice! 1 output vologo 46 VCC-MIN, \\ort--40QttA 2.4 3.5 V
Vout(O) t-0)ieal 0 output voltago 47 Vcc*M'N, Isin: D 16 inA 0.22 0,4 V
Lgica! 0 lovel input current
48 VCc"MAX, V],, = 0.4 V -1.6 mA
I11(01 LtJorK
Lgica) 0 level input curront
inl atclearorclock
48 VCG " MAX, vin " 0.4 v -3.2 mA

Logical 1 level input current VCG - MAX, vin = 2.4 v 40 PA

49
l"(l atJorK Vcc a MAX, Vn 5.5 V 1 rriA
Lgica) 1 levo! input curront VCG B MAX, V[n - 2.4 V 80 ^A
49
logic In(1 tttclear orclock VCC " MAX, Vn - 5.5 V 1 mA
Vct^MAX. V,n-0 SN5473,SN54107 -20 -57
'OS Short-circuit output currcnt 50 tnA
SN7473, SN71T7 -18 -57
TRUTHTAULC j ICC Supply current 49 Vcc " MAX 20 40 mA
(E^h Rip-r-lopl 1
r For conditions iMown os MIN or MAX, use the approprlato valu peched unclor recommondod oporatlns conditons for thu applcabo t"-'"-^
J
tn
} K
IpM !
O
devico type.
A!l tVPCAt valuei aro at V cc - 5 V, TA *> 2S C.
S Not mota than ona output ihould be slmrtod at o timo.
V
UV

0 0 On I
0 1 0 ; switching characteristics, Vcc - 5 V, TA ~ 25C, N = 10
1 0 1 1
- ]
1 1
PARAMETER
TEST
TGSTCONDITIONS MIN TYP MAX UNIT
PICURE
boofo dock piiiiu fmax Mximum clock froqucncy 69 C L = 15pF, RL34001 15 20 MH*
10 ftof clock pul \L15pF, RL-400
Propagaiion deiay time to lgica! 1
70 16 25 ns
^ levol from clear lo output
Propagation delay timo to loQcai 0
rodO ., 70 C L = 15pF, RLn400r 25 40 ns
H lovol Irom cloar to output
Propagation delay tme to logcal 1
69 C L = 15 pF, RL"4007 10 16 25 ns
^ level roni ciock lo output
Propajption deiay time to oijicel 0
'odO ., . . 69 C L = 15 pF, nL = 400fl 10 26 40 ns
^ Iwel (rom closk to oulput

G-3

-WttiitWlf
CIRCUIT TYPSS SN5473,SN54107,SN7473,SN74107
DUAL J-K MASTER-SUVE FLiP-FlOPS

functional biock diagram (each flip-flop} iogc

TR

tn
1NP
D
0
1

NOTES
CLEAR

CLOCK
descr

schematic (each flip-fiop)

* TOOTHER
FU1P-FLOP

recom

Su
No
W
V/
W
Op

-o GND

CLOCK

NOTE: Carnponont valuw shown oro nomino!.

 CiRCUiT TYPES SN5410, SN7410 ,
TRIPLE 3-INPUT POSiTIVE HAND GATES

schematic (each gate) WFLATPACKAGE J OR N DUAL-IN-LINE PACKAGE schem

[TOP VIEW) (TOP VIEW)
1C 1Y 3C S 3A 3V

IA IB 7A 26 3C 3Y GND

positivo logc; Y - ABC

NOTE: Componont valas shown are nomlnul.
recom
recommended operating conditions S
MIN NOM MAX UN1T
Supply Voltaga Vcc: SN5410 Crcuits 4.5 5 5.5 V
SN74!OCrcuts- 4.75 5 5.25 N
Normalized Fan-Qut From Each Output, N 10 O
Operating Free-Air 'I emperature Range, TA: SN541 0 Circuts -55 2b 125
SN74lOCircuits O 25 70
electri
elctrica! characteristics (over recommended operating free-air emperature range unless otherwiso noted)
TEST
PRAMETE R TEST CONDITION5* MIN TYPt MAX UN1T
FIGURE
Loyical 1 inputvoltngo requred
Vn(l) 3* a1' input terminis to ensuro 1 2 V
logical 0 les'el at output
Lgica! 0 input voltaje rcquired
vin(OJ at ctlV Input terminal 10 ensurs 2 O.B V
loycat 1 lovol ar output
VCC = MIN, vn = o,8V,
Voutl) i-ogical 1 output voltage 2 2.4 3.3 V
llo3dn-'00/jA
Vcc -MIN. Vin2V,
v out(0) i-ogicol 0 outputvoitcge 1 0.22 0.4 V
lsink=T6mA
'
Logical 0 levo! inptit current {each
3 VCG - MAX, vn - 0.4 v -1.6 mA
iifl(0) input)
'
Logical 1 leve! input curren! (each VGC - MAX, Vin 2.4 V 40 _^A_
4
Iinll) inputi VCG - MAX, vn - 5.5 v 1 mA
t
-20 _ 55
'os Short clrcut output crrent 5 -5S" SN541 mA
' SN7410 -18 -55
cc
I
ICCO) Logical 0 leve supply current 6 VCC-MAX, vn = 5 V 9 16.5 mA
'CCtlJ Logical 1 levol supply current G V CC = MAX, Vin 0 3 6 mA switch
switching characteristics, Vcc = 5 V, TA - 25C, N = 10
TEST
PARAMETER TEST CONDIT1ONS MIN TYP MAX UN1T
FIGURE
'ndO Prop&gaton delay time lo logical 0 levc 65 Cu15pF, R L = 400H 7 15 ns
tpd1 Propagntion dclay tima to logical 1 leve) 65 C L = 15 pF, R L -400P. 11 22 ni

T Por condltlons thawn os MIN or MAX, USB tho approprloto vnlun spaclflod undor rocommandwi oporotlng concJJtJons for th oppllcnbto
do vico typa. TF

AI/ rypicol vnluos aro ot V cc - 5 V, T A " 25C. r

8 Not mor u thnti ono output jhouSd bo hortod ot a timo. A

G-ZO
 C8CUT TYPES SN5402, SH7402
QUADRUPLE 2-NPT POSITIVE OR GATES

schematic (each gate) WPLATPACKAGE J OR N-DUAL-IN-LINE PAGKAGE

(TOP VIEW) (TOP VIGW)

>utput transistor. Note 38 3A

ed by thosc paralteec
si
ae on durng fogical O
al O mximum of 0.4

3re beng driven. This

1Y 1A IB 2Y 2A 2B GNO
O GND
NOTE: Componant voluos shown aro nominal. positiva logc: Y - A + B
recommended operating condtons
MIW NOM MAX UN1T
Supply Voltage Vcc: SN5402 Circuits . 4.5 5.5
SN7402 Circuits . 4.75 5 5.25
Normalizad Fan-Out From Each Output, N 10
Operating Free-Air Temperature Range, TA: SN5402 Circuits -55 25
iljr (irt fian TTl Icadi SN7402 Circuits O 25 70

; 4,1 electrical characteristjcs (over recommended operating free-arr temperature range unlcss othervvse noted)
MS .7 00112 TEST
PARAMETER TESTCONDITIONS* MIN TYPJ MAX UNlt
FiGURE
Lgica! 1 input voltage rcquired
^in(1) at oither input terminal to cnajrc 8 2 V
logical 0 leve) at output
Logicat input voltago required
^in(O) 8t both input terminis to ensure 9 0.8 V
logical 1 level at output
naptigiblo at logical o. VCC-MIN, v n o.a v,
VoutlJ Lgica! 1 output voltago g 2.4 3.3 V
'load*-400 /* A
VCC-MIN, v i n 2v,
vout(0) Lgica! 0 output voltege 10 0.22 0.4 V
OU'fPUTS "sink " 16 mA
Logical 0 level input curren! (oach
11 VCG MAX, vin 0.4 v -1.6 mA
ln01 inpui)
Logical 1 level input current (each VCG MAX, vn 2.4 v 40 iA
12
'inll input) VCC - MAX, VIn 5.5 V 1 mA

V ...HAv SN5402
-20 -55
'os Short-ciccuit output currenl 13 mA
SN7402 -18 -55
'CCIOl Logicsl 0 levol supply currcnt 14 Vcr - MAX, Vin " 5 V 14 27 mA
'CC(1J Logical i Icvcl supply current 14 Vcc - MAX, V,n - 0 8 16 mA

switching characterisics, = 5 V, T^ 25C, N = 10

TEST
WIN PARAMETER TESTCONDITIONS MIN TYP MAX UNIT
FIGURE
OR VALU INOHMS
'cxO Propa^ation dclav lime to logical 0 leve I CS C|_- 15 pF, RL400n 8 15 ns
d on: 'pd1 Propagation delay tim to logical 1 level 65 Cf 15pF, n L -400l 12 22 ns
l t (jj
required - 2.4 V
< For ccmdtnoni ihown ai MIN or MAX, uto ilio ppropriota valu tpociliixf undar roeotnmeiidotJ oparMlng condtons or ih fippllcabtc
iv(0] i*Qulroti a Q. V
dsvlca IVBO.
Ianilnn In ISM.
J AM lyplcal vIuw ro BT V'cc - 5 V, T A - 2GC.
t Nct mor* \hn on output thould be itiortod t e ttmo.

G-9
 S&Ai* ^^

logic VV FLAT PACKAGE J OR N OUAL-1N-L1NE PACKACE descri

{TOP VIEW) TOP VIEW)
TRUTH TABLE (Sea Notas 1 thni 3) (Sea Notas 6 thrt 9] (Sao Notas 6 thru 9)

tn INPUT tn+1 INPUT V TIMING PINS TiMlNG PINS

CC NC NC / X, NC v

Al A2 B Al A2 0 JlTU^lJ]JYirio|[ 9 1J11_
1 1 u"1 1 I 1 Inhilm j r "'3 "" & ' '-' & '" --} 1

0 X 1 0 X 0 Inhibit L, iU 1
X 0 1 X 0 0 Inhibit i - -i r-^ 5^
D X 0 X 1 One Shot i HaKa^1 ^ Sm lAsL) [ v
X 0 0 X 0 1 Qno Shot j r12_> *^ f'5' r-la >
1 1 1 X n 1 One Shot . Q i
1 1 1 0 X 1 One Shot S4J i L J )
x a 0 X i 0 Inhibit 1 ! i '
0
X
X

0
1
1
1
X
i
0
1
Inhibit
Inhibit 0Q @
NC Al A2

B

Q GNO
i'iMi^n^ri5!^6!!7!
Q NC Al A?. B Q GND
0 X 1 1 i i Inhibit recom
1 1 0 0 X 0 Inhibit positiva logic: so e truth tabla and notes 5 unc 6

in(H"' 5. A1 and A2 aro nogativs.odga-triggorud 7- Gxtarnal timing capacitor may be

0 Vn(0] ^'8 V logic inpiits, nnd wlll trigpor tlie ona connoctad between pin (@ tposl-
shot whcn eliher or bolh go to ogica! Q tivo) nnd pin ^l). Wlth no extornnl
with D al loglcat 1. capcltanco, nn output pulse width
NOTES: 1, tn - timo bcforc Input 6. B s a positivo Schmlu-lftogor Input for of typicDlly 30 ni Is obtalnod.
transhion, slow edaes or lovel dstactlon, and w!ll 3. To uso Iha interna) Timing resistor
2. t j_ time nfter Input tr09<>r ino ona shot vvhon B goa* to (2 fti nominal)/ conncct pln^Jto
transltlcn. looica! 1 wlth eithor Al or A2 ot
3. X indicles that oilhor a lgica! O. (Sos Trtuh Tabla) 9. To obtaln variable pulse wldih con-
loglcal O or 1 may be nect oxternal variablo rosi*tanca ba-
prosant. uveen pln@and pin ^. No exter-
4. NC" No Inlernal Connocton. nal current llmltlng Is neoded,
10. Poraccurotoropeatable pulse wldths
connoctan external resistor betweon
descrption pin Qj) ond pin Q vvitli pin (5)
open-clrcuit.

This monolithic TTL monostable multivibrator features d-c

triggering from positve or gated negaive-going inputswth
inhibt faclity. Both positive and negative-going output
pulsos are provided with ful! fan-out to O normazed
loacls.

Pulse triggering occurs at a particular volage level and is

not directly related to the transition time of th nput pulse. Scfimitt-trigger inpu circuitry (TTL compatible and
featuring temperature-independent backfash. Seo Figure L} for the B input allovvs jittcr-free triggering from nputs with
transition times as slow as 1 vlt/second, provdintj the circuit with an excellent noise immunity of typicatly 1.2 volts'.
A high immunity o Vp,-. noise of typically 1.5 volts is also provided by interna! latchng circuitry.

Once fired, thu outputs are independent of further transitons on he inputs and are a functon oniy of the timing
componcnts. Input pulses may be of any duration relative to the output pulse, Output pulse fengths may be varied
from 40 nanoseconds to 40 seconds by choosng appropriatG timing components. V/ith no external timing components
(i.e., pin()connected to pin (J^ pins , ^j) open) an output pulse of typically 3 nanoseconds is achievcd which
may be used as a d-c triggercd rsset signa!. Output rise and fall times are TTL compatible and independen! o pulse
lenglh.

Pulse width is achieved through interna! compensaron and s virtualiy independent of VQQ and temperature. Jn most
applcatons, pulse stability wtl only be limited by he accuracy of external timing components.

6-72
 t.f^ti^ti^&1it^M$

operation is maintaned. over the full temperatura and V^Q rango for more than six decades of timing
capacitance (10 pF to 10 iF) and more than one decade of timing resistancc (2 kH to 40 kHJ, Throughout thcse
rangas, pulse width is defined by the relationshiptpjoulj-C^ R.j. Ioge2. . .

Circuit performance is achieved with a nominal power dissipation of 90 millwatts at 5 volts (50% duty cycle] and a
quiescent dissipation of typically 55 milliwatts.

DUty cycles as high as 90% are achieved when using Rp = 40 kU Hgher duty cycles are achievable if a certain amount
' of'plse-wdth jitcr i s allowed. . . .

TLL
GND
recommended operatng conditons
MIN NOM MAX UNIT
Supply Voltage Vcc: SN54121 CIrcuils . . . . . . 4.5 5 5.S V
SN74121 Ctrcuits . . . . . . . 4.75 5 G.25 V
Normalized Fan-Out From Each Output, N . . . . . . . 10
Input Pulse Rise/FalI Time: Schmltt Input (B) . . . . . 1 V/s
. Logic Inputs (A1.A2) 1 Wjjs
IhputRulseW'dtli ........ . . 50 ns
Externa! Timtng Resstance Between Pins$l)and@Pr<Dopen) 1.4 kfl
External Tming Rcsistancu: SN54121 30 kl
40 kn
^"MVT"T

Tmlng Capacitance . . . . . . . .
o iooa J'F
40 K
Output Pulse Wdth
67%
Duty Cycle; RT * 2 kH.
90%
R = 30kl{SN5421) or (SN74121)
 CiRCUIT TYPES SN54121, SN74121
MONOSTABIE M1.TIVIBRATORS

eioctricai characteristics ovar operating ree-air temperatura range

TEST MIN TYPt MAX
PARAMETER TESTCQNDITIONS* UNI7S
FIGURE
V-j-,. Positive-going threshold vollage o A inpui 57 Vcc = MIN 1.4 2 V
V~_fiJegative-going thrcshold voltags at A input 57 v cc" MIN 0.3 1.4 V
VT+Positive-going ihreshold voHago t 6 inpiil b7 vcc " MIN 1. 55 2 V
V Negaiivu-goir.g thrcshod voliaga ai 0 inpui 57 vcc E MM 0.8 1.35 V

voul(0> Lgica! 0 oulput vollage 57 V C c = MIN, Isink" 16 mA 0.22 0.4 V

v out(1) Logical 1 outputvoltage 57 VCC^MIN, i loa[ j= -AJOCHA 2.4 3.3 V

Logical 0 le/el input

58 Vcc "MAX, Vin = 0.4 V -1 -1.6 rnA
int01 currcnl at A 1 orA2
'inOl Lgico! 0 leve input currcnt at B 59 Vcc = MAX, Vin 0.4 V -2 -3.2 niA

Logical 1 levcl input VcC "MAX. V i n 2.4 V 2 40 ;iA

60
mil) currcntat A 1 orA2 VCC = MAX. V i n - 5 . 5 V 0.05 ! mA

Logical 1 levcl inpul V r C " M A X . V n 2.4V 4 80 nA

Gl
nll) currentatB v C C a MAX. v i n -5.6v 0.05 1 mA
G2 SN54121 -20 -25 -55
Short circtiit output
and mA
03 currematQ orQ 63 SN7412) _!8 -26 -55
Power supply currant in 13 25
cc quiescem (unfiredl state
64 VGC - MAX mA

'CC Power supply currcnt in fired state G4 vcc * MAX 23 40 mA

tFor condltlom ahown as MIN or MAX, uso tho apprcprlAte vouo psclfled undor rocommondad opor!no condltloni fonha appllcabla
davlco typo.
AH typlcal valas uro ot V cc - 5 V, TA - 25C.
Not mora thon ono ouiput ihoutt bo *hortd nt n tlniq.

swtching characteristics, = 5 V, T = 25C

TEST TESTCONDfTIONS MIN TYP MAX UNITS
PARAMETEfl FIGURE
Propajation deloy time to logical 1 15 35 55 ns
pd! leve from B input to O output
72 Cu D 15pF, CT = 80pF
Propayation delay time to lgica I 1 25 45 70 ns
Tpdl levef from A1/A2 inputs to Q output
, Propa^ation delay tima to logcal 0 20 40 65 ns
pd leve from B input to Q output 72 C L =15pF, CT = 80pF
Propagation delay timeto lgica! 0 30 50 80 ns
VdO J&/B from A 1/A2 nputs to Q output
[ Pulse width obtained using CL= 15 pF, CT 80pF, 70 110 I50 ns
73
plout] nternal timinrj resistor RT = Open, pn @ to VCG
t . , Pulse width obtained with c L = 15 pF, CT = O. 20 30 50 ni
73
aero timinfl capocitance R-r =- Open, Pin <D lo V-,,
l^v.

CL= 15 pF, c T 100 pF, 600 700 800 ns

. Pulse width obtained usng R T = 10k.n, Pin @ Open
73
pout) ex t e mal timing resistor c L a 15 yf, CT " M F . 6 7 8 ms
n T =iOkn, Pin @ ODon
c L 3 is pF, CT = copp. 30 50 ns
'hold Mnimum clurntion of trigger pulse 73 RT - Open, Pm (g) to VGC

6-74
 G8CU1T TYPES SN54121, SN74121

TYPICAL CHARACTERISTICS

OISTR18UTION OF UNITS ' VARIATION IN tNTEHNAL TIMING RESISTOR VALU

UNITS for Vf

OUTPUT PULSE WtDTH - FREE-AIR TEMPERATURE

+30%

+20%

S +%

-SN74121-
-10%
G91 694 B97 700 703 706 -75 -50 -25 O 25 50 75 100 125
o
i ,outj-Outpm Pulse Widlh-ns T. Pree-Air Temperattire C
FIGURE H
FIGURE I

VARIATION IN OUTPUT PULSE WIDTH VARtATlOW IN OUTPUT PULSE WIDTH

vs
SUPPLY VOLTAGE FREE-AIR TEMPERATURE
1.0%

40.5 S 40.5%
n SN7412- *
^"
tr-^"""*-
r^,*p(out) "520ns
^tf , V^j-. " 5V Pout] - -120 n
^"^ ^ &
CU
>T. " 25C

-C^ - fXJ pf -0.5%

RT - 10 k1 (Extemnll

tA - 25C I
-SN74121-
-1.0 -1.0%
4.5 4.75 5.0 5.25 5.5 -75 -50 -25 O 25 5O 75 100 125
VCC~Supp'v Voltafl-v T' A
A -l : ree-Air Temperaiure C

FIGURE J PICURE K

U ni MI oihrwlt notad dol U npollcablo for SN54121 Bnd SN74T21.

G-75
 id^^ '

CRCUiT TYPES SN5412I, SN74121

MONOSTABLE MUiTiVIBRATORS
TYP1CAL CHARACTERIST!CS
SCHMITT TRIGGER THRESHOLD VOLTAGE
vs
FREE-AIR TEMPERATURE
1.8

1.7 . BacJlash - (VT+) - VTJ _

I 1.5
Positivs-Golna Threshold

V^ - 5 V
I 1-3
Negative-Going Ttireshold VT

-75 -50 -25 O 25 50 75 100 125

T. Free-Air Tcmprature C

FIGURE L

PROPAGATION DELAY T1_ME TO LOGICAL 1 LEVEL PROPAGATION OELAY TIME T^O LOGICAL O LEVEL
[B INPUTTOQOUTPUT) (B NPUTTOGQLJTPUT)
vs V3
FREE-AIB TGMPERATURE PREE-AIR TEMPERATURE
C
r-Q-Propagation Delay Time to Logical 0 Level-ns

U
O

70
C. a O
en
O

f^^s^
60
CL
= 100 pF
3p ^--,
~ ^ '
j i - a i e n -j

r-_ .--- - ~
O

50
C L-- E
~\ 15 p
F ^^J i, .
.. 1 ^. -~-
O

^^.
1
40
C L"
15 pF ^^-~- i '^ ^ ;
O

30 --s^ 7'I121-r.
= GV
vc
C
G
-> M u

20 - 80 pF -
^r vc
C -5V
= Intoriiol
O

RT 80 pF _
10
* Interna!
-fll-SI J7412 _B Rr
O

i
-75 -50 -25 O 26 50 75 100 126
75 -50 -25 O 25 50 75 100 125
T, Froe-Air Tempr8turoC
TA Free-Ar Tomperature C
FIGURE M ' : FIGUREN

UnIasj othorwtso notad dotn Is forSN54121 nndSN74l2l,

6-76
 CIRCUIT TYPES SN54121, SH74121

TYPiCAL CHARACTERISTICS

OUTPUTPULSEWIDTH
vs
TIMING RESISTOR VALU

100 ns

100 125

10 ns
7 10 20 70 100
yTming Resistor Vnluekn

r-lGUREO

Un[i ottienvii notod data U oppllcoblu for SNG4121 e n SM74121.

6-77
 CIRCUIT TYPES SN5412?, SN74121
MONOSTA81E HUITIVIBAYORS

TYPICAL CHARACTERISTICS

OUTPUT PULSE WIOTH

EXTERNAL CAPACITANCE

10 pF 10jiF

Unl**t otharwlia notod dnln I* oppllcablo or SNSii 121 nd SN74171.

6-78
 TTL CRCUT TYPB SN5475, SN5477, SN54100, SN7475, SN7477, SN74100
MSI 8-BT AND 4-BiT BISTA8LE LATCHES

SN5477/SN7477 SND47G/SN7475
W FLAT PACKAGE J O R NDUAL-IN-LINE
(TOP VIEW) OR W FLAT PACKAGE ITOP VIEWjt

logic

nal 9 may be used

ilt (MSB) or the
I) isapped to the positive ogc: seo truth tablo
ths signa! isgated
NOTES; 1. t n " bii timo boforo clock SN541DQ/SN74100
negativo Qoin^ trnnsition. J OR N DUAL-W-LINE OR W FLAT PACKAGE
2. nH = bil tlrno nler c f ock , CLOCK
negatiue-QoinQ ransilion.
V CC 1 103 104 |Q4 1Q3 2Q3 ?Q4 2D4 ?03 HC (JC
NCNo imernnl connocllon

l_ i
Q4 D4 :
CJ! Od O4 3 "^^
description < Clpck_ CtOk
These latchcs are ideally sutted for D3 Q3 Q3D3
use as temporary storage for binary
Information between processing
c Clock
"DI" ai"
Clock
Ql O

untts and input/output or indicator - CtocK _&ock
units. Information present at a data
(D) input s transferred to tiie Q
output when the clock s high, and
the Q output wN foltow the data
input as long as the clock remans
NC 1I 102
U
[
D2 Q2
Clock

1Q2

101
1
HC GND 20!
f v-
"02" ra'
Clock
1 1
FtfHlitir
2Q2 2D2 201 CLOCK
high. When the ciock goes low, the ' 2
Information (that was prcscnt at
tlie data input at the time the positivo logic: soe irulh tnblfi
transition occurred) is retained at
the Q output until the clock s
'Pin Qiprnonu for tliesa circtiiis ara iha samo or all ria
permitted to go high.
The SN5475/SN7475 features complementary Q and Q outputs from a 4-bit latch, and is availablc in ihe 16-pin
packages. For higher component density appfcations the SN5477/SN7477 4-bt latch !s availablo in the 14-pin fat
package. The SN54100/SN74100 feaures two ndependent quadruple latches in a single 24-pn dual-in-line packsge.
These circuits are completely compatible wth all popular TTL or DTL iamilies. Typical power dissipation is 40
milwatts per latch. The Series 54 circuits are charactenzed for operation over the ful! militan/ temperatura range of
55C to 125PC and Series 74 circuits are charactorized for operalion rom 0C to 70C.
absoluto mximum ratings {over operatmg temperatura range imless otherwise noted)
Supply Voliage, VQC <See Note 3 3 7V
Input Voitage, Vn (Sce Notes 3 and 4} . 5.5 V
Operatng Frce-Air Temperolure Range: SN5475 Circuits . .' . 55C to 125C
SW7475 Circuits - - - 0C to 70C
Storagc Temperatura Range ' . . . . . . G5C to 150C
MOTES: 3. Theo voUmjo valuos aro \v!ih ropoct 1Q noiwork grouud ttirmlnal.
4. Input ilgnali tnut twi loro or positivo wilti reipoct to nemvork ground tomiinol.

N! t 2 IN U S *
f *BI c) (ntviti \*>e~ti
m poUM inl'.fifTnifnt

10 MiKf CHiHGS II W ' *

TEXAS I N S T R U M E N T S
IMCOU'ORAir.D
9-213
jmv i[ mi rooui fv1.'- ''-
 CIRCUIT TYPES SN5475, SN5477, SN54100, SN7475, SN7477, SN74100
8-BIT AND 4-ST BISTABLE LTCHES

recommended operoting conditions

MIN NOM MAX
-HJ
Supply Voltage Vcc (See Note 3): SN5475, SN5477, SN54100 4.5 5 5.5 ~~v~]
SN7475, SN7477, SN74100
Normalzed Fan-Out From Outputs
4.75 5 5.25
10
. v^i

NOTE: 3. Thoso voUatjas ara whh ruspact to noiwork ground tormlnol.

elctrica! characteristcs over recommended operating temperature range (unless otherwise notad)

'TEST
PARAMETER TESTCONOITIONSt MIN TYP MAX UN1T
FIGURE
Input voltage rcquired to cnsure
V[n(1) I jgical 1 Ievel at any inpui 1 2 V
terminal
Input voltage requirud to ensura
V}n[Q) logical 0 Ievel at any input 2 0.8 V
terminal
1
Voutfl) Logical I output voltage and 2.4 V
2
1
Vout(O) Logical 0 output voltage and Vcc "MIN, isink 3 1GmA 0.4 V
2
In(0) Logical 0 Ievel input current at D 3 VCG " WAX. V|n = 0.4 V -3.2 mA
SN5d75,SN5477,
Logical 0 lavel input current at -6.4 mA
3 Vcc = WAX, SN7475, SN7477 _. ... .f
'!n0) clock
SNG4100.SN74100 -12.fl mA

3
Vcc 3 MAX. V n -2.4 V eo M
'in[1} Logical 1 Ievel input curren! at 0
Vcc " MAX. Vin - 5.5 V 1 mA
SN5475.SN5477,
Vcc " MAX, 160 MA
Logical 1 fevel input SN7475, SN7477
3
m'1' current at clock Vin-2.4V, SN54100.SN7410O 320
*A
Vcc = MAX, Vin - 5-G V 1 mA
SN5475.SN5477, -20 -57 mA
vcc a MAX SN54100
'os Short-circuit output cirrent 4
SN747G.SN7477,
SN74100 -18 -57 mA
SN5475, SN5477 32 46 mA
SN54100 64 92 mA
'CC Supply current 5 V CC B MAX,
SN7475.SN7477 32 53 mA
SW74100 64 106 mA

r For conditiom shown as MIN or MAX, uso [he appropriatc valu specIHed undor rccommendecl aperatlng conditlonl for tha
appllcoblo dculce lypt.
t All typlcnl vales aro at V cc - 5 V, TA 25C.
Not mora thnn one ouiput ihoujd ba ahoriod al a t!(na.

3-214
 SN5475, SN5477, SNS410Q, SN7475, S7477, SN74100
8-BIT AND 4-BIT BISTABLE IATCHES

switching characterstics, = 5 V, T^ = 25C, N - 10

UNIT

TEST
PARAMETER TESTCOWDITIONS M1N TYP MAX UWIT
FIGUIG

Mnimum logcal 1 levcl nput - ,

G C L = 15 pF, R L -400 n 7 20 ns
setupl .up lime at D input

Mnimum logcal 0 I e ve I input

G CL = 15pF, R L - 4 0 0 n 14 20 ns
SClup sctup time at O input

Mximum lgica! 1 tcvcl inpu;

UN! 6 C L = 15 pF, R L = 400i 0 15 ns
10 hold time rcquircd at D input

Mximum lgica ( 0 level input

G CL^ 15 PF, nL = 400i 0 Q " ' ns
fiold time f cquircd at D input

Propagation dcfay time to logical 1

G CL = i5pF, R L = ioon 16 30 ns
levcl from O input to Q output

Propc0alon delay time TO togical 0

pdOID-Ql !cv(.| trom^ jnput w Q O.jlpul G C L * 1 5 p F , R L = ^lOOl 14. 25 ns

Propaga! ion delay time to lgica! 1

tpdlD-Q] leve! from D input to Q omput G Ci. - 15 pF, n[_-400i 2<? 40 ns

(5^5475, SN7475)

Piopagation detay time to logical 0

mA
tprfOlD-QJ '^v^1 fro"1 D input to Q oulput 6 C L = 15 pF, R L * - 4 0 0 n 7 15 ns
mA 1SN5475.SN7175)

mA Propogaiion delay time to lgica! 1

5 Ci_ = 15pF, R L " 4 0 n i 2 16 30 ns
nA p " levfl rom clock input to Q output
mA
Propsgatinn elay lime to lgica! 0
pdO(C-Q) te.jp| f(.om c|ork
nputto Q Olltpul 6 C[_ =.15 pF, n^ ---loo n 7 15 ns

Prop'agation delay time to lopicel 1 :'*" i

tpd1C-S) Ic--'el froni clock input to Qoutput G CL" i5pF, nL = ooii 1G 30 ns

(SN'5475. SN7'75)

Propagatinn dclay lime to logirjl 0

'pdO(C-Q) Iev'1' trorr> dock input to Q output G C_ - 15 pF, R L 4 0 0 7 15 ns

(SN475, SN7475)

mA
Thoi ty piral times indicato ihat period occurrinu prior 10 tho all o clock pulsa (l ) bolow 1.5 V \vhon dato ni tlio D Input
inA
wlll itill be retognied and sturud.

9-215
 CIRCUIT TYPES SN5475, SN5477, SN54100, SN7475, SN7477, SN74100
8-BiT AND 4-BIT BISTBLr UTCHES

functional biock diagram (each latch)

(SN5 475/5 N7-I75)

schematic (each latch}

e
'(SN5475/SN7475)

-O GND

CLOCK
r io Othar Uatch

-
O
DATA

Component valas shown are nomina!.

9-21G

> _ mnjjmfMjftf.^n:";-j-nw.prii. j ii.i.ui i TI -- -.Jijl i .y------1 . ii. .1 ' I ' ' _ " _""" ........ ...r....i -'-*.-*.

* A/iow, tndtert. Dctufll tlroctlon o( cutre^i tow. Compl.m.nt.rv Q ou TOUta 0[B vall.blo on th. SN
5475/SN7175.

9-217
 1*9.

CiRCUIT YPES SN5475, SN5477, SN5410Q, SN747S/SN7477, SN74IOO

8-BIT AND 4-BIT BISTABLE LATCHES

PARAMETER MEASUREMENT INFORMATION

d-c test circuits T

vcc vcc

' '.lood.1 ' 'iinl

- L

n(l) " A ?
vin(0) "
o n O,A
,, "^N)
Voul(0)
Vout(D ^linl
2 v fl ^,-j , g loa*1 ^

I ' VoKl) (T)

1 Ti t
1. Each Istch li tojtud topara tely. 1. Eech latch s leited fsparntoly.

FIGURE 1 PICURE 2

vcc vcc '

T ' f
See Sc i \c t '

'inOjr-L J-CCIock Q J

i 1.
1. Input condittoru are In nceordnnce wltli truth
1. Ech Input Ii toited lopnrnlulv,
(oble.
2. Whan tuning l|n(D at D flround cloek.
2. Gaeh Intch and each output Is tostad taparotnly, ,"^'7,' ' '
3. When tostlng Ijn(i ) nt clnck pround all D inpu,

PIGURE3
FIGURE-1

vcc . ' ' -

o cr . . . .
M
n C -i

}>OPEN

<' C Clock C3
J
. . J

1 T
1. All latchc ora ltiud t Imultflnoouity.

FIGURES - -

* no%vi Indicla actual dlrocton of curont tow. CoripIamontatY Q ouiout oro ovallnblo on ihe SWS47S/SN7175.
 CIRCUIT TYPES-SN5475, SN5477, SN541GO, SN7475, SN7477, SN741QQ
8-BIT AND 4-BIT BISTABIS TCHES

PARAMETER MEASUREMENT.INFORMATION

switching characteristics't"

400 n ^ |
L L < noo
"i i
n
1
2
3

4
5

1/1 . -J- I I
1/.5V 1.6 V%l

J u 12
*J U-

'HtpdKc.S
_J
OUTPUT t I | \1-5

out(O)
I* VOLTAGE WAVFORMS N
NOTES: 1. Tlio puso ganara tors havo tho followlno charoctarhtlcs: Vflen - 3 V , t j * tg1^ ID u*, ond o,,j ^ 50 SI. For pulso
gonoroior A tp- 1 ^ and PRH - 500 kHi. For pulsn gonorotor B, ip2 500 ns ancf PHH - ! WHz. Posiliona o)
D-nput and clock-lnuut pulsos oro variod with raspee: to eaeh otilar to vnv seiup ond hold tintes.
2. Eacli loieh is tosied oparately.
3. CL includcs proba and Jo cnpocHance.
4. All diodos oro 1N3D5'1.
5. VVhon nionsurfng tp dl {Q.Q) ond tpdCj(p.Qj {or t pt0 (D-aJ and 'pdlfD.Q) *f tho SN5475/SN74751. dock tnput mus l ho(J
. . Bt logcal 1. .... . ..... ... ..... ............... , . . - . .

FIGURE 6 -SWITCHNG TIMES . --

'Complomontarv Q outputJ ore on tho SN5475/SN7475 onlv.

9-218
 CIRCUIT TYPES SN547S, SN5477, SN541QG, SN7475, 5N7477, SN74100
8-BIT AND 4 8!T BiSTABLE LATCKES
-5-
TYPiCAL APPLICATION
Temporary storage of binary data
This application demnstrales the use of the SN7475 bistabla latch as a lomporary storage of binary-codcd decimal
data, from Iho SN7490 decade counter, which is lo be dccoded by the SN744l"decoder/driver. Temporary storage is
desirable at this pont for lwo reasons:
a. At counting frequencics above several cycles per second, it is sometimes desirable to eliminato the flicker on
the dsply tube caused by reading an input count which s too fast to be recognized.
b. During the time that the latch is sloring nformation the dccade counter may starl acquiring data for the
next dspiay.
A typical sequence of operation is illustraled (seo Figure 7);
1. During t ^ , reset decade counter to 0. Al end of t-, indicator will display "O".
2. During 12. count BCD 3 at output of SN749G. Indicator stili dispfayr "O".
3. At start of 13, ndicator will display "3". At end of 13, BCD 3 is committed to memory by SN7475 and the
SN7490 may begin counting agan.
4. During 14, rcsetdcade counter to O andcount BCD 5 ai output of SN7490. Indicator still displays "3".
5. At start of rs, indicator will display "5". At end of t5, BCD 5 s committed to memory by SN7475 and the
SN7490 is released.

IlilAlt LAK H
SN7X7J

r 1
I I
0 0

1
r;0:k 5 OPEN DCOD./t)EIVEf
-S5S- SN7 U 1

gen

3C'otk 0 OPEN 1 ~
- 3 10
CLOCK INPUT o * S j> INOiCAtO
-JD 0
^"t"""f~~^>- Ho
son Jctoek 0 OPEN J
-T^
"n
:cioci 0 - OPEN

ltU
L __ _J

v. ...

out(01 1 !

f .V o u t ( 1 j
INPUT
"oo, i u i i i 1 ( . ' iMoon 1 1 n n i u : v m
' , i . ii 'i ii jt " ii ii i.----i-- '.r.(ii

1 INDICATOR I [""I i 1 '""'

outOl !
r* , fj J 1 . " xV.' ft11
,
0)

For poba
t l 1
itiatftgpt v ;? ul "c

i FIGURE 7

9-219
 CIRCUIT TYPES SN5475, SN5477, SN54OO, SN7475, SN7477, SN74100 TTl
8-BIT AND 4-BiT BiSTBLE UTCHES MS

TYPCAL APPLICATION

dual D-typc master-slave flip-flop

This application demonstrares the use of tho SN7475 descrp

as a dual D-type master-slave flp-flop, provdcd that
two-phasa clooking is permissible. Each of the D-type
flip-flops are formed by merely interconnecting tlie Q
output of eme of .the latches (which serves as the
FF-l DATA
master) to the data input of another latch (which
serves as the slave). Each of these nterconnected
latches must have a seprate ciock une; thereforoif a
dual D-type master-slave flip-flop is constructed from
a single package (see Figure 8) they must be operated
synchronously.

A typcal transfer of data s illustrated. Note that

after th start of t] the data input is released to
acquire new Information as the master secton has
"lockedup" the original data afterclock pulse A-j. At
the start of t- the data "locked up" in the master is
transferred to the output, and at the end of 13 (and
for the durttion of 13) the slave retains the original
data.

Tliis type of fip-flop is desirable in applicatons

wherc speed s not n primary requrement and vvhere
GND
the additional clock skew, resulting from ths delay
between the two clock pulses, affords grealer system
reliability.

m{l)
DATA IhlPUI
Vin(0)
CLOCK 1-2 Vin(l)
PHASE A
Vln(0)

PHASE B
V ln(0)

QOUTPU
vout(0)

FIGURH8

TI connol oiiums aaf lipiwiibrtji fo( onf li'ivi'i < fc t"

9-220 TEXAS INSTRUMENTS er fpi-l Ihu itY o'i Irt fo^i paltnl ir''j'fi"'

UXAS IHUKUMCNIS W V m S THf KIGH! 10 1KE f"CS l

IH ORtIER 10 I.MPOVE JESICH AND 10 SUFHY IM BE MCC

9-5

PWj^ftgBW* .fm-r.'^fv < .-rrr y

\ SN7490 CIRCUIT TYPES SN5490, SN7490
COUHTERS DECADE CONTERS

absoluto mximum ratings (over operating temperature range unless otherwise noted}

Supply Voltage VcC <Sce Note 3) ...... . . . ...... . ......... . 7 V

Input Voltagf),Vn (See Notes 3 and 4) ....... . . . . . . . . . ........ 5.5 V
Operating Free-Air Temperature Range: SN5490 Circuits . . . . . . . . . . . . . . 55Ctol25 C
SN7490 Circuts ....... . , ....... QC to 70C
VIEWl Storage Temperature Range . . . . . . . . . . . . . . . ....... . . G5C to 150C
NOTES: 3. Thejo v o toga vntues o wth rospeet to network ground torminal.
4. Input sjjnnli mut be raro or positiva with respoc lo network ground termino!.

recommended operating condttions

MIN NOM MAX UNIT
Supply Voltage Vcc (See Note 3): SN5490 Circuits 4.5 5 5.5 V
SN7490 Circuits . 4,75 5 5.25 V
Normalized Fan-Out From Each Output (Seo Note 5) 10
Width of Input Count Pulse, tp(in) . . . ; 50 ns
Width of Reset Pufse, tp{reset) 50 ns

NOTES, Fan-outfrom output A to Input BD and to lOadditlonal Serlos 54/74 loods Is pormlnod.

electrical characteristics over recommended operating temperature range (uniess otherwise noted}
IEV/1
TEST
PARAMETER TESTCONDITIONS* MiN TYPt MAX UWIT
FIGURE

Input voitoge roqured to ensure

1 2 V
1 ' logicel I at any input terminal
Input voltnge roquircd to ensura
2 0.8 V
ll( ' logical 0 at any input terminal

vout(U Lgica! 1 ouiput voltage 2 Vcc" MIN. f load " -400 pA 2.4 V

vout(0) Logical 0 output voltega 1 Vcc-MIN. l S mk"1GmA 0.4 V

'intil
Logicol 1 evel input curran!
Ol). RQ12I. Rg[i),or 3
VCG " MAX,
VCG " MAX,
Vn a 2.4 V
V|n 5.5 V
40
1
/I*
mA r
L
Logical 1 level input curront VCC = MAX, v in 2.iv 80 ^A
3
n| ' at input A VCC - MAX, Vin - 5.5 V 1 mA

Logical 1 leve! inpui curront VGC " MAX, Vn - 2.4 V 160 PA

nected to i 3
in11 atinputBD Vcc - MAX, Vj n - 5.5 V 1 mA
rdance wth thj
jts are provr|a Loflical 0 leva! input currant
ln[01 Binoni ROI2J. R9(l].r 4 VGC K MAX, Vn - 0.4 V ^ mA
R9(2)
ations requfl
to the A injj Logical 0 tovei nput current
4 VCC B MAX. Vin - 0.4 V -3.2 mA
ied ai outptj 'int01 at input A
Logical 0 Iwel fnput current
connections ^a 4 Vcc "MAX. V i n -0.4 V -6.4 mA
Iin(0) al input DD
input is use-fi
*OS Shon-circuit output curren t 5 -20 -57 mA
CC * ~SN749 -18 ' -57 mA
SN5490 32 45 mA
'CC Supply curreni 3 VCC-MAX SN./(IQO
ower dissipat 32 53 mA

1 for conditlont thown n MlrJ or MAX, ute ttid eppropriaio vnluo ipoclflod lindar rae omina ndod oporoting condltlort for iha particular
clrculi lyn.
AIJ lypicsl vki* *re at VCG S V. TA " ati^C
* Mot mor tttn ona ouiput t'iould bo shortocl nt timo.
9-5
 CIRCU! TYPES SN549, SN7490
DECADE COUNTESS

swichng characteristics, VQQ == 5 V, T A ~ 2 5 C , N 10

TEST
PARAMETER TESTCONDITIONS MIN TYP MAX UNIT
FIGUHE
frr)sx Mximum frequency of input ccunt pulses Cu-15pP, R L " 'OQn 10 18 MHz

Propegationdctuy time lo logcal 1 level 6 CL- 15pF, R L -4COn 60 !00 nt

from input coum pulse to output C
Prop*ga(ion delay timo :o lgica! 0 levol
6 CL- i5pF. n L -4oor. 60 100 ni
^ (rom inpui count pulw [o output C

schemaic
CMO A ourrut

f. i Componom valuei shciwn ara nominal,

i rieiistof valas aro In ohmi.

: .,4
''

TEXAS i istINSTRUMENTS
oiti'oit A i r.u
. ' - . - . - - ;' ' . - ' - . . . . ' 1 ' . - ' .

^*- AfcJi\ i*
. . tl-"j'i*4i -i , f- ' .
-^. ... .-;,,.,

C 1RCU1T TYPES SN5490, SH7490

c>CADE COUNERS
n
!
v j

witching characteristics PARAMETER MEASUREMENT INFORMATION 11

VCC OUTPUT
0 0

v" ' " i 1 l

\1
lo
] |

B
PULSE A L I"F LOAD CIRCUIT 1 ~ _J
tNfc-UAlOH A B . ' i
(Seo Note 1) 1

ISomeAsD . C

f^rf*"0 Q-i '

LOAD CIRCUIT 3 j
(Samo A s i )

1 LOAD CIRCUIT 4 ~"1

(Snmo As 1)

TESTC1RCUIT
-

.,JL!
1 ' -*! U- 'o
N

1 |i 2 | A 5 8 9 10 ,,
/ \2 V ( "f- "" 2 V /~""""\ \ \/ \ /
^v
_fcyr\\Jin(" \ vin(w
JL < / \ V-___/ \_/ L/ \__wJ VJ

OUTPUT C ; f
-Jl ^ V
ypi.3 v
/ /"
\) ., v
our(U)

OUTPUT D 1R6F)
/
y
X*'.5V I.5VTT
v V.V
ouu
...
i t i r" ouiiuj

VOLTAGE WAVEFORMS
i

NOTES: 1. Tho pu]a genorator has tha followlng chorocerlatlc: Vgan - 3 V, t^j - t-] ^ 15 n, tp 0.8 p, PRR - '] MHi, Eot,^ SO n.
2. AII diodo aro I N3004 .
3. GI_ Incluidos probo ond )]g capuclianco.

-1. Ipti " 2

5, VoltdQo valas aro wllh rupeet to oround turmlnol. - .

FIGURE 6-SWITCHlNG TIMES

Vi. MI J IN U S i*
11 lenrtt oim aff ittfwtAitili l;t 017 (i'(vfi jbea
3-8 TEXASI NINSTRUMENTS
C O H P O U A f LO
ti ttfttitnl Iflol Ihf fli (T l<s--n pttn m!(,ng/mtnl

ia ifisTBUMEHis srms wi 'CHI 10 UAXI CHNCH AI t n*

IH 03013 10 ItfPOVE DESICN HO 10 SUWT IHE B15I FBODyCI fCSVli
 CiRCUiT TYPES SN5490, SH7490
DECDE COUNTERS

PARAMETER MEASUREMENT INFORMATION

r-c tert;::clrhitst

UNIT

MH?.

1. Eoch oulput U Icrted n ihe logicol O Hale. 1. Euch outpui ti leilcti in thc logeol 1 itolc
PICURE 1 P1GURE2

'"(0)

SEE SEE
NOTES NOTES

1. Each Infiui \ tostod separniclv.

1. Each tnput Is tostod scparaiely.
2. Wlmn testUig RO(I) Qr R 9(1)- 9 r o u n
2. Whon testiog Rot1) ar ^9(1)1 aPP'V 4.5 V to
Rg{2) respectivo I Y. nnd vice vorsa.
or Rg(2)( rospectivoly, and vice versa.
3. Whon testlno tcc ras^ slt Quipuis 10 lOQcal O,
ground al! inputs, tficn moasure l^c-
FIGURES FIGURE4

1. Eflcli outpot i tened in He logicol 1 itotc

FIGURES

l direction o( currnnt Flow,

9-7

ff +"* **!*"'Ti;'-"Vi

Q.)T

bO mA V cc --,. v. V O U T - 2.3 V. V T 0.4b V

0.4& V V C C ---4.VS V. | ( t j c .(, ,nA
>r.7 Supply cun-.nt
60 mA V cc -.2t, V, All oulputs hign

Wr op,r,i,on. An
L. o flow.
 "\

._ J

. ?!:- PCD t'.v -x-vcn -:,C";;::'c:i; .'..;tivc bigrj dcccdcr,/rrivor providir-G rurre:; outputs fcr d r i / i t
. " . j l D . i:. '.':;f/.;r.'JC7 *.' p:<_wui sairro cunents of 0.0 mA fot ou ouipjl o 1.7 >/CL^. This
ot .i^r ,-? if/o O'.sr I''TC; CCD dccodr ind 0:iv*-:i for the Munfinto MAl'JS scve:-segment LECD
'.."ii,"v ''*i'i;-i': IOSIS'T-J :;-..] s compjtibie vvith the MDKLOO decae'e cojnter and the
-n.
*u" L'C!D lo tf c-vfn sctjiViHit active hiqh riocodjr /rtrivor pro/idirifj hioh currcn cuputs for
i he '.;-O!G.2 ts do.grit.ci c^ Diovke '.otircti c u f f c n i s o 50 r^A for jn ouput of 2.3 vr.-!s.
. ^ r :;..' :is .'^e toi:t i me tiC) t-J ceder jnd clnve fcr ;ho f/.cnsnro V.AN3 n :Y-,u!rtD.vxinq
'".r.uicj bN.;-ip r :,-:,-''. .ir c i oinpal.il)lo wth hc ^'1UK1C dcc^dy CUL-'^UT snr; i^.y

PACKAGE FEATURHS

n Desiyoed ipecificasly. to dfve ihe MAN3

n AH Ccui inttrfaring componons ipc'udGu m

- thc iC-eststors but in

BCD inp'uts arp ccmiatibls v/-th DTL and TTL

n intcnsity ccn.rol

/\utorn:tic b'ankiny of lec^ding AN'D/OR traiiing

cd'jo oros

, Lanr>p Test

. V.-ix..--..^.-! "j t -..J :.r-n<.itnic- to !50C

'.rx'.r^-.;-:* :.POT.-V.-G :cn'oercti:re c o S;>"%C
V . a x - r - j ". ;.-;:^:> ,.;.^y^V i;i; {'"..^ neto 1 ) 7.0 volrs
'
5.r, volts
. . 20 mA
O rr;A

j EXE7RiCAi. CHAR
,TA - C o ''C, Vce
c c - 5. .- c;-. v

c: - .-> r ,\ T E i i ST i c s MIN MAX UNIT TEST COND1T1ONG

Tui-'uc to t-nsur<? icO'C O O.Si. V V cc ---.;s V

.O V VV- r = >nt.7) V
;'.O;: c o r r c n t exccpt iJnp -125 /(A cc - I 3.2h V, V I N -O.Ab V r
-SOO j^\0 cc~^'A-5.2b V. V I N = = 0 . 4 5 \
: ! p - j t r:'"^r t t-xcept inrnp ( cc 515 '"^ v. v ir ..^h.r:> v
i'.pi.'t -;.'.'i-x c-r Li'-p test 160 A c c *5.?5 V, V I N - 5 . 2 5 V
-1.0 V C C ^ - A . / J V. t c -5.C n-A
-5.0 -y.b mA c c ^ - 0 V. V 0 -uT---l-7 V. V
rc -:>.U V, V O U T - = 1 . 7 V, V
-MU -O niA c c ^. V. V O U T ^ 2.3V. V
V c c - - 4 . V i V . IK)0 ( , m A

n>A y c c --.2b V, All outputi hi^l

* Outruts A *h:H)-;fi .i o '.c l/i^D JO,-' vhotiii n^' b/ ; hoit Circu UK! v.-lulc iindtir oneiiion. An c ioU K*S>-
...".;.: o: . ."? 1 ^ > .. 'V-'iOt * O :i''.Ttlt f V t - ' . V ^ t V t 1 l !t> O W .
MSDO! 'MSDIO2
LOGIC SYMBOL & TRUTH : ABLE
SNPUT/OUTPUT CIFCUITS

LT R8! d c b a A B F c D E G Bl/RBO Dispisy

0 X X X X X 1 1 1 1 1 1 1 1 Na 4 - r!
X X X X X 0 0 0 0 0 0
X 0 0 Noto 5 Blank -
1 0 0 Q 0 0 0 0 0 0 0
0 0 0 N'ote G Bonlc.^
1 1 0 0 0 0 1 1 1 1 1 1 0 1 '_ <
1 X 0 0 0 1 0 1 1 0 0 0 0 1 - i
1 X 0 0 1 0 1 1 0 1 1 0 1 1 /r'
1 X 0 0 1 1 1 1 1 1 0 0 1 T -'
1 X 0 1 0 0 0 1 1 0 0 1 1 1 ' '
1 X 0 1 0 1 1 0 1 1 0 1 1 1 ''
1 X 0 1 1 0 1 0 1 1 1 1 1 1 o<
1 X 0 1 1 1 r 1 1 0 0 0 0 1' 'i
1 X 1 0 0 0 i 1 1 1 1 1 1 1 ir '
1 X 1 0 0 1 i 1 1 1 0 1 1 1 S'
1 X 1 0 1 0 0 0 0 0 0 0 1 1 -
1 X 1 0 1 1 0 0 0 0 0 C 0 1 Bank
1 X 1 T 0 0 0 .1 1 0 1 1 1 1 '_'
1 X T 1 0 1 0 0 0 1 1 1 0 1 ,'__
1 X 1 1 1 0 1 1 0 0 1 1 1 1 o
1 X 1 1 1 1 0 0 0 0 0 0 0 1 Bank

OLiTPDT >
Pif.S 3 TH'CllCM t5 -r ' <

X - DONTCARECONDITIOW

*
- -

L -

FUWCTIONAL D I A G R A M S
CO ItPUI

b e e
f : ! :
VOSSAMO
/HO' -- ---- Miu 101
UBI --- 1 DEt-ODfftf'tivE

Tyoicel Mil ing Scficmetic Mr 1C DCIT Displav

NOTES
/, These vtse3 vales aro tv//i rcspcct <; net'.vnrt; ffrounc/ er/n/na/.
2. /rp(/r voltc-ge inust ha ero or positivc \vith respcct to nct\vcrk grouncj teiminal.
3. Rcfcr to product data sheet for more (Jct^Ucc informacin on tln; Monsunto MAN 3 Alpha-Num&ric
4. When blar.kinn ir.put/ripplc-blanking output is opon orhc-ld at logic "",jncfa logic "O" isspplied to lamp-rest.
input, all sejment outputs (jo to a logic "O".
5. W7e/i ofjic "O" is applie to the bfanking input (forced condition) all segtr.ent outputs go.to a logic "/"
s^ of the state of any other input con<J'on. ' . '-.
6. IVhcn rippiv-tifanking input (RB U is .?r a togic "O" and A~B=C~D-o<jic ''O", ol segntcm cuputs go :o a fogic
"/ " und thc Flppi'blanking ovput yoes to a logic "O" (rcsponse conoition).

MAY CHAUC L-ITMO IN USA MONSANTO COT/lPANV 30K

Tsriu^Kacss^aSWtSwfflKMltlL'Kt^j^^aiS^iJ^^
 -LI-

ESPECIFICACIOIIES DEL TRANSISTOR BSX46

TIPO: riPN de S i l i c i o

VCr = 60 V.

VEB^ 7V.

Ic = 1 A.
IB = 0,2 A.

PM = 5 Wtt.

ESPECIFICACIONES DEL TRANSISTOR AC151

TIPO: PNP de Germanio
VCE = 24 V.
VEB = 1 v.
VCB - 32 v.
Ic = -20niA
I RD = -40mA
PM = 900mWtt.
 B I B LI aG R A F A

E. J. McCluskey; "Introductlon to the Theory of Switching Circuits";

United States of America, 1965.

J. N. Harris, P. E. Gray, C. L. .Searle; "Circuitos Digitales de Transi^

tores"; Espaa, 1966.

0. P. Oehmichen; "Empleo Racional de los Transistores"; Madrid, 1965.

Mullard; "Circuitos Electrnicos para Computadoras"; Madrid, 1971.

Millman - Taub; "Circuitos de Pulsos Digitales de Conmutacin";

Mxico, 1971.

Albert Gookin; Revista "Hewlett Packard"; Agosto 1972, Pginas 2,3,4,

5,6 y 7.