El microcontrolador PIC de

Microchip
Taller de Microcontroladores
ao 2012

Optativa de grado y
Curso de Posgrado
Organizacin de los PIC
Caractersticas generales de los PIC

Fabricados con tecnologa CMOS. Aunque los dispositivos CMOS son ms lentos que los TTL, son
ideales para los C porque requieren de menor consumo de energa. Es posible implementar sistemas que
solo se alimenten de bateras corrientes. La tecnologa CMOS tambin ocupa mucho menor espacio en el
chip.

Memorias de programa (FLASH, OTP o ROM), memoria de datos esttica (SRAM) y memoria
EEPROM internas.

Puertos de E/S bidireccionales configurables independientemente pin por pin. Suministro de alta
corriente en los puertos de E/S.

Timers. Temporizadores de alta precisin o contadores de pulsos externos.

WatchDog. Monitoriza que el PIC funcione adecuadamente a lo que se esperaba y no se cuelgue.

ICSP (In Circuit Serial Programming). Permite realizar la programacin del PIC utilizando una interfase
serial con muy pocos pines.

Bits de Configuracin. A veces llamados fuses, permiten establecer un determinado modo de

funcionamiento del PIC, como el tipo de oscilador que utilizar o si el cdigo grabado podr o no ser ledo
despus de la programacin.
Otros recursos, ms avanzados, son especficos a cada familia de PICs y pueden ser:
2
Organizacin de los PIC
Caractersticas especficas de los PIC

Mdulos PWM. Generadores de ondas PWM (Pulse Width Modulation). Son particularmente tiles para
controlar la velocidad de los motores DC.

Convesores Anlogico-Digital, ADC. Para recibir seales del mundo analgico.

Puerto Serial Sncrono, MSSP. Para la comunicacin con dispositivos que utilizan los buses I2C o SPI.

Puerto Paralelo Esclavo, SPP. Por ejemplo, para conectarse directamente con el puerto paralelo del PC.

USART, Transmisor Receptor Sncrono Asncrono Universal. Para comunicarse mediante los protocolos
RS232 con cualquier dispositivo que tambin lo soporte. Por ejemplo, podemos conectar nuestro PIC al
puerto serie del PC o a cualquier otro C con USART.

Mdulo Comparador Analgico. puede ahorrar un OP-AMP y algo ms.

Mdulo CAN. Para facilitarle al PIC su conexin en una red LAN.

Mdulo USB. Casi todos los dispositivos digitales modernos presentan interfase USB.

3
Clasificacin de los PIC

Pic32
Pic 32
dsPic33
dsPic 33
bits
dsPic30
dsPic 30 32
Pic24H
Pic 24H
Pic24F
Pic 24F bits
Pic18
Pic 18 16
Pic16
Pic 16
Pic12
Pic 12
Pic10
10
Pic bits
8

Mayor rendimiento y funcionalidad

4
 Arquitecturas de PICs de 8 bits
Baseline Architecture Midrange Architecture Enhanced Midrange PIC18 Architecture
Architecture
Pin count 6 40 8 64 8 64 18 100

Interrupts No Single Interrupt Capability Single Interrupt Capability with Multiple Interrupt Capability with
Hardware Context Save Hardware Context Save
Operating 5 MIPS 5 MIPS 8 MIPS 10 16 MIPS
Performance
Instructions 33, 12-bit instructions 35, 14-bit instructions 49, 14-bit instructions 75 - 83, 16-bit instructions

Program Memory Up to 3 KB Up to 14 KB Up to 56 KB Up to 128 KB

Data Memory Up to 138 Bytes Up to 368 Bytes Up to 4 KB Up to 4 KB

Features Smallest form factor Optimal cost-to-performance C-code Optimized 32 level deep stack, 8x8
Lowest cost ratio Enhanced 16 Level hardware multiplier
Ideal for battery operated Integrated peripherals Hardware Stack C-code optimized
or space constrained including SPI, I2C, UART, Enhanced Indirect Advanced peripherals
applications LCD, ADC Addressing including CAN, USB, Ethernet,
Easy to learn & use Reduced Interrupt Latency touch sensing, and LCD drivers
Simplified Memory Map

Families Includes PIC10, PIC12 and Includes PIC12 and PIC16 Includes PIC12F1xxx & PIC18 J-series for cost-
PIC16 PIC16F1xxx sensitive applications with high
levels of integration
5
PIC18 K-series for low power,
high-performance applications
Arquitecturas de PICs de 8 bits

Bus de datos de 8 bits

Bus de direcciones de 12, 14 o 16 bits

segn el rango de arquitectura

6
Arquitecturas de PICs de 16 bits
Caractersticas generales de los PIC de 16 bits

Reloj de tiempo real y calendario

Chequeo de redundancia cclica
USB
Convertidores A/D de 10 y 10/12 bit
Comparadores
Conversores D/A de 10 bit y 16 bit
Acceso Directo a Memoria (DMA)
Parallel Master Port
Code Guard Security
Peripheral Pin Select

Peripheral Pin Select (PPS) es una nueva caracterstica de los

microcontroladores de Microchip, que permite multiplexar muchos de los
perifricos digitales a distintos pines del chip. El multiplexado permite
efectivamente elegir que perifrico se asigna a cual pin del chip, facilitando el
desarrollo de las placas de circuito y evitando el cruce de pistas, adems
disminuir los efectos de las capacitancias parsitas. 7
Arquitecturas de PICs de 32 bits
Caractersticas generales de los PIC de 32 bits

CPU de 80 MHz, 1.56 DMIPS/MHz

Hw de multiplicacin y divisin de un solo
ciclo de reloj
Cache de pre-fetching de 256 bytes flash
Cambio rpido de contexto y respuesta de
interrupciones
Controlador DMA de ocho canales
Perifricos especiales con canales DMA dedicados
Capacidad de manipulacin individual de bits
10/100 Ethernet, CAN2.0b, USB host/device/OTG
Controlador de interrupciones anidadas
10-bit ADC, 1Msps, and +/-1 LSB
Puerto maestro de 16 bits para soporte de
QVGA y memoria
POR, BOR, LVD, Pull-ups
tensin desde 2.3 a 3.6 v, tolerancia de I/O: 5v
8
En resumen
1. Arquitectura segn modelo Hardvard
2. Microcontrolador de arquitectura cerrada.
3. Ejecucin segmentada de instrucciones (fetching y ejecucin)
4. Formato de instrucciones de igual longitud: 12 bits en gama baja, 14 en
media y mas en alta.
5. Ncleo RISC con 33 instrucciones en gama baja, 35 en media y 60 en alta.
6. Arquitectura basada en bancos de registros (todos los objetos del sistema,
E/S, temporizadores, memoria, etc, implementados fsicamente como
registros).
7. Diversidad de modelos con prestaciones diferentes
8. Herramientas de soporte potentes y econmicas (programadores,
simuladores, emuladores, compiladores, interpretes, etc.).
9. Arquitectura ortogonal: cualquier instruccin puede utilizar cualquier
elemento de la arquitectura como fuente o destino.
9
Arquitectura ortogonal del PIC

10
Arquitectura de la serie 16Fxx
El ms representativo, difundido y utilizado es el 16F84A

Caractersticas:

Opera a una frecuencia mxima de 10 MHz

1Kbyte de memoria EEPROM de programa
68 palabras (de 8 bits) de memoria RAM
64 bytes de memoria EEPROM para datos (no voltiles)
35 instrucciones RISC
13 pines de entrada/salida (un puerto de 8 bits + otro de 5
bits)
Timer/contador de 8 bits

11
 Pinout del PIC16F84A
OSC1/CLKIN: Entrada de reloj o conexin con el cristal
de cuarzo

OSC2/CLKOUT: Salida de Fosc/4 en modo oscilador R-C

o conexin con el cristal de cuarzo

VPP/MCCLR: En modo grabacin tensin VPP (12-14 v)

En funcionamiento normal, peticin de Reset

RA0-RA3: Lneas de entrada/salida del puerto A

RA4/TOCK1: Lnea de entrada/salida del puerto A o

entrada de reloj para TMR0

RB0/INT: Lnea de entrada/salida del puerto B o

Peticin de interrupcin externa

RB1-RB7: Lneas de entrada/salida del puerto B

12
Arquitectura del PIC16F84A

13
Caractersticas generales
Memoria de programa EEPROM de 1Kx14bits

Memoria de datos dividida en 2 reas

rea RAM de 22 registros de propsito especfico (SFR) y 32 de propsito general (16C84)

68 en el caso del 16F84

rea EEPROM formada por 64 bytes

ALU de 8 bits y registro de trabajo W en configuracin ortogonal.

El segundo operando de la ALU puede ser cualquier registro, memoria, puerto o el propio cdigo
de instruccin.

Recursos conectables al bus de datos: Puerto A, Puerto B, Temporizador, TMR0, etc.

14
Memoria ROM de instrucciones
CALLs Reset Vector 000h

RETURNs .
Peripheral interrupt vector 004h

User Memory Space

Stack level 1 PC <12:0>

Stack level 8

Reset vector: Tras un reset la primera

instruccin a ejecutar es la de direccin 0000h. 03FFh

Interrupt vector: una nica entrada de

interrupcin. A continuacin se debe verificar 1FFFh
cual de las lneas la gener. 15
Memoria RAM de datos
Consta de 2 bancos de 128 bytes cada uno

El PIC16F84A slo tiene implementadas las primeras 80

direcciones de cada banco

En las 12 primeras posiciones se ubican los registros de

propsito especfico (SFR)

En las 68 posiciones siguientes estn los registros de

propsito general (GPR)

Los 80 registros de propsito general del banco 1 se

mapean sobre el banco 0, dejando reducidos a 68 los
registros operativos

16