TCC2 Diego Oliveira Cardoso TEXTO FINAL

Universidade Federal de Sergipe UFS
Centro de Cincias Exatas e Tecnologia CCET

Departamento de Engenharia Eltrica DEL
Anlises Comparativas Atravs de Simulaes entre

Retificadores de Dois e Trs-Nveis
Diego Oliveira Cardoso
So Cristvo-SE, Brasil
Novembro de 2016
Anlises Comparativas Atravs de Simulaes entre

Retificadores de Dois e Trs-Nveis
Trabalho de Concluso de Curso de Gradua-

o apresentado ao Departamento de Enge-
nharia Eltrica (DEL) da Universidade Fe-
deral de Sergipe, como parte dos requisitos
necessrios obteno do ttulo de Gradu-
ado em Engenharia Eltrica.
Universidade Federal de Sergipe UFS

Departamento de Engenharia Eltrica DEL
Orientador: Prof. D.Sc. Luciano de Macedo Barros
Novembro de 2016
i
minha amada av,

Maria Nogueira Santos (In memorian).
ii
AGRADECIMENTOS
Agradeo em primeiro lugar a Deus, que tem me escutado em todos os momentos.

Obrigado por me d condies da realizao de mais uma etapa em minha vida.
Quero agradecer aos meus amados pais, Joo Alves Cardoso e Silma Oliveira Car-
doso, por todo amor e apoio em minhas decises.
Aos meus irmos, Deivid Oliveira Cardoso e Franciele Oliveira Cardoso, por sempre
caminharem ao meu lado e compartilharem de vrios momentos especiais em minha vida.
minha av, Maria de Lourdes Cardoso, por todos os ensinamentos.
Ao meu sobrinho, por me alegrar em tantos momentos.
Aos meus tios, tias, primos, primas, cunhado, enfim, todos meus familiares, pela
presena de cada um em minha vida.
minha namorada Brunah Mirelle. Obrigado por tudo que voc tem feito durante
esses 6 anos.
Em especial, agradeo ao meu orientador Luciano de Macedo Barros, pelas orien-
taes, pacincia, e por acreditar na realizao desse trabalho. Tenho certeza que sem
sua ajuda nada disso seria possvel.
Aos meus amigos de graduao, que me ajudaram muito durante toda a jornada
e sem os quais o caminho seria bem mais difcil e menos prazeroso. Em especial a Ari,
Augusta, Fefa, Foucaut, Pepa, George@do, Balo, Netoxina, JP, Natan, Alvas, Paulinha,
Thiaga, Girassol e Ulistrssimo. A Renata, que alm de cunhada, uma grande amiga.
Espero lev-los durante toda minha vida.
Agradeo a todos os meus mestres, do fundamental graduao. Em especial
aos professores Jos Vieira de Matos Filho e Luz Carlos Alves de Oliveira, por sempre
acreditarem e me apoiarem nessa jornada acadmica.
Agradeo tambm a PROEST, que permitiu a realizao desse trabalho.
iii
Anlises Comparativas Atravs de Simulaes entre Retificadores de Dois e Trs-Nveis
Trabalho de Concluso de Curso de Graduao apresentado ao Departamento de En-

genharia Eltrica (DEL) da Universidade Federal de Sergipe, como parte dos requisitos
necessrios obteno do ttulo de Graduado em Engenharia Eltrica. Examinado por:
Prof. Guilherme Piazentini Colnago, D.Sc
Prof. Gustavo Prez Alvarez, D.Sc
Prof. Levi Pedro Barbosa de Oliveira, D.Sc
Prof. Luciano de Macedo Barros, D.Sc
Novembro de 2016
iv
Anlises Comparativas Atravs de Simulaes entre Retificadores de Dois e Trs-Nveis
Novembro de 2016
Resumo
Este Trabalho de Concluso de Curso descreve um estudo comparativo, por meio de

simulaes, para retificadores trifsicos de dois-nveis e trs-nveis com diodos de grampe-
amento (Neutral Point Clamped, NPC). Essas topologias possuem importantes aplicaes
no setor energtico, e algumas delas so apresentadas. Para o correto funcionamento de
ambos os conversores so detalhadas duas estratgias de modulao: Pulse Width Mo-
dulation (PWM) escalar e a vetorial; sendo utilizada a primeira para as simulaes.
desenvolvido o modelo matemtico dos conversores, assim como um melhoramento da
modulao PWM escalar, atravs da adio de sinais de sequncia zero as tenses de re-
ferncia. Tambm verificada a necessidade da criao de uma estratgia de controle da
tenso do barramento CC do conversor; para isso, foi utilizado um controlador em malha
fechada. So apresentados os principais resultados das simulaes, e a partir destes sos
feitas anlises comparativas dos conversores. As anlises so construdas considerando os
nveis de distoro harmnica das correntes de entrada, perdas geradas por conduo e
chaveamento e equilbrio do barramento. Tambm apresentado um estudo de custos
para ambas as estruturas.
Palavras-chaves: Conversores trifsicos de dois-nveis e trs-nveis com diodos
de grampeamento, retificadores, modulao PWM escalar.
v
Analysis of Scalar Pulse Width Modulation to the three-phase rectifier of levels two and
three NPC
November 2016
Abstract
This work presents a comparative study by simulations between three-phases rectifiers

of two and three levels with clamped diode (NPC). These topologies have important ap-
plications on the power system, which are exposed on this work. For correct operation
of the converters are presented two strategies of modulation: scalar Pulse Width Mo-
dulation (PWM) and space vector. This work was focused on the first modulation. It
was developed the mathematical model of the rectifiers, as well an improvement in the
scalar PWM modulation by adding signals of zero sequence in the referential voltage.
Furthermore, it was verified the necessity of bus voltage control strategy. Therefore, it
was utilized closed-loop controller. It is presented the main simulations results, and then
a comparative analyses between converters. Those analyses were made considering the
harmonic distortion levels of the input current, conduction and switching losses and bus
balance. Moreover, it is presented analysis of cost for both structures.
Keywords: three-phase converter two levels and three levels with clamping dio-
des, rectifier, scalar modulation PWM.
vi
Lista de ilustraes
Figura 1.1 Conversor diode-clamped de trs-nveis. . . . . . . . . . . . . . . . . . . 3

Figura 1.2 Brao do conversor diode-clamped de cinco-nveis. . . . . . . . . . . . . 4
Figura 1.3 Estados para um brao do conversor NPC de cinco-nveis. . . . . . . . 4
Figura 1.4 Formato de onda para a fase vao do conversor NPC de cinco-nveis. . . 5
Figura 1.5 Conversor ANPC de trs-nveis. (BRUCKNER; BERNET; GULD-
NER, 2005) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6
Figura 1.6 Estrutura do conversor Back-to-Back. (BARROS, 2011) . . . . . . . . 7
Figura 1.7 Topologia do Retificador trifsico de trs-nveis NPCm. (HEERDT, 2013) . . . . . 8
Figura 1.8 Topologias Multinveis. (a) Z-source e (b) Quasi Z-source. (DELA-
VARI; KAMWA; ZABIHINEJAD, 2016) . . . . . . . . . . . . . . . . . 9
Figura 2.1 (a) Brao da fase a do conversor de dois-nveis. (b) Sinais de disparos das chaves. 11
Figura 2.2 (a) Brao da fase a do conversor NPC de trs-nveis. (b) Sinais de disparos das
chaves. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12
Figura 2.3 Diagrama vetorial para um conversor de (a) dois-nveis e (b) trs-nveis. (BARROS,
2015) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13
Figura 2.4 Funo do PSIM que realiza os clculos das perdas. . . . . . . . . . . . 18
Figura 3.1 Estrutura do brao de conversores de (a) dois, (b) trs e (c) nove-nveis,
respectivamente. (RODRIGUEZ et al., 2009a) . . . . . . . . . . . . . . 19
Figura 3.2 Conversor de dois-nveis. . . . . . . . . . . . . . . . . . . . . . . . . . . 20
Figura 3.3 Estados para um brao do conversor de dois-nveis. . . . . . . . . . . . 20
Figura 3.4 Formato de onda para o conversor de dois-nveis. . . . . . . . . . . . . 21
Figura 3.5 Conversor diode-clamped de trs-nveis. . . . . . . . . . . . . . . . . . . 21
Figura 3.6 Estados para um brao do conversor diode-clamped de trs-nveis. . . . 22
Figura 3.7 Formato de onda para a fase Vao do conversor NPC de trs-nveis. . . . 23
Figura 3.8 Estrutura de um retificador de dois-nveis. . . . . . . . . . . . . . . . . 27
Figura 3.9 Estrutura de um retificador de trs-nveis. . . . . . . . . . . . . . . . . 29
Figura 3.10Circuito Equivalente para o Retificador NPC de trs-nveis. (BAR-
ROS, 2011) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 30
Figura 4.1 Modelo dos conversores de trs braos. (BARROS, 2015) . . . . . . . . 33
Figura 4.2 Onda moduladora com injeo de terceiro harmnico. (GUEDES, 2015) 34
Figura 4.3 Correntes no capacitores. a) Grupo Z. b) Grupo L. (ANDRADE, 2012) 35
Figura 4.4 Estados dos Vetores do Grupo S. a) Configurao (211). b) Configu-
rao (100) (ANDRADE, 2012) . . . . . . . . . . . . . . . . . . . . . . 36
Figura 4.5 Estados dos Vetores do Grupo M. a) Configurao (201). b) Configu-
rao (210) (ANDRADE, 2012) . . . . . . . . . . . . . . . . . . . . . . 36
Figura 4.6 Diagrama de controle. (BARROS, 2011) . . . . . . . . . . . . . . . . . 37
Lista de ilustraes vii
Figura 5.1 Diagrama esquemtico de um inversor multinvel conectado a um sis-

tema de potncia para compensao esttica de reativos. (RECH, 2005) 39
Figura 5.2 Diagrama fasorial ilustrando a relao entre as tenses de alimentao
e de sada do inversor multinvel. (a) Corrente em avano. (b) Corrente
em atraso. (RECH, 2005) . . . . . . . . . . . . . . . . . . . . . . . . . 39
Figura 5.3 Diagrama unifilar de um filtro de potncia ativa conectado em (1) pa-
ralelo e (2) srie ao sistema de potncia. (RECH, 2005) . . . . . . . . . 40
Figura 5.4 Diagrama unifilar de um sistema utilizando a combinao das duas
caractersticas dos filtros. (RECH, 2005) . . . . . . . . . . . . . . . . . 41
Figura 5.5 Diagrama simplificado de um sistema fotovoltaico. (RECH, 2005) . . . 41
Figura 5.6 Sistema de transmisso HVDC. (BARONI, 2012) . . . . . . . . . . . . 42
Figura 5.7 Acionamento de um motor de induo por meio de um ASD. (RECH,
2005) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 43
Figura 6.1 Perodo transitrio do retificador de trs-nveis. . . . . . . . . . . . . . 44
Figura 6.2 Correntes de entrada (Ia , Ib e Ic ) para o retificador de trs-nveis. . . . 45
Figura 6.3 Tenso de linha (Vab ) para o retificador de trs-nveis. . . . . . . . . . . 45
Figura 6.4 Tenso de fase (Van ) para o retificador de trs-nveis. . . . . . . . . . . 45
Figura 6.5 Tenso e corrente de entrada para uma das fases do retificador de trs-
nveis. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 46
Figura 6.6 Tenses individuais para os capacitores do barramento CC no conversor
de trs-nveis. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 46
Figura 6.7 Tenso total no barramento CC para o retificador de trs-nveis. . . . . 46
Figura 6.8 Correntes de entrada (Ia , Ib e Ic ) para o retificador de dois-nveis. . . . 47
Figura 6.9 Tenso de linha (Vab ) para o retificador de dois-nveis. . . . . . . . . . . 47
Figura 6.10Tenso de fase (Van ) para o retificador de dois-nveis. . . . . . . . . . . 48
Figura 6.11Tenso e corrente de entrada para uma das fases do retificador de trs-
nveis. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 48
Figura 6.12Tenses individuais para os capacitores do barramento CC no conversor
de dois-nveis. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 48
Figura 6.13Tenso total no barramento CC para o retificador de dois-nveis. . . . . 49
viii
Lista de tabelas
Tabela 1.1 Acionamento das chaves e valores de sada para a fase va0 para o con-
versor NPC de cinco-nveis. . . . . . . . . . . . . . . . . . . . . . . . . 5
Tabela 2.1 Representao dos estados de chaveamento. . . . . . . . . . . . . . . . . . . . 13
Tabela 2.2 Transformadas para os vetores de estado do conversor de dois-nveis. . . . . . . . 14
Tabela 2.3 Transformadas para os vetores de estado do conversor de trs-nveis. . . . . . . . 15
Tabela 3.1 Acionamento das chaves e valores de sada para a fase va0 para o con-
versor NPC de trs-nveis. . . . . . . . . . . . . . . . . . . . . . . . . . 23
Tabela 3.2 Sequncia de comutao e tenses de sada para o conversor de dois-
nveis. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27
Tabela 3.3 Sequncia de comutao e tenses de sada para o conversor de trs-nveis. 28
Tabela 3.4 Possveis valores para Ey no retificador de dois-nveis. . . . . . . . . . . 29
Tabela 3.5 Possveis valores para Ey no retificador de trs-nveis. . . . . . . . . . . 29
Tabela 4.1 Corrente injetada no ponto central e seus respectivos vetores. . . . . . 36
Tabela 4.2 Corrente injetada no ponto central e seus respectivos vetores. . . . . . 36
Tabela 6.1 Dados Gerais para simulaes. . . . . . . . . . . . . . . . . . . . . . . 44
Tabela 6.2 Anlise de THD das correntes. . . . . . . . . . . . . . . . . . . . . . . 49
Tabela 6.3 Perdas dos Conversores. . . . . . . . . . . . . . . . . . . . . . . . . . . 50
Tabela 6.4 Custos Aproximados para os conversores, considerando a POWEREX
como fabricante. Cotao: 23/09/2016. . . . . . . . . . . . . . . . . . . 51
Tabela 6.5 Custos Aproximados para os conversores, considerando a SEMIKRON
como fabricante. Cotao: 23/09/2016. . . . . . . . . . . . . . . . . . . 51
ix
Lista de abreviaturas e siglas
ANPC Active Neutral Point Clamped
ASD Adjustable-Speed Drive
CA Corrente Alternada
CC Corrente Contnua
GTO Gate Turn-Off Tryristor
HVDC High Voltage Direct Current
IEC International Electrotechnical Commission
IEEE Institute of Electrical and Electronics Engineers
IGBT Insulate Gate Bipolar Transistor
MLSVPWM Minimum Loss Space Vector Pulse Width Modulation
MOSFET Metal-Oxide-Semiconductor Field-Effect Transistor
NPC Neutral Point Clamped
NPCm Neutral Point Clamped modificado
NTV Nearest Three Vectors
PWM Pulse-width Modulation
SPWM Sinusoidal Pulse width modulation
SVC Static Var Compensator
SVM Space Vector Modulation
SVPWM Space Vector Pulse-width Modulation
THD Total Harmonic Distortion
TNPC T-type Neutral Point Clamped
VSI Voltage Source Inverter

x
Sumrio
1 INTRODUO . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1
1.1 Motivao . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1
1.2 Objetivos Gerais . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2
1.3 Objetivos Especficos . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2
1.4 Metodologia . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2
1.5 Reviso Bibliogrfica . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3
1.6 Organizao do Trabalho . . . . . . . . . . . . . . . . . . . . . . . . . 9
2 CONCEITOS TERICOS . . . . . . . . . . . . . . . . . . . . . . . . 11
2.1 Estratgias de Modulao . . . . . . . . . . . . . . . . . . . . . . . . . 11
2.1.1 Modulao PWM com Portadora Triangular . . . . . . . . . . . . . . . . . 11
2.1.2 Modulao Vetorial . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13
2.2 Indicadores Harmnicos . . . . . . . . . . . . . . . . . . . . . . . . . . 16
2.2.1 Total Harmonic Distortion (THD) . . . . . . . . . . . . . . . . . . . . . . 16
2.3 Perdas . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17
2.4 Custos . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18
2.5 Nveis de Tenso . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18
2.6 Concluses . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18
3 CONVERSORES DE DOIS E TRS-NVEIS . . . . . . . . . . . . . 19

3.1 Conversor de Dois-Nveis . . . . . . . . . . . . . . . . . . . . . . . . . 20
3.2 Conversor com Neutro Grampeado . . . . . . . . . . . . . . . . . . . 21
3.3 Anlise de Tenses nos Conversores . . . . . . . . . . . . . . . . . . . 24
3.4 Retificador Trifsico . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27
3.4.1 Equacionamento Matemtico do Retificador de Trs-Nveis . . . . . . . . . 29
3.5 Concluses . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 31
4 ESTUDO DA ESTRATGIA DE MODULAO NOS CONVER-

SORES . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 32
4.1 PWM Escalar com Adio de Sequncia Zero . . . . . . . . . . . . . 32
4.2 Desbalanceamento no Barramento CC . . . . . . . . . . . . . . . . . 34
4.3 Concluses . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 37
5 APLICAES DOS CONVERSORES DE DOIS E TRS-NVEIS . 38

5.1 Compensador Esttico de Reativos . . . . . . . . . . . . . . . . . . . 38
5.2 Filtro Ativo de Potncia . . . . . . . . . . . . . . . . . . . . . . . . . . 40
Sumrio xi
5.3 Sistemas Fotovoltaicos . . . . . . . . . . . . . . . . . . . . . . . . . . . 41

5.4 Transmisso HVDC (High-Voltage Direct Current ) . . . . . . . . . 42
5.5 Acionamento de Motores de Induo . . . . . . . . . . . . . . . . . . 42
5.6 Concluses . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 43
6 ANLISES COMPARATIVAS . . . . . . . . . . . . . . . . . . . . . 44
6.1 Nveis de THD . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 49
6.2 Perdas . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 49
6.3 Custos . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 50
6.4 Concluses . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 51
7 CONSIDERAES FINAIS E TRABALHOS FUTUROS . . . . . . 52

7.1 Consideraes Finais . . . . . . . . . . . . . . . . . . . . . . . . . . . . 52
7.2 Trabalhos Futuros . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 53
REFERNCIAS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 54
1
1 Introduo
1.1 Motivao
No cenrio atual do setor energtico, a eletrnica de potncia exerce uma funo
importante. Esta permite o controle do fluxo de potncia entre uma fonte e uma carga,
podendo esta ltima ter caractersticas especficas (alimentao em nveis contnuos ou
alternados, por exemplo). Por meio dessa rea da engenharia se consegue o uso eficiente
da energia eltrica, utilizando para isso conversores de potncia.
Existem dois grupos definidos de conversores: CC-CA e CA-CC. No primeiro
caso, o inversor, faz-se a converso de tenses/correntes em nveis contnuos para ten-
ses/correntes em nveis alternados. J no conversor CA-CC, retificador, feito o pro-
cesso inverso, ou seja, converso de tenses/correntes em nveis alternados para ten-
ses/correntes em nveis contnuos. Esses objetivos so alcanados utilizando disposi-
tivos semicondutores de potncia (diodos, tiristores e IGTBs, por exemplo). O avano
no estudo desses dispositivos tm permitido evolues, fazendo surgir novas topologias
de conversores, sempre em busca de uma maior eficincia nas aplicaes da eletrnica de
potncia.
Grande parte dos aparelhos utilizados pela sociedade moderna tem como carac-
terstica a no-linearidade. Geralmente, esses equipamentos requerem alimentaes em
nveis contnuos, o que necessita do processo de retificao.
Nos conversores convencionais de dois-nveis, o processo de retificao no efi-
ciente, uma vez que se tem como resultados elevadas taxas de distoro harmnica nas
correntes de entrada, baixo fator de potncia, entre outros, o que caracteriza essas topo-
logias como problemas para o sistema eltrico.
Diante dos inconvenientes abordados, torna-se necessrio a fabricao de converso-
res com alto desempenho, permitindo a obteno do objetivo proposto sem haver injeo
de problemas na rede.
O conversor multinvel se apresenta adequado, pois essa estrutura permite a con-
verso de potncias elevadas, e o consequente uso de tenses e correntes elevadas, sem
a existncia dos empecilhos apresentados pelas topologias convencionais de dois-nveis.
Essas vantagens so obtidas utilizando estratgias de modulao especficas.
Captulo 1. Introduo 2
1.2 Objetivos Gerais

Estudo de retificadores de dois e trs-nveis NPC (Neutral Point Clamped), utili-
zando a estratgia de modulao PWM (Pulse Width Modulation) escalar. As anlises
feitas sero relacionadas com perdas, contedo harmnico, desbalanceamento e custos.
1.3 Objetivos Especficos
Definio do equacionamento do conversor;
Simular os conversores de dois e trs-nveis;
Levantar as principais vantagens para cada topologia apresentada;
Indicadores harmnicos;
Perdas;
Custos;
Nveis de tenso.
1.4 Metodologia
Em primeiro instante, o trabalho se baseia em uma pesquisa bibliogrfica, de modo
que, a partir de leituras de artigos, dissertaes, teses e livros so construdos fundamentos
tericos, necessrios para realizao do trabalho.
Os resultados adquiridos so os sinais de correntes de entrada, tenso de fase,
tenso de linha e tenso no barramento CC do conversor. A partir desses dados so
possveis realizar clculos de nveis de distores harmnicas, fator de potncia de entrada,
perdas por conduo e chaveamento dos dispositivos e tenso do barramento.
Todas as simulaes so realizadas por meio do software PSIM 9.0, que possibilita
o clculo de perdas no circuito, utilizando para isso a ferramenta Thermal Module. A
aquisio de todos os dados feita utilizando o SIMVIEW, presente no PSIM.
Os disparos das chaves, baseados na estratgia de modulao PWM, so realizados
utilizando o algortimo em C, por meio do software Dev-C++ 5.10. No Dev-C++ criado
um arquivo .dll, o qual utilizado por meio de um bloco dll, presente no PSIM.
Busca-se obter uma tenso CC constante de 600 V no barramento, valor conside-
rado entre baixa e mdia tenso para aplicaes dos conversores. Dessa forma, na etapa
de montagem, utilizou-se tenses trifsicas, simtricas e equilibradas, com amplitude de

346,4 V (600/ 3). Os modelos dos IGBT 0 s e diodos utilizados so os CM1000HA-24H e
CS240650, respectivamente, disponvel no fabricante POWEREX.
O clculo do custo de cada topologia realizado considerando os valores para as

chaves e diodos presentes em cada estrutura. Com isso, realizado um levantamento
aproximado da diferena entre ambos os conversores.
As discusses dos resultados obtidos so feitas por meio de texto, Tabelas e Figuras.
1.5 Reviso Bibliogrfica

A Estrutura NPC foi inicialmente proposta por (NABAE; TAKAHASHI; AKAGI,
1981), e pode ser observada na Figura 1.1. Foi utilizado o conversor NPC de trs-nveis,
e, utilizando a tcnica PWM, foi possvel comprovar a eficincia deste, comparado aos
conversores convencionais de dois-nveis. Algumas das vantagens observadas, por exem-
plo, o fato de a sada deste conversor apresentar menos contedo harmnico, quando
comparado com o conversor de dois-nveis. Outra vantagem com relao a reduo
dos esforos de tenso sobre as chaves, j que a mxima tenso que era observada sobre
elas correspondia a metade da tenso do barramento CC, enquanto que no conversor de
dois-nveis, a tenso mxima sobre as chaves corresponde a tenso total do barramento,
o que aumenta o estresse sobre as mesmas.
Figura 1.1 Conversor diode-clamped de trs-nveis.
A estrutura apresentada por (NABAE; TAKAHASHI; AKAGI, 1981) foi generali-

zada para n-nveis a partir dos trabalhos de (BHAGWAT; STEFANOVIC, 1983); (CHOI;
CHO; CHO, 1991). comprovada a diminuio da distoro harmnica na sada, sem
existir reduo na potncia do conversor. Esses objetivos so alcanados por meio de um
controle multinvel, utilizando a modulao PWM.
Um exemplo do conversor multinvel a estrutura NPC de cinco-nveis, observada
na Figura 1.2.
Figura 1.2 Brao do conversor diode-clamped de cinco-nveis.
Na topologia da Figura 1.2, observa-se a existncia de quatro capacitores no bar-

ramento paralelo fonte CC. Esse fato permite a fixao de cinco valores no barramento:
vcc /2, vcc /4, 0, vcc /4 e vcc /2, sendo vcc a tenso total do barramento CC.
Alguns estados de funcionamento para o conversor NPC de cinco-nveis podem
ser observados na Figura 1.3.
Figura 1.3 Estados para um brao do conversor NPC de cinco-nveis.
A tenso de sada para cada fase do conversor tambm assume cinco valores, que
so listados na Tabela 1.1. Nota-se que a referncia adotada o ponto central entre os
capacitores do barramento.
Tabela 1.1 Acionamento das chaves e valores de sada para a fase va0 para o conversor NPC
de cinco-nveis.
Ativao das chaves va0

vcc
S1a - S2a - S3a - S4a 2
S2a - S3a - S4a - S1a vcc
4
S3a - S4a - S1a - S2a 0
4
2
Considerando os acionamentos listados na Tabela 1.1, obtm-se o formato de onda

observado na Figura 1.4.
Figura 1.4 Formato de onda para a fase vao do conversor NPC de cinco-nveis.
importante se atentar aos conversores com mais de trs-nveis, visto que para
alguns acionamentos, as tenses sobre os diodos assumem valores maiores que o mximo
em cima de uma chave. (PEREIRA, 2008)
Outras topologias de conversores multinveis so apresentadas na literatura, como
por exemplo, o conversor Flying-Capacitor (MEYNARD; FOCH, 1992), que utiliza capa-
citores em cada uma das trs fases para gerar diferentes nveis de tenso, e o conversor em
cascata, cuja origem data de 1975, citado por (RODRIGUEZ; LAI; PENG, 2002). Essa
estrutura sintetiza nveis na sada por meio da soma das tenses presentes nas clulas
conectadas em srie.
(WALCZYNA; HILL, 1993); (CARRARA et al., 1993) utilizaram a SVM (Space
Vector Modulation) em conversores trifsicos multinveis. Nesta modulao, os estados da
sada do conversor so representados por meio de um conjunto de vetores, que representam
os estados de chaveamento.
Em (KRUG; KUME; SWAMY, 2004) feito um estudo utilizando a topologia
NPC para aplicaes em baixa tenso (400 - 480 V). Para o correto funcionamento dessa
estrutura se fez necessrio o balanceamento dos capacitores que compe o barramento
CC, e este foi obtido utilizando a modulao SVM, que seleciona a melhor combinao
de chaveamento, permitindo obter o balanceamento do barramento. Os resultados desse
estudo foram obtidos utilizando como carga um motor (460 V 7.5 kW). Alguns resultados
foram: ripple de correntes menores, devido a menor amplitude de tenso dos pulsos
do PWM ; transitrios de tenses menores nos terminais do motor, devido reduo
da amplitude dos pulsos de tenso; corrente de fuga menor, decorrente da reduo da
amplitude da tenso de modo comum (medida entre o neutro da carga e a referncia do
circuito).
(RODRIGUEZ et al., 2005) apresenta o retificador de trs-nveis composto por
um barramento CC com dois capacitores. O funcionamento adequado dessa estrutura
ocorre com o controle da tenso no barramento, tendo uma diviso igual nos capacitores
(UMBRA et al., 2010).
Existe uma busca contnua por novas topologias. Recentemente foi proposto o
inversor multinvel com diodos grampeados ativos (ANPC) (BRUCKNER; BERNET;
GULDNER, 2005), observado na Figura 1.5. Nesse trabalho, aborda-se o problema da
distribuio das perdas do NPC e prope uma nova topologia capaz de superar essa
deficincia, porm, com um nmero maior de componentes.
Figura 1.5 Conversor ANPC de trs-nveis. (BRUCKNER; BERNET; GULDNER, 2005)
(PEREIRA, 2008) faz um estudo das principais topologias do conversor multinvel,

e deste feita a simulao e implementao do inversor de trs-nveis NPC. So sintetiza-
das as principais vantagens e desvantagens deste conversor, comparado ao de dois-nveis.
As simulaes so feitas considerando as principais estratgias de modulaes, desde a
senoidal at a vetorial. No final do trabalho implementado o inversor. O principal
resultado desse estudo foi a comprovao das vantagens do uso do conversor NPC em m-
dia/alta tenso, mostrando que estes so capazes de operar com maiores nveis de tenses,
comutar em maiores nveis de frequncias e apresentar um menor contedo harmnico,
comparando com os de dois-nveis.
Um estudo sobre o retificador NPC mostrado por (CHEN; ZOU; XU, 2008); (LI
et al., 2015). Nesses trabalhos, apresentada uma estratgia de Controle de Potncia
Direta (DPC), em que feito o controle da potncia instantnea utilizando a seleo do
estado de comutao ideal para o conversor. Essa topologia gera um nmero maior de
nveis de tenso na sada.
Diante de todas as vantagens apresentadas pela topologia NPC, surge o conversor
Back-to-Back (YINGCHAO et al., 2008), observado na Figura 1.6.
Figura 1.6 Estrutura do conversor Back-to-Back. (BARROS, 2011)
Essa estrutura caracterizada pela ligao em cascata do retificador e inversor,

ambos NPC de trs-nveis.
As principais caractersticas deste, segundo (KOHLMEIER; NIERMEYER; SCH-
RODER, 1987) so:
Alto fator de potncia;
Baixa distoro harmnica;
Fluxo bidirecional;
Balanceamento da tenso no barramento CC.
Todas essas caractersticas tornam o conversor Back-to-Back uma tima escolha

para algumas aplicaes, como por exemplo, interligaes de fontes renovveis rede
eltrica (YINGCHAO et al., 2008); (PORTILLO et al., 2006). Outra aplicao importante
para este conversor se baseia no acionamento de motores (YINGCHAO et al., 2008).
Em (RODRIGUEZ et al., 2009b) feito um estudo apresentado as principais
caractersticas dos conversores multinveis. Tambm so apresentados os diversos tipos de
topologias existentes, mtodos de modulao e aplicaes desses conversores no ambiente
industrial.
Em (LI; SHI; LI, 2012) utilizado o retificador NPC de trs-nveis. Em seu tra-
balho, aborda-se a utilizao deste conversor para propulso de trem de alta velocidade.
Neste estudo, analisado principalmente a flutuao da tenso do ponto neutro, e para
isso, proposta uma nova estratgia de controle para o equilbrio de tenso, baseado
na modulao SVPWM (Space Vector Pulse Width Modulation). Tem-se como resulta-
dos para essa anlise, nvel de tenso CC constante na sada, equilbrio das tenses dos
capacitores do barramento CC e fator de potncia controlado.
Outra topologia que deriva do NPC proposta por (HEERDT, 2013), observada
na Figura 1.7. Essa estrutura definida como NPCm (NPC modificado) comparada ao
NPC. Foi constatado que o conversor NPC exige uma capacidade de corrente desigual
em suas chaves, enquanto que o NPCm necessita de capacidades diferentes de bloqueio
de tenso aplicada. Em funo desses esforos e dos objetivos do trabalho, utilizou-se
na estrutura proposta semicondutores especficos, comprovando que a topologia NPCm
apresenta alta eficincia, considerando as especificaes de estudo.
Figura 1.7 Topologia do Retificador trifsico de trs-nveis NPCm. (HEERDT, 2013)
(SAHA; SOZER, 2013) apresenta um estudo utilizando a topologia NPC para

o carregamento ideal de baterias. Nessa proposta, o barramento do conversor com-
posto pelas clulas das baterias ligadas em srie. Utilizando a estratgia de modulao
MLSVPWM (Minimum Loss Space Vector Pulse Width Modulation) possvel controlar
o carregamento individual de cada clula, baseado nos estados do conversor.
Em (SCHWINGAL; BERNET, 2015) apresentado um estudo comparativo de
perdas nos dispositivos semicondutores, utilizando trs topologias diferentes: dois-nveis,
trs-nveis NPC e trs-nveis TNPC (mesma estrutura do NPCm). As anlises so feitas
considerando um sistema de baixa tenso e alta potncia, utilizando a topologia Back-
to-Back para o acionamento de motores de induo. Tem-se como resultado o potencial
das topologias de trs-nveis, mesmo trabalhando em baixa tenso. Neste estudo, foi
comprovado que o conversor TNPC apresenta maiores vantagens, alm de apresentar
menores perdas por conduo, tambm se mostrou mais eficiente que a estrutura de dois-
nveis, mesmo em frequncias de chaveamento mais baixas.
(BARROS, 2015) prope o estudo de topologias utilizando um nmero menor de
elementos, comparadas com as convencionais. Nesse trabalho so apresentadas estruturas
de conversores compostas de braos de dois e trs-nveis NPC, utilizando para cada topo-
logia diversas estratgias de modulao. Tambm so apresentadas estratgias de controle
para o balanceamento da tenso do barramento CC. Tem-se como resultado para esse es-
tudo, a possibilidade de utilizao de estruturas com um nmero reduzido de elementos,
mantendo a qualidade da converso da energia.
(DELAVARI; KAMWA; ZABIHINEJAD, 2016) mostra um estudo comparativo
entre algumas topologias de conversores multinveis para aplicao em sistemas fotovoltai-
cos de alta potncia. So analisadas seis estruturas diferentes: NPC, Capacitor Clamped,
em cascata, Z-Souce, Quasi Z-Souce e Hibrida. Todas as anlises foram feitas utilizando
o mesmo cenrio para as topologias. Nesse estudo, teve-se como resultado um melhor
desempenho do conversor Quasi Z-Souce, em relao as outras topologias analisadas.
Figura 1.8 Topologias Multinveis. (a) Z-source e (b) Quasi Z-source. (DELAVARI; KAMWA;
ZABIHINEJAD, 2016)
1.6 Organizao do Trabalho

O texto divido em sete captulos, conforme descrito abaixo:
Captulo 1: apresentada uma pequena motivao para realizao desse estudo,
mostrando a importncia da eletrnica de potncia, assim como as principais vantagens
da utilizao do conversor multinvel. Tambm apresentado um estudo na literatura
sobre os conversores.
Captulo 2: Sero apresentados os principais conceitos estudados no decorrer do
trabalho.
Captulo 3: Ser apresentado o princpio de funcionamento das topologias estu-

dadas. Sero analisadas as vantagens e desvantagens destes conversores. Tambm ser
desenvolvido o modelo matemtico do retificador de trs-nveis.
Captulo 4: Ser apresentada a estratgia de modulao utilizada para realizao
das simulaes. Tambm ser mostrado o problema do desbalanceamento do barramento
CC para o conversor de trs-nveis.
Captulo 5: Sero mostradas algumas aplicaes para os conversores estudados.
Captulo 6: Ser abordada a anlise comparativa para as duas topologias.
Captulo 7: Sero apresentadas as concluses do estudo apresentado neste traba-
lho, como tambm, sero apresentadas propostas para trabalhos futuros.
11
2 Conceitos Tericos
2.1 Estratgias de Modulao

2.1.1 Modulao PWM com Portadora Triangular
Este mtodo consiste em comparar um sinal modulador com um sinal triangular
ou dente de serra, denominado portadora. O resultado da comparao desses dois ser um
sinal de dois-nveis, modulado em largura de pulso, que determinar a comutao entre
as chaves do conversor.
Na Figura 2.1 pode ser observado o princpio de funcionamento da modulao
PWM para o conversor de dois-nveis. Neste caso, os sinais gerados so utilizados nas
chaves S1a e S2a , sendo que o sinal de S2a o sinal de S1a negado. Observa-se que os
sinais de comando das chaves S1a e S2a so os resultados da comparao entre portadora
e Moduladora.
Figura 2.1 (a) Brao da fase a do conversor de dois-nveis. (b) Sinais de disparos das chaves.
No caso dos conversores multinveis, as chaves de cada brao so ativadas em pares.

Observa-se na Figura 2.2 o brao da fase a de um conversor NPC de trs-nveis. Nesse
caso, os sinais gerados sero utilizados nas chaves (S1a - S1a ) e (S2a - S2a ), de forma que
os sinais de S1a e S2a so os sinais negados de S1a e S2a , respectivamente. Observa-se
Captulo 2. Conceitos Tericos 12
que os sinais de comando das chaves (S1a - S1a ) so os resultados da comparao entre a
portadora de S1a e a Moduladora, enquanto que os sinais de comando das chaves (S2a -
S2a ) so os resultados da comparao entre a portadora de S2a com a Moduladora.
Figura 2.2 (a) Brao da fase a do conversor NPC de trs-nveis. (b) Sinais de disparos das chaves.
Dois ndices so considerados importantes nessa estratgia de modulao:
ndice de Modulao de Amplitude (Ma ): Trata-se da razo entre as amplitudes das

ondas moduladora (Amod ) e portadora (Aport );
Amod
Ma = (2.1)
Aport
ndice de modulao de frequncia (Mf ): Trata-se da razo entre as frequncias das

ondas moduladora e portadora.
fport
Mf = (2.2)
fmod
Este mtodo bem flexvel, pois permite a utilizao de diferentes sinais modula-
dores e portadoras. A partir da utilizao da portadora com caractersticas especficas,
possvel obter um sinal de sada com o melhor espectro harmnico (GIARETTA, 2009).
2.1.2 Modulao Vetorial

Nesta modulao, todos os possveis estados da sada do conversor so representa-
dos em um plano, de modo que os valores das tenses de polo sejam substitudos por dois
valores v e v , utilizando para isso uma transformao adequada. Com base nos valores
de v e v , pode-se definir vk = v + j v .
em que,

0, 1, 2, ..., 18

Para o conversor de trs-nveis.
k=
0, 1, 2, ..., 6

Para o conversor de dois-nveis.
Toma-se como exemplo a transformada de Clarke. O vetor de referncia v

calculado a partir da seguinte equao:
" !#
2 1 1 3 3

v = vl10 vl20 vl30 + j vl20 vl30 (2.3)
3 2 2 2 2
Na Figura 2.3 observada a representao dos estados para um conversor de (a)

dois-nveis e (b) trs-nveis. No conversor de dois-nveis, existem 7 vetores que expressam
os 8 possveis estados do conversor. J para a estrutura de trs-nveis, os 27 possveis
estados so expressados por meio de 19 vetores de estados (HU; YAO; LU, 2007). Em
que:
Tabela 2.1 Representao dos estados de chaveamento.
Nmero Tenso de sada

2 + v2cc
1 0
vcc
0 2
Figura 2.3 Diagrama vetorial para um conversor de (a) dois-nveis e (b) trs-nveis. (BARROS, 2015)
Como pode ser observado na Figura 2.3 (a), dos 8 estados do conversor de dois-
nveis, 2 so nulos (222, 000), e estes esto mostrados no centro do hexgono. A rea do
hexgono dividida em 6 setores, ou seja, existem 6 regies de operao. J na Figura
2.3 (b), dos 27 possveis estados do conversor de trs-nveis, 3 so nulos (222, 111, 000),
e assim como no caso do conversor de dois-nveis, estes esto mostrados no centro do
hexgono. dividida a rea do polgono em 6 setores, e cada setor em 4 quatro regies,
ou seja, 24 regies de operaes (HU; YAO; LU, 2007).
Na Tabela 2.2 e 2.3, so listadas as transformaes para todos os estados dos
conversores de dois e trs-nveis.
Tabela 2.2 Transformadas para os vetores de estado do conversor de dois-nveis.
Vetores Estados va0 vb0 vc0 v v
000 v2cc v2cc v2cc

0 0 0 0
222 + v2cc + v2cc + v2cc
1 200 + v2cc v2cc v2cc + 2v3 cc 0 0

2 220 + v2cc + v2cc v2cc + v3cc + 3vcc
3
60

3 020 v2cc + v2cc v2cc v3cc + 3vcc
3
120
4 022 v2cc + v2cc + v2cc 2v3 cc 0 180

5 002 v2cc v2cc + v2cc v3cc 3vcc
3
240

6 202 + v2cc v2cc + v2cc + v3cc 3vcc
3
300
Um dos mtodos mais utilizados para seleo se baseia na escolha dos trs vetores
mais prximos ao vetor de referncia NTV (Nearest Three Vectors), e a partir dessa
seleo, so aplicados ao conversor duraes especficas de tempo para cada vetor. Esse
mtodo tem como caracterstica a obteno de um contedo harmnico reduzido na tenso
de sada. Outra vantagem a possibilidade do balanceamento da tenso dos capacitores
no barramento CC, possibilidade adquirida por meio da utilizao adequada dos estados
redundantes.
Utilizando como exemplo o vetor de referncia observado na Figura (2.3) (b),
tem-se:

v0 = 0 + j0

vcc
v1 = 3
+ j0

vcc 3vcc
v = +j

2 6 6
Os tempos de aplicao dos vetores v1 , v2 e v3 so dados pelas Equaes (2.3) e

(2.4).
v T = v0 t0 + v1 t1 + v2 t2 (2.4)
Tabela 2.3 Transformadas para os vetores de estado do conversor de trs-nveis.
Vetores Estados va0 vb0 vc0 v v
000 v2cc v2cc v2cc

0 111 0 0 0 0 0 0
222 + v2cc + v2cc + v2cc
100 0 v2cc v2cc

1 + v2cc + v3cc 0 0
211 0 0
110 0 0 v2cc
2 + v2cc + v2cc + v6cc + 3vcc
6
60
221 0
010 v2cc 0 v2cc

3 + v2cc v6cc + 3vcc
6
120
121 0 0
011 v2cc 0 0
4 + v2cc + v2cc v3cc 0 180
122 0
001 v2cc v2cc 0

5 + v2cc v6cc 3vcc
6
240
112 0 0
101 0 v2cc 0
6 + v2cc + v2cc + v6cc 3vcc
6
300
212 0
7 200 + v2cc v2cc v2cc + 2v3 cc 0 0

8 210 + v2cc 0 v2cc + v3cc + 3vcc
6
30

9 220 + v2cc + v2cc v2cc + v3cc + 3vcc
3
60

10 120 0 + v2cc v2cc 0 + 3vcc
3
90

11 020 v2cc + v2cc v2cc v3cc + 3vcc
3
120

12 021 v2cc + v2cc 0 v2cc + 3vcc
3
150
13 022 v2cc + v2cc + v2cc 2v3 cc 0 180

14 012 v2cc 0 + v2cc v2cc 3vcc
3
210

15 002 v2cc v2cc + v2cc v3cc 3vcc
3
240

16 102 0 v2cc + v2cc 0 3vcc
3
270

17 202 + v2cc v2cc + v2cc + v3cc 3vcc
3
300

18 201 + v2cc v2cc 0 + v2cc 3vcc
3
360
Igualando essas duas Equaes, tem-se:
" !# !
2 1 1 3 3 vcc vcc 3 vcc

vl10 vl20 vl30 + j vl20 vl30 T = 0t0 + t1 + +j t2
3 2 2 2 2 3 6 6
(2.5)
Igualando as partes reais e imaginrias da Equao (2.5), tem-se trs equaes.
Logo, torna-se possvel a soluo para esse sistema.
2 1 1 vcc vcc

vl10 vl20 vl30 T = 0t0 + t1 + t2 (2.6)
3 2 2 3 6
!
2 3 3 3 vcc
vl20 vl30 T = t2 (2.7)
3 2 2 6
T = t0 + t1 + t2 (2.8)
Essa modulao permite obter valores de tenso na sada superiores as apresenta-

das quando se utiliza a PWM escalar, e utilizao fcil tanto no domnio Clarke ou d-q.
Entretanto, existe uma enorme complexidade na seleo dos vetores de estados e do vetor
redundante quando utilizado um maior nmero de nveis (GIARETTA, 2009).
2.2 Indicadores Harmnicos

Utilizando a srie de Fourier, qualquer sinal que no seja senoidal puro pode ser
representado por meio da composio de senoides com diferentes frequncias, acrescentado
de um nvel constante. A primeira componente senoidal, com mesma frequncia do sinal,
definida como fundamental, e as outras componentes com frequncias mltiplas da
fundamental so definidas como harmnicas.
Em sistemas de potncia, o aparecimento das componentes harmnicas na rede
causa diversos problemas qualidade da energia eltrica, alm de gerar gastos tanto
para a concessionria quanto para os usurios. Desta forma, so necessrias normas que
possibilitem o controle da injeo dessas harmnicas.
As principais normas que limitam o contedo harmnico na rede foram estabe-
lecidas pela IEC (International Electrotechnical Commission) e pelo IEEE (Institute of
Electrical and Electronics Engineers).
Recomenda-se um limite de 5% de THD (Total Harmonic Distortion) a todos os
tipos de conversores de potncia usados em sistemas de potncia a nvel comercial e indus-
trial (IEEE Std 519-2014 ). Esse controle feito mediante indicadores que possibilitam a
qualificao dessas componentes.
2.2.1 Total Harmonic Distortion (THD)

Este o indicador mais usual para quantificar harmnicos, e desta forma se torna
um dos principais parmetros de referncia mundial (AKAGI, 1996). O clculo da THD
pode ser efetuado tanto para tenso como para corrente:
qP
hmax
h=2 Vh2
T HDv = (2.9)
V1
qP
hmax
h=2 Ih2
T HDi = (2.10)
I1
em que,
h - Nmero inteiro que representa a ordem da harmnica;
hmax - Ordem mxima da componente harmnica;
Vh - Valor eficaz da componente da tenso h;
V1 - Valor eficaz da componente da tenso fundamental;
Ih - Valor eficaz da componente da corrente h;
I1 - Valor eficaz da componente da corrente fundamental.
Um alto valor de THD faz com que se tenha diminuio da qualidade da energia,
alm de ter uma grande influncia no fator de potncia, defasando a corrente em relao
a tenso. Segundo (ANDRADE, 2012), essa defasagem resulta nos seguintes aspectos:
Interferncias eletromagnticas;
Perdas nas linhas de transmisso, em consequncia da dissipao trmica, fazendo

com que seja necessrio em alguns casos, o sobredimensionamento dos condutores;
Distoro harmnica nas tenses da rede de alimentao, devido a circulao das

componentes harmnicas de corrente, comprometendo o funcionamento de outros
equipamentos que estejam conectados a rede;
Erro na leitura dos equipamentos de medio;
Problemas em geradores, j que as componentes harmnicas em mquinas rotativas

ocasionam o aumento do aquecimento, devido as perdas no ferro e cobre, diminuindo
seu rendimento, assim como a vida til.
2.3 Perdas
de fundamental importncia o estudo das perdas nos conversores, j que essa
anlise permite que seja estudada a eficincia das topologias mostradas. Nesse contexto,
alguns trabalhos tm se destacado, apresentando estudos relacionados a reduo das per-
das (CAVALCANTI et al., 2003); (DIAS et al., 2009).
Nesse trabalho sero avaliados os clculos de perdas por conduo, relacionada

com o valor de tenso e corrente que passa pelo componente, e chaveamento, referente
ao nvel de tenso de bloqueio. Essas anlises ocorrero por meio do Thermal Module,
ferramenta presente no software PSIM 9.0.
Figura 2.4 Funo do PSIM que realiza os clculos das perdas.
2.4 Custos
Em qualquer projeto se faz necessrio o estudo de custos, uma vez que esse fator
tem a capacidade de inviabilizar ou viabilizar um projeto. Nos estudos de conversores,
os custos esto relacionados basicamente em consequncia da quantidade de elementos
presentes na topologia.
2.5 Nveis de Tenso

Sero estudados os nveis de tenso nas aplicaes em que se encaixam os conver-
sores de dois e trs-nveis.
2.6 Concluses
Neste captulo foi apresentado um estudo dos principais conceitos utilizados nesse
trabalho. Foi mostrado o princpio de funcionamento da estratgia de modulao PWM,
base para as realizaes das simulaes. Tambm foi apresentada a modulao veto-
rial, onde suas caractersticas sero de fundamentais importncias para as obtenes dos
resultados.
19
3 Conversores de Dois e Trs-Nveis
Pode-se definir um conversor como um fixador de nveis de tenso. Esses nveis

so obtidos atravs de valores definidos na entrada e comutaes das chaves do conversor.
Uma forma mais generalizada para um conversor multinvel ser representado
utilizando um barramento paralelo fonte CC constitudo de vrios capacitores, em que
cada brao do conversor possui chaves que permitem o ajuste de nveis de tenso.
Figura 3.1 Estrutura do brao de conversores de (a) dois, (b) trs e (c) nove-nveis, respecti-
vamente. (RODRIGUEZ et al., 2009a)
Na Figura 3.1, observa-se uma caracterstica importante presente nestes conver-

sores, em que, para uma topologia convencional (dois-nveis), o valor de tenso da sada:
va0 , pode ser expressa por meio de dois valores: vcc /2 e vcc /2 (da se tem a origem no
nome). Essa anlise encontra-se na Seo 3.1. Para a estrutura de trs-nveis o valor de
va0 passa a ser: vcc /2, 0 e vcc /2, e para a estrutura de nove-nveis, nove valores: vcc /2,
3vcc /8, vcc /4, vcc /8, 0, vcc /2, 3vcc /8, vcc /4 e vcc /8 . Para a topologia de nnveis a
sada ter um total de n-valores. A anlise para o conversor de trs-nveis encontra-se na
Seo 3.2.
Captulo 3. Conversores de Dois e Trs-Nveis 20
3.1 Conversor de Dois-Nveis

Na Figura 3.2 observada a topologia do conversor trifsico de dois-nveis.
Figura 3.2 Conversor de dois-nveis.
Essa topologia caracterizada por um barramento CC, composto por dois capa-
citores, de forma que se tenha dois possveis valores na sada do conversor, considerando
como referncia o ponto central do barramento.
Cada brao do conversor de dois-nveis formado por duas chaves bidirecionais:
S1y e S2y , em que y representa a fase do conversor.
O funcionamento do conversor de dois-nveis observado na Figura 3.3 .
Figura 3.3 Estados para um brao do conversor de dois-nveis.
Na Figura 3.3 (1), a chave S1a est conduzindo, dessa forma o valor de va0 corres-
ponde a vcc /2;
Na Figura 3.3 (2), a chave S2a est conduzindo, dessa forma o valor de va0 corres-
ponde a vcc /2.
Atravs da anlise apresentada, obtm-se o formato de onda que pode ser obser-
vado na Figura 3.4.
Figura 3.4 Formato de onda para o conversor de dois-nveis.
3.2 Conversor com Neutro Grampeado

Esta topologia, tambm conhecida como Neutral Point Clamped, foi proposta ini-
cialmente por (NABAE; TAKAHASHI; AKAGI, 1981), em que foi possvel comprovar a
eficincia em relao aos conversores convencionais de dois-nveis. Na Figura 3.5 pode ser
observado o conversor NPC de trs-nveis.
Figura 3.5 Conversor diode-clamped de trs-nveis.

A estrutura diode-clamped (NPC ), uma topologia bidirecional, podendo se com-

portar tanto como retificador, como inversor, a depender do sentido do fluxo de potncia
(SANTOS, 2008).
Para este tipo de conversor, notvel a existncia de capacitores no ramo paralelo
com a fonte CC, desta forma possvel conseguir diversos nveis de tenso a depender da
quantidade de capacitores. Essa caracterstica possibilita a independncia de fontes de
tenso auxiliares.
Cada brao do conversor de trs-nveis composto por quatro chaves bidirecionais,
sendo duas complementares: S1y e S2y , em que y representa a fase do conversor. Tambm
esto presentes os diodos ligados ao ponto neutro, permitindo fixar valores distintos a
sada do conversor.
Neste conversor, o barramento CC composto por trs possveis valores: vcc /2,
0 e vcc /2. A ocorrncia desses valores dada pela existncia dos dois capacitores no
barramento, onde existe um ponto central entre ambos (0). Este ponto definido como
ponto neutro.
A tenso de sada para cada fase tambm assume trs valores distintos de acordo
com o acionamento das chaves. A anlise para cada um desses valores pode ser observada
a partir da Figura 3.6.
Figura 3.6 Estados para um brao do conversor diode-clamped de trs-nveis.
Na Figura 3.6 (1), observa-se que as chaves S1a e S2a esto conduzindo, fazendo o
caminho para a corrente da carga. Neste momento o valor da tenso va0 corresponde
a vcc /2;
Na Figura 3.6 (2), a chave S1a deixa de conduzir, passando a conduo para S2a e
S1a . Neste momento o caminho para a corrente da carga passa a ser como mostrado,
fazendo com que o valor da tenso va0 torne-se 0;
Na Figura 3.6 (3), as chaves que esto conduzindo agora, so: S1a e S2a . O caminho
para a corrente da carga ser atravs dos diodos que esto em antiparalelo a estas
chaves. Neste momento o valor da tenso va0 ser vcc /2.
A Tabela 3.1 lista essa anlise.

Tabela 3.1 Acionamento das chaves e valores de sada para a fase va0 para o conversor NPC
de trs-nveis.
Ativao das chaves va0

vcc
S1a - S2a 2
S2a - S1a 0
S1a - S2a vcc
2
Diante dos acionamentos adequados das chaves, listados na Tabela 3.1, obtm-se
o formato de onda observado na Figura 3.7.
Figura 3.7 Formato de onda para a fase Vao do conversor NPC de trs-nveis.
A mesma anlise pode ser feita para as outras fases deste conversor.
Segundo (MENNDEZ, 2004), o conversor NPC apresenta diversas vantagens e
desvantagens.
Vantagens:
A tenso sobre cada capacitor a mesma em cima dos dispositivos semicon-

dutores, Vcc /(n 1);
Requer um nmero reduzido de capacitores, comparado a outras topologias

multinveis, fato que deve ser considerado devido aos menores custos;
Pode ser ligado diretamente a um barramento CC, sem a necessidade de criar
outros barramentos;
No precisa de transformador;
A mudana do valor de tenso na sada dado apenas pela mudana de uma
das chaves.
Desvantagens:
Os diodos de grampeamento devem ser de rpida recuperao, e precisam ser

capazes de conduzir a mesma corrente nominal do conversor;
Para uma topologia com mais nveis, os diodos de grampeamento precisam su-
portar diferentes valores de tenso, sendo a tenso mxima de Vcc (n2)/(n
1). Este problema superado fazendo a associao srie dos diodos, o que leva
a necessidade de (n-1)*(n-2) diodos por fase para n-nveis (RODRIGUEZ; LAI;
PENG, 2002);
As tenses aplicadas nos terminais dos capacitores precisam se manter equili-
bradas, o que se torna mais difcil medida que o nmero de nveis aumenta.
3.3 Anlise de Tenses nos Conversores

Considerando os estudos feitos para os conversores de dois e trs-nveis, expressa-se
as tenses de polo da seguinte maneira:
vcc
vxy0 = (Ey 1) ( ) (3.1)
2
em que, x = l (funcionamento como inversor) ou g (funcionamento como retifica-
dor), y - representa a fase do conversor e Ey = 0, 1, e 2 para o conversor de trs-nveis e
Ey = 0 e 2 para o conversor de dois-nveis.
Com posse das Equaes (3.1), pode-se definir as tenses de linha para o conversor
da seguinte maneira:

vab va0 vb0 (Ea 1) ( v2cc ) (Eb 1) ( v2cc ) Ea Eb
vcc
vbc = vb0 vc0 = (Eb 1) ( v2cc ) (Ec 1) ( v2cc ) = Eb Ec

2
vca vc0 va0 (Ec 1) ( v2cc ) (Ea 1) ( v2cc ) Ec Ea

1 1 0 Ea
vcc
= 0 1 1 E

b

2
1 0 1 Ec
As tenses de fase tambm podem ser obtidas em funo das tenses de polo.
Define-se estas do seguinte modo:
van = va0 vn0 (3.2)
vbn = vb0 vn0 (3.3)
vcn = vc0 vn0 (3.4)
Considera-se uma carga ligada em estrela ao conversor. As seguintes equaes de

correntes de fase so determinadas:
ia = van Ya (3.5)
ib = vbn Yb (3.6)
ic = vcn Yc (3.7)
em que Ya , Yb e Yc so as admitncias das fases a, b e c, respectivamente.

Pelas malhas de Kirchhoff, a soma das correntes em um n n dada por:
ia + ib + ic = 0 (3.8)
Substituindo as Equaes (3.5 - 3.7) na Equao (3.8), obtm-se:
van Ya + vbn Yb + vcn Yc = 0 (3.9)
Substituindo as Equaes (3.2 - 3.4) em (3.9):
va0 Ya + vb0 Yb + vc0 Yc vn0 (Ya + Yb + Yc ) = 0 (3.10)
Considerando o sistema equilibrado (Ya = Yb = Yc = Y ), tem-se:
va0 + vb0 + vc0

vn0 = (3.11)
3
Logo,

van va0 vn0 2 va0 vb0 vc0 2 1 1 va0
1 1
vbn = vb0 vn0 = va0 + 2 vb0 vc0 = 1 2 1 v

b0

3 3
vcn vc0 vn0 va0 vb0 + 2 vc0 1 1 2 vc0

2 (Ea 1) ( v2cc ) (Eb 1) ( v2cc ) (Ec 1) ( v2cc )
1
= (Ea 1) ( v2cc ) + 2 (Eb 1) ( v2cc ) (Ec 1) ( v2cc )

3
(Ea 1) ( v2cc ) (Eb 1) ( v2cc ) + 2 (Ec 1) ( v2cc )

2 Ea Eb Ec 2 1 1 Ea
vcc vcc
= Ea + 2 Eb Ec

= 1 2 1 E

b

6 6
Ea Eb + 2 Ec 1 1 2 Ec
Em um sistema equilibrado as tenses de fase so obtidas em funo das tenses

de linha:

van va0 vn0 2 va0 vb0 vc0 vab vca
1 1

vbn

=
vb0 vn0

=
va0 + 2 vb0 vc0

=
vbc vab

3 3
vcn vc0 vn0 va0 vb0 + 2 vc0 vca vbc

1 0 1 vab
1
= 1 1 0 v

bc

3
0 1 1 vca
Nas Tabelas 3.2 - 3.3 esto listadas as tenses dos conversores de dois e trs-nveis
para os diferentes estados de conduo das chaves. Para a topologia de dois-nveis,
observado que as tenses de polo possuem 2 nveis, as tenses de linha 3 nveis e as
tenses de fase 5 nveis. J para a topologia de trs-nveis, observa-se que as tenses de
polo possuem 3 nveis, as tenses de linha 5 nveis e as tenses de fase 9 nveis.
De forma resumida:
k =2n1 (3.12)
p=2k1 (3.13)
em que,
n = Nveis do conversor;
k = Nveis das tenses de linha;
p = Nveis das tenses de fase.
Tabela 3.2 Sequncia de comutao e tenses de sada para o conversor de dois-nveis.
Estados va0 vb0 vc0 vab vbc vca van vbn vcn
000 v2cc v2cc v2cc 0 0 0 0 0 0
002 v2cc v2cc vcc

2
0 vcc vcc v3cc v3cc 2vcc
3
020 v2cc vcc

2
v2cc vcc vcc 0 v3cc 2vcc
3
v3cc
022 v2cc vcc

2
vcc
2
vcc 0 vcc 2v3 cc vcc
3
vcc
3
vcc
200 2
v2cc v2cc vcc 0 vcc 2vcc
3
v3cc v3cc
vcc
202 2
v2cc vcc
2
vcc vcc 0 vcc
3
2v3 cc vcc
3
vcc vcc
220 2 2
v2cc 0 vcc vcc vcc
3
vcc
3
2v3 cc
vcc vcc vcc

222 2 2 2
0 0 0 0 0 0
3.4 Retificador Trifsico

A topologia do retificador trifsico de dois-nveis pode ser observada na Figura
3.8. Essa estrutura caracterizada pela presena do barramento CC composto por dois
capacitores na sada do conversor, fazendo com que seja necessrias estratgias, de forma a
obter o equilbrio de tenso entre os capacitores, ou seja, fixar em cada capacitor metade da
tenso de sada do conversor. Caso no ocorra esse equilbrio de tenso nos capacitores,
ocorrer elevados nveis de tenso em cima das chaves, como tambm alto nveis de
distoro harmnica (BARROS, 2015).
No retificador trifsico de dois-nveis, usa-se duas chaves e dois diodos em cada
brao, resultando em um total de seis chaves e seis diodos. importante verificar que,
quando a chave estiver no seu estado bloqueado, a tenso aplicada nela ser a mesma
correspondente ao valor total do barramento CC.
Figura 3.8 Estrutura de um retificador de dois-nveis.

Tabela 3.3 Sequncia de comutao e tenses de sada para o conversor de trs-nveis.
Estados va0 vb0 vc0 vab vbc vca van vbn vcn
000 v2cc v2cc v2cc 0 0 0 0 0 0
001 v2cc v2cc 0 0 v2cc vcc

2
v6cc v6cc vcc
3
002 v2cc v2cc vcc

2
0 vcc vcc v3cc v3cc 2vcc
3
010 v2cc 0 v2cc v2cc vcc

2
0 v6cc vcc
3
v6cc
011 v2cc 0 0 v2cc 0 vcc

2
v3cc vcc
6
vcc
6
012 v2cc 0 vcc

2
- v2cc v2cc vcc v2cc 0 vcc
2
020 v2cc vcc

2
v2cc vcc vcc 0 v3cc 2vcc
3
v3cc
021 v2cc vcc

2
0 vcc vcc
2
vcc
2
v2cc vcc
2
0
022 v2cc vcc

2
vcc
2
vcc 0 vcc 2v3 cc vcc
3
vcc
3
100 0 v2cc v2cc vcc

2
0 v2cc vcc
3
v6cc v6cc
101 0 v2cc 0 vcc

2
v2cc 0 vcc
6
v3cc vcc
6
102 0 v2cc vcc

2
vcc
2
vcc vcc
2
0 v2cc vcc
2
110 0 0 v2cc 0 vcc

2
v2cc vcc
6
vcc
6
v3cc
111 0 0 0 0 0 0 0 0 0
vcc
112 0 0 2
0 v2cc vcc
2
v6cc v6cc vcc
3
120 0 vcc
v2cc v2cc vcc v2cc 0 vcc
v2cc
2 2
121 0 vcc 0 v2cc vcc 0 v6cc vcc

v6cc
2 2 3
122 0 vcc vcc

v2cc 0 vcc
v3cc vcc vcc
2 2 2 6 6
vcc
200 2
v2cc v2cc vcc 0 vcc 2vcc
3
v3cc v3cc
vcc
202 2
v2cc vcc vcc 0 vcc
3
2v3 cc vcc
3
0
210 vcc
0 v2cc vcc
v2cc vcc vcc 0 v2cc
2 2 2
vcc vcc
211 2
0 0 2
0 v2cc vcc
3
v6cc v6cc
vcc vcc vcc

212 2
0 2 2
v2cc 0 vcc
6
v3cc vcc
6
vcc vcc
220 2 2
v2cc 0 vcc vcc vcc
3
vcc
3
2v3 cc
vcc vcc vcc

221 2 2
0 0 2
v2cc vcc
6
vcc
6
2v3 cc
vcc vcc vcc

222 2 2 2
0 0 0 0 0 0
As tenses de polo para o retificador de dois-nveis so expressas por meio da

Equao (3.1), sendo:
Tabela 3.4 Possveis valores para Ey no retificador de dois-nveis.
S1y S2y Ey
Ligado Desligado 2
Desligado Ligado 0
A estrutura para o retificador de trs-nveis observada na Figura 3.9. Essa

topologia tem quatro chaves e seis diodos em cada brao, e consequentemente doze chaves
e dezoito diodos no retificador.
Figura 3.9 Estrutura de um retificador de trs-nveis.
As tenses de polo para o retificador de trs-nveis so expressas por meio da

Equao (3.1), sendo:
Tabela 3.5 Possveis valores para Ey no retificador de trs-nveis.
S1y S2y S1y S2y Ey

Ligado Ligado Desligado Desligado 2
Desligado Ligado Ligado Desligado 1
Desligado Desligado Ligado Ligado 0
3.4.1 Equacionamento Matemtico do Retificador de Trs-Nveis

Considerando o modelo do conversor, observado na Figura 3.10, pode-se descrever
as seguintes equaes:
d
ea + (La + Ra ) isa + Va10 Vno = 0 (3.14)
dt
Figura 3.10 Circuito Equivalente para o Retificador NPC de trs-nveis. (BARROS, 2011)
d
eb + (Lb + Rb ) isb + Vb10 Vno = 0 (3.15)
dt
d
ec + (Lc + Rc ) isc + Vc10 Vno = 0 (3.16)
dt
em que,
ek e isk - Tenses e correntes de entrada trifsicas, com k = a, b e c;
Lk - Indutncias de entrada;
Rk - Resistncia de entrada;
Vk10 - Tenses de polo do retificador;
Vno - Diferena de potencial entre o neutro da rede e ponto central do barramento
CC.
Assumindo que as tenses e correntes de entrada so simtricas e equilibradas, e
que todos os valores de resistncias e indutncias so iguais, ou seja, (R=Ra =Rb =Rc ;
L=La =Lb =Lc ), soma-se as Equaes (3.14 - 3.16), obtendo:
Va10 + Vb10 + Vc10

Vno = (3.17)
3
Substituindo a Equao (3.17) nas Equaes (3.14 - 3.16), tem-se:
d 2 Va10 Vb10 Vc10

ea La isa Ra isa + + =0 (3.18)
dt 3 3 3
d 2 Vb10 Vb10 Vc10

eb Lb isb Rb isb + + =0 (3.19)
dt 3 3 3
d 2 Vc10 Va10 Vb10

ec Lc isc Rc isc + + =0 (3.20)
dt 3 3 3
Em forma matricial, tem-se:

disa (t)
ea isa dt
2 1 1 Va10

disb (t)
1
eb =R isb +L + 1 2 1 V

dt b10

disc (t)
3
ec isc dt
1 1 2 Vc10
3.5 Concluses
Neste captulo foi mostrado o princpio de funcionamento dos conversores de dois
e trs-nveis NPC. Foram apresentadas as vantagens, como tambm, as desvantagens da
utilizao destas estruturas.
Foram desenvolvidas algumas equaes para esses conversores, envolvendo as con-
figuraes dos estados das chaves, e seus respectivos valores de tenso de polo.
Por fim, foi descrito o modelo matemtico para o retificador de trs-nveis.
32
4 Estudo da Estratgia de Modulao nos

Conversores
Este captulo trata do estudo da modulao utilizada para esse trabalho. Tem-se
como fatores a serem considerados ao utilizar tal modulao os seguintes aspectos:
Menor frequncia de chaveamento, de forma com que o conversor possa trabalhar

adequadamente. Esse fator permite a minimizao das perdas por chaveamento do
conversor;
Equilbrio das tenses no barramento CC, possibilitando que as tenses sobre as

chaves do conversor assumam um valor mximo igual a metade da tenso total do
barramento. Esse fator permite a minimizao do contedo harmnico, assim como
das perdas por chaveamento;
Contedo harmnico nas tenses e correntes;
Possibilidade do funcionamento do conversor trabalhando com cargas desbalancea-

das;
4.1 PWM Escalar com Adio de Sequncia Zero

Como j descrito, a partir da utilizao da modulao PWM, os sinais de comando
das chaves do conversor so obtidos por meio da comparao entre as tenses de referncia
com uma ou mais portadoras.
Um dos grandes problemas da modulao PWM est no mximo valor permitido
para o ndice de modulao (Mamx 1, 0), onde, a partir desse valor o PWM sai da
regio denominada linear, entrando na regio conhecida como sobremodulao. Dessa
forma, para valores de ndice de modulao maiores que o mximo permitido, a onda
moduladora passa a envolver completamente a onda portadora, fazendo com que a tenso
resultante possua uma forma quadrada. Afim de se melhorar esse inconveniente, pode-se
adicionar a sequncia zero aos sinais moduladores. (GUEDES, 2015)
A aplicao dos sinais de sequncia zero ao PWM se d somente nos casos em
que o neutro do lado CA no est conectado ao ponto central do barramento CC. Desta
forma, o acrscimo da sequncia zero no produz distores nas tenses de fase van , vbn e
vcn .
Baseado no circuito observado na Figura 4.1 , pode-se definir as tenses de polo
da seguinte maneira:
Captulo 4. Estudo da Estratgia de Modulao nos Conversores 33
Figura 4.1 Modelo dos conversores de trs braos. (BARROS, 2015)

vl1k0 = vlk + vn0 (4.1)
em que,
k = 1, 2 e 3;

vl1k0 = Tenses de polos;

vlk = Tenses de referncias;

vn0 = Tenso de modo comum.
possvel definir um grau de liberdade para a Equao (4.1). Essa liberdade

dada por meio do termo vn0 , definido da seguinte maneira:
1
vn0 = vc ( ) vmax
1
+ ( 1)vmin (4.2)
2
em que,
- Fator de distribuio;
vc - Tenso total do Barramento CC;

vmax e - vmin - Mximo e Mnimo de , respectivamente. Para = {vl1 , vl2 , vl3 }.
A presena da Equao (4.2) na Equao (4.1) faz com que seja injetado nos sinais
de referncias um componente de 3a ordem, observada na Figura 4.2.
A presena do componente de 3a ordem permite que seja criada uma nova onda
moduladora, possuindo um valor de pico inferior ao valor de pico da componente funda-
mental. Esse fato, permite que no ocorra uma sobreposio do sinal de referncia em
relao as portadoras triangulares.
1
Abordagem descrita em (JACOBINA et al., 2001)
Figura 4.2 Onda moduladora com injeo de terceiro harmnico. (GUEDES, 2015)
Para a Equao (4.2), define-se de maneira que seja possvel distribuir as equa-
es de polo de referncia no interior da regio linear do PWM. Este objetivo assegurado
considerando (0 1). A mudana dos valores de modifica o sinal de sequncia

zero vn0 de forma a alterar a relao de aplicao dos vetores utilizados no incio e fim de
cada perodo de modulao.
Neste trabalho ser utilizado = 0, 5, onde este permite que sejam aplicados valo-
res de tempos iguais dos vetores no incio e final do perodo de modulao. (Abordagem
descrita da Seo 4.2)
O algoritmo para o desenvolvimento do PWM pode ser executado da seguinte
maneira:

Determinar o valor de e calcular vn0 (4.2);

Determinar vl10 , vl20 , vl30 (4.1);

Comparar vl10 , vl20 , vl30 nos seguintes casos:
Para um brao de trs-nveis, comparar com duas portadoras triangulares de

alta frequncia;
Para um brao de dois-nveis, comparar com uma portadora triangular de alta
frequncia.
4.2 Desbalanceamento no Barramento CC

Esta seo trata dos problemas que ocorrem no conversor decorrentes dos desequi-
lbrios dos capacitores no barramento CC. O desequilbrio surge de acordo com os estados
das chaves, que fazem acontecer cargas e descargas nos capacitores.
Como j apresentado em sees anteriores, caso ocorra o desbalanceamento no

conversor, torna-se impossvel o funcionamento correto do mesmo.
Tomando como base a Seo 2.1.2, pode-se classificar, de acordo com o diagrama
observado na Figura 2.3 (b), os seguintes grupos de vetores:
Grupo Z: Zero Vector V0 ;
Grupo L: Large Vectors V7 , V9 , V11 , V13 , V15 , V17 ;
Grupo S: Small Vectors V1 , V2 , V3 , V4 , V5 , V6 ;
Grupo M: Middle Vectors V8 , V10 , V12 , V14 , V16 , V18 .
Nas configuraes do grupo Z e L no existe nenhuma interferncia no balan-

ceamento dos capacitores do barramento CC, uma vez que para essas configuraes no
se tem dependncia em relao ao carregamento ou descarregamento dos capacitores,
conforme observado na Figura 4.3.
Figura 4.3 Correntes no capacitores. a) Grupo Z. b) Grupo L. (ANDRADE, 2012)
J nos grupos S e M h uma dependncia. No grupo S existem dois estados

para cada vetor, sendo que em um estado a corrente da carga faz com que um dos
capacitores seja carregado, enquanto ocorre o descarregamento do outro capacitor. No
outro estado ocorre o processo complementar. Dessa maneira, fica evidente que caso sejam
aplicados tempos iguais para cada estado dos vetores desse grupo, ocorrer a compensao
do desequilbrio das tenses no barramento (Figura 4.4). No grupo M no possvel
aplicar o mesmo mtodo descrito para o grupo S, j que cada vetor formado apenas de
um estado do conversor. Com isso, a depender do vetor aplicado, um capacitor carregar
enquanto o outro descarregar, sem haver um estado complementar (Figura 4.5).
Nas Tabelas 4.1 e 4.2, so listados os vetores do grupo Small e Middle, com as
respectivas correntes que so injetadas no ponto central do barramento CC.
Nota-se que em qualquer tringulo utilizado para compor o vetor de referncia,
necessrio pelo menos dois vetores do grupo S ou um vetor do grupo S e um do grupo
Figura 4.4 Estados dos Vetores do Grupo S. a) Configurao (211). b) Configurao (100)
(ANDRADE, 2012)
Figura 4.5 Estados dos Vetores do Grupo M. a) Configurao (201). b) Configurao (210)
(ANDRADE, 2012)
Tabela 4.1 Corrente injetada no ponto central e seus respectivos vetores.
Vetor do grupo S Positivo iN P Vetor do grupo S Negativo iN P

100 ia 211 ia
211 ic 110 ic
010 ib 121 ib
122 ia 011 ia
001 ic 112 ic
212 ib 101 ib
Tabela 4.2 Corrente injetada no ponto central e seus respectivos vetores.
Vetor do grupo M iN P
210 ib
120 ia
021 ic
012 ib
102 ia
201 ic
M, sendo que estes vetores afetam o balanceamento do barramento CC. Desta maneira,
tem sido proposto na literatura estratgias capazes de resolver esse problema.
Para que fosse possvel realizar as simulaes dos modelos de retificadores utili-
zados, fez-se necessrio o controle da tenso do barramento CC. Na Figura 4.6 pode ser
observado o diagrama de controle utilizado.
Figura 4.6 Diagrama de controle. (BARROS, 2011)
Percebe-se por meio do diagrama observado que feita a leitura da tenso do

barramento CC, e esta comparada com o valor de referncia. Com o resultado dessa
comparao, utiliza-se um controlador Rc (Controlador PI), que permite o ajuste da
amplitude das correntes de referncia. Com essas correntes definidas, compara-se com as
correntes de entrada do conversor. Utiliza-se agora um novo controlador Rg (Controlador
PI modificado), permitindo definir as tenses de referncias de entrada vg .
4.3 Concluses
Neste captulo foi descrita a estratgia de modulao utilizada para realizaes
das simulaes. Esta estratgia contm a simplicidade de funcionamento da modulao
PWM escalar, porm, apresenta melhores resultados.
Foi feito um estudo do principal problema da estrutura estudada, que o desba-
lanceamento que surge nas tenses dos capacitores do barramento CC.
38
5 Aplicaes dos Conversores de Dois e Trs-

Nveis
Os conversores de dois-nveis utilizando semicondutores rpidos, como os IGBT 0 s

(Insulated Gate Bipolar Transistor) e os M OSF ET 0 s (Metal-Oxide-Semiconductor Field-
Effect Transistor) so, em sua maioria, utilizados para aplicaes de baixa tenso. Essa
limitao justificada pela reduzida capacidade de bloqueio dos dispositivos semicondu-
tores utilizados. Para aplicaes com maiores nveis de tenses, existe a possibilidade da
aplicao desses conversores utilizando dispositivos semicondutores mais lentos, como os
GT O0 s (Gate Turn-Off Thyristor), que possuem maior capacidade de bloqueio. Entre-
tanto, esses dispositivos lentos no conseguem comutar adequadamente em altas frequn-
cias, o que faz aumentar o contedo harmnico das variveis de interesse.
O Conversor Multinvel tem sido uma excelente opo para aplicaes de alta
potncia em mdia/alta tenso, graas aos altos nveis de potncia alcanados. Tambm
existe a possibilidade de aplicao em sistemas de baixa potncia, devido a capacidade de
sintetizao das formas de ondas com baixo contedo harmnico, mas nessas aplicaes
o custo do conversor acaba sendo uma desvantagem. Dentre algumas aplicaes dessas
estruturas, pode-se destacar:
5.1 Compensador Esttico de Reativos

Quando um conversor drena somente potncia reativa fundamental, as formas de
ondas da tenso de fase do conversor est 90 adiantada em relao a corrente de linha,
e existe a capacidade de controle da carga e descarga dos capacitores do barramento.
Este conversor dito SVC (Static Var Compensator) quando utilizado na compensao
de potncia reativa fundamental. (RECH, 2005)
Um conversor multinvel de tenso permite a conexo do compensador esttico
direto rede, sem necessitar de transformador para aumento da tenso de sada. Observa-
se na Figura 5.1 um esquema de um conversor multinvel conectado diretamente rede
para compensao de potncia reativa fundamental.
Baseado na Figura 5.1, tem-se:
vs = vc + j ic xlc (5.1)
Captulo 5. Aplicaes dos Conversores de Dois e Trs-Nveis 39
Figura 5.1 Diagrama esquemtico de um inversor multinvel conectado a um sistema de po-

tncia para compensao esttica de reativos. (RECH, 2005)
em que,
Vs = Vetor da tenso de alimentao;
Ic = Vetor da corrente de sada do conversor;
Xlc = Reatncia da indutncia Lc ;
Vc = Vetor da tenso de sada do conversor.
Representado a Equao (5.1) em formato fasorial, temos:
Figura 5.2 Diagrama fasorial ilustrando a relao entre as tenses de alimentao e de sada
do inversor multinvel. (a) Corrente em avano. (b) Corrente em atraso. (RECH,
2005)
Observa-se na Figura 5.2 que a tenso de sada do conversor est sempre em fase
com a tenso de entrada. Com isso, a potncia reativa controla pelo modulo da tenso
de sada. observado na Figura 5.2 (a) que a tenso de sada do conversor tem uma
amplitude maior que a tenso de entrada, fazendo com que se tenha uma corrente em
avano 90 . Na Figura 5.2 (b) observado que a tenso de sada do conversor tem uma
amplitude menor que a tenso de entrada, fazendo com que se tenha uma corrente em
atraso 90 .
5.2 Filtro Ativo de Potncia

Cargas no-lineares resultam em correntes de entrada com um alto contedo
harmnico e, dessa maneira, acaba comprometendo a qualidade da energia eltrica. Com
isso, tem-se desenvolvido filtros com o objetivo de mitigar esse contedo harmnico.
Como os sistemas de potncia possuem elevados nveis de tenses, os conversores
multinveis tm sido utilizados como filtros de potncia ativa. Dessa forma, consegue-se
a conexo do filtro direto ao sistema de potncia.
Como observado na Figura 5.3, o filtro pode ser conectado em paralelo ou srie
com o sistema.
Figura 5.3 Diagrama unifilar de um filtro de potncia ativa conectado em (1) paralelo e (2)
srie ao sistema de potncia. (RECH, 2005)
O filtro ativo paralelo, observado na Figura 5.3 (1), pode ser utilizado com o
objetivo de controle das componentes harmnicas e reativas da corrente na carga. Nessa
compensao, o filtro atua como uma fonte de corrente alternada, gerando uma corrente
que ao ser somada com a corrente na carga, faz com que se tenha uma corrente da fonte
com um menor contedo harmnico e em fase com a tenso. J o filtro em serie, observado
na figura 5.3 (2), pode gerar uma tenso de sada que somada a tenso de alimentao,
produz na carga uma tenso controlada.
Existe tambm a possibilidade de combinao das duas caractersticas, conforme

observado na Figura 5.4.
Figura 5.4 Diagrama unifilar de um sistema utilizando a combinao das duas caractersticas
dos filtros. (RECH, 2005)
Nesta topologia, o conversor srie pode ser utilizado com o objetivo do controle
da tenso na carga, processando assim potncia ativa e reativa. A potncia reativa ser
fornecida pelo barramento CC. O conversor paralelo, pode ser utilizado para o controle
do barramento, assim como o controle do contedo harmnico da corrente de entrada.
5.3 Sistemas Fotovoltaicos

Atualmente a escassez dos recursos hdricos tem tornado as fontes renovveis em
opes atrativas para o fornecimento da energia eltrica. Os sistemas fotovoltaicos (PV -
Photovoltaic systems) so um dos grandes recursos utilizado.
Na Figura 5.5 observado um diagrama simplificado de um sistema fotovoltaico.
Figura 5.5 Diagrama simplificado de um sistema fotovoltaico. (RECH, 2005)
O objetivo desse sistema fazer a converso da energia (normalmente de contnua

para alternada) e controlar o fluxo de potncia entre os mdulos e a carga/rede, alm
de manter o sistema operando no ponto de mxima potncia gerada. O sistema tambm
deve apresentar uma excelente eficincia, de forma a gerar a energia consumida pela carga
com o menor nmero de mdulos.
Dessa maneira, mesmo sendo um sistema que trabalha com baixas potncias, tem-
se trabalhado com conversores multinveis para realizar as funes apresentadas e maxi-
mizar a eficincia.
5.4 Transmisso HVDC (High-Voltage Direct Current )

O avano da transmisso em corrente contnua ocorreu com a implementao do
primeiro sistema Back to Back em rio Eel entre Quebec e New Brunswick em 1972, no
Canad. Esse sistema foi marcado pela introduo das vlvulas a tiristores em sistemas
HVDC, substituindo as vlvulas de mercrio.
Com as novas tecnologias de semicondutores, a transmisso HVDC est se tor-
nando cada vez mais eficiente. Os elementos chaveados anteriormente compostos de ti-
ristores so agora substitudos por tecnologias novas, como os IGBTs. Esses elementos
podem operar com frequncias de comutaes elevadas, necessitam de baixa potncia para
o controle e suportam nveis maiores de tenso.
Na Figura 5.6 pode ser observado um esquema de transmisso HVDC.
Figura 5.6 Sistema de transmisso HVDC. (BARONI, 2012)
Esse sistema composto de uma estao retificadora e uma estao inversora.

Nota-se que a linha de transmisso entre o retificador e o inversor composta de apenas
dois condutores, com polaridades (+) e (-). A principal vantagem do uso desse sistema
econmica, uma vez que as linhas de transmisso s possuem dois condutores, e por isso
ocupam espaos menores, fazendo com que os custos de desapropriao de terreno, torre
e cabos, sejam reduzidos.
5.5 Acionamento de Motores de Induo

Um esquema simplificado de acionamento de motores de induo observado na
Figura 5.7. Este sistema utiliza um retificador para converter a tenso alternada para
contnua (CA-CC) e um inversor que converte de contnua para alternada (CC-CA) com
frequncias e amplitude variveis, de forma a controlar a velocidade da mquina. Desse

modo, os sistemas utilizados no acionamento de motores so normalmente chamados de
ASD (Adjustable-Speed Drive) .
Figura 5.7 Acionamento de um motor de induo por meio de um ASD. (RECH, 2005)
Nos conversores convencionais existem diversos problemas no acionamento dessas

mquinas em mdia/alta tenso como, por exemplo, as correntes de entrada com alto con-
tedo harmnico e elevadas taxas de variaes da tenso de alguns ASD0 s, que produzem
uma tenso de modo comum para o motor, o que pode provocar a ruptura do isolamento
dos enrolamentos (TOLBERT; PENG; HABETLER, 1999).
Os conversores multinveis tm sido utilizados no acionamento dessas mquinas
com o objetivo de minimizar todos esses problemas, visto que, como j descrito, os semi-
condutores so submetidos a menores tenses de bloqueio e, consequentemente, a variao
menores de tenses, alm de possurem um contedo harmnico reduzido.
5.6 Concluses
Neste captulo foram apresentadas algumas aplicaes para as topologias de con-
versores estudadas. Verificou-se uma menor gama de aplicaes para a topologia de
dois-nveis, resultado das limitaes dos dispositivos semicondutores.
44
6 Anlises Comparativas
Sero apresentados os resultados obtidos para o retificador de dois e trs-nveis.

As avaliaes feitas consistiro na determinao dos nveis de distoro harmnica, perdas
por conduo e chaveamento, e por fim uma anlise de custos. Para as simulaes foram
utilizados os dados listados na Tabela 6.1.
Tabela 6.1 Dados Gerais para simulaes.
Dados
Retificador de dois e trs-nveis
Carga: 2 resistncias de 50 Ohms cada
Tenso total do barramento CC: 600 V
Frequncia de comutao: fs = 10 kHz
Nas Figuras 6.1 - 6.7 possvel observar os resultados das correntes de entrada,
tenso de linha, tenso de fase, tenso do barramento CC e tenses individuais em cada
capacitor para o retificador de trs-nveis. Tambm mostrado um grfico que relaciona
tenso e corrente de entrada em uma das fases, possibilitando verificar o fator de potncia
unitrio do retificador de trs-nveis.
Observa-se na Figura 6.1 que o transitrio para o retificador de trs-nveis de 1.4
s. Esse tempo obtido por meio da tcnica de modulao aplicada nesse trabalho, alm
da utilizao das constantes utilizadas no controle da tenso do barramento CC.
600.5
E (V)
E (V)
600
599.5
0.9 1 1.1 1.2 1.3 1.4 1.5 1.6
t(s)
Figura 6.1 Perodo transitrio do retificador de trs-nveis.
Como observado nas Figuras 6.3 e 6.4, as Equaes (3.12 e 3.13) so comprovadas,
onde so obtidos 5 nveis para a tenso de linha e 9 nveis para a tenso de fase.
Captulo 6. Anlises Comparativas 45
10
Ia (A), Ib (A), Ic (A)

Ia (A)
5 Ib (A)
Ic (A)
0
10
1.4 1.41 1.42 1.43 1.44 1.45
t(s)
Figura 6.2 Correntes de entrada (Ia , Ib e Ic ) para o retificador de trs-nveis.
Figura 6.3 Tenso de linha (Vab ) para o retificador de trs-nveis.
Figura 6.4 Tenso de fase (Van ) para o retificador de trs-nveis.
Observa-se na Figura 6.5 que a amplitude de corrente da fase a amplificada. Este

fato permite uma melhor visualizao das formas de onda.
Va (V), 20 Ia (A) Va (V)

200 20 Ia (A)
200
1.4 1.41 1.42 1.43 1.44 1.45

t(s)
Figura 6.5 Tenso e corrente de entrada para uma das fases do retificador de trs-nveis.
Na figura 6.6 pode ser visto o equilbrio das tenses dos capacitores do Barramento
CC, onde ambos se complementam de forma a proporcionar na sada do conversor o valor
de referncia.
300.5
Vc1 (V)
Vc1 (V), Vc2 (V)
Vc2 (V)
300
299.5
1.4 1.41 1.42 1.43 1.44 1.45
t(s)
Figura 6.6 Tenses individuais para os capacitores do barramento CC no conversor de trs-
nveis.
600.5
E (V)
E (V)
600
599.5
1.4 1.41 1.42 1.43 1.44 1.45
t(s)
Figura 6.7 Tenso total no barramento CC para o retificador de trs-nveis.
As mesmas anlises feitas para o retificador de trs-nveis foram aplicadas ao retifi-

cador de dois-nveis. Foi observado que o regime permanente para este retificador ocorreu
no mesmo tempo que o anterior.
Nas figuras 6.8 - 6.13 podem ser vistos os resultados obtidos para o retificador
trifsico de dois-nveis.
10
Ia (A), Ib (A), Ic (A)
Ia (A)
5 Ib (A)
Ic (A)
0
10
1.4 1.41 1.42 1.43 1.44 1.45
t(s)
Figura 6.8 Correntes de entrada (Ia , Ib e Ic ) para o retificador de dois-nveis.
Assim como no caso do retificador de trs-nveis, possvel observar nas Figuras 6.9
e 6.10 que os resultados obtidos para o retificador de dois-nveis comprovam as Equaes
(3.12 - 3.13), onde so obtidos 3 nveis para a tenso de linha e 5 nveis para a tenso de
fase.
Figura 6.9 Tenso de linha (Vab ) para o retificador de dois-nveis.
Como pode ser visto na Figura 6.12, diferente do retificador de trs-nveis, as ten-
ses individuais no barramento CC para o retificador de dois-nveis no se complementam,
uma vez que no existe a possibilidade de injees das correntes individuais nos capacito-
res. Para suprir essa deficincia, percebe-se que as tenses para cada capacitor assumem
erros muito pequenos, comparados aos valores de referncia.
Figura 6.10 Tenso de fase (Van ) para o retificador de dois-nveis.

Va (V), 20 Ia (A)
Va (V)
200 20 Ia (A)
200
1.4 1.41 1.42 1.43 1.44 1.45

t(s)
Figura 6.11 Tenso e corrente de entrada para uma das fases do retificador de trs-nveis.
300.1
Vc1 (V)
Vc1 (V), Vc2 (V)
300.05 Vc2 (V)
300
299.95
299.9
1.4 1.405 1.41 1.415 1.42 1.425 1.43 1.435 1.44 1.445 1.45
t(s)
Figura 6.12 Tenses individuais para os capacitores do barramento CC no conversor de dois-
nveis.
600.2
E (V)
600.1
E (V)
600
599.9
599.8
1.4 1.41 1.42 1.43 1.44 1.45
t(s)
Figura 6.13 Tenso total no barramento CC para o retificador de dois-nveis.
6.1 Nveis de THD

Foram considerados os nveis de THD das correntes de entrada das trs fases do
conversor. Esses valores so listados na Tabela 6.2.
Como indicado na Tabela 6.2, os valores de THD para os conversores de trs-nveis
so inferiores aos gerados nas topologias de dois-nveis. Esse resultado obtido devido as
tenses observadas nas Figuras 6.3 e 6.9, uma vez que quanto mais nveis possui a tenso
de linha, mais prxima de uma senoide pura ela ser.
Tabela 6.2 Anlise de THD das correntes.
Conversor Ia (%) Ib (%) Ic (%)
Retificador de Trs-Nveis 1,4023 1,4012 1,4223
Retificador de Dois-Nveis 3,2773 3,2510 3,2583
6.2 Perdas
Nesta seo sero feitas as anlises relacionadas as perdas para os conversores.
Na Tabela 6.3 so listados os valores para as perdas por conduo (Pcd ), perdas por
chaveamento (Pch ) e perdas totais (Pt ).
A frequncia de chaveamento foi a mesma definida em todas as simulaes (10
kHz), assim como a carga (3600 W).
Como pode ser observado na Tabela 6.3, o retificador de dois-nveis apresenta
perdas por chaveamento maiores que o retificador de trs-nveis. Isso ocorre porque em
um brao do retificador de dois-nveis, a tenso mxima de bloqueio aplicada em cima de
cada chave corresponde a tenso total do barramento CC, enquanto que em um retificador
de trs-nveis, essa tenso corresponde metade da tenso do barramento. Com relao
as perdas por conduo, percebido que os conversores de trs-nveis apresentam maiores

perdas (aproximadamente 2 vezes), j que possuem o dobro de chaves em comparao aos
conversores de dois-nveis. O retificador de trs-nveis apresentou melhores resultados em
relao as perdas totais.
Tabela 6.3 Perdas dos Conversores.
Conversor Pcd (W) Pch (W) Pt (W)
Retificador de Trs-Nveis 39,945831 46,745885 86,691716
Retificador de Dois-Nveis 19,070746 99,704876 118,775622
6.3 Custos
Foi feita uma anlise de custos considerando os elementos que proporcionam a
diferena nas topologias, ou seja, quantidade de transistores e diodos de grampeamento.
Foram avaliados os custos em duas empresas: POWEREX e SEMIKRON. Os
elementos avaliados na POWEREX so idnticos aos utilizados no projeto. A SEMIKRON
apresentou elementos especficos para cada topologia.
POWEREX:
CM1000HA-24H: Mdulo composto por dois transistores IGBT 0 s, ambos com

diodos em antiparalelo. Suporta tenses de at 1200 V (Vce ), e atua com
correntes de at 1000 A (tanto no coletor quando no diodo em antiparalelo),
suportando picos de at 2000 A.
CS240650: Mdulo com um nico diodo com recuperao rpida. Designado
para aplicaes que requerem um chaveamento rpido. Suporta tenses de at
1200 V e correntes de at 50 A.
SEMIKRON
SKiM301MLI12E4: Mdulo integrado composto de um brao do conversor de

Trs-Nveis. Suporta tenses de at 1200 V (Vce ), e atua com correntes de at
300 A (Ic ).
SKM200GB12E4: Mdulo integrado composto de um brao do conversor de
Dois-Nveis. Suporta tenses de at 1200 (Vce ), e atua com correntes de at
200 A (Ic ).
Como observado nas Tabelas 6.4 e 6.5, o segundo fabricante apresentou mais van-
tagens com relao ao custo de fabricao. Porm, em ambos os casos o retificador de
Tabela 6.4 Custos Aproximados para os conversores, considerando a POWEREX como fabri-
cante. Cotao: 23/09/2016.
Powerex Preo Powerex Preo Preo Preo

Topologia
CM1000HA-24H Unitrio ($) CS240650 Unitrio ($) Total ($) Total (R$)
Dois-Nveis 3 325,00 0 28,01 975,00 3.143,01
Trs-Nveis 6 325,00 6 28,01 1.950,00 6.286,02
Tabela 6.5 Custos Aproximados para os conversores, considerando a SEMIKRON como fabri-
cante. Cotao: 23/09/2016.
Preo Preo Preo

Topologia SKiM 301M LI12E41 SKM 200GB12E 2
Unitrio (EUR) Total (EUR) Total (R$)
2
Dois-Nveis 0 3 106, 76 320,28 1.161,24
1
Trs-Nveis 3 0 290, 74 872,22 3.162,41
dois-nveis se sobressaiu em relao ao retificador de trs-nveis, uma vez que apresenta

menos componente em sua topologia.
6.4 Concluses
Neste captulo foram feitas anlises, por meio de simulaes, entre o retificador
de dois e trs-nveis NPC. Tambm foi apresentada uma anlise de custo para as duas
topologias.
Percebeu-se que o retificador de trs-nveis apresentou melhores resultados na mai-
oria das anlises feitas, essa caracterstica se deve pela possibilidade de maiores nveis nas
tenses de sada.
O retificador de dois-nveis se apresentou com mais vantagens nas aplicaes que
envolvem menores nveis de tenso, uma vez que seu custo de fabricao inferior ao
retificador de dois-nveis.
52
7 Consideraes Finais e Trabalhos Futuros
7.1 Consideraes Finais

Este trabalho abordou um estudo comparativo entre retificadores de dois-nveis e
trs-nveis com diodos de grampeamento.
Foram realizadas comparaes, por meio de simulaes, entre ambas as topologias,
utilizando a estratgia de modulao Pulse Width Modulation (PWM ). As simulaes dos
retificadores utilizam uma tenso total do barramento de 600 V e um chaveamento fixo
de 10 000 Hz.
Para o correto funcionamento das simulaes foi observado a necessidade do con-
trole do barramento CC, visto que, o desequilbrio entre os capacitores do barramento
acarretaria em elevados nveis de tenses nas chaves, ocasionando altos nveis de distor-
o harmnica. O controle foi feito utilizando um controlador em malha fechada.
Foi verificado que o nvel de tenso do barramento CC em ambos os conversores
foi bastante similar, tendo uma variao insignificante em relao ao valor de referncia.
Neste sentido, notou-se que no caso do retificador de trs-nveis existe uma complemen-
tao de tenso entre os capacitores do barramento, fato permitido pela possibilidade de
injeo de nveis de corrente individuais nos capacitores.
Em relao aos nveis de distoro harmnica das correntes de entrada, foi ob-
servado que o retificador de trs-nveis teve um melhor rendimento em relao ao de
dois-nveis, fato decorrente da possibilidade do acrscimo de mais nveis das tenses de
polos, alm da reduo da tenso de bloqueio nas chaves.
Ambos os conversores apresentaram um excelente fator de potncia de entrada,
prximo a 1,0. Isto foi resultado do controlador do barramento, permitindo o ajuste no
defasamento das correntes em relao as tenses trifsicas.
Nas anlises de perdas, observou-se que o retificador de dois-nveis apresentou um
melhor rendimento em relao as perdas por conduo, uma vez que apresenta menor
quantidade de elementos. J na anlise de perdas por chaveamento, o retificador de
trs-nveis apresentou melhores resultados, fato permitido pela diminuio da metade da
tenso de bloqueio em cima das chaves. Em relao as perdas totais dos conversores
(Pt = Pcd + Pch ), o retificador de trs-nveis apresentou melhores resultados.
Decorrente das limitaes nos semicondutores de potncia, observa-se que os con-
versores multinveis apresentam uma maior gama de aplicaes. Essa caracterstica
alcanada pela diminuio significante dos nveis de tenso aplicadas nos semicondutores.
Captulo 7. Consideraes Finais e Trabalhos Futuros 53
Infelizmente os custos ainda so significativos na confeco dessas topologias.

Nesse aspecto os conversores de dois-nveis apresentam melhores resultados, tendo uma
reduo aproximada da metade no custo total, comparados aos de trs-nveis. Entretanto,
apesar de possurem menores custos, os conversores de dois-nveis possuem uma menor
gama de aplicaes.
7.2 Trabalhos Futuros

Como sugestes de trabalhos futuros, so propostos os seguintes estudos:
Implementao e comparao das topologias de dois e trs-nveis NPC ;
Utilizao de diferentes modulaes para o estudo comparativo do conversor NPC ;
Estudo comparativo com a topologia Back-to-Back de dois e trs-nveis NPC ;

54
Referncias
AKAGI, H. New trends in active filters for power conditioning. IEEE Transactions on
Industry Applications, v. 32, n. 6, p. 13121322, Nov 1996. ISSN 0093-9994.
ANDRADE, A. S. Tcnicas de Modulao para Dois Tipos de Inversores de Trs Nveis:

Balanceamento no Ponto Neutro, Clculo de Perdas e Reduo no Nmero de Compo-
nentes. Dissertao (Mestrado) Universidade Federal de Campina Grande, 2012.
BARONI, B. R. Aplicao do conversor multinvel modular em transmisso hvdc com

eliminao seletiva de harmnicos. UFMG, 2012.
BARROS, L. de M. Estudo das Estratgias de Modulao para Conversores Trs Nveis

do tipo NPC. Dissertao (Mestrado) Universidade Federal de Campina Grande, 2011.
BARROS, L. de M. Conversores Estticos Utilizando Estruturas de Dois e Trs-Nveis.

Tese (Doutorado) Universidade Federal de Campina Grande, 2015.
BHAGWAT, P. M.; STEFANOVIC, V. R. Generalized structure of a multilevel pwm

inverter. IEEE Transactions on Industry Applications, IA-19, n. 6, p. 10571069, Nov
1983. ISSN 0093-9994.
BRUCKNER, T.; BERNET, S.; GULDNER, H. The active npc converter and its loss-
balancing control. IEEE Transactions on Industrial Electronics, p. 855868, June 2005.
ISSN 0278-0046.
CARRARA, G. et al. Optimal pwm for the control of multilevel voltage source inverter.
In: Power Electronics and Applications, 1993., Fifth European Conference on. [S.l.: s.n.],
1993. p. 255259 vol.4.
CAVALCANTI, M. C. et al. A feasible loss model for igbt in soft-switching inverters. In:
Power Electronics Specialist Conference, 2003. PESC 03. 2003 IEEE 34th Annual. [S.l.:
s.n.], 2003. v. 4, p. 18451850 vol.4. ISSN 0275-9306.
CHEN, W.; ZOU, Y.; XU, L. Direct power control for neutral-point-clamped three-level
pwm rectifier. In: Industrial Technology, 2008. ICIT 2008. IEEE International Conference
on. [S.l.: s.n.], 2008. p. 16.
CHOI, N. S.; CHO, J. G.; CHO, G. H. A general circuit topology of multilevel inverter. In:
Power Electronics Specialists Conference, 1991. PESC 91 Record., 22nd Annual IEEE.
[S.l.: s.n.], 1991. p. 96103.
DELAVARI, A.; KAMWA, I.; ZABIHINEJAD, A. A comparative study of different mul-

tilevel converter topologies for high power photovoltaic applications. In: 2016 7th Power
Electronics and Drive Systems Technologies Conference (PEDSTC). [S.l.: s.n.], 2016. p.
415420.
DIAS, J. A. A. et al. Application of single-phase to three-phase converter motor drive

systems with igbt dual module losses reduction. In: Power Electronics Conference, 2009.
COBEP 09. Brazilian. [S.l.: s.n.], 2009. p. 11551162. ISSN 2175-8603.
Referncias 55
GIARETTA, A. R. Anlise de Proposta de Estratgias de Controle para Algumas Topo-

logias de Multiconversores Monofsicos. Dissertao (Mestrado) Escola Politcnica da
Universidade de So Paulo, 2009.
GUEDES, S. D. Projeto de Inversor Trifsico Aplicado ao Acionamento de Motor de

Induo. [S.l.], 2015.
HEERDT, J. A. Carga Eletrnica Ativa Trifsica. Tese (Doutorado) Universidade

Federal de Santa Catarina, 2013.
HU, H.; YAO, W.; LU, Z. Design and implementation of three-level space vector pwm ip
core for fpgas. IEEE Transactions on Power Electronics, v. 22, n. 6, p. 22342244, Nov
2007. ISSN 0885-8993.
JACOBINA, C. B. et al. Digital scalar pulse-width modulation: A simple approach to

introduce nonsinusoidal modulating waveforms. IEEE Transactions on Power Electronics,
IEEE, v. 16, n. 3, p. 351359, 2001.
KOHLMEIER, H.; NIERMEYER, O.; SCHRODER, D. F. Highly dynamic four-quadrant

ac motor drive with improved power factor and on-line optimized pulse pattern with
promc. IEEE Transactions on Industry Applications, IA-23, n. 6, p. 10011009, Nov 1987.
ISSN 0093-9994.
KRUG, H. P.; KUME, T.; SWAMY, M. Neutral-point clamped three-level general purpose
inverter - features, benefits and applications. In: Power Electronics Specialists Conference,
2004. PESC 04. 2004 IEEE 35th Annual. [S.l.: s.n.], 2004. v. 1, p. 323328 Vol.1. ISSN
0275-9306.
LI, N. et al. A novel direct power control strategy of three-level npc rectifier without
abnormal instantaneous reactive power fluctuation. In: 2015 9th International Conference
on Power Electronics and ECCE Asia (ICPE-ECCE Asia). [S.l.: s.n.], 2015. p. 27642769.
ISSN 2150-6078.
LI, Y.; SHI, L.; LI, Y. A novel control strategy of rectifier for npc back-to-back converter
in hil system. In: Electrical Machines and Systems (ICEMS), 2012 15th International
Conference on. [S.l.: s.n.], 2012. p. 14.
MENNDEZ, S. A. Aportacin al Control del Convertidor CC/CA de Tres Niveles. Tese

(Doutorado) Universitat Politcnica de Catalunya, 2004.
MEYNARD, T.; FOCH, H. Multi-level Conversion: High Voltage Choppers and Voltage-
Source Inverters. Power Electronics Specialists Conference, 1992. PESC92 Record., 23rd
Annual IEEE, 1992. 397403 p.
NABAE, A.; TAKAHASHI, I.; AKAGI, H. A new neutral-point-clamped pwm inverter.

IEEE, 1981.
PEREIRA, I. F. B. de F. Projectar, Simular e Implementar um Inversor Multinvel.

Dissertao (Mestrado) Faculdade de Engenharia da Universidade do Porto, 2008.
PORTILLO, R. C. et al. Modeling strategy for back-to-back three-level converters applied

to high-power wind turbines. IEEE Transactions on Industrial Electronics, v. 53, n. 5, p.
14831491, Oct 2006. ISSN 0278-0046.
Referncias 56
RECH, C. Anlise, Projeto e Desenvolvimento de Sistemas Multinveis Hbridos. Tese

(Doutorado) Universidade Federal de Santa Maria, 2005.
RODRIGUEZ, J. et al. Multilevel converters: An enabling technology for high-power

applications. Proceedings of the IEEE, v. 97, n. 11, p. 17861817, Nov 2009. ISSN 0018-
9219.
RODRIGUEZ, J. et al. Multilevel converters: An enabling technology for high-power

applications. Proceedings of the IEEE, v. 97, n. 11, p. 17861817, Nov 2009. ISSN 0018-
9219.
RODRIGUEZ, J.; LAI, J.-S.; PENG, F. Z. Multilevel inverters: A survey of topologies,

controls, and applications. IEEE, 2002.
RODRIGUEZ, J. R. et al. Pwm regenerative rectifiers: state of the art. IEEE Transactions
on Industrial Electronics, v. 52, n. 1, p. 522, Feb 2005. ISSN 0278-0046.
SAHA, A.; SOZER, Y. Diode-clamped multilevel converter topology for battery cells
charging applications. In: Energytech, 2013 IEEE. [S.l.: s.n.], 2013. p. 16.
SANTOS, C. A. dos. Anlise e Projeto de um Conversor NPC para Interligao de Sitemas

de Converso de Energia Rede Eltrical. Dissertao (Mestrado) Universidade Federal
do Cear, 2008.
SCHWINGAL, N.; BERNET, S. Power semiconductor loss comparison of low-voltage,

high-power two-level and three-level voltage source converters. In: PCIM Europe 2015;
International Exhibition and Conference for Power Electronics, Intelligent Motion, Re-
newable Energy and Energy Management; Proceedings of. [S.l.: s.n.], 2015. p. 19.
TOLBERT, L. M.; PENG, F. Z.; HABETLER, T. G. Multilevel converters for large

electric drives. IEEE Transactions on Industry Applications, IEEE, v. 35, n. 1, p. 3644,
1999.
UMBRA, F. et al. Voltages balance control in three phase three-level npc rectifiers. In:
2010 IEEE International Symposium on Industrial Electronics. [S.l.: s.n.], 2010. p. 3018
3023. ISSN 2163-5137.
WALCZYNA, A. M.; HILL, R. J. Space vector pwm strategy for 3-level inverters with
direct self-control. In: Power Electronics and Applications, 1993., Fifth European Confe-
rence on. [S.l.: s.n.], 1993. p. 152157 vol.4.
YINGCHAO, Z. et al. A novel control scheme for three-level npc back-to-back converter.
In: 2008 IEEE Vehicle Power and Propulsion Conference. [S.l.: s.n.], 2008. p. 15. ISSN
1938-8756.

TCC2 Diego Oliveira Cardoso TEXTO FINAL

Загружено:

Сведения о документе

Авторское право

Доступные форматы

Поделиться этим документом

Поделиться или встроить документ

Параметры публикации

Этот документ был вам полезен?

Это неприемлемый материал?

Авторское право:

Доступные форматы

TCC2 Diego Oliveira Cardoso TEXTO FINAL

Загружено:

Авторское право:

Доступные форматы

Universidade Federal de Sergipe UFS

Centro de Cincias Exatas e Tecnologia CCET

Anlises Comparativas Atravs de Simulaes entre

Diego Oliveira Cardoso

Anlises Comparativas Atravs de Simulaes entre

Trabalho de Concluso de Curso de Gradua-

Universidade Federal de Sergipe UFS

Orientador: Prof. D.Sc. Luciano de Macedo Barros

minha amada av,

Agradeo em primeiro lugar a Deus, que tem me escutado em todos os momentos.

Anlises Comparativas Atravs de Simulaes entre Retificadores de Dois e Trs-Nveis

Diego Oliveira Cardoso

Trabalho de Concluso de Curso de Graduao apresentado ao Departamento de En-

Prof. Guilherme Piazentini Colnago, D.Sc

Prof. Gustavo Prez Alvarez, D.Sc

Prof. Levi Pedro Barbosa de Oliveira, D.Sc

Prof. Luciano de Macedo Barros, D.Sc

Anlises Comparativas Atravs de Simulaes entre Retificadores de Dois e Trs-Nveis

Diego Oliveira Cardoso

Este Trabalho de Concluso de Curso descreve um estudo comparativo, por meio de

Diego Oliveira Cardoso

This work presents a comparative study by simulations between three-phases rectifiers

Figura 1.1 Conversor diode-clamped de trs-nveis. . . . . . . . . . . . . . . . . . . 3

Figura 5.1 Diagrama esquemtico de um inversor multinvel conectado a um sis-

Lista de abreviaturas e siglas

ANPC Active Neutral Point Clamped

ASD Adjustable-Speed Drive

GTO Gate Turn-Off Tryristor

HVDC High Voltage Direct Current

IEC International Electrotechnical Commission

IEEE Institute of Electrical and Electronics Engineers

IGBT Insulate Gate Bipolar Transistor

MLSVPWM Minimum Loss Space Vector Pulse Width Modulation

MOSFET Metal-Oxide-Semiconductor Field-Effect Transistor

NPC Neutral Point Clamped

NPCm Neutral Point Clamped modificado

NTV Nearest Three Vectors

PWM Pulse-width Modulation

SPWM Sinusoidal Pulse width modulation

SVC Static Var Compensator

SVM Space Vector Modulation

SVPWM Space Vector Pulse-width Modulation

THD Total Harmonic Distortion

TNPC T-type Neutral Point Clamped

VSI Voltage Source Inverter

3 CONVERSORES DE DOIS E TRS-NVEIS . . . . . . . . . . . . . 19

4 ESTUDO DA ESTRATGIA DE MODULAO NOS CONVER-

5 APLICAES DOS CONVERSORES DE DOIS E TRS-NVEIS . 38

5.3 Sistemas Fotovoltaicos . . . . . . . . . . . . . . . . . . . . . . . . . . . 41

7 CONSIDERAES FINAIS E TRABALHOS FUTUROS . . . . . . 52

1.2 Objetivos Gerais

1.3 Objetivos Especficos

Definio do equacionamento do conversor;

Simular os conversores de dois e trs-nveis;

Levantar as principais vantagens para cada topologia apresentada;

O clculo do custo de cada topologia realizado considerando os valores para as

1.5 Reviso Bibliogrfica

Figura 1.1 Conversor diode-clamped de trs-nveis.

A estrutura apresentada por (NABAE; TAKAHASHI; AKAGI, 1981) foi generali-

Figura 1.2 Brao do conversor diode-clamped de cinco-nveis.

Na topologia da Figura 1.2, observa-se a existncia de quatro capacitores no bar-

Figura 1.3 Estados para um brao do conversor NPC de cinco-nveis.

Ativao das chaves va0

Considerando os acionamentos listados na Tabela 1.1, obtm-se o formato de onda