Hoja de Datos de Tarjeta FPGA NEXYS 4

19/7/2017 NEXYS 4 ARTIX-7 FPGA BOARD - Lgica Programable
Lgica
Programable Buscar en este sitio
Tarjetas de Desarrollo > FPGA >

Menu
HOME NEXYS 4 ARTIX-7 FPGA BOARD
Programas de Desarrollo
Herramientas de XILINX
Proyectos de VHDL
Teclado de computadora
Tarjetas de Desarrollo
CPLD
FPGA
ANVYL SPARTAN-6
FPGA DEVELEPMENT
BOARD
Atlys Spartan-6 FPGA
Development Board
Basys 3 Artix-7 FPGA
Board
Nexys 3 Spartan-6 FPGA
Board
NEXYS 4 ARTIX-7 FPGA
BOARD
Microcontroladores
VHDL
Lenguaje VHDL
Lenguaje VHDL - Sintaxis
Teclado de computadora
Mapa del sitio
1 - DESCRIPCIN
La NEXYS 4 es una tarjeta de desarrollo en la cual

se pueden realizar una gran variedad de diseo y
con la facilidad de poder probarlos con sus
muchos dispositivos ya instalados.
Una de las principales caracteristicas de la tarjeta

de desarrollo NEXYS 4 es que cuenta con un
dispositivo FPGA de la nuevafamiliade XILINX.
Entre las principalescaractersticasdel
FPGAARTIXXC7A100T-1CSG324C tenemos:
15850 sectores logicos con 4 LUT de 6

entradas y 8 FLIP-FLOP
4860 Kb del bloque de memoria RAM
6 administradores de reloj con
retroalimentacion de desplazamiento de fase
240 sectores DSP
Reloj interno con frecuencia superiores a
450MHz
Cuenta con un convertidor analgico a digital
https://sites.google.com/site/logicaprogramable/calculadoras/fpga/nexys-4-artix-7-fpga-board 1/27
19/7/2017 450MHz
NEXYS 4 ARTIX-7 FPGA BOARD - Lgica Programable
Cuenta con un convertidor analgico a digital

internamente.
La tarjeta de desarrollo NEXYS 4 incluye las

siguientes caractersticas:
16 interruptores
UART - USB
Salida VGA de 12bits
Acelerometro de 3 ejes
Cellular RAM de 16Mb
PMOD de seales analogicas
16 LED
2 LED RGB
Salida de audio por PWM
Sensor de temperatura
Serial FLASH
Puerto de programacion USB-JTAG
2 Pantallas de 7 segmentos de 4 digitos, en
total 8 digitos multplexados
Conector de micro SD
Microfono PDM
10/100 Ethernet PHY
4 conectores PMOD
USB HID HOST para: mouse, teclado y
memorias USB
La NEXYS 4 es compatible con el programa de

desarrollo VIVADO DESIGN SUITE y tambien es
compatible con el conjunto de herramienta de
desarrollo ISE.
En la siguiente figura se muestra las ubicaciones

de los principales componentes y caracteristicas
de la tarjeta de desarrollo NEXYS 4

INDICADOR DESCRIPCIN
1 Jumper para seleccionar la fuente
de alimentacion
2 Puerto micro USB para la
programacion y para el UART
3 Jumper para seleccionar el modo
de configuracion
4 PMODs
5 Microfono
6 Punto de prueba del voltaje de
alimentacion
7 LEDs
8 Interruptores
9 Pantalla de 7 segmentos
10 Conector para JTAG tradicional
11 Interruptores Pulsadores
12 Sensor de Temperatura
13 Boton de reset de configuracion
del FPGA
14 Boton de reset de CPU
15 PMOD de conector XADC
16 Jumper de seleccion del modo de
configuracion
17 Conector de audio
18 Conector de monitor VGA
19 Led indicador de una configuracion
exitosa
20 Conector
https://sites.google.com/site/logicaprogramable/calculadoras/fpga/nexys-4-artix-7-fpga-board de ethernet 3/27
20 Conector de ethernet
21 Conector USB host
22 Jumper para la programacion de los
microcontroladores PIC24
23 Interruptor ON/OFF de la NEXYS 4
24 Conector de entrada de
alimentacion
2 - FUENTE DEALIMENTACIN
La NEXYS 4 puede ser alimentada por el voltaje
proveniente del conector micro USB (J6) utilizado
para la configuracion (USB-JTAG). Tambien puede
ser alimentado por el voltaje de un adaptador de
5V con capacidad de 4A que se conecte en el jack
(J13) y la otra forma de alimentacion es atraves de
un conector de pines entre el pin central del
jumper JP3 y el pin del jumper J12 en el cual se
puede conectar una bateria.
En la NEXYS 4 se utilizan varios niveles de voltaje,

por lo que se requiere varios reguladores de
voltajes, los cuales todos reciben la misma
alimentacion. Es importante sealar que el
interruptor ON/OFF no interrumpe la alimentacion
a los reguladores sino que envia una seal de
inhabilitacion y el led LD22 se utiliza para indicar
que el nivel del voltaje de salida del regulador es
optima.
La alimentacion que proviene del micro USB puede

suministrar la energia para la mayoria de los
diseos. Algunas aplicaciones que exigan una
mayor cantidad de corriente la energia debe
suministrarse por el jack J13.
En la siguiente tabla se
https://sites.google.com/site/logicaprogramable/calculadoras/fpga/nexys-4-artix-7-fpga-board muestran: los voltajes, 4/27
En la siguiente tabla se muestran: los voltajes,

circuitos, reguladores y corrientes maximas que se
relaciones con cada fuente de voltaje.
Voltaje Circuitos Regulador Corriente

mxima
3.3V FPGA I/O, IC17: Maxima: 3A
Puertos USB, ADP2118 Tipica: 0.1 a
CLK, RAM I/O, 1.5A
Ethernet, SD,
Sensor,
FLASH
1.0V Nucleo del IC22: Maxima: 3A
FPGA ADP2118 Tipica: 0.2 a
1.3A
1.8V FPGA auxiliar IC23: Maxima:
y RAM ADP2138 0.8A
Tipica: 0.05
a 0.15A

3 - CONFIGURACINDEL FPGA
El FPGA de la NEXYS 4 se puede configurar de
distintas fuentes entre las cuales tenemos:
Se puede configurar desde la PC por medio

del puerto micro USB PROG
De la informacion almacenada en la memoria
FLASH SPI
A partir de un archivo en la micro SD
A partir de un archivo en la memoria USB del
puerto USB HOST
En la figura se puede observar las conexiones que

permiten las distintas posibilidades para la
configuracion del FPGA
Los datos de configuracion del FPGA se almacenan

en archivos llamados bitstreams con la extension
.bit, el programa ISE o VIVADO pueden generar el
archivo .bit a partir de programas escritos en:
VHDL, Verilog, capturas esquematicas, EDK usado
para MicroBlaze, etc.
Los archivos bitstreams (.bit) son almacenados

dentro del FPGA en celdas de memoria SRAM.
Estos datos definen las funciones logicas y las
conexiones de circuitos que seran ejecutadas por
el FPGA. Estas funciones estaran disponibles hasta
que se quite la alimentacion al FPGA ya que estos
datos son guardados en SRAM.
3.1 - PROGRAMACION POR JTAG

Las herramientas de programacion de XILINX se
comunican con la FPGA por medio del TEST
ACCESS PORT o mediante BOUNDARY-SCAN
ARCHITECTURE tambien conocido como JTAG.
Cuando el FPGA se esta configurando por medio
de JTAG el archivo .bit es transferido de la PC al
FPGA utilizando el puerto micro USB (J6) o puede
utilizar el accesorio de DIGILENT JTAG-HS2 y
conectandolo a jumper J10. La configuracion por
medio de JTAG se puede realizar en cualquier
momento una vez que el FPGA se halla
configurado despus del encendido. Si el FPGA
esta configurado, cuando se inicia un proceso de
configuracion la nueva informacion se sobre
escribe en los datos de la configuracion anterior.
3.2 - PROGRAMACIN POR MEDIO DE

QUAD-SPI
Cuando se cargan los datos de configuracin a la
memoria FLASH se realiza la transferencia del
archivo .bit en un proceso de dos pasos.
El primer paso es transferir el archivo a la

memoria FLASH es transferirlo al FPGA, el cual
contiene un circuito para programar dispositivos
FLASH. Es el FPGA el que se encarga de programar
la memoria FLASH (Estas acciones son resueltas
por los programas de XILINX, lo que permite que
el usuario no tenga que preocuparse de como se
transfieren los archivos). Despus de que la
memoria ha sido programada, se puede apagar y
encender al FPGA y se configurara con la nueva
informacion almacenada siempre y cuando el
jumper de seleccin del modo de configuracion
este seleccionado para la memoria FLASH.
En primer lugar, la FPGA est programado con un

circuito que puede programar dispositivos flash, y
luego los datos se transfieren al dispositivo de
flash a travs del circuito FPGA (esta complejidad
est oculta para el usuario de las herramientas de
Xilinx). Despus de que el dispositivo de memoria
flash se ha programado, se puede configurar
automticamente la FPGA a una posterior
encendido o restablecer evento que determine el
ajuste del modo de puente (ver figura 3). Archivos
de programacin almacenados en el dispositivo
flash permanecern hasta que sean sobrescritos,
independientemente de los eventos del ciclo de
potencia.
La programacion de la memoria FLASh puede

demorar hasta 4 o 5 minutos. Tiempo que en su
mayoria se debe al proceso de borrado que es
inherente a la tecnologia de la memoria. Una vez
que se halla almacenado la informacion en la
memoria, el proceso de configuracion del FPGA
solo demorara menos de un segundo. La
Compresion del archivo .bit, el ancho del bus SPI y
la tasa de configuracion son parametro que
afectan la rapidez con la que se configura al FPGA;
estos parametros son controlados por
herramientas de desarrollo de XILINX.
3.3 - PROGRAMACION POR USB HOST O

3.3 - PROGRAMACION POR USB HOST O

MICRO SD
El usuario puede configurar al FPGA desde un
archivo que se encuentre en una memoria USB o
en una memoria micro SD. Para realizar la
configuracion desde cualquiera de estos dos
dispositivos el usuario debe realizar los siguientes
pasos:
Formatear la memoria USB o la memoria

micro SD con formato de archivo FAT32
Coloque un solo archivo .bit en el directorio
raiz de dispositivo de almacenamiento
Conecte la memoria a la tarjeta de desarrollo
NEXYS 4
Coloque el jumper JP1 en corto para
seleccionar el modo de configuracion desde
USB/SD
Con el Jumper JP2 se selecciona entre
memoria USB o memoria SD
Presione el boton PROG o realice un power
reset
EL FPGA se configurara automaticamente con el

archivo .bit almacenado en el dispositivo
seleccionado. Si el archivo .bit que se encuentra
en la memoria no corresponde al dispositivo
colocado en la tarjeta la configuracion sera
rechazada por el FPGA. El LED BUSY proporciona
informacion del proceso de configuracion, a
continuacion describimos el funcionamiento de
este led:
Cuando se enciende de forma constante

indica que el microcontrolador PIC24 esta en
el proceso de leer el archivo y descargando el
archivo de configuracion al FPGA
Si el led esta parpadeando lentamente indica
que no se ha colocado ningun dispositivo en
la memoria seleccionada.
Si el led esta parpadeando rapidamente
indica que ha ocurrido algun error en la
configuracion.
Cuando el FPGA se ha configurado correctamente

el led BUSY se comportara segun sea la
aplicacion.
4 - MEMORIAS
4 - MEMORIAS
La NEXYS 4 contiene dos circuitos integrados de
memoria: una es una memoria cellular RAM de
128Mbits (DRAM pseudo-statica) y la otra es una
memoria no volatil serial FLASH. La memoria RAM
tiene una interfaz SRAM y la memoria FLASH esta
sobre un bus SPI en modo QUAD (x4). Las
conexiones y asignaciones de pines entre las
memorias y el FPGA se muestran en una figura a
continuacin de este prrafo.
La memoria RAM cuyo numero de parte

esM45W8MW16 tiene un bus de 16bits que es
compatible con un bus de 8 bits. Puede funcionar
como una SRAM asincronica con ciclos de lecturas
y escritura de 70ns, o como una memoria
sincronica de 104MHz. Cuando se utiliza la
memoria RAM en modo asincronico la RAM
actualiza automaticamente sus arreglos internos
DRAM, lo que permite
https://sites.google.com/site/logicaprogramable/calculadoras/fpga/nexys-4-artix-7-fpga-board la utilizacion de un 9/27
DRAM, lo que permite la utilizacion de un

controlador de memoria mas simplificado.
La memoria FLASH cuyo numero de parte

esS25FL128S se utiliza para almacenar datos de
la configuracin del FPGA, si los jumper de
seleccion del modo de configuracion estan en
posicion en la que determina que la configuracin
es a travs de la informacin almacenada en la
memoria FLASH la cual solo esta ocupa un
maximo de 4MB, lo que deja disponible para el
usuario una capacidad de 77% de la memoria para
el uso del diseador.
5 - ETHERNET PHY
La tarjeta NEXYS 4 dispone de un circuito de
interfaz de ethernet modelo LAN8720A. Este
dispositivo es un integrado SMSC PHY que utiliza
la interfaz RMII que se ejecuta a velocidades de
10/100 Mb. En la figura muestran las conexiones
de este dispositivo con el FPGA ARTIX-7. Cuando
se le aplica un power reset la interfaz se coloca en
los valores predeterminados:
Interfaz a modo RMII

Habilita la auto-negociacin de velocidad
Direccion PHY = 00001
El conector RJ45 dispone de dos led indicadores

del estado de la conexin.
Los diseo basados en el EDK pueden acceder al

PHY utilizando el nucleo (IP CORE) axi_ethernetlite
(AXI EthernetLite) o puede utilizar este otro nucleo
axi_ethernet (Tri Modo Ethernet MAC). Un nucleo
mii_to_rmii debe ser insertado para convertir la
interfaz MAC de MII a RMII. Ademas es necesario
una seal de reloj de 50MHz para el nucleo
mii_to_rmii y para la seal CLKIN del PHY. Para
compensar el desfase introducido por el nucleo
mii_to_rmiii se genera una seal de reloj con 45
de desfase.
6 - OSCILADORES Y SEALES DE
RELOJ
La tarjeta NEXYS 4 contiene un oscilador de cristal
de 100MHz conectado al pin E3 el cual pertenece
al BANK 35 y es un MRCC. Este pin esta conectado
a un controlador MMCMs y a PLL capaces de
generar seales de reloj de distintas frecuencias y
con las relaciones de fases mas comunes que
pueden ser necesarias para la mayora de los
diseos. Algunas condiciones pueden restringir
que el MMCMs y el PLL puedan ser utilizados con
el reloj de 100MHz. Para una mejor referencia de
esta informacin recomiendo al lector consultar :
"7 Series FPGAs Clocking Resources User Guide"
disponible en la web de documentacin de xilinx.
Xilinx ofrece el asistente de configuracion del

nucleo de reloj, el cual puede ayudar al usuario a
generar seales de reloj que puedan ser necesario
para algunos diseos especficos. Este asistente la
ayudara a instanciar correctamente los MMCMs y
PLL, mediante el suministro de las frecuencias
necesarias y las relaciones de fase deseadas.
7 - USB-UART Bridge (Serial

Port)
Para que la NEXYS 4 pueda contar con la
capacidad de establecer comunicacin mediante
una conexin UART ya que cuenta con un circuito
integrado puente USB-UART modelo FTDI
FT2232HQ el cual dispone
https://sites.google.com/site/logicaprogramable/calculadoras/fpga/nexys-4-artix-7-fpga-board de un conector 11/27
FT2232HQ el cual dispone de un conector

microUSB tipo B denominado J6. Esta caracterstica
le ofrece al usuario que esta tarjeta se pueda
comunicar con aplicaciones de computadoras
fcilmente mediante un puerto COM virtual que se
crea al momento en que se conecte la tarjeta con
un puerto USB de la computadora y se instale el
controlador del puerto COM virtual; el nombre del
puerto COM varia entre dispositivos.
Los controladores del puerto virtual USB-COM son

gratuitos y estn disponibles en www.ftdichip.com
en el link "Virtual Com Port", el cual se utiliza para
convertir paquetes USB a los datos serie UART. Los
datos serie se transfieren al FPGA por medio de las
seales TXD y RXD, adems de las seales de
control de flujo RTS y CTS. Dos led indican si se
esta enviando o recibiendo datos.
Recordemos que el mismo conector microUSB que

se utiliza para comunicacin serial UART se utiliza
para la programacin del FPGA por medio del
USB-JTAG. El diseador puede utilizar las
capacidades UART sin tener que preocuparse del
la configuracin por medio de USB-JTAG.
8 - Controlador HID
En la NEXYS 4 hay un microcontrolador PIC24 que
ofrece a la tarjeta la caracterstica de HOST USB
para conectar teclados y mouse. Tambin se
puede conectar memorias USB para la
configuracin del FPGA y tambin se puede
conectar un memoria
https://sites.google.com/site/logicaprogramable/calculadoras/fpga/nexys-4-artix-7-fpga-board microSD. todo esto a travs 12/27
conectar un memoria microSD. todo esto a travs

del microcontrolador PIC24. Cuando se produce
un power reset el microcontrolador se comporta
como un programador del FPGA siempre y cuando
encuentre algn archivo de configuracin en una
memoria USB o en una microSD. Cuando la FPGA
se halla configurado el microcontrolador pasa a
comportarse como un controlador para mouse y
teclados y ofrecer a la FPGA la posibilidad de una
comunicacin con estos dispositivos por medio
del protocolo PS/2. La caracterstica HUB no esta
disponible, lo que significa que no se pueden
conectar dos dispositivos USB al mismo puerto.
9 - PUERTO VGA
La tarjeta NEXYS 4 dispone de un conector para
monitores VGA, con una resolucin de color de 4
bit por color mas las dos seales de
sincronizacin lo que da un total de 14 seales.
Para la generacin de la seal de cada color se
utiliza un circuito sumador ponderado tomando
en cuenta una resistencia interna del conector de
75 ohms; con este sumador se pueden generar 16
tonalidades de color. El rango de valores para
estas seales es de 0V a 0.7V. En total se pueden
obtener 4096 colores.
10 - ENTRADAS Y SALIDAS
BASICAS
La NEXYS 4 incluye una serie de dispositivos que
facilitan el desarrollo de diseos ya que cuenta
con: 16 leds, 5 botones pulsadores, 16
interruptores, 2 led RGB, 8 pantallas de 7
segmentos y un botn de reset. Los dispositivos
estn organizados para evitar accidentes que
puedan causar daos al FPGA, como por ejemplo
utilizar los pines que estn conectados a los
botones o interruptores como salida en vez de
entrada; esta situacin puede causar un corto
circuito, es por eso que se cuenta con un arreglo
de resistencia para evitar los corto circuitos
accidentales. Hay un botn pulsador de color rojo
llamado CPU RESET el cual esta en una
configuracin bajo activa el cual enva un 1
cuando el botn esta sin presionar y un 0 cuando
se presiona; esto es as para que funcione en los
diseos de procesadores EDK y aunque tambin se
puede utilizar como un botn de uso general.
11 - Conectores PMOD
La NEXYS 4 cuenta con 4 conectores PMOD que

ofrecen la posibilidad de adicionar hardware a la
tarjeta para realizar diseos todava mas
complicados. Cada conector ofrece 8 seales de
datos, dos conexiones a GND y dos a 3.3V. En la
siguiente tabla se muestra a que pines del FPGA
estn conectados cada seal de los PMOD
12 - PMOD Analog/Digital
Este es un PMOD especial ya que sus seales de
datos se conectan a los terminales analgicos del
FPGA. Dependiendo de la configuracin del FPGA
este conector se puede utilizar para seales
analgicas diferenciales de entrada a un ADC
interno en el FPGA. Cada pin puede ser
configurado por individual como entrada
analgica o como un pin digital.
Al conector PMOD JXADC se ha provisto de un

circuito de filtrado para disminuir el ruido, para
habilita este circuito es necesario instalar los
capacitores C60 al C63. Si se habilita el filtro hay
que tomar en cuenta que estos pines ya no se
pueden usar como pines digitales.
El FPGA Artix-7 contiene un ADC de doble canal

de 12 bits de resolucin y 1MSPS. Cualquiera de
los canales puede seleccionar

https://sites.google.com/site/logicaprogramable/calculadoras/fpga/nexys-4-artix-7-fpga-board los pines que 16/27
los canales puede seleccionar los pines que

conforman al PMOD JXADC. El nucleo XADC se
controla y se accede a por medio de la
reconfiguracin dinmica de puertos (DRP). El DRP
tambin proporciona acceso a monitores de
tensin que estn disponibles en cada uno de los
pines de alimentacin.
13 - MICROSD
La ranura microSD se puede utilizar para
configurar al FPGA y tambin para ser utilizada
por el diseador. El microcontrolador PIC24 tiene
acceso a este conector, mediante el cual se puede
hacer la configuracin del FPGA. Cuando la
operacin de configuracin del FPGA terminado, el
microcontrolador PIC24 sede el control del
microSD a los pines del FPGA. Esto permite a
cualquier tarjeta SD restablecer sus maquinas de
estados internos y arranque en el modo de bus
nativo SD. Todas las seales del SD hacia el FPGA
estn en pines en los cuales se optimiza las
velocidades a los cuales se puede llegar la
transferencia de datos. La interfaz SPI tambin
esta disponible, si es necesario. Una vez que el
control sobre el bus SD se pasa del
microcontrolador PIC24 a la FPGA, es necesario
que el FPGA active la seal SD_RESET el cual es
una seal bajo activa y que es la que activa a un
transistor para suministrarenerga a la
microSD.Para obtener informacin sobre la
implementacin de un controladorde una tarjeta
SD, consulte la especificacin de la tarjeta SD
disponible en www.sdcard.org.
14 - SENSOR DE TEMPERATURA
La NEXYS 4 incluye un
https://sites.google.com/site/logicaprogramable/calculadoras/fpga/nexys-4-artix-7-fpga-board sensor de temperatura 17/27
La NEXYS 4 incluye un sensor de temperatura

ADT7420. El sensor proporciona una resolucin
de hasta 16 bits con una precisin tpica menor a
0.25C. La interfaz entre el sensor y el FPGA se
muestra en la figura
El significado de las seales de la interfaz del

sensor de temperatura es:
SCL: serial clock

SDA: Serial Data
TMP_INT: Indicador de baja temperatura y de
alta temperatura
TMP_CT: Indicador de temperatura crita.
15 - ACELEROMETRO
La NEXYS 4 incluye un acelermetro ADXL362 de
ANALOG DEVICE. El ADXL362 es un acelermetro
MEMS de 3 ejes que tiene un consumo menor a
2uA a una velocidad de 100Hz. El ADXL362 no
produce alias a la entrada debido al bajo nivel de
muestreo. Las muestras estarn disponibles a lo
largo de todo el ancho de banda para ser
transmitidas a cualquiera de las velocidades de
transmision. El acelerometro siempre dispone de
una seal de 12 bit de resolucin aunque tambien
puede enviar una seal de 8 bits de resolucin si
la aplicacin no necesita de lecturas de alta
precision, con el envio de solo 8 bit de datos la
comunicacion se hace de una forma mas eficiente.
Los rangos de medicion son:2g, 4g,y 8g.
La resolucion en el rango de2g es de 1mg en
el bit menos significativo.
La interfase entre el FPGA

https://sites.google.com/site/logicaprogramable/calculadoras/fpga/nexys-4-artix-7-fpga-board y el sensor es por medio 18/27
La interfase entre el FPGA y el sensor es por medio

de un bus SPI. Mientras el sensor esta actuando en
modo demedicinsiempre estara realizacion
acciones de medida y almacenamiento de datos;
los cuales guardara en los respectivos registro de
los ejes: X, Y y Z.
En la siguiente figura se muestra los pines del

FPGA que forman parte de la interfase SPI para
establecer comunicacion con el acelerometro.
15.1 - SPI INTERFASE DEL ACELEROMETRO

El ADXL362 acta como un dispositivo esclavo
usando un esquema de comunicacin SPI. La
frecuencia de reloj SPI recomendado
vara de 1MHz a 5MHz. La interfaz SPI funciona en
modo 0 con CPOL = 0 y CPHA = 0. Todas
lascomunicaciones con el dispositivo deben
especificar una direccin de registro y una
bandera que indica si lacomunicacin es de
lectura o de escritura. La actual transferencia de
datos se realiza siguiendo el protocolo de envio de
direccion de registro y la bandera de lectura. La
configuracion del sensor se puede realizar
mediante procesos de escritura en los registros de
control. Para obtener los datos se debe realizar
una accion de lectura.
Para obtener una lista completa de los registros,

su funcionalidad y especificaciones, consulte la
ficha tcnica ADXL362disponible en:
www.analog.com.
15.2 - INTERRUPCIONES DEL

ACELEROMETRO
Varias de las funciones integradas del ADXL362
puede generar interrupciones que alertan al
procesador principal de ciertos estados o
condiciones.Las interrupciones se pueden asignar
a uno (o ambos) pines de interrupcion (INT1,
a uno (o ambos) pines de interrupcion (INT1,

INT2). Ambos pines estan conectados al FPGA los
cuales requieren establecer resistencias pull-ups
internas en la declaracion de pines en el UCF.
16 -MICRFONO
La tarjeta NEXYS 4 incluye un micrfono MEMS
omnidireccional. El micrfono utiliza integrado de
la empresa ANALOG DEVICE el ADMP421 con una
alta razon de seal a ruido de 61dBA y alta
sensivilidad de -26dBFS. Este dispositivo presenta
una respuesta en frecuencia con un ancho de
banda entre las frecuencias 100Hz y 15KHz. La
seal digital del audio es suministrada
digitalmente por medio de un seal con formato
de densidad de pulso modulado (PDM).
16.1- MODULACIN POR DENSIDAD DE

PULSO (PDM)
El formato de datos digitales de seales
analogicas PDM esta siendo muy utilizado en
aplicaciones de audio de dispositivos moviles
principalmente, como por ejemplo: Celulares,
tablet, etc. Con la ayuda de este tipo de seal
digital (PDM) se puede transmitir los dos canales
con solo dos cables. La frecuencia de una seal
PDM cae generalmente en el rango de 1MHz a
3MHz. En una seal PDM un valor logico de 1
corresponde a un pulso positivo y un valor logico
de 0 corresponde a un pulso negativo. Un tren de
pulsos con valor logicos de 1 representa el valor
analogico maximo y un tren de pulsos de valor
logico 0 representa el valor analogico minimo. En
la siguiente figura se muestra un ejemplo de un
representacion de una seal analogica senosoidal
y la correspondiente seal
https://sites.google.com/site/logicaprogramable/calculadoras/fpga/nexys-4-artix-7-fpga-board digital con el formato 20/27
y la correspondiente seal digital con el formato

PDM.
Una seal PDM se genera a partir de una seal

analogica a traves de un proceso llamado
modulacion Delta-Sigma, en la siguiente figura se
muestra un circuito modulador Delta-Sigma
simple.
Para simplificar el ejemplo el rango de valores de

la seal analogica tiene el mismo que el de la
seal digital, el cual es de 0V a Vdd. La entrada
del flip-flop actua como comparador (cualquier
valor superior a 0.5Vdd se considera como 1
logico y los valores por debajo de 0.5Vdd es
considerado como 0 logico). La entrada del
circuito integral es la diferencia entre la seal
analogica y la seal digital PDM del ciclo anterior.
El circuito integrador toma estas dos seales y las
integra, para que luego el flip-flop muestrea esta
seal para producir la seal digital PDM
Tabla de valores de salida del Modulador Delta-

Sigma con una entrada de 0.4Vdd
Recuerde que el promedio de la salida del flip-flop

es igual a la seal analogica de entrada. Asi que
con el fin de obtener el valor de entrada se
necesita contar los 1 durante un intervalo de
tiempo.
16.2 - TIEMPOS DE LA INTERFASE DIGITAL

DEL MICROFONO
La seal de reloj puede operar en el rango de
1MHz a 3.3MHz, lo cual dependera de la tasa de
muestreo y el nivel de precision deseado. La
terminal L/R se utiliza para escoger el flanco con
el cual deseamos que se coloque el dato en la
salida digital, un 0 logico le indica que al
microfono que se desea que los datos sean leidos
con el flanco de subida del la seal de reloj;
mientras que un 1 logico indica que se desea leer
el dato con el flanco de bajada. En la siguiente
figura se muestra los tiempo entre datos con
respecto a la seal de reloj.
El valor tpico de la frecuencia de la seal de reloj

es 2.4MHz. Suponiendo que la aplicacin requiere
7 bits de precisin y24KHz, no puede haber dos
contadores que cuentan 128 muestras a 12 kHz,
como se muestra en la figura 28.
17 - SALIDA DE AUDIO
LA NEXYS 4 dispone de un conector J8 que es
controlado por un filtro pasa bajas Sallen-Key
Butterworth de 4 orden que provee una salida de
audio mono. El circuito del filtro baja bajos se
muestra en la siguiente figura. La entrada del filtro
esta conectada al pin A11 del FPGA. Los tipos de
entradas digitales que se pueden utilizar son
seales digitales PWM o PDM. El filtro se encargara
de generar un seal analgica en la salida
proporcional a al ancho del pulso y dicha seal
analgica sera colocada en el conector J8
La respuesta en frecuencia del filtro pasa bajas de

Sallen-Key Butterworth se muestra en la siguiente
figura la cual fue obtenida utilizando el analisis AC
del programa NI Multisim 12.0
17.1 - MODULACION POR ANCHO DE

PULSO
Una seal PWM es una seal digital compuesta por
cadenas de pulsos a una frecuencia constante;
aunque cada pulso tiene la mismo frecuencia el
ciclo de trabajo del pulso puede ser diferente
(ancho del pulso). Esta seal digital puede ser
pasada por un filtro pasa bajas para que produzca
una seal analogica proporcional al ancho del
pulso. El voltaje analogico depende del intervalo
de tiempo en el cual se integra y este depende la
frecuencia de corte del filtro pasa bajas y de la
frecuencia de la sela PWM. Por ejemplo si un
pulso tiene como ciclo de trabajo el 10% del
periodo este pulso producira una tension
analogico igual a 0.1Vdd este ejemplo se ilustra
en la siguiente figura.
La seal PWM se debe integrar para definir una

tension analogica. El filtro de pasa bajos debe
tener una frecuencia de corte de menor magnitud
que la frecuencia de la seal PWM, de modo que la
energia de la seal PWM se filtre. Por ejemplo si
una seal de audio debe ser de 5KHz, entonces el
filtro pasa bajas debe tener una frecuencia de
corte de 5KHz y la seal PWM debe ser de por lo
menos de 50KHz si es mayor es mejor. En la
siguiente figura se muestra la proporcionalidad de
una seal analogica con el ancho de los pulsos de
la seal PWM.
18 - PRUEBA EN FABRICA
Desde la fabrica se almacena en la memoria FLASH
SPI un archivo de configuracion que permite al
usuario probar las principales caracteriticas de la
tarjeta NEXYS 4. El archivo del codigo fuente y el
archivo .bit estan disponibles para su descarga
desde el sitio web de digilent.
A continuacion daremos una breve descripcion del

funcionamiento de la aplicacion debe que esta
almacenada desde fabrica en la memoria FLASH
SPI:
Los led son controlados desde los

interruptores, de forma que si se coloca un 1
logico en los interruptores el FPGA reacciona
encendiendo los leds correspondiente a los
interruptores activados.
Los led RGB son controlados por los botones
pulsadores: BTNL. BTNC y BTNR. Con los
cuales podemos escoger entre los coleres:
rojo, verde y azul. Presionando el boton
BTND se le inidca al FPGA que debe entrar en
un bucle de varios colores. Si se presiona
repetidamente el
https://sites.google.com/site/logicaprogramable/calculadoras/fpga/nexys-4-artix-7-fpga-board boton BTND los alternaran 25/27
repetidamente el boton BTND los alternaran

entre encendido y apagado.
Si se pulsa el boton BTNU se inicia un
proceso de grabacion de 5 segundos por
medio del microfono PDM y la grabacion sera
reproducida por medio del conector de salida
de audio. El estaba de grabacion y
reproduccion se muestra en los led
indicadores.
En el puerto VGA se muestra el estado y
seales de varios dispositivos integrados en
la tarjeta NEXYS 4. Los dispositivos que se
muestran atravez del FPGA son: microfono,
sensor de temperatura, acelerometro, led RG
y mouse.
Tambien se puede conectar un mouse en el
puerto USB-HID que puede mostrar un
puntero a atraves del puerto VGA. Algunos
mouse no son compatibles.
Cuando se enciende la tarjeta NEXYS 4 las
pantallas de 7 segmentos iniciaran una rutina
de prueba automaticamente que corresponde
a una especie de simulacin del juego de
serpiente. Ademas se prueban: CELLRAM,
acelerometro y sensor de temperatura. La
prueba del acelerometro puede fallar si la
tarjeta se encuentra sobre una superficie
inestable y el sensor de temperatura puede
fallar si la condiciones de temperatura son
extremas. En caso de que la rutina de prueba
encuentre un error enviara un cdigo por
medio de las pantallas de 7 segmentos,
antelo y envelo a la direccin de correo
electrnico de soporte de
digilente:support@digilentinc.com..
Todas las tarjetas de desarrollo NEXYS 4 son

probadas al 100% en el momento de su
fabricacion, el hecho de que una tarjeta no supere
las prueba de funcionamiento o que no responda
adecuadamente; es probable que se deba a daos
sufridos en el transporte o por el uso de la tarjeta.
Los daos mas comunes que presentan estas
tarjetas con el paso del tiempo son: Estrs en las
soldaduras y contaminacin en los botones. Estas
fallas pueden ser causante de mal funcionamiento
intermitente. La forma de reparar en el caso de las
soldaduras es recalentar y aplicar mas estao si es
necesario y los contaminantes se puede limpiar
utilizando limpiadores de equipo electrnico.
Si una tarjeta no supera

https://sites.google.com/site/logicaprogramable/calculadoras/fpga/nexys-4-artix-7-fpga-board la prueba de 26/27
Si una tarjeta no supera la prueba de

funcionamiento dentro del periodo de garantia,
sera reemplazada sin costo alguno. Contacte a
digilent para mas detalles.
Comentarios
No tienes permiso para aadir comentarios.
Iniciar sesin | Actividad reciente del sitio | Informar de uso inadecuado | Imprimir pgina | Con la tecnologa de Google Sites

Hoja de Datos de Tarjeta FPGA NEXYS 4

Загружено:

Сведения о документе

Исходное описание:

Оригинальное название

Авторское право

Доступные форматы

Поделиться этим документом

Поделиться или встроить документ

Параметры публикации

Этот документ был вам полезен?

Это неприемлемый материал?

Авторское право:

Доступные форматы

Hoja de Datos de Tarjeta FPGA NEXYS 4

Загружено:

Авторское право:

Доступные форматы

19/7/2017 NEXYS 4 ARTIX-7 FPGA BOARD - Lgica Programable

Tarjetas de Desarrollo > FPGA >

La NEXYS 4 es una tarjeta de desarrollo en la cual

Una de las principales caracteristicas de la tarjeta

15850 sectores logicos con 4 LUT de 6

Cuenta con un convertidor analgico a digital

La tarjeta de desarrollo NEXYS 4 incluye las

La NEXYS 4 es compatible con el programa de

En la siguiente figura se muestra las ubicaciones

En la NEXYS 4 se utilizan varios niveles de voltaje,

La alimentacion que proviene del micro USB puede

En la siguiente tabla se muestran: los voltajes,

Voltaje Circuitos Regulador Corriente

Se puede configurar desde la PC por medio

En la figura se puede observar las conexiones que

Los datos de configuracion del FPGA se almacenan

Los archivos bitstreams (.bit) son almacenados

3.1 - PROGRAMACION POR JTAG

3.2 - PROGRAMACIN POR MEDIO DE

El primer paso es transferir el archivo a la

En primer lugar, la FPGA est programado con un

La programacion de la memoria FLASh puede

3.3 - PROGRAMACION POR USB HOST O

3.3 - PROGRAMACION POR USB HOST O

Formatear la memoria USB o la memoria

EL FPGA se configurara automaticamente con el

Cuando se enciende de forma constante

Cuando el FPGA se ha configurado correctamente

La memoria RAM cuyo numero de parte

DRAM, lo que permite la utilizacion de un

La memoria FLASH cuyo numero de parte

Interfaz a modo RMII

El conector RJ45 dispone de dos led indicadores

Los diseo basados en el EDK pueden acceder al

Xilinx ofrece el asistente de configuracion del

7 - USB-UART Bridge (Serial

FT2232HQ el cual dispone de un conector

Los controladores del puerto virtual USB-COM son

Recordemos que el mismo conector microUSB que

conectar un memoria microSD. todo esto a travs

La NEXYS 4 cuenta con 4 conectores PMOD que

Al conector PMOD JXADC se ha provisto de un

El FPGA Artix-7 contiene un ADC de doble canal

los canales puede seleccionar

los canales puede seleccionar los pines que

La NEXYS 4 incluye un sensor de temperatura

El significado de las seales de la interfaz del

SCL: serial clock

La interfase entre el FPGA

La interfase entre el FPGA y el sensor es por medio

En la siguiente figura se muestra los pines del

15.1 - SPI INTERFASE DEL ACELEROMETRO

Para obtener una lista completa de los registros,

15.2 - INTERRUPCIONES DEL

a uno (o ambos) pines de interrupcion (INT1,

16.1- MODULACIN POR DENSIDAD DE

y la correspondiente seal digital con el formato

Una seal PDM se genera a partir de una seal

Para simplificar el ejemplo el rango de valores de

Tabla de valores de salida del Modulador Delta-

Recuerde que el promedio de la salida del flip-flop

16.2 - TIEMPOS DE LA INTERFASE DIGITAL