Академический Документы
Профессиональный Документы
Культура Документы
rechamorro@espe.edu.ec, jvguillen@espe.edu.ec
AbstractLos sistemas integrados se han convertido en el Z-7010. El Z-7010 se basa en la arquitectura Xilinx
una parte integral de las sociedades actuales, su construccin All-Programmable System-on-Chip (AP SoC), que
requiere de una amplia gama de componentes, herramientas integra perfectamente un procesador ARM Cortex-A9 de
y tecnologas de hardware y software. Gracias a la aparicin
de la FPGA se han facilitado la resolucin de problemas dos ncleos con la lgica FPGA (Field Programmable
tanto sencillos como complejos y es por tal motivo que hoy Gate Array) de Xilinx de la serie 7[2].
en da el disedor tiene un mayor grado de flexibilidad para
implementar una arquitectura de un sistema, lo que permite
personalizar fcilmente la solucin requerida, ahorrando cada
componente reduciendo el costo y aumentando la fiabilidad del
sistema, optimizando as cada aplicacin especfica. El presente
trabajo prctico, radica en la activacin de un mdulo UART
con la Tarjeta Zybo Zynq 7000, para realizar comunicacin
serial enviando datos desde un teclado PS2 y visualizado en
un hyperterminal la resolucin de la operacin DIVISIN
mediante el uso del IP-core divider generator, en donde los
operandos son decimales de dos dgitos del 00 al 99 utilizando
entorno Vivado Design Suite con una programacin VHDL y
tecnologia top down RTL. La programacin realizada presenta
resultados en los que se ultilizan una catidad optima de recursos.
I. I NTRODUCIN
En el mundo de los sistemas embebidos, el xito de un FIGURE 1. Tarjeta Zybo Zynq 7000.
proyecto esta en una combinacin de requisitos y parmetros
Algunas caractersticas que ayudaron a la realizacin de
de rendimiento. Los requisitos son capacidades que el sistema
este trabajo son:
debe cumplir para ser funcional. Adems, un diseo de
sistemas embebidos esta limitado por el ambiente donde se Procesador Cortex-A9 de doble ncleo de 650Mhz
integra. Claramente, los requisitos y especificaciones guan Controlador de memoria DDR3 con 8 canales DMA
el diseo de un sistema embebido pero a menudo existen Controladores de perifricos de alto ancho de banda:
criterios adicionales (que puede o no puede ser proporcionada 1G Ethernet, USB 2.0, SDIO
de forma explcita) que determinan el xito del producto. Con Controlador perifrico de bajo ancho de banda: SPI,
el fin de tomar decisiones sensatas dada una cantidad fija de UART, CAN, I2C
recursos. [1] Velocidad de reloj interna superior a 450MHz
El ZYBO (ZYnq BOard) es una plataforma de desarrollo Para el desarrollo de la prctica es necesario utilizar
de circuitos digitales y de software incorporado, lleno de como herramienta externa el mdulo PS2, el cul es un
caractersticas, listos para usar, construidos alrededor del puerto de conexion mediante el protocolo de PS2 lo que
miembro ms pequeo de la familia Zinq-7000 de Xilinx, significa que es un serial bidireccional de datos,que al
momento de utilizar la misma trabaja con diferentes fines
y aplicaciones. Esta diseado para controlar dispositivos
perifericos como el teclado y el ratn.
C. Mdulo UART.
UART, son las siglas en ingls de Universal FIGURE 4. Diagrama jerarquico completo Mdulo ps2_keyboard.
Asynchronous Receiver-Transmitter, en espaol:
Transmisor-Receptor Asncrono Universal, es el
dispositivo que controla los puertos y dispositivos serie.
Se encuentra integrado en la placa base.
A. Mdulo ps2_keyboard
FIGURA 7. Cdigo VHDl del mdulo PS2_keyboard. FIGURA 11. Modulo CODIFICADOR.
El teclado al presionar una tecla enva el scan code en 8 En este mdulo se realizan todas las decodificaciones
bits de informacin. como en la Figura 12 donde se visualiza el cambio
de nmeros hexadecimales a binarios, que ingresaran al
bloque o IP core ,
IV. R ESULTADOS
Al momento de implementar el dise final se observa la
utilizacin de recursos de la FPGA ZYBO ZYNQ 7000.
Esta informacin se presenta en las siguientes Fiigura 16,17,
donde claramente de forma grfia y tabulacin podemos ob-
servar que los recursos utilizados son minimos pues apenas
se utliza 1 % para LUT Y Flip Flops, sin embargo se utiliza
para BUFG un 6 % y como el recurso mas utilizado tenemos
entradas y salidas o IO con un 9 %.
FIGURA 14. Cdigo de la separacin del cociente y residuo.
C. Mdulo UART.
El mdulo de la Figura 15 consta de 5 entradas y 1 salida:
ENTRADAS:
clk:Esta seal permite la sncronizacin del reloj del
uarta, tanto como el de la tarjeta.
reset_n: Esta seal permite resetear los datos que se FIGURE 16. Resultados.
visualizan en la pantalla.
tx_data: En seal se caracteriza por ser transmisor
de datos cuenta con un reloj de 125MHz.
SALIDA:
tx:El terminal UART funciona con 9600 baudios lo
que es necesario tener una frecuencia adecuada para
la visualizacin de los datos. FIGURE 17. Resultados.
La Figura 18 nos muestra la implementacion de la tarjeta Zybo
zynq 7000 con los respectivos modulos utilizados(ps2 y uart).
VI. R ECOMENDACIONES
Se recomienda realizar calculos respectivos para poder
tener una sincornizacin correcta y de este modo los
datos enviados desde el teclado se muestren en pantalla
eficientemente, pues de no hacerlo se podria visualizar
caracteres tipo basura.
Los datos ingresados deben decodificarse a binario, ascii,
decimal de acuerdo a lo necesario para cumplir cada uno
de los requerimientos del trabajo.
El programa que se utlice para la sinconizacin debe estar
previamente configurado el valor en baudios para evitar
errores de sincronizacin.
R EFERENCIAS
[1] The xilinx.com. Website. [Online]. Available:
http://www.xilinx.com/support/documentation/university/VivadoTeaching//
/HDLDesign/2015x/Zybo/Supporting
[2] Uart VHDL Website [Online] https://eewiki.net/pages/viewpage.action
pageId=59507062
[3] PS/2 Keyboard Interface (VHDL) Website [Online]
https://eewiki.net/pages/viewpage.action?pageId=28278929
[4] Digilent- Manual Zybo Zynq 7000 Website [Online]
https://reference.digilentinc.com/reference/programmable-
logic/zybo/reference-manual
[5] Digilen Website [Online]https://forum.digilentinc.com/topic/216-uart-
and-zybo-board/