TUTORIA

DE
ARQUITECTURA
COMPUTACIONAL

TEMA:

SIMULADOR SPIM

INTEGRANTES:
STEPHANIE HERNNDEZ
HOLGER CORNEJO
 SIMULADOR SPIM
Su autor es James Larus, Investigador Senior de Microsoft (antiguamente Profesor del
departamento de Informtica en la Universidad de Wisconsin-Madison).

SPIM es un simulador autocontenido en el cual se puede ejecutar programas escritos

en cdigo ensamblador de MIPS32, aunque no ejecuta cdigo binario. Tambin nos
proporciona un depurador sencillo y un conjunto mnimo de servicios del sistema
operativo.

Este simulador implementa casi todo el repertorio de ensamblador extendido MIPS32:

Este omite la mayor parte de comparaciones de coma flotante, y las tablas de
paginacin de la memoria del sistema. La arquitectura MIPS (SPIM) implementada
tiene algunos cambios; como por ejemplo, la arquitectura MIPS64 soporta enteros y
direcciones de 64 bits, con lo que SPIM no podr ejecutar programas compilados para
todo tipo de procesadores MIPS. Los compiladores de MIPS tambin generan ciertas
directivas de ensamblado, que SPIM no puede procesar: estas directivas pueden ser
borradas sin ningn problema.

Entonces se puede decir que el Simulador SPIM (MIPS al revs) es un simulador el cual
nos permite ejecutar programas en lenguaje assembler para los computadores basados
en los procesadores MIPS R2000/R3000.
Y este simulador tambien est disponible para los siguientes sistemas operativos:
Windows (PCSpim), Mac OSX y Unix/Linux (xspim).

Historia

RISC PIONERA

En 1981, un equipo dirigido por John L. Hennessy en la Universidad de Stanford

comenz a trabajar en lo que sera el primer procesador MIPS. El concepto bsico era
para aumentar el rendimiento mediante el uso de tuberas de instrucciones profundas.
Canalizacin como tcnica bsica era muy conocido antes, pero no se convirti en su
mximo potencial. Los CPUs se construyen a partir de una serie de sub-unidades
dedicadas como decodificadores de instrucciones, ALU, unidades de
carga/almacenamiento, etc. En un diseo no optimizado tradicional, una instruccin
particular en una secuencia del programa debe ser completado antes de la prxima
puede ser emitida para su ejecucin, en una arquitectura segmentada, las instrucciones
sucesivas vez pueden superponerse en la ejecucin. Por ejemplo, al mismo tiempo, una
instruccin de matemticas se alimenta en la unidad de coma flotante, la unidad de
carga/tienda puede buscar la siguiente instruccin.

Un obstculo importante para la canalizacin era que algunas instrucciones, como la

divisin, necesitan ms tiempo para completar, por lo que la CPU tiene que esperar
antes de pasar a la siguiente instruccin en la tubera. Una solucin a este problema es
utilizar una serie de sistemas de bloqueo que permite a las etapas para indicar que
estn ocupados, haciendo una pausa las otras etapas aguas arriba. El equipo de
Hennessy vieron estos bloqueos como una barrera importante el rendimiento, ya que
tenan que comunicar a todos los mdulos de la CPU que lleva tiempo, y pareca limitar
la velocidad de reloj. Un aspecto importante del diseo de MIPS era para adaptarse a
cada sub-fase, tales como memoria cach de acceso, de todas las instrucciones en un
ciclo, eliminando de este modo cualquier necesidad de enclavamiento, y permitiendo
que un solo ciclo de rendimiento.

Aunque este diseo elimina un nmero de instrucciones tiles, tales como multiplicar y
dividir se estim que el rendimiento global del sistema se podra mejorar drsticamente
debido a que los chips podran funcionar a frecuencias de reloj mucho ms altas. Esta
rampa de la velocidad sera difcil con enclavamiento involucrado, como el tiempo
necesario para establecer bloqueos es tanto una funcin del tamao de la pastilla como
velocidad de reloj. La eliminacin de estas instrucciones se convirti en un punto
discutible.
En otros aspectos el diseo MIPS fue en gran medida un tpico diseo RISC. Para
guardar los bits de la palabra de instruccin, diseos RISC reducir el nmero de
instrucciones para codificar.

El diseo MIPS utiliza 6 bits de la palabra de 32 bits para el cdigo de operacin bsico,
y el resto puede contener una direccin de salto solo 26 bits o puede tener hasta cuatro
campos de 5 bits que especifica hasta tres registros adems de un valor de cambio
combinado con otros 6 bits de cdigo de operacin; otro formato, entre varios,
especifica dos registros combinados con un valor inmediato de 16 bits, etc. Esto
permiti a esta CPU para cargar hasta la instruccin y los datos que se necesitan en un
solo ciclo, mientras que un no- diseo RISC, tales como el MOS Technology 6502, por
ejemplo, requiere ciclos separados para cargar el cdigo de operacin y los datos. Esta
fue una de las mejoras de rendimiento importantes que RISC ofrece. Sin embargo, los
diseos modernos de no-RISC lograr esta velocidad por otros medios.

PRIMER HARDWARE

En 1984 Hennessy estaba convencido del futuro potencial comercial del diseo, y dej
Stanford para formar MIPS Computer Systems. Lanzaron su primer diseo, el R2000, en
1985, la mejora del diseo que el R3000 en 1988 - Estas CPUs de 32 bits fue la base de su
empresa a travs de la dcada de 1980, que se utiliza principalmente en la serie de
estaciones de trabajo y Equipment Corporation estaciones de trabajo DECstation tarde
Digitales de SGI y servidores. Los diseos comerciales SGI se desviaron de la
investigacin acadmica Stanford mediante la implementacin de la mayora de los
bloqueos en el hardware, el suministro completo multiplicar y dividir instrucciones. Los
diseos fueron guiados, en parte, por el arquitecto de software Earl Killian quien dise
el MIPS III extensin juego de instrucciones de 64 bits, y dirigi el trabajo en la
microarquitectura R4000.

En 1991 MIPS lanz el primer microprocesador de 64 bits, el R4000. El R4000 dispone

de una TLB avanzada donde la entrada no contiene slo direcciones virtuales, sino
tambin la direccin virtual Identificacin del espacio. Tal tampn elimina los
principales problemas de rendimiento de microncleos que son lentos en arquitecturas
que compiten a causa de la necesidad de vaciar la TLB en los frecuentes cambios de
contexto. Sin embargo, MIPS tena dificultades financieras, mientras que llevarlo al
mercado. El diseo era tan importante para SGI, en el momento uno de los pocos
grandes clientes MIPS ', que SGI compr la compaa absoluta en 1992 con el fin de
garantizar que el diseo no se perdera. Como subsidiaria de SGI, la compaa se hizo
conocida como MIPS Technologies.

ARQUITECTURA LICENCIABLE

A principios de 1990 MIPS empez a licenciar sus diseos a otros proveedores. Esto
result bastante xito debido a la simplicidad del ncleo, lo que permite que sea
utilizado en un nmero de aplicaciones que se han utilizado anteriormente y mucho
menos capaz diseos CISC del nmero de puertas similares y precio-los dos estn
estrechamente relacionadas, el precio de una la CPU est generalmente relacionado
con el nmero de puertas y el nmero de pines externos. Sun Microsystems intent
disfrutar de un xito similar al licenciar su ncleo SPARC, pero no fue tan exitoso. A
finales de 1990 MIPS era una potencia en el campo de procesador integrado. De
acuerdo con MIPS Technologies Inc., se produjo un crecimiento exponencial, con 48
millones de envos CPU MIPS basados y el 49% de la cuota de mercado de CPU RISC
totales en 1997. MIPS fue tan exitoso que SGI escindi MIPS Technologies en 1998 - La
mitad de los ingresos de MIPS hoy viene de licenciar sus diseos, mientras que gran
parte del resto proviene de contrato de trabajo de diseo en ncleos que luego sern
producidos por terceros.

En 1999 MIPS formaliz su sistema de concesin de licencias en dos diseos bsicos, el

MIPS32 32 bits y el MIPS64 64 bits. NEC, Toshiba y SiByte cada licencia obtenida para el
MIPS64 tan pronto como se anunci. Philips, LSI Logic y IDT han seguido su ejemplo.
Hoy en da, los ncleos MIPS son uno de los ncleos ms utilizados "pesados" en el
mercado para los dispositivos de equipo-como.

Desde la arquitectura MIPS es posible sacar patente, ha atrado varios procesadores

empresas de nueva creacin en los ltimos aos. Una de las primeras empresas de
nueva creacin para el diseo de procesadores MIPS fue Dispositivos efecto cuntico.
El equipo de diseo de MIPS que dise el R4300i comenz la compaa SandCraft, que
dise el R5432 para NEC y ms tarde produjo el SR71000, uno de los primeros en salir
de los procesadores de ejecucin de rdenes para el mercado integrado. El equipo
original de diciembre StrongARM finalmente se dividi en dos MIPS basado en la
creacin de empresas: SiByte que produjo la SB-1250, uno de los primeros sistemas de
alto rendimiento MIPS basado en un chip, mientras que Alchemy Semiconductor
produjo la Au-1000 SoC de bajo aplicaciones de potencia. Lexra usa un MIPS-como la
arquitectura y ha aadido DSP extensiones para el mercado de los chips de audio y
soporte multithreading para el mercado de redes. Debido a Lexra no concesin de
licencias de arquitectura, dos demandas se iniciaron entre las dos compaas. El
primero se resolvi rpidamente cuando Lexra prometi no hacer publicidad de sus
procesadores como compatible con MIPS. El segundo fue prolongado, herido de
negocios de ambas compaas, y culmin en MIPS Technologies dando Lexra una
licencia libre y un pago en efectivo.

Dos empresas han surgido que se especializan en la construccin de dispositivos multi-

ncleo con la arquitectura MIPS. Raza Microelectronics, Inc. adquiri la lnea de
productos de fallar SandCraft y ms tarde produjo dispositivos que contenan ocho
ncleos que fueron dirigidos a los mercados de telecomunicaciones y redes. Cavium,
originalmente un proveedor procesador de seguridad tambin produce dispositivos
con ocho ncleos de CPU, y ms tarde hasta 32 ncleos, por los mismos mercados.
Ambas compaas disearon sus ncleos en la casa, slo la concesin de licencias de la
arquitectura en lugar de comprar los ncleos de MIPS.

MERCADOS INTEGRADOS

A travs de la dcada de 1990, la arquitectura MIPS fue ampliamente adoptado por el

mercado integrado, incluyendo para su uso en redes de computadoras,
telecomunicaciones, juegos de video, consolas de videojuegos, impresoras de
ordenador, decodificadores digitales, televisiones digitales, DSL y mdems de cable y
asistentes digitales personales.

Las caractersticas de bajo consumo de potencia y el calor de integrado

implementaciones MIPS, la amplia disponibilidad de herramientas de desarrollo
integradas y conocimientos sobre la arquitectura significa es probable que siga siendo
comn el uso de microprocesadores MIPS en los roles integrados.

NCLEOS SYNTHESIZEABLE PARA LOS MERCADOS INTEGRADOS

En los ltimos aos la mayor parte de la tecnologa utilizada en las distintas

generaciones MIPS se ha ofrecido como IP-cores para diseos de procesadores
embebidos. Ncleos bsicos tanto de 32 bits como de 64 bits se ofrecen, conocido
como el 4K y 5K. Estos ncleos se pueden mezclar con aadir-en unidades tales como
FPU, sistemas SIMD, varios dispositivos de entrada/salida, etc

Ncleos MIPS han sido un xito comercial, que ahora se utiliza en muchas aplicaciones
de consumo e industriales. Ncleos MIPS se pueden encontrar en ms reciente de
Cisco, Linksys y routers de Mikrotik RouterBOARD, mdems de cable y mdems ADSL,
tarjetas inteligentes, motores de impresoras lser, set-top boxes, robots, ordenadores
porttiles, Sony PlayStation 2 y PlayStation Portable de Sony. En las aplicaciones del
telfono mvil/PDA, MIPS ha sido en gran medida incapaces de desplazar a la
arquitectura ARM competir titular.

Procesadores de arquitectura MIPS incluyen: IDT RC32438, ATI/AMD Xilleon; Alchemy

Au1000, 1100, 1200; Broadcom Sentry5; RMI XLR7xx, Cavium OCTEON CN30xx, CN31xx,
CN36xx, CN38xx y CN5xxx; Infineon Technologies EasyPort, Amazonas, Danubio,
ADM5120, WildPass, INCA-IP, INCA-IP2, Microchip Technology PIC32, NEC EMMA y
emma2, NEC VR4181A, VR4121, VR4122, VR4181A, VR5432, VR5500, Roble tecnologas de
generacin, PMC-Sierra RM11200; QuickLogic QuickMIPS ESP; Donau Toshiba, Toshiba
TMPR492x, TX4925 , TX9956, TX7901.

SUPERORDENADORES BASADOS EN MIPS

Una de las aplicaciones ms interesantes de la arquitectura MIPS es el uso de

supercomputadoras masivas nmero de procesadores. Silicon Graphics reorient su
negocio de estaciones de trabajo de escritorio grficos del mercado de la informtica
de alto rendimiento a principios de 1990. El xito de la primera incursin de la compaa
en sistemas de servidor, la serie Desafo basado en el R4400 y R8000, y ms tarde
R10000, SGI motivados para crear un sistema mucho ms potente. La introduccin de
la integral R10000 permitido SGI para producir un sistema, el origen de 2000,
finalmente escalable a las CPU 1024 con su interconexin cc-NUMA NUMAlink. El
Origen 2000 engendr la serie 3000 Origen, que super a cabo con el mismo nmero
mximo de CPU 1024 pero utilizando los chips R14000 y R16000 a 700 MHz. Sus
superordenadores basados en MIPS fueron retiradas en 2005 cuando SGI tom la
decisin estratgica de moverse a la arquitectura IA-64 de Intel.

A inicio de computacin de alto rendimiento llamado SiCortex, Inc. introdujo un

superordenador basado en MIPS paralela masiva en 2007 - Las mquinas se basan en la
arquitectura MIPS64 y una interconexin de alta capacidad utilizando una topologa
grfica Kautz. El sistema es muy eficiente de la energa y de cmputo de gran alcance.
El aspecto ms singular de este sistema es su nodo de procesamiento multincleo que
integra seis ncleos MIPS64, un controlador de memoria conmutador de barras
cruzadas, interconectar motor DMA, Gigabit Ethernet y los controladores PCI Express
todo en un solo chip que consume slo 10 vatios de potencia, sin embargo, tiene una
mximo rendimiento de punto flotante de 6 GFLOPs. La configuracin ms potente, el
SC5832, es un nico superordenador gabinete compuesto por 972 fichas de estos
nodos para un total de 5.832 ncleos de procesador MIPS64 y 8,2 teraflops de
rendimiento mximo.

LOONGSON

Loongson es una familia compatible con MIPS de los microprocesadores diseados por
la Academia China de Ciencias. La microarquitectura interna de microprocesadores
Loongson fue diseado independientemente por los chinos, y las primeras
implementaciones de la familia careca de cuatro instrucciones patentados por MIPS
Technologies. En junio de 2009, las TIC licencia MIPS32 y MIPS64 arquitecturas
directamente de MIPS Technologies.

A partir de 2006, una serie de empresas a conocer los equipos basados en Loongson,
como nettops y netbooks diseados para el uso de baja potencia.

El Dawning 6000 de alto rendimiento, que tiene una velocidad proyectada de ms de

un billones de operaciones por segundo, incorporar el procesador Loongson como su
ncleo. Dawning 6000 est desarrollado conjuntamente por el Instituto de Tecnologa
Informtica de la Academia China de Ciencias y la Dawning Information Industry
Company. Guojie Li, presidente de Dawning Information Industry Company y director y
acadmico del Instituto Tecnolgico de Informtica, dijo que se espera la investigacin
y el desarrollo del Dawning 6000 para ser completado en dos aos. Para entonces, se
espera que los fabricados en China computadoras de alto rendimiento para lograr dos
grandes avances: en primer lugar, la adopcin de las unidades centrales de proceso
interno de fabricacin, en segundo lugar, se modificar la estructura del sistema
basado en clster de ordenadores de alto rendimiento una vez que la informtica
velocidad alcanza mil billones de operaciones por segundo.

MIPS IV

MIPS IV es la cuarta versin de la arquitectura. Es un superconjunto de MIPS III y es

compatible con todas las versiones existentes de MIPS. La primera aplicacin de MIPS
IV fue el R8000, que se introdujo en 1994 - MIPS IV aadi:

Registrarse + direccionamiento de registros para cargas de punto flotante y tiendas

Coma flotante de un solo y doble precisin fusionado-multiplicar suma y resta

Instrucciones de transferencia condicional de dos enteros y de punto flotante

Bits de estado adicional en el control de punto flotante y registro de estado, para un
total de ocho

MIPS V

MIPS V es la quinta versin de la arquitectura, anunciada el 21 de octubre de 1996 en el

Foro microprocesador 1996. MIPS V fue diseado para mejorar el rendimiento de las
aplicaciones de grficos 3D. A mediados de la dcada de 1990, un mayor uso de la no-
embebidos microprocesadores MIPS son grficos de estaciones de trabajo SGI. MIPS V
se complement con los enteros slo MIPS Digital Media Extensiones extensiones
multimedia, que se anunciaron en la misma fecha que MIPS V.

Implementaciones MIPS V nunca se presentaron. En 1997, SGI anunci la "H1" o

"Bestia" y el "H2" o microprocesadores "Capitan". El primero fue haber sido la primera
aplicacin MIPS V, y estaba previsto que se introdujo en 1999 - Los proyectos de "H2"
"H1" y ms tarde se combinaron y, finalmente, fueron cancelados en 1998.

MIPS V aadi un nuevo tipo de datos, el par-single, que consista en dos nmeros de
punto flotante de precisin simple almacenados en los registros de coma flotante de
64 bits existentes. Las variantes de instrucciones de coma flotante existentes para la
aritmtica, comparan y se aadieron movimiento condicional para operar en este tipo
de datos de una manera SIMD. Se aadieron nuevas instrucciones para la carga, la
reordenacin y la conversin de datos PS. Fue la primera arquitectura de explotar de
punto flotante SIMD con los recursos existentes.

Familia de CPU

El primer modelo comercial MIPS, el R2000, fue anunciada en 1985 - Agreg ciclo de
mltiples multiplicar y dividir las instrucciones en una cierta unidad independiente en el
chip. Se aadieron nuevas instrucciones para recuperar los resultados de la unidad de
nuevo en el fichero de registro; estas instrucciones resultados recuperar estaban
entrelazados.

El R2000 se poda iniciar big-endian o little-endian. Tena treinta y dos registros de

propsito general de 32 bits, pero no hay registro de cdigo de condicin, una
caracterstica que comparte con el AMD 29000 y el Alfa. A diferencia de otros registros,
el contador de programa no es directamente accesible.
El R2000 tambin tena soporte para hasta cuatro coprocesadores, uno de los cuales
fue construido en la CPU principal y manejan excepciones, las trampas y la gestin de
memoria, mientras que los otros tres se quedaron para otros usos. Uno de ellos podra
ser asumido por el R2010 FPU opcional, que tena treinta y dos registros de 32 bits que
podran ser utilizados como diecisis registros de 64 bits de precisin doble.

Mipsel se refiere a la arquitectura MIPS con un byte menos significativo. Dado que casi
todos los microprocesadores MIPS tienen la capacidad de operar con cualquier orden
de bytes little endian o big endian, el trmino se utiliza slo para los procesadores en
byte menos significativo ha sido pre-determinados.

El R3000 sucedi a la R2000 en 1988, aadiendo 32 caches KB para instrucciones y

datos, junto con el apoyo de coherencia de cach para su uso con varios procesadores.
Aunque hubo fallas en apoyo de multiprocesador de la R3000, se las arregl para ser
parte de varios diseos multiprocesador xito. El R3000 tambin incluye un built-in
MMU, una caracterstica comn en las CPU de la poca. El R3000, como el R2000,
podra ser emparejado con un R3010 FPU. El R3000 fue el primer diseo MIPS xito en
el mercado, y, finalmente, ms de un milln fueron compuestos. A la velocidad choc
versin del R3000 corriendo a 40 MHz, la R3000A suministra un rendimiento de 32
VUPs. El R3051 compatible con MIPS R3000A funcionando a 33,8688 MHz era el
procesador utilizado en la Sony PlayStation. Diseos de otros fabricantes incluyen
R3400 Rendimiento de semiconductores y de IDT R3500, ambos eran R3000As con un
R3010 FPU integrado. R3900 de Toshiba era prcticamente el primer SoC para los
primeros ordenadores porttiles que corran Windows CE. Una variante resistentes a la
radiacin para aplicaciones espaciales, la Mangosta-V, es un R3000 con R3010 FPU
integrado.

La serie R4000, lanzado en 1991, ampli la instruccin MIPS ajustado a una arquitectura
completa de 64 bits, se traslad la FPU sobre la matriz principal de crear un
microprocesador de un solo chip, y funcionar a una radical alta velocidad del reloj
interno. Sin embargo, con el fin de lograr la velocidad de reloj de las memorias cach se
redujeron a 8 kB cada uno y se tomaron tres ciclos para acceder. Las frecuencias de
funcionamiento altas se lograron a travs de la tcnica de segmentacin profunda. La
mejora de la R4400 seguido en 1993 - tena grandes 16 kB caches primarias, en gran
medida el funcionamiento libre de errores de 64 bits y soporte para un mayor cach L2.

MIPS, ahora una divisin de SGI llamada MTI, dise el bajo costo de 4.200 rands, la
base para la R4300i incluso ms barato. Un derivado de este microprocesador, el NEC
VR4300, se utiliz en la consola de juegos de Nintendo 64.
Dispositivos efecto cuntico, una compaa independiente iniciado por ex empleados
de MIPS, dise el R4600, el R4700 Orion Orion, el R4650 y el R5000. Cuando el R4000
haban empujado frecuencia de reloj y sacrificado la capacidad de cach, los diseos de
QED destacaron grandes alijos que se poda acceder en slo dos ciclos y el uso eficiente
de la superficie de silicio. El R4600 y R4700 se usaron en versiones de bajo coste de la
estacin de trabajo SGI Indy, as como los primeros routers Cisco basados en MIPS,
tales como los routers 36x0 y 7x00 de la serie. El R4650 fue utilizado en los set-top
boxes originales WebTV. El R5000 FPU tenido precisin programacin de punto
flotante nico ms flexible que el R4000, y como resultado, R5000 SGI Indy basados
tenido mucho mejor rendimiento de los grficos de similar velocidad de reloj R4400
Indy con el mismo hardware de grficos. SGI dio la tarjeta grfica vieja un nuevo
nombre cuando se combin con R5000 con el fin de destacar la mejora. QED tarde
dise el RM7000 y RM9000 familia de productos para los mercados integrados como
las redes e impresoras lser. QED fue adquirida por el fabricante de semiconductores
PMC-Sierra en agosto de 2000, esta ltima empresa contina invirtiendo en la
arquitectura MIPS. El RM7000 incluy una a bordo de 256 kB de cach de nivel 2 y un
controlador de nivel opcional de tres cach. El RM9xx0 eran una familia de dispositivos
SOC que incluan perifricos northbridge como controlador de memoria, controlador
PCI, el controlador de ethernet gigabit y rpido IO como un puerto HyperTransport.

El R8000 fue el primer diseo MIPS superescalar, capaz de ejecutar dos entero o punto
flotante y dos instrucciones por ciclo de memoria. El diseo se extendi a lo largo de
seis fichas: una unidad entera, una unidad de coma flotante, tres secundarias tag RAM
cach completo personalizado y un cach de controlador ASIC. El diseo tena dos
plena conexin multiplicar-sumar las unidades de doble precisin, que puede transmitir
datos de los 4 MB de cach secundaria fuera del chip. Servidores del R8000 potencia
SGI Power Challenge a mediados de 1990 y ms tarde se puso a disposicin en el poder
Indigo2 estacin de trabajo. Aunque su rendimiento FPU encaja usuarios cientficos
bastante bien, su rendimiento entero limitada y el alto costo humedecido atractivo
para la mayora de los usuarios, y la R8000 fue en el mercado de slo un ao y sigue
siendo bastante raro.

En 1995, el R10000 fue puesto en libertad. Este procesador fue un diseo de un solo
chip, corri a una velocidad de reloj ms rpido que el R8000, y tena mayor 32 kB
instruccin primaria y cachs de datos. Tambin era superescalar, pero su principal
innovacin fue de ejecucin de rdenes. Incluso con una sola tubera memoria y FPU
ms simple, el funcionamiento entero muy mejorada, menor precio y mayor densidad
hizo el R10000 preferible para la mayora de los clientes.
Ms tarde todos los diseos se han basado en R10000 ncleo. El R12000 utiliza un
proceso de 0,25 micras para reducir el tamao del chip y alcanzar velocidades de reloj
ms altas. La versin revisada R14000 permita velocidades de reloj ms altas con
apoyo adicional para DDR SRAM en la cach fuera del chip. Iteraciones ms tarde se
nombran el R16000 y R16000A y disponen de aumento de la velocidad de reloj y
fabricacin de moldes ms pequeos en comparacin con antes.

Otros miembros de la familia incluyen el MIPS R6000, una implementacin ECL

producido por tecnologa bipolar integrado. El R6000 introdujo el conjunto de
instrucciones MIPS II. Su TLB y la arquitectura de cach son diferentes a todos los
dems miembros de la familia MIPS. El R6000 no entregar los beneficios de
rendimiento prometidos, y aunque se vio un cierto uso en mquinas de control de
datos, rpidamente desapareci del mercado principal.

MIPS I formatos de instrucciones

Las instrucciones se dividen en tres tipos: R, I y J. Cada instruccin comienza con un

cdigo de operacin de 6 bits. Adems del cdigo de operacin, las instrucciones de
tipo I especifican tres registros, un campo de cantidad de desplazamiento, y un campo
de funcin; instrucciones de tipo I especifican dos registros y un valor inmediato de 16
bits; instrucciones de tipo J siguen el cdigo de operacin con un 26 - destino del salto
bits.

Los siguientes son los tres formatos utilizados para el conjunto de instrucciones de la
base:

MIPS lenguaje ensamblador

Estas son las instrucciones en lenguaje ensamblador que tienen aplicacin directa por
hardware, en oposicin a pseudoinstructions que se traducen en mltiples
instrucciones reales antes de ser ensamblados.

A continuacin, el registro de las letras d, t, y s son marcadores de posicin para los

nmeros o registrar nombres. C denota una constante.

Todas las instrucciones siguientes son instrucciones nativas.

Opcodes y cdigos func estn en hexadecimal.

Los MIPS32 conjunto de instrucciones indican que la palabra sin signo como parte de
Sumar y restar las instrucciones, es un nombre inapropiado. La diferencia entre las
versiones con y sin signo de comandos no es una extensin de seal de los operandos,
pero controla si la trampa se ejecuta en caso de desbordamiento o un desbordamiento
se ignora. Un operando CONST inmediato a estas instrucciones siempre con extensin
de signo.

ENTERO

MIPS tiene 32 registros enteros. Los datos deben estar en los registros para realizar
operaciones aritmticas. Regstrese $ 0 siempre 0 y mantiene registro $ 1 est
reservado normalmente para el ensamblador.

La codificacin muestra que los bits que corresponden a partes de la instruccin. Un

guin se utiliza para indicar que no se preocupa.

Nota: En MIPS cdigo de montaje, el desplazamiento para instrucciones de ramificacin

puede ser representado por una etiqueta en otra parte del cdigo.

Nota: No hay ninguna instruccin inferior inmediata carga correspondiente, lo que

puede hacerse mediante el uso adicional o de ori con el registro de $ 0. Por ejemplo,
tanto adicional de $ 1, $ 0, 100 y ori $ 1, $ 0, 100 carga el valor decimal 100 en el registro $
1.

Nota: Restando una inmediata se puede hacer con la adicin de la negacin de ese
valor como la inmediata.

PUNTO FLOTANTE

MIPS tiene 32 registros de punto flotante. Dos registros se emparejan los nmeros de
doble precisin. Registros impares no se pueden utilizar para la aritmtica o de
ramificacin, como parte de un par de registros de doble precisin.

INSTRUCCIONES PSEUDO

Estas instrucciones son aceptadas por el ensamblador de MIPS, aunque no son las
instrucciones reales en el conjunto de instrucciones MIPS. En cambio, el ensamblador
los traduce en secuencias de instrucciones reales.

OTRAS INSTRUCCIONES

NOP
romper
syscall
Compilador de Uso de los registros.-

La arquitectura de hardware especfica que:

Registro de propsito general $ 0 siempre devuelve un valor de 0.

Registro de propsito general $ 31 se utiliza como el registro de enlace para las

instrucciones de salto y enlace.

HI y LO se utilizan para acceder al multiplicador/divisor de resultados, consultado por

los comandos mfhi y MFLO.

Estas son las nicas restricciones de hardware en el uso de los registros de propsito
general.

Los diversos MIPS de herramientas cadenas aplicar las convenciones de llamada

especficas que restringen an ms cmo se utilizan los registros. Estas convenciones
de llamada estn totalmente gestionadas por el software de cadena de la herramienta
y no estn obligados por el hardware.

SIMULADORES:

RECURSOS MUY BENEFICIOSOS

Los simuladores de microprocesadores son bastante comunes en la docencia de

Arquitectura de Computadores: la experiencia demuestra que es una buena
herramienta, y que su uso proporciona la prctica que requieren los conocimientos
tericos. Podemos encontrar simuladores de una amplia variedad de
microprocesadores, tales como el Intel 8085, el Motorola 68000 o el MIPS.

En este apartado, y con el fin de potenciar el carcter docente de esta pgina web,
queremos dar a conocer los simuladores de arquitecturas MIPS ms conocidos. Resulta
interesante saber que algunos de estos simuladores han sido desarrollados por
profesores o estudiantes universitarios, y que este tipo de herramientas suele ser la
alternativa que se utiliza en las prcticas de Arquitectura de Computadores cuando se
decide que el diseo del procesador desde cero escapa a los objetivos docentes de las
asignaturas.
SPIM: A MIPS32 SIMULATOR

SPIM es un simulador autocontenido que puede ejecutar programas escritos en cdigo

ensamblador de MIPS32, aunque no ejecuta cdigo binario. Tambin proporciona un
depurador sencillo y un conjunto mnimo de servicios del sistema operativo. Su autor
esJames Larus, investigador senior de Microsoft (antiguamente Profesor del
departamento de Informtica en la Universidad de Wisconsin-Madison).

Este simulador implementa casi todo el repertorio de ensamblador extendido MIPS32:

omite la mayor parte de comparaciones de coma flotante, y las tablas de paginacin de
la memoria del sistema. La arquitectura MIPS implementada tiene algunos cambios;
por ejemplo, la arquitectura MIPS64 soporta enteros y direcciones de 64 bits, con lo
que SPIM no podr ejecutar programas compilados para todo tipo de procesadores
MIPS. Los compiladores de MIPS tambin generan ciertas directivas de ensamblado,
que SPIM no puede procesar: estas directivas pueden ser borradas sin ningn
problema.