You are on page 1of 102

UNIVERSIDAD NACIONAL EXPERIMENTAL POLITCNICA

ANTONIO JOS DE SUCRE


VICERRECTORADO BARQUISIMETO

DEPARTAMENTO DE INGENIERA ELECTRNICA

APUNTES DE ELECTRNICA I
EL1154

Dimas Mavares T.

Barquisimeto, Mayo de 2000


i

INTRODUCCIN ........................................................................................................................................................................ III

CIRCUITOS CON DISPOSITIVOS DE DOS TERMINALES ..................................................................................................... 1


MODELOS DE DISPOSITIVOS DE DOS TERMINALES ........................................................................................................................ 1
Introduccin ........................................................................................................................................................................... 1
Mtodos de anlisis ................................................................................................................................................................ 2
DIODOS DE UNIN PN................................................................................................................................................................... 7
Mtodos de anlisis ................................................................................................................................................................ 7
DIODO ZENER ............................................................................................................................................................................ 10
CIRCUITOS RECORTADORES (LIMITADORES)............................................................................................................................. 12
CIRCUITOS RECTIFICADORES..................................................................................................................................................... 14
Rectificador de media onda.................................................................................................................................................. 14
Circuito demodulador AM.................................................................................................................................................... 16
Rectificadores de onda completa.......................................................................................................................................... 17
Fuente de alimentacin con carga no resistiva .................................................................................................................... 17
CIRCUITOS CONFORMADORES.................................................................................................................................................... 21
P.1) Anlisis dado un circuito, para determinar iS /vS .......................................................................................................... 22
P.2) Anlisis dado un circuito, para determinar vo /vS ......................................................................................................... 27
P.3) Sntesis de un circuito a partir de su caracterstica iS /vS ............................................................................................. 29
CIRCUITOS CON DISPOSITIVOS DE TRES TERMINALES ................................................................................................. 35
INTRODUCCIN .......................................................................................................................................................................... 35
MODELO DEL BJT PARA BAJAS FRECUENCIAS .......................................................................................................................... 36
Resistencia en pequea seal del puerto de salida .............................................................................................................. 37
Modelo de transconductancia del BJT ................................................................................................................................. 37
Resistencia en pequea seal del puerto de entrada del BJT............................................................................................... 38
Modelo del BJT considerando regiones distintas a la activa............................................................................................... 38
Dependencia de los BJTs de la temperatura ........................................................................................................................ 39
TRANSISTORES DE EFECTO DE CAMPO (FETS) ........................................................................................................................... 39
MOSFET incremental o de enriquecimiento ........................................................................................................................ 39
MOSFET decremental o de empobrecimiento...................................................................................................................... 40
Transistor de efecto de campo de unin (JFET) .................................................................................................................. 40
Transistor de efecto de campo de metal semiconductor (MESFET) de arseniuro de galio (GaAs).....................................41
Modulacin de la longitud del canal.................................................................................................................................... 41
FETs canal p ........................................................................................................................................................................ 42
Modelo de FETs para bajas frecuencias.............................................................................................................................. 42
Dependencia de los FETs de la temperatura ....................................................................................................................... 43
POLARIZACIN DE DISPOSITIVOS DE TRES TERMINALES............................................................................................................. 44
Conceptos fundamentales..................................................................................................................................................... 44
a) Mtodo analtico .............................................................................................................................................................. 46
b) Mtodo grfico................................................................................................................................................................. 48
c)Mtodo de linealizacin por tramos.................................................................................................................................. 50
TCNICAS DE POLARIZACIN PARA LOS BJTS ........................................................................................................................... 53
Conceptos bsicos ................................................................................................................................................................ 53
Polarizacin fija ................................................................................................................................................................... 54
Polarizacin fija con estabilidad mediante resistencia de emisor ....................................................................................... 56
Estabilidad de polarizacin mediante resistencia de emisor ............................................................................................... 58
Estabilizacin mediante resistencia de realimentacin entre colector y base ..................................................................... 61
Estabilizacin mediante diodos............................................................................................................................................ 61
Tcnicas de polarizacin de FETs ....................................................................................................................................... 63
Polarizacin fija ................................................................................................................................................................... 64
Autopolarizacin y polarizacin fija combinadas (estabilizacin mediante resistencia de surtidor) .................................. 64
Polarizacin de FETs como fuente de corriente .................................................................................................................. 65
Estabilizacin mediante resistencia entre drenador y fuente............................................................................................... 65
Polarizacin de un amplificador NMOS .............................................................................................................................. 66
ANLISIS DE PEQUEA SEAL EN CIRCUITOS CON DISPOSITIVOS DE TRES TERMINALES ................................ 67
TIPOS DE AMPLIFICADORES ....................................................................................................................................................... 67
Amplificadores de voltaje..................................................................................................................................................... 67
ii
Amplificadores de corriente ................................................................................................................................................. 68
Amplificadores de transresistencia ...................................................................................................................................... 68
Amplificadores de transconductancia .................................................................................................................................. 69
ANLISIS DE PEQUEA SEAL EN CIRCUITOS CON DISPOSITIVOS DE TRES TERMINALES ............................................................. 69
Anlisis lineal de circuitos de con BJTs............................................................................................................................... 71
Rectas de carga de DC y AC ................................................................................................................................................ 79
Circuitos con FETs............................................................................................................................................................... 80
AMPLIFICADORES DE TRANSISTORES EN CASCADA .................................................................................................................... 84
Comparacin de configuraciones de amplificadores con BJTs ........................................................................................... 84
Comparacin de configuraciones de amplificadores con FETs........................................................................................... 85
ANLISIS DE POTENCIA EN CIRCUITOS CON DISPOSITIVOS DE TRES TERMINALES ............................................. 89
CONCEPTOS FUNDAMENTALES .................................................................................................................................................. 89
Distorsin:............................................................................................................................................................................ 89
Distorsin armnica............................................................................................................................................................. 90
Eficiencia.............................................................................................................................................................................. 90
CONFIGURACIN DE SALIDA CON POLARIZACIN LINEAL (CIRCUITO TIPO A) ............................................................................ 91
CONFIGURACIN DE SALIDA DE PAR COMPLEMENTARIO (AMPLIFICADOR TIPO B)..................................................................... 92
AMPLIFICADOR CLASE AB......................................................................................................................................................... 94
Polarizacin de amplificadores completarios tipo AB ......................................................................................................... 95
Circuito manejador (driver stage)........................................................................................................................................ 97
BIBLIOGRAFA .......................................................................................................................................................................... 98
iii
INTRODUCCIN

El propsito de este trabajo es proporcionar al estudiante de la materia ELECTRNICA I. EL-1154, de la


UNEXPO VR BARQUISIMETO, de una guia de estudios completa y ordenada. El material que aqu se presenta es
una recopilacin de temas que aparecen normalmente en la literatura, por lo que la intensin de publicar estos
apuntes es la de guiar al estudiante de manera acorde a la forma como se imparte la materia ELECTRNICA I en
nuestra Universidad, ms que presentar material novedoso. Por otra parte, se ha hecho incapi en las explicaciones
que normalmente causan confusin al estudiante, incluyendo ejemplos que pueden ser aclaratorios.
El primer captulo trata sobre circuitos con dispositivos de dos terminales. En primer lugar se estudian los
mtodos de anlisis de dispositivos genricos (ficticios) de dos terminales, particularizando luego para diodos de
unin pn, tratndolos como un caso particular de los dispositivos genricos. Ms adelante se describe el
funcionamiento de diodo zener, para que puedan ser estudiados circuitos recortadores y fuentes de alimentacin que
los incluyan. Por ltimo se estudian los circuitos conformadores, usando mtodos grficos y analticos para hallar su
caracterstica corriente-tensin o de transferencia o sintetizarlos a partir de ellas.
El segundo captulo trata sobre circuitos con dispositivos de tres terminales. Se analizan los circuitos usando los
mismo mtodos que en el captulo 1, usando tambin dispositivos genricos. Luego se analizan las caractersticas de
entrada y salida de los BJTs y los FETs, para poder hallar los modelos tanto de polarizacin como de pequea seal
de estos dispositivos. Ms adelante se estudia la polarizacin de circuitos con BJTs, incluyendo configuraciones que
mediante realimentacin contribuyen a la estabilizacin del punto de polarizacin, analizandolos y sintetizandolos si
se especifican los puntos de polarizacin deseados para diferentes temperaturas o cambios de los parmetros del
dispositivo. Por ltimo se estudia la polarizacin de circuitos con FETs y los FETs usados como fuentes de
corriente o cargas no lineales.
El tercer captulo trata sobre el anlisis de pequea seal de circuitos con dispositivos de tres terminales,
describiendo brevemente los diferentes tipos de amplificadores clasificados en funcin de las seales de entrada y
salida. Seguidamente se particulariza para circuitos con BJTs, estudiandose las configuraciones de emisor comn,
colector comn y base comn, para hallar la resistencia de entrada, de salida y las ganancias de corriente, tensin,
transresistencia y transconductancia. Por ltimo se hace el mismo tratamiento para circuitos con FETs.
El cuarto y ltimo captulo trata sobre anlisis de potencia en circuitos con dispositivos de tres terminales,
restringuiendose a circuitos de potencia con BJTs. Se habla primero de los conceptos fundamentales en el anlisis
de potencia, como distorsin y eficiencia, para luego describir y analizar los circuitos tipo A, B y AB.
Quisiera agradecer a mis padres, Hernn y Margarita, a mis hermanos Ricardo y Andrena, a Jorge Aguero y
Roberto Uzctegui por su amistad incondicional, y a los profesores Jess Machado y Rafael Snchez por sus
explicaciones y recomendaciones.
1
CIRCUITOS CON DISPOSITIVOS DE DOS TERMINALES

Modelos de dispositivos de dos terminales

Introduccin

Los circuitos que contienen elementos no lineales no necesariamente tienen que ser resueltos mediante clcullos
matemticos directos. Se pueden aplicar los siguientes mtodos:
a) Mtodo analtico
b) Mtodo grfico
c) Mtodo de linealizacin por tramos

La seleccin del mtodo depende de:


i. la exactitud deseada
ii. la disponibilidad de datos, como curvas y expresiones que caractericen el funcionamiento de los dispositivos.
Al obtener soluciones exactas, deben tomarse en cuenta la variabilidad de los dispositivos an cuando sean del
mismo tipo
iii. la disponibilidad de potencia de cmputo.

Nota: las convenciones utilizadas en este curso son:

Letras maysculas con subndices en maysculas para valores constantes o seales DC. Por ejemplo, VTR para
voltaje umbral (constante) o VS para la componente DC de vS
Letras minsculas con subndices en minsculas para seales AC. Por ejemplo, vs para la componente AC de vS
Letras minsculas con subndices en maysculas para seales totales (niveles AC y DC). Por ejemplo, vS
Letras maysculas con subndices duplicados en maysculas para fuentes o valores DC en un punto del circuito.
Por ejemplo, VCC para una fuente de tensin DC ubicada en el terminal C de un circuito o para un voltaje DC en
el punto C de un circuito.

Dispositivos no lineales
Su representacin se hace mediante ecuaciones no lineales. Al analizar el funcionamiento de circuitos que
incluyan estos dispositivos, no debe aplicarse el teorema de superposicin, que es vlido slo para sistemas lineales.
Al utilizarse equivalentes de Thevening y/o Norton, no se deben incluir dispositivos no lineales dentro de la seccin
del sistema a sustituir mediante el circuito equivante. Sin embargo, se recomienda en general el uso los equivalentes
de Thevening y/o Norton, siempre que la seccin a sustituir est compuesta slo por elementos lineales.

Ejemplo de dispositivo no lineal: dispositivo de ley cuadrtica


El dispositivo de ley cuadrtica es un dispositivo genrico, caracterizado por las siguientes expresiones:

iS (mA)

A(v S VTR ) 2 v S VTR + A(vS - VTR) 2


iS = iS
0 v S < VTR vS
-
donde :VTR = voltaje umbral (2.1)
A = factor de escala
vS - VTR vS (V)

Fig. 2.1. Dispositivo de ley cuadrtica


2
En la figura 2.1 podemos observar la representacin del dispositivo de ley cuadrtica y su caracterstica corriente
tensin (i/v). Nte que la corriente es igual a cero a menos que se supere el voltaje umbral VTR. A partir de este
valor, el incremento de corriente ser una funcin no lineal de la tensin en exceso vS - VTR . Para comprender
porqu no es vlido el teorema de superposicin, supongamos que se aplica una tensin V, de tal forma que el
voltaje en exceso sea V - VTR , al cual corresponde un incremento de corriente 1. Si aplicamos en seguida otro
incremento V, el voltaje en exceso ser 2V - VTR y el incremento de corriente ser 2 1. Para que sea vlido
el teorema de superposicin, es necesario que iguales incrementos de voltaje produzcan iguales incrementos de
tensin, sin importar el punto donde opere el dispositivo, de donde concluimos que la aplicacin del teorema de
superposicin en este caso conducir a resultados errneos.
Apliquemos ahora los distintos mtodos de solucin a circuitos que incluyan el dispositivo de ley cuadrtica

Mtodos de anlisis

Mtodo analtico
10 k 5 k
iS iS

+ +
12 V 110 k 6V vS
vS
- -

a) b)
Fig. 2.2. a) circuito simple con dispositivo de ley cuadrtica como carga b) equivalente de Thevening

Donde el dispositivo de ley cuadrtica tiene las siguientes caractersticas: A = 1 mA/V2 y VTR = 0 V
Primero supongamos que el dispositivo de ley cuadrtico opera en la zona de vS VTR, entonces

A(v S VTR ) 2

iS = 6 v S v S 2 + 0.2v S 1.2 = 0 v s = 1 V (2.2)
5 k - 1.2 V
Note que la solucin a la ecuacin cuadrtica resultante arroja dos resultados: el resultado positivo es tal que est
de acuerdo con la suposicin que tomamos, o sea, que vS es mayor que cero, mientras que la restante nos dice que vS
es menor que cero, lo que contradice nuestra suposicin. Note tambin que la segunda solucin corresponde a un
punto imposible de funcionamiento del dispositivo, ya que para todo valor de vS menor que cero, la corriente iS debe
ser igual a cero, y sin embargo, si sustituimos el valor de vS obtenido para encontrar la corriente en el dispositivo en
la ecuacin utilizada, tenemos que iS = Av s 2 = 1.44 mA , lo que nos lleva a una contradiccin. Esta contradiccin
debe interpretarse como una solucin matemticamente correcta, pero fisicamente imposible para este sistema.
Luego, concluimos que iS = 1 mA, y el punto de funcionamiento del dispositivo es (iS , vS) = (1 mA, 1 V).

Generalmente las expresiones resultantes de combinar las caractersticas del dispositivo y del circuito son
demasiado complicadas como para ser resueltas simbolicamente y luego evaluadas. Por lo tanto, es necesario
apoyarse en mtodos iterativos que nos permitan hallar las raices de una expresin sin resolverla simbolicamente.
Uno de estos mtodos es el de Newton-Raphson; veamos como se aplica en nuestro caso. Combinando las
ecuaciones del sistema 2.2, tenemos que
v S 2 + 0 .2 v S 1 .2 = 0 (2.3)
Si definimos una funcin de error f(vS) tal que el error en la i-sima iteracin est dado por
E i = f (v S ) v = v (2.4)
S Si

deseamos que este error sea lo ms prximo posible a cero. Por lo tanto, en nuestro caso
f ( v S ) = v S 2 + 0 .2 v S 1 .2 (2.5)
3
Luego, concluimos que, dado un sistema de ecuaciones, lo reducimos a una sola expresin y la igualamos a cero,
siendo esta nuestra funcin de error. Esta funcin de error la podemos evaluar en distintos puntos, y los que
correspondan a las raices de la funcin nos darn un error prximo a cero. Ahora nos queda por resolver la cuestin
de cmo nos aproximamos a estas raices. Indudablemente debemos inicializar el mtodo y a partir de este valor
inicial movernos hacia la solucin, para ello usamos el mtodo de Newton-Raphson que nos dice que la solucin
en la iteracin i-sima est dada por
f ( xi 1 )
xi = xi 1 (2.6)
df ( x)
dx x = xi 1
lo que quiere decir que la solucin en la iteracin i-sima est dada por la solucin en la iteracin i-sima menos
uno menos un paso, que ser directamente proporcional al error e inversamente proporcional al gradiente del error.
El factor que determina la velocidad y exactitud del mtodo es precisamente el paso, y en el mtodo de Newton-
Raphson, al ser directamente proporcional al error, significa que al estar alejados de la solucin, nos moveremos
ms rapidamente hacia ella, ya que tendremos un paso mayor. Al ser el paso inversamente proporcional al gradiente
del error, significa que a medida que la funcin de error cambie ms rapidamente, nos aproximaremos con un paso
menor, y viceversa. La principal desventaja del mtodo de Newton-Raphson, es que es vulnerable a los ptimos
locales, por lo que si queremos hallar el ptimo global, debemos inicializar en un nmero considerable de puntos,
dependiendo del espacio de bsqueda en que trabajemos.
Luego
df (v S )
f ( v S ) = v S 2 + 0 .2 v S 1 .2 y = 2v S + 0.2
dv S
f (2) 3.2
Si tomamos como punto de inicializacin v S 0 = 2 v S1 = 2 =2 = 2 0.7619 = 1.238 V
df (v S ) 4.2
dv S vS = 2
(el punto de inicializacin se puede seleccionar aleatoriamente, sin embargo, si tenemos alguna sospecha sobre el
rango donde puede estar la solucin, es conveniente escoger un punto dentro de ese rango. De la inicializacin
depende la convergencia, la velocidad de convergencia y la obtencin de ptimos locales o globales).
Repitiendo el procedimiento tenemos que
f (1.238) 0.58
v S 2 = 1.238 = 1.238 = 1.238 0.2167 = 1.0212 V
df (v S ) 2.676
dv S v =1.238
S
f (1.0212) 0.047
v S 3 = 1.0212 = 1.0212 = 1.0212 0.021 = 1.000022 V
df (v S ) 2.2423
dv S vS =1.0212
El mtodo tambin necesita un criterio de finalizacin, o sea, que como teoricamente slo en un nmero infinito
de iteraciones podemos obtener un error igual a cero, debemos establecer cual es un error aceptable para nuestra
aplicacin. En este caso, vemos que para la tercera iteracin tenemos un error bastante pequeo, por lo que podemos
aceptarla como solucin. En general, se calcula la diferencia entre la iteracin actual y la anterior, y cuando esta
diferencia sea menor que cierto valor predeterminado, diremos que el mtodo ha convergido, y la iteracin actual
ser nuestra solucin.

Mtodo grfico

Si contamos con las grficas de la caracterstica i/v del dispositivo, podemos hallar el punto de funcionamiento en
forma grfica. Cuando un dispositivo trabaja en un circuito, este le impone limitaciones en cuanto a los posibles
puntos de funcionamiento. Por ejemplo, si tenemos un circuito equivalente de Thevening como el de la figura 2.2
b), podemos concluir que cualquieras que sean las caractersticas del dispositivo que acta como carga (en este caso
el dispositivo de ley cuadrtica), el voltaje entre sus terminales no puede ser mayor que 6 V (a menos que sea un
dispositivo activo, el cual no es el caso). Otra limitacin es que la corriente que circula por la carga no puede ser
4
mayor que 6 V/5 k = 1.2 mA, que es el caso limite cuando la resistencia de carga es nula. El conjunto de los
posibles puntos de funcionamiento que resultan de las restricciones que impone el circuito a la carga, sin importar
las caractersticas de ella, la llamamos recta de carga; los posibles puntos forman una recta pues el circuito al que
est conectada la carga es un sistema lineal, de otra forma, los posibles puntos podran formar lugares geomtricos
distintos a una recta.
Si trazamos la recta de carga, considerando lo explicado en el prrafo anterior, y la intersectamos con la
caracterstica i/v del dispositivo, podemos obtener en forma grfica el punto de funcionamiento, como en la figura
2.3.
iS (mA)

vS (V)

Fig. 2.3. Punto de funcionamiento segn el mtodo grfico

Mtodo de linealizacin por tramos

An cuando la caracterstica i/v de la carga sea una funcin no lineal, podemos analizar el sistema como si fuera
lineal si consideramos la caracterstica como dividida en tramos, y para cada tramos hallamos un circuito
equivalente lineal con un comportamiento similar al de la carga en ese intervalo. Por ejemplo, la caracterstica i/v
del dispositivo de ley cuadrtica, la podemos dividir en intervalos, como en la figura 2.4, y hallar para cada uno de
los intervalos una funcin lineal equivalente. En la figura 2.5, se muestran los tramos lineales productos de la
linealizacin de la figura 2.4.

iS (mA)

V1 V2 V3 vS (V)

Fig. 2.4. Linealizacin por tramos


5

iS (mA) iS (mA)

Para vS < 0 Para 0 < vS < V1

1/R1

vS (V) V1 vS (V)

iS (mA) iS (mA) Para V2 < vS < V3


Para V1 < vS < V2

1/R2 1/R3

V1 V2 vS (V) V2 V3 vS (V)

Fig. 2.5. Tramos lineales

Cada uno de estos tramos corresponder a una recta, con pendiente igual a la conductancia del circuito
equivalente, y un desplazamiento en el eje vS , que corresponde a una fuente de tensin en el circuito equivalente.
Por lo tanto, podemos definir tantos tramos como deseemos en la linealizacin, y a cada uno de ellos asociamos un
circuito equivalente correspondiente a una resistencia y una fuente de tensin, como se muestra en la figura 2.6.
...
Do D1 D2 Dn

Ro R1 R2 Rn

Vo V1 V2 Vn
...
Fig. 2.6. Estructura del circuito equivalente
Para hallar el valor de la pendiente de la recta, y por lo tanto de la resistencia en el circuito equivalente, podemos
derivar la ecuacin del dispositivo en uno de los puntos del intervalo, o simplemente hallar las ecuaciones de las
rectas mediante la ecuacin punto pendiente. Sabemos que para el intervalo cero, R0 = . Para el intervalo 1, V1 =
0Vy
0.4356 0 1
m1 = = 0.66 mmho R 1 = = 1.5152 k
0.66 0 m1
1.706 0.4356
para el intervalo 2, V2 = 0.66 V y m2 = = 1.96 mmho
1.3 0.66
para obtener esta pendiente, hay que aadir a R1 una resistencia en paralelo de
1
= m2 m1 = 1.3 mmho R 2 = 769.2
R2
1 3.61 1.706
para el intervalo 3, V3 = 1.3 V y = = 3.2 mmho R = 312.5
R 1.9 1.3
6
y para obtener esta pendiente, hay que aadir a R2 una resistencia en paralelo de
1
= m3 m2 = 1.24 mmho R 3 = 806.5
R3
Para analizar el circuito de la figura 2.2b mediante el mtodo de linealizacin por tramos, sustituimos el
dispositivo no lineal por su modelo lineal. Suponemos que el dispositivo opera en un punto tal que V2 < vS < V3 , y
por lo tanto estarn conduciendo los diodos D1 y D2, mientras D3 estar polarizado en inverso. Luego, la tensin vS
est dada por
6 V 6 .66
+ 2 +
5k R2 5 k 769.2
vS = = = 0.9528 V
1 1 1 1 1 1
+ + + +
5 k R 1 R 2 5 k 1.5152 k 769.2
Sin embargo, conocemos la solucin dada por el mtodo analtico, de donde concluimos que el error cometido fu
de = 1 - 0.9528 = 0.1699, o sea, un error del 4.96 %, lo que puede ser considerable para algunas aplicaciones.
Esto se justifica pues es precisamente alrededor de vS = 1 donde se comete el mayor error de aproximacin, o sea,
donde hay mayor diferencia entre la aproximacin por tramos y la caracterstica del dispositivo; para reducir el error
podemos aumentar el nmero de tramos. Hagamos la linealizacin en el tramo nmero dos tomando la tangente a la
caracterstica del dispositivo en vS = 1, y deberamos obtener un error nulo.

D1 D2 D3

1.5152 769.2 806.5

0V 0.66 V 1.3 V

Fig. 2.7. Circuito equivalente del dispositivo de la figura 2.4

Sabemos que
diS diS
m= = 2v S . Para el segundo intervalo, sea V = 1 m2 = = 2 mmho.
dv S vS =V
dv S vS =1
por lo tanto, para obtener esta pendiente, hay que aadir a R1 una resistencia en paralelo de
1
= m2 m1 mmho = 1.34 R 2 = 746.3
R2
pero el valor de V1 tambin ha variado. Para hallar el nuevo valor, si queremos dejar inalterado el primer tramo,
debemos hallar la interseccin de las rectas de los tramos 1 y 2, este punto es (0.7463 V, 0.5569 mA), o sea, V2 =
0.7463. Luego, vS est dado por:
6 V2 6 .7463
+ +
5 k R2 5 k .7463
vS = = =1V
1 1 1 1 1 1
+ + + +
5 k R 1 R 2 5 k 1.5152 k .7463
el cual es el resultado que esperabamos.
Note que para usar el mtodo de linealizacin por tramos, debe tenerse al menos un estimado del punto de
funcionamiento, por lo que debemos tener una idea de cual es la solucin. Normalmente en el anlisis de circuitos
usando este mtodo, se hace una prediccin del intervalo en el que est ubicado el punto y se hace el anlisis; si el
resultado est acorde con la prediccin, esa es la solucin, sino , se debe hacer una nueva prediccin y repetir el
anlisis. Este es un proceso iterativo, que concluye cuando la solucin y la prediccin concuerden.
7
Diodos de unin pn

Como hemos indicado en el tema I de este curso, un diodo est constituido por dos uniones, una p y una n.
Cuando se le aplica un voltaje externo, las concentraciones de portadores en las fronteras de la unin varan
exponencialmente con el voltaje aplicado, haciendo que la corriente a travs del diodo sea igual a
vD / VT
I D = I S (e 1) = I S (e vD 1) (2.7)
donde:
IS : Corriente de saturacin (entre 10-8 y 10-14 A para diodos de Silicio)
: Coeficiente de emisin. Toma en cuenta la recombinacin en la regin de agotamiento y depende del
semiconductor y la corriente de funcionamiento. Para diodos discretos con una corriente de 10 mA, = 2, para
diodos integrados de silicio, = 1.
VT = Voltaje equivalente trmico; VT = kT/q .
Donde:
K = 1.381 10-23 Joules/K (constante de Boltzman)
q = 1.602 10-19 C (carga del electrn
T = Temperatura en K (K = C + 273)
Luego, VT T/11600 25 mV a 300 K.
Para el siguiente circuito simple con un diodo de unin pn como carga, hallemos el punto de funcionamiento
mediante los diferentes mtodos estudiados. Supongamos que el diodo tiene las siguientes caractersticas:IS = 1x10-5
mA, = 2 y T = 300 K.

10 k 5 k
iD iD

+ +
12 V 10 k 6V vD
vD
- -

a) b)
Fig. 2.8. a) circuito simple con diodo de unin pn como carga b) equivalente de Thevening

Mtodos de anlisis

Mtodo analtico

La recta de carga permanece igual que cuando usamos el mtodo grfico para analizar el circuito con el
dispositivo de ley cuadrtica como carga, ya que la recta de carga no depende de ella. Sin embargo, al combinarla
con la ecuacin caracterstica del dispositivo, obtenemos una solucin distinta.
I (e vD / VT 1)
S
iS = 6 v 0.2v D + I S e vD /VT 1.2 = 0
S

5
Note que no es posible hallar una solucin en forma cerrada para la ecuacin anterior, por lo que, si deseamos
usar el mtodo analtico, debemos recurrir a un mecanismo de bsqueda, como el de Newton-Raphson.
sustituyendo para VT = 25 mV, e IS, tenemos que
df (v D )
f (v D ) = 0.2v D + 1x10 5 e 20vD 1.2 y = 2 x10 4 e 20vD + 0.2
dv D
Inicializando en x0 = 1.5 V y despus de 26 iteraciones, observamos que el algoritmo converge a x26 =
0.57968210096134 V.
8
Mtodo grfico

Para hallar la solucin por medio del mtodo grfico, seguimos el mismo procedimiento que cuando analizamos el
circuito con el dispositivo de ley cuadrtica, o sea, trazamos la curva caracterstica del dispositivo y la recta de carga
en la misma grfica, la interseccin de ambas curvas nos d el punto de funcionamiento. Una vez ms, el mtodo
grfico presenta el inconveniente de que la precisin de la solucin est limitada por la resolucin de la grfica y
por los instrumentos de medicin, as como los errores de apreciacin del observador. Por otra parte para la mayora
de las aplicaciones prcticas, el error cometido es intrascendente. El resultado obtenido es de iS = 1.0841 mA y vS =
0.5796 V.

Mtodo de linealizacin por tramos

Para aplicar este mtodo debemos primero hallar linealizar por tramos la curva i/v del dispositivo, lo que podemos
hacer de la siguiente forma: si tenemos la expresin de iD en funcin de vD , la derivamos y evaluamos en distintos
puntos. Sabemos que para nuestro diodo (figura 2.10)
di D
= 2 x10 4 e 20vD mA
dv D
df (v D )
pero mi =
dv D v
D = Vi

si evaluamos en vS = 0.4, 0.5 y 0.55 V, tenemos que m1 = 0.5962 mmho R1 = 1.6773 k; m2 = 4.4053 mmho y
m3 = 11.976 mmho. Luego
1
= m2 m1 = 3.8091 mmho R 2 = 262.5
R2
y para el intervalo 3
1
= m3 m2 = 7.5708 mmho R 3 = 132.1
R3

iS (mA)

vS (V)

Fig. 2.9. Punto de funcionamiento segn el mtodo grfico para un


circuito con diodos

Calculamos los valores de V1 , V2 y V3 , buscando el punto de interseccin entre las rectas de los intervalos. De
esta forma obtenemos V1 = 0.35 V, V2 = 0.4657 V y V3 = 0.5291 V. El modelo para nuestro diodo entonces ser
9

1.6773 k 262.5 806.5

0.35 0.4657 0.5291

Fig. 2.10. Circuito equivalente del diodo utilizado

iS (mA)

vS (V)

Fig. 2.11. Linealizacin por tramos mediante diferenciacin de la


caracterstica i/v
5 k

1.6773 k 262.5 132.1


6V

0.35 0.4657 0.5291

Fig. 2.12. Circuito equivalente de la figura 2.8b.

Supongamos que la solucin es tal que 0.4657 < vS < 0.5291, de donde estarn activas las dos primeras ramas del
modelo, y
6 V V 6 0.35 0.4657
+ 1+ 2 + +
5 k R 1 R 2 5 k 1.6773 k 262.5
vS = = = 0.691 V
1 1 1 1 1 1
+ + + +
5 k R1 R 2 5 k 1.6773 k 262.5
pero este resultado va en contra de nuestra suposicin inicial; como asumimos, en funcin de esa suposicin, que la
rama 3 estara inactiva, y la solucin contradice esa hiptesis, debemos concluir que erramos en la suposicin inicial
y por lo tanto la solucin no es vlida, ya que aplicamos un modelo inadecuado para el dispositivo en el rango en
10
que opera. Supongamos ahora que vS > 0.529, por lo que las tres ramas estarn activas, y el punto de
funcionamiento del dispositivo est dado por
6 V1 V2 V3 6 0.35 0.4657 0.5291
+ + + + + +
5 k R 1 R 2 R 3 5 k 1.6773 k 262.5 132.1 = 0.5904 V
vS = =
1 1 1 1 1 1 1 1
+ + + + + +
5 k R1 R 2 R 3 5 k 1.6773 k 262.5 132.1
Este resultado est de acuerdo con nuestra suposicin, luego, podemos tomarlo como vlido. Podemos observar
que la solucin obtenida mediante el mtodo de linealizacin por tramos presenta un error del 1.84 % respecto a la
solucin analtica. Note que la solucin est ubicada en un punto donde nos alejamos de la curva original al
linealizar, por lo tanto, si queremos aumentar la precisin, debemos aadir al menos un tramo en esa zona.

Diodo Zener

Tiene propiedades simulares a las de un diodo de unin pn. En la direccin de polarizacin directa, el zener
obedece la caracterstica exponencial normal v/i, dada por
iZ = I s (e vZ / VT 1) para v Z > 0
En la regin de polarizacin inversa, se comporta como una unin pn hasta el voltaje VZK (voltaje zener), donde
la corriente comienza a fluir en direccin inversa. Est elaborado dopando fuertemente las regiones p y n, lo que
produce un gran campo interconstituido . En polarizacin inversa, este campo se incrementa, y los electrones de
enlace son arrancados de sus tomos (ruptura zener) o colisionan con otros tomos, arrancando a los electrones de
estos tomos de sus enlaces y formando iones (ruptura de avalancha). La mayoria de los zener utiliza ruptura por
avalancha, siendo solamente los que tienen un voltaje zener por debajo de los 6 V los que utilizan la ruptura zener.
Si la disipacin de energa en el zener no excede un valor mximo permitido (que depende del tamao, forma y
capacidad de disipacin de calor del zener), el proceso de ruptura inversa no daa al dispositivo.
iZ (mA)
iZ
+

vZ

-
Regin de
polarizacin directa

-VZK - Is
V vZ (V)

Regin de
polarizacin inversa

Regin de
ruptura
inversa
Fig. 2.13. Diodo zener a) smbolo b) caracterstica i/v

Ejemplo: Utilizando un diodo zener, disee un circuito de reduccin de voltaje que permita un radio porttil,
diseado para ser alimentado por una batera portatil de 9 V, sea alimentado por una batera de automvil, que
puede variar en un rango de 12 a 13.6 V, dependiendo de la corriente consumida. La radio requiere de un mximo
de 0.5 W de energa a todo volumen.
11
R1
iL
iZ
+ +
Vbat VZK vL
- -

Fig. 2.14. Circuito simple con regulacin por zener


Como la radio est diseada para ser alimentada por bateras porttiles de 9 V, entonces, vL = 9 V. Por lo tanto, si
usamos el circuito de la figura 2.14, debemos seleccionar un zener tal que VZK = 9 V. Por otra parte, la potencia
mxima (a todo volumen) es de 0.5 W, as que
P 0.5 W
I Lmax = Lmax = = 55.56 mA
vL 9V
Para que el zener acte como regulador, debe circular a travs de l una corriente mnima. En la figura 2.13 se
puede observar que si el voltaje entre los terminales del zener es mayor que -VZK (menor en mdulo que VZK), ste
sale de la regin de ruptura inversa y entra en la regin de polarizacin inversa, con una corriente Is , donde no
efecta labores de regulacin, ya que el voltaje entre sus terminales es menor a 9 V y no es capaz de drenar la
corriente excedente de la carga. Asi que debe circular una corriente mayor que cero por el zener cuando est
actuando como regulador; el valor de ella vara entre dispositivos, pero se puede tomar un valor de 1 mA para la
mayora de los zener. Luego, sea IZmin = 1 mA. Adems
V vL
I 1 = bat e I1 = i L + iZ
R1
vemos que I1 vara con Vbat , pero el valor de esta tensin vara entre 12 y 13.6 V, entonces que valor de Vbat
debemos tomar para calcular I1?. La respuesta es que depende de para que usamos I1. Tengamos en cuenta que por
R1 circula la corriente que alimenta la carga, y por lo tanto, si queremos asegurar que la corriente de carga sea de,
por ejemplo, 55.56 mA, debemos pensar en el peor de los casos, esto es, cuando la tensin en la bateria caiga a 12
V, en cuyo caso I1 ser menor que cualquier otro, y si el valor de la bateria fuese mayor de 12 V, la corriente
excedente a 55.56 mA que circule por I1 se drenar por el zener. Luego
12 9
I 1min = e i Zmin = I 1min i Lmax = 1 mA
R1
12 9
55.56 = 1 R 1 = 53 51
R1
la aproximacin de R1 a 51 la hacemos para especificar un valor estndar de resistencia en el diseo. Pudimos
haber aproximado a 56 , pero si aumentamos la resistencia al aproximarla, obtendremos una corriente menor a la
especificada, lo que no es conveniente en este caso. Por lo tanto, la aproximacin correcta es para un valor por
debajo del calculado.
Calculemos la corriente mxima en el zener
13.6 9
i Zmax = I1max i Lmin = 0 = 90.2 mA
51
y la potencia en el zener ser
PZmax = I Zmax VZK = 0.8118 W
la potencia disipada en R1 es
(13.6 9) 2
PR1max = = 0.4149 W
51
Una solucin al problema es: Zener con VZK = 9 V y 1 W. Resistor de 51 y 0.5 W.
12
Circuitos Recortadores (Limitadores)

Los circuitos recortadores se emplean para seleccionar la parte de una onda arbitraria que est por encima o por
debajo de un nivel de referencia.
En la figura 2.15 se muestra un circuito recortador y funcin de transferencia del sistema y seales de entrada y
salida. Empleando el modelo lineal aproximado, se obtiene la caracterstica de transferencia mostrada de la
siguiente forma. Si el diodo no conduce la tensin en sus terminales ser vD < V y vi < V + VR. Por otra parte, con
el diodo bloqueado no hay corriente en R y vo = vi. Para vi > V + VR

vo
vo Rf
Rf + R

V + VR

vi t
V + VR

vi R
+

+
vi vo
-
VR
-

t
Fig. 2.15. Circuito recortador con diodo

R R
+ +

+ Rf
+
vi vo vi vo
- -
VR + V
- -
a) b)

Fig. 2.16. Circuitos resultantes en funcin de los estados del diodo


13
vi R vo
+
VR
+
t vi vo t
- VR

-
a)

vi R vo
+
VR
+
t vi vo t
- VR

-
b)
vi R vo
+

+
t vi vo t
- -VR -VR
-
c)

vi R vo
+

+
t vi vo t
- -VR -VR

-
d)

Fig. 2.17. Circuitos recortadores con diodo

En la figura 2.17 se muestra varios circuitos recortadores o limitadores. Las figuras 2.17 a) y c) corresponden a
recortadores de la parte superior de la seal de entrada, variando entre ellas solamente el nivel de referencia, como
en c) el nivel es ms bajo, el diodo conducir para valores superiores a VR ; el funcionamiento de ambos circuitos
es idntico. Las figuras 2.17 b) y d) corresponden a recortadores del nivel inferior de la seal, variando entre ellas
solamente el nivel de referencia.
El recorte a dos niveles se puede conseguir combinando los circuitos de la figura 2.17 o utilizando diodos zener,
con lo que se logran circuitos ms sencillos, como en la figura 2.18.
La fijacin consiste en desplazar la seal de entrada de tal forma que quede montada sobre un nivel DC. La figura
2.19 muestra un circuito sencillo de fijacin. Cuando se conecta la seal de entrada, podemos suponer que el
capacitor C est descargado, y durante el intervalo en que la seal de entrada es positiva, el capacitor se cargar
hasta un voltaje Vm VR, donde Vm es el voltaje pico de la seal de entrada. En lo sucesivo el capacitor no tendr
una ruta por la cual descargarse, as que mantendr su carga y la salida estar dada por Vi VC = Vi (Vm VR), o
14
sea, una rplica de la entrada desplazada en Vm VR , o sea, fijada en VR. Podemos tambin fijar la seal a un nivel
superior si cambiamos la polaridad del diodo.

vi R vo
+
VZK2
+ DZ1
t vi vo t
- DZ2 -VZK1

Fig. 2.18. Circuito recortador de dos niveles con diodos zener

C
vi vo
+

+ VR
t vi vo t
-
VR
-

Fig. 2.19. Circuito fijador

Circuitos Rectificadores

La funcin de estos circuitos es cambiar un voltaje de entrada bipolar en un voltaje de salida unipolar.

Rectificador de media onda

Se puede consturir un circuito rectificador partiendo de cualquier elemento que solamente permita el flujo de
corriente en una direccin. El tipo ms sencillo es el rectificador de media onda.
Si vi > V rd V
+

+
vi Carga vo
D
-
+
-
+ Si vi < V
vi Carga vo
- +

+
- Carga
a) vi vo
-

-
b)

Fig. 2.20. Circuito rectificador de media onda a) diagrama circuital b)


circuitos equivalentes
15

RL
(vi V ) para vi > V
Si la carga es resistiva, v o = R L + rd
0 para vi < V

La grfica de la funcin de transferencia del rectificador de media onda se muestra en la figura 2.21

vo RL
R L + rd

V vi

Fig. 2.21. Funcin de transferencia del retificador de media onda


de la figura 2.20 con una carga resistiva
D
+

RL
vi vo

Fig. 2.22a. Circuito rectificador de media onda con un capacitor en paralelo a una carga resistiva

vo
Diodo apagado. Capacitor
descargndose
Vm
V m V
A Vrizo
B C

Diodo conduciendo. t
Capacitor cargndose

-Vm

Fig. 2.22b. Voltaje en la carga para el rectificador de media onda de la figura 2.20

La finalidad del capacitor de la figura 2.22a es proporcionar corriente a la carga durante aquellos intervalos en que
el diodo tiene polarizacin inversa. El capacitor se vuelve a cargar durante los intervalos en los cuales el diodo
conduce. En la figura 2.22b se muestran la seales de entrada y salida aplicadas al circuito de la figura 2.22a;
durante el primer cuarto de ciclo de la seal senoidal, el diodo estar polarizado en directo y el capacitor se cargar
con una constante de tiempo dada por la resistencia del diodo, que tpicamente es tan corta que la carga del
16
capacitor puede considerarse como instantnea. Cuando el voltaje de entrada llega a su valor pico Vm, el capacitor
estar cargado al valor pico del voltaje de entrada menos el voltaje umbral del diodo V. Durante la porcin negativa
de la seal de entrada, el capacitor no se carga a travs del diodo, ya que este est polarizado en inverso, pero si se
descarga a travs de la carga, proporcionndole corriente; la constante de tiempo de descarga generalmente es
mucho mayor que la de carga, por lo que la seal de salida tiene la forma de la lnea continua presentada en la figura
2.22b. La diferencia entre los valores mximo y mnimo de voltaje a la salida se llama voltaje de rizo. En una fuente
de alimentacin bien diseada, el capacitor ser lo suficientemente grande para que entre los perodos de recarga su
voltaje baje en forma mnima hacia la carga, y el voltaje visto por la carga se conserve aproximadamente constante.
Si la carga es una resistencia de valor RL, en el intervalo durante el capacitor se descarga, el diodo estar en
polarizacin inversa y el capacitor quedar aislado de todo, excepto de la carga. Si hacemos coincidir el eje del
tiempo con el inicio del ciclo de descarga del capacitor, la reduccin de voltaje del capacitor puede quedar descrita
mediante la siguiente ecuacin.
t / R LC
vC (t ) = (Vm V )e (2.8)
Conforme el tiempo avanza, el voltaje del capacitor sigue reducindose, hasta que vi(t) pueda otra vez aplicar
polarizacin directa al diodo. Esta transicin ocurre en el punto B de la figura 2.22, y el capacitor se vuelve a cargar
hasta Vm V .
La diferencia entre el voltaje de descarga del capacitor y la forma de onda de entrada rectificada (punto A de la
figura 2.22b) no ocurre exactamente en el pico vi. El punto exacto lo podemos calcular tomando en cuenta que
dv v
i D = iC + i L = C L + L (2.9)
dt RL
si hacemos coincidir el eje de tiempo con el punto A, la ecuacin 2.9 se convierte
d (Vm cos wt V ) Vm cos wt V V cos wt V
iD = C + = wCVm sen wt + m (2.10)
dt RL RL RL
pero normalmente para circuitos de fuente de alimentacin, Vm>>V , por lo que podemos despreciar el ltimo
trmino. Si resolvemos esta ecuacin para iD = 0 (que corresponde al momento donde comienza la descarga),
tenemos que
1
tan 1
1 wR L C
tan( wt1 ) = t1 = (2.11)
wR L C w
por ejemplo, para RL = 200 , w = 120 rad y C = 1000 F, tenemos que t1 = 35.2 s. Si tomamos en cuenta que el
perodo de la seal usada es de 16.7 ms, t1 solo representa el 0.21% del perodo de la seal.

Circuito demodulador AM

En una transmisin de radio AM la amplitud de la onda de alta frecuencia (portadora) vara de acuerdo con la
informacin de audio que se transmite. Este proceso se denomina amplitud modulada. Puede verse una onda as
Seal demodulada

Envolvente (informacin) Portadora de alta frecuencia

Fig. 2.23. Onda modulada en amplitud y seal de audio detectada


17
modulada en la figura 2.23. La informacin de audio est contenida en la envolvente (el lugar geomtrico de los
valores de pico) de la onda modulada. El proceso de extraccin de la seal de audio se denomina demodulacin.

Con un rectificador de media onda como el de la figura 2.22 y usando la seal modulada como entrada, la salida
es la curva sealada con trazo ms grueso en la figura 2.24, bajo el supuesto que la constante de tiempo se haya
escogido adecuadamente, o sea, RLC debe ser bastante pequea para que, cuando la envolvente decrezca en
amplitud, la diferencia de potencia entre los extremos de C disminuya con suficiente rapidez para seguir a la
envolvente, pero lo suficientemente grande para no introducir excesivo rizado.

Rectificadores de onda completa

Una forma de dividir a la mitad el rizo de una fuente de alimentacin, sin aumentar su capacitancia, involucra el
uso de la rectificacin de onda completa, de tal forma que se pueda utilizar tambin la porcin negativa de la seal
de entrada para recargar el capacitor.
En el rectificador de onda completa con derivacin central, el circuito es alimentado por el embobinado de un
transformador, como en la figura 2.24 b). Cada mitad del secundario con derivacin central es responsable de
alimentar uno de los diodos rectificadores. El diodo D1 se pone en polarizacin directa y carga al capacitor durante
la mitad positiva del ciclo de voltaje de entrada, mientras el dido D2 lo hace durante la parte negativa del ciclo.
Advierta que la polaridad de ambos embobinados secundarios est en la misma direccin. En una fuente con
rectificador de onda completa, el capacitor es recargado durante las porciones tanto positiva como negativa del
ciclo, por lo tanto el capacitor reduce su voltaje aproximadamente slo durante la mitad del perodo de la seal. El
voltaje de rizo tiene aproximadamente la mitad del rizo de una fuente de media onda para la misma corriente de
carga y la misma frecuencia de voltaje de entrada.
Otra forma de lograr la rectificacin de onda completa es mediante el puente rectificador, que se muestra en la
figura 2.24 c). Durante el semiciclo positivo de la seal de entrada, los diodos D1 y D4 conducen y los diodos D2 y
D3 actan como circuitos abiertos. Durante el semiciclo negativo, se invierte la situacin y son los diodos D2 y D3
los que conducen, estando inactivos D1 y D4. Note que no importa que pareja de diodos conduzca,la polaridad del
voltaje de salida siempre es positiva segn est definida en la figura.

Fuente de alimentacin con carga no resistiva

En la mayor parte de las aplicaciones electrnicas, la carga no es un resistor simple. Lo ms probable es que se
trate de un circuito o una red electrnica compleja, que imponga sobre las terminales de la fuente de alimentacin
un conjunto de condiciones de carga que varan con el tiempo, sin embargo, son aplicables los mismos principios
bsicos. La corriente utilizada por muchos circuitos electrnicos es una funcin del tiempo que varan lentamente,
En estas condiciones, la corriente de carga puede considerarse como constante durante varios ciclos de vi. Cuando la
corriente de carga es constante, se puede deducir el descenso de voltaje el capacitor durante su intervalo de descarga
directamente de la relacin v/i del capacitor
dv desc arg a (t ) i L
= (2.12)
dt C
donde iL es la corriente en la carga y vC(t) es el voltaje en el capacitor. Luego, el voltaje del capacitor en funcin del
tiempo est dado por
i
vC (t ) = Vmax v descaga (t ) = Vmax L t (2.13)
C
donde Vmax es el voltaje pico de carga del capacitor. Por lo tanto, la reduccin del voltaje en el capacitor, que nos d
el voltaje de rizo, est dada por
i
Vrizo = v desc arg a = L T (2.14)
t = T C
donde T es el perodo de la seal de entrada para un rectificador de media onda, y el perodo medio para un
rectificador de onda completa.
18
D RL
vo
+ R L + rd
+ +

vi
RL
vlinea vo
- -
-
a) V vi

D1 RL RL
vo
+ + R L + rd R L + rd
+
vi
vlinea - RL
+ vo
vi D2
- -
- vi
b) -V V

RL vo RL
+ + D1 R L + 2rd R L + 2rd
D3 +
vlinea vi
D4 D2 RL
- - vo

-2V 2V vi
- c)

Fig. 2.24. Rectificadores de a) media onda b) onda completa con derivacin


central c) onda completa con puente rectificador
Ejemplo: Disee una fuente de alimentacin con un regulador zener y un puente rectificador, que proporcione 10 V
de salida y una corriente de 50 mA a la carga. Asuma que en el puente rectificador se utilizan diodos ideales (rd = rz
= 0) con V = 0.6 V.

Solucin
En primer lugar, podemos establecer que el diodo zener debe ser tal que su tensin zener VZ = 10 V, ya que este es
el voltaje que se va a regular, usando el circuito de la figura 2.25. La corriente mnima de regulacin de los zener
rara vez es mayor a 1 mA, por lo que podemos tomar este valor; si se desean valores ms exactos, se puede recurrir
a los datos proporcionados por los fabricantes. Despreciaremos la resistencia dinmica del zener. La relacin del
transformador se determina tomando en cuenta el voltaje pico necesario en el secundario para obtener el voltaje pico
al que se carga el capacitor. El voltaje en el capacitor est dado por los 10V de salida ms la caida de tensin a
travs de R1 , por lo que es conveniente en primer instancia darle un valor algo mayor a 10V; si V = 0.6 V, entonces

I1
n:1 R1 iL
+
+ + + IZ +
120 Vrms vi
60 Hz VZ Carga
-
C1 vC
- vL
- -

Fig. 2.25. Fuente de alimentacin con puente rectificador y regulador zener


19
120
n = 10 V p = 2 = 17 V y el voltaje pico en C ser Vmax = V p 2V = 15.8 V ,
10
sabemos que I 1 = I L + I Z = I Lmax + I Zmin = I Lmin + I Zmax ya que cuando la carga exija la mxima corriente, la
corriente en el diodo debe ser mayor o igual que la corriente IZmin, de tal forma que continue regulando an en esa
situacin. Cuando la corriente en la carga sea mnima, el diodo zener debe ser capaz de drenar una corriente IZmax.
Entonces
I 1 = I Lmax + I Zmin = (50 + 1) mA = 51 mA
una vez que tengamos la corriente I1, como conocemos la caida de tensin en R1, podemos hallar su valor
V V Z 15.8 10
R 1 = max = 114
I1 51
pero este no es un valor comercial de resistor, asi que debemos aproximar nuestro resultado, pero siendo cuidadosos
de cumplir an con los requerimientos cuando hagamos la aproximacin. Sea R1 = 120 , entonces
15.8 10
I1 = = 48.33 mA
120
valor que est por debajo de la corriente necesaria. Hemos aproximado por arriba el valor de R1, de 114 a 120 ,
limitando asi la corriente a un valor por debajo del especificado. Eso significa que debemos aproximar R1 a un valor
por debajo de 114 . Sea R1 = 110 , entonces
15.8 10
I1 = = 52.72 mA
110
que es mayor a 51 mA.
En el circuito de la figura 2.25 ya tenemos especificados el valor de R1 y VZ. Nos queda por especificar la potencia
que soportan el zener y R1, asi como el valor de C. Calculemos la potencia mxima en el zener
I Zmax = I 1 I Lmin = 52.72 0 = 52.72 mA
Luego, la potencia mxima disipada por el zener ser
PZ = VZ I Zmax = 10 x52.72 = 0.5272 W
y la potencia disipada en R1
PR1 = I 1 ' ' (Vmax VZ ) = 305.78 mW
Calculemos C en funcin del rizo. Sabemos que
dv 1 1
iC = C C vC = T iC dt = T I 1dt
dt C C
I1
si I1 es constante, entonces vC = T . Como usamos un rectificador de onda completa, T = T/2; luego,
C
I1 T
vC = , lo que significa que hay una reduccin de ese valor durante la descarga, por lo tanto, el voltaje de rizo
C 2
est dado por esa caida y
IT
C= 1
2Vrizo
Hasta ahora hemos asumido que I1 es constante, sin embargo, sabemos que, a pesar que la regulacin por zener
nos permite drenar la corriente que no utilice la carga, esta an es funcin del voltaje en el condensador, y que este
baja hasta un valor mnimo vCmin, lo que provoca el voltaje de rizo. Podemos calcular el rizo mximo permitido de
tal forma que I1 nunca sea menor a 51 mA. Luego
vCmin 10
= 51 vCmin = 15.61 = Vmax Vrizo Vrizo = 0.19 V
R1
que representa el voltaje de rizo mximo permitido. Entonces
(51 mA) x(16.7 ms)
C= = 2.2413 mF
2 x0.19 V
sea C = 2.4 mF, entonces, el rizo ser
20
(51 mA) x(16.7 ms)
Vrizo = = 177.44 mV
2 x 2.4 mF
y la corriente por R1 ser
v min 10 Vmax Vrizo 10
I1 = = = 51.1 mA
110 110
o, para ser ms exactos, podemos resolver el siguiente sistema de ecuaciones:

Vmax Vrizo 10
I 1 = R1 V Vo
Vrizo = max
V = I 1 T 2CR1
+1
T
rizo
C 2
y el resultado es:
Vrizo = 177.8 mV e I 1 = 51.11 mA .

Resultado
Capacitor C = 2.4 mF
Zener con VZ = 10 V y con capacidad de disipar hasta 1 W de potencia
Resistor de 110 y con capacidad de disipar hasta 0.5 W de potencia

Si tomamos en cuenta que la tolerancia de la resistencia podria generar una situacin en que la corriente I1 est
por debajo de los 51 mA especificados. Si la tolerancia de R1 es de 5%, vemos que R1 puede tomar valores desde
R1 = R1(1.05) = 115.5 hasta R1 = R1(0.95) = 104.5 . Si R1 = 115.5 ,
15.8 10
I1 ' = = 50.22 mA < 51 mA
115.5
por lo tanto, el valor de 110 con una tolerancia de 5% no nos sirve. Sea R1 = 100 .
Entonces
R 1 ' = R 11.05 = 105 ; R 1 ' ' = R 1 0.95 = 95 y
15.8 10 15.8 10
I1 ' = = 55.52 mA > 51 mA; I 1 ' ' = = 61.05 mA > 51 mA
105 95
luego, en el peor de los casos, en que R1 = 105 , la corriente que circula por esa resistencia ser mayor a la
necesaria para suministrar 50 mA a la carga y mantener al zener regulando.

En el circuito de la figura 2.25 ya tenemos especificados los valores de R1 y su tolerancia, as como VZ. Nos queda
por especificar la potencia que soportan el zener y R1, asi como el valor de C. Calculemos la potencia mxima en el
zener
I Zmax = I 1 ' ' I Lmin = 61.05 0 = 61.05 mA
hemos tomado el valor de I1 por representar el peor de los casos. Luego, la potencia mxima disipada por el zener
ser
PZ = V Z I Zmax = 10 x61.05 = 0.61 W
y la potencia disipada en R1
PR1 = I 1 ' ' (Vmax VZ ) = 0.354 W
Calculemos C en funcin del rizo. Sabemos que
dv 1 1
iC = C C v C = T iC dt = C T I1dt
dt C
21
I1
si I1 es constante, entonces vC = T . Como usamos un rectificador de onda completa, T = T/2; luego,
C
I1 T
vC = , lo que significa que hay una reduccin de ese valor durante la descarga, por lo tanto, el voltaje de rizo
C 2
est dado por esa caida y
IT
C= 1
2Vrizo
Hasta ahora hemos asumido que I1 es constante, sin embargo, sabemos que, a pesar que la regulacin por zener
nos permite drenar la corriente que no utilice la carga, esta an es funcin del voltaje en el condensador, y que este
baja hasta un valor mnimo vCmin, lo que provoca el voltaje de rizo. Podemos calcular el rizo mximo permitido de
tal forma que I1 nunca sea menor a 51 mA. Luego
vCmin 10
= 51 vCmin = 15.355 = Vmax Vrizo Vrizo = 0.445 V
R1 '
que representa el voltaje de rizo mximo permitido. Si establecemos que Vrizo = 0.4 V, entonces
(51 mA) x(16.7 ms)
C= = 1.0625 mF
2 x0.4 V
sea C = 1.2 mF, entonces, el rizo ser
(51 mA) x(16.7 ms)
Vrizo = = .3542 V
2 x1.2 mF
y la corriente por R1 ser
v 10 Vmax Vrizo 10
I 1 ' = min = = 51.9 mA
105 105
Note que asumimos que la corriente I1 era constante para calcula la capacitancia, pero como el rizo causa una
variacin en esta corriente, nuestro calculo es aproximado. Sin embargo, la diferencia entre el valor de I1 usado para
calcular C y el resultante producto del rizo varia en un 1.73%, por lo que podemos concluir que nuestro calculo es
bastante exacto. Si se requiere un mayor nivel de precisin, se puede iterar sucesivamente en el clculo de C con el
valor I1 calculado en funcin del rizo, o se puede resolver el siguiente sistema de ecuaciones:

Vmax Vrizo 10
I 1 = 105 V Vo
Vrizo = max
V = I 1 T 2CR1
+1
rizo C 2 T
resultando:
Vrizo = 360.5 mV e I1 = 51.8 mA .
Resultado
Capacitor C = 1.2 mF
Zener con VZ = 10 V y con capacidad de disipar hasta 1 W de potencia
Resistor de 100 5 % y con capacidad de disipar hasta 0.5 W de potencia

Circuitos conformadores

Algunos circuitos sencillos con diodo tiles para construir circuitos complejos se muestran en el figura 2.26. Al
trabajar con circuitos conformadores nos enfrentamos a los siguientes problemas bsicos:

Problemas de anlisis: Consiste en, dado un circuito, determinar:


P.1) Su caracterstica iS contra vS
P.2) Su caracterstica de transferencia vO contra vS
Problemas de sntesis: Consiste en sintetizar un circuito, dada:
22
P.3) Su caracterstica iS contra vS
P.4) Su caracterstica vO contra vS
D1
P.1) Anlisis dado un circuito, para determinar iS /vS

Ilustremos el procedimiento mediante un ejemplo. iS 1


+
Hallemos la caracterstica iS /vS del siguiente circuito:
D2
1 1
2

5
2
23

i i
+ i + i
A B

1/R
1/R
R R

V
V
- V v - v
-V

i i
+ i C +
D i

V -V
R R
v v
V
V 1/R
- - 1/R

i i
+ i E + i F
I
R I R I v
-I

- v
1/R -
1/R

i
i + i
+ i H
G
I
R I 1/R R I v
-I
1/R
- v -

Fig. 2.26. Elementos compuestos


24
Pasos 1) Identifiquemos las ramas con nmeros. D1
1 2
iS 1
+
D2
3
1 1
2

5
2

2) Grafiquemos la caracterstica i/v de cada una. En nuestro ejemplo


i2
i1 2 i3
1 1 3
1/2
1
-2 2.5

1 v1 -5 v2 2 v3

-2
2) Sumemos las caractersticas i/v de los elementos. Para obtener la caracterstica del sistema constituido por la
combinacin de las ramas 2 y 3, debemos tomar en cuenta en que forma estn conectadas estas ramas. Vemos que
estn en conectadas en paralelo, as que el sistema compuesto por 2 y 3, que llamaremos 23, sera

i23 23
+
D2
1
2
i2 i3
5
2

Com las ramas 2 y 3 estn conectadas en paralelo, la corriente i23 resultante de esta combinacin ser la suma de i2
e i3 , mientras que el voltaje v23 ser igual a v2 y v3 . Por lo tanto, la caracterstica i23 /v23 la obtenemos como la suma
en corriente de i2 /v2 e i3 /v3 , o sea, como el voltaje v23 se conserva igual a v2 y v3 , tomamos un valor de tensin y
buscamos las corrientes i2 e i3 correspondiente; la corriente i23 ser igual a la de estas corrientes. Veamos como se
aplica esto en nuestro ejemplo.

Para v 23 = 5 : en 2 i 2 = 0 Para v 23 = 7 : en 2 i2 = 0
i 23 = 7 i 23 = 9
en 3 i3 = 7 en 3 i3 = 9
Para v 23 = 0 : en 2 i 2 = 2.5
i 23 = 0.5
en 3 i3 = 2

Hemos obtenido la caractertica i23 /v23 mediante la adicin de corrientes en cada punto, sin embargo, pudimos
obtenerla mediante la suma de las pendientes de las caractersticas de 2 y 3 en cada tramo. Por ejemplo
25

1
Para v 23 < 5 : en 2 m2 = 0 Para v 23 > 5 : en 2 m2 = 3
m 23 = m2 + m3 = 1 2 m 23 = m2 + m3 =
en 3 m3 = 1 2
en 3 m3 = 1

i2
2
1/2
i23
23
2.5
0.5 3/2
-7 -5
-7 -5 v2 v23

i3 2 + 3 = 23
3
(i)
-7
1 1 -9

2 v3

-2

-7
-9

Luego, podemos concluir que cuando las ramas estn en paralelo sumamos en corriente, lo que significa que
sumamos las corrientes de las caractersticas de las ramas para valores dados de voltaje, o sumamos las pendientes
de las caractersticas para cada tramo.
Vemos que ahora tenemos que aadir a la rama resultante 23 la rama conectada en serie 1, para obtener la
caracterstica iS /vS . D1
1

i123 1
+

v 1
23
1
2
3

Al sumar estos elementos debemos tomar en cuenta que estn conectados en serie, por lo tanto, ahora es la
variable i123 la que ser comn a ambas ramas. Por lo tanto tomamos valores de corriente y sumamos las tensiones
v1 y v23 correspondientes.
26

Para i = 9 : en 1 v = 0 Para i = 7 : en 1 v = 0
v = 7 v = 5
en 23 v = 7 en 23 v = 5

Para i = 0.5 : en 1 v = 0 Para i = 2 : en 1 v = 1


v =0 v =2
en 23 v = 0 en 23 v = 1

i1
1 23 123
1 i123
i23 3/5
2 2
3/2
1 1
0.5 -7 -5
-7 -5
1 v1 1/3 1 v23 1/3 2 v123
23 + 1 = 123
(v) 3/2
-7 -7
-9
-9 1
1

Si tomamos las pendientes


Para i123 < 7 : en 1 m1 = 1 1 1
= + = 1 m123 = 1
en 23 m 23 = 1 m123 m1 m23
Para - 7 < i123 < 1 : en 1 m1 =
1 1 1 2 3
3 = + = m123 =
en 23 m 23 = m123 m1 m23 3 2
2
Para i123 > 1 : en 1 m1 = 1
1 1 1 5 3
3 = + = m123 =
en 23 m23 = m123 m1 m23 3 5
2
Luego, podemos concluir que cuando las ramas estn en serie sumamos en tensin o voltaje, lo que significa que
sumamos los voltajes de las caractersticas de las ramas para valores dados de corriente, o sumamos el inverso de
las pendientes de las caractersticas para cada tramo, para obtener el inverso de la pendiente en la caracterstica
resultante.
La caracterstica iS /vS es igual a la correspondiente a 123, ya que hemos incluido todas las ramas del circuito.
27
P.2) Anlisis dado un circuito, para determinar vo /vS

D1
1 2
iS 1
+
D2
3
1 1
2

5
2

Para resolver este problema se debe determinar el estado de los diodos D1 y D2 y los valores de vS para los cuales
cambian de estado; esto lo podemos hacer mediante suposiciones, procedimiento que hemos descrito anteriormente.
Otra forma de saber cual es el circuito resultante para cada intervalo es utilizando la caracterstica iS/vS del circuito,
caracterstica que obtuvimos cuando resolvimos el problema P.1. La caracterstica que obtuvimos anteriormente es

De la caracterstica iS /vS podemos obtener la siguiente informacin: Como la pendiente para vS < -5 V es igual a 1,
podemos concluir que D1 conduce y D2 no conduce, porqu?, porque no existe otra combiancin de estados para
D1 y D2 que resulte en un circuito que presente una resistencia R = 1. Comprobemos esto ensayando todas las
combinaciones posibles:
Si D1 off y D2 off, el circuito resultante ser iS
3/5
iS 1 2
+ +
1
-7 -5
1 1 1/3 2 vS

3/2
2 -7
-9
1
La pendiente de la caracterstica iS /vS para este circuito es , y no corresponde a ninguno de los tramos de la
caracterstica iS /vS que obtuvimos, asi que este estado no es posible.

Si D1 on y D2 off, el circuito resultante ser


iS
+ +

1 La pendiente de la caracterstica iS /vS para este circuito es 1, y podemos


observar que pertence al primer tramo, asi que podemos concluir que este
estado se presenta para vS < -7 V.

2
28

Si D1 off y D2 on, el circuito resultante ser

iS 1
+ +
La pendiente de la caracterstica iS /vS para este circuito es
1
1 2 1 1 1 3
m 1 = + 1 + m = , y podemos observar que
2 1 5
5 pertence al tercer tramo, asi que podemos concluir que este
2 estado se presenta para vS > 2 V.

Si D1 on y D2 on, el circuito resultante ser


La pendiente de la caracterstica iS /vS para este circuito es
iS
+ + 1 3
m = + 1 m = , y podemos observar que pertence al segundo tramo,
2 2
asi que podemos concluir que este estado se presenta para 7 < vS < 2 V.
2 1

5
2

Entonces podemos notar que podemos conocer los estados de los diodos, y por lo tanto la constitucin del
circuito, por intervalos, observando la caracterstica iS /vS . Para identificar los estados de los diodos, debemos hallar
la combinacin de resistencias en el circuito que nos d una pendiente como la del intervalo. En circuitos sencillos
como el utilizado en este ejemplo, es posible considerar todas la opciones posibles, pero si aumenta el nmero de
diodos, aumenta tambin el nmero de posibilidades, llegando a ser prohibitivo explorarlas todas; por ejemplo, para
un circuito con slo cuatro diodos, tenemos 42 = 16 posibilidades, o sea, 16 posibles circuitos, sin embargo,
generalmente la caracterstica iS /vS tendr slo cinco tramos. Si podemos deducir los estados de los diodos a partir
de la caracterstica iS /vS , nos ahorraremos el tiempo invertido en considerar nueve estados que no son posibles.
Hasta ahora hemos ido desde los circuitos posibles a la caracterstica iS /vS , sin embargo, lo que deseamos es
conocer los estados a partir de la caracterstica iS /vS , o sea, el proceso inverso. Consideremos la caracterstica iS /vS
que reproducimos a continuacin. En el tramo 1 m = 1, asi que debemos hallar una combinacin de resistencias que
nos d esa pendiente. Examinando el circuito vemos que la rama 3 siempre est activa, por lo tanto esa pendiente
slo es posible si D1 est en corto circuito y D2 abierto, o sea, D1 on y D2 off. Por lo tanto el circuito equivalente
es
iS
iS 3/5
+ +
2
1 3
1 -7 -5
y vo = vS para vS < -5 V
2 1/3 2 vS

2
3/2
-7
1
-9
1
29
En el tramo 2 m = 3/2, lo que es posible si tanto D1 como D2 estn en corto circuito, o sea, D1 on y D2 on. Por lo
tanto el circuito equivalente es
iS 1
+ +

1 2 1
y vo = vS para 5 < vS < 1/3 V
5
2

En el tramo 3 m = 3/5, lo que es posible si D1 est abierto y D2 est en corto circuito, o sea, D1 off y D2 on. Por
lo tanto el circuito equivalente es
iS 2 5 2 1
+ + y v o = i S + 2 = i S , pero
3 2 3 2
1 1 3 4
2 1 iS = v S + 1 + = v S + , luego
2 3 5 3
1+
3
5
23 4 1 2 4 1 2 1
2 v o = v S + = v S + = v S +
35 3 2 5 3 3 5 2
para vS > 1/3 V

Luego, la caracterstica vo/vS ser como se muestra en la siguiente grfica


vo

2/5

-7 1/3
1/3 vS

1
-7

P.3) Sntesis de un circuito a partir de su caracterstica iS /vS iS


3/5
Para resolver este problema debemos considerar lo siguiente:
a) Para obtener una caracterstica i/v con N puntos singulares se requiere 2
un circuito con N diodos. Por ejemplo, considere el circuito que hemos 1
analizado -7 -5
1/3 2 vS
Puntos
singulares
3/2
-7
-9
1
30
D1

iS 1
+
D2
1 1
2

5
2

b) Al agregar un elemento en serie a la entrada de un circuito, la pendiente de la caracterstica i/v disminuye en


algunos tramos, dejando otros sin modificacin. Los tramos que no sufren alteracin son aquellos en que el
elemento aadido tiene un valor constante de tensin, o sea, que se pueden representar como una fuente de tensin
o un corto circuito. Por ejemplo
D1
i23
+ D1 iS 1
D2 +
1 i1 1 D2
+ =
2 (serie) 1
i2 i3 1
2
5
2 1
5
+ v1 - 2

i1 iS
i23 3/5
1
-2 Tramo 2
3/2 inalterado Tramo
0.5 1 alterado
-7 -5 + -7 -5
v23 (v) 1 v1 =
1/3 2 vS

3/2
-7 -7
Tramo
1 -9 inalterado
-9

c) Al agregar un elemento en paralelo a la entrada de un cirucito, la pendiente de algunos tramos aumenta,


mientras otros queda inalterada. Los tramos inalterados son aquellos en que el elemento aadido se puede
represetar como una fuente de tensin o es un circuito abierto. Por ejemplo
31

+ i23
+
D2 +
D2
1 + = 1
(paralelo) 2
i3 i2 2
5 i2 i3
2 5
2
i2 i23
1/2
i3
1
2.5 Tramo
+ 0.5
= -7 -5 alterado
(i)
v23
-5 v2 2 v3 3/2

-2 -7
1 -9
Tramo
inalterado

Luego de estas consideraciones, ilustremos el procedimiento para iS 1/2


sintetizar un circuito a partir de su caracterstica i/v a utilizando un
ejemplo. Dada la siguiente caracterstica i/v, hallar un circuito que la 5 III
produzca
II
1. Se identifican los segmentos de la caracterstica iS /vS . En este caso -5
hemos identificados con los nmeros romanos I, II y III. 5 vS
1
2. Se identifica la caracterstica i/v del primer tramo y se busca un I
elemento que la produzca. En nuestro ejemplo podemos escoger -5
1/2
i
+

-5
5 v 2
-2.5
I i
-5
5
1/2 -

3. Se busca un elemento que modifique la caracterstica i/v de I para obtener II. En nuestro caso debemos dejar
invariante I antes de (-5,-5) y aumentar la pendiente a partir de este punto en . Por lo tanto, debemos colocar un
elemento en paralelo que tenga una resistencia de 2 y acte a partir de 5V.
32

D1 i

i 1
1 5

5 v
+ v -

i
+
D
1/2
v
2
i 2.5
5
- -5 v
y el circuito resultante es
i

i 5
II
+
D -5
2 5 v
v 2
I
5 -5
5
- 1/2

4. Se busca ahora un elemento que modifique II a III, o sea, que reduzca la pendiente a . Como hay una reduccin
de pendiente, el elemento a aadir debe estar en serie, y debe tener una resistencia tal que
1
1 1 1 1
= + 2 = 1 + m = 1 . Luego, debemos aadir un elemento en serie que contenga una resistencia de
2 1 m m
valor 1 y que acte a partir de (5,5). Como la suma es en tensin y queremos dejar inalterado II antes de (5,5), el
nuevo elemento debe tener una tensin v = 0 para i < 5, y a partir de ah una pendiente de 1. Luego

D1 i

i 1
1 5

5 v
+ v -
33
5. El circuito resultante es

iS 1/2
iS 1
+ 5 III

II
vS 5 2 -5
2 5 vS
1
- 5
5 I -5
1/2

Problema tipo.
Sabiendo que V1 = V2 = 20 V , V3 = V4 = 5 V y que cada diodo presenta un rd = 0 y V = 0.7 V.
a) Determine el valor de Vo
b) Determine el valor de la corriente para cada diodo

D1
V1 D5
Vo
D3 D4 V3

V2 V4
D2 20 k D6
5 k
5 k
25 V

Solucin
Sabemos que el estado de D1 y D2 es el mismo, ya que V1 = V2, igualmente, el estado de D5 es el mismo que D6.
Luego, podemos obviar una de las ramas, tomando en cuenta que la corriente se divide entre ambas. Luego,
podemos dibujar el circuito de la siguiente forma:
ID12 ID3 Vo ID4 ID56

D1 D3 D4 D6
20 V 5V
20 k
5 k
5 k
25 V
Donde ID12 = ID1 + ID2
ID56 = ID5 + ID6

Supongamos que D1, D4 y D6 conducen y D3 no conduce. Sustituyendo los diodos qur conducen por su modelo
equivalente, tenemos que
34

ID12 V ID3 Vo ID4 V ID56

V - vD3 + V V
20 V 5V
20 k
5 k
5 k
25 V

25 5
Luego Vo = 25 20 I D 4 , pero Vo = 5 V + V = 5 V , entonces I D 4 = = 1 mA . Como ID4 > 0, D4 conduce,
20
com habiamos supuesto.
4.3
Sin embargo, V ' = 5( I D56 + I D 4 ) = 5 0.7 = 4.3 I D 56 =
I D 4 = 0.14 mA . Por lo tanto, D5 y D6 no
5
conducen, contradiciendo nuestra suposicin. Ahora debemos suponer otra combinacin de estados.
Supongamos que D1 y D4 conducen y D3 y D5 no conducen. El circuito equivalente es

ID12 V ID3 Vo ID4 V ID56

V - vD3 + V - vD5 +
20 V 5V
20 k
5 k
5 k
25 V

V ' ' 20 0.7


I D12 = = = 3.86 mA , por lo tanto, D1 y D2 conducen.
5 5
25 0.7
Vo = 25 20 I D 4 = 0.7 + V ' = 0.7 + 5 I D 4 I D 4 = = 0.972 mA , y por lo tanto, D4 conduce.
25
V '+V D5 5 = 0 V D5 = 5 V ' = 5 5 I D 4 = 0.14 V , y como supusimos, D5 no conduce.

Vo = 25 20 I D 4 = 5.56 V , V D3 = Vo V ' ' = 5.56 5 I D12 = 5.56 19.3 = 13.74V , por lo tanto, D3 no conduce
Hemos comprobado que nuestra hiptesis era vlida, as que procedemos a calcular la corriente en cada diodo.
I
I D1 = I D 2 = D12 = 1.93 mA , I D5 = I D 6 = I D3 = 0 , I D 4 = 0.972 mA
2
Respuesta: Vo = 5.56V , I D1 = 1.93 mA , I D 2 = 1.93 mA , I D3 = 0 I D 4 = 0.972 mA , I D5 = 0 , I D 6 = 0 .
35
CIRCUITOS CON DISPOSITIVOS DE TRES TERMINALES

Introduccin

Es posible describir un dispositivo de tres terminales considerando slo dos de ellos, tomando un terminal como
comn.
Puerto 3

i1 i2
Puerto 1 + + Puerto 2
v1 v2
- -

Fig. 3.1. Dispositivo de tres terminales, modelado con dos de sus puertos

En general, un puerto funciona como puerto de entrada o de control, y el otro como puerto de salida o controlado.
Por ejemplo, el MOSFET canal n en configuracin surtidor comn tiene como puerto de entrada el puerto puerta-
surtidor (G-S), y como salida el puerto drenador-surtidor (D-S), siendo un dispositivo controlado por voltaje. Su
caracterstica i/v de salida es

iD (mA)
D vGS = 6V
iD 20
vGS = 5V
iG +
G vDS vGS = 4V
+ 10
- vGS = 3V
vGS
- vGS = 2V
a) S
b) vDS (V)

Fig. 3.2. a) smbolo de un MOSFET-n. b) caracterstica i/v del puerto de salida

mientras que el BJT es un dispositivo controlado por corriente, y su caracterstica i/v de salida es
iC (mA)

C iB = 60 A
iC 20
iB = 50 A
iB + iB = 40 A
B vCE
+ 10
- iB = 30 A
vBE -
iB = 20 A
a) E
b) vCE (V)

Fig. 3.3. a) smbolo de un BJT npn. b) caracterstica i/v del puerto de salida
36
Modelo del BJT para bajas frecuencias

Como la caracterstica i/v del puerto de entrada del BJT se parece a la de un diodo de unin pn, podemos
modelarla mediante segmentos lineales usando una resistencia rbe y una fuente de voltaje V. Como
1 di I i
i B = I ES (e vBE / FVT 1) = B = ES e vBE / FVT B
rb'e dv BE B BQ
i = I F VT v =V
F VT i = I
v BE =VBEQ BE BEQ B BQ

F VT F VT
luego, rb 'e = = . (3.1)
iB iB = I BQ
IB
Tomemos en cuenta que la corriente total de base iB es tal que iB = IB + ib, donde IB es la corriente de polarizacin
de base e ib es la corriente de pequea senal de base. Por lo tanto, debemos modelar el dispositivo para cada regin
como constituido por elementos de polarizacin y elementos de pequea seal, que combinados forman el modelo
completo del dispositivo.
Para modelar el puerto de salida, consideremos primero el componente de polarizacin. Supondremos que las
curvas i/v de salida son horizontales en la regin activa (regin de corriente constante). Luego, i/v es una lnea
horizontal cuya altura depende de iB, o sea, IC = FIB; por lo tanto, podemos modelar al dispositivo en esta regin
como una fuente de corriente de valor FIB. Una vez polarizado el dispositivo, una fuente de pequea seal produce
variaciones de iC tales que iC = o iB ic = o ib. Notese que hemos distinguido entre F y o. La primera
representa la ganancia de corriente de gran seal, y se aplica al componente de polarizacin, mientras que la ltima
se refiere a la ganancia de corriente incremental o de pequea seal, y se define como
i i
C = c (3.2)
i B iC = ICQ ib
vCE =VCEQ

El factor o expresa los cambios incrementales en iC que resultan del desplazamiento ib a partir de IB .

iC (mA)

iC = ic = o ib

IC = F IB

vCE (V)

Fig. 3.4. Representacin grfica de diferencia entre F y o

Si iC contiene componentes tanto de polarizacin (IC) como de pequea seal (ic), el modelo resultante es
37

B Componentes
rx
B iB de seal iC
C
+ +
+
vbe rbe = r
- IC = F IB ic = o ib rce vCE
vBE

V
-
E -
E Componentes de iE
polarizacin
Fig. 3.5. Modelo del BJT en la regin activa

Resistencia en pequea seal del puerto de salida

La modulacin del ancho de la base del BJT ocasiona una inclinacin de las curvas i/v de salida en la regin de
corriente constante (efecto Early). Este efecto puede representarse en el modelo de segmentos lineales del
dispositivo agregando una resistencia en paralelo con las fuentes de corriente
v V V + VCE
rce = CE = A = A , (3.3)
iC iC = IC iC (0) IC
vCE =VCE
los valores tpicos de rce para el BJT estn alrededor de los 100 k.
1/rce
iC (mA)

iC (0) (IC , VCE)

-VA vCE (V)


Fig. 3.6.Interpretacin grfica del voltaje Early y la resistencia de salida

Modelo de transconductancia del BJT

Se puede utilizar un modelo alternativo para el BJT, donde la corriente de pequea seal del colector est
controlada por la caida de tensin vbe a travs de rbe . La estructura de este modelo se presenta en la figura 3.7. Note
que la nica diferencia respecto al modelo de la figura 3.5 est en la fuente de corriente que representa la corriente
de colector de pequea seal. La transconductancia gm se define como
i i i i vb 'e i v
gm = C g m vb'e = C vb 'e = C ib rb 'e = C ib = C ib = o ib o = g m b'e = g m rb 'e y
vb 'e I ,V vb'e vb'e vb 'e ib ib ib
C CE
finalmente
o
gm = (3.4)
rb 'e
38
Componentes
rx B
B iB
de seal iC
C
+ +
+
vbe rbe = r
- IC = F IB ic = o ib rce vCE
vBE

V
-
E -
E Componentes de iE
polarizacin
Fig. 3.7. Modelo de transconductancia del BJT en la regin activa

Resistencia en pequea seal del puerto de entrada del BJT

La resistencia en pequea seal del puerto de entrada del BJT (rx) toma en cuenta los efectos de cualquier
resisitencia ohmica que pudiera aparecer en serie con el terminal de entrada, debida a los contactos fsicos y a la
trayectoria de conduccin transversal en la regin de base. rx representa una resistencia fsica real y no una
resistencia derivada de una pendiente o de una caracterstica i/v. Para un dispositivo dado, el valor de rx puede
medirse o estimarse, dependiendo su valor de las tcnicas de fabricacin del dispositivo. En la literatura
generalmente se llama hie a la suma de rx y rbe; sin embargo, rbe es generalmente mucho mayor que rx, y por lo tanto
para corrientes moderadas de base se puede despreciar este valor. Sin embargo, rx es la que limita la corriente en la
unin base emisor para polarizacin directa elevada, por lo que debe considerarse cuando la corriente de base
alcance valores del orden de las decenas de mA.

Modelo del BJT considerando regiones distintas a la activa

Los modelos de las figura 3.5 y 3.7 no consideran regiones distintas a la regin activa, y por lo tanto son vlidos
solo cuando el transistor opere en ella. Para considerar las regiones de corte y saturacin, debemos agregar
elementos a la entrada y a la salida de los modelos. Consideremos solamente las modificaciones en el modelo de la
figura 3.5, tomando en cuenta que las mismas se aplican al modelo de conductancias de la figura 3.7.
Para incluir la operacin en corte, debemos colocar un diodo ideal a la entrada, de tal forma que mientras no se
supere el voltaje umbral V , la corriente de base sea nula, al igual que la corriente de colector. Para tomar en cuenta
la regin de saturacin, debemos considerar que en esta regin la tensin colector emisor es practicamente constante
e igual a un valor VCE(sat) . En serie a una fuente que represente este valor, debemos colocar un diodo que conduzca
slo cuando la tensin colector emisor caiga bajo VCE(sat) . Hasta ahora se ha omitido la corriente inversa de
saturacin ICO , corriente que puede despreciarse sin mucho error a temperatura ambient, pero puede llegar a ser
significativa a altas temperaturas. El modelo completo quedara como se ilustra en la figura 3.8.
iB rx B iC
B C +
+

+ vCE
vBE rbe = r rce
vbe
- F IB ( F +1) ICO ic = oib
V VCE (sat)
- -
E E
iE
Fig. 3.8. Modelo de del BJT considerando las regiones activa, de corte y de saturacin
En funcin de las regiones de funcionamiento que podemos diferenciar en el BJT, podemos concluir que la
corriente de colector estar dada por las siguiente expresiones
39

Regin de corte
0 v BE < V

Regin de saturacin

iC = cualquier valor v BE > V vCE = VCE ( sat ) (3.5)

Regin de corriente constante o saturacin
vCE
F I B + o ib + ( F + 1) I co + v BE > V vCE > VCE ( sat )
rce

Dependencia de los BJTs de la temperatura

Al variar la temperatura a la que operan estos dispositivos, esperamos una variacin de su punto de
funcionamiento. Sabemos que la tensin umbral del dispositivo disminuye 2.5 mV por C, o sea

V (2.5 mV/ C)T .


La corriente inversa de saturacin de las uniones pn aumenta con la temperatura, duplicandose aproximadamente
por cada diez C
T2 T1
I CO (T2 ) = I CO (T1 ) x 2 10 .
La variacin de es una relacin compleja, generalmente incremental con la temperatura. Generalmente se describe
en forma grfica.

Transistores de efecto de campo (FETs)

MOSFET incremental o de enriquecimiento

Debido a la capa de xido conectada al terminal de puerta, la corriente de puerta es


cero o muy pequea. La corriente no puede fluir de drenaje a fuente a menos que vGS D
sea mayor que un voltaje umbral VTR , que es un parmetro fijo para cada dispositivo iD
y es positivo para un canal MOSFET incremental canal n. La cantidad que vGS exceda
a VTR se llama voltaje excedente de compuerta. El MOSFET se encender cuando iG +
se aplique un voltaje excedente de compuerta mayor que cero. En la caracterstica i/v G +
vDS
de salida del dispositivo pueden diferenciarse tres regiones de operacin: 1) Una -
vGS
regin de corte, donde el voltaje excedente de compuerta es menor que cero 2) una -
regin resistiva o triodo (llamada as por su similitud con el triodo de vaco), S
correspondiente a la parte no lineal de las curvas y 3) una regin de corriente
constante, correspondiente a la porcin plana o casi plana de la caracterstica i/v de
salida.
Regin de corte
0 vGS < VTR

Regin triodo o resistiva

iD =
[ 2
]
K 2(vGS VTR )v DS v DS vGS > VTR 0 < v DS < vGS VTR
(3.6)

Regin de corriente constante o saturacin



K (vGS VTR ) 2 vGS > VTR v DS > vGS VTR
40

Regin triodo Regin de corriente


iD (mA) constante
vDS = vGS - VTR
vGS = 5V

vGS = 4V

vGS = 3V
Regin de corte
vGS = 2V
vDS (V)

Fig. 3.9.Regiones de la caracterstica i/v de salida de un MOSFET-n

En la regin triodo, iD es funcin de vGS y vDS , mientras que en la regin de corriente constante es slo funcin del
voltaje excedente de compuerta. En todas las regiones, iG = 0, pues la compuerta est aislada por medio de una capa
de xido.

MOSFET decremental o de empobrecimiento


D
Es un MOSFET con un voltaje umbral de signo contrario al incremental, o sea, si es iD
canal n, VTR ser negativo, y si es canal p, VTR ser positivo; en todo caso, el dispositivo
iG +
estar fuera del corte an con un vGS igual a cero. El dispositivo decremental tiene
G vDS
construido un canal conductor entre su drenaje y surtidor. Cuando se aplica un vGS +
positivo, se incrementa la conductividad del canal, aumentando iD . Cuando se aplica un -
vGS
vGS negativo se reduce el valor de iD , pudiendo ser llevado al corte. El dispositivo se -
fabrica construyendo un canal entre drenador y surtidor, implantando en el sustrato tipo S
p (n) una capa microscpica muy delgada de iones donadores (aceptadores). Esta capa
sirve como canal conductor an en ausencia de vGS .

Transistor de efecto de campo de unin (JFET)

El JFET tiene caractersticas i/v muy similares a las del MOSFET decremental, y al D
igual que este, es un dispositivo controlado mediante la tensin en el puerto de entrada; iD
sin embargo, los procesos fsicos que permiten el funcionamiento del dispositivo son
muy distintos, como hemos estudiado en la primera parte del curso. Como en esta +
seccin nos encargamos del estudio del comportamiento del dispositivo cuando forma iG vDS
G
parte de un circuito, podemos ignorar esas diferencias. + -
El JFET presenta regiones de corte, triodo y saturacin similares a las del MOSFET-n vGS -
decremental, pero su voltaje umbral (VTR) es de signo contrario; pero a diferencia del
S
MOSFET-n decremental, no es posible aplicar un vGS positivo, porque estariamos
polarizando la unin pn de compuerta a canal, y la corriente de compuerta fluir de la
misma manera que en un diodo en directo.
D
iD
Regin de corte
0 iG +
vGS < VTR G vDS
Regin triodo o resistiva +
-
iD =
[ 2
]
K 2(vGS VTR )v DS v DS vGS > VTR 0 < v DS < vGS VTR
. (3.7) vGS
-
Regin de corriente constante o saturacin S

K (vGS VTR ) 2 vGS > VTR v DS > vGS VTR
41
Algunas veces se especifican la corriente drenadora en corte (IDSS) y la tensin de estriccin para un dispositivo
decremental o tensin umbral para un dispositivo incremental (VP). La relacin entre los parmetros que ya
conocemos y estos es la siguiente
I
V P = VTR K = DSS2 (3.8)
VP
y podemos obtener un conjunto de ecuaciones alternas para el JFET
Regin de corte
0 vGS < V P

Regin triodo o resistiva

I DSS[ 2
]
i D = 2 2(vGS VTR )v DS v DS vGS > V P 0 < v DS < vGS V P . (3.9)
VP
Regin de corriente constante o saturacin

I DSS (v V ) 2 vGS > V P v DS > vGS V P
V 2 GS P
P

Transistor de efecto de campo de metal semiconductor (MESFET) de arseniuro de galio (GaAs)

Las caractersticas del GaAs son similares a las del silicio, pero la movilidad de los
electrones es de 5 a 10 veces la movilidad en el silicio, razn por la cual el dispositivo D
puede pasar entre estados extremos (entre corte y saturacin) con mayor velocidad. Se iD
utilizan en circuitos de radio frecuencia y circuitos digitales de alta velocidad. iG +
Su construccin es parecida a la de un MOSFET decremental, pero su G
vDS
funcionamiento muy similar al de un JFET. Su comportamiento circuital es similar +
-
tanto al del MOSFET como al del JFET, con la diferencia que la corriente depende en vGS
forma ms marcada de vDS . La razn es que los MESFET se construyen con canales -
cortos para aumentar su velocidad de respuestas, asi que cuando aumenta vDS y la S
longitud del canal se reduce, esta reduccin afecta en mayor medida a estos
dispositivos. Este fenmeno llamado modulacin de la longitud del canal se cuantifica en la constante , llamada
parmetro de modulacin de la longitud del canal.

Modulacin de la longitud del canal

Las caractersticas i/v de salida tanto de los FETs como de los BJTs no son planas en la regin donde la corriente se
mantiene constante respecto al voltaje del puerto de salida (llamada regin de saturacin para los BJTs y de
corriente constante para los FETs); sin embargo, la pendiente es mayor para los FETs, especialmente para el
MESFET. Cuando aumentamos vDS por encima del valor necesario para lograr el estrechamiento en el lado D del
canal, el voltaje vDS excedente forma parte del campo interconstituido que se forma entre el implante de drenaje y el
sustrato, sin embargo, este voltaje excedente tambin causa que el canal se estreche antes de llegar al drenador,
reduciendo as su longitud. La corriente que fluye por el canal es inversamente proporcional a la longitud del canal,
y por lo tanto cuando este se reduce producto del aumento de vDS , iD aumenta, produciendose una pendiente
positiva en la caracterstica i/v de salida del dispositivo. Este efecto se cuantifica en el parmetro de modulacin del
canal , cuyos valores tpicos estn entre 0.05 y 0.2 V-1 para el MESFET, entre 0.005 y 0.05 V-1 para el MOSFET y
es del orden del 10-4para el JFET.
Tomando en cuenta el parmetro de modulacin de la longitud del canal, tenemos que tanto para el JFET como
para el MOSFET y el MESFET, la corriente de drenador est dada por
42

Regin de corte
0 vGS < VTR

Regin triodo o resistiva

iD =
[ 2
]
K 2(vGS VTR )v DS v DS (1 + v DS ) vGS > VTR 0 < v DS < vGS VTR
(3.7)

Regin de corriente constante o saturacin



K (vGS VTR ) 2 (1 + v DS ) vGS > VTR v DS > vGS VTR

FETs canal p

El comportamiento tanto funcional como circuital de los FETs canal p es idntico a los de canal n, pero con todos
los voltajes y corrientes con signos invertidos. La tabla 3.1 muestra la polaridad de algunos de los parmetros para
los dispositivos descritos

Tipo de dispositivo VTR K vGS vDS iD

MOSFET-n incremental + + + + +
MOSFET-p incremental - - - - -

MOSFET-n decremental - + + o -. |iD| aumenta con + +


vGS ms positivo
MOSFET-p incremental + - + o -. |iD| aumenta con - -
vGS ms negativo

JFET-n - + - + +
JFET-p + - + - -

Modelo de FETs para bajas frecuencias

El modelo de los transistores de efecto campo se puede hallar de la misma manera que encontramos el modelo
para el BJT, o sea, identificamos la resistencia en las caractersticas i/v de los puertos de entrada y salida como las
pendientes de ellas, y asociamos fuentes de corriente de pequea y gran seal a las caractersticas planas del
dispositivo a la salida. El resultado es un modelo como el que se presenta en la figura

rx iD
G D
+ +
iG = 0
+

vGS = VGS + vgs rds


vGS vDS
K(VGS VTR)2 gmvgs
-
_ _
S iS S
Fig. 3.10. Modelo de los FETs para bajas frecuencias en la regin de corriente constante
43
Donde
i D
gm = g m = 2 K (VGS VTR )(1 + V DS )
vGS VGS , I D

dv DS 1
rds = (3.8)
di D VDS , I D K (VGS VTR ) 2 Regin de corriente constante
v DS
i D = K (VGS VTR ) 2 + g m v gs +
rds
V DS v
i D = K (VGS VTR ) 2 + + g m v gs + ds
rds rds

Dependencia de los FETs de la temperatura

La tensin umbral de estos dispositivos vara con la temperatura de la misma forma que el voltaje umbral de una
unin pn.
VTR # (2.5 mV/ C) T para dispositivos canal n (p).
La variacin de K con la temperatura se debe al aumento de las colisiones de electrones en la red cristalina,
reduciendo la movilidad. Sin embargo, la dependencia de K con la temperatura es una relacin compleja, razn por
la cual se describe generalmente en forma grfica.
44

Polarizacin de dispositivos de tres terminales

Conceptos fundamentales

Fuente de alimentacin

Potencia de
alimentacin (DC)

Amplificador (circuito con vo


vi dispositivo de tres terminales)

Potencia de seal (AC) Potencia de seal


amplificada (AC)
Alimentacin Amplificador (circuito con
(DC) Seal amplificada
dispositivo de tres terminales)
seal (AC + DC)
(AC)
La alimentacin (DC) permite preparar al amplificador para recibir la seal a ser amplificada. Esta tcnica se
llama polarizacin, y en el caso de los transistores, permite poner a funcionar al dispositivo en la regin activa
(BJT) o en la regin de corriente constante (FETs). Una vez que el dispositivo funciona en la zona de inters,
podemos superponerle una seal de informacin para que sea procesada. Por ejemplo, si el amplificador est
formado por un BJT, la forma de la seal de salida se puede visualizar en la siguiente figura. A pesar que la seal de
entrada es una corriente AC ib, la seal de salida consiste en una corriente iC con componentes tanto DC como AC.
La componente AC es una reproduccin amplificada de ib, y la componente DC corresponde a una corriente
suministrada por la fuente de alimentacin, que permite al dispositivo trabajar en la regin activa.
iC (mA)

iC (mA)
iB = 60 A
20
iB = 50 A 16
Q iB = 40 A 12
10 iB = 30 A t
8
iB = 20 A

vCE (V)
t

Fig. 3.11. Variacin del punto de polarizacin de un


amplificador con BJT al aplicar una seal
AC como corriente de entrada
ib (A)

-10
10
45
Ilustremos la ventaja de utilizar dispositivos de tres terminales como el BJT o los FETs. Supongamos que tenemos
en el puerto de entrada (puerto 1) las corrientes i1 y v1, y en el puerto de salida (puerto 2) las corrientes i2 y v2, como
lo muestra la figura.

i1 i2 v2
Amplificador con dispositivo
v1
de tres terminales
RL

Fig. 3.12. Amplificador como fuente de corriente

Supongamos que controlamos al circuito por medio de la corriente de entrada (sera un amplificador controlado
por corriente, como los construidos con BJTs), o sea, queremos que i2 sea proporcional a i1. Si la carga vara, como
v2 = i2RL, v2 variar, pero no as i2, ya que no hemos alterado i1. Por lo tanto tenemos un circuito que mantiene la
corriente sin importar el valor de la carga, controlada solo por i1, o sea, una fuente controlada de corriente. Si i1 es
mucho menor que i2, el circuito se comporta como un amplificador; en caso que i1 es la corriente de entrada a un
BJT (ib) e i2 la corriente a la salida de este (iC), podemos observar en la caracterstica i/v del puerto de salida del
dispositivo que realmente la corriente de salida se mantiene constante con el voltaje de salida y varia solamente con
la corriente de entrada.
De todo lo anterior podemos concluir que el problema de utilizar un amplificador se puede dividir en dos
subproblemas a) el problema de polarizarlo para que funcione en la regin de inters b) el problema de introducirle
una pequea seal que debe ser reproducida con cierta fidelidad y amplificacin por el amplificador. A continuacin
abordaremos el problema a), dejando b) para la prxima seccin.
Para polarizar alguno de los dispositivos de tres terminales que hemos estudiado, utilizamos una red lineal de
polarizacin, como la que se muestra en la figura.

+ I1
V1 R1 I1 Dispositivo I2 R2
_ Dispositivo de tres
Red lineal de
polarizacin _
de tres + terminales +
terminales
V11 V1 V22
V2 _ _ V2
+ I2

Fig. 3.13. Polarizacin de un dispositivo de tres terminales

Esta configuracin nos permite plantear el siguiente sistema de ecuaciones

V1 + I1 R1 V11 = 0 Recta de carga de entrada


+
V2 I 2 R2 V22 = 0 Recta de carga de salida
(3.9)
I 1 = g (V1 , V2 , I 2 ) Caracterstica i/v del puerto de entrada
I 2 = f (V1 , V2 , I 1 ) Caracterstica i/v del puerto de salida

En donde hemos asumido que el dispositivo de tres terminales est controlado por las tensiones de entada y salida
V1 y V2. Si el dispositivo fuera un BJT, estara controlado por la corriente de entrada y la tensin de salida, mientras
que si fuera un FET estara controlado por las tensiones de entrada y salida.
Al igual que cuando estudiamos los circuitos con dispositivos de dos terminales, podemos utilizar varios mtodos
de anlisis para circuitos con dispositivos de tres terminales.
46
a) Mtodo analtico

Este mtodo es similar al que el descrito para dispositivos de dos terminales, con la diferencia que ahora debemos
solucionar un conjunto de ecuaciones no lineales, en lugar de una sola ecuacin. Por lo tanto, podemos soluciones el
problema de la siguiente forma
Se plantea el sistema de ecuaciones, consistente en las rectas de carga de entrada y salida y las caractersticas del
dispositivo de entrada y salida, como el de la ecuacin 3.8
Se resuelve el sistema en forma simblica, mediante manipulacin de ecuaciones
Se manipula el sistema en forma simblica, hasta obtener una ecuacin de una incgnita, a la que se aplica un
mtodo iterativo, como el mtodo de Newton-Raphson en su forma escalar.
Se resuelve el sistema mediante un mtodo iterativo, como el mtodo de Newton-Raphson en su forma vectorial.

Ejemplo: Considere el circuito de la figura 3.13a), que incluye un dispositivo genrico de tres terminales. La
aplicacin del teorema de Thevening conduce a circuito de la figura 3.13b), donde

E = 6V

i2 RC i2
RA 5 k
800 k +
+
Dispositivo R2
Dispositivo R1 i1 genrico de
i1 genrico de v2
v2 + tres 5 k
+ tres 66.1 k terminales
terminales
RC v1
v _ V22 = 6V
72 k 1 _ V11 = 0.495V _
_

Fig. 3.13. a) Polarizacin de dispositivo genrico de tres terminales b) circuito equivalente

1.Planteemos el sistema de ecuaciones


RB 72 R A RB 800 x72
V11 = E= 6 = 0.495 V R1 = R A || R B = = = 66.1 k
RB + R A 72 + 800 R A + R B 800 + 72

V22 = E = 6 V R 2 = RC = 5 k

Supnga que el dispositivo genrico no lineal posee las siguientes relaciones constitutivas
i1 = 0.01v1v2 + 2 mA (
v
i 2 = 2v1 1 - e v2 1 + 2 mA )
50
las rectas de carga de entrada y salida estarn dadas por
0.495 + 66.1 i1 + v1 = 0 6 + 5i2 + v 2 = 0
luego, el sistema de ecuaciones resultante ser

0.495 + 66.1 i1 + v1 = 0 Recta de carga de entrada


6 + 5i2 + v 2 = 0 Recta de carga de salida
i1 = 0.01v1v2 + 2 mA Caracterstica de entrada

(
)v
i 2 = 2v1 1 - e v2 1 + 2 mA Caracterstica de salida
50

47
2a. Al intentar resolver este sistema de ecuaciones, nos damos cuenta que no se puede obtener la solucin simblica
cerrada. Por lo tanto, debemos resolverlo iterativamente. Apliquemos el mtodo de Newton-Raphson tanto en su
forma vectorial como en su forma escalar.
2b. En su forma escalar, el mtodo de Newton-Raphson establece que

f (vi 1 )
vi = vi 1 (3.10)
df (v)
dv v =vi 1
lo que es simplemente una simplificacin de la expresin del mtodo para vectores.
Para poder aplicar el mtodo de Newton-Raphson en su forma escalar, es necesario que dispongamos de una
ecuacin de una sola variable; por lo tanto, debemos manipular el sistema de ecuaciones que obtuvimos en el paso 1
para obtenerla.
Manipulando el sistema de ecuaciones tenemos que
v2 6
v1 = , entonces
10 1 - e v2 v2
1 +
50
( )

v2 + 2


6 v2 6 v2
f (v2 ) = 0.495 + 0.661 +

10 1 - e
v2
(
1 +

v2

50
) ( )

v
10 1 - e v2 1 + 2
50

pero la derivada de esta funcin involucra cierto grado de complejidad. La expresin resultante es
v2 + 2


df (v 2 ) 6 v2 6 v2
= 0.661 ln 
dv 2
(
10 1 - e
v2
)
1 +
v2

50
( )
10 1 - e v2 1 + v 2
50





v2 + 2



v
10(6 v 2 ) e v2 1 + 2 + 10
50
1 e v2
50
(
10 1 - e 2

v
)1 + v50
2
6 v2
 0.661(v 2 + 2 ) 

(v
10 1 - e 2 1 + ) v2
50


( )
v
10 1 - e v2 1 + 2 (6 v 2 )
50

1 e 2
( )
v
v v v
10(6 v 2 ) e v2 1 + 2 + 10 10 1 - e 2 1 + 2
50
50 50

2
( 2
)
100 1 - e v2 1 + 2
50
v

y al aplicar el mtodo de Newton-Raphson, obtenemos, para una inicializacin de v2(0) = 3 V, v2 = 1.909384 V.


Luego v1 = 0.462522 V.
2c. En su forma vectorial, el mtodo de Newton-Raphson establece que
M ( v ( k ) )v ( k ) = f ( v ( k ) ) , (3.11)
v ( k ) = v ( k +1) v ( k ) (3.12)
Manipulando las ecuaciones, tenemos que

0.495 + 0.661v1v2 + 2 + v1 = 0
v
(
6 + 10v1 1 - e v2 1 + 2 + v 2 = 0
50
)

y el vector de funciones de error es
48

0.495 + 0.661v1v2 + 2 + v1

f(v) = =0
6 + 10v1 1 - e ( v2
)
v2
1 + + v 2
50

el jacobiano correspondiente a este vector es
v2 + 2 v 2 + 2
1 + 0.661v1 0.661v1v2 + 2 ln(v1 )
v1
M(v) = =0
1 ( )



50 5
[
10v 1 - e v2 1 + v 2 v1 (49 + v )e v2 + 1 + 1

2 ]

Si inicializamos el mtodo con v1(0) = 0.3 V y v2(0) = 3 V, obtenemos
v1 = 0.462522 V y v2 = 1.909384 V. Y sustituyendo en las caractersticas del dispositivo obtenemos
i1 = 0.490765 A e i2 = 0.818070 mA

b) Mtodo grfico

El procedimiento para hallar el punto de funcionamiento del dispositivo mediante el mtodo grfico es el
siguiente: Sobre la caracterstica de entrada del dispositivo se traza la recta de carga de entrada, con la que se
obtienen los puntos de interseccin de esta recta de carga con la caracterstica de entrada del dispositivo, a, b, c, ...

v2 = V2
v2 = V2
v2 = V2
i1

a
Ia
b
Ib
c
Ic

Va Vb Vb v1
Fig. 3.15. Caracterstica del puerto de entrada de un dispositivo genrico de tres terminales

Por ejemplo, en la figura 3.15, los puntos marcados sobre la recta de carga y sus coordenadas son

Punto i1 v1 v2
a Ia Va V2
b Ib Vb V2
c Ic Vc V2

Sobre la caracterstica de salida del dispositivo se traza la recta de carga de salida, con la que se obtienen los puntos
de interseccin de esta recta de carga con la caracterstica de salida del dispositivo, , , , ...
49

i2

v1 = V1
I
v1 = V1
I

I v1 = V1

V V V v2
Fig. 3.16. Caracterstica del puerto de salida de un dispositivo genrico de tres terminales

Por ejemplo, en la figura 3.16, los puntos marcados sobre la recta de carga y sus coordenadas son

Punto I2 v1 v2
I V1 V
I V1 V
I V1 V

Se trasladan los puntos hallados a la entrada (a1, b1, c1, ...) a la salida y se busca la interseccin de la curva descrita
por los nuevos puntos y la recta de carga de salida. Este punto de interseccin representa el punto de
funcionamiento en el puerto de salida (Q2).

i2

v1 = V1
Q2
v1 = V1
b c
a
v1 = V1

V2 V2 V2 v2
Fig. 3.17. Ubicacin del punto de funcionamiento en el puerto de salida de un
dispositivo genrico de tres terminales

En nuestro ejemplo, el eje de las abscisas en la caracterstica de entrada es v1 y en la caracterstica de salida es v2.
Por lo tanto, al hacer el traslado de los puntos de entrada a la salida, ubicamos los valores de v1 y v2. Por ejemplo,
para el punto a, v1 = Va y v2 = V2, por lo tanto, ubicamos V2 en el eje de las abscisas, y Va como voltaje de
parametrizacin. Para ubicar Va es necesario interpolar entre V1 y V1.

Se trasladan los puntos hallados a la salida (, , , ...) a la entrada y se busca la interseccin de la curva descrita
por los nuevos puntos y la recta de carga de entrada. Este punto de interseccin representa el punto de
funcionamiento en el puerto de entrada (Q1).

Al hacer el traslado de los puntos de salida a la entrada, ubicamos los valores de v1 y v2 para cada punto. Por
ejemplo, para el punto , v1 = V1 y v2 = V, por lo tanto, ubicamos V1 en el eje de las abscisas, y V como voltaje
de parametrizacin. Para ubicar V es necesario interpolar entre V2 y V2.
50

i1 v2 = V2
v2 = V2
Q1
v2 = V2
a1
b1
c1

V1 V1 V1 v1
Fig. 3.18. Ubicacin del punto de funcionamiento en el puerto de entrada de un
dispositivo genrico de tres terminales

c)Mtodo de linealizacin por tramos

La esencia de este mtodo es la misma que la descrita para dispositivos de dos terminales, o sea, se reemplaza la
caracterstica no lineal del dispositivo por aproximaciones lineales, vlidas para un cierto intervalo. La construccin
de los modelos es ms complicada a medida que el dispositivo tiene ms terminales, ya que una variable puede
depender de ms de un parmetro. En los dispositivos de tres terminales, las caractersticas de los puertos de entrada
y/o salida son familias de curvas, que deben escogerse de acuerdo a un parmetro. En el caso del BJT, la corriente
de base puede tomarse como dependiente solo de la tensin base-emisor, ya que su variacin respecto a la tensin
colector-emisor es muy pequea. Sin embargo, en el puerto de salida la corriente de colector depende de la tensin
colector-emisor y de la corriente de base, as que su caracterstica es una familia de curvas parametrizadas en
funcin de la corriente de base. Un caso similar tenemos en los FETs, cuya corriente de entrada (corriente de puerta)
es siempre nula, pero su corriente de salida (corriente de drenador) depende de la tensin drenador-surtidor y est
parametrizada en funcin de la tensin puerta-surtidor.
Apliquemos este mtodo en el anlisis de polarizacin de transistores bipolares de unin (BJTs). La figura 31.9 es
un modelo obtenido sujeto a las siguientes consideraciones:
La corriente de base es prcticamente independiente del voltaje colector-emisor; por lo tanto, el puerto de
entrada se modela siguiendo el mismo procedimiento usado para dispositivos de dos terminales.
Es vlido solo para la operacin en las regiones activa y de corte
Las pendientes (efecto Early) de todas las curvas en la caracterstica de salida se han tomado como iguales; por
lo tanto, esta se puede modelar como una conductancia constante (Go) en el puerto de salida.
Las curvas de la caracterstica de salida estn igualmente espaciadas para iguales variaciones de la corriente de
base, por lo que pueden modelarse como una fuente de corriente controlada por la corriente de base, con un
coeficiente o constante.
Se ha despreciado la corriente inversa de saturacin
IB IC
+ +

30 k 3.75 k 0.588 k
VBE 100iB VCE
0.07 mmohs
00.56 V 0.6 V 0.66 V
_ _
Fig. 3.19. Modelo lineal por tramos de un BJT.

Veamos el siguiente ejemplo de anlisis. Busquemos el punto de funcionamiento del circuito del siguiente
circuito, utilizando el modelo de la figura 3.19.
51

VCC = 10 V

RC IC RC
RB1 5 k
47 k RB IB +
IC + VCE VCC
IB VBE - -
+
VBB
+ VCE
VBE - -
RB2
4.7 k

R B1 R B 2 RB2
RB = = 4.273 k ; V BB = VCC = 0.909 V
R B1 + R B 2 R B1 + R B 2
Sustituyendo el dispositivo por su modelo lineal por tramos
IB IC
+ +

RB RC
VBE 30 k 3.75 k 0.588 k
100iB VCE
VBB 0.07 mmohs VCC
00.56 V 0.6 V 0.66 V
_ _

Al igual que el anlisis de un dispositivo de dos terminales, debemos estimar el estado de los diodos, resolver el
circuito resultante y comprobar el cumplimiento de la hiptesis. Sin embargo, en lugar de asumir los estados de los
diodos a ciegas, podemos tener una idea de ellos mediante la observacin del circuito. Note que la tensin VBB es
bastante ms alta que la mayor fuente que acompaa a los diodos; adems, sabemos que la corriente de base es
pequea, del orden de los microamperios, as que es probable que el transistor trabaje sobre el ltimo tramo del
modelo lineal, o sea, todos los diodos conducen. Luego
V BB V1 V2 V3 0.909 0.54 0.6 0.66
+ + + + + +
RB R1 R2 R3
V BE = = 4.27 30 3.75 0.588 = 0.667 V
1 1 1 1 1 1 1 1
+ + + + + +
R B R1 R2 R3 4.27 30 3.75 0.588
como VBE > 0.66, que es la mayor de las fuentes del modelo a la entrada, la suposicin de que todos los diodos
conducan era correcta, y el resultado es vlido. La corriente de base ser entonces
V V BE 0.909 0.667
I B = BB = = 54.3
RB 4.27 k
y la tensin colector-emisor est dada por
VCC
F IB
RC 10 mA 100 54.3 10 3 mA
VCE = = = 4.271 V
1 (1 + 0.07) mmohs
+ Go
RC
y la corriente de colector ser
52

I C = F I B + GoVCE = 5.73 mA .
El punto de funcionamiento en el puerto de entrada Q1 es igual a: IB = 54.3 A, VBE = 0.667 V, y el punto de
funcionamiento en el puerto de salida Q2 es igual a: IC = 5.73 mA, VCE = 4.271 V. Como IC > 0 y VCE > 0.2 V,
podemos concluir que nuestra suposicin de que el dispositivo operaba en la regin activa (tomada en forma tcita
al utilizar el modelo) es correcta, por lo tanto, el resultado es vlido.
Hemos utilizado un modelo obtenido a partir de las grficas de las caractersticas del dispositivo, lo que puede
haber introducido un error, debido a la precisin de la representacin y de las herramientas de medicin; adems, el
hecho de que el modelo sea una linealizacin de las caractersticas no lineales del dispositivo, sin duda alguna
introduce otro error, por lo que cabra preguntarse qu tan bueno es el resultado obtenido. Si aplicamos el modelo
de Ebers-Moll para el dispositivo (con F = 0.99, R = 0.874, F = R = 1 e IES = 15x10-15 A) y resolvemos el
circuito utilizando el mtodo de Newton-Raphson, obtenemos como resultado IB = 52.8 A, VBE = 0.683, IC = 5.88
mA, VCE = 4.431 V. Por lo tanto, el resultado obtenido por el modelo lineal por tramos presenta un error inferior al
4%, lo que es suficiente para la mayoria de las aplicaciones.
53
Tcnicas de polarizacin para los BJTs

Conceptos bsicos

Considere el circuito de la figura 3.20, que se utiliza como un amplificador de la seal de entrada vS (t). Como vS (t)
no tiene un componente de seal continua, el BJT no operar siempre en la regin activa, sino que estar en corte
mientras que la tensin de la fuente de seal no sea capaz de polarizar en directo la unin base-emisor, o sea,
cuando vS (t) < V . Sabemos que vo = VCC iC RC , pero si iB = 0, entonces iC = 0 y vo = VCC. Por lo tanto, podemos
graficar la funcin de transferencia del circuito vo/vS , como se muestra en la figura 3.21.
iC Vcc

RC

vo
iC
iC
RB iB +
+ vCE
Q
t vBE - -
vCE
vS
t

Fig. 3.20. Amplificador con BJT con un punto de polarizacin


ubicado en la regin de corte
ib

vo
vo

t
Regin de corte

Regin activa

Regin de saturacin

Vsat
V vS
t

Fig. 3.21. Funcin de transferencia vo/vS de un amplificador con BJT con


un punto de polarizacin ubicado en la regin de corte
vS

Si agregamos una fuente DC a la entrada del circuito (figura 3.22), tenemos


54

iC Vcc

RC
iC
vo
iC
Q RB iB +
t vCE
+
vBE - -
vCE V
t vS

Fig. 3.22. Amplificador con BJT con un punto de polarizacin


ubicado en la regin activa
ib

Note que la seal AC mueve el punto de polarizacin alrededor de Q. La red de polarizacin debe disearse de tal
forma que la variacin del punto de operacin no saque al dispositivo de la regin activa (figura 3.23).
vo
vo

Vsat
V vS
t

Fig. 3.23. Funcin de transferencia vo/vS de un amplificador con BJT con


un punto de polarizacin ubicado en la regin activa
vS

Polarizacin fija

En el esquema de la figura 3.22 debiamos usar dos fuentes de voltaje DC para polarizar al dispositivo de tal forma
que las variaciones del punto de operacin producidas por la fuente de entrada AC no lo sacaran de la regin activa.
Sin embargo, seramos ms eficientes si lograramos este propsito con una sola fuente de tensin DC. La solucin
es la polarizacin fija, como se muestra en la figura 3.24. Las figuras 3.24a y b muestra dos circuitos de
polarizacin fija, que pueden representarse mediante su equivalente de Thevening entre el emisor y la base y entre
el colector y el emisor. La figura 3.24c muestra este circuito equivalente, que es igual en estructura para ambos,
aunque varan las expresiones de los parmetros.
A partir de la figura 3.24c obtenemos las ecuaciones de los puertos de entrada y salida, que son
R B I B + V BE V BB = 0
,
RC I C + VCE VCC = 0
55
ecuaciones que junto a las caractersticas de los puertos de entrada y salida son suficientes para analizar o disear la
red de polarizacin de amplificadores con estas configuracines.
Vcc Vcc

R1 RC R1 RC
vo vo
IC IC
IB + IB +
vi vi
+ VCE + VCE
VBE - - VBE - -
R2

b)
a)

V BB = VCC R B = R1 R2 R1 R2
V BB = VCC RB =
R2 + R1 R2 + R1

IC RC

RB IB +
+ VCE VCC
VBE - -
VBB

c)
Fig. 3.24. a) y b) Amplificadores con BJT usando esquemas de polarizacin fija. c) circuito equivalente

Ejemplo: Sea la configuracin de la figura 3.24b, con VCC = 10 V, R1 = 4.7 k, R1 = 47 k y RC = 1 k. Los


parmetros del transistor son Go = 75.8 mohs y F = 99 y V = 0.68 V
Solucin
R2 RR
V BB = VCC = 0.909 V R B = 1 2 = 4.27 k
R2 + R1 R2 + R1
4.27 I B + V BE 0.909 = 0
Rectas de carga
I C + VCE 10 = 0

Solucin mediante el modelo lineal por tramos


IB IC
+ +

RB RC
VBE V F IB VCE
Go
VBB VCC
_ _
56
V BB V0.909 0.68
IB = = = 53.6 A
RB 4.27k
1 1
VCE =
Go + GC
(GCVCC F IB )= 5 3
(1x10 3 x10 99 x53.6 x10 6 ) = 4.36 V
7.58 x10 + 1x10
I C = F I B + GoVCE = 99 x53.6 x10 6 + 1x10 3 x 4.36 = 5.64 mA
Supongamos que aumenta a 199, entonces
1 1
VCE = (GCVCC F I B ) = (1x10 3 x4.36 199 x54.6 x10 6 ) = 0.581 V ,
Go + GC 7.58 x10 + 1x10 3
5

por lo tanto, el transistor no trabaja en la regin activa, y el modelo que utilizamos no es aplicable, arrojando un
resultado incorrecto. El nuevo modelo ser
IB IC
+ +

RB RC
VBE V VCE(sat) VCE
VBB VCC
_ _

V BB V 0.909 0.68
IB = = = 53.6 A
RB 4.27 x10 3
VCC VCE ( sat ) 10 0.3
IC = = = 9.7 mA
RC 1x10 3
Note que F I B = 10.67 mA > I C
Al igual que un aumento en F lleva al BJT a saturacin, un decremento lo puede llevar al corte o muy cerca de l,
distorsionando la seal amplificada. Las variaciones de VBE e ICO con la temperatura tambin desplazan al punto de
polarizacin, pudiendo este llegar a ser un problema crtico en ciertos casos. A continuacin se presenta un esquema
de polarizacin fija realimentado que permite una mayor estabilidad del punto de polarizacin.

Polarizacin fija con estabilidad mediante resistencia de emisor

Al igual que en el esquema de polarizacin fija, tenemos dos configuraciones bsicas (figuras 3.25a y b), y en
ambas podemos aplicar el teorema de Thevening entre los puertos de entrada y salida del BJT. A partir de la figura
3.25c obtenemos las ecuaciones de los puertos de entrada y salida,

(R B + R E )I B + R E I C + V BE V BB = 0

R E I B + (RC + R E )I C + VCE VCC = 0
que junto a las caractersticas del BJT

V BE = 0.7 V

I C = F I B + GoVCE + ( F + 1)I CO
son suficientes para analizar o disear la red de polarizacin de amplificadores con estas configuraciones.
57

Vcc Vcc

R1 RC R1 RC
vo vo
IC IC
IB + IB +
vi vi
+ VCE + VCE
VBE - - VBE - -
R2
RE
RE
a)
b)

R2 R1 R2
V BB = VCC R B = R1 V BB = VCC RB =
R2 + R1 R2 + R1

IC RC

RB IB +
+ VCE VCC
VBE - -
VBB
RE

c)
Fig. 3.25. a) y b) Amplificador con polarizacin fija con estabilidad mediante RE c)
equivalente de Thevening.

Ejemplo: Calcular el punto de funcionamiento de un circuito con la estructura de la figura 3.25b) y VCC = 10
V, R1 = 47 k, R2 = 4.7 k, RC = 1 k, RE = 100 , VAF = 70 V, y un dispositivo de las siguientes caractersticas: a)
F(min) = 99, VBE(max) = 0.68 V, ICO(min) = 2.15x10-15 A y b) F(max) = 199, VBE(min) = 0.43 V, ICO(max) = 2.2x10-13 A.

Solucin
Sustituyendo por el modelo lineal por tramos, tenemos el siguiente circuito
IB IC
+ +
RB VBE V F IB ( F+1) ICO RC
Go
VCE
_
VBB VCC
_
RE
58

(R B + R E )I B + R E I C + V V BB = 0

R E I B + (RC + R E )I C + VCE VCC = 0
I = I + G V + ( + 1)I
C F B o CE F CO
pero
IC I I
Go = C F B,
V AF + VCE V AF V AF
F IB V
por lo tanto I C = F I B + VCE + ( F + 1)I CO I C = F I B 1 + CE + ( F + 1)I CO
V AF V AF
luego
V
(R B + R E )I B + R E F I B 1 + CE + ( F + 1)I CO + V V BB = 0
V AF

VCE
R E I B + (RC + R E ) F I B 1 + V + ( F + 1)I CO + VCE VCC = 0
AF
entonces
V
R B + R E 1 + F 1 + CE I B + R E ( F + 1)I CO + V V BB = 0
V AF

VCE
R E + (R E + RC ) F 1 + I B + (RC + R E )( F + 1)I CO + VCE VCC = 0

V AF
Resolviendo este sistema de ecuaciones para las condiciones dadas en a) y b), tenemos que:
IB (min) = 14.85 A, VCE (max) = 8.19 V, IC (min) = 1.64 mA,
IB (max) = 18.5 A, VCE (min) = 6.619 V, IC (max) = 3.981 mA.
Variaciones que representan un 24 % para IB , un 31.4 % para VCE y un 143 % para IC. Note que a pesar de la gran
variacin en IC , variaciones apreciables de F , ICO y VBE no sacan al dispositivo de la regin activa.
Tarea: Solucionar para RE = 0 y observar las variaciones

Estabilidad de polarizacin mediante resistencia de emisor

En general, cuando se produce una variacin simultnea de F , ICO y VBE , la variacin en la corriente de colector
est dada por las variaciones respecto a cada uno de estos parmetros, o sea
iC iC (I CO ) + iC (V BE ) + iC ( F ) (3.13)
Si definimos los coeficientes de estabilidad respecto a cada uno de ellos como una relacin que nos permite
obtener las variaciones de la corriente de colector debidas a las variaciones de los parmetros, tenemos que
i i i
iC D IC I CO + D VC V BE + D C F (3.14)
CO BE F
siendo los coeficientes de estabilidad:
i ( F + 1)(R B + R E )
D IC = (3.15)
CO R B + ( F + 1)R E + (R B R E + R B RC + RC R E )G o

i R E Go F
D VC = (3.16)
BE R B + ( F + 1)R E + (R B R E + R B RC + RC R E )Go

RB + RE V V BE + [(R B + RC )(V BB V BE ) R EVCC ]Go


D iICCO x BB
R B + ( F 1 + 1)R E + (R B R E + R B RC + RC R E )Go R B + ( F 2 + 1)R E + (R B R E + R B RC + RC R E )Go
(3.17)
59
Los factores de estabilidad nos permiten visualizar en forma ms clara el funcionamiento del circuito, lo que es
fundamental cuando un circuito forma parte de otro ms complicado constituido por varios dispositivos. Sin
embargo, la complejidad de los factores dificulta su uso para el diseo y anlisis de circuitos, y por lo tanto, es
conveniente realizar algunas simplificaciones para, a expensas de un incremento en el error, hacer ms manejable
las expresiones.
La primera simplificacin que haremos ser despreciar el efecto Early, o sea, tomar Go = 0. Las expresiones
resultantes son:
i ( + 1)(R B + R E )
D IC = F (3.18)
CO R B + ( F + 1)R E

i F
D VC = (3.19)
BE R B + ( F + 1)R E

RB + RE V BB V BE RB + RE
D iCF x I C1 . (3.20)
R B + ( F 1 + 1)R E R B + ( F 2 + 1)R E F 1 [R B + ( F 2 + 1)R E ]

RE
Podemos hacer una simplificacin adicional. Si consideramos el caso en que F 1 >> 1 , entonces
RB
i
D IC 1 (3.21)
CO

i 1
D VC = (3.22)
BE RE
RE RB + RE
y si F 2 >> 1 , entonces D iCF I C1 (3.23)
RB F1 F 2 RE
RE
Esta ltima simplificacin debe tratarse cuidadosamente, ya que las condicines F 1, 2 >> 1 no son siempre
RB
aplicables, es ms, se podra decir que en la mayora de las aplicaciones RB >> RE , y por lo tanto, la condicin no se
cumple sino en casos donde F1,2 sea muy grande.

Ejemplo
Para un transistor con VAF = 70 V y la configuracin mostrada en la fig. 3.26, deseamos disear una red de
polarizacin que reduzca las variaciones de IC de forma que para F = 99, VBE = 0.68 V e ICO = 2.15x10-15 A se tenga
un punto de polarizacin de IC = 1 mA y VCE = 6 V, y para F = 199, VBE = 0.43 V e ICO = 2.2x10-13 A se tenga un
punto de polarizacin de IC = 1.3 mA.

Solucin
Vcc

R1 RC
IC RC
vo
IC RB IB +
IB +
vi + VCE VCC
+ VCE
VBE - -
VBE - -
R2 VBB
RE
RE

Fig. 3.26. Ejemplo de polarizacin fija con estabilizacin por RE


60
Queremos que el circuito a disear permita al dispositivo funcionar en las siguientes condiciones (estados):

Estado 1 Estado 2 Variaciones


F1 = 99 F2 = 199 F = 100
VBE1 = 0.68 V VBE2 = 0.43 V VBE = -0.25 V
ICO1 = 2.15x10-15 A ICO2 = 2.2x10-13 A ICO = 2.18x10-13 A
IC1 = 1 mA IC2 = 1.3 mA IC = 0.3 mA
VCE = 6 V

I C1
Sabemos que Go = = 13.2 mohs
V AF + VCE1
y podemos obtener la corriente de base en el estado 1 a partir de la siguiente expresin
I I CO1 ( F 1 + 1) GoVCE1
I B1 = C1 = 9.21 A
F1
Planteemos el sistema de ecuaciones que nos permita solucionar el problema. Sea

I (R + R ) + I R + V
C1 C E B1 E CE1 VCC = 0
I C1 R E + I B1 (R E + R B ) + V BE1 V BB = 0
F1 ( + 1)(R E + R B ) (R E + R B )I C1
I C = V BE + I CO F1 + F
R B + R E ( F 1 + 1) R B + ( F 1 + 1)R E F1 (R B + ( F 2 + 1)R E )

Note que las incgnitas en nuestro sistema de ecuaciones son RC , RE , RB y VBB , o sea, cuatro incgnitas en un
sistema de tres ecuaciones. Como nuestro problema es de diseo, superamos esta dificultad estableciendo
arbitrariamente una de las variables. Esto no imposibilita alcanzar los requerimientos del diseo, pues no tenemos
ms ecuaciones que impongan restricciones; en caso de contar con una cuarta ecuacin, tendramos que resolver el
sistema de ecuaciones sin asumir ningn valor arbitrariamente; de hacerlo as, no podramos cumplir con los
requerimientos de diseo.
La primera de las ecuaciones en nuestro sistema relaciona RC y RE. Es una eleccin razonable asumir el valor de
RC , ya que esta resistencia representa la carga para muchos amplificadores, y determina en muchas configuraciones
la resistencia de salida, tema que trataremos en la prxima seccin. Sea RC = 1 k, entonces
V VCE1 I C1 RC
R E = CC = 2.97 k
I C1 + I B1
Y nuestro sistema de ecuaciones se reduce a dos ecuaciones con dos incgnitas, o sea, RB y VBB . Luego
I C1 R E + I B1 (R E + R B ) + V BE1 V BB = 0

F1 ( F1 + 1)(R E + R B ) (R E + R B )I C1
I C = V BE R + R ( + 1) + I CO R + ( + 1)R + F (R + ( + 1)R )
B E F1 B F1 E F1 B F2 E

Resolviendo obtenemos RB = 1.9084 k y VBB = 5.45549 V. Sabemos que


R1 R2
RB = R + R
1 2
R1 = 349.81 k y R1 = 419.936 k
V = VCC R2
BB R1 + R2
Solucin VCC = 10 V, RC = 1 k, R E = 3 k, R1 = 360 k, R 2 = 430 k
Con los valores exactos obtenemos una desviacin despreciable en IC1 y VCE1, mientras que para IC2 obtenemos un
valor de 1.289 mA, lo que representa un error de 0.826 %. Con los resistores aproximados a valores comerciales, los
resultados para IC1 , IC2 y VCE1 son 0.99188 mA, 6.0048 V y 1.277 mA respectivamente, lo que representa
desviaciones de 0.811, 1.757 y 0.08 %, respectivamente, resultados satisfactorios para la mayora de las
aplicaciones.
61
Podemos solucionar el problema sin usar los factores de estabilidad. En este caso, lo que hacemos es plantear un
sistema de ecuaciones que incluya las rectas de cargas y las caractersticas del dispositivo en ambos estados. Al
igual que anteriormente, calculamos Go e IB1 de la siguiente forma:
I C1
Go = = 13.2 mohs
V AF + VCE1
I I CO1 ( F 1 + 1) GoVCE1
I B1 = C1 = 9.21 A
F1
V VCE1 I C1 RC
Si igualmente asumimos RC = 1 k, R E = CC = 2.97 k ,
I C1 + I B1
el sistema de ecuaciones resultante es
I C1 R E + I B1 (R E + R B ) + V BE1 V BB = 0

I C 2 R E + I B 2 (R E + R B ) + V BE 2 V BB = 0
,
I C 2 (RC + R E ) + I B 2 R E + VCE 2 VCC = 0
I C 2 = I B 2 F 2 + I CO 2 ( F 2 + 1) + GoVCE 2

el cual es un sistema de cuatro ecuaciones, a partir del cual obtenemos RB , VBB , IB2 y VCE2 . Finalmente, RB = 204.74
k y VBB = 5.585 V, valores con los que obtenemos R1 = 366.6 k y R2 = 463.71 k. Estos valores producen
resultados exactos, con una desviacin nula respecto al punto de polarizacin deseado. Podemos concluir que la
consideracin de ambos estados sin utilizar los factores de estabilizacin arroja resultados exactos, a diferencia de
los resultados aproximados obtenidos con los factores. Sin embargo, sin los factores debemos solucionar un sistema
de cuatro ecuaciones, reduciendose a dos ecuaciones si usamos los factores, aunque sean ellas de mayor
complejidad.

Estabilizacin mediante resistencia de realimentacin entre colector y base


Vcc
En la configuracin mostrada por las figuras 3.24 y 3.25,
lograbamos la estabilidad del punto de polarizacin debido
a que cualquier aumento en la corriente de colector
produce una disminucin de la tensin colector-emisor (el RC
punto de funcionamiento se desplaza hacia arriba por la vo
recta de carga). En la fig. 3.27 vemos que
RF IC
V V BE
I B = CE , IB +
RF vi
+ VCE
por lo tanto en esta estructura, una disminucin en VCE
VBE - -
producir una disminucin en la corriente de base, que se
opondr al aumento de IC.
El sistema de ecuaciones resultante es RE

I C = F I B + ( F + 1)I CO + GoVCE

I B R F + V BE VCE = 0
(I + I )(R + R ) + V V = 0 Fig. 3.27. Configuracin de estabilizacin mediante
C B C E CE CC resistencia de realimentacin entre colector y
base
Estabilizacin mediante diodos

Para el circuito de la figura 3.28a), calculemos sus equivalentes de Thevening en los puertos de entrada y salida
del BJT, como se muestra en la figura 3.28b). Si despreciamos la resistencia en el diodo, tenemos que
R (V V D ) R V R1V D R2 R1
V BB = 2 CC + V D = 2 CC y RB =
R1 + R2 R1 + R 2 R1 + R2
62
Sabemos que la tensin base-emisor disminuye con la temperatura. En un circuito como el de la figura 3.28b), la
corriente de base aumenta cuando disminuye la tensin base emisor, ya que
V V BE V E
I B = BB
RB
pero V E = R E (I C + I B ) I B R E ( F + 1)
V BB V BE
luego IB =
R B + R E ( F + 1)
si no existiese el diodo en la figura 3.28a), la tensin VBB sera constante; en ese caso, es claro que la corriente de
base aumentara con una disminucin de la tensin base-emisor VBE .
R V R1V D
Si el diodo existiese, sabemos que V BB = 2 CC , en ese caso
R1 + R2

Vcc

R1 RC
IC RC
IC RB IB +
IB + vi
vi + VCE VCC
+ + VCE
VBE - -
VD VBE - _
VBB
_ ID RE
R2 RE

b)

a)
Fig. 3.28. a) Configuracin de estabilizacin mediante diodos. b) Equivalente de Thevening

1 R2VCC R1V D 1 R2VCC R (V V BE ) R2V BE


IB = V BE = + 1 D
R B + R E ( F + 1) R1 + R2 R B + R E ( F + 1) R1 + R2 R1 + R2 R1 + R2
si la unin base-emisor del BJT y el diodo estn pareados, o sea, VD = VBE , entonces
1 R2VCC RV
IB = 2 BE .
R B + R E ( F + 1) R1 + R2 R1 + R2
Note que la corriente de base an depende de la tensin base-emisor, y que una disminucin en ella provoca un
aumento en IB . Sin embargo, la dependencia ahora es menor, especificamente se ha reducido la dependencia de la
R2
corriente de base respecto a la tensin base-emisor en un factor igual a .
R1 + R 2
63
Tcnicas de polarizacin de FETs

Polaricemos el dispositivo de la figura 3.29 en la mitad de su regin de corriente constante. Un dispositivo


polarizado de esta forma, permite el procesamiento de una seal simtrica (respecto al eje de voltaje) de mxima
amplitud sin que sufra distorsin, o sea, sin llevar al dispositivo a la regin triodo o de corte; esta forma de
polarizacin se llama polarizacin para mxima excursin simtrica.

iD RD = 5 k

RG iG +
+ vDS VDD = 10 V
vi vGS - K = 0.5 mA/V2
_
VTR = 2 V
VGG

Fig. 3.29. Amplificador con MOSFET


La recta de carga del puerto de salida es
V DS + I D R D V DD = 0
Si queremos que VDS est en el centro de la regin de corriente constante, entonces
V 1.8
V DS = 1.8 + DD = 5.9 V
2
ya que VDD y 1.8 V son los lmites de entrada a las regiones de corte y triodo respectivamente.
La corriente de drenador la podemos hallar graficamente o por medio de
V V DS
I D = DD = 0.82 mA .
RD
Si suponemos que = 0, en la regin de corriente constante
ID
I D = K (VGS VTR )2 VGS = + VTR = 3.28 V ,
K
luego, VGS = 3.28 V y excursionara entre 2 V y 3.8 V, o sea entre los lmites de corte y saturacin. Por lo tanto, para
lograr una amplificacin sin distorsin, la seal AC no debe ser mayor de 3.8 2 = 1.8 Vpp. En caso que la seal de
entrada excursione fuera de estos lmites, la seal de salida quedara distorsionada. Note que la excursin de la seal
de entrada no es simtrica, an cuando en la salida si lo es. Esto se debe a que la dependencia de la corriente de
drenador iD , (y por lo tanto de vDS si la carga es una resistencia), respecto a VGS es una funcin cuadrtica. Por lo
tanto, la amplitud de las seales de entrada (vGS) y salida (vDS) deben ser

3.8 V (mximo) + 0.52 V


vGS = VGS + v gs = pero VGS = 3.28 V v gs =
2 V (mnimo) 1.28 V
10 V (mximo) + 4.1 V
v DS = V DS + v ds = pero V DS = 5.9 V v ds =
1.8 V (mnimo) 4.1 V
Nota: el lmite donde comienza la regin triodo se puede calcular analticamente resolviendo el sistema de
ecuaciones compuesto por
I D = K (VGS VTR ) 2

V DS = VGS VTR
V + I R V = 0
DS D D DD
64
Polarizacin fija

VDD

RA RC iD RD
vo iG
iD RG +
iG + + vDS
vi -
+ vDS vGS _
vGS _ _ VGG
RB

a) b)

Fig. 3.30. Amplificador con MOSFET usando un esquema de polarizacin fija.

Ejemplo: Determine el punto de polarizacin del MOSFET de la figura 3.30 si VDD = 16 V, RD = 2 k, RA = 1.5
M, RB = 500 k, K = 1 mA/V2 , VTR = 2 V y = 0.
RB
VGG = V DD = 4 V I D = K (VGS VTR )2 = 4 mA V DS + R D I D V DD V DS = 16 4 x 2 = 8 V
R A + RB
Tarea: resolver para = 0.01 V-1.

Autopolarizacin y polarizacin fija combinadas (estabilizacin mediante resistencia de surtidor)

VDD

RA RC iD RD
vo iG
iD RG +
iG + + vDS VDD
vi -
+ vDS vGS

_
vGS _ _ VGG RS
RB
RS
a) b)

Fig. 3.31. a) Esquema de autopolarizacin y polarizacin fija combinadas b) cirucuito equivalente

RB
VGG = V DD
R A + RB

VGS + I D R S VGG = 0

V DS + I D (R D + R S ) V DD = 0
2
I D = K (VGS VTR )
Si 0 I D = K (VGS VTR ) 2 (1 + V DS )
65
En la segunda parte de estos apuntes, trabajamos con un dispositivo genrico llamado de ley cuadrtica, con
caractersticas i/v muy similares a la de los FETs operando en la regin de saturacin. En esa ocasin usamos el
mtodo grfico para buscar su punto de operacin; de la misma manera, podemos relacionar el vGS con iD para
obtener una caracterstica de transferencia que nos permita tratar a un FET de una forma similar al dispositivo de ley
cuadrtica. Del circuito de la figura 3.31b) podemos concluir que
1
I D = R (VGS VGG ) Recta de carga de transferencia
S
I = K (V V ) 2 caracterstica de transferencia
D GS TR
Las lneas punteadas de la figura 3.32a) muestran las desviaciones cuando consideramos la dependencia de ID
respecto a VDS por efecto de la modulacin de la longitud del canal.

i1 I D = K (VGS VTR ) 2 (1 + V DS )
I D = K (VGS VTR ) 2 RD
iD

RG iG +
+ vDS VDD
1 vGS -
ID = (VGS VGG ) _
RS VGG RS

a) v1 b)

Fig. 3.32. Dependencia de ID respecto al efecto de modulacin de la longitud del canal


D D
Polarizacin de FETs como fuente de corriente
I0 I0
Las caractersticas del JFET y el MOSFET decremental mediante la + +
cual pueden funcionar en la regin de saturacin an cuando su voltaje vDS vDS
puerta-surtidor sea nulo, nos permite utilizarlos como fuentes de _ _
corriente usando las configuraciones de la figura 3.33. Si vDS es tal que
los dispositivo operen en la regin de saturacin, como vGS es constante I0 I0
(nulo), al variar la carga por la que fluye la corriente I0, varia la recta de
carga pero esta se mueve sobre las caracterstica casi plana del S S
dispositivo, as que la corriente I0 se mantiene aproximadamente Fig. 3.33. MOSFET como fuente
constante. Es posible lograr esto mismo con MOSFETs incrementales, de corriente
pero se debe polarizar la tensin puerta-surtidor con una fuente de VDD
tensin, lo que es una desventaja considerable.

Estabilizacin mediante resistencia entre drenador y fuente


RC
Sabemos que la corriente que circula por la puerta es cero, as que iF
vo
de igual forma, IF = 0, y por lo tanto, VGS = VDS . Si aumenta ID , nos
desplazamos hacia arriba por la recta de carga, disminuyendo VDS. RF
Pero al disminuir VDS, disminuye tambin VGS, y esta disminucin se iD
+
opone al aumento de la corriente de drenador. vi
+ vDS
VGS + I D R D V DD = 0 vGS _
_

I D = K (VGS VTR ) 2

note que al conectar los terminales de drenador y puerta, VGS = VDS, Fig. 3.34. Estabilizacin de FETs mediante
y si sustituimos en la ecuacin del dispositivo, tenemos que resistencia entre drenador y fuente.
66

I D = K (V DS VTR ) 2 .
Anteriormente hemos mencionado que una desventaja de los FETs es el
suministrar una salida asimtrica para una entrada simtrica, ya que la relacin
entre la variable de control (vGS ), y la variable controlada (iD) es una relacin iD
cuadrtica, pero, que sucede si conectamos una carga no lineal, que compense la +
no linealidad del dispositivo?. Esta carga es tal que la tensin entre sus + vDS
terminales est dada por vGS _
_
ID
V DS = + VTR
K
Fig. 3.35. Carga NMOS
y es til al disear circuitos con tecnologa NMOS.

Polarizacin de un amplificador NMOS


VDD
v o = v DS1 = V DD v DS 2 , i D1 = i D 2 ,
si ambos dispositivos trabajan en la regin de corriente constante iD2
I D1 = K 1 (VGG VTR1 )2 , I D 2 = K 2 (VGS 2 VTR 2 )2 +
+ vDS2
luego
vGS2 _ _
I 1
VGS 2 = D 2 + VTR 2 = K1 (VGG VTR1 )2 + VTR 2 vo
K2 K2
K1 iD1
VGS 2 = (VGG VTR1 ) + VTR 2 = V DS 2 +
K2
+ vDS1
y finalmente vi _
vGS1 _
K1
Vo = V DD (VGG VTR1 ) VTR 2
K2 VGG

Fig. 3.36. Amplificador NMOS


67
ANLISIS DE PEQUEA SEAL EN CIRCUITOS CON DISPOSITIVOS DE TRES TERMINALES

Las funciones principales que por lo comn cumple un circuito electrnico a frecuencias medias son las
siguientes:
Escalamiento: Consiste en cambiar los niveles de una seal aplicada a su entrada para producir a la salida una
rplica escalada de la misma, libre de distorsin. El cambio de los nivel de tal forma que la amplitud de la seal de
salida sea mayor que la de la entrada se llama amplificacin, en caso contrario se obtiene una atenuacin.
Generacin: Consiste en producir seales de diferentes tipos (como sinusoidales, triangulares, trenes de pulsos,
etc.).
Conformacin: Consiste en el cambio de la forma de una seal. Como ejemplo podemos citar los circutos
recortadores y fijadores con diodos estudiados anteriormente.
Conmutacin: Consiste en activar o desactivar cierta parte de un circuito, de tal forma que su funcionamiento
est condicionado por una seal de control. Como ejemplo podemos citar los circuitos con diodos que cambian su
estructura dependiendo del estado de conduccin de los diodos.
En este curso limitaremos nuestro estudio a los circuitos conformadores y de escalamiento. Los circuitos
conformadores han sido tratados anteriormente mediante dispositivos de dos terminales, mientras que los circuitos
de escalamiento, que en adelante llamaremos amplificadores aunque produzcan atenuacin, los estudiaremos como
constituidos por dispositivos de dos terminales, en un rango de frecuencias que denominaremos frecuencias medias.
Tipos de amplificadores

La misin de un amplificador es tomar la seal aplicada a su entrada sin consumir potencia de la fuente de seal y
producir una versin escalada de la misma en su salida cuyo valor no dependa de la carga. Dependiendo de la
naturaleza de las seales de entada y salida, o sea, si son fuentes de corriente o voltaje, podemos clasificar a los
amplificadores de la siguiente forma:
Amplificadores de voltaje

La seal de entrada es una fuente de voltaje, y a la salida se obtiene una versin escalada de la misma. Idealmente,
El amplificador de voltaje debe tomar la seal de voltaje aplicada a su entrada sin consumir corriente de la fuente de
seal, o sea, reproducirlo integramente a la entrada del amplificador, y producir una versin escalada independiente
de la carga. Esta labor puede realizarla una fuente ideal de voltaje controlada por voltaje, pero este es un modelo
cuyo comportamiento se aleja del comportamiento real de los amplificadores de voltaje. Para caracterizar el
comportamiento no ideal de estos amplificadores, incluimos una resistencia Ri en serie con la fuente de seal en el
puerto de entrada del amplificador y una resistencia Ro tambin en serie en el puerto de salida, como se muestra en
la figura 4.1. Esta claro que para un amplificador ideal, Ri debe ser infinita (para que toda la tensin de entrada est
entre sus terminales) y Ro debe ser igual a cero (para que la caida de tensin entre sus terminales sea nula). Sin
embargo, en la prctica estos lmites son inalcanzables, y por lo tanto al disear un amplificador de voltaje es
suficiente lograr que Ri se mucho mayor que la resistencia de la fuente de seal RSV, mientras que Ro sea mucho
menor que la resistencia de carga RL .

Amplificador de voltaje

RSV ii Ro io vo
AV = : Ganancia de voltaje en
+ + vi
+ circuito abierto (RL = )
vs vi RI A V vi vo RL
_ Ri: Resistencia de entrada
_ _
Ro: Resistencia de salida

Fig. 4.1. Amplificador de voltaje


68
Amplificadores de corriente

La seal de entrada es una fuente de corriente, y a la salida se obtiene una versin escalada de la misma.
Idealmente, El amplificador de corriente debe tomar la seal de corriente aplicada a su entrada sin consumir
corriente de la fuente de seal, o sea, lograr que la corriente generada por la fuente circule integra por la entrada del
amplificador, y producir una versin escalada independiente de la carga. Esta labor puede realizarla una fuente ideal
de corriente controlada por corriente, pero este es un modelo cuyo comportamiento se aleja del comportamiento real
de los amplificadores de corriente. Para caracterizar el comportamiento no ideal de estos amplificadores, incluimos
una resistencia Ri en paralelo con la fuente de seal en el puerto de entrada del amplificador y una resistencia Ro
tambin en paralelo en el puerto de salida, como se muestra en la figura 4.2. Esta claro que para un amplificador
ideal, Ri debe ser igual a cero (para que toda la corriente circule por ella) y Ro debe ser infinita (para que toda la
corriente circule por la carga). Sin embargo, en la prctica estos lmites son inalcanzables, y por lo tanto al disear
un amplificador de corriente es suficiente lograr que Ri se mucho menor que la resistencia de la fuente de seal RSV,
mientras que Ro sea mucho mayor que la resistencia de carga RL .
Amplificador de corriente
ii io
io
+ + AI = : Ganancia de corriente en
ii
IS RSV vi RI RO vo RL corto circuito (RL = 0)
AI ii
_ _ Ri: Resistencia de entrada

Ro: Resistencia de salida


Fig. 4.2. Amplificador de corriente

Amplificadores de transresistencia

La seal de entrada es una fuente de corriente, y a la salida se una seal de voltaje proporcional a la corriente de
entrada. Idealmente, El amplificador de transresistencia debe tomar la seal de corriente aplicada a su entrada sin
consumir corriente de la fuente de seal, o sea, lograr que la corriente generada por la fuente circule integra por la
entrada del amplificador, y producir una tensin a la salida proporcional a la corriente de entrada independiente de
la carga. Esta labor puede realizarla una fuente ideal de voltaje controlada por corriente, pero este es un modelo
cuyo comportamiento se aleja del comportamiento real de los amplificadores de transresistencia. Para caracterizar el
comportamiento no ideal de estos amplificadores, incluimos una resistencia Ri en paralelo con la fuente de seal en
el puerto de entrada del amplificador y una resistencia Ro tambin en serie en el puerto de salida, como se muestra
en la figura 4.3. Esta claro que para un amplificador ideal, tanto Ri como Ro deben ser iguales a cero (para que toda
la corriente circule por Ri y no haya caida de voltaje en Ro). Sin embargo, en la prctica estos lmites son
inalcanzables, y por lo tanto al disear un amplificador de transresistencia es suficiente lograr que Ri sea mucho
menor que la resistencia de la fuente de seal RSV y Ro sea mucho menor que la resistencia de carga RL .

Amplificador de transresistencia
ii Ro io vo
Rm = : Transresistencia en circuito
+ + ii
+ abierto (RL = )
IS RSV vi RI Rm ii vo RL
_ Ri: Resistencia de entrada
_ _
Ro: Resistencia de salida

Fig. 4.3. Amplificador de transresistencia


69
Amplificadores de transconductancia

La seal de entrada es una fuente de voltaje, y a la salida se obtiene una corriente proporcional a la magnitud del
voltaje de entrada. Idealmente, el amplificador de transconductancia debe tomar la seal de voltaje aplicada a su
entrada sin consumir corriente de la fuente de seal, o sea, reproducirlo integramente a la entrada del amplificador,
y producir una corriente proporcional al voltaje de entrada independiente de la carga. Esta labor puede realizarla una
fuente ideal de corriente controlada por voltaje, pero este es un modelo cuyo comportamiento se aleja del
comportamiento real de los amplificadores de transconductancia. Para caracterizar el comportamiento no ideal de
estos amplificadores, incluimos una resistencia Ri en serie con la fuente de seal en el puerto de entrada del
amplificador y una resistencia Ro en paralelo en el puerto de salida, como se muestra en la figura 4.4. Esta claro que
para un amplificador ideal, tanto Ri como Ro deben ser infinitas de tal forma que toda la tensin de entrada est entre
los terminales de Ri y la corriente de salida circule toda por la carga RL. Sin embargo, en la prctica estos lmites son
inalcanzables, y por lo tanto al disear un amplificador de voltaje es suficiente lograr que Ri se mucho mayor que la
resistencia de la fuente de seal RSV, y que Ro sea mucho mayor que la resistencia de carga RL .

Amplificador de transconductancia

RSV ii io io
Gm = : Transconductancia en
+ + vi
corto circuito (RL = 0)
vs vi RI RO vo RL
Gm vi Ri: Resistencia de entrada
_ _
Ro: Resistencia de salida

Fig. 4.4. Amplificador de transconductancia

Anlisis de pequea seal en circuitos con dispositivos de tres terminales


Vcc VO
IC RL

RB IB +
R1 RL + VCE
VCC
VBE - -
vO VBB
iC
iB + a)
+ vCE iC
vBE - - vo
vs R2 RS iB +
+ vCE
vBE - -
vs RL
RB

b)

Fig. 4.5. Anlisis un amplificador con BJT a) de polarizacin, b) pequea seal

La tensin de salida vO est dada por vO = VO + v o . Podemos dividir el anlisis en dos secciones, una anlisis de
polarizacin para determinar VO, y un anlisis de pequea seal para hallar vo.

Anlisis de polarizacin:

VO = VCC + I L R L = VCC I C R L
70
si sustituimos al transistor por su modelo de polarizacin, obtenemos el siguiente circuito
VO
rbe IC RL IL
RB IB
+ +

GO VCE VCC
VBE
V
VBB F IB ( F+1) ICO
_

Fig. 4.6. Anlisis de polarizacin

De la figura 4.6 podemos observar que

I C = F I B + ( F + 1)I CO + GoVO
luego,
1
VO = [VCC RL F I B RL ( F + 1)I CO ]
1 + R L Go
pero
V BB V 1 V BB V
IB = VO = VCC R L F R L ( F + 1)I CO
R B + rbe 1 + R L Go R B + rbe

con rbe = rbe + rx.


En la mayoria de las aplicaciones R L G o << 1 , rbe << R B y F I B >> I CO ( F + 1) , entonces
V BB V
VO = VCC R L F
RB
Esta ltima expresin de VO la pudimos haber obtenido directamente desde el circuito de la figura 4.5, sin
V BB V
necesidad de sustituir al BJT por su modelo de polarizacin. Note que si tomamos I C = F I B e I B = ,
RB
tenemos directamente que
VBB V
VO = VCC RL I C = VCC RL F I B = VCC R L F .
RB

Anlisis de pequea seal:

Sustituyendo por el transistor por su modelo de pequea seal en la figura 4.7.

RS ib rx ic
vo
+ +

vs RB vbe RBE GO vce RL


o ib
_

Fig. 4.7. Anlisis de pequea seal


71

v o = i c R L
o ib
pero i c = o ib + v o Go = o ib i c R L G o i c =
1 + R L Go
RL o ib
entonces vo =
1 + R L Go

Anlisis lineal de circuitos de con BJTs

Procedimiento

1. Hallar el punto de polarizacin (Q).


2. Sealar sobre el diagrama de conexiones los terminales de base (puerta), colector (drenador) y emisor (surtidor)
3. Hallar los parmetros del modelo de pequea seal rbe y Go (gm y rds)
4. Sustituir el transitor por su modelo de pequea seal.
5. Hallar las caractersticas del amplificador. Algunas caractersticas de inters son:
io
a) La ganancia de corriente AI =
ii
vo
b) La ganancia de tensin AV =
vi
v
c) La resistencia de entrada Ri = i
ii
v
d) La resistencia de salida Ro = o
io
v
e) La transresistencia R m = o
ii
i
f) La transconductancia G m = o
vi

Configuracin de emisor comn


ic
RS ib rx ic
vo vo
RS ib + +
+
+ vce
vbe - - vs RB vbe RBE GO vce RL
vs RL
RB o ib
_

Ri Ro Ro
Ri
Fig. 4.8. Configuracin de emisor comn
vi
a) Resistencia de entrada Ri =
ii
v i v b ib rbe vs r R
Ri = = = = rbe Ri ' = = Ri || R B + R S = R S + be B
ii ib ib is rbe + R B
72

si RB >> rbe y RS<<rbe , entonces Ri ' = Ri rbe

io
b) Ganancia de corriente AI =
ii
o ib

i o il i c 1 + R L Go o
AI == = = =
ii ib ib ib 1 + RL Go
i i
si queremos hallar AIS = o = l debemos hacer un divisor de corriente entre Ri y RB ,
is is

RB
ib = i s ,
R B + rbe
entonces
io RB o
AIS = =
is R B + rbe 1 + R L G o
si RL Go << 1 y RB >> rbe , entonces AIS AI o

vo
c) Ganancia de corriente AV =
vb
ib o R L

v 1 + Go RL o RL
AV = o = AV =
vb i b rbe rbe (1 + Go R L )
v
y la ganancia de tensin vista desde vs AVS = o
vs
pero v s = i s R S + ib rbe
RB i s
y adems ib =
R B + rbe
R +r
entonces v s = B be RS ib + rbe ib
RB
i R
b o L
v 1 + Go R L o RL
por lo tanto AVS = o = =
vs R + rbe R + rbe
ib rbe + B RS (1 + Go R L ) rbe + B RS
RB RB

o L R
si RL Go << 1 y RB >> rbe , entonces AVS
rbe + RS
Podemos hallar la ganancia de tensin en funcin de la ganancia de corriente y la resistencia de entrada, tomando
en cuenta que
vo RL io R
AV = = = AI L .
vi Ri i i Ri
73
Sin embargo, es necesario utilizar esta relacin cuidadosamente, ya que la ganancia de tensin est relacionada a
vo
una determinada ganancia de corriente, carga y resistencia de entrada. Por ejemplo, si queremos hallar AV = ,
vb
io
usamos como ganancia de corriente AI = , RL como carga y Ri como resistencia de entrada, de tal forma que
ib

vo R L io R L
AV = = = AI
v b Ri i b Ri
vo i
pero si queremos hallar AVS = usamos como ganancia de corriente AIS = o , RL como carga y Ri como
vS is
resistencia de entrada, de tal forma que

v o R L io R L
AVS = = = AIS
v s Ri ' i s Ri '
que pasara si usaramos Ri como resistencia de entrada para hallar AV?. Tendramos que

RL R i v
AIS = L o o = AVS
Ri Ri i s v s
y obtendramos un valor incorrecto para la ganancia de tensin AVS .

v2
d) Resistencia de salida Ro =
i2
Las variables v2 e i2 no est sealadas en la figura 4.9 porque debemos modificar este circuito para hallarla. La
resistencia de salida se define como la obtenida al anular la fuente de entrada (ponerla a cero si es una fuente de
tensin o abrirla si es una fuente de corriente) y hacer en infinita la resistencia de carga.

i2 v2 i 2 v2
RS ib rx
RS iB +
+ vCE
vBE - - i2 RB RBE GO i2
RB o ib

Ro
Ro
Fig. 4.9. Resistencia de salida
v2 v 1
Ro = , si i2 = 1 A, entonces Ro = 2 = (1 o ib ) ,
i2 1 Go
pero en el puerto de entrada observamos que ib = 0, entonces

1
Ro =
Go
Si quisieramos hallar la resistencia de salida Ro que incluya la resistencia de carga RL ,
RL
Ro ' =
1 + Go R L
74

si G o 0 , entonces R o , R o ' = R L
ib o R L

v 1 + Go RL o RL
e) Transresistencia R m = o = Rm = .
ib ib 1 + Go R L
v i R o
Podemos llegar al mismo resultado considerando que R m = o = o L = AI R L = RL
ib ib 1 + Go R L
o ib

i 1 + RL Go o
g) Transconductancia G m = o = =
vb ib rbe rbe (1 + R L G o )
i i A o
Podemos llegar al mismo resultado considerando que G m = o = o = I =
v b ii Ri Ri (1 + R L Go ) rbe

Resumen de parmetros de la configuracin emisor comn (EC)


vb il o vo o RL
Ri = = rbe AI = = AV = =
ib ib 1 + RL Go vb rbe (1 + Go R L )
1 v o RL i o
Ro = Rm = o = Gm = l
Go ib 1 + Go RL v b rbe (1 + R L G o )

Configuracin de colector comn ic

RS ib +
+ vce
vbe - -
Vcc vs vo
RB RL

R1 Ri Ri
iC Ro Ro
RS iB +
+ vCE + vbe
vBE - - vO ib - rbe ic
vs R2 is RS vo

RL +
il
vs RB GO vce RL
o ib
_

Ri Ri Ro
v
a) Ri = b
ib Fig. 4.10. Configuracin de colector comn
RL
pero vb = ib rbe + ib ( o + 1)
1 + Go R L
RL
luego Ri = rbe + ( o + 1)
1 + Go R L
si Go 0 Ri rbe + R L ( o + 1)
75
(reflexin de RL del emisor a la base)
vs
Ri ' = = Ri || R B + R S
is
i i ( + 1)
b) AI = l , pero il = ib ( o + 1) v o G o = i b ( o + 1) il R L G o il = b o
ib 1 + R L Go
( o + 1)
entonces AI =
1 + R L Go
i RB
AIS = l , pero ib = i s
is R B + Ri
i i i i ( o + 1) R B
entonces AIS = l = l b = AI b =
i s ib i s i s 1 + R L G o Ri + R B
RB
si Go 0 AI ( o + 1) ; AIS = ( o + 1)
Ri + R B
vo RL RL
c) A V = , vo = ib ( o + 1) y vb = ib rbe + v o = ib rbe + ib ( o + 1)
vb 1 + Go RL 1 + Go R L
RL
ib ( o + 1)
vo 1 + Go R L R L ( o + 1)
entonces AV = = =
vb RL r (1 + Go R L ) + R L ( o + 1)
ib rbe + i b ( o + 1) be
1 + Go R L
R + Ri RL
v s = i s R S + v b = ib B R S + i b rbe + ib ( o + 1)
RB 1 + Go R L
RL RL
( o + 1)ib ( o + 1)
vo 1 + Go R L 1 + Go RL
entonces AVS = = =
v s R B + Ri RL R B + Ri RL
RS + rbe + ( o + 1)ib R S + rbe + ( o + 1)
R B 1 + G R
o L R B 1 + G o R L

vo R L ( o + 1) R L ( o + 1)
si Go 0 AV = = ; AVS =
v b rbe + R L ( o + 1) R B + Ri
RS + rbe + R L ( o + 1)
RB
v2
d) Ro = , si i2 = 1, entonces
i2
i2 B
is RS ib RBE
RS Ib + v2
_
+ vce
vbe - - GO
v2 RB vce i2
RB i2 o ib
+
Ro
Ro

Fig. 4.10. Resistencia de salida de la configuracin de colector comn


76
1
v2 = [ib ( F + 1) + 1] y adems v 2 = ib (rbe + RS || R B ) , entonces
Go
R S || R B + rbe 1
( + 1) v2 1 R S || R B + rbe ( o + 1) Go
v2 = o + v2 = =
Go R S || R B + rbe G o G o (R S || R B + rbe ) + ( o + 1) R S || R B + rbe 1
+
( o + 1) Go
entonces
R S || R B + rbe 1 R S || R B + rbe 1
Ro = || Ro ' = || || R
( o + 1) Go ( o + 1) Go L
rbe rbe
si Go 0 y R S || R B << rbe Ro y Ro ' || R
( o + 1) ( o + 1) L
ib ( o + 1)R L
v 1 + Go R L ( + 1)R L
e) Transresistencia R m = o = Rm = o
ib ib 1 + Go RL
( o + 1)ib
i 1 + RL Go ( o + 1)
h) Transconductancia G m = l = =
vb R ( + 1) rbe (1 + R L G o ) + R L ( o + 1)
ib rbe + L o
1 + R L G o

Resumen de parmetros de la configuracin colector comn (CC)


vb RL il ( o + 1)
Ri = = rbe + ( o + 1) rbe + R L ( o + 1) AI = = ( o + 1)
ib 1 + Go R L ib 1 + R L G o
v R L ( o + 1) R L ( o + 1)
AV = l =
v b rbe (1 + Go R L ) + R L ( o + 1) rbe + R L ( o + 1)
R || R B + rbe 1 rbe
Ro = S ||
( o + 1) Go ( o + 1)
v o ( o + 1)R L
Rm = =
ib 1 + Go RL
i ( o + 1)
Gm = l =
v b rbe (1 + R L G o ) + R L ( o + 1)

Configuracin de base comn (BC)


ve
a) Ri = pero v e = ib (rbe + R B )
ie
e ie = ( o + 1)ib , entonces
rbe + R B
Ri =
o +1
v R E (rbe + R B )
Ri ' = e = Ri || R E =
is rbe + R B + R E ( o + 1)
77

il
b) AI =
ie
o
pero, il = o ib e i e = ( o + 1)ib , luego AI =
o + 1
i r + RB
AIS = l , pero i ' R E = ib (rbe + R B ) i ' = i b be
is RE
rbe + R B
e i s = i '+i e = i '( o + 1)i b = i b + ( o + 1)
RE
il o ib o RE
entonces AIS = = =
is r + RB rbe + R B + R E ( o + 1)
ib be + ( o + 1)
RE
o
si R E ( o + 1) >> R B + rbe , entonces AIS
( o + 1) E
RS ie - v + ic C
ce vo
-
vbe +
Vcc B
vs RE RL
ib RB
RL
R1 Ri Ri
vO Ro Ro
iC
iB +
+ vCE RS ie E ic C
is RS
vBE -- vo
R2 Go = 0
il
RE vs i RBE O IB
vs RL
RE ib B
RB

Ri Ro Ro
Ri

Fig. 4.11. Configuracin de base comn

vo il R L o ib R L o RL
d) AV = = = = , ie E ic C
v e ib (rbe + R B ) ib (rbe + R B ) rbe + R B Go = 0 v2
R RBE O IB
podemos comprobar que AV = AI L i
Ri i2
RS RE ib B
v v v o RL Ri '
AVS = o = o e = RB
v s v e v s rbe + R B Ri '+ R S

v2 Ro
e) R o =
i2 Fig. 12. Resistencia de salida de la
configuracin de base comn
78

vo ib o R L R
f) Transresistencia R m = = Rm = o L
i e i b ( o + 1) o +1
i o ib o
g) Transconductancia G m = l = =
v e ib (rbe + R B ) rbe + R B

Tarea: Plantear sistema de ecuaciones para Go 0

Resumen de parmetros de la configuracin base comn (BC)


v e rbe + R B il o
Ri = = AI = =
ie o +1 ie o + 1
v o RL v
AV = o = Ro = 2
v e rbe + R B i2

vo o RL R E il o
Rm = = Gm = =
ie rbe + R B v e rbe + R B

Configuracin de emisor comn (EC) con resistencia de emisor


Vcc
Go = 0
RS ib rbe ic
RL is vo
R1 + il
+ vbe -
vO vce
iC o ib _
RS iB + vs RB RL
+ vCE
vBE -- RE
R2
vs
RE Ro
Ri

Fig. 4.13. Configuracin de emisor comn con resitencia de emisor

v b ib (rbe + R E ( o + 1))
a) Ri =
= = rbe + R E ( o + 1)
ib ib
i
b) AI = l = o
ib
v ib o R L o RL
c) AV = o = =
v b ib (rbe + R E ( o + 1)) rbe + R E ( o + 1)
d) Ro , ya que al desconectar la carga, vemos la fuente de corriente ideal o ib.
v o ib o R L
e) Transresistencia R m = = Rm = o RL
ib ib
i o ib o
f) Transconductancia G m = l = =
v b ib [rbe + R E ( o + 1)] rbe + R E ( o + 1)
79
Rectas de carga de DC y AC

Al plantear la ecuacin de mallas en el puerto de salida, utilizamos el concepto de recta de carga, concepto que
fu sumamente til para el estudio de la polarizacin. Si a uno de los circuitos como los estudiados se le conecta una
carga acoplada mediante un condensador, tendremos una resistencia de carga para DC y otra para AC. En el circuito
de la figura 4.14 se muestra una configuracin que da lugar a dos circuitos equivalentes, uno para DC y otro para
AC; una de sus diferencias estriba en la carga. De esta forma, la recta de carga variar dependiendo si hacemos el
anlisis en AC o en DC.
vO

iC
RS Ib +
Vcc
+ vce
vbe -- RL ||RC
R2
RC vs
RE
R1
vO
iC
RS iB + b)

+ vCE
vBE -- RL VO
R2 IC RC
vs
RE IB
RB +
+ VCE
VCC
VBB VBE - -
a)
RE

c)
Fig. 4.14. a) Amplificador con BJT y carga acoplada por capacitor. b) Circuito
equivalente para el anlisis AC c) para el anlisis DC

Si analizamos el circuito de la figura 4.14c), tenemos que la recta de carga de salida est dada por
I C (RC + R E ) + I B R E + VCE VCC = 0
si, por simplicidad tomamos IC F I B
+ 1
entonces I C RC + RE F + VCE VCC = 0
F
podemos definir una recta de carga de DC Rdc como
+ 1
Rdc = RC + RE F
F
y la recta de carga de salida de corriente directa se puede expresarse de la siguiente manera
I C Rdc + VCE VCC = 0
80

iC

Recta de carga de AC

Q
Recta de carga de DC

vCE
Fig. 4.15. Rectas de carga de AC y DC

Para analizar el circuito de la figura 4.14c), sustituimos el transistor por su modelo equivalente, resultando

RS ib rbe Go = 0 ic
is vo
+
+ vbe -
vce
RB o ib _ RL RC
vs
+
RE ve
_

Fig. 4.16. Anlisis de pequea seal de un amplificador con BJT con carga
acoplada por capacitor usando el modelo de pequea seal de BJT
+1
v ce = v o v e = i c (RC || R L ) ib ( o + 1)R E = i c RC || R L + o R E
o
+1
entonces v ce + i c RC || R L + o R E = 0
o
o +1
y definimos la recta de carga de AC Rac , como R ac = RC || R L + RE
o

Circuitos con FETs

Para hacer el analisis de pequea seal de los circuitos con FETs, utilizaremos dispositivos MOSFET
incrementales; debido a que el circuito equivalente de pequea seal de los JFETs, los MESFETs y los MOSFETs
decrementales son idnticas a las de aquel, lo que aqui concluyamos se aplica tambin a circuitos que incluyan estos
dispositivos.
81
Configuraciones
VDD VDD VDD

RA RD RA RD RA RD
vo vo
iD iD iD
iG + iG + iG +
vs vs
+ vDS + vDS + vDS
vGS _ vGS _ vGS _
RB _ _ vo _

RS RB RB
RS RS vs
a) b) c)

4.17. Configuraciones de circuitos con FETs a) surtidor comn b) drenador comn c) puerta comn
Analizaremos las configuraciones de las figuras 4.17a) y b) simultneamente, considerando la siguiente
configuracin general. La configuracin de la figura 4.17a) se analiza incluyendo una resistencia de surtidor
(surtidor comn con resistencia de surtidor) y la de la figura 4.17b) con una resistencia de drenador (drenador
comn con resistencia de drenador). Este es el caso general, de ir el surtidor o el drenador a tierra, basta con igualar
RS o RD en las expresiones resultantes.
VDD

RA RD D id
vo1 vo1
+
iD gmvgs RDS vds
iG + G
vs is _
+ vDS RD
vGS _ + vgs - + S
_
vo2 vs RB RS vo2
RB
RS _

Fig. 4.18. Anlisis de pequea seal de las configuraciones surtidor comn y drenador comn

Para las configuraciones de surtidor comn (tomando vo1 como salida) y drenador comn (tomando vo2 como
salida).

Configuracin de surtidor comn con resistencia de surtidor

De la figura 4.17a podemos deducir:


vs
a) Ri = = RB
is
i
b) AI = d . Sabemos que vo1 = id R D = i d R S + rds (id g m v gs ), entonces
is
82

v gs
id = con = g m rds ,
RS + RD + rds
R S + R D + rds i s RB
por lo tanto v s = i s R B = v gs + R S i d = i d + RS id id = , luego
R S ( + 1) + R D + rds
id R B
AI = = .
i s R S ( + 1) + R D + rds D
v i s R B v2
c) AV = o1 . Pero v o1 = i d R D = RD , +
vs R S ( + 1) + R D + rds gmvgs RDS vds
G
adems v s = i s R B , _
v R D + vgs -
S i2
entonces AV = o1 =
vs RS ( + 1) + RD + rds RS

v
d) Ro = 2 , si i2 = 1 A Ro = v 2 , entonces
i2
v 2 = RS + rds (1 g m v gs ), pero v gs = RS , entonces
Fig. 4.19. Clculo de la resistencia de salida de
la configuracin de la figura 4.18
Ro = RS ( + 1) + rds
R B i s
RD
v o1 v i R RS ( + 1) + R D + rds R D R B
e) Rm = Rm = o1 = d D = = .
is is is is R S ( + 1) + R D + rds
is RB

i i R S ( + 1) + R D + rds
f) G m = l = d = =
vs vs is RB R S ( + 1) + R D + rds

Configuracin de drenador comn con resistencia de drenador

Observando la figura 4.17b, tenemos que


vs
a) Ri = = RB
is D
i RB
b) AI = d =
is RS ( + 1) + RD + rds gmvgs
+
RDS vds
v v s RS G
S _
c) AV = o 2 , pero vo 2 = i d R S = , luego
vs RS ( + 1) + R D + rds + vgs - v 2 RD
R S i2
AV =
R S ( + 1) + R D + rds
v
d) Ro = 2 , si i2 = 1 A Ro = v 2 , entonces
i2 Fig. 4.19. Clculo de la resistencia de salida de la
( )
v 2 = v gs = R D + rds 1 + g m v gs , entonces configuracin de la figura 4.17b.

R D + rds
Ro =
( + 1)
83

v s RS
v v i R R ( + 1) + R D + rds RS R B
e) Rm = o 2 Rm = o 2 = d S = S =
is is v s v s R S ( + 1) + R D + rds
RB RB
vs
i i R + 1) + R D + rds
(
f) Gm = l = d = S =
vs vs vs R S ( + 1) + R D + rds

Configuracin de puerta comn

A continuacin reproducimos la figura 4.17c, que representa la configuracin de puerta comn


VDD

D id
RA RD vo3
+
gmvgs RDS vds il
vo G
iD _ RD
iG + + vgs S
-
+ vDS is
vGS _ _ RB RS
vs
RB
RS

Fig. 4.20. Configuracin de puerta comn

vs
a) Ri = . Sabemos que v s + rds (i d g m v gs ) = id R D v s + i d (rds + R D ) = v gs , entonces
is
rds + RD v ( + 1) (RS + R D )i s rds
v s = i d . Adems v s = R S (i s + i d ) = R S i s s v s = , luego
+1 rds + R D R S ( + 1) + R D + rds

vs R S (R D + rds ) R +r
Ri = = = RS || D ds .
is R S ( + 1) + R D + rds +1
+1
vs
i i R D + rds ( + 1)RS D
b) AI = l = d = =
is is v s (RS ( + 1) + R D + rds ) RS ( + 1) + R D + rds v2
RS (R D + rds ) gmvgs
+
RDS vds
v o3 G
c) AV = , pero v o 3 = i d R D , entonces _
vs + vgs - S i2
id RD ( + 1)R D
AV = = RB
rds + R D rds + R D
id
+1
v
d) Ro = 2 , si i2 = 1 A, Ro = v 2 , entonces
i2 Fig. 4.21. Clculo de la resistencia de salida de
la configuracin de la figura 4.20.
84

v 2 = rds (1 g m v gs ) = rds , entonces


Ro = rds
+1
vs RD
vo id R D R D + rds ( + 1)RS R D
g) Rm = = = =
is is v s (RS ( + 1) + R D + rds ) R S ( + 1) + R D + R S
R S (R D + rds )
( + 1)v s
i i
Gm = l = d = D
R + rds
=
( + 1)
vs vs vs R D + rds

Amplificadores de transistores en cascada

Para algunas aplicaciones, los requerimientos de amplificacin son mayores a los que podramos obtener con un
solo amplificador; en esos casos, es necesario conectar en cascada dos o ms amplificadores. Otra situacin en que
es necesario el encadenamiento de amplificadores es cuando la impedancia de entrada y/o salida de un solo
amplificador no sean adecuadas para una aplicacin particular. Supongamos que deseamos un amplificar en voltaje
una seal proveniente de un micrfono, que produce una seal de baja amplitud y tiene poca capacidad para
suministrar potencia. Como queremos un amplificador de voltaje, deseamos que la resistencia de entrada sea
grande, de tal forma que no carge al micrfono, y una baja resistencia de salida. Las siguientes son las
posibilidades de que disponemos en caso que queramos usar amplificadores construidos con BJTs, en funcin de la
resistencia de entrada.

Emisor comn: Ri baja


Colector comn: Ri alta
Base comn: Ri baja
Emisor comn con resistencia de emisor : Ri alta,
por lo tanto, debemos seleccionar entre las configuraciones de colector comn y emisor comn con resistencia de
emisor. Sin embargo, la configuracin de colector comn no puede suministrar una ganancia de tensin mayor de 1,
por lo que seleccionamos la configuracin de emisor comn con resistencia de emisor como primera etapa.
An nos queda por resolver el problema de la resistencia de salida, ya que la primera etapa que seleccionamos
(emisor comn con resistencia de emisor) presenta una alta resistencia de salida. Por lo tanto, debemos acoplar una
segunda etapa, que sea al menos comparable con la resistencia de salida de la primera etapa, y proporcione una baja
resistencia de salida. Esta etapa es un colector comn, que tiene una alta resistencia de entrada y una baja resistencia
de salida; aunque no produce ganancia de tensin, esta labor se la dejamos a la primera etapa. Con la combinacin
en cascada de una etapa de emisor comn con resistencia de emisor y una etapa de colector comn, logramos
obtener el amplificador deseado.
Cuando estudiamos los diferentes tipos de amplificadores, vimos que dependiendo de la caracterstica fsica que
queramos amplificador (voltaje, corriente, transresistencia o transconductancia), pudimos observar que cada tipo
tiene caractersticas particulares. Por ejemplo, un amplificador de voltaje debia tener alta impedancia de entrada y
baja impedancia de salida, y por supuesto, ganancia de voltaje mayor que uno; de igual forma un amplificador de
corriente debia tener baja impedancia de entrada, alta impedancia de salida y ganancia de corriente mayor que uno.
Luego, podemos comparar las configuraciones de amplificadores con BJTs en funcin de sus caractersticas, y
determinar as para qu son utiles cada una de ellas.

Comparacin de configuraciones de amplificadores con BJTs

EC:
Ganancia de corriente y de tensin mayor que la unidad (AI , AV > 1).
85
Transconductancia y transresistencia altas
Baja resistencia de entrada (Ri baja)
Alta resistencia de salida (Ro alta)
CC:
Ganancia de corriente alta, ganancia de tensin menor que la unidad (AI > 1, AV < 1).
Transresistencia alta y transconductancia baja
Alta resistencia de entrada (Ri alta)
Baja resistencia de salida (Ro baja)
Comentario: Este circuito encuentra gran aplicacin como etapa intermedia entre una fuente de gran impedancia y
una carga de impedancia baja (amplificador de corriente). Generalmente se usa como etapa final, conteniendo la
carga que se desea atacar, que generalmente es de baja impedancia (carga elevada).
BC:
Ganancia de tensin alta (igual a la de EC), ganancia de corriente menor que la unidad (AI < 1, AV > 1).
Transresistencia y transconductancia altas
Alta resistencia de entrada (Ri baja)
Alta resistencia de salida (Ro alta)
Comentario: Esta configuracin tiene pocas aplicaciones. Algunas veces se emplea para acoplar una fuente de baja
impedancia atacando una carga de gran impedancia (amplificador de transresistencia) o como fuente de corriente.
EC con RE:
Ganancia de corriente mayor que la unidad y ganancia de tensin posiblemente mayor que la unidad (AI , AV >
1).
Transresistencia alta y transconductancia baja
Alta resistencia de entrada (Ri alta)
Alta resistencia de salida (Ro alta)
Comentario: Su ganancia de tensin es muy estable y practicamente independiente de cualquier parmetro del
transistor. Generalmente se usa como etapa amplificadora de voltaje inicial o intermedia, pero no como etapa final,
pues no es capaz de atacar una carga de baja impedancia.
Podemos observar que generalmente las configuraciones no se comportan por si solas en forma simular a un
amplificador ideal. Por ejemplo, la configuracin de emisor comn con resistencia de emisor tiene una impedancia
de entrada alta, por lo que no se comporta como un amplificador de corriente o de transresistencia ideal, adems, su
resistencia de salida es alta, por lo tanto no puede ser similar un amplificador de tensin ideal; la nica posibilidad
que resta es que sea un amplificador de transconductancia, pero su transconductancia es menor que la unidad.
Comparacin de configuraciones de amplificadores con FETs

SC:
Ganancia de tensin mayor que la unidad (AV > 1).
Transconductancia baja
Resistencia de entrada alta (Ri alta)
Alta resistencia de salida (Ro alta)
Comentario: Anloga a la configuracin EC con RE.
86
DC:
Ganancia de tensin menor que la unidad (AV < 1).
Transconductancia baja
Resistencia de entrada infinita (Ri )
Baja resistencia de salida (Ro baja)
Comentario: Anloga a la configuracin CC.
PC:
Ganancia de tensin alta (igual a la de EC), ganancia de corriente menor que la unidad (AI < 1, AV > 1).
Transresistencia baja y transconductancia alta
Baja resistencia de entrada (Ri baja)
Alta resistencia de salida (Ro alta)
Comentario: Esta configuracin tiene pocas aplicaciones, debido a que carece de la principal ventaja de los
amplificadores con FETs, que es su muy alta resistencia de entrada, que permite conectarlos a cualquier circuito
adicionando una carga mnima a la fuente de seal. Anloga a la configuracin BC.
Algunas configuraciones se aproximan mejor a un amplificador ideal; por ejemplo, un amplificador construido
con una configuracin de colector comn tiene una resistencia de entrada baja, una resistencia de salida baja y una
transresistencia alta, lo que lo aproxima a un amplificador de transresistencia. Sin embargo, generalmente para
cumplir con la mayoria de los requerimientos prcticos, se conectan los amplificadores en cascada.
Al conectar los amplificadores en cascada, la salida de uno de ellos se conecta a la entrada de la siguiente.

is RS il
+
vs RI1 Etapa I RO1 RI1 Etapa II RO2 RL vl
_

Fig. 4.22. Circuito equivalente de amplificadores en cascada


Ejemplo
Vcc
v2
ic2
iC2 v1 ic1
RC1 RS ib1 +
R1 iB2 + ib2 +
+ vce1
+ vCE2 + vce2
iC1 vbe -
iB1 vBE2 - - RB1 1
vbe2 - -
RS + vs - vo
vCE1 vO ie1 RE1 RC1
+ RE2 ie2 RE2
vBE1 -
R2
vs
RE1 Ri1 Ri2
Ri1 Ro2 Ro2
Ro1
87

Ecuaciones aproximadas para amplificadores con BJTs (GoRL <<1)


EC EC con RE CC BC
Ri rbe rbe + R E ( o + 1) rbe + R L ( o + 1) rbe + RB
o +1
AI o o o +1 o
o +1
AV o RL o RL R L ( o + 1) o RL

rbe rbe + R E ( o + 1) rbe + R L ( o + 1) rbe + RB

Ro RS || R B + rbe
( o + 1)
Rm o RL o RL ( o + 1)RL o R L RE
rbe + R B
Gm o o ( o + 1) o

rbe rbe + R E ( o + 1) rbe + R L ( o + 1) rbe + RB

Ecuaciones aproximadas para amplificadores con FETs


SC con RS DC con RD PC
Ri RB RB R S (R D + rds )
R S ( + 1) + R D + rds

AI R B R B ( + 1)RS
RS ( + 1) + R D + rds RS ( + 1) + R D + rds RS ( + 1) + RD + rds

AV R D R S ( + 1)R D

R S ( + 1) + R D + rds RS ( + 1) + R D + rds rds + R D

Ro R S ( + 1) + rds RD + rds rds


( + 1)
Rm R D R B RS RB ( + 1)RS RD

R S ( + 1) + R D + rds RS ( + 1) + R D + rds RS ( + 1) + RD + RS

Gm



( + 1)
R S ( + 1) + R D + rds RS ( + 1) + R D + rds RD + rds
88
Supongamos que Go 0
a) Ri1 = rbe1 + R E1 ( o1 + 1) , Ri1 = rbe 2 + R E 2 ( o 2 + 1)
i e 2 ie 2 ib 2 ic1 i RC 1
b) AI = = = AI 1 b 2 AI 2 , pero ib 2 = ic1 , entonces
ib1 ib 2 i c1 ib1 i c1 RC 1 + Ri 2
RC 1
AI = AI 1 AI 2 , pero AI 1 = o1 y AI 2 = ( o 2 + 1) , luego
RC1 + Ri 2
RC1 o1 ( o 2 + 1)
AI =
R C1 + R i 2
vo vo v2 v v v v Ri1
c) AV = = = AV 1 AV 2 , y AVS = o = o 1 = AV 1 = AV
v1 v 2 v1 v s v1 v s vs Ri1 + R S
Hallemos AV1 y AV2 .
v 2 i c1 RC1 || Ri 2 o1 RC1 || [rbe 2 + R E 2 ( o 2 + 1)]
AV 1 = = =
v1 i b1 Ri1 rbe1 + R E1 ( o1 + 1)
v o ie 2 R E 2 ( o 2 + 1)RE 2
AV 2 = = = , luego
v 2 ib 2 Ri 2 rbe 2 + R E 2 ( o 2 + 1)
vo o1 ( o 2 + 1)(RC1 || Ri 2 )R E 2
AV = = AV 1 AV 2 = . Note que obtendramos el mismo resultado si
v1 Ri1 Ri 2
RL R o1 ( o 2 + 1)RC1 R E 2 o1 ( o 2 + 1)(RC1 || Ri 2 ) R E 2
AV = AI = AI E 2 = = .
Ri Ri1 R C1 + R i 2 Ri1 Ri 2 Ri1
Esta ltima relacin debe usarse cuidadosamente. Al relacionar la ganancia de tensin con la ganancia de
corriente y la resistencia de entrada, estamos relacionando UNA DETERMINADA ganancia de tensin con
DETERMINADAS ganancia de corriente y resistencia de entrada; si usamos una ganancia de corriente o una
resistencia de entrada que no equivocada, obtendremos un resultado errneo. En nuestro ejemplo, la ganancia de
tensin AV est relacionada con AI y con Ri1, ya que
vo ie 2 RE 2 R
AV = = = AI E 2 ,
v1 ib1 Ri1 Ri1
si usaramos Ri2 en lugar de Ri1, obtendramos un resultado errneo.
rbe 2 + RC1 rbe 2 + RC1
d) Ro1 = , Ro 2 = y Ro 2 ' = || R E 2 .
o2 + 1 o2 + 1
89
ANLISIS DE POTENCIA EN CIRCUITOS CON DISPOSITIVOS DE TRES TERMINALES

Conceptos fundamentales

Potencia instantnea: p (t ) = v(t ) i (t )

1
Potencia promedio: P =
T
T
p(t )dt .

Para una onda sinusoidal P = V m I m cos , donde

Vm : valor mximo (pico) de la seal de voltaje


Im : valor mximo (pico) de la seal de corriente
Si el elemento que disipa esta potencia es una resistencia pura
Vm I m
P=
2
Note que a pesar que el valor promedio de una seal senoidal es cero, la potencia promedio es distinta de cero.
Como es til comparar la potencia que entrega una fuente de una seal AC en comparacin con una fuente de seal
DC, se ha definido el valor efectivo.
1
Valor efectivo (eficaz): E =
T T
E 2 (t ) dt

El valor efectivo de voltaje que suministra una fuente de seal AC es una medida de su efectividad para
entregar potencia a un resistor de carga. El concepto proviene del deseo de tener un voltaje (o una corriente) AC que
entregue a un resistor de carga la misma potencia que un voltaje (o una corriente) DC.
Para una onda senoidal:
2
Im Vm 2 Veff
I eff = , Veff = y P = I eff R L =
2 2 RL
Distorsin:

Generalmente la caracterstica de transferencia dinmica (iC


iC
en funcin de iB) no es una lnea recta. Ya hemos visto que F
vara con el punto de trabajo. Esta no linealidad se puede
visualizar en la caracterstica de salida del dispositivo.
Podemos observar que las curvas parametrizadas no son F
equidistantes para iguales incrementos de la excitacin de
entrada, lo que se conoce como distorsin no lineal o de
amplitud.
Cualquier sistema puede ser tratado analticamente en
forma lineal para pequeas variaciones del punto de reposo, iB
pero en amplificadores de potencia la seal de salida es
Fig. 5.1. Caracterstica de transferencia de corriente
grande, por lo que debe tenerse en cuenta la curva de
tpica de un amplificador de potencia
transferencia completa.
90

Seal de entrada Seal de salida

Seal distorsionada
Sistema

t t
Seal sin distorsin
Fig. 5.2. Distorsin de forma de onda en un amplificador de potencia

Distorsin armnica
Para una funcin de transferencia no lineal, en particular para una respuesta parablica,

2
ic = G1ib + G 2 ib .
Si ib = I bm cos t , entonces

i c = G1 I bm cos t + G 2 I bm (cos t )
2 2

1 + cos 2 t
pero (cos t )2 = ,
2
luego iC = I C + i c = I C + Bo + B1 cos t + B2 cos 2 t .
Las componentes de mayor frecuencia (armonicos de orden superior) causan distorsin de la seal. A medida que
se aaden armnicos, aumenta la distorsin; sin embargo, la magnitud de los armnicos disminuye
exponencialmente con la frecuencia o el orden del armnico, as que para cierto orden la influencia de los
armnicos se puede obviar. De lo anterior podemos tambin concluir que la mayor distorsin la causar el primer
armnico, y por lo tanto, si podemos medir su magnitud, podemos tener una idea del grado de distorsin. La
distorsin de segundo armnico se define como
B2
D2 =
B1
que es la razn entre la magnitud de la fundamental y la del primer armnico. En general, una funcin de
transferencia no lineal (no parablica), la podemos modelar como
2 3 4
ic = G1ib + G2 ib + G3 ib + G4 ib
iC = I C + ic = I C + Bo + B1 cos t + B2 cos 2 t + B3 cos 3 t + B4 cos 4 t
B2 B3 B4 Bi
con D 2 = , D3 = , D4 = , ..., Di = , siendo Di la distorsin de la isima armnica
B1 B1 B1 B1
2
B1 R L
y la potencia suministrada o disipada en la frecuencia fundamental es P1 =
2

Eficiencia

La eficiencia nos permite evaluar la idoneidad del dispositivo activo para convertir la potencia en continua de la
fuente DC en una potencia alterna cedida a la carga. Se define como
Potencia entregada a la carga (AC)
= x100 %
Potencia entregada al circuito (CC)
o lo que es lo mismo, la razn entre la potencia entregada por la red de alimentacin o polarizacin (DC) al circuito
y la potencia que este es capaz de entregarle a la carga en forma de seal (AC).
91
Configuracin de salida con polarizacin lineal (circuito tipo A)

VBB polariza al transistor en la mitad de su regin activa. Su salida es una copia lineal de la seal de entrada y el
transistor se conserva polarizado en la regin activa en todo momento. Si la red de polarizacin se disea para
VCC
mxima excursin simtrica, V L . Si vs desarrolla una seal de magnitud vl en la carga, el voltaje total a
2
VCC
travs de la carga es v L (t ) = + Vo sen ( t )
2
V V
entonces i L (t ) = CC + o sen ( t )
2RL RL
Polarizacin seal

Vcc

R1 iC
RS vin iB +
+ vCE
vbe - _
vs vO
R2 iL
+
RL vL
VBB
_

Fig. 5.3. Amplificador de potencia tipo A

2 2
V V V V V V
luego p L (t ) = v L (t ) i L (t ) = CC + CC o sen ( t ) + CC o sen ( t ) + o sen 2 ( t )
4RL 2RL 2RL RL
2 2
V V
por lo tanto p L (t ) = CC + 0 + o , ya que 1 T sen 2 ( t )dt = 1 .
4 RL 2 RL T 2

Polarizacin seal
La potencia disipada por el transistor ser

pQ (t ) = vCE (t ) iC (t ) vCE (t ) i L (t )
pero
VCC
vCE (t ) = VCC v L (t ) =
Vo sen ( t )
2
2 2 2 2
VCC Vo VCC Vo
entonces p Q (t ) = sen ( t ) PQ = p Q (t ) =
2
.
4RL RL 4R L 2 RL
El signo negativo del componente de seal indica que la potencia promedio en el tiempo disipada en el transistor
se reduce cuando el punto de trabajo se desplaza del punto de polarizacin, ya que aumenta vCE pero disminuye iC, y
viceversa.
La potencia que se toma de la fuente de alimentacin en el puerto de entrada es generalmente mucho menor que la
que se toma en el puerto de salida, as que la potencia que se toma de la fuente de alimentacin en el puerto de
salida es aproximadamente igual a:
92

V V
p S (t ) = VCC iC (t ) VCC i L (t ) = VCC CC + o sen ( t )
2RL RL
entonces
2
V
PS = p S (t ) = CC ,
2RL
note que
p S (t ) = p L (t ) + p Q (t )
2
Vo
p L (t ) 2RL Vo
2

y la eficiencia estar dada por = = =


p S (t ) 2
VCC VCC
2

2RL
VCC
si el circuito se ha polarizado para mxima excursin simtrica Vo , entonces
2
2
VCC

2
= 2
= 25%
VCC
siendo generalmente menor que este porcentaje, debido a la potencia disipada en la entrada, que no hemos
considerado.

Configuracin de salida de par complementario (amplificador tipo B)

Cuando un amplificador debe entregar grandes corrientes de carga, es deseable polarizarlo de tal forma que el
voltaje de salida sea prximo a cero, para poder as reducir la potencia disipada en ausencia de seal, tanto en la
carga como en los dispositivos activos de la etapa de salida. Si el amplificador se alimenta con fuentes bipolares, el
voltaje de salida excursionar en los ciclos positivos y negativos de la seal AC. Esta configuracin de potencia se
conoce como el par complementario, configuracin de seguidor en contrafas (push-pull) o amplificador clase B.
Los amplificadores clase B se pueden elaborar con MOSFETs o JFETs. La fuente de seal vs y la resistencia RS
representan el voltaje y la resistencia de salida de la etapa anterior. Si RS es pequea, entonces vi vs . En el
amplificador clase B, ninguno de los dispositivos est polarizado en la regin activa. Cuando la seal de entrada es
positiva, lleva al dispositivo superior (Q1) a la regin activa, mientras el inferior (Q2) se mantiene en corte. De igual
manera, cuando la seal de entrada es negativa (semiciclo negativo), el dispositivo inferior (Q2) opera en la regin
activa, mientras que el superior (Q1) est en corte.
93
iC1

iC

vCE2
Q1 Q2
vCE1 t

iC2
vi

Fig. 5.4. Caracterstica de salida de un amplificador tipo B

Vcc

iC1
iB1 +
vi + vCE1 Q1
RB vBE1 - - iL
vL
vEB2
vs +
vCE2 Q2 Carga
iB2 +

iC2

-VEE
Fig. 5.5. Amplificador tipo B
Vcc

iC1 vi
iB1 + RB
vi + vCE1 Q1 iL vL = vi V2
RB V1 - -i vL = vi V1 v2
L
vs + vCE2 Q2
iB2 + Carga
vs
Carga iC2

-VEE

Fig. 5.6. Amplificador tipo B en a) el semiciclo positivo de la seal de entrada b) el semiciclo negativo
94
Para V1 < vi < V2 ambos transistores estn en corte,
as que vL = 0. Cuando cualquiera de los dispositivos vo
est activo, la resistencia de salida de pequea sea es Q1 on y Q2 off
R +r
Ro = S bei , con i = 1,2. Sin embargo, la etapa
o +1
Q1 y Q2 off
de salida opera bajo condiciones de gran seal, en las
que no son aplicables el modelo de pequea seal. El
valor de rbe varia considerablemente si la seal de -V V
vi
salida tiene grandes excursiones. Pero, debido al que Q2 on y Q1 off
el amplificador clase B opera la mayor parte del Comportamiento
tiempo cerca del corte, y que para esta zona el valor no lineal
de rbe es pequeo, podemos decir tomar la resistencia
RS Fig. 5.7. Distorsin de cruce por cero
de salida como Ro . en un amplificador tipo B
o + 1
Debido a que no fluye corriente de polarizacin a
travs de Q1 y Q2, la nica potencia disipada en la carga es aquella asociada con la seal de salida. Por lo tanto

Vo
i L (t ) = sen ( t )
RL
2 2
V V V
p L (t ) = v L (t ) i L (t ) = Vo sen ( t ) o sen ( t ) = o sen 2 ( t ) p L (t ) = o .
RL RL RL
Para encontrar la potencia que consume el circuito de las fuentes de alimentacin, consideremos que VCC = V EE ,
por lo que calculamos el consumo en un semiciclo
1 T /2 1 T /2 Vo Vcc Vo
p s + (t ) = VCC ic1(t ) dt = VCC sen ( t )dt =
T 0 T 0 RL RL
y la potencia en ambos semiciclos es igual a

2Vcc Vo
p s (t ) = p s + (t ) + p s (t ) =
RL
y la eficiencia de este tipo de amplificadores estar dada por
2
Vo
p L (t ) 2RL V o
= = = ,
p S (t ) 2VCC Vo 4VCC
R L
si Vo = Vcc

= 78.5% .
4
Se puede observar que para la misma potencia de seal senoidal, el amplificador tipo B tiene tres veces la
eficiencia del tipo A. Esta configuracin no disipa potencia de polarizacin en la carga o en los transistores, y por lo
tanto se usa cuando la eficiencia es importante.

Amplificador clase AB
La distorsin en el punto de cruce del amplificador clase B se puede mejorar al polarizar ligeramente los
dispositivos en la regin activa, justo por encima del corte. En un amplificador clase AB con BJTs, esto se puede
lograr colocando una red de polarizacin como la mostrada en la figura 5.8; la caida de tensin entre los terminales
de R2 mantiene a ambos transistores polarizados en la regin activa an en ausencia de la seal de entrada. El costo
95
pagado por eliminar la distorsin es una disminucin en la eficiencia del amplificador, ya que la corriente de emisor
en reposo, aunque pequea, es mayor que cero, ya la potencia consumida a la entrada aumenta considerablemente.

Polarizacin de amplificadores completarios tipo AB

Vcc = 30 V

R1 iC1
1
iB1 +
+ vCE1 Q1
vBE1 =0.6 V - - iL
vi R2 3 vL
vEB2 = 0.6 V + + 15 V -
-
2
vCE2 Q2 RL = 10
iB2 +
R3
iC2
I

Fig. 5.8. Amplificador tipo AB sin resistencia de emisor

En el esquema de polarizacin de un amplificador complementario, como el de la fig 5.8, se deben tener en


cuenta las siguientes consideraciones:
1. Entre los terminales del resistor R2 debe haber una diferencia de potencial que plarice en directo las uniones
base-emisor de Q1 y Q2 , as que fluye una pequea corriente de reposo a travs de los colectores, que permite
eliminar o reducir la distorsin de cruce por cero
2. Como las corriente de los emisores de Q1 y Q2 son iguales, sus corrientes de colector deben ser
aproximadamente iguales a pesar que existan diferencias en los F de los transistores. Como I E1 = I E 2 ,
I C 1 + I B1 = I C 2 + I B 2 o I C1 = I C 2 + I B 2 I B1
y las corrientes de colector difieren solamente en una pequea cantidad debida a la diferencia entre las
corrientes de base.
VCC
3. El punto 3 debe polarizarse a = 15 V para permitir una mxima excursin simtrica del voltaje de salida.
2
4. La corriente I debe ser al menos 10 veces mayor que IB1 o IB2 para que podamos despreciar estar ltimas en el
clculo de la resistencia de polarizacin.

En la figura 5.9 se han encerrado en rectngulos los voltajes de polarizacin. Suponga que vi excursiona entre +10
V y 10 V. El punto 1 aumenta en el semiciclo positivo hasta 25.6 V. El incremento de 10 V se divide entre R2 y R3
en 0.769 V y 9.231 V respectivamente, aumentando la caida en R2 de 1.2 a 1.969 V; esta caida de potencial polariza
en directo ambos transistores, con una tensin base-emisor mayor a los 0.6 V requeridos. Adems, Q2 debe estar
polarizado en inverso durante la excursin positiva de vi de tal forma que no drene corriente de la carga.
Si incluimos unas pequeas resistencias RE1 y RE2 (generalmente de 0.47 o 1 ) en serie con cada emisor,
polarizaremos en inverso al unin base-emisor de Q2 (Q1) durante la excursin positiva (negativa) de la seal de
entrada. Estas resistencias tambin estabilizan el punto de polarizacin y sirven como fusibles.
En la figura 51.0, el mismo incremento de 10 V de vi produce la misma diferencia de potencial entre los puntos 1 y
2. Q1 debe conducir y vi se divide enre RE1 y RL de la siguiente forma
R E1 1 RL 10
V RE1 = vi = 10 = 0 .9 V y V RL = vi = 10 = 9 .1 V
R E1 + R L 1 + 10 R E1 + R L 1 + 10
96
Observe que la diferencia de potencial entre los puntos 3 y 2 en la figura 5.10 es de 24.1-23.63 = 0.47 V,
insuficiente para polarizar en directo la unin B-E de Q2. El mismo anlisis resulta de considerar el semiciclo
negativo de vi, en donde Q2 debe conducir y Q1 estar en corte. La caida de potencial en reposo sobre RE1 y sobre RE2
es despreciable, por ejemplo, es igual a 0.01 V para una corriente de reposo en el emisor de 10 mA y una resistencia
RE = 1.

Vcc = 30 V

15.6 a 25.6 V R1
600
iC1
1
iB1 + 15 a 25 V
+ vCE1 Q1
vi 0.6 V - - iL
R2 3 vL
0 a 10 V 50
0.6 V + + 15 V -
-
2
vCE2 Q2 RL = 10
iB2 +
R3
600 iC2
14.4 a 23.63 V
I

Fig. 5.9. Amplificador tipo AB sin resistencia de emisor y seal de


entrada con excursin en el semiciclo positivo

Vcc = 30 V

15.6 a 25.6 V R1 iC1


600
1
iB1
15 a 24.1 V
+ Q1 RE1
=1
vi 0.6 V - iL
R2 3 vL
0 a 10 V
50 RE2=1
+ 15 V -
2
Q2 RL = 10
iB2
R3
600 iC2
I
14.4 a 23.63 V

Fig. 5.10. Amplificador tipo AB con resistencia de emisor


97
Circuito manejador (driver stage)

A pesar que el circuito de la figura 5.10 funciona perfectamente como una amplificador tipo AB, su resistencia de
entrada es muy baja para ser acopado directamente a un amplificador de voltaje. Por lo tanto, es conveniente
reemplazar R1 por un transistor manejador o acoplador, como el de la figura 5.11 para que funcione como un
colector comn y eleve la resistencia de entrada del amplificador complementario.
Veamos como podemos disear esta etapa manejadora. Si la corriente
de reposo en el colector de Q3 es igual a Vcc
VCC 30
I C3 I E3 = I = = = 24 mA
R1 + R 2 + R3 600 + 50 + 600
el emisor debe estar a un potencial igual a VE3 = 15 + 0.6 = 15.6 V. Para R4 IC3
el anlisis de polarizacin, podemos pensar que en el emisor de Q3 existe 86.2 k
una resistencia RE3 = R2 + R3 = 650 . Si F3 = 100, la corriente de base IB3
debe ser IB3 = 24 mA/100 = 240 A. La base de Q3 est 0.6 V por encima vi Q3
+
del emisor, o sea, a 16.2 V, as que R4 debe ser igual a VBE3 -
VCC 15.6
R4 = = 60 k RE2
240 x10 6
Como ltima modificacin, podemos incluir en el circuito de la figura
5.10 un o ms diodos en sustitucin o combinados con R2. Esta
configuracin asegura que la variacin de VBE con la temperatura se 5.11. Circuito manejador (driver stage)
compensada, o seguida por los diodos.

Vcc = 30 V

R4 iC3
60 k iC1
iB3
Q3 iB1
Q1 RE1=1
vi iL
vL
R2 RE2=1
27
Q2 RL = 10
iB2
R3
925 iC2

Fig. 5.10. Amplificador tipo AB compensado por diodo, con resistencia de


emisor y circuito manejador
98
BIBLIOGRAFA

Millman, Jacob. Microelectronica.McGrawHill.


Horenstein, Mark. Circuitos y dispositivos microelectrnicos. Prentice-Hall, 2da edicin, 1995.
Machado, Jess. Notas de electrnica I. No publicado.